JP2009278142A - エッチングすべき構造物の幅の臨界寸法増大を抑制する方法 - Google Patents

エッチングすべき構造物の幅の臨界寸法増大を抑制する方法 Download PDF

Info

Publication number
JP2009278142A
JP2009278142A JP2009196341A JP2009196341A JP2009278142A JP 2009278142 A JP2009278142 A JP 2009278142A JP 2009196341 A JP2009196341 A JP 2009196341A JP 2009196341 A JP2009196341 A JP 2009196341A JP 2009278142 A JP2009278142 A JP 2009278142A
Authority
JP
Japan
Prior art keywords
hard mask
reactive metal
etched
layer
selecting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009196341A
Other languages
English (en)
Inventor
Stephen P Deornellas
スティーヴン ピー デオーネルス
Leslie G Jerde
レスリー ジー ジェルデ
Alferd Cofer
アルフレッド コファー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CollabRx Inc
Original Assignee
CollabRx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CollabRx Inc filed Critical CollabRx Inc
Publication of JP2009278142A publication Critical patent/JP2009278142A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】ワークピースの層にエッチングすべき構造物の幅の臨界寸法増大を抑制する方法を提供すること。
【解決手段】構造物を規定するために、エッチングする層の少なくとも1部を覆って堆積され、保護するハードマスクであって、反応性金属を含有するハードマスクを選択する工程と;
エッチング工程の最中に、前記ハードマスクの腐食速度を遅くするために、前記ハードマスクを酸化性ガス流に露出させる工程、ここで、酸化性ガス流は窒素ガス、フッ素ガス、ホウ素ガスおよび炭素ガスの少なくとも1つを含む、
を具備する、ワークピースの層にエッチングすべき構造物の幅の臨界寸法増大を抑制する方法。
【選択図】なし

Description

本発明は、半導体ウエハーおよび何れか他の製品(例えばディスクドライブ用磁気ヘッドおよび平坦パネルディスプレー)上の、半導体プロセス技術を使用して構築できる構造物の臨界寸法増大を最小限にし且つ抑制する方法に向けられている。
半導体ウエハーまたは半導体プロセス技術を使用して製造される何れかの製品上の構造物における臨界寸法(CD)は、当該構造物の幅である。そのピッチは、一般には臨界寸法および次の構造物までの距離の和として定義される。
エッチング技術を使用する半導体処理方法のために、エッチングすべき材料の頂面にリソグラフィーマスク層(例えばフォトレジスト層)を形成することができる。フォトレジスト層は、所望の構造物を定義し、エッチングすべきでない下地層部分をマスクし、エッチングすべき部分を露出させる。エッチングプロセスの際に、エッチングされる層の一部からの材料、並びにエッチャントガス、リソグラフィーマスクおよびエッチングすべき層の材料の種々の組合せにより形成される化合物が、所望の構造物およびリソグラフィーマスクの側壁を被覆し、これによりリソグラフィーマスクの直下に定義された部分を越えて、当該構造物の臨界寸法を増大させ易い可能性がある。臨界寸法のこのような増大は、当該構造物の間の空間を不都合に狭めることにより、当該構造物の機能に悪影響を及ぼす可能性がある。
当該技術において公知のように、リソグラフィーマスクには、例としてだけであるが、(i)フォトレジスト、e線レジストマスク、x線レジストマスク、シンコトロン(syncotron)粒子加速レジストマスクのような軟質マスク、(ii)金属および金属酸化膜(例えば二酸化シリコン(SiO2))のような硬質マスクが含まれる。しかし、このような種類の硬質マスクは、臨界寸法増大の制御において特に有用であることが見出されていない。
従って、望ましい構造物が、エッチングプロセスの際に該構造物の臨界寸法増大を生じることなく、適切にエッチングされることを可能にする半導体プロセス法を提供することの必要性が存在している。
本発明は、エッチングプロセスの際に構造物の臨界寸法の増大を抑制または最小限にしながら、当該構造異物のエッチングを可能にする方法を提供する。例としてだけであるが、この方法はチップ製品、ディスクドライブ用磁気ヘッド、および平坦パネルディスプレーを製造するために有用である。
この臨界寸法増大抑制のための方法は、エッチングすべき層を覆って堆積された反応性金属を含むハードマスクを備えたウエハーをリアクターの中に配置することと、該ウエハーを該リアクターの中でエッチングすることとを具備する。この配置するステップは更に、反応性金属、または該反応性金属の酸化物、窒化物、フッ化物、炭化物、ホウ素化物、または酸化物、窒化物、フッ化物、炭化物および/またはホウ素化物の或る組合せからなるハードマスクを配置することを含む。このような組合せは、例としてだけであるが、反応性金属のオキシ窒化物、オキシホウ素化物、オキシフッ化物、もしくはオキシ炭化物、或いは、反応性金属を酸素、窒素、フッ素、ホウ素および/または炭素の何れかの組合せのイオンまたはラジカルに露出することにより形成される化合物の他の何れかの組合せが含まれる。
この配置する工程は、チタン、アルミニウム、タンタル、タングステン、コバルトもしくはモリブデン、または前記反応性金属の酸化物、窒化物、フッ化物、炭化物もしくはホウ素化物のうちの一つを含むハードマスクを有するウエハーを配置することを含む。
このハードマスクは、銅、鉄およびニッケル並びにそれらの化合物のような他の反応性金属を含んでもよいであろう。
当該方法はまた、反応性金属との化合物を形成するために、エッチング工程の前または最中に、ハードマスクを、リアクター中において酸素、窒素、フッ素、ホウ素または炭素のような酸化性ガスに露出することを含む。
当該方法はまた、反応性金属の上に酸化物、窒化物、フッ化物、ホウ素化物もしくは炭化物、またはこれらの幾つかの組合せを形成するために、エッチング工程の前または最中に、ハードマスクをリアクター中で酸素、窒素、フッ素、ホウ素もしくは炭素のイオンまたはラジカルに露出させることを含む。
当該ハードマスクはまた、半導体製造プロセス、並びにここに記載する特徴を持った半導体製造器具および設備に適合する何れかの材料を含んでいてもよい。
本発明は更に、酸化物、窒化物、フッ化物、炭化物もしくはホウ素化物、または反応性材料の或る組合せを有するか、またはこれを発生させ得るハードマスクを選択することを含む。
本発明のもう一つの側面において、当該方法は、ハードマスクの腐蝕速度を遅延させるために、ハードマスク上の酸化物、窒化物、フッ化物、ホウ素化物または炭化物の形態の割合を増大させることを含む。
本発明は更に、低スパッタ収率を有する金属からなるハードマスクを選択することを含む。
本発明の更なる側面は、エッチングプロセスの際に臨界寸法増大を抑制する方法であって、例えば半導体製品、磁気ヘッドもしくは平坦パネルディスプレーを製造するために、ウエハーまたは他の基板を、ハードマスクがエッチングすべき層を覆って配置された状態でリアクターの中に配置する工程を含み、該ハードマスクは、低スパッタ収率およびエッチングプロセスのエッチング化学に対する低反応性の少なくとも一方を有する方法を提供することである。
本発明の更なる目的は、エッチングプロセスの際に、該プロセスが低圧(大気圧未満)、大気圧、または高圧(大気圧を越える)の何れで行われる場合にも、構造物の臨界寸法増大を抑制および最小限にする方法を実行することである。
本発明の他の目的、利点および特徴をここに記載し、また請求の範囲および図面において明らかにする。
図1は、出発フォトレジストパターンがハードマスク上に配置され、該ハードマスクがエッチングすべき材料の上に配置されているウエハーの側面図を、概略的な表現で示している。 図2は、ハードマスク層を定義するためにエッチングされた、図1と同様の概略的表現を示している。 図3は、ハードマスクの下地材料におけるパターンを定義するためにエッチングされた、図2と同様の構造を示している。 図4は、本発明の方法を実施できるエッチングリアクターの概略的表現を示している。
本発明の方法は、図4に示すようなエッチングリアクター内で行うことができる。他のエッチングリアクター(これに限定されない)を含む他のリアクターを使用することができ、また本発明の精神および範囲内であると理解されべきである。
図4のエッチングリアクターは番号20によって識別され、多重周波数の三電極リアクターとして構成される。このエッチング装置20は、ハウジング22およびエッチングチャンバー24を含んでいる。ウエハー26は、底部電極28の中に組み込まれたチャック上に配置される。チャンバー24は、更に、側部周縁電極30および上部電極32を含んでいる。好ましい実施例において、側部周縁電極30は接地されてもよく、またはチャンバー24内に発生したプラズマの結果として浮遊電位の樹立を可能にしてもよい。上部電極32は一般には接地されるが、浮遊電位を有するように設計することも可能であろう。典型的な動作においては、側部周縁電極30および上部電極32は、図4に示すように接地される。
好ましくは、二つのAC電源、即ち、第一の電源34および第二の電源36は、適切な回路38(例としてだけであるが、マッチングネットワークおよびコンバイナー)を介して底部電極28に接続される。更に、コントローラ40が第一および第二のAC電源34,36を制御する。典型的には、この特定の例では、第一の電源34はキロヘルツ領域で動作し、最適には450 KHz、典型的には500 KHz未満が与えられる。第二の電源36はメガヘルツ領域で動作し、典型的には約13.56 MHzで動作するが、本発明では約1 MHz以上および13.56 MHzの数倍の他の周波数もまた使用することができる。この例では、電源34は200ワットの電力を供給され、また第二の電源36は500ワットの電力を供給される。イオンエネルギーはキロヘルツ領域に向かって増大するのに対して、イオン密度はメガヘルツ領域に向かって増大する。
加えて、リアクター20はガス入口ヘッド42およびガス出口ポート44を含んでいる。更に、チャック28は、好ましくはその上に配置されるウエハーが約80℃〜約300℃の範囲に加熱されるように加熱される。
臨界寸法の増大は、エッチングされる構造物の側壁、ならびにソフトマスクおよびハードマスク上への、エッチングされた材料やマスク材料の堆積、および/またはエッチングされた材料、マスク材料および/またはプロセスガスの化合物の堆積に起因するものである。例示だけであるが、塩素ガスで白金をエッチングするためのリアクター内において側壁に固着する材料は、一般には二塩化白金(PtCl2)、三塩化白金(PtCl3)および/または他の化合物を含んでいる。本発明のプロセスは、白金(Pt)、銅(Cu)、イリジウム(Ir)、二酸化イリジウム(IrO2)、チタン酸バリウムストロンチウム(BST)、およびチタン酸ビスマスストロンチウム(Y-1またはSBT)からなる膜をエッチングするために、より有利に使用できることが理解されるべきである。エッチングされるこれらの材料は、金属または低揮発性の化合物である。更に他の膜、並びに他の半導体および非半導体プロセスも、この方法による利益を得ることができる。
図1〜図3は、図4のリアクターを用いた本発明のエッチング方法の種々の段階を示している。図1は、走査型電子顕微鏡写真(SEM)の概略図を示している。図1において、離間した垂直な構造は、リソグラフィーによるマスク(軟質マスク、この例では特にフォトレジストマスク)50を表しており、これは未だエッチングされていないハードマスク52の上にパターンニングされている。層または膜54は、基板56の上に堆積される。
図1の実施例において、リソグラフィーマスク(軟質マスク)50はハードマスク52の上に配置され、該ハードマスクは窒化チタン(TiN)からなっている。ハードマスク52は、エッチングすべき層(この例では白金(Pt))54の上に堆積される。層54は、例えばシリコンが含まれ得る基板56を覆って堆積される。当該プロセスの第一の工程は、ハードマスクを、フォトレジストマスク50で表された所望のパターンにエッチングすることである。このプロセスの結果は図2に見ることができる。図3は、白金層がオーバーエッチされた表現を描写している。上記四つの図について、プロファイル、ピッチ、構造物および間隔の寸法の変化を下記の表1に記載する。ここで、ピッチは構造物の寸法および間隔の寸法の和に等しい。変化の値は、図1の構造物の寸法に対して測定する。
表 1
オーバーエッチを用いたPtエッチングプロセス
79°のプロファイル(CD)を伴う0.025μのCDゲイン
Figure 2009278142
図4のリアクターを用いた表1についての運転パラメータは次の通りである。
圧力 1〜50 ミリトル
MHz電源 110〜1500 ワット
KHz電源 0〜500 ワット
全流速 10〜500 SCCM
HBR流速 0〜200 SCCM
CL2流速 0〜200 SCCM
O2流速 0〜200 SCCM
同様の白金プロセスはCDゲインを生じず、また84°のプロファイルを生じた。
ハードマスクのための出発材料はチタンであった。このエッチングプロセスのための寸法的特徴は、下記の表2に示してある。エッチングはオーバーエッチするように進行させた。この特別のプロセスのための運転パラメータは、表1についてのパラメータと同じである。表2は、本発明はエッチングプロセスの際に如何なる実質的増大をも伴うことなく、臨界寸法を一定に保持することを示している。
表 2
オーバーエッチを用いたPtエッチングプロセス
84°のプロファイルを伴う0.00μのCDゲイン
Figure 2009278142
上記から一般化することにより、本発明は、エッチングプロセスの際にウエハー上に配置された構造物の臨界寸法増大を抑制する方法であって、前記ウエハーは、エッチングすべき層を覆って堆積された反応性金属、またはその酸化物、窒化物、フッ化物、ホウ素化物もしくは炭化物、および/またはそれらの組合せからなるハードマスクを含む方法を包含するものである。この酸化物、窒化物、フッ化物、ホウ素化物もしくは炭化物またはそれらの組合せは、(i)層として堆積されてもよく、或いは(ii)エッチングプロセスの前または最中に、反応性金属を酸素、窒素、フッ素、ホウ素もしくは炭素、および/またはこれらのイオンまたはラジカルの流れに露出させることによってインサイチューで形成してもよい。こうして、このハードマスク層は自己パッシベーション層として作用する。一般に、本発明に最も適切な反応性金属の種類には、チタン(Ti)、アルミニウム(Al)およびタンタル(Ta)が含まれる。他の反応性金属には、銅(Cu)、タングステン(W)、鉄(Fe)、ニッケル(Ni)、コバルト(Co)およびモリブデン(Mo)が含まれる。最も適切な酸化物および窒化物は、酸化チタン(TiO2)、酸化アルミニウム(Al2O3)、窒化チタン(TiN)、五酸化タンタル(Ta2O5)および窒化タンタル(TaN)である。また、フッ化物、ホウ素化物および炭化物の金属類縁体も適切である。
反応性で且つ容易に酸化物、窒化物、フッ化物ホウ素化物または炭化物を形成する他の金属は、本発明の精神および範囲内に入るものである。更に、これらの金属は、好ましくは電子での低スパッタ収率を有し、これによって臨界寸法増大の抑制は更に向上する。下記の表3は、600電子ボルト(eV)のアルゴンイオン衝突について、これらの金属のスパッタ収率を白金および二酸化シリコンと比較している。
表 3
Figure 2009278142
特にチタンまたはアルミニウムからなるハードマスクに関して、プロセスガスに酸素のような酸化剤を添加するとハードマスク上に酸化物が形成され、該ハードマスクの低腐蝕性をもたらし、臨界寸法の増大を最小限にする。該金属の酸化はスパッタリングを更に少なくし、これはハードマスク自身をより薄くできることを意味する。反応性金属の窒化物、炭化物および/またはホウ素化物、および/またはこれらの幾つかの組合せについても同様の利点が生じる。
従って、酸化物、窒化物、フッ化物、ホウ素化物および/または炭化物を形成する反応性金属は、本発明の方法にとって有利であることが分かる。更に、ウエハーの表面での温度を、好ましくは80℃〜300°の範囲で増大させると酸化速度が増大し、これはハードマスクの腐蝕速度を遅くする。ここでも、反応性金属の酸化物、窒化物、フッ化物、炭化物および/またはホウ素化物、および/またはそれらの組合せについて同様の結果が観察される。
従って、上記のことから、反応性金属、或いは反応性金属の適切な酸化物、窒化物、フッ化物、炭化物、ホウ素化物、またはそれらの或る組合せ(これらの材料は低スパッタ収率を有するのが有利である)から選択されたハードマスクは、本発明のハードマスクのための適切な材料であることが分かる。このような方法は、サブミクロンの構造物、特に0.5ミクロン未満のピッチを有する構造物について、臨界寸法の増大を抑制するために特に重要である。
更に、上記の好ましいハードマスクについては、低スパッタ収率、および該マスクのプロセスガスとの化学的反応性が低いことが考慮すべき要件であることを理解すべきである。例えば、表3から手短かに検討すれば、スパッタ収率0.58のチタンは、スパッタ収率0.96の酸化チタンよりも更に適したハードマスクであろうことが示唆されるであろう。しかし、塩素のエッチングガスに対しては、チタンは酸化チタンよりも反応性であり、従って、酸化チタンはスパッタ収率が高くても、より良好な臨界寸法増大の抑制を提供できるであろう。
上述したところから、本発明の方法は、サブミクロン寸法の製品について構造を形成するために、臨界寸法の増大を抑制しながら、エッチング構成または他の半導体プロセス工程を実施するために有用である。
本発明の他の特徴、側面および目的は、図面および特許請求の範囲を検討することによって得られる。
本発明の他の実施例を開発することができ、これらは特許請求の範囲に記載した発明の精神および範囲内に含まれるものである。
次に本発明の好ましい態様を示す。
1. 基板上に配置される構造物の臨界寸法増大を抑制する方法であって:
エッチングすべき層を覆って堆積された反応性金属を含有してなるハードマスクを備えた基板を選択する工程と;
リアクターの中で前記層を処理する工程とを具備した方法。
2. 上記1に記載の方法であって:
前記選択する工程が、チタン、アルミニウムおよびタンタルのうちの一つを含んでなるハードマスクを有する基板を選択することを含む方法。
3. 上記1に記載の方法であって:
前記ハードマスクを、前記エッチング工程の前または最中に、前記リアクターの中で酸化性ガス流に露出させる工程を含む方法。
4. 上記1に記載の方法であって:
前記ハードマスクを、前記エッチング工程の前または最中に、前記リアクターの中で酸素ガス、窒素ガス、フッ素ガス、ホウ素ガスおよび炭素ガス、並びに酸素ガス、窒素ガス、フッ素ガス、ホウ素ガスおよび炭素ガスの何れかの組合せのうちの一つを含む酸化性ガス流に露出させる工程を含む方法。
5. 上記1に記載の方法であって:
前記選択する工程が、前記リアクターの中に、前記ハードマスクを覆うリソグラフィー層を備えた基板を選択することを含む方法。
6. 上記1に記載の方法であって:
前記選択する工程が、容易に酸化可能なハードマスクを有する基板を選択することを含む方法。
7. 上記1に記載の方法であって:
前記選択する工程が、低スパッタ収率の金属からなるハードマスクを備えた基板を選択することを含む方法。
8. 上記1に記載の方法であって:
前記ハードマスクの表面を酸化して、前記ハードマスクのエッチング速度を遅くするために、前記エッチング工程の前または最中に、前記ハードマスクを前記リアクター中において酸化性ガス流に露出させる工程を含む方法。
9. 上記1に記載の方法であって:
前記選択する工程が、その上に(1)酸化物、フッ化物、ホウ素化物および炭化物の少なくとも一つが形成されているか、或いは(2)これを形成することができるハードマスクを選択することを含む方法。
10. 上記1に記載の方法であって:
ハードマスクの酸化速度を増大して該ハードマスクの腐蝕速度を遅くするために、前記リアクターにエネルギーを与える工程を含む方法。
11. 上記10に記載の方法であって:
前記エネルギーを与える工程が、前記リアクターの中の基板を約80℃〜約300℃に加熱させる方法。
12. 上記1に記載の方法であって:
前記処理工程の前または最中に、前記ハードマスクを酸化する工程を含む方法。
13. 基板上に配置される構造物の臨界寸法増大を抑制する方法であって:
エッチングすべき層を覆って堆積された、低スパッタ収率を有し且つ前記エッチングプロセスのエッチング化学に対する反応性が低いハードマスクを備えた基板を選択する工程と;
リアクターの中で、前記エッチング化学を使用して前記層を処理する工程とを具備した方法。
14. 上記13に記載の方法であって:
前記選択する工程が、前記ハードマスクが反応性金属からなる基板を選択することを含む方法。
15. 上記13に記載の方法であって:
前記選択する工程が、チタン、アルミニウム、タンタルタングステン、コバルトおよびモリブデンのうちの少なくとも一つを含んでなるハードマスクを有する基板を選択することを含む方法。
16. 上記13に記載の方法であって:
前記ハードマスクを、前記エッチング工程の前または最中に、前記リアクターの中で酸化性ガス流に露出させる工程を含む方法。
17. 上記13に記載の方法であって:
前記ハードマスクを、酸素、窒素、フッ素、ホウ素および炭素、並びに酸素、窒素、フッ素、ホウ素および炭素の何れかの組合せのうちの一つからなる流れに露出させる工程を含む方法。
18. 上記13に記載の方法であって:
前記選択する工程が、前記ハードマスクを覆うリソグラフィー層を備えた基板を選択することを含む方法。
19. 上記13に記載の方法であって:
前記選択する工程が、容易に酸化可能なハードマスクを有する基板を選択することを含む方法。
20. 上記1に記載の方法であって:
前記ハードマスクの表面を酸化して、前記ハードマスクのエッチング速度を遅くするために、前記エッチング工程の前または最中に、前記ハードマスクを前記リアクター中で酸化性ガス流に露出させる工程を含む方法。
21. 上記13に記載の方法であって:
前記選択する工程が、(1)既に酸化されているか、或いは(2)酸化され得るハードマスクを配置することを含む方法。
22. 上記13に記載の方法であって:
ハードマスクの酸化速度を増大して該ハードマスクの腐蝕速度を遅くするために、前記リアクターにエネルギーを与える工程を含む方法。
23. 上記10に記載の方法であって:
前記エネルギーを与える工程が、前記リアクターの中の基板を約80℃〜約300℃に加熱させる方法。
24. 上記13に記載の方法であって:
前記処理工程の前または最中に、前記ハードマスクを酸化する工程を含む方法。
25. 基板上に配置される構造物の臨界寸法増大を抑制する方法であって:
チタン、チタン化合物、アルミニウム、アルミニウム化合物、タンタル、タンタル化合物、タングステン、タングステン化合物、コバルト、コバルト化合物、モリブデンおよびモリブデン化合物のうちの少なくとも一つを含んでなり、且つエッチングすべき層を覆うハードマスクを備えた基板を、リアクターの中に選択する工程と;
前記リアクターの中で、前記層を処理する工程とを具備した方法。
26. 基板上に配置される構造物の臨界寸法増大を抑制する方法であって:
基板上にエッチングすべき層を覆って、反応性金属、反応性金属の酸化物、反応性金属の窒化物、反応性金属のフッ化物、反応性金属のホウ素化物および反応性金属の炭化物のうちの少なくとも一つを含有するハードマスクを堆積する工程と;
リアクターの中で、前記層を処理する工程とを具備した方法。
27. 上記26に記載の方法であって:
前記ハードマスクが低スパッタ収率を有する材料から選択される方法。
28. 基板上に配置される構造物の臨界寸法増大を抑制する方法であって:
基板上のエッチングすべき層を覆って、低スパッタ収率およびエッチングプロセスのエッチングに対する低い反応性のうちの少なくとも一方を有するハードマスクを堆積する工程と;
リアクターの中で、前記エッチング化学を用いて前記層を処理する工程とを具備した方法。
29. 基板上に配置される構造物の臨界寸法増大を抑制する方法であって:
基板上のエッチングすべき層を覆って、チタン、チタン化合物、アルミニウム、アルミニウム化合物、タンタル、タンタル化合物、タングステン、タングステン化合物、コバルト、コバルト化合物、モリブデンおよびモリブデン化合物のうちの少なくとも一つを含有するハードマスクを堆積する工程と;
リアクターの中で、前記層を処理する工程とを具備した方法。
30. 基板上に配置される構造物の臨界寸法増大を抑制する方法であって:
反応性金属、反応性金属の酸化物、反応性金属の窒化物、反応性金属のフッ化物、反応性金属のホウ素化物および反応性金属の炭化物、並びに反応性金属の酸化物、フッ化物、窒化物、炭化物およびホウ素化物の何れかの組合せを含む化合物のうちの少なくとも一つからなり、且つエッチングすべき層を覆って堆積されたハードマスクを備えた基板を選択する工程と;
リアクターの中で、前記層を処理する工程とを具備した方法
31. 上記30に記載の方法であって:
前記選択する工程が、チタン、チタン化合物、アルミニウム、アルミニウム化合物、タンタル、タンタル化合物、タングステン、タングステン化合物、コバルト、コバルト化合物、モリブデンおよびモリブデン化合物のうちの一つからなるハードマスクを有する基板を選択することを含む方法。
32. 上記30に記載の方法であって:
反応性金属からなるハードマスクを選択する工程と;
該ハードマスクを、前記エッチング工程の前または最中に、前記リアクターの中で酸素、窒素、フッ素、ホウ素、炭素、並びに酸素のイオンもしくはラジカル、窒素のイオンもしくはラジカル、フッ素のイオンもしくはラジカル、ホウ素のイオンもしくはラジカル、および炭素のイオンもしくはラジカルのうちの少なくとも一つを含有する流れに露出する工程とを含む方法。
33. 上記30に記載の方法であって:
前記選択する工程が、低スパッタ収率の金属からなるハードマスクを備えた基板を選択することを含む方法。
34. 上記30に記載の方法であって:
ハードマスクの酸化速度を増大して該ハードマスクの腐蝕速度を遅くするために、前記リアクターにエネルギーを与える工程を含む方法。
35. 上記13に記載の方法であって:
前記選択する工程が、前記ハードマスクが反応性金属、反応性金属の酸化物、反応性金属の窒化物、反応性金属のフッ化物、反応性金属の炭化物、反応性金属のホウ素化物、または反応性金属の或る組合せのうちの少なくとも一つを含んでなる基板を選択することを含む方法。
36. 上記1に記載の方法であって:
半導体チップ、磁気ヘッドおよび平面パネルディスプレーのうちの一つを製造するために、前記エッチングされた基板を使用する工程を含む方法。
37. 上記1に記載の方法であって:
前記選択する工程は、ハードマスク反応性金属および反応性金属の化合物の少なくとも一つを含んでなるハードマスクを含み;
前記選択する工程が更に、チタン、アルミニウム、タンタル、タングステン、コバルト、モリブデン、銅、ニッケル、鉄、並びにチタン、アルミニウム、タンタル、タングステン、コバルト、モリブデン、銅、ニッケルおよび鉄のうちの少なくとも一つの化合物を含んでなるハードマスクを選択することを含む方法。
38. 上記1に記載の方法であって:
前記選択する工程が、反応性金属および反応性金属の化合物のうちの少なくとも一つからなるハードマスクを含み、また前記化合物は、反応性金属の酸化物、窒化物、フッ化物、ホウ素化物、および炭化物、並びに反応性金属の酸化物、窒化物、フッ化物、ホウ素化物および炭化物の何れかの組合せのうちの少なくとも一つを含んでなる方法。
39. 上記1に記載の方法であって:
前記選択する工程が、反応性金属および反応性金属の化合物の少なくとも一つからなるハードマスクを含み、また前記化合物は、反応性金属を、酸素、窒素、フッ素、ホウ素、炭素、およびこれらガスの何れかの組合せのうち少なくとも一つのイオンまたはラジカルに露出することにより形成された何れかの化合物からなる方法。
40. 上記1に記載の方法であって:
前記選択する工程は反応性金属および反応性金属の化合物の少なくとも一つからなるハードマスクを含み;
前記選択する工程が、チタン、アルミニウム、タンタル、タングステン、コバルト、モリブデン、銅、鉄、ニッケル、並びにチタン、アルミニウム、タンタル、タングステン、コバルト、モリブデン、銅、鉄およびニッケルの一つの化合物を含んでなるハードマスクを選択することを含む方法。
41. 上記38に記載の方法であって、前記処理工程は大気圧未満、大気圧、大気圧を越える圧力のうちの一つで運転される方法。

Claims (14)

  1. ワークピースの層にエッチングすべき構造物の幅の臨界寸法増大を抑制する方法であって、
    構造物を規定するために、エッチングする層の少なくとも1部を覆って堆積され、保護するハードマスクであって、反応性金属を含有するハードマスクを選択する工程と;
    エッチング工程の最中に、前記ハードマスクの腐食速度を遅くするために、前記ハードマスクを酸化性ガス流に露出させる工程、ここで、酸化性ガス流は窒素ガス、フッ素ガス、ホウ素ガスおよび炭素ガスの少なくとも1つを含む、
    を具備した前記方法。
  2. ハードマスクが反応性金属の化合物を含有する請求項1記載の方法。
  3. 反応性金属の化合物が、反応性金属の酸化物、窒化物、フッ化物、ホウ素化物、炭化物、又はこれらの何れかの組合せである請求項2記載の方法。
  4. 反応性金属が低スパッタ収率の金属である請求項1〜3のいずれか1項記載の方法。
  5. 反応性金属がアルミニウムを含み、酸化性ガスがフッ素を含む請求項1〜4のいずれか1項記載の方法。
  6. フッ素酸化性ガスが塩素エッチングに加えられる請求項1〜4のいずれか1項記載の方法。
  7. 反応性金属が、アルミニウム、コバルト、モリブデン、銅、ニッケルおよび鉄のうちの少なくとも一つを含み、酸化性ガスがフッ素を含む請求項1〜4のいずれか1項記載の方法。
  8. 反応性金属が、チタン、アルミニウム、タンタル、タングステン、コバルト、モリブデン、銅、ニッケル、又は鉄である請求項1〜4のいずれか1項記載の方法。
  9. 選択する工程が、露出させる工程の前または最中に、現場で、ハードマスクを形成する工程を含む請求項1記載の方法。
  10. 露出させる工程で、ハードマスクの表面を酸化して、前記ハードマスクのエッチング速度を遅くする請求項1記載の方法。
  11. ハードマスクの酸化速度を増大するために、前記リアクターにエネルギーを与える工程をさらに含む請求項1、9及び10のいずれか1項記載の方法。
  12. 前記ハードマスクの少なくとも1部を覆うリソグラフィー層を提供する工程をさらに含む請求項1〜11のいずれか1項記載の方法。
  13. 半導体チップ、磁気ヘッドおよび平面パネルディスプレーのうちの一つを製造するために、前記エッチングされた基板を使用する工程をさらに含む請求項1〜12のいずれか1項記載の方法。
  14. 前記処理工程が、大気圧未満、大気圧、大気圧を越える圧力のうちの一つで行われる請求項1〜13のいずれか1項記載の方法。
JP2009196341A 1998-01-20 2009-08-27 エッチングすべき構造物の幅の臨界寸法増大を抑制する方法 Pending JP2009278142A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/009,369 US6287975B1 (en) 1998-01-20 1998-01-20 Method for using a hard mask for critical dimension growth containment

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000540566A Division JP2002510142A (ja) 1998-01-20 1999-01-05 臨界寸法増大抑制のためにハードマスクを使用する方法

Publications (1)

Publication Number Publication Date
JP2009278142A true JP2009278142A (ja) 2009-11-26

Family

ID=21737233

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2000540566A Pending JP2002510142A (ja) 1998-01-20 1999-01-05 臨界寸法増大抑制のためにハードマスクを使用する方法
JP2009196341A Pending JP2009278142A (ja) 1998-01-20 2009-08-27 エッチングすべき構造物の幅の臨界寸法増大を抑制する方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2000540566A Pending JP2002510142A (ja) 1998-01-20 1999-01-05 臨界寸法増大抑制のためにハードマスクを使用する方法

Country Status (7)

Country Link
US (1) US6287975B1 (ja)
EP (1) EP1074040A4 (ja)
JP (2) JP2002510142A (ja)
KR (1) KR100538839B1 (ja)
CN (1) CN1148785C (ja)
CA (1) CA2319188A1 (ja)
WO (1) WO1999036947A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9564326B2 (en) 2014-07-17 2017-02-07 International Business Machines Corporation Lithography using interface reaction

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6491835B1 (en) * 1999-12-20 2002-12-10 Applied Materials, Inc. Metal mask etching of silicon
JP2001274143A (ja) * 2000-03-28 2001-10-05 Tdk Corp ドライエッチング方法、微細加工方法及びドライエッチング用マスク
JP3433721B2 (ja) * 2000-03-28 2003-08-04 ティーディーケイ株式会社 ドライエッチング方法及び微細加工方法
JP3993972B2 (ja) * 2000-08-25 2007-10-17 富士通株式会社 半導体装置の製造方法と半導体装置
US6440753B1 (en) * 2001-01-24 2002-08-27 Infineon Technologies North America Corp. Metal hard mask for ILD RIE processing of semiconductor memory devices to prevent oxidation of conductive lines
KR100825130B1 (ko) * 2001-07-06 2008-04-24 어플라이드 머티어리얼스, 인코포레이티드 금속 에칭 공정 동안 플라즈마 에칭 챔버내에서 파티클을감소시키는 방법
US6964929B1 (en) 2002-05-02 2005-11-15 Cypress Semiconductor Corporation Method of forming a narrow gate, and product produced thereby
KR100596893B1 (ko) * 2004-06-02 2006-07-04 주식회사 하이닉스반도체 반도체 소자의 게이트 전극 형성 방법
CN102089819B (zh) 2008-01-29 2013-06-05 株式会社爱发科 磁性设备制造方法
US8772133B2 (en) * 2012-06-11 2014-07-08 Infineon Technologies Ag Utilization of a metallization scheme as an etching mask
KR101674989B1 (ko) 2013-05-21 2016-11-22 제일모직 주식회사 레지스트 하층막용 조성물, 이를 사용한 패턴 형성 방법 및 상기 패턴을 포함하는 반도체 집적회로 디바이스
US9754793B2 (en) 2015-06-12 2017-09-05 Toshiba Memory Corporation Method for manufacturing semiconductor device
JP6489951B2 (ja) 2015-06-12 2019-03-27 東芝メモリ株式会社 半導体装置の製造方法
KR102435855B1 (ko) * 2015-08-06 2022-08-25 삼성전자주식회사 하드 마스크 패턴의 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
KR20170134234A (ko) * 2016-05-27 2017-12-06 주식회사 테스 탄화금속 박막의 증착 방법
JP2018098287A (ja) 2016-12-09 2018-06-21 東芝メモリ株式会社 半導体装置の製造方法
JP2019057560A (ja) 2017-09-20 2019-04-11 東芝メモリ株式会社 磁気抵抗効果素子および磁気抵抗効果素子の製造方法
US11527414B2 (en) * 2020-08-18 2022-12-13 Applied Materials, Inc. Methods for etching structures with oxygen pulsing

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51114073A (en) * 1975-03-14 1976-10-07 Western Electric Co Method of manufacturing high resolution pattern
JPS57143830A (en) * 1981-01-27 1982-09-06 Siemens Ag Method of forming extrafine pattern
US5545588A (en) * 1995-05-05 1996-08-13 Taiwan Semiconductor Manufacturing Company Method of using disposable hard mask for gate critical dimension control
JPH09251988A (ja) * 1995-07-14 1997-09-22 Texas Instr Inc <Ti> 中間層の一部を除去する中間層リソグラフィ法
JPH09266200A (ja) * 1996-01-26 1997-10-07 Matsushita Electron Corp 半導体装置の製造方法
JPH11145112A (ja) * 1997-11-07 1999-05-28 Nec Corp パターニング方法
JPH11158663A (ja) * 1997-11-14 1999-06-15 Lg Semicon Co Ltd 白金食刻方法
JP2001523888A (ja) * 1997-11-19 2001-11-27 ティーガル コーポレイション 半導体ウェハ上のフィーチャの臨界寸法成長を最小限にする方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3516914A (en) * 1968-02-26 1970-06-23 United Aircraft Corp Aluminum masking of active components during tantalum/nitride sputtering
US4634395A (en) * 1984-03-22 1987-01-06 Donald Burchett Inflatable elastomeric balloons having increased buoyant lifetimes
US4628588A (en) * 1984-06-25 1986-12-16 Texas Instruments Incorporated Molybdenum-metal mask for definition and etch of oxide-encapsulated metal gate
US4745089A (en) * 1987-06-11 1988-05-17 General Electric Company Self-aligned barrier metal and oxidation mask method
US5053105A (en) * 1990-07-19 1991-10-01 Micron Technology, Inc. Process for creating an etch mask suitable for deep plasma etches employing self-aligned silicidation of a metal layer masked with a silicon dioxide template
US5254217A (en) * 1992-07-27 1993-10-19 Motorola, Inc. Method for fabricating a semiconductor device having a conductive metal oxide
US5562801A (en) * 1994-04-28 1996-10-08 Cypress Semiconductor Corporation Method of etching an oxide layer
JPH0963988A (ja) * 1995-08-23 1997-03-07 Mitsubishi Electric Corp 高融点金属含有膜のエッチング方法並びにそれを用いた半導体装置およびその製造方法
KR100413649B1 (ko) * 1996-01-26 2004-04-28 마츠시타 덴끼 산교 가부시키가이샤 반도체장치의제조방법
JPH09270495A (ja) * 1996-04-01 1997-10-14 Ricoh Co Ltd 容量素子およびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51114073A (en) * 1975-03-14 1976-10-07 Western Electric Co Method of manufacturing high resolution pattern
JPS57143830A (en) * 1981-01-27 1982-09-06 Siemens Ag Method of forming extrafine pattern
US5545588A (en) * 1995-05-05 1996-08-13 Taiwan Semiconductor Manufacturing Company Method of using disposable hard mask for gate critical dimension control
JPH09251988A (ja) * 1995-07-14 1997-09-22 Texas Instr Inc <Ti> 中間層の一部を除去する中間層リソグラフィ法
JPH09266200A (ja) * 1996-01-26 1997-10-07 Matsushita Electron Corp 半導体装置の製造方法
JPH11145112A (ja) * 1997-11-07 1999-05-28 Nec Corp パターニング方法
JPH11158663A (ja) * 1997-11-14 1999-06-15 Lg Semicon Co Ltd 白金食刻方法
JP2001523888A (ja) * 1997-11-19 2001-11-27 ティーガル コーポレイション 半導体ウェハ上のフィーチャの臨界寸法成長を最小限にする方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9564326B2 (en) 2014-07-17 2017-02-07 International Business Machines Corporation Lithography using interface reaction

Also Published As

Publication number Publication date
KR100538839B1 (ko) 2005-12-26
CA2319188A1 (en) 1999-07-22
JP2002510142A (ja) 2002-04-02
KR20010040371A (ko) 2001-05-15
CN1291346A (zh) 2001-04-11
CN1148785C (zh) 2004-05-05
EP1074040A4 (en) 2009-05-06
US6287975B1 (en) 2001-09-11
WO1999036947A1 (en) 1999-07-22
EP1074040A1 (en) 2001-02-07

Similar Documents

Publication Publication Date Title
JP2009278142A (ja) エッチングすべき構造物の幅の臨界寸法増大を抑制する方法
JP2915807B2 (ja) 六弗化イオウ、臭化水素及び酸素を用いる珪化モリブデンのエッチング
JP3574680B2 (ja) キセノンを用いたプラズマエッチング
US4256534A (en) Device fabrication by plasma etching
JP6009520B2 (ja) シリコン含有膜の平滑SiConiエッチング
JP2553513B2 (ja) 有機マスクを状態調節するための方法
KR101476435B1 (ko) 다중-레이어 레지스트 플라즈마 에치 방법
JP4907827B2 (ja) ポリシリコンのエッチングの均一性を向上し、エッチング速度の変動を低減するための方法
JPH0336300B2 (ja)
JP2013030778A (ja) 二層レジストプラズマエッチングの方法
JP2000208488A (ja) エッチング方法
TWI766866B (zh) 蝕刻方法
KR101224747B1 (ko) 감소된 에칭률 마이크로-로딩을 갖는 텅스텐 실리사이드에칭 공정
TW201724252A (zh) 蝕刻方法
EP0305946B1 (en) Method for removing organic and/or inorganic films by dry plasma ashing
US6951820B2 (en) Method for using a hard mask for critical dimension growth containment
US6277759B1 (en) Plasma etching methods
JPH0590223A (ja) 半導体装置の製造方法及び半導体製造装置
JPH08162441A (ja) ドライエッチング方法
JP7498370B2 (ja) プラズマ処理方法
JPH09306877A (ja) Cu又はAlCu合金膜のパターニング方法及び反応性イオンエッチング装置
Zwicker et al. Fabrication Of 0.5 µm Poly-Si And Aluminum Interconnections By Means Of X-Ray Lithography And Plasma Etching
JPH04213822A (ja) 配線形成方法
JPH07201821A (ja) アルミ合金配線の形成方法
JPS59229821A (ja) アルミニウム及びアルミニウム合金のプラズマ反応性イオンエツチング

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090828

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120621

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121115