KR20040061616A - 비휘발성 메모리 장치의 제조 방법 - Google Patents
비휘발성 메모리 장치의 제조 방법 Download PDFInfo
- Publication number
- KR20040061616A KR20040061616A KR1020020087897A KR20020087897A KR20040061616A KR 20040061616 A KR20040061616 A KR 20040061616A KR 1020020087897 A KR1020020087897 A KR 1020020087897A KR 20020087897 A KR20020087897 A KR 20020087897A KR 20040061616 A KR20040061616 A KR 20040061616A
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- memory device
- sacrificial insulating
- insulation layer
- spacer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 7
- 238000004519 manufacturing process Methods 0.000 title description 13
- 125000006850 spacer group Chemical group 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 229920000642 polymer Polymers 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims description 15
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 230000008878 coupling Effects 0.000 abstract description 7
- 238000010168 coupling process Methods 0.000 abstract description 7
- 238000005859 coupling reaction Methods 0.000 abstract description 7
- 238000009413 insulation Methods 0.000 abstract 8
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 238000001039 wet etching Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
본 발명은 이이피롬과 같은 비휘발성 메모리 소자의 제조 방법에 관한 것이다. 상기 제조 방법은, 기판 상에 하부 산화막 및 희생 절연막을 순차적으로 형성하는 단계와, 상기 희생 절연막의 일부 영역을 식각시켜 상기 하부 산화막을 노출시키는 희생 절연막 패턴을 형성하되, 상기 형성되는 희생 절연막 패턴의 측벽에 폴리머를 생성시킴으로서 스페이서를 형성하는 단계와, 상기 노출된 하부 절연막을 제거하여 하부 절연막 패턴을 형성하는 단계와, 상기 희생 절연막 및 스페이서를 제거하는 단계를 포함한다. 따라서, 패턴의 선폭의 크기에 의해 정의되는 터널 윈도우의 선폭이 협소해진다.
Description
본 발명은 비휘발성 메모리 소자의 제조 방법에 관한 것으로서, 보다 상세하게는 이이피롬(EEPROM : electrically erasable programable ROM)과 같은 비휘발성 메모리 소자의 제조 방법에 관한 것이다.
최근, 반도체 메모리 소자가 발전함에 따라 비휘발성 메모리 소자의 중요성이 크게 대두되고 있다. 상기 비휘발성 메모리 소자의 예로서는 이이피롬을 들 수 있다.
상기 이이피롬의 경우에는 커플링율(coupling ratio)을 갖게 하기 위하여 터널 영역을 플로팅 게이트 폴리 영역의 아래에 전부를 형성하지 않고, 매우 협소하게 한정지어 전자의 터널링(tunneling)을 유도하고 있다. 상기 터널링이 유도는 영역을 터널 윈도우라고 한다. 상기 터널 윈도우는 상기 비휘발성 메모리 소자에서 가장 중요한 부분으로서, 전자의 이동을 통하여 소자의 동작을 유도하는 부분이다.
도 1을 참조하면, 기판(10) 상에 산화막 패턴(12) 및 게이트 폴리 산화막 패턴(14)을 갖는 구조물을 나타낸다. 상기 구조물에서 터널 윈도우는 표기한 L1에 해당한다.
여기서, 상기 터널 윈도우의 폭이 좁을수록, 도 2에 도시된 바와 같이, 커플링율이 좋아지기 때문에 상기 터널 윈도우의 폭을 좁게 형성하기 위한 공정이 현재 개발 중에 있다.
도 3a 및 도 3b는 종래의 비휘발성 메모리 장치의 제조 방법을 나타내는 단면도들이다.
도 3a를 참조하면, 기판(30) 상에 산화막(32)을 형성한 후, 포토레지스트 패턴(34)을 형성한다.
도 3b를 참조하면, 상기 포토레지스트 패턴(34)을 식각 마스크로 사용하여 상기 산화막(32)을 식각한다. 이에 따라, 상기 산화막(32)은 산화막 패턴(32a)으로 형성된다.
여기서, 상기 식각은 주로 습식 식각에 의해 달성된다. 때문에, 상기 산화막 패턴(32a)은 등방성 식각이 이루어진 형태를 갖는다. 때문에, 상기 포토레지스트 패턴(34)에 의해 한정되는 선폭보다 더 큰 선폭을 갖는 형태로 형성된다.
따라서, 상기 산화막 패턴(32a)에 의해 한정되는 터널 윈도우의 폭이 넓어지게 된다. 이는, 전술한 바와 같이, 커플링율의 저하로 나타난다. 이와 같이, 상기 커필링율의 저하는 상기 비휘발성 메모리 소자의 특성을 저하시키는 원인이 된다.
본 발명의 목적은, 비휘발성 메모리 소자에서 터널 윈도우의 크기를 한정하는 산화막 패턴의 선폭을 원래 정의된 선폭 그대로 형성이 가능한 방법을 제공하는데 있다.
도 1은 비휘발성 메모리 장치의 터널 윈도우 영역을 설명하기 위한 단면도이다.
도 2는 비휘발성 메모리 장치에서 터널 윈도우의 폭과 커플링율의 관계를 나타내는 그래프이다.
도 3a 및 도 3b는 종래의 비휘발성 메모리 장치의 제조 방법을 나타내는 단면도들이다.
도 4a 내지 도 4f는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 제조 방법을 나타내는 단면도들이다.
상기 목적을 달성하기 위한 본 발명의 제조 방법은, 기판 상에 하부 산화막 및 희생 절연막을 순차적으로 형성하는 단계와, 상기 희생 절연막의 일부 영역을 식각시켜 상기 하부 산화막을 노출시키는 희생 절연막 패턴을 형성하되, 상기 형성되는 희생 절연막 패턴의 측벽에 폴리머를 생성시킴으로서 스페이서를 형성하는 단계와, 상기 노출된 하부 절연막을 제거하여 하부 절연막 패턴을 형성하는 단계와, 상기 희생 절연막 및 스페이서를 제거하는 단계를 포함한다.
그리고, 상기 하부 절연막 패턴 상에 상부 산화막을 균일한 두께로 형성하는 단계와, 상기 상부 산화막 상에 게이트 폴리 산화막을 형성하는 단계를 더 포함함으로서 이이피롬과 같은 비휘발성 메모리 소자의 게이트 전극의 형성을 완성한다.
여기서, 상기 희생 절연막은 질화막이고, 상기 스페이스는 상기 희생 절연막 패턴의 측벽으로부터 300 내지 1,000Å의 폭을 갖도록 형성하는 것이 바람직하다.
이와 같이, 본 발명에 의하면, 상기 스페이서를 형성함으로서 상기 스페이서가 식각 마스크로 작용하여 하부의 산화막 패턴의 선폭을 보다 협소하게 형성할 수 있다. 때문에, 상기 선폭의 크기에 의해 정의되는 터널 윈도우의 선폭이 협소해진다. 따라서, 상기 비휘발성 메모리 소자의 특성을 나타내는 커플링율이 양호해진다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면에 따라서 더욱 상세히 설명하기로 한다.
도 4a 내지 도 4f는 본 발명의 일 실시예에 따른 비휘발성 메모리 장치의 제조 방법을 나타내는 단면도들이다.
도 4a를 참조하면, 기판(40) 상에 하부 산화막(42) 및 희생 절연막(44)을 순차적으로 형성한다. 이때, 상기 희생 절연막(44)은 주로 질화막인 것이 바람직하다. 이는, 상기 희생 절연막(44)을 식각할 때 폴리머의 생성이 많아야 하기 때문이고, 상기 희생 절연막(44)의 하부에 산화막(42)이 형성되기 때문이다.
도 4b 및 도 4c를 참조하면, 상기 희생 절연막(44) 상에 식각 마스크로서 포토레지스트 패턴(도시되지 않음)을 형성한 후, 식각을 실시한다. 이에 따라, 상기 희생 절연막(44)은 희생 절연막 패턴(44a)으로 형성된다. 여기서, 상기 포토레지스트 패턴의 형성은 아이-라인(i-line)의 파장을 갖는 광원을 사용하여도 충분하다. 이는, 후술하는 스페이서의 형성 때문에 가능하다. 따라서, 상기 아이-라인의 파장을 사용함으로서 제조 원가의 저하를 도모할 수도 있다.
상기 희생 절연막 패턴(44a)을 형성할 때 폴리머가 발생한다. 이때, 상기 폴리머의 일부가 상기 희생 절연막 패턴(44a)의 측벽에 축적되도록 조정한다. 따라서, 상기 희생 절연막 패턴(44a)의 측벽에는 스페이서(44b)가 형성된다. 이때, 상기 스페이서(44b)는 그것의 폭이 300 내지 1,000Å 정도를 갖도록 조정된다.
이와 같이, 상기 스페이서(44b)를 형성함으로서 상기 포토레지스트 패턴에 의해 정의되는 선폭보다 좁은 선폭을 갖는 희생 절연막 패턴(44a)이 형성된다. 즉, 상기 스페이서(44b)가 형성된 부분만큰 그 선폭이 좁아지는 것이다.
도 4d를 참조하면, 상기 포토레지스트 패턴(도시되지 않음)과 스페이서(44b)를 갖는 희생 절연막 패턴(44a)을 식각 마스크로 사용한 식각을 실시한다. 이에 따라, 상기 하부 산화막(42)은 하부 산화막 패턴(42a)으로 형성된다. 이때, 상기 식각은 습식 식각에 의해 달성된다.
이와 같이, 상기 습식 식각을 실시함으로서 상기 하부 산화막 패턴(42a)의 형성에서는 등방성 식각이 이루어진다. 그러나, 상기 스페이서(44b)를 갖는 희생 절연막 패턴(44a)이 식각 마스크로 작용하기 때문에 등방성 식각이 이루어져도 상기 포토레지스트 패턴에 의해 정의되는 선폭보다 더 큰 선폭을 갖지는 않는다.
따라서, 상기 스페이서(44b)를 갖는 희생 절연막 패턴(44a)의 식각 마스크로서의 역할로 인하여 하부 산화막 패턴(42a)의 선폭은 원하는 크기를 갖는다.
이와 같이, 상기 하부 산화막 패턴의 선폭이 형성하기 위한 선폭과 거의 유사한 크기를 갖기 때문에 상기 하부 산화막 패턴의 선폭에 의해 결정되는 터널 윈도우에 영향을 끼치지 않는다.
도 4d 및 도 4f를 참조하면, 상기 포토레지스트 패턴 및 상기 희생 절연막 패턴(44a)과 스페이서(44b)를 제거한다. 이에 따라, 상기 기판(40)에는 하부 산화막 패턴(42a)이 남는다. 그리고, 상기 하부 산화막 패턴(42a)을 갖는 기판(40) 상에 상부 산화막 패턴을 형성하여 산화막 패턴(50) 즉, 터널 산화막을 만든 후, 상기 산화막 패턴(50) 상에 게이트 폴리 산화막(52)을 형성한다.
이에 따라, 비휘발성 메모리 소자 즉, 이이피롬의 게이트 전극 구조물이 형성된다.
본 발명에 의하면, 스페이서를 갖는 희생 절연막 패턴을 식각 마스크로 사용한다. 따라서, 터널 윈도우를 정의하는 산화막 패턴의 선폭을 원하는데로 조정할 수 있다. 때문에, 커플링율을 증가시킴으로서 비휘발성 메모리 소자의 특성을 증가시킬 수 있다.
그리고, 아이-라인의 광원을 사용하고, 습식 식각을 그대로 이용할 수 있기 때문에 제조 원가를 낮출 수 있다. 이는, 딥유브-라인의 광원과 건식 식각을 이용할 경우 상기 선폭의 조정을 용이하지만 제조 원가를 상승시키키기 때문이다.
따라서, 본 발명의 제조 방법은 비휘발성 메모리 소자의 제조에 따른 신뢰도 및 생산성을 향상시키는 효과를 기대할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (4)
- 기판 상에 하부 산화막 및 희생 절연막을 순차적으로 형성하는 단계;상기 희생 절연막의 일부 영역을 식각시켜 상기 하부 산화막을 노출시키는 희생 절연막 패턴을 형성하되, 상기 형성되는 희생 절연막 패턴의 측벽에 폴리머를 생성시킴으로서 스페이서를 형성하는 단계;상기 노출된 하부 절연막을 제거하여 하부 절연막 패턴을 형성하는 단계;상기 희생 절연막 및 스페이서를 제거하는 단계를 포함하는 비휘발성 메모리 장치의 제조 방법.
- 제1항에 있어서, 상기 희생 절연막은 질화막인 것을 특징으로 하는 비휘발성 메모리 장치의 제조 방법.
- 제1항에 있어서, 상기 스페이스는 상기 희생 절연막 패턴의 측벽으로부터 300 내지 1,000Å의 폭을 갖도록 형성하는 것을 특징으로 하는 비휘발성 메모리 장치의 제조 방법.
- 제1항에 있어서, 상기 하부 절연막 패턴 상에 상부 산화막을 균일한 두께로 형성하는 단계; 및상기 상부 산화막 상에 게이트 폴리 산화막을 형성하는 단계를 더 포함하는것을 특징으로 하는 비휘발성 메모리 장치의 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020087897A KR20040061616A (ko) | 2002-12-31 | 2002-12-31 | 비휘발성 메모리 장치의 제조 방법 |
| US10/749,843 US7105455B2 (en) | 2002-12-31 | 2003-12-31 | Method for fabricating nonvolatile memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020087897A KR20040061616A (ko) | 2002-12-31 | 2002-12-31 | 비휘발성 메모리 장치의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040061616A true KR20040061616A (ko) | 2004-07-07 |
Family
ID=32822568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020087897A KR20040061616A (ko) | 2002-12-31 | 2002-12-31 | 비휘발성 메모리 장치의 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7105455B2 (ko) |
| KR (1) | KR20040061616A (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7253057B1 (en) * | 2006-04-06 | 2007-08-07 | Atmel Corporation | Memory cell with reduced size and standby current |
| US8440523B1 (en) * | 2011-12-07 | 2013-05-14 | International Business Machines Corporation | Micromechanical device and methods to fabricate same using hard mask resistant to structure release etch |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5976769A (en) * | 1995-07-14 | 1999-11-02 | Texas Instruments Incorporated | Intermediate layer lithography |
| US5644153A (en) * | 1995-10-31 | 1997-07-01 | Micron Technology, Inc. | Method for etching nitride features in integrated circuit construction |
| US5643824A (en) * | 1996-07-29 | 1997-07-01 | Vanguard International Semiconductor Corporation | Method of forming nitride sidewalls having spacer feet in a locos process |
| US5801083A (en) * | 1997-10-20 | 1998-09-01 | Chartered Semiconductor Manufacturing, Ltd. | Use of polymer spacers for the fabrication of shallow trench isolation regions with rounded top corners |
| US6319822B1 (en) * | 1998-10-01 | 2001-11-20 | Taiwan Semiconductor Manufacturing Company | Process for forming an integrated contact or via |
| KR100314127B1 (ko) * | 1999-04-22 | 2001-11-17 | 윤종용 | 반도체소자의 부유게이트 형성방법 |
| US6368974B1 (en) * | 1999-08-02 | 2002-04-09 | United Microelectronics Corp. | Shrinking equal effect critical dimension of mask by in situ polymer deposition and etching |
| KR100415088B1 (ko) * | 2001-10-15 | 2004-01-13 | 주식회사 하이닉스반도체 | 반도체장치의 제조방법 |
-
2002
- 2002-12-31 KR KR1020020087897A patent/KR20040061616A/ko not_active Application Discontinuation
-
2003
- 2003-12-31 US US10/749,843 patent/US7105455B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20040157395A1 (en) | 2004-08-12 |
| US7105455B2 (en) | 2006-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100454135B1 (ko) | 비휘발성 기억소자의 형성방법 | |
| KR100487547B1 (ko) | 비휘발성 메모리 장치의 제조 방법 | |
| KR101001466B1 (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| KR20040061616A (ko) | 비휘발성 메모리 장치의 제조 방법 | |
| KR100898659B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| US6391716B1 (en) | Method for forming poly spacer electron tunnel oxide flash with electric-field enhancing corners for poly to poly erase | |
| US7923770B2 (en) | Memory device and method of fabricating the same | |
| KR100924862B1 (ko) | 플래시 메모리 소자의 제조 방법 | |
| KR100827441B1 (ko) | 비휘발성 메모리 소자 및 이의 제조 방법 | |
| KR100943481B1 (ko) | 이이피롬 셀의 제조방법 | |
| KR100652349B1 (ko) | 자기 정렬 소노스 메모리 셀 제조 방법 | |
| KR100390913B1 (ko) | 플래쉬 메모리 소자의 게이트 형성 공정 | |
| KR100971205B1 (ko) | 비휘발성 메모리 장치의 제조 방법 | |
| KR20030048958A (ko) | 자기정렬 플로팅 게이트를 갖는 플래쉬 메모리의 제조 방법 | |
| KR100442151B1 (ko) | 비휘발성 메모리 셀의 플로팅 게이트 제조방법 | |
| KR101128697B1 (ko) | 비휘발성 메모리 소자의 제조방법 | |
| KR100474739B1 (ko) | 비휘발성 메모리 셀의 경사진 플로팅 게이트 제조방법 | |
| KR100992746B1 (ko) | 반도체소자 제조방법 | |
| KR100638987B1 (ko) | 플래시 메모리 소자의 얕은 트렌치 소자 분리 형성 방법 | |
| KR100493910B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20050031299A (ko) | 플래시 메모리의 컨트롤 게이트 제조방법 | |
| KR100975975B1 (ko) | Ｅｅｐｒｏｍ 셀 제조 방법 | |
| KR20020094958A (ko) | 플레쉬 메모리의 게이트 형성방법 | |
| KR100591847B1 (ko) | 플래시 소자의 제조방법 | |
| KR20070051967A (ko) | 비휘발성 메모리 장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |