JP2004172311A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004172311A JP2004172311A JP2002335764A JP2002335764A JP2004172311A JP 2004172311 A JP2004172311 A JP 2004172311A JP 2002335764 A JP2002335764 A JP 2002335764A JP 2002335764 A JP2002335764 A JP 2002335764A JP 2004172311 A JP2004172311 A JP 2004172311A
- Authority
- JP
- Japan
- Prior art keywords
- mask material
- film
- pattern
- mask
- resist pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910052707 ruthenium Inorganic materials 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000000059 patterning Methods 0.000 claims abstract description 8
- 239000000463 material Substances 0.000 claims description 108
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 239000007769 metal material Substances 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 2
- 229910052760 oxygen Inorganic materials 0.000 claims 2
- 239000001301 oxygen Substances 0.000 claims 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 8
- 229920005591 polysilicon Polymers 0.000 abstract description 8
- 238000005530 etching Methods 0.000 description 39
- 239000011229 interlayer Substances 0.000 description 10
- 238000004380 ashing Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000009616 inductively coupled plasma Methods 0.000 description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 239000007864 aqueous solution Substances 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Plasma & Fusion (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】被加工膜を削ることなく、マスク材を選択的に除去する。微細パターンを容易に形成する。
【解決手段】基板11上にゲート酸化膜12を形成し、ゲート酸化膜上にポリシリコン膜13を形成し、ポリシリコン膜上にマスク材としてのルテニウム膜14を形成し、ルテニウム膜上にレジストパターン15を形成する。レジストパターン15をマスクとしてルテニウム膜14をパターニングした後、パターニングされたルテニウム膜14aを収縮させる。収縮したルテニウム膜14bをマスクとしてポリシリコン膜13をパターニングした後、ルテニウム膜14bを除去する。
【選択図】 図1
【解決手段】基板11上にゲート酸化膜12を形成し、ゲート酸化膜上にポリシリコン膜13を形成し、ポリシリコン膜上にマスク材としてのルテニウム膜14を形成し、ルテニウム膜上にレジストパターン15を形成する。レジストパターン15をマスクとしてルテニウム膜14をパターニングした後、パターニングされたルテニウム膜14aを収縮させる。収縮したルテニウム膜14bをマスクとしてポリシリコン膜13をパターニングした後、ルテニウム膜14bを除去する。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に係り、特に微細パターンの形成方法に関するものである。
【0002】
【従来の技術】
従来、シリコン酸化膜、シリコン窒化膜、ポリシリコン等をマスク材として用いて、そのマスク材直下の被加工膜をエッチングする微細パターンの形成方法が知られている。
【0003】
【発明が解決しようとする課題】
しかしながら、被加工膜のマスク材に対するエッチング選択比が低いため、被加工膜をエッチングする際に、マスク材に肩削れが発生してしまう。そして、この肩削れの量が多い場合には、図4に示すように、マスク材直下の被加工膜(ポリシリコン膜)33にも肩削れ33aが発生してしまうという問題があった。なお、図4において、被加工膜33は、基板31上に形成されたゲート絶縁膜32上に形成されている。
【0004】
また、マスク材は、被加工膜をエッチングした後に不要となるため、除去する必要がある。しかし、従来は、パターニングされた被加工膜を削ることなく、マスク材のみを選択的に除去することが困難であった。このため、被加工膜33の膜厚が変わってしまうという問題があった。
従って、従来の半導体装置の製造方法では、パターンの劣化が起こってしまうという問題があった。
【0005】
本発明は、上記従来の課題を解決するためになされたもので、被加工膜を削ることなく、マスク材を選択的に除去することを目的とする。また、本発明は、微細パターンを容易に形成することも目的とする。
【0006】
【課題を解決するための手段】
この発明に係る半導体装置の製造方法は、基板上に被加工膜を形成する工程と、
前記被加工膜上にマスク材を形成する工程と、
前記マスク材上にレジストパターンを形成する工程と、
前記レジストパターンをマスクとして前記マスク材をパターニングする工程と、
パターニングされた前記マスク材を収縮させる工程と、
収縮した前記マスク材をマスクとして前記被加工膜をパターニングする工程と、
前記マスク材を除去する工程と、
を含むことを特徴とするものである。
【0007】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。図中、同一又は相当する部分には同一の符号を付してその説明を簡略化ないし省略することがある。
【0008】
実施の形態1.
図1は、本発明の実施の形態1による半導体装置の製造方法を説明するための断面図である。詳細には、図1は、ASIC等における微細なゲート配線の形成方法を説明するための図である。
先ず、図1(a)に示すように、基板11としてのシリコンウェハ上に、ゲート絶縁膜12としてのゲート酸化膜を膜厚5nm程度で形成し、ゲート絶縁膜12上にゲート配線材料13としてのポリシリコン膜を膜厚150nm程度で形成する。次に、ゲート配線材料13上にマスク材14としてのルテニウム(Ru)膜を膜厚20nm程度で形成する。そして、マスク材14上にレジストパターン15を形成する。
【0009】
次に、図1(b)に示すように、レジストパターン15をマスクとしてマスク材14を異方性エッチングすることにより、マスク材パターン14aが形成される。この異方性エッチングは、例えば、ICPエッチング装置で行い、エッチング条件は次の通りである。
高周波電力:1500W(上部)/200W(下部)
圧力:30mT
ガス:O2/Cl2=100/10sccm
【0010】
次に、図1(c)に示すように、マスク材パターン14aを等方性エッチングすることにより、マスク材パターン14aよりもパターン幅が細い微細なマスク材パターン14bが形成される。すなわち、等方性エッチングによりマスク材パターン14aを収縮(シュリンク)又は後退させる。この等方性エッチングは、例えば、ICP(Inductively Coupled Plasma)エッチング装置で行い、エッチング条件は次の通りである。
高周波電力:1500W(上部)/80W(下部)
圧力:20mT
ガス:O2/Cl2=160/20sccm
【0011】
そして、図1(d)に示すように、レジストパターン15を除去する。
【0012】
次に、図1(e)に示すように、マスク材パターン14bをマスクとしてゲート配線材料13を異方性エッチングすることにより、ゲート配線13aを形成する。この異方性エッチングは、例えば、ECRエッチング装置で行い、エッチング条件は次の通りである。
高周波電力:400W(上部)/30W(下部)
圧力:4mTorr
ガス:HBr/Cl2/O2=70/30/50sccm
【0013】
最後に、図1(f)に示すように、マスク材パターン14bを除去することにより、ゲート絶縁膜12上にゲート配線13aが形成される。このマスク材パターン14bの除去は、例えば、ダウンフロー型アッシング装置で行い、アッシング条件は次の通りである。
マイクロ波電力:1400W
圧力:2Torr
ガス:O2/N2=900/100sccm
温度:200℃
【0014】
以上説明したように、本実施の形態1では、金属膜であるルテニウム膜をマスク材として形成した。レジストパターン15をマスクとした異方性エッチングによりマスク材パターン14aを形成した後、等方性エッチングを施すことによりマスク材パターン14aを収縮させ、この収縮した微細なマスク材パターン14bをマスクとした異方性エッチングによりゲート配線13aを形成した。
【0015】
本実施の形態1によれば、ゲート配線材料13としてのポリシリコン膜は、マスク材14としてのルテニウム膜に対して高いエッチング選択比を有するため、マスク材の肩削れ等のパターン劣化を防止することができる。さらに、マスク材14としてのルテニウム膜の除去は、ゲート配線材料(ポリシリコン膜)やゲート絶縁膜(酸化膜)に対して高い選択比を有する。このため、ゲート配線13aを削ることなく、容易にマスク材パターン14bを選択除去することができる。よって、ゲート配線13aの膜厚変化を防止することができる。従って、所望の形状のゲート配線13aを容易に形成することができる。
【0016】
また、マスク材の収縮を容易に行うことができ、微細なマスク材パターン14bが容易に得られるため、これをマスクとして微細パターン(微細なゲート配線13a)を容易に形成することができる。
【0017】
なお、本実施の形態1では、マスク材14としてルテニウム膜を用いたが、これに限らず、タングステン(W)膜や窒化チタン(TiN)膜のような金属膜を用いてもよい。ここで、タングステン膜をマスク材14として用いる場合、マスク材の収縮や除去にH2O2水溶液を用いることにより、ルテニウム膜をマスク材として用いる場合と同様の効果が得られる。また、窒化チタン膜をマスク材14として用いる場合には、マスク材の収縮や除去にH2SO4水溶液を用いることにより、それらと同様の効果が得られる。
【0018】
また、本実施の形態1では、マスク材パターンを収縮させた後でレジストパターン15を除去しているが、順序を逆にしてもよい。すなわち、レジストパターン15をマスクとしたエッチングによりマスク材パターンを形成し、レジストパターン15を除去した後で、マスク材パターンを収縮させてもよい。この場合、収縮時にマスク材パターン上面もエッチングされるため、マスク材14の形成膜厚を例えば60nm程度に厚くする。
【0019】
実施の形態2.
図2は、本発明の実施の形態2による半導体装置の製造方法を説明するための断面図である。詳細には、図2は、図1と同様に、ASIC等における微細なゲート配線の形成方法を説明するための図である。
先ず、図2(a)に示すように、前述の実施の形態1と同様の方法(図1(a)参照)で、シリコンウェハ11上にゲート絶縁膜12、ゲート配線材料13、マスク材14としてのルテニウム膜(Ru膜)、及びレジストパターン15を形成する。
次に、図2(b)に示すように、実施の形態1と同様の方法(図1(b)参照)で、マスク材パターン14aを形成する。
【0020】
次に、図2(c)に示すように、レジストパターン15とマスク材パターン14aとを等方性エッチングする。これにより、レジストパターン15とマスク材パターン14aとが収縮又は後退する。この等方性エッチングは、例えば、ICPエッチング装置で行い、エッチング条件は次の通りである。
高周波電力:1500W(上部)/50W(下部)
圧力:50mT
ガス:O2/Cl2=200/20sccm
【0021】
次に、図2(d)に示すように、収縮したレジストパターン15a及びマスク材パターン14bをマスクとしてゲート配線材料13を異方性エッチングすることにより、ゲート配線13aを形成する。この異方性エッチングは、例えば、ECRエッチング装置で行い、エッチング条件は次の通りである。
高周波電力:400W(上部)/30W(下部)
圧力:4mTorr
ガス:HBr/Cl2/O2=70/30/50sccm
【0022】
最後に、図2(e)に示すように、レジストパターン15aとマスク材パターン14bを除去することにより、ゲート絶縁膜12上にゲート配線13aが形成される。このレジストパターン15aとマスク材パターン14bの除去は、例えば、ダウンフロー型アッシング装置で行い、アッシング条件は次の通りである。
マイクロ波電力:1400W
圧力:2Torr
ガス:O2/N2=900/100sccm
温度:200℃
【0023】
以上説明したように、本実施の形態2では、レジストパターン15をマスクとした異方性エッチングによりマスク材パターン14aを形成した後、等方性エッチングによりレジストパターン15とマスク材パターン14aとを収縮させ、この収縮した微細なレジストパターン15a及びマスク材パターン14bをマスクとした異方性エッチングによりゲート配線13aを形成した。その後、レジストパターン15aとマスク材パターン14bとを同時に除去した。
本実施の形態2によれば、ゲート配線13a形成後に、マスク材パターン14bであるRu膜を除去する条件で、マスク材パターン14bとレジストパターン15とを同時に除去することができる。
従って、実施の形態1で得られる効果に加えて、Ru膜にパターン転写した後にレジストパターン15のみを除去する工程が不要であり、製造工程数を少なくすることができるという効果が得られる。
【0024】
実施の形態3.
図3は、本発明の実施の形態3による半導体装置の製造方法を説明するための断面図である。詳細には、図3は、ASIC若しくはDRAM等のメモリ素子における金属配線に接続するヴィアホールの形成方法を説明するための断面図である。
先ず、図3(a)に示すように、基板(図示省略)上に下層配線21を形成し、下層配線21上に層間絶縁膜22としてのシリコン酸化膜(例えば、TEOS膜、BSG膜、BPSG膜等)を膜厚1.5μm程度で形成する。次に、層間絶縁膜22上に、マスク材24としてルテニウム(Ru)膜を膜厚30nm程度で形成する。そして、マスク材24上にレジストパターン25を形成する。
【0025】
次に、図3(b)に示すように、レジストパターン25をマスクとしてマスク材24を異方性エッチングすることにより、マスク材パターン24aが形成される。この異方性エッチングは、例えば、ICPエッチング装置で行い、エッチング条件は次の通りである。
高周波電力:1500W(上部)/200W(下部)
圧力:30mT
ガス:O2/Cl2=100/10sccm
【0026】
次に、図3(c)に示すように、レジストパターン25とマスク材パターン24aをマスクとして層間絶縁膜22を異方性エッチングすることにより、層間絶縁膜22の表面から下層配線21に達するヴィアホール26を形成する。この異方性エッチングは、例えば、ECRエッチング装置で行い、エッチング条件は次の通りである。
高周波電力:1700W(上部)/700W(下部)
圧力:4mTorr
ガス:C4F8/Ar/CO=25/200/20sccm
【0027】
最後に、図3(d)に示すように、レジストパターン25とマスク材パターン24aを除去することにより、層間絶縁膜22内に、下層配線21に繋がるヴィアホール26が形成される。このレジストパターン25とマスク材パターン24aの除去は、例えば、ダウンフロー型アッシング装置で行い、アッシング条件は次の通りである。
マイクロ波電力:1400W
圧力:2Torr
ガス:O2/N2=900/100sccm
温度:200℃
【0028】
以上説明したように、本実施の形態3では、レジストパターン25をマスクとした異方性エッチングによりマスク材パターン24aを形成した後、レジストパターン25とマスク材パターン24aをマスクとした異方性エッチングにより、層間絶縁膜22内に下層配線21に繋がるヴィアホール26を形成した。その後、マスク材パターン24aを除去した。
【0029】
本実施の形態3によれば、マスク材としてのルテニウム膜の除去は、層間絶縁膜、金属材料及び基板材料に対して高い選択比を有する。このため、層間絶縁膜22、下層配線21および基板を削ることなく、容易にマスク材パターン24aを選択除去することができる。特に、ルテニウム膜をアッシングによりドライ除去しているため、配線のような金属材料が基板表面に露出した状態でも、ウェットエッチングする場合のように金属材料を溶かしてしまうことがない。従って、層間絶縁膜や下層配線を削ることなく、すなわちパターンの劣化がなく、所望の形状のヴィアホール26を容易に形成することができる。
【0030】
また、本実施の形態3では、ヴィアホール26形成後に、マスク材パターン24aを除去する条件で、マスク材パターン24aとレジストパターン25とを同時に除去することができる。従って、Ru膜にパターン転写した後にレジストパターン25のみを除去する工程が不要であり、製造工程数を少なくすることができるという効果が得られる。
【0031】
なお、本実施の形態3では、下層配線21に繋がるヴィアホールの形成方法について説明したが、基板に繋がるコンタクトホールの形成にも本発明を適用可能である。この場合、マスク材の除去にウェットエッチングを用いることができるため、マスク材としてルテニウム膜以外の金属膜であるタングステン膜や窒化チタン膜を形成することができる。タングステン膜の除去にはH2O2水溶液を用い、窒化チタン膜の除去にはH2SO4水溶液を用いればよい。
【0032】
また、製造工程数は増えてしまうが、実施の形態1のように、マスク材パターン24aを形成した後にレジストパターン25のみを除去し、マスク材パターン24aをマスクとしてヴィアホール26を形成してもよい。
【0033】
【発明の効果】
本発明によれば、被加工膜を削ることなく、マスク材を選択的に除去することができる。また、本発明によれば、微細パターンを容易に形成することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1による半導体装置の製造方法を説明するための断面図である。
【図2】本発明の実施の形態2による半導体装置の製造方法を説明するための断面図である。
【図3】本発明の実施の形態3による半導体装置の製造方法を説明するための断面図である。
【図4】従来の半導体装置の製造方法における問題点を説明するための断面図である。
【符号の説明】
11 基板(シリコンウェハ)、 12 ゲート絶縁膜(ゲート酸化膜)、 13 ゲート配線材料(ポリシリコン膜)、 13a ゲート配線、 14 マスク材(ルテニウム膜)、 14a マスク材パターン、 14b マスク材パターン、 15 レジストパターン、 21 下層配線、 22 層間絶縁膜(シリコン酸化膜)、 24 マスク材(ルテニウム膜)、 24a マスク材パターン、 25 レジストパターン、 26 ヴィアホール。
【発明の属する技術分野】
本発明は、半導体装置の製造方法に係り、特に微細パターンの形成方法に関するものである。
【0002】
【従来の技術】
従来、シリコン酸化膜、シリコン窒化膜、ポリシリコン等をマスク材として用いて、そのマスク材直下の被加工膜をエッチングする微細パターンの形成方法が知られている。
【0003】
【発明が解決しようとする課題】
しかしながら、被加工膜のマスク材に対するエッチング選択比が低いため、被加工膜をエッチングする際に、マスク材に肩削れが発生してしまう。そして、この肩削れの量が多い場合には、図4に示すように、マスク材直下の被加工膜(ポリシリコン膜)33にも肩削れ33aが発生してしまうという問題があった。なお、図4において、被加工膜33は、基板31上に形成されたゲート絶縁膜32上に形成されている。
【0004】
また、マスク材は、被加工膜をエッチングした後に不要となるため、除去する必要がある。しかし、従来は、パターニングされた被加工膜を削ることなく、マスク材のみを選択的に除去することが困難であった。このため、被加工膜33の膜厚が変わってしまうという問題があった。
従って、従来の半導体装置の製造方法では、パターンの劣化が起こってしまうという問題があった。
【0005】
本発明は、上記従来の課題を解決するためになされたもので、被加工膜を削ることなく、マスク材を選択的に除去することを目的とする。また、本発明は、微細パターンを容易に形成することも目的とする。
【0006】
【課題を解決するための手段】
この発明に係る半導体装置の製造方法は、基板上に被加工膜を形成する工程と、
前記被加工膜上にマスク材を形成する工程と、
前記マスク材上にレジストパターンを形成する工程と、
前記レジストパターンをマスクとして前記マスク材をパターニングする工程と、
パターニングされた前記マスク材を収縮させる工程と、
収縮した前記マスク材をマスクとして前記被加工膜をパターニングする工程と、
前記マスク材を除去する工程と、
を含むことを特徴とするものである。
【0007】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。図中、同一又は相当する部分には同一の符号を付してその説明を簡略化ないし省略することがある。
【0008】
実施の形態1.
図1は、本発明の実施の形態1による半導体装置の製造方法を説明するための断面図である。詳細には、図1は、ASIC等における微細なゲート配線の形成方法を説明するための図である。
先ず、図1(a)に示すように、基板11としてのシリコンウェハ上に、ゲート絶縁膜12としてのゲート酸化膜を膜厚5nm程度で形成し、ゲート絶縁膜12上にゲート配線材料13としてのポリシリコン膜を膜厚150nm程度で形成する。次に、ゲート配線材料13上にマスク材14としてのルテニウム(Ru)膜を膜厚20nm程度で形成する。そして、マスク材14上にレジストパターン15を形成する。
【0009】
次に、図1(b)に示すように、レジストパターン15をマスクとしてマスク材14を異方性エッチングすることにより、マスク材パターン14aが形成される。この異方性エッチングは、例えば、ICPエッチング装置で行い、エッチング条件は次の通りである。
高周波電力:1500W(上部)/200W(下部)
圧力:30mT
ガス:O2/Cl2=100/10sccm
【0010】
次に、図1(c)に示すように、マスク材パターン14aを等方性エッチングすることにより、マスク材パターン14aよりもパターン幅が細い微細なマスク材パターン14bが形成される。すなわち、等方性エッチングによりマスク材パターン14aを収縮(シュリンク)又は後退させる。この等方性エッチングは、例えば、ICP(Inductively Coupled Plasma)エッチング装置で行い、エッチング条件は次の通りである。
高周波電力:1500W(上部)/80W(下部)
圧力:20mT
ガス:O2/Cl2=160/20sccm
【0011】
そして、図1(d)に示すように、レジストパターン15を除去する。
【0012】
次に、図1(e)に示すように、マスク材パターン14bをマスクとしてゲート配線材料13を異方性エッチングすることにより、ゲート配線13aを形成する。この異方性エッチングは、例えば、ECRエッチング装置で行い、エッチング条件は次の通りである。
高周波電力:400W(上部)/30W(下部)
圧力:4mTorr
ガス:HBr/Cl2/O2=70/30/50sccm
【0013】
最後に、図1(f)に示すように、マスク材パターン14bを除去することにより、ゲート絶縁膜12上にゲート配線13aが形成される。このマスク材パターン14bの除去は、例えば、ダウンフロー型アッシング装置で行い、アッシング条件は次の通りである。
マイクロ波電力:1400W
圧力:2Torr
ガス:O2/N2=900/100sccm
温度:200℃
【0014】
以上説明したように、本実施の形態1では、金属膜であるルテニウム膜をマスク材として形成した。レジストパターン15をマスクとした異方性エッチングによりマスク材パターン14aを形成した後、等方性エッチングを施すことによりマスク材パターン14aを収縮させ、この収縮した微細なマスク材パターン14bをマスクとした異方性エッチングによりゲート配線13aを形成した。
【0015】
本実施の形態1によれば、ゲート配線材料13としてのポリシリコン膜は、マスク材14としてのルテニウム膜に対して高いエッチング選択比を有するため、マスク材の肩削れ等のパターン劣化を防止することができる。さらに、マスク材14としてのルテニウム膜の除去は、ゲート配線材料(ポリシリコン膜)やゲート絶縁膜(酸化膜)に対して高い選択比を有する。このため、ゲート配線13aを削ることなく、容易にマスク材パターン14bを選択除去することができる。よって、ゲート配線13aの膜厚変化を防止することができる。従って、所望の形状のゲート配線13aを容易に形成することができる。
【0016】
また、マスク材の収縮を容易に行うことができ、微細なマスク材パターン14bが容易に得られるため、これをマスクとして微細パターン(微細なゲート配線13a)を容易に形成することができる。
【0017】
なお、本実施の形態1では、マスク材14としてルテニウム膜を用いたが、これに限らず、タングステン(W)膜や窒化チタン(TiN)膜のような金属膜を用いてもよい。ここで、タングステン膜をマスク材14として用いる場合、マスク材の収縮や除去にH2O2水溶液を用いることにより、ルテニウム膜をマスク材として用いる場合と同様の効果が得られる。また、窒化チタン膜をマスク材14として用いる場合には、マスク材の収縮や除去にH2SO4水溶液を用いることにより、それらと同様の効果が得られる。
【0018】
また、本実施の形態1では、マスク材パターンを収縮させた後でレジストパターン15を除去しているが、順序を逆にしてもよい。すなわち、レジストパターン15をマスクとしたエッチングによりマスク材パターンを形成し、レジストパターン15を除去した後で、マスク材パターンを収縮させてもよい。この場合、収縮時にマスク材パターン上面もエッチングされるため、マスク材14の形成膜厚を例えば60nm程度に厚くする。
【0019】
実施の形態2.
図2は、本発明の実施の形態2による半導体装置の製造方法を説明するための断面図である。詳細には、図2は、図1と同様に、ASIC等における微細なゲート配線の形成方法を説明するための図である。
先ず、図2(a)に示すように、前述の実施の形態1と同様の方法(図1(a)参照)で、シリコンウェハ11上にゲート絶縁膜12、ゲート配線材料13、マスク材14としてのルテニウム膜(Ru膜)、及びレジストパターン15を形成する。
次に、図2(b)に示すように、実施の形態1と同様の方法(図1(b)参照)で、マスク材パターン14aを形成する。
【0020】
次に、図2(c)に示すように、レジストパターン15とマスク材パターン14aとを等方性エッチングする。これにより、レジストパターン15とマスク材パターン14aとが収縮又は後退する。この等方性エッチングは、例えば、ICPエッチング装置で行い、エッチング条件は次の通りである。
高周波電力:1500W(上部)/50W(下部)
圧力:50mT
ガス:O2/Cl2=200/20sccm
【0021】
次に、図2(d)に示すように、収縮したレジストパターン15a及びマスク材パターン14bをマスクとしてゲート配線材料13を異方性エッチングすることにより、ゲート配線13aを形成する。この異方性エッチングは、例えば、ECRエッチング装置で行い、エッチング条件は次の通りである。
高周波電力:400W(上部)/30W(下部)
圧力:4mTorr
ガス:HBr/Cl2/O2=70/30/50sccm
【0022】
最後に、図2(e)に示すように、レジストパターン15aとマスク材パターン14bを除去することにより、ゲート絶縁膜12上にゲート配線13aが形成される。このレジストパターン15aとマスク材パターン14bの除去は、例えば、ダウンフロー型アッシング装置で行い、アッシング条件は次の通りである。
マイクロ波電力:1400W
圧力:2Torr
ガス:O2/N2=900/100sccm
温度:200℃
【0023】
以上説明したように、本実施の形態2では、レジストパターン15をマスクとした異方性エッチングによりマスク材パターン14aを形成した後、等方性エッチングによりレジストパターン15とマスク材パターン14aとを収縮させ、この収縮した微細なレジストパターン15a及びマスク材パターン14bをマスクとした異方性エッチングによりゲート配線13aを形成した。その後、レジストパターン15aとマスク材パターン14bとを同時に除去した。
本実施の形態2によれば、ゲート配線13a形成後に、マスク材パターン14bであるRu膜を除去する条件で、マスク材パターン14bとレジストパターン15とを同時に除去することができる。
従って、実施の形態1で得られる効果に加えて、Ru膜にパターン転写した後にレジストパターン15のみを除去する工程が不要であり、製造工程数を少なくすることができるという効果が得られる。
【0024】
実施の形態3.
図3は、本発明の実施の形態3による半導体装置の製造方法を説明するための断面図である。詳細には、図3は、ASIC若しくはDRAM等のメモリ素子における金属配線に接続するヴィアホールの形成方法を説明するための断面図である。
先ず、図3(a)に示すように、基板(図示省略)上に下層配線21を形成し、下層配線21上に層間絶縁膜22としてのシリコン酸化膜(例えば、TEOS膜、BSG膜、BPSG膜等)を膜厚1.5μm程度で形成する。次に、層間絶縁膜22上に、マスク材24としてルテニウム(Ru)膜を膜厚30nm程度で形成する。そして、マスク材24上にレジストパターン25を形成する。
【0025】
次に、図3(b)に示すように、レジストパターン25をマスクとしてマスク材24を異方性エッチングすることにより、マスク材パターン24aが形成される。この異方性エッチングは、例えば、ICPエッチング装置で行い、エッチング条件は次の通りである。
高周波電力:1500W(上部)/200W(下部)
圧力:30mT
ガス:O2/Cl2=100/10sccm
【0026】
次に、図3(c)に示すように、レジストパターン25とマスク材パターン24aをマスクとして層間絶縁膜22を異方性エッチングすることにより、層間絶縁膜22の表面から下層配線21に達するヴィアホール26を形成する。この異方性エッチングは、例えば、ECRエッチング装置で行い、エッチング条件は次の通りである。
高周波電力:1700W(上部)/700W(下部)
圧力:4mTorr
ガス:C4F8/Ar/CO=25/200/20sccm
【0027】
最後に、図3(d)に示すように、レジストパターン25とマスク材パターン24aを除去することにより、層間絶縁膜22内に、下層配線21に繋がるヴィアホール26が形成される。このレジストパターン25とマスク材パターン24aの除去は、例えば、ダウンフロー型アッシング装置で行い、アッシング条件は次の通りである。
マイクロ波電力:1400W
圧力:2Torr
ガス:O2/N2=900/100sccm
温度:200℃
【0028】
以上説明したように、本実施の形態3では、レジストパターン25をマスクとした異方性エッチングによりマスク材パターン24aを形成した後、レジストパターン25とマスク材パターン24aをマスクとした異方性エッチングにより、層間絶縁膜22内に下層配線21に繋がるヴィアホール26を形成した。その後、マスク材パターン24aを除去した。
【0029】
本実施の形態3によれば、マスク材としてのルテニウム膜の除去は、層間絶縁膜、金属材料及び基板材料に対して高い選択比を有する。このため、層間絶縁膜22、下層配線21および基板を削ることなく、容易にマスク材パターン24aを選択除去することができる。特に、ルテニウム膜をアッシングによりドライ除去しているため、配線のような金属材料が基板表面に露出した状態でも、ウェットエッチングする場合のように金属材料を溶かしてしまうことがない。従って、層間絶縁膜や下層配線を削ることなく、すなわちパターンの劣化がなく、所望の形状のヴィアホール26を容易に形成することができる。
【0030】
また、本実施の形態3では、ヴィアホール26形成後に、マスク材パターン24aを除去する条件で、マスク材パターン24aとレジストパターン25とを同時に除去することができる。従って、Ru膜にパターン転写した後にレジストパターン25のみを除去する工程が不要であり、製造工程数を少なくすることができるという効果が得られる。
【0031】
なお、本実施の形態3では、下層配線21に繋がるヴィアホールの形成方法について説明したが、基板に繋がるコンタクトホールの形成にも本発明を適用可能である。この場合、マスク材の除去にウェットエッチングを用いることができるため、マスク材としてルテニウム膜以外の金属膜であるタングステン膜や窒化チタン膜を形成することができる。タングステン膜の除去にはH2O2水溶液を用い、窒化チタン膜の除去にはH2SO4水溶液を用いればよい。
【0032】
また、製造工程数は増えてしまうが、実施の形態1のように、マスク材パターン24aを形成した後にレジストパターン25のみを除去し、マスク材パターン24aをマスクとしてヴィアホール26を形成してもよい。
【0033】
【発明の効果】
本発明によれば、被加工膜を削ることなく、マスク材を選択的に除去することができる。また、本発明によれば、微細パターンを容易に形成することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1による半導体装置の製造方法を説明するための断面図である。
【図2】本発明の実施の形態2による半導体装置の製造方法を説明するための断面図である。
【図3】本発明の実施の形態3による半導体装置の製造方法を説明するための断面図である。
【図4】従来の半導体装置の製造方法における問題点を説明するための断面図である。
【符号の説明】
11 基板(シリコンウェハ)、 12 ゲート絶縁膜(ゲート酸化膜)、 13 ゲート配線材料(ポリシリコン膜)、 13a ゲート配線、 14 マスク材(ルテニウム膜)、 14a マスク材パターン、 14b マスク材パターン、 15 レジストパターン、 21 下層配線、 22 層間絶縁膜(シリコン酸化膜)、 24 マスク材(ルテニウム膜)、 24a マスク材パターン、 25 レジストパターン、 26 ヴィアホール。
Claims (6)
- 基板上に被加工膜を形成する工程と、
前記被加工膜上にマスク材を形成する工程と、
前記マスク材上にレジストパターンを形成する工程と、
前記レジストパターンをマスクとして前記マスク材をパターニングする工程と、
パターニングされた前記マスク材を収縮させる工程と、
収縮した前記マスク材をマスクとして前記被加工膜をパターニングする工程と、
前記マスク材を除去する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 請求項1に記載の製造方法において、
前記マスク材として金属膜を形成することを特徴とする半導体装置の製造方法。 - 請求項2に記載の製造方法において、
前記マスク材としてルテニウム膜を形成し、
酸素を含むプラズマを用いて前記マスク材を除去するとともに、前記レジストパターンを除去することを特徴とする半導体装置の製造方法。 - 基板上に被加工膜を形成する工程と、
前記被加工膜上にマスク材としてルテニウム膜を形成する工程と、
前記マスク材上にレジストパターンを形成する工程と、
前記レジストパターンをマスクとして前記マスク材をパターニングする工程と、
パターニングされた前記マスク材をマスクとして前記被加工膜をパターニングする工程と、
前記マスク材を除去する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 請求項4に記載の製造方法において、
酸素を含むプラズマを用いて前記マスク材を除去するとともに、前記レジストパターンを除去することを特徴とする半導体装置の製造方法。 - 請求項5に記載の製造方法において、
前記基板上に金属材料が露出する状態で、前記マスク材を除去することを特徴とする半導体装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002335764A JP2004172311A (ja) | 2002-11-19 | 2002-11-19 | 半導体装置の製造方法 |
US10/630,747 US20040121593A1 (en) | 2002-11-19 | 2003-07-31 | Method for manufacturing semiconductor device through use of mask material |
TW092124080A TW200409197A (en) | 2002-11-19 | 2003-09-01 | Method for manufacturing semiconductor device through use of mask material |
KR1020030081564A KR20040044162A (ko) | 2002-11-19 | 2003-11-18 | 반도체 장치의 제조 방법 |
CNA2003101164744A CN1503323A (zh) | 2002-11-19 | 2003-11-18 | 半导体装置的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002335764A JP2004172311A (ja) | 2002-11-19 | 2002-11-19 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004172311A true JP2004172311A (ja) | 2004-06-17 |
Family
ID=32588055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002335764A Withdrawn JP2004172311A (ja) | 2002-11-19 | 2002-11-19 | 半導体装置の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20040121593A1 (ja) |
JP (1) | JP2004172311A (ja) |
KR (1) | KR20040044162A (ja) |
CN (1) | CN1503323A (ja) |
TW (1) | TW200409197A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011210997A (ja) * | 2010-03-30 | 2011-10-20 | Renesas Electronics Corp | 半導体装置の製造方法、及び半導体装置 |
JP2021534575A (ja) * | 2018-08-10 | 2021-12-09 | 東京エレクトロン株式会社 | ルテニウムハードマスクプロセス |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7186649B2 (en) * | 2003-04-08 | 2007-03-06 | Dongbu Electronics Co. Ltd. | Submicron semiconductor device and a fabricating method thereof |
US9075316B2 (en) | 2013-11-15 | 2015-07-07 | Globalfoundries Inc. | EUV mask for use during EUV photolithography processes |
US10950444B2 (en) * | 2018-01-30 | 2021-03-16 | Tokyo Electron Limited | Metal hard mask layers for processing of microelectronic workpieces |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5976769A (en) * | 1995-07-14 | 1999-11-02 | Texas Instruments Incorporated | Intermediate layer lithography |
US5804088A (en) * | 1996-07-12 | 1998-09-08 | Texas Instruments Incorporated | Intermediate layer lithography |
KR100224730B1 (ko) * | 1996-12-17 | 1999-10-15 | 윤종용 | 반도체장치의 패턴 형성방법 및 이를 이용한 커패시터 제조방법 |
KR100252047B1 (ko) * | 1997-11-13 | 2000-04-15 | 윤종용 | 하드마스크를 이용한 금속층 식각방법 |
US6277760B1 (en) * | 1998-06-26 | 2001-08-21 | Lg Electronics Inc. | Method for fabricating ferroelectric capacitor |
KR100323711B1 (ko) * | 1999-06-10 | 2002-02-07 | 구자홍 | 강유전체 메모리 제조방법 |
-
2002
- 2002-11-19 JP JP2002335764A patent/JP2004172311A/ja not_active Withdrawn
-
2003
- 2003-07-31 US US10/630,747 patent/US20040121593A1/en not_active Abandoned
- 2003-09-01 TW TW092124080A patent/TW200409197A/zh unknown
- 2003-11-18 KR KR1020030081564A patent/KR20040044162A/ko not_active Application Discontinuation
- 2003-11-18 CN CNA2003101164744A patent/CN1503323A/zh active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011210997A (ja) * | 2010-03-30 | 2011-10-20 | Renesas Electronics Corp | 半導体装置の製造方法、及び半導体装置 |
JP2021534575A (ja) * | 2018-08-10 | 2021-12-09 | 東京エレクトロン株式会社 | ルテニウムハードマスクプロセス |
JP7357846B2 (ja) | 2018-08-10 | 2023-10-10 | 東京エレクトロン株式会社 | ルテニウムハードマスクプロセス |
Also Published As
Publication number | Publication date |
---|---|
CN1503323A (zh) | 2004-06-09 |
US20040121593A1 (en) | 2004-06-24 |
KR20040044162A (ko) | 2004-05-27 |
TW200409197A (en) | 2004-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2968180B2 (ja) | 集積回路の形成方法 | |
TWI283042B (en) | Method for fabricating transistor of semiconductor device | |
JP3669681B2 (ja) | 半導体装置の製造方法 | |
JP3087685B2 (ja) | 半導体装置の製造方法 | |
JPH03291921A (ja) | 集積回路製作方法 | |
JP2006216854A (ja) | 半導体装置の製造方法 | |
JP2000077625A5 (ja) | ||
US7687341B2 (en) | Method for fabricating semiconductor device | |
US6589880B2 (en) | Fine pattern formation method and semiconductor device or liquid crystal device manufacturing method employing this method | |
JP2004172311A (ja) | 半導体装置の製造方法 | |
US6861327B2 (en) | Method for manufacturing gate spacer for self-aligned contact | |
JP2003163349A (ja) | 半導体装置の製造方法 | |
KR100562301B1 (ko) | 트랜지스터의 게이트 구조 및 그 제조 방법 | |
JP2006128613A (ja) | 半導体素子の製造方法 | |
KR0155621B1 (ko) | 반도체 장치의 적층형 캐패시터 제조방법 | |
JP2002141328A (ja) | 半導体装置およびその製造方法 | |
JP3780657B2 (ja) | エッチング方法 | |
KR20020000349A (ko) | 반도체소자의 캐패시터 형성방법 | |
TWI220768B (en) | Method of forming a gate and method of forming a contact window | |
KR100844935B1 (ko) | 랜딩 플러그 콘택 구조를 가진 반도체 소자 제조방법 | |
JPH11168072A (ja) | 半導体装置の製造方法 | |
KR100525106B1 (ko) | 반도체 장치의 스토로지 노드 패턴 형성 방법 | |
KR20050068363A (ko) | 하드 마스크를 이용한 미세 패턴 형성 방법 | |
JP2006086295A (ja) | 半導体装置の製造方法 | |
JPH08340004A (ja) | 配線形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060207 |