JP3119021B2 - 半導体装置のコンタクトホール形成方法 - Google Patents

半導体装置のコンタクトホール形成方法

Info

Publication number
JP3119021B2
JP3119021B2 JP05081014A JP8101493A JP3119021B2 JP 3119021 B2 JP3119021 B2 JP 3119021B2 JP 05081014 A JP05081014 A JP 05081014A JP 8101493 A JP8101493 A JP 8101493A JP 3119021 B2 JP3119021 B2 JP 3119021B2
Authority
JP
Japan
Prior art keywords
resist
contact hole
exposure
etching
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP05081014A
Other languages
English (en)
Other versions
JPH06295877A (ja
Inventor
敏雄 中西
正嗣 駒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP05081014A priority Critical patent/JP3119021B2/ja
Publication of JPH06295877A publication Critical patent/JPH06295877A/ja
Application granted granted Critical
Publication of JP3119021B2 publication Critical patent/JP3119021B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置のコンタクト
ホール形成方法に関し、より詳細には半導体集積回路製
造過程においてSiO2 膜をエッチングしてコンタクト
ホールを形成する半導体装置のコンタクトホール形成方
法に関する。
【0002】
【従来の技術】従来から、半導体装置(半導体集積回
路)の製造においては、半導体基板の表面に形成された
SiO2 膜にコンタクトホールを形成するために、レジ
ストにマスクのパターンを転写するフォトリソグラフィ
技術と、パターン形成されたレジストをマスクとしてS
iO2 膜を加工するエッチング技術とを組み合わせた工
程が採用されている。また、前記コンタクトホールの形
成方法としては、ウエットエッチングとドライエッチン
グとを組み合わせた方法も知られている。
【0003】まず、コンタクトホールを形成するための
一般的なフォトリソグラフィ及びエッチング工程を図9
に基づいて説明する。まず最初に、Si基板31上にS
iO2 膜32を形成し、次いで感光性高分子から成るレ
ジスト33を塗布し、この後プリベークを行なってレジ
スト33中に含まれる有機溶剤を除去する(図9
(a))。次に、マスク34のパターンを露光によって
レジスト33上に転写し(図9(b))、その後レジス
ト33を現像してマスク34のパターンに対応するレジ
ストパターン33aを形成する。次に、ポストベークを
行ない、レジスト33中に含まれる水分を飛ばしてレジ
スト33を硬化させ、SiO2 膜32との密着性を高め
ておく(図9(c))。さらに、レジストパターン33
aをマスクとしてSiO2 膜32に反応性イオンエッチ
ング処理を施し、コンタクトホール35を形成する(図
9(d))。次に、不要となったレジスト33を溶かし
て除去する(図9(e))。以上のように、図9(a)
〜(e)に示したような5つの主な工程から一般的なフ
ォトリソグラフィ及びエッチング工程は構成されてい
る。
【0004】次に、図10に基づいてウエットエッチン
グとドライエッチングとを組み合わせた方法について説
明する。この方法ではまず最初に、Si基板41上にS
iO2 膜42を形成し、さらにSiO2 膜42上に感光
性高分子から成るレジスト43を塗布する。この後、プ
リベークを行なってレジスト43中に含まれる有機溶剤
を除去し、マスク上のパターン(図示せず)を露光によ
ってレジスト43上に転写してから現像する。次に、ポ
ストベークを行なってレジスト43を硬化させ、下地と
の密着性を高めておく(図10(a))。さらに、レジ
スト43をマスクとし、例えば10:1BHF溶液(H
F、HNO3 、H2 Oの混合液)を用いたウエットエッ
チングにより、SiO2 膜42の上部に等方的エッチン
グを施して面取りを行なう(図10(b))。この後、
ドライエッチングにより異方的エッチングを施し、Si
2 膜42に面取りされたパターンを形成する(図10
(c))。次に、不要となったレジスト43を溶かして
除去すれば椀形のコンタクトホール45が得られる(図
10(d))。
【0005】
【発明が解決しようとする課題】近年、半導体装置にお
いては、配線等の微細化に伴い、1μm以下のパターン
を得る必要が大きくなってきており、これとともにパタ
ーンの高アスペクト化が進んできている。
【0006】図9に示したフォトリソグラフィ及びエッ
チング工程においては、矩形形状のレジストパターン3
3aが形成される。このため、レジストパターン33a
が1μm以下の配線間のスペースやコンタクトホール径
等のエッチングされるべき幅(以下、パターンサイズと
いう)を有している場合、エッチングの際に以下のよう
な課題があった。すなわち、このようにパターンサイズ
が小さい場合、矩形形状のレジストパターン33aの上
部の角部によってエッチングガスイオンのパターン内へ
の流入が妨げられ、エッチングガスイオンがSiO2
32まで侵入しにくくなり、また侵入できても、前記イ
オンとSiO2 膜32との反応生成物が開口部から外に
出にくくなる。このため、エッチング速度が遅くなる。
図11は無限大のパターンサイズにおけるエッチレート
を1として、パターンサイズと規格化したエッチレート
との関係を示したグラフである。図11から、1μm以
下の小さなパターンサイズではパターンサイズが小さく
なるにしたがってエッチレートが次第に小さくなること
が分かる。このため、例えば2.0μmサイズのパター
ンと、0.8μm及び0.6μmサイズの小さなパター
ンとが1つのレジストパターンに存在する場合(図12
(a))、2.0μmサイズのパターンがジャストエッ
チングされた時点でエッチング処理を止めると、0.8
μm及び0.6μmサイズのパターンではエッチングが
不十分となる(図12(b))。また、0.6μmサイ
ズの部分が十分エッチングされるまでエッチング処理を
施すと、2.0μmサイズのパターン部分ではエッチン
グが進み過ぎてしまう。したがって、上記したいわゆる
マイクロローディング効果によるエッチング不良が生
じ、均一なエッチングが行なえず、所望のパターンサイ
ズを得ることができないという課題があった。
【0007】また、コンタクトホール35のアスペクト
比が大きい場合、コンタクトホール35に配線材料36
を埋め込んだ際(図13)、段差部での埋め込み特性が
悪くなり、段差部における配線材料36の膜厚が薄くな
り、b/aの値が小さくなる。したがって、配線の段差
被覆性が悪くなり、導通不良を生じる確率が高なってし
まうという課題があった。
【0008】一方、ウエットエッチングとドライエッチ
ングとを併用する方法においても、レジスト43のパタ
ーンが矩形形状を有するため、ドライエッチングを行な
う際、パターンの角部によりエッチングガスイオンのS
iO2 膜42への侵入や反応生成物の放出が阻害され、
マイクロローディング効果によるエッチング不良が生
じ、均一なエッチングが行なえず、所望のパターンサイ
ズを得ることができないという課題があった。
【0009】また、この方法ではウエットエッチングに
よる等方的なエッチング工程を加えることにより、椀形
のコンタクトホール45が形成され、この椀形のコンタ
クトホール45の上部は大きく開口しており、段差部の
傾斜がなだらかであるため、実質的なアスペクト比が小
さくなる。このため、図14に示したように配線材料4
6を埋め込む際の埋め込み特性が良くなり、b/aの値
が大きくなり、配線の段差被覆性は良好となるが、反面
ウエットエッチングを施す工程が増加してしまうという
課題があった。
【0010】さらに、レジスト43とSiO2 膜42と
の密着性が悪いと、レジスト43とSiO2 膜42との
界面から水平方向にエッチング液が染み込み、横方向に
エッチングが拡がってしまう。したがって、再現性、制
御性が悪くなるとともに微細加工上も不利になるという
課題があった。
【0011】本発明はこのような課題に鑑み発明された
ものであって、パターンサイズが1μm以下であっても
工程を増やすことなく配線の段差被覆性を良好なものに
しながらもマイクロローディング効果によるエッチング
不良を防止することができ、再現性および制御性に優れ
た所望のパターンを有するコンタクトホールを形成する
ことができる半導体装置のコンタクトホール形成方法を
提供することを目的としている。
【0012】
【課題を解決するための手段】上記目的を達成するため
に本発明に係る半導体装置のコンタクトホール形成方法
は、基板上にSiO2 膜を形成し、該SiO2 膜上にレ
ジストを後の露光工程で定在波の節がレジスト表面に生
じるように膜厚を制御して塗布し、前記レジストに全面
露光及びマスク露光を施して現像し、椀形のレジストパ
ターンを形成した後に前記SiO2 膜に反応性イオンエ
ッチングを施す半導体装置のコンタクトホール形成方法
であって、前記マスク露光に1μm以下のパターンサイ
ズを有するマスクを用いることを特徴としている。
【0013】また、上記記載の半導体装置のコンタクト
ホール形成方法において、全面露光またはマスク露光の
後にPEB(Post Exposure Bake)処理を施すことを特
徴としている。
【0014】
【作用】レジスト中のインヒビタ(現像抑制剤)は前記
レジストが露光されることにより分解されるので、全面
露光の強度を調整すれば該レジストの表面のみが強く露
光され、インヒビタ濃度は小さくなり、現像可能状態と
なる。また、深い部分になるにしたがって露光された光
強度が弱まった状態となり、インヒビタ濃度は大きくな
り現像不可能状態となる。つまり、前記全面露光後のイ
ンヒビタ濃度は前記レジストの表面から深くなるにつれ
て大きくなるという濃度分布を示す。
【0015】また、1μm以下のパターンサイズを有す
るマスクを用いてマスク露光を行なうと、前記マスク露
光では開口部のみから光が前記レジストに照射され、前
記開口部における光強度分布は表面部に近いほど現像に
より溶解可能な状態が大きく拡がった状態となる。
【0016】ところで、露光の際に該レジスト中に定在
波が発生する場合、通常反射面での定在波は節となり、
以下等間隔で腹と節とが交互に存在し、定在波の周期L
はL=λ/2n[Å](露光波長をλ[Å]、レジスト
の屈折率をnとする)となる。前記レジスト表面に定在
波の節がきた場合、前記レジスト表面は溶解されにくく
なり、現像後には断面形状が図1に示したような椀形形
状のレジストパターン13aが形成されることとなる。
【0017】このように、基板11上にSiO2 膜12
を形成し、SiO2 膜12上にレジストを後の露光工程
で定在波の節がレジスト表面に生じるように膜厚を制御
して塗布し、前記レジストに全面露光及び1μm以下の
パターンサイズを有する前記マスクを用いたマスク露光
を施して現像することにより、1μm以下のパターンサ
イズを有する制御性、再現性に優れた椀形のレジストパ
ターン13aを形成することが可能となる。
【0018】さらに、このような椀形のレジストパター
ン13aを用いてSiO2 膜12に反応性イオンエッチ
ング処理を施すと、レジストパターン13aの開口部が
なだらかに広がっているため、イオンがSiO2 膜12
まで侵入しやすくなり、前記イオンとSiO2 膜12と
の反応生成物も前記開口部から外に出やすくなる。この
ため、マイクロローディング効果によるエッチング不良
が防止され、エッチレートの低下が抑制されることとな
る。つまり、パターンサイズが小さくなっても均一で確
実なエッチングが行なわれるようになり、パターン形成
の精度が高くなり、所望の微細なパターンを有する椀形
のコンタクトホールを形成することが可能となる。
【0019】また、該コンタクトホールにあっては、レ
ジストパターン13aの側面底部が直線的であることに
より、優れた線幅制御性を有することとなる。また、オ
ーバーエッチングとなってもホール側面底部の直線性が
保たれ、優れた線幅制御性が発揮されることとなる。
【0020】さらに、ウエットエッチングによる等方的
なエッチング工程を加えることなく、椀形のレジストパ
ターン13aが形成されるため、工程が増加することが
ない。
【0021】そのうえ、前記コンタクトホールの開口部
が図2に示したようになだらかに広がっていることによ
り、コンタクトホール15が1μm以下のパターンサイ
ズを有していても実質的なアスペクト比が小さくなり、
後の工程でコンタクトホール15に配線材料16を埋め
込んだ場合、段差部における配線材料16も十分な厚み
を有することとなり、b/aの値が大きくなる。したが
って、配線の段差被覆性が良好となり、導通不良が防止
されることとなる。
【0022】また、上記記載の半導体装置のコンタクト
ホール形成方法において、露光波長が単一波長の場合、
定在波の影響で下地膜に対して垂直方向にλ/4n
(λ;波長,n;屈折率)周期で光の強度が変化するこ
とによって、レジスト13の側壁に波状模様が現われる
場合がある(図3(a))。しかし前記波状模様も、全
面露光またはマスク露光の後にPEB処理を施すことに
よって滑らかになり(図3(b))、前記定在波の影響
を緩和することが可能となる。また、前記全面露光及び
前記マスク露光後におけるレジスト13中のインヒビタ
濃度分布がなだらかになり、線幅の制御が容易となる。
このため、表面がなめらかな椀形のレジストパターン1
3aが形成され、エッチング後のコンタクトホール15
のパターン制御性をさらに向上させることが可能とな
る。
【0023】しかも、前記マスク露光の前に前記PEB
処理を施した場合は、前記マスク露光における光が入射
し易くなるため、マスク露光量を小さく見積もることも
可能となり、また前記マスク露光時における光の定在波
の影響も緩和されることとなる。
【0024】
【実施例及び比較例】以下、本発明に係る半導体装置の
コンタクトホール形成方法の実施例及び比較例を図面に
基づいて説明する。図4(a)〜(e)は実施例に係る
半導体装置のコンタクトホール形成方法を説明するため
の各工程を示した模式的断面図である。
【0025】まず、基板11上にSiO2 膜12を形成
し、次いでSiO2 膜12上にPFX15(住友化学工
業(株)製)などのレジスト13を、レジスト13中に
発生する定在波の節付近がレジスト13表面に位置する
ような、例えば約12000Åの膜厚でスピンコートす
る(図4(a))。下記の表1は定在波が生じるレジス
ト膜厚とレジスト13表面での定在波の状態との関係を
示している。このことを利用して定在波の節付近がレジ
スト13表面に位置するようにレジスト13の膜厚を制
御する。例えば、レジスト13の屈折率を1.64、露
光波長を4360Å(g線)とすると定在波の周期は約
1330Åとなる。SiO2 膜12面では定在波は節に
なるから、膜厚が約(1330k)Å,kは自然数;
(表1参照)ならばレジスト13表面の定在波は節とな
る。
【0026】
【表1】
【0027】この後プリベークを行なってレジスト13
中に含まれる有機溶剤を除去する(図4(a))。次
に、レジスト13上にステッパーで115mJ/cm2
の量のg線(4360Å)を全面に露光する(図4
(b))。この時の露光量はレジスト13が全部露光し
てしまわない程度、すなわち一定の膜厚を残す程度の露
光量である。また、露光にはg線(4360Å)を用い
たが、g線の他h線(4050Å)、i線(3650
Å)、KrF(2490Å)、ArF(1930Å)な
どの単一波長の露光源を用いることができる。
【0028】続いて、1μm以下のパターンサイズを有
するマスク14を用いてステッパーで露光してマスク露
光を行なう(図4(c))。この時の露光量はマスク1
4通りの寸法が得られる量で45mJ/cm2 である。
【0029】次に、現像を行ない、この後115℃で1
20秒間ポストベークを行ない、レジスト13中に含ま
れる水分を飛ばしてレジスト13を硬化させ、SiO2
膜12との密着性を高めておく。こうしてマスク14に
対応する椀形のレジストパターン13aを形成する(図
4(d))。さらに、この椀形のレジストパターン13
aをマスクとしてSiO2 膜12に反応性イオンエッチ
ング処理を施してコンタクトホール15を形成し(図4
(e))、不要となったレジストパターン13aを除去
する(図4(f))。
【0030】上記エッチング処理は、Ar(350scc
m)を希釈ガスとしたCF4 及びCHF3 の混合ガスを
用い、図5に示した装置を使用してRFパワー:850
W、電極間距離:1.0cm、試料温度:−30℃、圧
力500mTorrの条件下で行なった。
【0031】図中21は上部電極を、22は下部電極
を、23は高周波電源を、24はガス導入口を、25は
ウエハをそれぞれ示している。
【0032】なお、上記した混合ガスにエッチングガス
としてO2 を添加しても良い。
【0033】また、上記実施例の場合は希釈ガスとして
Arを用いているが、希釈ガスとしてはその他He等を
用いることもできる。
【0034】図6は実施例に係る混合ガスにおけるCF
4 とCHF3 との混合比を変化させてエッチングを行な
い、混合比とSiO2 及びレジストのエッチングレート
との関係を調べた結果と、混合比とSiO2 のレジスト
に対する選択比との関係を調べた結果とを示したもので
ある。
【0035】
【表2】
【0036】表2はエッチング時に図6における選択比
が小さい混合ガスを用いて形成された実施例に係るコン
タクトホール15(図7(a))と、図6における選択
比が大きい混合ガスを用いて形成された実施例に係るコ
ンタクトホール15(図7(b))と、従来のフォトリ
ソグラフィ及びエッチング工程により形成された比較例
に係るコンタクトホール35(図9)と、従来のウエッ
トエッチングとドライエッチングとを併用する方法によ
り形成された比較例に係るコンタクトホール45(図1
0)とにおいて、工程数、マイクロローディング効果に
よる影響の有無、線幅制御性及び配線の段差被覆性を調
べた結果を示したものである。
【0037】表2から明らかなように、比較例に係るコ
ンタクトホール35においては、マイクロローディング
効果による影響が有り、また段差被覆性がかなり悪くな
っており、また比較例に係るコンタクトホール45にお
いても、マイクロローディング効果による影響が有り、
かつ段差被覆性も悪くなっているうえ、工程数も多い。
しかし、選択比が小さい混合ガスを用いて形成された実
施例に係るコンタクトホール15においては、線幅制御
性に優れ、かつ工程が増加せず、しかもマイクロローデ
ィング効果による影響も無くなり、そのうえ段差被覆性
も大幅に向上している。また、選択比が大きい混合ガス
を用いた実施例に係るコンタクトホール15において
も、工程数が増加せず、しかもマイクロローディング効
果による影響も無くなり、かつ線幅制御性に優れてお
り、すべての点で優れていることを確認することができ
た。
【0038】また、図8(a)は通常のエッチングが施
された実施例に係るコンタクトホール15を示した模式
的断面図であり、図8(b)はオーバーエッチングとな
った実施例に係るコンタクトホール15を示した模式的
断面図である。図8から明らかなように、コンタクトホ
ール15においては、オーバーエッチングとなった場合
でもホール側面底部の直線性が保たれており、優れた線
幅制御性を発揮させることができることを確認すること
ができた。
【0039】以上説明したように実施例に係る半導体装
置のコンタクトホール形成方法にあっては、全面露光の
際の、露光量の調整により、レジスト13は表面部のみ
強く感光し、深くなるにしたがって弱く感光した状態と
なる。マスク露光では開口部が強く感光されるが、レジ
スト13の深さ方向に対しても感光され、その強度は深
さに応じて弱くなる。つまり、前記全面露光後のインヒ
ビタ濃度はレジスト13表面から深くなるにつれて大き
くなるという濃度分布を示し、インヒビタ濃度が大きく
なるほど現像による溶解が不可能となる。
【0040】この時、レジスト13をSiO2 膜12上
に後の露光工程で定在波の節がレジスト表面に生じるよ
うに膜厚を制御して塗布し、さらに全面露光後、レジス
ト13上から1μm以下のパターンサイズを有するマス
ク14を用いてマスク露光を行なう。これら全面露光と
マスク露光との組み合わせにより、レジスト13は椀状
の強度分布を有して感光し、1μm以下のサイズの小さ
なレジストパターン13aを制御性、再現性の良い椀形
形状にしておくことができる。
【0041】また、レジストパターン13aが椀形形状
を有していることにより、後のエッチング工程におい
て、エッチングガスイオンがSiO2 膜12まで侵入し
やすくなり、マイクロローディング効果の影響によるエ
ッチング不良を防止し、エッチレートの低下を抑制する
ことができる。このため、サイズが1μm以下のパター
ンが含まれていても、均一なエッチングが可能となり、
パターン形成の精度を高めることができ、所望の微細な
椀形のコンタクトホール15を形成することができる。
【0042】また、コンタクトホール15にあっては、
ホール側面底部が直線的であることにより、線幅制御性
を向上させることができる。また、オーバーエッチング
となってもホール側面底部の直線性を保つことができ、
優れた線幅制御性が維持される。
【0043】さらに、コンタクトホール15の開口部が
なだらかに広がっていることにより、コンタクトホール
15が1μm以下のパターンサイズを有していても実質
的なアスペクト比が小さくなる。このため、後の工程で
コンタクトホール15に配線材料を埋め込んだ場合、段
差部においても前記配線材料に十分な厚みを与えること
ができ、b/aの値が大きくなり、配線の段差被覆性が
良好となり、導通不良を防止することができる。
【0044】また、別の実施例に係る半導体装置のコン
タクトホール形成方法は図4に示した実施例に係る半導
体装置のコンタクトホール形成方法と基本的に同様の工
程を有するが、マスク露光(図4(c))の後にPEB
処理(熱処理)を施す点で相違している。
【0045】露光波長が単一波長の場合、定在波の影響
で、光強度がλ/4n(λ:波長,n:屈折率)周期で
変わることにより、レジストパターン13aの側壁に波
状模様が現れる場合がある。上記した別の実施例では定
在波の影響を緩和するためマスク露光後にPEB処理を
施し、レジスト13中のインヒビタの波状濃度分布をな
だらかにして現像する。その結果、滑らかなレジストパ
ターン13aを形成することができる。図4に示したよ
うな工程によれば、前記PEB処理を施さなくても、椀
形のレジストパターン13aを形成することができる
が、PEB処理を施したほうが形状制御の点からはより
好ましい。
【0046】さらに別の実施例に係る半導体装置のコン
タクトホール形成方法は図4に示した実施例に係る半導
体装置のコンタクトホール形成方法と基本的に同様の工
程を有するが、全面露光(図4(b))の後にPEB処
理(熱処理)を施す点で相違している。
【0047】上記したさらに別の実施例に係る半導体装
置のコンタクトホール形成方法にあっては、全面露光後
にPEB処理を施してマスク露光を行なっている。全面
露光の際の露光量の調整により、レジスト13は表面部
のみが強く感光し、深くなるにしたがって弱く感光する
ので、前記全面露光後のインヒビタ濃度はレジスト13
表面から深くなるにつれて大きくなるという濃度分布を
示し、インヒビタ濃度が大きくなるほど現像による溶解
が不可能となっている。この状態で、PEB処理を施す
ことにより、レジスト13中のインヒビタ濃度の分布を
なだらかにすることができる。また、レジスト13中に
おける光の透過率も変化し、マスク露光における光が入
射し易くなるためマスク露光量を小さく見積もることも
でき、さらにはマスク露光時における光の定在波の影響
も緩和することができる。
【0048】
【発明の効果】以上詳述したように本発明に係る半導体
装置のコンタクトホール形成方法においては、半導体装
置を製造する際のフォトリソグラフィ工程において、基
板上にSiO2 膜を形成し、該SiO2 膜上にレジスト
を後の露光工程で定在波の節がレジスト表面に生じるよ
うに膜厚を制御して塗布し、前記レジストに全面露光を
行なった後に1μm以下のパターンサイズのマスクを用
いたマスク露光を行なった後に現像することにより、サ
イズの小さなレジストパターンを制御性、再現性の良い
椀形形状にしておくことができる。これにより、後の反
応性イオンエッチング工程におけるイオンの前記SiO
2 膜への侵入や反応生成物の拡散を容易にすることがで
き、マイクロローディング効果の影響によるエッチング
不良を防止することができ、エッチレートの低下を抑制
することができる。したがって、1μm以下のパターン
サイズが含まれていても、均一なエッチングが可能とな
り、パターン形成の精度を高めることができ、所望の微
細な椀形のコンタクトホールを形成することができる。
【0049】また、該コンタクトホールにあっては、ホ
ール側面底部が直線的であることにより、線幅制御性を
向上させることができる。また、オーバーエッチングと
なってもホール側面底部の直線性を保つことができ、優
れた線幅制御性を維持することができる。
【0050】さらに、前記コンタクトホールの開口部が
なだらかに広がっていることにより、該コンタクトホー
ルが1μm以下のパターンサイズを有していても実質的
なアスペクト比が小さくなり、後工程で前記コンタクト
ホールに配線材料を埋め込んだ場合、段差部においても
十分な厚みを与えることができ、b/aの値を大きくす
ることができ、配線の段差被覆性が良好となる。したが
って、導通不良を防止することができる。
【0051】また、上記記載の半導体装置のコンタクト
ホール形成方法において、全面露光またはマスク露光の
後にPEB(Post Exposure Bake)処理を施す場合には、
前記全面露光及び前記マスク露光後のレジスト中におけ
るインヒビタ濃度分布をなだらかにすることができ、露
光量に対する線幅変化率が小さくなり、線幅制御性を向
上させることができる。このため、より一層微細なコン
タクトホールを作製することが容易となる。
【図面の簡単な説明】
【図1】椀形のレジストパターンを示した摸式的断面図
である。
【図2】本発明に係る椀形のコンタクトホールに配線材
料を埋め込んだ場合の状態を示した模式的断面図であ
る。
【図3】(a)はPEB処理無しでのレジストパターン
を示した摸式的断面図であり、(b)はPEB処理有り
でのレジストパターンを示した摸式的断面図である。
【図4】(a)〜(e)は本発明に係る半導体装置のコ
ンタクトホール形成方法の実施例を各工程順に示した模
式的断面図である。
【図5】本発明に係る半導体装置のコンタクトホール形
成方法におけるエッチング処理工程に使用されたエッチ
ング装置を示した概略断面図である。
【図6】実施例に係る混合ガスにおけるCF4 とCHF
3 との混合比とSiO2 及びレジストのエッチングレー
トとの関係を調べた結果と、混合比とSiO2 のレジス
トに対する選択比との関係を調べた結果とを示したもの
である。
【図7】(a)はSiO2 のレジストに対する選択比の
小さい混合ガスを用いて形成した実施例に係るコンタク
トホールを示した摸式的断面図であり、(b)は前記選
択比の大きい混合ガスを用いて形成した実施例に係るコ
ンタクトホールを示した摸式的断面図である。
【図8】(a)は通常のエッチングが施された実施例に
係るコンタクトホール15を示した模式的断面図であ
り、図8(b)はオーバーエッチングとなった実施例に
係るコンタクトホール15を示した模式的断面図であ
る。
【図9】(a)〜(e)は従来の半導体装置のコンタク
トホール形成方法を工程順に示した模式的断面図であ
る。
【図10】(a)〜(d)は従来の別の半導体装置のコ
ンタクトホール形成方法を工程順に示した模式的断面図
である。
【図11】従来の半導体装置のコンタクトホール形成方
法におけるパターンサイズとエッチレートとの関係を示
したグラフである。
【図12】(a)は従来例に係る1μm以下のパターン
サイズを有するレジストパターンを示した模式的断面図
であり、(b)は従来例に係る1μm以下のパターンサ
イズを有するコンタクトホールを示した模式的断面図で
ある。
【図13】従来例に係るコンタクトホールに配線材料を
埋め込んだ場合の状態を示した模式的断面図である。
【図14】別の従来例に係るコンタクトホールに配線材
料を埋め込んだ場合の状態を示した模式的断面図であ
る。
【符号の説明】
11 基板 12 SiO2 膜 13 レジスト 13a レジストパターン 14 マスク 15 コンタクトホール
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/28 - 21/288 H01L 21/44 - 21/445 H01L 29/40 - 29/43 H01L 29/47 H01L 29/872 H01L 21/302 H01L 21/306 H01L 21/3065 H01L 21/461

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 基板上にSiO2 膜を形成し、該SiO
    2 膜上にレジストを後の露光工程で定在波の節がレジス
    ト表面に生じるように膜厚を制御して塗布し、前記レジ
    ストに全面露光及びマスク露光を施して現像し、椀形の
    レジストパターンを形成した後に前記SiO2 膜に反応
    性イオンエッチングを施す半導体装置のコンタクトホー
    ル形成方法であって、前記マスク露光に1μm以下のパ
    ターンサイズを有するマスクを用いることを特徴とする
    半導体装置のコンタクトホール形成方法。
  2. 【請求項2】 全面露光またはマスク露光の後にPEB
    (Post Exposure Bake)処理を施すことを特徴とする請
    求項1記載の半導体装置のコンタクトホール形成方法。
JP05081014A 1993-04-08 1993-04-08 半導体装置のコンタクトホール形成方法 Expired - Fee Related JP3119021B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05081014A JP3119021B2 (ja) 1993-04-08 1993-04-08 半導体装置のコンタクトホール形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05081014A JP3119021B2 (ja) 1993-04-08 1993-04-08 半導体装置のコンタクトホール形成方法

Publications (2)

Publication Number Publication Date
JPH06295877A JPH06295877A (ja) 1994-10-21
JP3119021B2 true JP3119021B2 (ja) 2000-12-18

Family

ID=13734650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05081014A Expired - Fee Related JP3119021B2 (ja) 1993-04-08 1993-04-08 半導体装置のコンタクトホール形成方法

Country Status (1)

Country Link
JP (1) JP3119021B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024747A (zh) * 2009-09-11 2011-04-20 中芯国际集成电路制造(上海)有限公司 功率器件的铝插塞制作方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19837395C2 (de) * 1998-08-18 2001-07-19 Infineon Technologies Ag Verfahren zur Herstellung eines eine strukturierte Isolationsschicht enthaltenden Halbleiterbauelements
CN100444025C (zh) * 2004-07-12 2008-12-17 北京北方微电子基地设备工艺研究中心有限责任公司 光刻胶修整方法
DE102006030267B4 (de) * 2006-06-30 2009-04-16 Advanced Micro Devices, Inc., Sunnyvale Nano-Einprägetechnik mit erhöhter Flexibilität in Bezug auf die Justierung und die Formung von Strukturelementen
CN105590873B (zh) * 2015-12-23 2018-07-03 苏州工业园区纳米产业技术研究院有限公司 一种干法刻蚀凸块形貌可控的制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024747A (zh) * 2009-09-11 2011-04-20 中芯国际集成电路制造(上海)有限公司 功率器件的铝插塞制作方法
CN102024747B (zh) * 2009-09-11 2015-02-11 中芯国际集成电路制造(上海)有限公司 功率器件的铝插塞制作方法

Also Published As

Publication number Publication date
JPH06295877A (ja) 1994-10-21

Similar Documents

Publication Publication Date Title
US5976769A (en) Intermediate layer lithography
US6514672B2 (en) Dry development process for a bi-layer resist system
US5804088A (en) Intermediate layer lithography
US4816115A (en) Process of making via holes in a double-layer insulation
US5127989A (en) Method of forming a thin film pattern with a trapezoidal cross section
KR100434133B1 (ko) 중간층리쏘그래피
US7078348B1 (en) Dual layer patterning scheme to make dual damascene
KR20100134418A (ko) 스페이서 패터닝 공정을 이용한 콘택홀 형성 방법
JP3119021B2 (ja) 半導体装置のコンタクトホール形成方法
US5064748A (en) Method for anisotropically hardening a protective coating for integrated circuit manufacture
US7064075B2 (en) Method for manufacturing semiconductor electronics devices
JPH04348030A (ja) 傾斜エッチング法
JP2789969B2 (ja) 半導体装置のコンタクトホール形成方法
JPH06163482A (ja) 半導体装置のコンタクトホール形成方法
JP3149601B2 (ja) 半導体装置のコンタクトホール形成方法
JP2797854B2 (ja) 半導体装置のコンタクトホール形成方法
JP3140369B2 (ja) 深溝底部における電極パターン形成方法
KR100434132B1 (ko) 중간층리쏘그래피
JPH1032190A (ja) 半導体装置の製造方法
JP3421268B2 (ja) パターン形成法
JPH02156244A (ja) パターン形成方法
JPH042183B2 (ja)
JP2713061B2 (ja) レジストパターンの形成方法
JP3248502B2 (ja) レジストパターン剥離方法
JPH0348424A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees