JP2000012687A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2000012687A
JP2000012687A JP10176166A JP17616698A JP2000012687A JP 2000012687 A JP2000012687 A JP 2000012687A JP 10176166 A JP10176166 A JP 10176166A JP 17616698 A JP17616698 A JP 17616698A JP 2000012687 A JP2000012687 A JP 2000012687A
Authority
JP
Japan
Prior art keywords
silicon
oxide film
semiconductor substrate
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10176166A
Other languages
English (en)
Other versions
JP2000012687A5 (ja
Inventor
Masakazu Okada
昌和 岡田
Keiichi Higashiya
恵市 東谷
Hikari Kawashima
光 川島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP10176166A priority Critical patent/JP2000012687A/ja
Priority to US09/208,477 priority patent/US6531737B2/en
Priority to DE19907070A priority patent/DE19907070C2/de
Priority to KR1019990005989A priority patent/KR100328536B1/ko
Publication of JP2000012687A publication Critical patent/JP2000012687A/ja
Publication of JP2000012687A5 publication Critical patent/JP2000012687A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 【課題】 【解決手段】 シリコン半導体基板１において、その表
面に形成された不純物領域８を有する複数の活性領域２
と、これらの活性領域２を分離する分離領域１５を備
え、この分離領域１５をシリコン窒化膜で形成し、層間
絶縁膜１０を貫いて不純物領域８に達するコンタクトホ
ール１１が不純物領域８と分離領域１５またがって形成
されたとき、分離領域１５での削れ量を抑制した半導体
装置。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、層間コンタクトを
有する半導体装置の構造と製造方法に関し、特に層間の
コンタクトホールが半導体基板の分離絶縁膜に乗り上げ
た場合の分離絶縁膜の削れ量（けずれ量）の低減方法に
関するものである。
【０００２】
【従来の技術】図１８は、従来の半導体装置のコンタク
ト構造を示す断面図である。図１８に示すように、従来
の半導体装置では、半導体基板１に、Ｐウェル２、Ｎウ
ェル３、分離領域４（分離酸化膜）が形成され、この上
に、ゲート酸化膜５、ゲート電極６、サイドウォール
７、Ｎ+拡散層８、高融点シリサイド層９からなる素子
が形成されている。そしてこの上に、層間酸化膜１０が
形成され、層間を接続するためのコンタクトホール１１
にアルミ電極１４が形成されている。また、分離領域４
（分離酸化膜）には、コンタクトホール１１開孔時の削
れ部１２が生じており、リーク電流を防止するためのリ
ーク防止用拡散層１３が形成されている。
【０００３】図１９は、この従来の半導体装置の製造方
法を工程に沿って示す断面図である。従来の製造方法で
は、まず図１９(a)に示すように、基板１上に酸化膜１
９及び窒化膜２０をデポし、酸化膜１９、窒化膜２０及
び基板１を選択的にエッチングする。その後エッチング
された部分に酸化膜を埋め込み、さらにウェーハ全面を
ＣＭＰ法により研磨し、分離酸化膜４を形成する。その
後、窒化膜２０及び酸化膜１９を除去する。次に、図１
９(ｂ)に示すように、イオン注入法により、基板１にＮ
型不純物、Ｐ型不純物を注入し、Ｎウェル３及びＰウェ
ル２を形成する。
【０００４】次に、図１９(ｃ)に示すように、ウェーハ
全面を酸化し、ゲート酸化膜５を形成し、その後ＣＶＤ
法により、ポリシリコンをデポし、選択的にエッチング
して、ゲート電極６を形成する。その後、酸化膜を全面
的にデポし、エッチバックを行ない、ゲート電極６の側
面にサイドウォール７を形成し、Ｎ型不純物を注入し、
Ｎ+拡散層（不純物領域）（Ｎ+拡散層）８を形成する。
その後ウェーハ全面に高融点金属をスパッタし、ランプ
アニールを加え選択的に高融点シリサイド層９を形成す
る。
【０００５】次に、図１９(ｄ)に示すように、層間酸化
膜１０をＣＶＤ方法によりデポし、続いてコンタクトホ
ール１１を選択的にエッチングする。この際、エッチン
グ量としては層間酸化膜１０の膜厚ばらつき及びエッチ
ングレートの変動を考慮し層間酸化膜厚に対し、２０％
以上のオーバーエッチングを必要とする。その後コンタ
クト底部にイオン注入法によりＮ型不純物を注入し、リ
ーク防止用拡散層１３を形成する。次に、バリアメタル
層の材料及びＡｌをスパッタし、選択的にエッチングを
行ない、バリアメタル層２８及びアルミ電極１４を形成
する。（図１８を参照）
【０００６】
【発明が解決しようとする課題】図２０は、このような
従来の半導体装置の動作について説明するための断面構
造図である。図２０（ａ）に示すように、従来の半導体
装置のコンタクト構造では、分離酸化膜４の削れ部１２
の深さＤがＮ+拡散層８の拡散深さＸjより深くなるため
に、本来流れる電流経路Ａの他に電流経路Ｂにも多大の
電流が流れてしまうということを防止するために、図２
０(ｂ)のようにリーク防止用拡散層１３を形成してい
た。しかし、リーク防止用拡散層１３を形成するには、
写真製版工程及びイオン注入工程が必要となり、工程を
増加させてしまうという問題があった。さらに図２０
(b)に示すようにリーク防止用拡散層１３を形成するこ
とにより、Ｎ+拡散層８とＰウェル２間の接合容量増大
をまねき、回路スピードの低下をまねく。
【０００７】本発明は、前記のような問題点を解決する
ためになされたものであり、従来のようなリーク防止用
拡散層を形成する必要をなくし、それによって工程数を
削減することができ、また、不純物領域（Ｎ+拡散層）
と半導体基板（Ｐウェル）との間の容量を低減した半導
体装置とその製造方法を提供することを目的とするもの
である。
【０００８】
【課題を解決するための手段】この発明の請求項１の半
導体装置は、シリコン半導体基板と、このシリコン半導
体基板の表面に形成された不純物領域を有する複数の活
性領域と、上記シリコン半導体基板に形成され少なくと
もその上層部分が上記不純物領域の端面に接するシリコ
ン窒化膜で形成され上記複数の活性領域を電気的に分離
する分離領域と、上記シリコン半導体基板の表面に形成
された層間絶縁膜とを備え、上記層間絶縁膜を貫いて上
記不純物領域に達するコンタクトホールが形成されたこ
とを特徴とするものである。
【０００９】この発明の請求項２の半導体装置は、請求
項１において、上記分離領域が、シリコン酸化膜と、こ
のシリコン酸化膜の上に形成されたシリコン窒化膜の２
層構造からなることを特徴とするものである。
【００１０】この発明の請求項３の半導体装置は、シリ
コン半導体基板と、このシリコン半導体基板の表面に形
成された不純物領域を有する複数の活性領域と、上記シ
リコン半導体基板に形成され少なくとも上記活性領域に
接する面がシリコン窒化膜で形成され上記複数の活性領
域を電気的に分離する分離領域と、上記シリコン半導体
基板の表面に形成された層間絶縁膜とを備え、上記層間
絶縁膜を貫いて上記不純物領域に達するコンタクトホー
ルが形成されたことを特徴とするものである。
【００１１】この発明の請求項４の半導体装置は、請求
項３において、上記分離領域は、上記シリコン半導体基
板に接する面をシリコン窒化膜で形成され、このシリコ
ン窒化膜の内側をシリコン酸化膜で形成されたことを特
徴とするものである。
【００１２】この発明の請求項５の半導体装置は、シリ
コン半導体基板と、このシリコン半導体基板の表面に形
成された不純物領域を有し素子が形成された複数の活性
領域と、上記シリコン半導体基板に形成され上記複数の
活性領域を電気的に分離する分離領域と、上記素子が形
成されたシリコン半導体基板の表面の全面に形成された
シリコン酸化膜と、このシリコン酸化膜の上に形成され
たポリシリコン膜と、このポリシリコン膜の上に形成さ
れた層間絶縁膜とを備え、この層間絶縁膜と上記ポリシ
リコン膜と上記シリコン酸化膜とを貫いて上記不純物領
域に達するコンタクトホールが形成され、このコンタク
トホールの側壁にシリコン酸化膜が形成されたことを特
徴とするものである。
【００１３】この発明の請求項６の半導体装置は、シリ
コン半導体基板と、このシリコン半導体基板の表面に形
成された不純物領域を有し素子が形成された複数の活性
領域と、上記複数の活性領域を電気的に分離する分離領
域と、上記素子が形成されたシリコン半導体基板の表面
の全面に形成されたシリコン窒化膜と、このシリコン窒
化膜の上に形成された層間絶縁膜とを備え、上記層間絶
縁膜とシリコン窒化膜とを貫いて上記不純物領域に達す
るコンタクトホールが形成されたことを特徴とするもの
である。
【００１４】この発明の請求項７の半導体装置は、シリ
コン半導体基板と、このシリコン半導体基板の表面に形
成された不純物領域を有し素子が形成された複数の活性
領域と、上記複数の活性領域を電気的に分離する分離領
域と、上記素子が形成されたシリコン半導体基板の表面
の全面に形成されたシリコン酸化膜と、このシリコン酸
化膜の上に形成されたシリコン窒化膜と、このシリコン
窒化膜の上に形成された層間絶縁膜とを備え、上記層間
絶縁膜と上記シリコン窒化膜と上記シリコン酸化膜を貫
いて上記不純物領域に達するコンタクトホールが形成さ
れたことを特徴とするものである。
【００１５】この発明の請求項８の半導体装置は、請求
項７において、上記シリコン酸化膜が低温デポジション
によるシリコン酸化膜であることを特徴とするものであ
る。
【００１６】この発明の請求項９の半導体装置は、請求
項８において、上記低温デポジションによるシリコン酸
化膜がＵＳＧ膜であることを特徴とするものである。
【００１７】この発明の請求項１０の半導体装置は、請
求項５〜９において、上記活性領域と上記分離領域の境
界において上記活性領域が上記分離領域中に突出した突
出部を有し、上記不純物領域が上記突出部を含んで形成
され、上記コンタクトホールが上記突出部の不純物領域
と上記突出部に接する分離領域とに達するように形成さ
れたことを特徴とするものである。
【００１８】この発明の請求項１１の半導体装置は、請
求項１０において、上記コンタクトホールが上記突出部
の不純物領域と、上記突出部の先端に接する分離領域
と、上記突出部のそれぞれ両側に接する分離領域とに達
するように形成されたことを特徴とするものである。
【００１９】この発明の請求項１２の半導体装置は、請
求項１０において、上記コンタクトホールが上記突出部
の先端を除く上記突出部の不純物領域と、上記突出部の
それぞれ両側に接する分離領域とに達するように形成さ
れたことを特徴とするものである。
【００２０】この発明の請求項１３の半導体装置は、請
求項１〜１２において、上記コンタクトホールが上記不
純物領域と上記分離領域との境界にまたがって形成され
たことを特徴とするものである。
【００２１】この発明の請求項１４の半導体装置は、請
求項１、２、５〜１２において、上記コンタクトホール
が上記不純物領域と上記分離領域との境界にまたがって
形成され、上記コンタクトホールの上記分離領域での削
れ深さが上記不純物領域の深さより浅く形成されたこと
を特徴とするものである。
【００２２】この発明の請求項１５の半導体装置は、請
求項１〜１４において、上記シリコン半導体基板の不純
物領域の表面に接して形成された高融点シリサイド層を
備えたことを特徴とするものである。
【００２３】この発明の請求項１６の半導体装置は、請
求項１〜１５において、上記コンタクトホールの内面に
形成されたバリアメタル層を備えたことを特徴とするも
のである。
【００２４】この発明の請求項１７にかかる半導体装置
の製造方法は、シリコン半導体基板の表面において複数
の活性領域を電気的に分離するための分離領域を形成す
る部分をエッチングにより選択的に所定深さ除去する工
程と、上記半導体基板の上記エッチングにより除去され
た部分にシリコン窒化膜を埋め込む工程と、上記シリコ
ン窒化膜が埋め込まれた半導体基板表面をＣＭＰ法によ
り研磨しシリコン窒化膜による分離領域を形成する工程
とを含むことを特徴とするものである。
【００２５】この発明の請求項１８にかかる半導体装置
の製造方法は、シリコン半導体基板の表面にシリコン窒
化膜を堆積する工程と、上記シリコン半導体基板の表面
において活性領域を形成するための部分から上記シリコ
ン窒化膜を選択的に除去する工程と、上記シリコン半導
体基板の上記シリコン窒化膜が除去された部分にシリコ
ン層を成長させる工程と、上記シリコン層を成長させた
上記シリコン半導体基板の表面をＣＭＰ法により研磨し
上記シリコン層による活性領域を形成する工程とを含む
ことを特徴とするものである。
【００２６】この発明の請求項１９にかかる半導体装置
の製造方法は、シリコン半導体基板の表面にシリコン酸
化膜を形成する工程と、このシリコン酸化膜の上にシリ
コン窒化膜を堆積する工程と、上記シリコン半導体基板
の表面において活性領域を形成するための部分から上記
シリコン窒化膜及び上記シリコン酸化膜を選択的に除去
する工程と、上記シリコン半導体基板の上記シリコン窒
化膜及び上記シリコン酸化膜が除去された部分にシリコ
ン層を成長させる工程と、上記シリコン層を成長させた
上記シリコン半導体基板の表面をＣＭＰ法により研磨し
上記シリコン層による活性領域を形成する工程とを含む
ことを特徴とするものである。
【００２７】この発明の請求項２０にかかる半導体装置
の製造方法は、シリコン半導体基板の表面において複数
の活性領域を電気的に分離するための分離領域を形成す
る部分をエッチングにより選択的に所定深さ除去する工
程と、上記シリコン半導体基板の上記エッチングにより
除去された部分の表面を窒化し窒化シリコン膜を形成す
る工程と、上記窒化シリコン膜の上にシリコン酸化膜を
埋め込む工程と、上記シリコン酸化膜を埋め込んだ上記
半導体基板表面をＣＭＰ法により研磨し上記窒化シリコ
ン膜と上記シリコン酸化膜とにより分離領域を形成する
工程とを含むことを特徴とするものである。
【００２８】この発明の請求項２１にかかる半導体装置
の製造方法は、表面に不純物領域を有し素子が形成され
た複数の活性領域とこれら複数の活性領域を電気的に分
離する分離領域とを有するシリコン半導体基板の表面の
全面にシリコン酸化膜を形成する工程と、このシリコン
酸化膜の上にポリシリコン膜を形成する工程と、このポ
リシリコン膜の上に層間絶縁膜を形成する工程と、この
層間絶縁膜の上に所定の開孔を有するレジストパターン
を形成し上記層間絶縁膜を上記ポリシリコン膜に対する
エッチング選択比の高い条件でエッチングして開孔を形
成する工程と、この開孔から上記ポリシリコン膜と上記
シリコン酸化膜とをエッチングし上記不純物領域に達す
るコンタクトホールを形成する工程と、コンタクトホー
ル内部にサイドウォールを形成する工程とを含むことを
特徴とするものである。
【００２９】この発明の請求項２２にかかる半導体装置
の製造方法は、表面に不純物領域を有し素子が形成され
た複数の活性領域とこれら複数の活性領域を電気的に分
離する分離領域とを有するシリコン半導体基板の表面の
全面にシリコン窒化膜を形成する工程と、このシリコン
窒化膜の上に層間絶縁膜を形成する工程と、この層間絶
縁膜の上に所定の開孔を有するレジストパターンを形成
し上記層間絶縁膜を上記シリコン窒化膜に対するエッチ
ング選択比の高い条件でエッチングして開孔を形成する
工程と、この開孔からシリコン窒化膜に対してエッチン
グレートの高い条件で上記シリコン窒化膜をエッチング
し上記不純物領域に達するコンタクトホールを形成する
工程とを含むことを特徴とするものである。
【００３０】この発明の請求項２３かる半導体装置の製
造方法は、表面に不純物領域を有し素子が形成された複
数の活性領域とこれら複数の活性領域を電気的に分離す
る分離領域とを有するシリコン半導体基板の表面の全面
にシリコン酸化膜を形成する工程と、このシリコン酸化
膜の上にシリコン窒化膜を形成する工程と、このシリコ
ン窒化膜の上に層間絶縁膜を形成する工程と、この層間
絶縁膜の上に所定の開孔を有するレジストパターンを形
成し上記層間絶縁膜を上記シリコン窒化膜に対するエッ
チング選択比の高い条件でエッチングして開孔を形成す
る工程と、この開孔から上記シリコン窒化膜と上記シリ
コン酸化膜とをエッチングし上記不純物領域に達するコ
ンタクトホールを形成する工程とを含むことを特徴とす
るものである。
【００３１】この発明の請求項２４にかかる半導体装置
の製造方法は、請求項２３において、上記シリコン酸化
膜を低温デポジションにより形成することを特徴とする
ものである。
【００３２】この発明の請求項２５にかかる半導体装置
の製造方法は、請求項１７〜１９、２１〜２４におい
て、上記コンタクトホールを上記不純物領域と上記分離
領域との境界にまたがって形成し、かつ上記コンタクト
ホールの上記分離領域での削れ深さを上記不純物領域の
深さより浅く形成することを特徴とするものである。
【００３３】この発明の請求項２６にかかる半導体装置
の製造方法は、請求項２０において、上記コンタクトホ
ールを上記不純物領域と上記分離領域との境界にまたが
って形成することを特徴とするものである。
【００３４】
【発明の実施の形態】以下、図面を参照してこの発明の
実施の形態について説明する。なお、図中、同一または
相当部分には同一の符号を付してその説明を簡略化もし
くは省略する。 実施の形態１．図１は、この発明の実施の形態１による
半導体装置の構造を示す断面図である。図１において、
１はＰ導電型（以下Ｐ型と称す）のシリコン単結晶より
なる半導体基板、２は半導体基板１に形成された活性領
域としてのＰウェル（P well）である。３は半導体基板
１に形成されたＮウェル（N well）、１５は複数のＰウ
ェル２の間を分離する分離領域としてのシリコン窒化膜
である。
【００３５】また、５はゲート酸化膜（シリコン酸化
膜）、６はゲート電極、７はサイドウォール（シリコン
酸化膜）、８は不純物領域としてのＮ+拡散層、９は高
融点シリサイド層、１０は層間絶縁膜としての層間酸化
膜、１１はコンタクトホール、１２はコンタクトホール
開孔時の分離領域１５の削れ部、１４はコンタクトとし
てのアルミ電極である。このように、この実施の形態で
は、分離領域が、従来はシリコン酸化膜で形成されてい
たところを、分離窒化膜１５で形成したことに特徴があ
る。
【００３６】なお、一例として、この実施の形態の半導
体装置のディメンジョンを挙げれば、コンタクトホール
１１の径は、０．２〜０．３μｍ程度であり、小型化・
高密度化の要請に応じてこれがさらに小さくなる方向に
ある。Ｎ+拡散層８の幅も縮小することが要請され、こ
のためコンタクトホール１１がＮ+拡散層８の領域を超
えて、分離窒化膜１５に乗り上げるようになる。
【００３７】以上説明したこの実施の形態の半導体装置
の構造を要約すると次のとおりである。すなわち、この
半導体装置では、シリコンなどの半導体基板１の表面に
Ｎ+拡散層（不純物領域）８を有する複数のＰウェル
（活性領域）２と、これら複数のＰウェル２を電気的に
分離する分離領域としての分離窒化膜１５が形成されて
いる。そして、この分離領域は、少なくともその上層部
分が層間絶縁膜（シリコン酸化膜）に比べエッチング選
択比が高い材料、あるいは言い換えれば層間絶縁膜に対
しエッチングレートが所定割合より小さい材料で形成さ
れ、Ｎ+拡散層８の端面に接するように形成され、かつ
好ましくはＮ+拡散層８の深さより深く形成されてい
る。この材料として好適なものとしては、シリコン窒化
膜が用いられる。
【００３８】さらに、シリコン半導体基板１の表面には
層間酸化膜１０が形成され、この層間酸化膜１０を貫い
てＮ+拡散層８に達するコンタクトホール１１が形成さ
れている。そして、典型的には、コンタクトホール１１
は、Ｎ+拡散層８とシリコン窒化膜（分離領域）１５と
の境界にまたがって形成され、コンタクトホール１１の
シリコン窒化膜（分離領域）１５での削れ深さＤがＮ+
拡散層（不純物領域）８の深さＸｊより浅く形成されて
いる。
【００３９】なお、必要に応じて、半導体基板１のＮ+
拡散層８の表面に接して高融点シリサイド層９が形成さ
れている。さらに、コンタクトホール１１の内面には、
バリアメタル層２８が形成されている。
【００４０】以上説明したように、この実施の形態の半
導体装置では、コンタクトホール１１がシリコン窒化膜
（分離領域）１５に乗り上げても、分離窒化膜１５での
削れ量が小さく、Ｎ+拡散層８より深くないので、アル
ミ電極１４からＰウェル２にリーク電流が流れることが
ない。また、従来例のようなリーク防止拡散層を形成す
る必要がないので、工程を削減できるうえに、Ｎ+拡散
層８とＰウェル２との間の容量が増加することもない。
【００４１】実施の形態２．図２は、この発明の実施の
形態２による半導体装置の製造方法を工程に沿って示す
断面図である。この実施の形態は、実施の形態１で説明
した半導体装置の製造方法として適するものである。次
に、図を参照して、製造方法について説明する。まず図
２(a)に示すように、半導体基板１（シリコン基板）上
に全面に酸化膜１９（シリコン酸化膜）及び窒化膜２０
（シリコン窒化膜）をデポし、レジストパターン（図示
せず）を介して、分離領域を形成すべき部分の酸化膜１
９、窒化膜２０及び半導体基板１を選択的にエッチング
し除去する。
【００４２】その後、半導体基板１のエッチング除去さ
れた部分にシリコン窒化膜を埋め込み、さらにウェーハ
全面をＣＭＰ法により研磨し、分離窒化膜１５を形成す
る。その後、窒化膜２０及び酸化膜１９を除去する。そ
の後イオン注入法により、Ｎ型不純物、Ｐ型不純物を注
入し、Ｐウェル２及びＮウェル３を形成する。
【００４３】次に、図２(b)に示すように、ウェーハ全
面を酸化し、ゲート酸化膜５を形成し、その後ＣＶＤ法
により、ポリシリコンをデポし、選択的にエッチングし
て、ゲート電極６を形成する。その後、シリコン酸化膜
を全面的にデポし、エッチバックを行ない、ゲート電極
６の側面にサイドウォール７を形成し、Ｎ型不純物を注
入し、Ｎ+拡散層８を形成する。その後、ウェーハ全面
に高融点金属をスパッタし、ランプアニールを加え選択
的に高融点シリサイド層９を形成する。
【００４４】次に、図２(c)に示すように、層間酸化膜
１０をＣＶＤ法によりデポする。その後、レジストパタ
ーンを介して（図示せず）、層間酸化膜１０を分離窒化
膜１５に対するエッチング選択比の高い条件で選択的に
エッチングし、コンタクトホール１１を形成する。この
際、エッチング量としては層間酸化膜１０の膜厚ばらつ
き及びエッチングレートの変動を考慮し層間酸化膜１０
の膜厚に対し、所定のオーバーエッチングを必要とす
る。
【００４５】図２（ｄ）は、コンタクトホール１１の底
部の拡大図であり、分離窒化膜１５の削れ部１２の深さ
ＤがＮ+拡散層８の拡散深さＸjより浅い位置でストップ
するように、エッチングを制御する。あるいは、予めＮ
+拡散層８の拡散深さＸjを分離窒化膜１５の削れ部１２
の深さＤより深くなるように形成しておく。なお、この
ようなシリコン窒化膜をストッパー膜として、シリコン
酸化膜のエッチングする場合の条件の一例を挙げれば、
例えばＥＣＲ型プラズマ発生方式の装置により、Ｃ4Ｆ8
／Ｏ2ガスを用いて、０．１３３Ｐａ（１ｍＴｏｒｒ）
程度の圧力で行う。
【００４６】次に、バリアメタル層の材料及びＡｌをス
パッタし、その後、選択的にエッチングを行ない、コン
タクトホール１１の内面にバリアメタル層２８を形成
し、この内側にアルミ電極１４を形成する。（図１参
照）
【００４７】このように、この実施の形態では、従来例
の図１９（ｄ）で説明したような、リーク防止拡散層１
３は形成しない。又、コンタクトホール１１のエッチン
グの際のエッチングの条件としては酸化膜と窒化膜の選
択比の高いガスを利用する。
【００４８】この実施の形態の半導体装置の製造方法を
要約すると次のとおりである。まず、半導体基板１の表
面において複数のＰウェル（活性領域）２を電気的に分
離するための分離領域を形成する部分をエッチングによ
り選択的に所定深さ除去する。次に、半導体基板１の上
記エッチングにより除去された部分にシリコン窒化膜を
埋め込む。次に、シリコン窒化膜が埋め込まれた半導体
基板１の表面をＣＭＰ法により研磨し分離窒化膜１５に
よる分離領域を形成する。その後は通常の工程によりＰ
ウェルに所望の素子を形成し、その上に層間酸化膜１０
を形成し、この層間酸化膜を貫いて層間のコンタクトホ
ール１１を形成し、層間コンタクトをとる。この際、こ
の実施の形態では、コンタクトホール１１をＮ+拡散層
（不純物領域）２と分離窒化膜（分離領域）１５との境
界にまたがって形成し、かつコンタクトホール１１の分
離窒化膜１５での削れ深さＤをＮ+拡散層８の深さＸｊ
より浅く形成する。
【００４９】以上説明したように、この実施の形態によ
れば、活性領域を分離する分離領域として分離窒化膜１
５を使用しているので、コンタクトホール１１底部にお
ける過度のオーバーエッチングを防止できる。したがっ
て、本実施の形態によれば、コンタクトホール１１内の
分離窒化膜（分離領域）１５の削れ深さＤをＮ+拡散層
（不純物領域）８の深さＸｊより小さくすることができ
るので、アルミ電極１４からＰウェル２にリーク電流が
流れることがない。さらに、従来例のようなリーク防止
拡散層を形成する工程を削減できる。又、従来例のよう
なリーク防止拡散層がないため、Ｐウェル２とＮ+拡散
層８との間の容量低減を図ることができる。
【００５０】実施の形態３．図３は、この発明の実施の
形態３による半導体装置の製造方法を工程に沿って示す
断面図である。この実施の形態は、実施の形態１で説明
した半導体装置の製造方法として適するものである。次
に、図を参照して、製造方法について説明する。まず、
図３(a)に示すように、まず、半導体基板１上の全面に
シリコン窒化膜をデポし、その後、活性領域を形成すべ
き部分の窒化膜を選択的にエッチングして除去し、残留
した窒化膜により分離窒化膜１５を形成する。
【００５１】次に図３(b)に示すように、半導体基板１
の表面の窒化膜が除去されて露出した部分にSiH2Cl2＋H
Cl系のガスを使用し、選択ＣＶＤ法により、Siエピタキ
シャル成長によるシリコン層２７を形成する。その後、
ウェーハ全面をＣＭＰ法により研磨する。
【００５２】その後、図３(ｃ)に示すように、イオン注
入法により、Ｎ型不純物、Ｐ型不純物を注入し、Ｐウェ
ル２及びＮウェル３を形成する。その後の工程は、実施
の形態１の図２（ｂ）で説明した工程と同様の工程を行
う。次に、図３（ｄ）に示すように、図２（ｃ）で説明
した工程と同様の工程を行う。
【００５３】このように、この実施の形態では、従来例
の図１９（ｄ）で説明したような、リーク防止拡散層１
３は形成しない。又、コンタクトホール１１のエッチン
グの際のエッチングの条件としては酸化膜と窒化膜の選
択比の高いガスを利用する。
【００５４】以上説明したこの実施の形態の半導体装置
の製造方法を要約すると次のとおりである。この実施の
形態では、まずシリコンなどの半導体基板１の表面にシ
リコン窒化膜を堆積する。そして、半導体基板１の表面
において活性領域を形成するための部分から上記シリコ
ン窒化膜を選択的に除去する。次に、半導体基板１の上
記シリコン窒化膜が除去された部分にシリコン層２７を
成長させたうえ、この半導体基板１の表面をＣＭＰ法に
より研磨し、活性領域となるシリコン層２７を形成す
る。その後は通常の工程によりシリコン層２７にＰウェ
ル２を形成し、所望の素子を形成して、その上に層間酸
化膜１０を形成し、この層間酸化膜１０を貫いて層間の
コンタクトホール１１を形成し、層間コンタクトをと
る。この際、この実施の形態では、コンタクトホール１
１をＮ+拡散層（不純物領域）２と分離窒化膜（分離領
域）１５との境界にまたがって形成し、かつコンタクト
ホール１１の分離窒化膜１５での削れ深さＤをＮ+拡散
層（不純物領域）８の深さＸｊより浅く形成する。
【００５５】以上説明したように、本実施の形態によれ
ば、コンタクトホール１１内の分離窒化膜（分離領域）
１５の削れ深さＤをＮ+拡散層（不純物領域）８の深さ
Ｘｊより小さくすることができるので、アルミ電極１４
からＰウェル２にリーク電流が流れることがない。さら
に、従来例のようなリーク防止拡散層１３を形成する工
程を削減できる。又、従来例のようなリーク防止拡散層
がないため、Ｐウェル２とＮ+拡散層８との間の容量低
減を図ることができる。
【００５６】実施の形態４．図４は、この発明の実施の
形態４による半導体装置の構造を示す断面図である。図
４において、１８は複数のＰウェル（活性領域）２の間
を分離するための分離領域であり、分離酸化膜１７と分
離窒化膜１６の多層構造に形成されていることが、この
実施の形態の特徴である。その他の部分は、実施の形態
１と同様であるから、説明を省略する。
【００５７】以上説明したこの実施の形態の半導体装置
の構造を要約すると次のとおりである。この実施の形態
の分離領域１８は、少なくともその上層部分がシリコン
に比べエッチングレートが所定割合より小さい材料で形
成され、Ｎ+拡散層（不純物領域）８の端面に接するよ
うに形成され、かつ好ましくはＮ+拡散層８の深さより
深く形成されている。この材料の好適なものとしては、
シリコン窒化膜が用いられる。そして、この実施の形態
では、下層のシリコン酸化膜１７と、このシリコン酸化
膜１７の上に形成されたシリコン窒化膜１６の２層構造
によってこの構造が実現されている。
【００５８】以上説明したように、この実施の形態の半
導体装置では、コンタクトホール１１が分離領域１８に
乗り上げても、分離領域１８での削れ深さＤが小さく、
Ｎ+拡散層（不純物領域）８より深くないので、アルミ
電極１４からＰウェル２にリーク電流が流れることがな
い。また、従来例のようなリーク防止拡散層を形成する
必要がないので、工程を削減できるうえに、Ｎ+拡散層
８とＰウェル２との間の容量が増加することもない。
【００５９】さらに、このような構造にすることによ
り、実施の形態１では起こりうる、分離窒化膜１５のス
トレスによる半導体基板１とＮ+拡散層８との間に流れ
るストレスリーク電流の発生を緩和できる。さらに誘電
率が小さい酸化膜１７をはさみこむことにより同一分離
膜厚にした場合、半導体基板１とアルミ電極１４間の容
量低減を行なうことができる。
【００６０】実施の形態５．図５は、この発明の実施の
形態５による半導体装置の製造方法を工程に沿って示す
断面図である。この実施の形態は、実施の形態４で説明
した半導体装置の製造方法として適するものである。次
に、図を参照して、製造方法について説明する。まず、
図５(a)に示すように、半導体基板１（シリコン基板）
上の全面にＣＶＤ法、または熱酸化により酸化膜１７
（シリコン酸化膜）を形成する。
【００６１】次に、この酸化膜１７の上に、ＣＶＤ法に
より窒化膜１６（シリコン窒化膜）をデポする。その
後、半導体基板１上の活性領域を形成すべき部分から窒
化膜１６及び酸化膜１７を選択的にエッチングし、残留
した部分の窒化膜１６及び酸化膜１７により分離領域１
８（分離多層膜）を形成する。
【００６２】次に、図５(b)に示すように、半導体基板
１のエッチング除去されて表面の露出した部分にSiH2Cl
2＋HCl系のガスを使用したＣＶＤ法により、Siエピタキ
シャル成長によるシリコン層２７を形成する。その後、
ウェーハ全面をＣＭＰ法により研磨する。
【００６３】その後、図５(ｃ)に示すように、イオン注
入法により、Ｎ型不純物、Ｐ型不純物を注入し、Ｐウェ
ル２及びＮウェル３を形成する。その後の工程は、実施
の形態１の図２（ｂ）で説明した工程と同様の工程を行
う。次に、図５（ｄ）に示すように、図２（ｃ）で説明
した工程と同様の工程を行う。
【００６４】このように、この実施の形態では、従来例
の図１９（ｄ）で説明したような、リーク防止拡散層１
３は形成しない。又、コンタクトホール１１のエッチン
グの際のエッチングの条件としては酸化膜と窒化膜の選
択比の高いガスを利用する。
【００６５】以上説明したこの実施の形態の半導体装置
の製造方法を要約すると次のとおりである。この実施の
形態では、まず半導体基板１の表面にシリコン酸化膜１
７を形成する。次に、このシリコン酸化膜１７の上にシ
リコン窒化膜１６を堆積する。次に、半導体基板１の表
面において活性領域を形成するための部分からシリコン
窒化膜１６及びシリコン酸化膜１７を選択的に除去し、
この除去された部分にシリコン層２７を成長させる。そ
の後、シリコン層２７を成長させた半導体基板１の表面
をＣＭＰ法により研磨し、活性領域となるシリコン層２
７を形成する。その後は通常の工程によりシリコン層２
７にＰウェル２を形成し、所望の素子を形成して、その
上に層間酸化膜１０を形成し、この層間酸化膜１０を貫
いて層間のコンタクトホール１１を形成し、層間コンタ
クトをとる。この際、この実施の形態では、コンタクト
ホール１１をＮ+拡散層（不純物領域）８と分離領域１
８との境界にまたがって形成し、かつコンタクトホール
１１の分離領域１８での削れ深さＤをＮ+拡散層（不純
物領域）８の深さＸｊより浅く形成する。
【００６６】以上説明したように、本実施の形態によれ
ば、コンタクトホール１１内の分離領域１８の削れ深さ
ＤをＮ+拡散層（不純物領域）８の深さＸｊより小さく
することができるので、アルミ電極１４からＰウェル２
にリーク電流が流れることがない。さらに、従来例のよ
うなリーク防止拡散層１３を形成する工程を削減でき
る。又、従来例のようなリーク防止拡散層がないため、
Ｐウェル２とＮ+拡散層８との間の容量低減を図ること
ができる。
【００６７】実施の形態６．図６は、この発明の実施の
形態６による半導体装置の構造を示す断面図である。図
６において、２９は複数のＰウェル（活性領域）２の間
を分離するための分離領域であり、分離酸化膜４とこの
分離酸化膜４と半導体基板１との間に形成された窒化シ
リコン膜２１から構成されており、この点がこの実施の
形態の特徴である。その他の部分は、実施の形態１と同
様であるから、説明を省略する。
【００６８】以上説明したこの実施の形態の半導体装置
の構造を要約すると次のとおりである。すなわち、この
半導体装置では、シリコンなどの半導体基板１の表面に
Ｎ+拡散層（不純物領域）８を有する複数のＰウェル
（活性領域）２と、これら複数のＰウェル２を電気的に
分離する分離領域２９が形成されている。そして、この
分離領域２９は、少なくともＰウェル２に接する面がシ
リコンに比べエッチングレートが所定割合より小さい材
料で形成されている。この材料に好適なものとしては、
窒化シリコン膜が用いられる。
【００６９】また、この分離領域２９は、シリコン半導
体基板１に接する面を窒化シリコン膜２１で形成され、
この窒化シリコン膜２１の内側に分離酸化膜４が埋め込
まれている。そして、典型的には、コンタクトホール１
１は、Ｎ+拡散層（不純物領域）８と分離領域１０１と
の境界にまたがって形成され、コンタクトホール１１が
分離領域２９に乗り上げた部分での底部は、窒化シリコ
ン膜２１でストップしている。
【００７０】以上説明したように、この実施の形態の半
導体装置では、コンタクトホール１１が分離領域２９に
乗り上げて、分離領域２９での削れ量が大きくなって
も、アルミ電極１４は窒化シリコン膜２１によって遮断
されているので、アルミ電極１４からＰウェル２にリー
ク電流が流れることがない。また、従来例のようなリー
ク防止拡散層を形成する必要がないので、工程を削減で
きるうえに、Ｎ+拡散層（不純物領域）８とＰウェル２
との間の容量が増加することもない。
【００７１】実施の形態７．図７は、この発明の実施の
形態７による半導体装置の製造方法を工程に沿って示す
断面図である。この実施の形態は、実施の形態６で説明
した半導体装置の製造方法として適するものである。次
に、図を参照して、製造方法について説明する。まず、
図７(a)に示すように、半導体基板１上に全面に酸化膜
１９及び窒化膜２０をデポし、半導体基板１の分離領域
を形成すべき部分から、酸化膜１９、窒化膜２０及び半
導体基板１を選択的にエッチングする。
【００７２】次に、図７(ｂ) に示すように、窒素系ガ
スふん囲気中でアニールを行ない、半導体基板１のエッ
チングにより表面に露出したシリコン部分を窒化し、窒
化シリコン膜２１を形成する。その後、図７(c) に示す
ように、窒化シリコン膜２１が形成された半導体基板１
の凹部にシリコン酸化膜をデポし、ＣＭＰ法によりこの
酸化膜を研磨し、分離酸化膜４を形成する。その後、半
導体基板１の表面の窒化膜２０及び酸化膜１９をエッチ
ング除去する。
【００７３】次に、図７(d)に示すように、イオン注入
法により、Ｎ型不純物、Ｐ型不純物を注入し、Ｐウェル
２及びＮウェル３を形成する。その後の工程は、実施の
形態１の図２（ｂ）で説明した工程と同様の工程を行
う。さらに、図２（ｃ）で説明した工程と同様の工程を
行う。
【００７４】このように、この実施の形態では、従来例
の図１９（ｄ）で説明したような、リーク防止拡散層１
３は形成しない。又、コンタクトホール１１のエッチン
グの際のエッチングの条件としては酸化膜と窒化膜の選
択比の高いガスを利用する。
【００７５】以上説明したこの実施の形態の半導体装置
の製造方法を要約すると次のとおりである。この実施の
形態では、まず半導体基板１の表面において複数の活性
領域を電気的に分離するための分離領域を形成する部分
をエッチングにより選択的に所定深さ除去する。次に、
半導体基板１の上記エッチングにより除去された凹部の
内表面を窒化し窒化シリコン膜２１を形成する。次に、
この窒化シリコン膜２１の上にシリコン酸化膜を埋め込
む。このシリコン酸化膜を埋め込んだ半導体基板１表面
をＣＭＰ法により研磨し窒化シリコン膜２１と分離酸化
膜４とにより分離領域２９を形成する。その後は通常の
工程によりＰウェル（活性領域）２を形成し、所望の素
子を形成して、その上に層間酸化膜１０を形成し、この
層間酸化膜１０を貫いて層間のコンタクトホール１１を
形成し、層間コンタクトをとる。この際、この実施の形
態では、コンタクトホール１１をＮ+拡散層（不純物領
域）２と分離領域２９との境界にまたがって形成する。
【００７６】以上説明したように、この実施の形態で
は、コンタクトホール１１が分離領域２９に乗り上げ
て、分離領域２９での削れ量が大きくなっても、アルミ
電極１４は窒化シリコン膜２１によって遮断されている
ので、アルミ電極１４からＰウェル２にリーク電流が流
れることがない。また、従来例のようなリーク防止拡散
層を形成する必要がないので、工程を削減できるうえ
に、Ｎ+拡散層（不純物領域）８とＰウェル２との間の
容量が増加することもない。さらに、このような構造に
することによりストッパー膜となる窒化シリコン膜２１
を容易に形成することができる。
【００７７】実施の形態８．図８は、この発明の実施の
形態８による半導体装置の構造を示す断面図である。図
８において、４はシリコン酸化膜による分離酸化膜、２
３はウェーハの上の全面に、具体的には、高融点シリサ
イド層９の上に形成されたシリコン酸化膜、２２はさら
にその上に形成されたポリシリコン膜、２４はコンタク
トホール１１の側壁に形成されたサイドウォール（シリ
コン酸化膜）である。その他の部分は、実施の形態１と
同様であるから、説明を省略する。
【００７８】このように、この実施の形態では、層間酸
化膜（層間絶縁膜）１０の直下にエッチングストッパー
層となるポリシリコン層２２を形成し、その下に高融点
シリサイド層９に接するシリコン酸化膜２３を形成して
いる。又、コンタクトホール１１内に絶縁膜で形成した
コンタクト内サイドウォール２４を形成し、ポリシリコ
ン層２２によってコンタクト相互間がショートするのを
防止している。
【００７９】以上に説明したこの実施の形態の半導体装
置の構造を要約すると次のとおりである。すなわち、こ
の半導体装置では、シリコンなどの半導体基板１の表面
にＮ+拡散層（不純物領域）８を有する複数のＰウェル
（活性領域）２と、これら複数のＰウェル２を電気的に
分離する分離酸化膜４が形成されている。そして、素子
が形成されたシリコン半導体基板１の表面の全面にシリ
コン酸化膜２３が形成され、このシリコン酸化膜２３の
上にポリシリコン膜２２が形成され、さらにこのポリシ
リコン膜２２の上に層間酸化膜１０が形成されている。
【００８０】そして、この層間酸化膜１０とポリシリコ
ン膜２２とシリコン酸化膜２３とを貫いてＮ+拡散層８
に達するコンタクトホール１１が形成され、このコンタ
クトホール１１の側壁にサイドウォール（シリコン酸化
膜）２４が形成されている。そして、典型的には、コン
タクトホール１１は、Ｎ+拡散層８と分離酸化膜４との
境界にまたがって形成され、コンタクトホール１１の分
離酸化膜４での削れ深さＤがＮ+拡散層８の深さＸｊよ
り浅く形成されている。なお、必要に応じて、シリコン
半導体基板１のＮ+拡散層８の表面に接して高融点シリ
サイド層９が形成されている。さらに、コンタクトホー
ル１１の内面には、バリアメタル層２８が形成されてい
る。
【００８１】以上説明したように、この実施の形態の半
導体装置では、コンタクトホール１１が分離酸化膜４に
乗り上げても、分離酸化膜４での削れ量が小さく、Ｎ+
拡散層８より深くないので、アルミ電極１４からＰウェ
ル２にリーク電流が流れることがない。また、従来例の
ようなリーク防止拡散層を形成する必要がないので、工
程を削減できるうえに、Ｎ+拡散層８とＰウェル２との
間の容量が増加することもない。
【００８２】実施の形態９．図９は、この発明の実施の
形態９による半導体装置の製造方法を工程に沿って示す
断面図である。この実施の形態は、実施の形態８で説明
した半導体装置の製造方法として適するものである。次
に、図を参照して、製造方法について説明する。まず、
図９(a)に示すように、半導体基板１上に分離酸化膜
４、Ｐウェル２、Ｎウェル３、ゲート電極６、サイドウ
ォール７、Ｎ+拡散層８、及び高融点シリサイド層９を
形成する。この工程は、従来の工程と同様である。
【００８３】次に、図９(ｂ) に示すように、素子が形
成されたウェーハの上に全面に、具体的には高融点シリ
サイド層９の上に、酸化膜２３をＣＶＤ法によりデポす
る。その後、この酸化膜２３の上にポリシリコン膜２２
を形成し、さらにその上に層間酸化膜１０をＣＶＤ法に
よりデポする。次に、図９(c) に示すように、酸化膜と
ポリシリコンのエッチング選択比の高いエッチング条件
にて、所定の位置に開孔を有するレジストパターンを介
して（図示せず）、選択的に層間酸化膜１０をエッチン
グして開孔を形成し、ポリシリコン２２内でエッチング
をストップする。
【００８４】その後、この開孔から塩素系のガスにてポ
リシリコン膜２２をエッチング、さらにＦ系ガスを用い
たエッチングにて薄い酸化膜２３をエッチングする。そ
の後、ウェーハ全面に薄い酸化膜をデポし、Ｆ系ガスを
用いたエッチングによりエッチバックを行ない、コンタ
クトホール１１内にサイドウォール２４を形成する。
【００８５】次にバリアメタル層の材料及びＡｌをスパ
ッタし、その後選択的にエッチングを行ない、コンタク
トホール１１の内面にバリアメタル層２８を形成し、そ
の内側にアルミ電極１４を形成する。（図８参照） このように、この実施の形態では、従来例の図１９
（ｄ）で説明したような、リーク防止拡散層１３は形成
しない。
【００８６】以上説明したこの実施の形態の半導体装置
の製造方法を要約すると次のとおりである。この実施の
形態では、まず、半導体基板１の表面に、Ｎ+拡散層
（不純物領域）８を有し素子が形成された複数のＰウェ
ル（活性領域）２とこれら複数のＰウェル２を電気的に
分離する分離酸化膜４とを形成する。次に、このウェー
ハの表面の全面にシリコン酸化膜２３を形成し、さらに
このシリコン酸化膜２３の上にポリシリコン膜２２を形
成する。その後、このポリシリコン膜２２の上に層間酸
化膜１０を形成し、この層間酸化膜１０の上に所定の開
孔を有するレジストパターンを形成し（図示せず）、層
間酸化膜１０をポリシリコン膜２２に対するエッチング
選択比の高い条件でエッチングして開孔を形成する。続
いて、この開孔からポリシリコン膜２２とシリコン酸化
膜２３とをエッチングしＮ+拡散層８に達するコンタク
トホール１１を形成する。この際、コンタクトホール１
１をＮ+拡散層８と分離酸化膜４との境界にまたがって
形成し、かつコンタクトホール１１の分離酸化膜４での
削れ深さＤをＮ+拡散層８の深さより浅く形成する。
【００８７】以上説明したように、この実施の形態によ
れば、ポリシリコン膜２２をエッチングストッパーとし
て厚い層間酸化膜１０のエッチングを止めた後、コンタ
クトホール１１底部の薄いポリシリコン膜２２と酸化膜
２３とを追加エッチングするので、コンタクトホール１
１底部のオーバーエッチングを制御しやすく、過度のオ
ーバーエッチングをする必要がないので、分離酸化膜４
の削れ量が小さくなるように制御することができる。し
たがって、本実施の形態によれば、コンタクトホール１
１内の分離酸化膜４の削れ深さＤをＮ+拡散層８の深さ
Ｘｊより小さくすることができるので、アルミ電極１４
からＰウェル２にリーク電流が流れることがない。さら
に、従来例のようなリーク防止拡散層１３を形成する工
程を削減できる。又、従来例のようなリーク防止拡散層
がないため、Ｐウェル２とＮ+拡散層８との間の容量低
減を図ることができる。
【００８８】実施の形態１０．図１０は、この発明の実
施の形態１０による半導体装置の構造を示す断面図であ
る。図１０において、４はシリコン酸化膜による分離酸
化膜、２５はウェーハの上の全面に、具体的には、高融
点シリサイド層９の上に形成された窒化膜（シリコン窒
化膜）である。その他の部分は、実施の形態１と同様で
あるから、説明を省略する。実施の形態５では、エッチ
ングストッパー膜としてウェーハ全面にポリシリコン層
２２と酸化膜２３をデポし使用したが、本実施の形態で
は、窒化膜２５を使用している。
【００８９】以上説明したこの実施の形態の半導体装置
の構造を要約すると次のとおりである。すなわち、この
実施の形態の半導体装置では、シリコンなどの半導体基
板１の表面にＮ+拡散層（不純物領域）８を有する複数
のＰウェル（活性領域）２と、これら複数のＰウェル２
を電気的に分離する分離酸化膜４が形成されている。そ
して、素子が形成された半導体基板１の表面の全面に窒
化膜２５（シリコン窒化膜）が形成され、この窒化膜２
５の上に層間酸化膜１０が形成されている。
【００９０】そして、この層間酸化膜１０を貫いてＮ+
拡散層８に達するコンタクトホール１１が形成されてい
る。そして、典型的には、コンタクトホール１１は、Ｎ
+拡散層８と分離酸化膜４との境界にまたがって形成さ
れ、コンタクトホール１１の分離酸化膜４での削れ深さ
ＤがＮ+拡散層８の深さＸｊより浅く形成されている。
【００９１】以上説明したように、この実施の形態の半
導体装置では、コンタクトホール１１が分離酸化膜４に
乗り上げても、分離酸化膜４での削れ量が小さく、Ｎ+
拡散層８より深くないので、アルミ電極１４からＰウェ
ル２にリーク電流が流れることがない。また、従来例の
ようなリーク防止拡散層を形成する必要がないので、工
程を削減できるうえに、Ｎ+拡散層８とＰウェル２との
間の容量が増加することもない。
【００９２】さらに、このような構造にすることによ
り、実施の形態５のようなポリシリコン層２２と酸化膜
２３との二重構造にするよりも、さらにアルミ電極１４
と半導体基板１との間の容量低減をはかることができ
る。
【００９３】実施の形態１１．図１１は、この発明の実
施の形態１１による半導体装置の製造方法を工程に沿っ
て示す断面図である。この実施の形態は、実施の形態１
０で説明した半導体装置の製造方法として適するもので
ある。次に、図を参照して、製造方法について説明す
る。まず、図１１(a)に示すように、シリコンなどの半
導体基板１上に分離酸化膜４、Ｐウェル２、Ｎウェル
３、ゲート電極６、サイドウォール７、Ｎ+拡散層８、
及び高融点シリサイド層９を形成する。この工程は、従
来の工程と同様である。
【００９４】次に、図１１(b) に示すように、ウェーハ
全面に窒化膜２５をＣＶＤ法によりデポする。その後、
窒化膜２５の上に層間酸化膜１０をＣＶＤ法によりデポ
する。次に、図１１(c) に示すように、層間酸化膜１０
と窒化膜２５のエッチング選択比の高いエッチング条件
にて、所定の位置に開孔を有するレジストパターンを介
して（図示せず）、選択的に層間酸化膜１０をエッチン
グして開孔を形成し、窒化膜２５中でエッチングをスト
ップする。その後、この開孔からフッ素系のガスを使用
し、窒化膜２５のエッチングを行なう。
【００９５】次に、バリアメタル層の材料及びＡｌをス
パッタし、その後選択的にエッチングを行ない、バリア
メタル層２８及びアルミ電極１４を形成する（図１０参
照）。このように、この実施の形態では、従来例の図１
９（ｄ）で説明したような、リーク防止拡散層１３は形
成しない。
【００９６】以上説明したこの実施の形態の半導体装置
の製造方法を要約すると次のとおりである。この実施の
形態では、まず、半導体基板１の表面に、Ｎ+拡散層
（不純物領域）８を有し素子が形成された複数のＰウェ
ル（活性領域）とこれら複数のＰウェル２を電気的に分
離する分離領域４とを形成する。次に、このシリコン半
導体基板１の表面の全面にシリコン窒化膜２５を形成す
る。その後、このポリシリコン膜２２の上に層間酸化膜
１０を形成し、この層間酸化膜１０の上に所定の開孔を
有するレジストパターンを形成し、層間酸化膜１０をシ
リコン窒化膜２５に対するエッチング選択比の高い条件
でエッチングして開孔を形成する。続いて、この開孔か
らシリコン窒化膜２５をエッチングしＮ+拡散層８に達
するコンタクトホール１１を形成する。この際、コンタ
クトホール１１をＮ+拡散層８と分離酸化膜４との境界
にまたがって形成し、かつコンタクトホール１１の分離
酸化膜４での削れ深さＤをＮ＋拡散層８の深さより浅く
形成する。
【００９７】以上説明したように、この実施の形態によ
れば、シリコン窒化膜２５をエッチングストッパーとし
て厚い層間酸化膜１０のエッチングを止めた後、コンタ
クトホール１１底部の薄いシリコン窒化膜２５を追加エ
ッチングするので、コンタクトホール１１底部のオーバ
ーエッチングを制御しやすく、過度のオーバーエッチン
グをする必要がないので、分離酸化膜４の削れ量が小さ
くなるように制御することができる。したがって、本実
施の形態によれば、コンタクトホール１１内の分離酸化
膜４の削れ深さＤをＮ＋拡散層８の深さＸｊより小さく
することができるので、アルミ電極１４からＰウェル２
にリーク電流が流れることがない。さらに従来例のよう
なリーク防止拡散層１３を形成する工程を削減できる。
又、従来例のようなリーク防止拡散層がないため、Ｐウ
ェル２とＮ+拡散層８との間の容量低減を図ることがで
きる。
【００９８】実施の形態１２．図１２は、この発明の実
施の形態１２による半導体装置の構造を示す断面図であ
る。図１２において、４は分離領域としての分離酸化膜
（シリコン酸化膜）、２６はウェーハの上の全面に、具
体的には、高融点シリサイド層９の上に形成されたシリ
コン酸化膜、２５はシリコン酸化膜２６の上に形成され
たシリコン窒化膜である。その他の部分は、実施の形態
５または６と同様であるから、説明を省略する。
【００９９】実施の形態６では金属シリサイド９上に窒
化膜２５をデポし、エッチングストッパー膜として使用
しているが、本実施の形態では図１２に示すように金属
シリサイド９と窒化膜２５の間に薄い酸化膜２６を挟ん
である。また、この酸化膜２６は、好ましくは、低温デ
ポジションで形成されたものが好適であり、さらに望ま
しくはＮＳＧ膜が好適である。
【０１００】以上説明したこの実施の形態の半導体装置
の構造を要約すると次のとおりである。すなわち、この
半導体装置では、シリコンなどの半導体基板１の表面に
Ｎ+拡散層（不純物領域）８を有する複数のＰウェル
（活性領域）２と、これら複数のＰウェル２を電気的に
分離する分離酸化膜４が形成されている。そして、素子
が形成されたシリコン半導体基板１の表面の全面にシリ
コン酸化膜２６が形成され、このシリコン酸化膜２６の
上にシリコン窒化膜２５が形成され、このシリコン窒化
膜２５の上に層間酸化膜１０が形成されている。また、
シリコン酸化膜２６は、好適には低温デポジションによ
るシリコン酸化膜であり、さらに望ましくはＮＳＧ膜で
ある。
【０１０１】そして、この層間酸化膜１０とシリコン窒
化膜２５とシリコン酸化膜２６とを貫いてＮ+拡散層８
に達するコンタクトホール１１が形成されている。そし
て、典型的には、コンタクトホール１１は、Ｎ+拡散層
（不純物領域）８と分離酸化膜４との境界にまたがって
形成され、コンタクトホール１１の分離酸化膜４での削
れ深さＤがＮ+拡散層８の深さＸｊより浅く形成されて
いる。
【０１０２】以上説明したように、この実施の形態の半
導体装置では、コンタクトホール１１が分離酸化膜４に
乗り上げても、分離酸化膜４での削れ量が小さく、Ｎ+
拡散層８より深くないので、アルミ電極１４からＰウェ
ル２にリーク電流が流れることがない。また、従来例の
ようなリーク防止拡散層を形成する必要がないので、工
程を削減できるうえに、Ｎ+拡散層（不純物領域）８と
Ｐウェル２との間の容量が増加することもない。
【０１０３】さらに、このような構造により、シリコン
窒化膜２５をデポジションする時の金属シリサイド層９
の酸化を防止することができ、金属シリサイド層９の抵
抗上昇をまねかない。
【０１０４】実施の形態１３．図１３は、この発明の実
施の形態１３による半導体装置の製造方法を工程に沿っ
て示す断面図である。この実施の形態は、実施の形態１
２で説明した半導体装置の製造方法として適するもので
ある。次に、図を参照して、製造方法について説明す
る。まず、図１３(a)に示すように、Ｐ型シリコンなど
の半導体基板１上に分離領域４、Ｐウェル２、Ｎウェル
３、ゲート電極６、サイドウォール７、Ｎ+拡散層８、
及び高融点シリサイド層９を形成する。この工程は、従
来の工程と同様である。
【０１０５】次に、図１３(b) に示すように、半導体基
板１の上に全面にシリコン酸化膜２６を形成する。この
シリコン酸化膜２６は、低温デポジションで形成するの
が望ましい。さらには、ＵＳＧ膜（Undoped Sicade Gla
ss）あるいはＮＳＧ膜(Non Silicate Glass)で形成する
のが望ましい。これは、例えば常圧ＣＶＤ法により形成
されたノンドープトの酸化膜である。その後、この酸化
膜２６の上に窒化膜２５をＣＶＤ法によりデポする。そ
の後、層間酸化膜１０をＣＶＤ法によりデポする。
【０１０６】次に、図１３(c) に示すように、酸化膜と
窒化膜のエッチング選択比の高いエッチング条件にて、
所定の位置に開孔を有するレジストパターンを介して
（図示せず）、選択的に層間酸化膜１０をエッチングし
て開孔を形成し、窒化膜２５中でエッチングをストップ
する。その後、この開孔からフッ素系のガスを使用し、
窒化膜２５及び酸化膜（ＮＳＧ膜）２６のエッチングを
行なう。なお、このような場合のシリコン窒化膜のエッ
チング条件として一例を挙げれば、ＥＣＲ型プラズマ発
生方式の装置を用いて、ＣＨＦ3／Ｏ2ガスを用いて、
０．５〜０．８Ｐａ（４〜６ｍＴｏｒｒ）程度の圧力で
行う。
【０１０７】次に、バリアメタル層の材料及びＡｌをス
パッタし、その後選択的にエッチングを行ない、コンタ
クトホール１１の内壁にバリアメタル層２８を形成し、
この内部にアルミ電極１４を形成する。（図１２参照）
【０１０８】図１４は、この実施の形態による半導体装
置の一例として、実際にコンタクトホールをエッチング
し、その結果を評価した評価サンプルの構造と平面レイ
アウトを示す図である。図１５は、このようの評価サン
プルで実際にエッチングを行なった場合の、コンタクト
ホール内部のパターンと分離酸化膜４の掘れ量（削れ
量）との関係を示す実験結果である。
【０１０９】図１４において、コンタクトホール１１が
分離酸化膜４にのり上げる構造においては、コンタクト
底部における分離酸化膜４が露出する面積Ａと、金属シ
リサイド層９が露出する面積Ｂと、分離酸化膜４の削れ
深さＤとの間には図１５に示すような関係があることが
示された。この関係は次式のように表される。 Ｄ＝ １００+９５０×Ｂ／（Ａ＋Ｂ） [Å] この式によれば、コンタクトホール１１の底部で、金属
シリサイド層９が露出する面積Ｂが相対的に小さいほ
ど、あるいは分離酸化膜４が露出する面積Ａが相対的に
大きいほど、分離酸化膜４の削れ深さＤが小さくなる。
本実施の形態ではコンタクトホール１１のレイアウトに
よるＡとＢの量より削れ深さＤを計算し、Ｎ+拡散層深
さＸｊを削れ深さＤより深く形成する。
【０１１０】以上説明したこの実施の形態の半導体装置
の製造方法を要約すると次のとおりである。この実施の
形態では、まず、半導体基板１の表面に、Ｎ+拡散層
（不純物領域）８を有し素子が形成された複数のＰウェ
ル（活性領域）とこれら複数のＰウェル２を電気的に分
離する分離酸化膜４とを形成する。次に、この半導体基
板１の表面の全面に酸化膜２３（シリコン酸化膜）を形
成し、このシリコン酸化膜の上に窒化膜２５（シリコン
窒化膜）を形成する。さらに、この窒化膜２５の上に層
間酸化膜１０を形成し、この層間酸化膜１０の上に所定
の開孔を有するレジストパターンを形成し（図示せ
ず）、層間酸化膜１０を窒化膜２５に対するエッチング
選択比の高い条件でエッチングして開孔を形成する。さ
らに、この開孔から窒化膜２５と酸化膜２６とをエッチ
ングしＮ+拡散層８に達するコンタクトホール１１を形
成する。また、好適には、酸化膜２６を低温デポジショ
ンにより形成する。さらに好適には、ＵＳＧ膜で形成す
る。また、コンタクトホール１１をＮ+拡散層８と分離
酸化膜４との境界にまたがって形成し、かつコンタクト
ホール１１の分離酸化膜４での削れ深さＤをＮ+拡散層
８の深さＸｊより浅く形成する。あるいは、コンタクト
ホール１１のレイアウトから分離酸化膜４の削れ深さＤ
を予測し、Ｎ+拡散層４の深さＸｊを削れ深さＤより深
く形成する。
【０１１１】以上説明したように、この実施の形態によ
れば、窒化膜２５をエッチングストッパーとして厚い層
間酸化膜１０のエッチングを止めた後、コンタクトホー
ル１１底部の薄い窒化膜２５と酸化膜２６とを追加エッ
チングするので、コンタクトホール１１底部のオーバー
エッチングを制御しやすく、過度のオーバーエッチング
をする必要がないので、分離酸化膜４の削れ量が小さく
なるように制御することができる。したがって、本実施
の形態によれば、コンタクトホール１１内の分離酸化膜
４の削れ深さＤをＮ+拡散層８の深さＸｊより小さくす
ることができるので、アルミ電極１４からＰウェル２に
リーク電流が流れることがない。さらに従来例のような
リーク防止拡散層１３を形成する工程を削減できる。
又、従来例のようなリーク防止拡散層がないため、Ｐウ
ェル２とＮ+拡散層８との間の容量低減を図ることがで
きる。
【０１１２】実施の形態１４．図１６は、この発明の実
施の形態１４による半導体装置の構造を示す部分平面図
である。図１６において、８はＮ+拡散層（不純物領
域）、４は活性領域間の分離領域としての分離酸化膜で
あり、この実施の形態では、Ｎ+拡散層８が分離酸化膜
４の中に突出する突出部８ａを有している。そして、コ
ンタクトホール１１は、その中にＮ+拡散層８の突出部
８ａと、その周囲の分離酸化膜４を含むように位置して
いる。
【０１１３】Ａはコンタクト底部における分離領域（分
離酸化膜）４が露出する面積、Ｂはコンタクト底部にお
ける金属シリサイド層９が露出する面積を示す。この実
施の形態では、図１６に示すように、符号４ａの領域を
分離酸化膜４の一部とし、コンタクトホール１１内の３
方向が分離酸化膜４の領域となるようにし、面積Ａを大
きくとることができるようにし、実施の形態７で示した
ＡとＢとＤの関係により削れ深さＤを小さくしている。
【０１１４】以上に説明したこの実施の形態の半導体装
置の構造を要約すると次のとおりである。すなわち、こ
の実施の形態の半導体装置では、Ｐウェル（活性領域）
２と分離酸化膜４との境界においてＰウェル２が分離酸
化膜４中に突出した突出部を有し、Ｎ+拡散層８が突出
部８ａを含んで形成されている。そして、コンタクトホ
ール１１が突出部８ａのＮ+拡散層８と、突出部８ａに
接する分離酸化膜４とに達するように形成されている。
さらに、具体的には、コンタクトホール１１が突出部８
ａのＮ+拡散層８と、突出部８ａの先端に接する分離酸
化膜４と、突出部８ａのそれぞれ両側に接する分離酸化
膜４とに達するように形成されている。
【０１１５】以上のように、この実施の形態によれば、
コンタクトホール１１内のパターンを調整することによ
り、分離酸化膜４の削れ量を小さくするようにできる。
あるいは、分離酸化膜４の削れ量を予測し、Ｎ+拡散層
８の深さがそれより深くなるように形成することができ
る。また、本実施の形態のレイアウト方法によれば、Ｐ
ウェル２とＮ+拡散層８との容量低減を行なうことがで
きる。
【０１１６】実施の形態１５．図１７は、この発明の実
施の形態１５による半導体装置の構造を示す部分平面図
である。実施の形態１４では、コンタクトホール１１の
図示ｘ方向ずれによる重ねあわせずれの発生により、コ
ンタクト底部における金属シリサイド層９が露出する面
積Ｂの面積が変動し、コンタクト抵抗がばらついてしま
う。
【０１１７】本実施の形態ではコンタクトホール１１内
の２方向が、分離酸化膜４が露出する面積となるように
している。すなわち、この実施の形態では、コンタクト
ホール１１が、Ｐウェル２の突出部に形成されたＮ+拡
散層８の突出部８ａの最先端を除いて、突出部８ａの中
間部分のＮ+拡散層８と、突出部８ａのそれぞれ両側に
接する分離酸化膜４とに達するように形成されている。
このようにすることにより、コンタクトホール１１のｘ
方向ずれによる重ねあわせずれが発生した場合でも、金
属シリサイド層９が露出する面積Ｂが変わらず、コンタ
クト抵抗を安定してとることができる。
【０１１８】
【発明の効果】以上説明したように、この発明によれ
ば、半導体装置において層間コンタクトのためのコンタ
クトホールが分離領域に乗り上げても、分離領域での削
れ量が小さく、あるいは、コンタクトホールが活性領域
中の不純物領域と遮断されているので、コンタクトと不
純物領域とが接することがなく、したがってコンタクト
から不純物領域にリーク電流が流れることがない。
【０１１９】また、従来のようなリーク防止拡散層を必
要としないため、半導体基板もしくはウェルと不純物領
域との間の容量低減を図ることができる。また、従来の
ようなリーク防止拡散層を形成する必要がないので、半
導体装置の製造工程を削減できる効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による半導体装置の
構造を示す断面図。
【図２】 この発明の実施の形態２による半導体装置の
製造方法を工程に沿って示す断面図。
【図３】 この発明の実施の形態３による半導体装置の
製造方法を工程に沿って示す断面図。
【図４】 この発明の実施の形態４による半導体装置の
構造を示す断面図。
【図５】 この発明の実施の形態５による半導体装置の
製造方法を工程に沿って示す断面図。
【図６】 この発明の実施の形態６による半導体装置の
構造を示す断面図。
【図７】 この発明の実施の形態７による半導体装置の
製造方法を工程に沿って示す断面図。
【図８】 この発明の実施の形態８による半導体装置の
構造を示す断面図。
【図９】 この発明の実施の形態９による半導体装置の
製造方法を工程に沿って示す断面図。
【図１０】 この発明の実施の形態１０による半導体装
置の構造を示す断面図。
【図１１】 この発明の実施の形態１１による半導体装
置の製造方法を工程に沿って示す断面図。
【図１２】 この発明の実施の形態１２による半導体装
置の構造を示す断面図。
【図１３】 この発明の実施の形態１３による半導体装
置の製造方法を工程に沿って示す断面図。
【図１４】 この実施の形態１３における評価サンプル
の構造と平面レイアウトを示す図。
【図１５】 この実施の形態１３における評価サンプル
に関する実験結果を示す図。
【図１６】 この発明の実施の形態１４による半導体装
置の構造を示す部分平面図。
【図１７】 この発明の実施の形態１５による半導体装
置の構造を示す部分平面図。
【図１８】 従来の半導体装置のコンタクト構造を示す
断面図。
【図１９】 従来の半導体装置の製造方法を工程に沿っ
て示す断面図。
【図２０】 従来の半導体装置の動作について説明する
ための断面構造図。
【符号の説明】
１ 半導体基板、 ２ 活性領域（Ｐウェル）、 ３
Ｎウェル、 ４ 分離酸化膜, ５ ゲート酸化膜、
６ ゲート電極、 ７ サイドウォール、 ８不純物領
域（Ｎ+拡散層）、 ９ 高融点シリサイド層、 １０
層間絶縁膜（層間酸化膜）、 １１ コンタクトホー
ル、 １２ 削れ部、 １３ リーク防止用拡散層、
１４ アルミ電極、 １５ 分離領域（分離窒化膜）、
１６窒化膜（シリコン窒化膜）、 １７ 酸化膜（シ
リコン酸化膜）、 １８ 分離領域、 １９ 酸化膜
（シリコン酸化膜）、 ２０ 窒化膜（シリコン窒化
膜）、 ２１ 窒化シリコン膜、 ２２ ポリシリコン
膜、 ２３ 酸化膜（シリコン酸化膜）、 ２４ サイ
ドウォール、２５ 窒化膜（シリコン窒化膜）、２６
酸化膜（シリコン酸化膜）、 ２７ シリコン層、 ２
８ バリアメタル層、 ２９ 分離領域。
フロントページの続き (72)発明者 川島 光 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5F032 AA34 AA46 AA76 DA02 DA23 5F033 AA19 AA29 AA66 BA02 BA12 BA15 BA24 BA25 BA44 DA07 DA13 DA15 EA25 EA28 5F040 DB01 EC07 EC13 EH03 EH08 EK05 EL02 EM02 FA05 FC10

Claims (26)

    【特許請求の範囲】
  1. 【請求項１】 シリコン半導体基板と、このシリコン半
    導体基板の表面に形成された不純物領域を有する複数の
    活性領域と、上記シリコン半導体基板に形成され少なく
    ともその上層部分が上記不純物領域の端面に接するシリ
    コン窒化膜で形成され上記複数の活性領域を電気的に分
    離する分離領域と、上記シリコン半導体基板の表面に形
    成された層間絶縁膜とを備え、上記層間絶縁膜を貫いて
    上記不純物領域に達するコンタクトホールが形成された
    ことを特徴とする半導体装置。
  2. 【請求項２】 上記分離領域が、シリコン酸化膜と、こ
    のシリコン酸化膜の上に形成されたシリコン窒化膜の２
    層構造からなることを特徴とする請求項１に記載の半導
    体装置。
  3. 【請求項３】 シリコン半導体基板と、このシリコン半
    導体基板の表面に形成された不純物領域を有する複数の
    活性領域と、上記シリコン半導体基板に形成され少なく
    とも上記活性領域に接する面がシリコン窒化膜で形成さ
    れ上記複数の活性領域を電気的に分離する分離領域と、
    上記シリコン半導体基板の表面に形成された層間絶縁膜
    とを備え、上記層間絶縁膜を貫いて上記不純物領域に達
    するコンタクトホールが形成されたことを特徴とする半
    導体装置。
  4. 【請求項４】 上記分離領域は、上記シリコン半導体基
    板に接する面をシリコン窒化膜で形成され、このシリコ
    ン窒化膜の内側をシリコン酸化膜で形成されたことを特
    徴とする請求項３に記載の半導体装置。
  5. 【請求項５】 シリコン半導体基板と、このシリコン半
    導体基板の表面に形成された不純物領域を有し素子が形
    成された複数の活性領域と、上記シリコン半導体基板に
    形成され上記複数の活性領域を電気的に分離する分離領
    域と、上記素子が形成されたシリコン半導体基板の表面
    の全面に形成されたシリコン酸化膜と、このシリコン酸
    化膜の上に形成されたポリシリコン膜と、このポリシリ
    コン膜の上に形成された層間絶縁膜とを備え、この層間
    絶縁膜と上記ポリシリコン膜と上記シリコン酸化膜とを
    貫いて上記不純物領域に達するコンタクトホールが形成
    され、このコンタクトホールの側壁にシリコン酸化膜が
    形成されたことを特徴とする半導体装置。
  6. 【請求項６】 シリコン半導体基板と、このシリコン半
    導体基板の表面に形成された不純物領域を有し素子が形
    成された複数の活性領域と、上記複数の活性領域を電気
    的に分離する分離領域と、上記素子が形成されたシリコ
    ン半導体基板の表面の全面に形成されたシリコン窒化膜
    と、このシリコン窒化膜の上に形成された層間絶縁膜と
    を備え、上記層間絶縁膜とシリコン窒化膜とを貫いて上
    記不純物領域に達するコンタクトホールが形成されたこ
    とを特徴とする半導体装置。
  7. 【請求項７】 シリコン半導体基板と、このシリコン半
    導体基板の表面に形成された不純物領域を有し素子が形
    成された複数の活性領域と、上記複数の活性領域を電気
    的に分離する分離領域と、上記素子が形成されたシリコ
    ン半導体基板の表面の全面に形成されたシリコン酸化膜
    と、このシリコン酸化膜の上に形成されたシリコン窒化
    膜と、このシリコン窒化膜の上に形成された層間絶縁膜
    とを備え、上記層間絶縁膜と上記シリコン窒化膜と上記
    シリコン酸化膜を貫いて上記不純物領域に達するコンタ
    クトホールが形成されたことを特徴とする半導体装置。
  8. 【請求項８】 上記シリコン酸化膜が低温デポジション
    によるシリコン酸化膜であることを特徴とする請求項７
    に記載の半導体装置。
  9. 【請求項９】 上記低温デポジションによるシリコン酸
    化膜がＵＳＧ膜であることを特徴とする請求項８に記載
    の半導体装置。
  10. 【請求項１０】 上記活性領域と上記分離領域の境界に
    おいて上記活性領域が上記分離領域中に突出した突出部
    を有し、上記不純物領域が上記突出部を含んで形成さ
    れ、上記コンタクトホールが上記突出部の不純物領域と
    上記突出部に接する分離領域とに達するように形成され
    たことを特徴とする請求項５〜９のいずれかに記載の半
    導体装置。
  11. 【請求項１１】 上記コンタクトホールが上記突出部の
    不純物領域と、上記突出部の先端に接する分離領域と、
    上記突出部のそれぞれ両側に接する分離領域とに達する
    ように形成されたことを特徴とする請求項１０に記載の
    半導体装置。
  12. 【請求項１２】 上記コンタクトホールが上記突出部の
    先端を除く上記突出部の不純物領域と、上記突出部のそ
    れぞれ両側に接する分離領域とに達するように形成され
    たことを特徴とする請求項１０に記載の半導体装置。
  13. 【請求項１３】 上記コンタクトホールが上記不純物領
    域と上記分離領域との境界にまたがって形成されたこと
    を特徴とする請求項１〜１２のいずれかに記載の半導体
    装置。
  14. 【請求項１４】 上記コンタクトホールが上記不純物領
    域と上記分離領域との境界にまたがって形成され、上記
    コンタクトホールの上記分離領域での削れ深さが上記不
    純物領域の深さより浅く形成されたことを特徴とする請
    求項１、２、５〜１２のいずれかに記載の半導体装置。
  15. 【請求項１５】 上記シリコン半導体基板の不純物領域
    の表面に接して形成された高融点シリサイド層を備えた
    ことを特徴とする請求項１〜１４のいずれかに記載の半
    導体装置。
  16. 【請求項１６】 上記コンタクトホールの内面に形成さ
    れたバリアメタル層を備えたことを特徴とする請求項１
    〜１５のいずれかに記載の半導体装置。
  17. 【請求項１７】 シリコン半導体基板の表面において複
    数の活性領域を電気的に分離するための分離領域を形成
    する部分をエッチングにより選択的に所定深さ除去する
    工程と、上記半導体基板の上記エッチングにより除去さ
    れた部分にシリコン窒化膜を埋め込む工程と、上記シリ
    コン窒化膜が埋め込まれた半導体基板表面をＣＭＰ法に
    より研磨しシリコン窒化膜による分離領域を形成する工
    程とを含むことを特徴とする半導体装置の製造方法。
  18. 【請求項１８】 シリコン半導体基板の表面にシリコン
    窒化膜を堆積する工程と、上記シリコン半導体基板の表
    面において活性領域を形成するための部分から上記シリ
    コン窒化膜を選択的に除去する工程と、上記シリコン半
    導体基板の上記シリコン窒化膜が除去された部分にシリ
    コン層を成長させる工程と、上記シリコン層を成長させ
    た上記シリコン半導体基板の表面をＣＭＰ法により研磨
    し上記シリコン層による活性領域を形成する工程とを含
    むことを特徴とする半導体装置の製造方法。
  19. 【請求項１９】 シリコン半導体基板の表面にシリコン
    酸化膜を形成する工程と、このシリコン酸化膜の上にシ
    リコン窒化膜を堆積する工程と、上記シリコン半導体基
    板の表面において活性領域を形成するための部分から上
    記シリコン窒化膜及び上記シリコン酸化膜を選択的に除
    去する工程と、上記シリコン半導体基板の上記シリコン
    窒化膜及び上記シリコン酸化膜が除去された部分にシリ
    コン層を成長させる工程と、上記シリコン層を成長させ
    た上記シリコン半導体基板の表面をＣＭＰ法により研磨
    し上記シリコン層による活性領域を形成する工程とを含
    むことを特徴とする半導体装置の製造方法。
  20. 【請求項２０】 シリコン半導体基板の表面において複
    数の活性領域を電気的に分離するための分離領域を形成
    する部分をエッチングにより選択的に所定深さ除去する
    工程と、上記シリコン半導体基板の上記エッチングによ
    り除去された部分の表面を窒化し窒化シリコン膜を形成
    する工程と、上記窒化シリコン膜の上にシリコン酸化膜
    を埋め込む工程と、上記シリコン酸化膜を埋め込んだ上
    記半導体基板表面をＣＭＰ法により研磨し上記窒化シリ
    コン膜と上記シリコン酸化膜とにより分離領域を形成す
    る工程とを含むことを特徴とする半導体装置の製造方
    法。
  21. 【請求項２１】 表面に不純物領域を有し素子が形成さ
    れた複数の活性領域とこれら複数の活性領域を電気的に
    分離する分離領域とを有するシリコン半導体基板の表面
    の全面にシリコン酸化膜を形成する工程と、このシリコ
    ン酸化膜の上にポリシリコン膜を形成する工程と、この
    ポリシリコン膜の上に層間絶縁膜を形成する工程と、こ
    の層間絶縁膜の上に所定の開孔を有するレジストパター
    ンを形成し上記層間絶縁膜を上記ポリシリコン膜に対す
    るエッチング選択比の高い条件でエッチングして開孔を
    形成する工程と、この開孔から上記ポリシリコン膜と上
    記シリコン酸化膜とをエッチングし上記不純物領域に達
    するコンタクトホールを形成する工程と、コンタクトホ
    ール内部にサイドウォールを形成する工程とを含むこと
    を特徴とする半導体装置の製造方法。
  22. 【請求項２２】 表面に不純物領域を有し素子が形成さ
    れた複数の活性領域とこれら複数の活性領域を電気的に
    分離する分離領域とを有するシリコン半導体基板の表面
    の全面にシリコン窒化膜を形成する工程と、このシリコ
    ン窒化膜の上に層間絶縁膜を形成する工程と、この層間
    絶縁膜の上に所定の開孔を有するレジストパターンを形
    成し上記層間絶縁膜を上記シリコン窒化膜に対するエッ
    チング選択比の高い条件でエッチングして開孔を形成す
    る工程と、この開孔からシリコン窒化膜に対してエッチ
    ングレートの高い条件で上記シリコン窒化膜をエッチン
    グし上記不純物領域に達するコンタクトホールを形成す
    る工程とを含むことを特徴とする半導体装置の製造方
    法。
  23. 【請求項２３】 表面に不純物領域を有し素子が形成さ
    れた複数の活性領域とこれら複数の活性領域を電気的に
    分離する分離領域とを有するシリコン半導体基板の表面
    の全面にシリコン酸化膜を形成する工程と、このシリコ
    ン酸化膜の上にシリコン窒化膜を形成する工程と、この
    シリコン窒化膜の上に層間絶縁膜を形成する工程と、こ
    の層間絶縁膜の上に所定の開孔を有するレジストパター
    ンを形成し上記層間絶縁膜を上記シリコン窒化膜に対す
    るエッチング選択比の高い条件でエッチングして開孔を
    形成する工程と、この開孔から上記シリコン窒化膜と上
    記シリコン酸化膜とをエッチングし上記不純物領域に達
    するコンタクトホールを形成する工程とを含むことを特
    徴とする半導体装置の製造方法。
  24. 【請求項２４】 上記シリコン酸化膜を低温デポジショ
    ンにより形成することを特徴とする請求項２３ に記載
    の半導体装置の製造方法。
  25. 【請求項２５】 上記コンタクトホールを上記不純物領
    域と上記分離領域との境界にまたがって形成し、かつ上
    記コンタクトホールの上記分離領域での削れ深さを上記
    不純物領域の深さより浅く形成することを特徴とする請
    求項１７〜１９、２１〜２４のいずれかに記載の半導体
    装置の製造方法。
  26. 【請求項２６】 上記コンタクトホールを上記不純物領
    域と上記分離領域との境界にまたがって形成することを
    特徴とする請求項２０ に記載の半導体装置の製造方
    法。
JP10176166A 1998-06-23 1998-06-23 半導体装置及びその製造方法 Pending JP2000012687A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP10176166A JP2000012687A (ja) 1998-06-23 1998-06-23 半導体装置及びその製造方法
US09/208,477 US6531737B2 (en) 1998-06-23 1998-12-10 Semiconductor device having an improved interlayer contact and manufacturing method thereof
DE19907070A DE19907070C2 (de) 1998-06-23 1999-02-19 Halbleiterkontakt und zugehöriges Herstellungsverfahren
KR1019990005989A KR100328536B1 (ko) 1998-06-23 1999-02-23 향상된 층간 콘택을 가지는 반도체 디바이스

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10176166A JP2000012687A (ja) 1998-06-23 1998-06-23 半導体装置及びその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008257553A Division JP2009065176A (ja) 2008-10-02 2008-10-02 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2000012687A true JP2000012687A (ja) 2000-01-14
JP2000012687A5 JP2000012687A5 (ja) 2005-10-20

Family

ID=16008827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10176166A Pending JP2000012687A (ja) 1998-06-23 1998-06-23 半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US6531737B2 (ja)
JP (1) JP2000012687A (ja)
KR (1) KR100328536B1 (ja)
DE (1) DE19907070C2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020002007A (ko) * 2000-06-29 2002-01-09 박종섭 반도체 소자의 콘택홀 형성방법
JP2002134705A (ja) * 2000-10-25 2002-05-10 Sony Corp 半導体装置
JP2003037115A (ja) * 2001-07-25 2003-02-07 Nec Corp 半導体装置の製造方法
KR100743957B1 (ko) * 2004-03-19 2007-07-30 가부시키가이샤 리코 용기 수납 장치, 이송 장치, 화상 형성 장치 및 용기 고정방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6335249B1 (en) * 2000-02-07 2002-01-01 Taiwan Semiconductor Manufacturing Company Salicide field effect transistors with improved borderless contact structures and a method of fabrication
US7049667B2 (en) 2002-09-27 2006-05-23 Hrl Laboratories, Llc Conductive channel pseudo block process and circuit to inhibit reverse engineering
US6979606B2 (en) * 2002-11-22 2005-12-27 Hrl Laboratories, Llc Use of silicon block process step to camouflage a false transistor
AU2003293540A1 (en) * 2002-12-13 2004-07-09 Raytheon Company Integrated circuit modification using well implants
US7242063B1 (en) 2004-06-29 2007-07-10 Hrl Laboratories, Llc Symmetric non-intrusive and covert technique to render a transistor permanently non-operable
KR100683852B1 (ko) * 2004-07-02 2007-02-15 삼성전자주식회사 반도체 소자의 마스크롬 소자 및 그 형성 방법
US8168487B2 (en) 2006-09-28 2012-05-01 Hrl Laboratories, Llc Programmable connection and isolation of active regions in an integrated circuit using ambiguous features to confuse a reverse engineer
US8664050B2 (en) 2012-03-20 2014-03-04 International Business Machines Corporation Structure and method to improve ETSOI MOSFETS with back gate
CN103594417A (zh) * 2012-08-13 2014-02-19 中芯国际集成电路制造(上海)有限公司 互连结构的制作方法
US9029940B2 (en) 2013-01-18 2015-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical tunneling field-effect transistor cell
US9159826B2 (en) 2013-01-18 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical tunneling field-effect transistor cell and fabricating the same
US10534045B2 (en) * 2017-09-20 2020-01-14 Texas Instruments Incorporated Vertical hall-effect sensor for detecting two-dimensional in-plane magnetic fields

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4566914A (en) 1983-05-13 1986-01-28 Micro Power Systems, Inc. Method of forming localized epitaxy and devices formed therein
SE8603126L (sv) 1985-08-05 1987-02-06 Rca Corp Cmos-integrerad krets och metod att tillverka en sadan
JPS62190847A (ja) 1986-02-18 1987-08-21 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
DE4337355C2 (de) 1993-11-02 1997-08-21 Siemens Ag Verfahren zur Herstellung eines Kontaktlochs zu einem dotierten Bereich
US5492858A (en) * 1994-04-20 1996-02-20 Digital Equipment Corporation Shallow trench isolation process for high aspect ratio trenches
KR0126640B1 (ko) 1994-05-07 1998-04-02 김주용 반도체소자 및 그 제조방법
WO1996024160A2 (en) 1995-01-30 1996-08-08 Philips Electronics N.V. Method of manufacturing a semiconductor device with a semiconductor body with field insulation regions provided with recessed connection conductors
JP3022744B2 (ja) * 1995-02-21 2000-03-21 日本電気株式会社 半導体装置及びその製造方法
US5652176A (en) * 1995-02-24 1997-07-29 Motorola, Inc. Method for providing trench isolation and borderless contact
JPH08277938A (ja) 1995-04-06 1996-10-22 Daihatsu Motor Co Ltd オイルフィラーキャップのシール構造
US5976769A (en) * 1995-07-14 1999-11-02 Texas Instruments Incorporated Intermediate layer lithography
DE19629736C2 (de) 1996-01-26 2000-12-14 Mitsubishi Electric Corp Halbleitereinrichtung mit selbstjustierendem Kontakt und Herstellungsverfahren dafür
US5703391A (en) 1996-06-27 1997-12-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having element isolating insulating film in contact hole
JP2924814B2 (ja) * 1996-09-26 1999-07-26 日本電気株式会社 半導体装置の製造方法
JPH10106973A (ja) 1996-09-27 1998-04-24 Nec Corp 半導体装置およびその製造方法
US6018180A (en) * 1997-12-23 2000-01-25 Advanced Micro Devices, Inc. Transistor formation with LI overetch immunity
US6018184A (en) * 1998-01-22 2000-01-25 Micron Technology, Inc. Semiconductor structure useful in a self-aligned contact having multiple insulation layers of non-uniform thickness

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020002007A (ko) * 2000-06-29 2002-01-09 박종섭 반도체 소자의 콘택홀 형성방법
JP2002134705A (ja) * 2000-10-25 2002-05-10 Sony Corp 半導体装置
JP4514006B2 (ja) * 2000-10-25 2010-07-28 ソニー株式会社 半導体装置
JP2003037115A (ja) * 2001-07-25 2003-02-07 Nec Corp 半導体装置の製造方法
JP4733869B2 (ja) * 2001-07-25 2011-07-27 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR100743957B1 (ko) * 2004-03-19 2007-07-30 가부시키가이샤 리코 용기 수납 장치, 이송 장치, 화상 형성 장치 및 용기 고정방법

Also Published As

Publication number Publication date
DE19907070C2 (de) 2003-08-21
DE19907070A1 (de) 2000-01-13
KR100328536B1 (ko) 2002-03-25
KR20000005599A (ko) 2000-01-25
US20010042892A1 (en) 2001-11-22
US6531737B2 (en) 2003-03-11

Similar Documents

Publication Publication Date Title
KR100437856B1 (ko) 모스 트랜지스터 및 이를 포함하는 반도체 장치의 형성방법.
US7250655B2 (en) MOS transistor having a T-shaped gate electrode
JP2000012687A (ja) 半導体装置及びその製造方法
US5960318A (en) Borderless contact etch process with sidewall spacer and selective isotropic etch process
US6297109B1 (en) Method to form shallow junction transistors while eliminating shorts due to junction spiking
JP3102405B2 (ja) 半導体装置の製造方法
US6667204B2 (en) Semiconductor device and method of forming the same
US5150178A (en) Gate structure for a semiconductor memory device
US7518214B2 (en) Semiconductor device and method of fabricating the same
US8268688B2 (en) Production of VDMOS-transistors having optimized gate contact
KR100275739B1 (ko) 역방향 자기정합 구조의 트랜지스터 및 그 제조방법
US20020033536A1 (en) Semiconductor device and manufacturing method thereof
JP2009065176A (ja) 半導体装置及びその製造方法
JPH0923007A (ja) 半導体装置およびその製造方法
JP3469616B2 (ja) 半導体装置製造方法
JPH10223560A (ja) 半導体装置及びその製造方法
KR100307296B1 (ko) 반도체장치의 콘택 형성방법
CN117174677A (zh) 半导体结构及其制造方法
KR20070032473A (ko) 반도체 소자의 제조방법
JPH0997838A (ja) 半導体装置及びその製造方法
JPH07130892A (ja) 半導体不揮発性記憶装置およびその製造方法
JPH05267619A (ja) 半導体装置および半導体装置の製造方法
JP2003273349A (ja) 半導体装置の製造方法
JPH10189726A (ja) 半導体装置の製造方法
KR20010036819A (ko) 트렌치 및 메사 조합형 실리콘-온-인슐레이터 소자 및 그 제조방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050621

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080812

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081209