JPH07123067A - 多重化装置 - Google Patents

Abstract

(57)【要約】 【目的】複数の多重化バスを介して複数の低速ディジタ
ル信号を、多重化／分離部に収容する。 【構成】複数の低速側伝送路８より入力する複数低速デ
ィジタル信号は、それぞれ低速側インタフェ−ス回路５
により信号形式を変換され、バス制御回路６の制御下
で、上り方向の多重化バス上１の一次多重化信号中の指
定されたタイムスロットに多重される。高速多重部４
は、複数の上り方向の多重化バス１上の一次多重化信号
を収集し、さらに所定の信号レベルまで多重化し、二次
多重化信号として、高速伝送路インタフェ−スを持つ高
速インタフェ−ス部１０に送出する。高速インタフェ−
ス部１０は、高速多重部４からの二次多重化信号を受信
し、高速伝送路信号１１のインタフェ−スに整合するよ
うに変換され、この信号を高速伝送路信号１１に送出す
る。 【効果】多重化バスを用いたバス接続により、低速イン
タフェ−ス回路基盤を接続するので装置を小型化するこ
とができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディジタル通信網にお
いて、複数の低速伝送路と高速伝送路との間のデジタル
信号の多重化および分離を行う多重化装置に関するもの
である。

【０００２】

【従来の技術】ディジタル通信網において、複数の低速
伝送路と高速伝送路との間のデジタル信号の多重化およ
び分離を行う従来の多重化装置の技術としては、たとえ
ば、「ディジタル網の伝送施設設計、寺西、北村共著
（電気通信協会）」等に記載された技術が知られてい
る。

【０００３】図１５に、このような従来の多重化装置の
構成を示す。

【０００４】図示するように、多重化装置４０は、低速
ディジタル信号４１を収容し多重化に適した信号への変
換および逆変換を行なう低速インタフェ−ス部４３、低
速インタフェ−ス部４３より送出される信号を収集し、
多重分離変換を行なう多重分離部４４、高速伝送路４２
とのインタフェ−スを担うつ高速インタフェ−ス部４５
によって構成される。

【０００５】そして、図示するように多重分離部４４
は、個々の低速インタフェ−ス部４１との信号の授受
を、個別信号線により行なっている。

【０００６】さて、図１６に示すように、多重化装置に
入力される低速ディジタル信号（入力信号Ａ、Ｂ、Ｃ）
は、それぞれ対応する低速インタフェ−ス部４３によっ
て装置内の持つ基準位相に同期化された後に多重分離部
４４に送出される。多重分離部４４においては、高速伝
送路４２に同期したクロックで逐次、低速インタフェ−
ス部から送られてくる信号を読み出すことによって、複
数の低速ディジタル信号を、多重化することにより多重
信号Ｎに変換し、高速伝送路４２に送出する。

【０００７】また、高速伝送路４２より入力する高速デ
ジタル信号は、これとは逆に多重分離部４４で分離さ
れ、低速インタフェ−ス部４３よりそれぞれ、対応する
低速伝送路に送出される。

【０００８】

【発明が解決しようとする課題】さて、このように、従
来の多重化装置においては、多重分離部４４が、低速イ
ンタフェ−ス部４３毎に、個々に信号の授受を行なう。

【０００９】しかし、このような構成では、各低速イン
タフェ−ス回路４４の、多重化装置内の、多重分離部４
４との接続点は個別に設ける必要がある。

【００１０】このため、多重化装置は、大型化する傾向
があった。また、個別に設けられた接続点によって、多
重化部４４と個々の低速インタフェ−ス部４３との関係
が、ある程度規定されてしまう場合があり、フレキシブ
ルな多重化や分離が行なうのが困難であったという問題
もあった。

【００１１】そこで、本発明は、よりフレキシビリティ
に富んだ多重化、分離を行うことのできる、より小型化
に適した構成の多重化装置を提供することを目的とす
る。

【００１２】

【課題を解決するための手段】前記目的達成のために、
本発明は、ディジタル信号を伝送する複数の低速伝送路
と、ｎ次群レベルのデジタル信号フレ−ムを伝送する高
速伝送路とを収容し、収容した複数の低速伝送路によっ
て伝送される複数のデジタル信号と、高速伝送路によっ
て伝送されるｎ次群レベルのデジタル信号フレ−ムとの
間の、多重化および分離を行う多重化装置であって、そ
れぞれが前記低速伝送路を収容する複数の低速インタフ
ェ−ス回路と、それぞれが、前記複数の低速インタフェ
−ス回路のうちの１以上の前記低速インタフェ−ス回路
をバス接続し、ｋ（ｋ＜ｎ）次群レベルのデジタル信号
フレ−ムを伝送する複数の多重化バスと、前記複数の多
重化バスと、ｎ次群レベルのデジタル信号フレ−ムを伝
送する高速信号線を収容し、収容した前記複数の多重化
バスによって伝送される複数のｋ次群レベルのデジタル
信号フレ−ムと、高速信号線によって伝送されるｎ次群
レベルのデジタル信号フレ−ムとの間の、多重化および
分離を行う多重分離部と、前記ｎ次群レベルのデジタル
信号フレ−ムを、前記高速伝送路に接続するための高速
インタフェ−ス回路と、各低速インタフェ−ス回路に、
当該低速インタフェ−ス回路が接続する多重化バス上の
前記ｋ次群レベルのデジタル信号フレ−ムのタイムスロ
ットを割り当てる割り当て手段とを有し、前記複数の低
速インタフェ−ス回路は、収容した低速伝送路によって
伝送されるデジタル信号を格納した、ｍ（ｍ≦ｋ）次群
レベルのデジタル信号フレ−ムを当該低速インタフェ−
ス回路が接続している多重化バス上の前記ｋ次群レベル
のデジタル信号フレ−ムの、当該低速インタフェ−ス回
路が割り当てられたタイムスロットに送出し、当該低速
インタフェ−ス回路が接続している多重化バス上の前記
ｋ次群レベルのデジタル信号フレ−ムの、当該低速イン
タフェ−ス回路が割り当てられたタイムスロットから、
ｍ次群レベルのデジタル信号フレ−ムを分離し、ｍ次群
レベルのデジタル信号フレ−ム中のデジタル信号を収容
した前記低速伝送路に送出することを特徴とする多重化
装置を提供する。

【００１３】

【作用】本発明に係る多重化装置によれば、多重化バス
によるバス接続で複数の低速インタフェ−ス回路を接続
し、それぞれの低速インタフェ−ス回路と多重分離部を
多重化バス上の、任意に各低速インタフェ−ス回路に割
り当てることのできるタイムスロットを用いて接続す
る。

【００１４】このため、装置を小型化でき、また、低速
インタフェ−ス回路の実装に関し、制限が緩和されと共
に、よりフレキシビリティに富んだ多重化、分離を行う
ことができる。

【００１５】

【実施例】以下、本発明に係る多重化装置一実施例を、
ＳＯＮＥＴ（Synchronous Optical NETwork）への適用
を例にとり説明する。

【００１６】ここで、ＳＯＮＥＴは、米国のＢｅｌｌ
ｃｏｒｅによって提案された、広帯域ＩＳＤＮ(B-ISDN)
の一具体例である。

【００１７】まず、本発明に係る多重化装置の第１の実
施例について説明する。

【００１８】図１に、本第１実施例に係る多重化装置の
構成を示す。

【００１９】図１中、８は低速伝送路、１、２は低速伝
送路８の信号を多重化した一次多重化信号を伝送する多
重化バス、１２は一次多重化信号をさらに多重化した二
次多重化信号を伝送する高速信号線、１１は高速伝送路
である。

【００２０】また、３は各種低速ディジタル伝送路を収
容する低速インタフェ−ス回路基盤、４は多重化バス
１、２上の一次多重化信号と高速信号線１２上の二次多
重化信号との間の多重化、分離を行う高速多重分離部、
１０は高速伝送路１１と高速信号線１２との間のインタ
フェ−スの変換を担う高速インタフェ−ス部である。

【００２１】また、低速インタフェ−ス回路基盤３中、
５は低速側伝送路とのインタフェ−スを担う低速インタ
フェ−ス回路、６は低速側伝送路８より受信した低速デ
ィジタル信号を上り方向の多重化バス１上の一次多重化
信号中の割り当てられたタイムスロットに出力し、下り
方向の多重化バス２上の一次多重化信号中の割り当てら
れたタイムスロットに存在する、低速側伝送路８に送出
するディジタル信号を受け取る制御を行なうバス制御回
路、７はデジタル信号の多重化バス１、２とのインタフ
ェ−スを担うバッファ回路である。低速インタフェ−ス
回路５は、低速側伝送路８上の信号と、多重化バス１、
２上の信号との間の、速度変換や形式の変換も行う。な
お、多重化バス１、２上には、所定の形式のフレ−ム単
位にデジタル信号が多重化される。この点については、
改めて後述する。

【００２２】さて、図１において、低速側伝送路８より
入力する低速ディジタル信号は、低速側インタフェ−ス
回路５により信号形式を変換され、バス制御回路６の制
御下で、上り方向の多重化バス上１の一次多重化信号中
の指定されたタイムスロットに多重される。高速多重部
４は、複数の上り方向の多重化バス１上の一次多重化信
号を収集し、さらに所定の信号レベルまで多重化し、二
次多重化信号として、高速伝送路インタフェ−スを持つ
高速インタフェ−ス部１０に送出する。高速インタフェ
−ス部１０は、高速多重部４からの二次多重化信号を受
信し、高速伝送路信号１１のインタフェ−スに整合する
ように変換され、この信号を高速伝送路信号１１に送出
する。

【００２３】逆に、多重化装置が受信する該高速伝送路
信号１１は、高速インタフェ−ス部１０で受信され、送
出時とは逆の変換がされた後、高速多重分離部４に二次
多重化信号として送出される。高速多重分離部４は、二
次多重化信号を複数の１次多重化信号に分離し、それぞ
れ所定の下り方向の多重化バス２に送出する。低速イン
タフェ−ス回路基盤３は、下り方向の多重化バス２上の
指定されたタイムスロットの信号を取り込み、低速イン
タフェ−ス回路５で、低速側伝送路８に整合したディジ
タル信号に変換し、低速デイジタル信号として低速側伝
送路８に送出される。

【００２４】さて、ここで、各低速インタフェ−ス回路
基盤３のバス制御回路６の行う、多重化バス１上の一次
多重化信号へのデジタル信号の多重化、多重化バス１上
の一次多重化信号からのデジタル信号の分離の制御につ
いて図２を用いて説明する。

【００２５】図２において、ＣＬＫは多重バス１、２に
同期したクロック、ＦＰは多重バス上のフレ−ムの先頭
位置を示すフレ−ムパルス、ＢＵＳ ＤＡＴＡは多重化
バス１または多重化バス２上の一次多重化信号信号、Ｂ
ＵＳＣＮＴ１〜７は、それぞれ異なる７つの低速インタ
フェ−ス基盤３に、それぞれ割り当てられた７つのタイ
ムスロットのタイミングを、それぞれ指定する制御信号
である。ＢＵＳＣＮＴ１〜７は、対応するタイムスロッ
トが割り当てられている７つの低速インタフェ−ス基盤
３のバス制御回路６が、それぞれの設定に応じてそれぞ
れ生成する。なお、この設定は、容易に変更することが
できる。

【００２６】ＢＵＳＣＮＴ１に対応するタイムスロット
が割り当てられている低速インタフェ−ス回路基盤３
は、ＢＵＳＣＮＴ１が指定するタイミングで、バスバッ
ファ７を制御し、低速インタフェ−ス回路５よりの信号
を多重化バス１に出力する。

【００２７】また、ＢＵＳＣＮＴ１に対応するタイムス
ロットが割り当てられている低速インタフェ−ス回路基
盤３の低速インタフェ−ス回路５は、ＢＵＳＣＮＴ１が
指定するタイミングで多重化バス２上より信号を取り込
む。なお、各低速インタフェ−ス回路基盤３は、多重バ
ス１と多重バス２、すなわち、出力と取り込みについ
て、それぞれ、異なるタイミングで行うようにしてもよ
い。この場合には、２つの異なるタイミングの制御信号
ＢＵＳＣＮＴを生成し、出力と取り込みについて、それ
ぞれ用いるようにする。

【００２８】ところで、本第１実施例では、各低速イン
タフェ−ス回路基盤３は、一次群伝送回線である 1.544
Mb/s (DS1)を４回線収容する。

【００２９】各低速インタフェ−ス回路基盤３の低速イ
ンタフェ−ス回路は、各回線の信号を、図３（ａ）に示
すVT1.5/TU-11フレ−ムに格納し、これを４つの回線に
ついて図示するように多重化し、図４（ｂ）に示すVT G
roup/TUG2フレ−ムを構成する。なお、VT1.5/TU-11フレ
−ム図３（ａ）中の、一つの区画は１オクテットを表し
ている。

【００３０】そして、多重化バス１、２上では、７つの
低速インタフェ−ス回路基盤が出力する７つのVT Group
/TUG2 フレ−ムを図示するように多重化し、51.84Mb/s
のSTS-1/STM-0フレ−ムを構成する。

【００３１】多重化分離部４は、接続する複数の多重化
バス１、２上のSTS-1/STM-0フレ−ムと、Ｎ個のSTS-1/S
TM-0フレ−ムを多重したＮ×51.84Mb/sのSTS-Ｎフレ−
ムとの間の同期オクテット多重方式による多重分離を行
う。

【００３２】ところで、前記７つの低速インタフェ−ス
回路基盤３と、これらに割り当てる多重化バス１、２上
のタイムスロットとの関係は、図４に示すように任意に
変更設定することができる。

【００３３】また、ひとつの低速インタフェ−ス回路基
盤３に複数のタイムスロットすなわち複数のVT Group/T
UG2 フレ−ムを割り当てることもできる。

【００３４】したがい、ＤＳ１（1.544Mb/s）、ＤＳ２
（6.312Mb/s）、ＤＳ３（44.736Mb/s）、ＯＣ１（51.84
Mb/s）等を収容する各種低速インタフェ−ス回路３を、
１つの多重化バス１、２を用いる全ての低速インタフェ
−ス回路基盤３の低速伝送路８側の総回線容量が超えな
い範囲で、同じ系統の多重化バス１、２に接続して、任
意に用いることができる。なお、先に図３に示した多重
化バス１への多重化の方式は、ＳＯＮＥＴにおけるＤＳ
１（1.544Mb/s）、ＤＳ２（6.312Mb/s）、ＤＳ３（44.7
36Mb/s）、光ファイバを用いたＯＣ１（51.84Mb/s）のS
TS-1/STM-0フレ−ムへの多重化の規定に整合している。

【００３５】以下、本発明に係る多重化装置の第２の実
施例について説明する。

【００３６】図５に、本第２実施例に係る多重化装置の
構成を示す。

【００３７】図示するように、本第２実施例は、前述し
たＳＴＳ−１レベルの多重化バス１、２を用い、そこに
ＯＣ−１（51.84Mb/s）１系統を、それぞれ収容する複
数の低速インタフェ−ス回路基盤３ａを接続したもので
ある。

【００３８】通常、ここで、ＯＣ−１が１系統で多重化
バス１、２は、一杯ととなるが、本第２実施例では、各
ＯＣ−１に、ＳＴＳ−１フレ−ムを構成する２８個のVT
1.5/TU-11フレ−ムを分割して割り当て、各ＯＣ−１は
割り当てられた数のVT1.5/TU-11フレ−ム相当量の伝送
のみを行わせる。これにより、光ファイバで回線を延長
して伝送する Fiber Extention 機能を実現することが
可能となる。

【００３９】図５では、ＯＣ−１（51.84Mb/s）１系統
を、それぞれ収容する２つの低速インタフェ−ス回路基
盤３ａを用い、VT1.5(DS-1) が２８回線あるＳＴＳ−１
レベルの信号を一方にａ回線、他方にｂ回線を割り振っ
ている（但し、ａ＋ｂ≦２８）。

【００４０】この割り振り数および、割り振るVT1.5(DS
-1)フレ−ムは、図６に示すように、各バス制御回路６
からの制御信号であるＢＵＳＣＮＴのタイミングを変更
するのみで、自由に設定することができる。

【００４１】なお、１系統のＯＣ−１を収容するインタ
フェ−ス回路基盤３ａは、２重化構成とするのが好まし
い。

【００４２】このように、本第２実施例によれば、ＳＴ
Ｓ−１フレ−ムを、任意数のVT1.5(DS-1)フレ−ム毎に
振り空け、光ファイバを用いて異なる地点に、そのまま
中継することができる。

【００４３】以下、本発明に係る多重化装置の第３の実
施例について説明する。

【００４４】図７に、本第３実施例に係る多重化装置の
構成を示す。

【００４５】図示するように、本第３実施例に係る多重
化装置は、前記第１の実施例の多重化装置に、タイムス
ロットの入替えを行なうタイムスロット変換部９を追加
したものである。

【００４６】さて、高速伝送路上の、割り当てられたタ
イムスロットのみを用いる分岐挿入型の多重化装置にお
いては、通常全ての回線を分岐挿入することは無い。し
たがい、未使用タイムスロットが生じることになる。

【００４７】そこで、本実施例では、この未使用タイム
スロットを利用して、低速インタフェ−ス回路基盤３間
を接続し、多重化装置に接続する低速伝送路８間の回線
設定機能（ヘアピンコネクション機能）を実現する。

【００４８】すなわち、回線設定する低速ディジタル信
号入力している一方の低速インタフェ−ス回路基盤３
は、これを前述したように多重化バス１上の一次多重化
信号に多重する。一次多重化信号は、高速多重分離部４
で二次多重化信号に多重化されてタイムスロット変換部
部５に入力される。タイムスロット変換部部５は、入力
する二次多重化信号中の回線設定する低速ディジタル信
号を、下り方向の一次多重化信号の回線設定先に応じた
未使用タイムスロットに入替え、高速多重分離部４に戻
す。

【００４９】この信号は、高速多重分離部４で複数の一
次多重化信号に分離され、それぞれ、複数の多重化バス
３に送出される。

【００５０】そして、回線設定する低速ディジタル信号
入力している他方の低速インタフェ−ス回路基盤３は、
前述したように、多重化バス上の任意のタイムスロット
を取り込み、接続している低速伝送路８に送出する。

【００５１】図８、９に、本第４実施例における多重化
バス１、２上のようす示す。

【００５２】なお、図８、９では、説明を明瞭にするた
めに各多重化バス１、２には低速ディジタル信号が２多
重されている場合について示した。

【００５３】さて、図８に示すように、多重化バス＃２
（１）に接続する２番目の低速インタフェ−ス回路基盤
３によって、多重化バス＃２（１）上に多重化されたＤ
ＡＴＡ２−２は、高速多重分離部４で二次多重化信号に
多重化されてタイムスロット変換部部５に入力される。
タイムスロット変換部部５は、入力する二次多重化信号
中のＤＡＴＡ２−２を、図１０に示すように、下り方向
の一次多重化信号の、多重化バス＃３（３）に接続する
１番目の低速インタフェ−ス回路基盤３に対応するタイ
ムスロットに入替え、高速多重分離部４に戻す。

【００５４】この信号は、高速多重分離部４で複数の一
次多重化信号に分離され、それぞれ、複数の多重化バス
＃１、＃２、＃３に送出される。ＤＡＴＡ２−２は、多
重化バス＃３（２）に接続する１番目の低速インタフェ
−ス回路基盤３に対応するタイムスロットに入れられて
いるので、ＤＡＴＡ２−２を含む一次多重化信号は、多
重化バス＃３（２）に送出される。また、ＤＡＴＡ２−
２は、多重化バス＃３（２）に接続する１番目の低速イ
ンタフェ−ス回路基盤３に対応するタイムスロットに送
出される。したがい、ＤＡＴＡ２−２は、多重化バス＃
３（２）に接続する１番目の低速インタフェ−ス回路基
盤３によって取り込まれる。

【００５５】また、多重化バス＃３（２）に接続する１
番目の低速インタフェ−ス回路基盤３の送出するＤＡＴ
Ａ３−１も、これと同様にして、多重化バス＃２（１）
に接続する２番目の低速インタフェ−ス回路基盤３によ
って取り込まれる。

【００５６】ＤＡＴＡ２−２、ＤＡＴＡ３−１以外は、
前記第１実施例と同様にして、高速伝送路９に送出され
る。

【００５７】さて、このような、ヘヤピンコネクション
によって、図１０に示すような回線接続形態が可能とな
る。

【００５８】すなわち、いま、多重化装置に低速デジタ
ル信号を入出力する入出力ポ−ト１〜７のうち、入出力
ポ−ト２〜７は、高速伝送路上で未使用となるタイムス
ロットに対応する空きポ−トとすると、これを利用し
て、図示するように、入出力ポ−ト２を入出力ポ−ト６
に、入出力ポ−ト３を入出力ポ−ト７に、入出力ポ−ト
４を入出力ポ−ト５に、それぞれ折り返して送り出すこ
とができるようになる。入出力ポ−ト１については、実
際に多重分離され高速デジタル伝送路と接続される。

【００５９】このように、本第４実施例によれば、低速
ディジタル信号間の相互接続であるヘアピンコネクショ
ンが実現できる。また、また、終端型に多重化装置にお
いても、空きスロットを適宜用いて同様にヘアピンコネ
クションを実現することができる。

【００６０】なお、先に図４に示したように、各低速イ
ンタフェ−ス回路基盤への多重化バス１、２上のタイム
スロットの割り当ては、任意に設定することができる。

【００６１】以下、本発明の第４に実施例について説明
する。

【００６２】図１１に、本第４実施例に係る多重化装置
の構成を示す。

【００６３】図示するように、本第４実施例は、前述し
た第２実施例に係る多重化装置に、前記第３実施例で説
明したタイムスロット変換部９を追加したものである。

【００６４】前述したように、ヘヤピンコネクション
は、次のように実現される。すなわち、低速インタフェ
−ス回路基盤３に入力された信号は多重化バス１上に多
重され、高速多重変換部４で多重された後、タイムスロ
ット変換部９により変換されて所定の多重化バス２に戻
される。そして、低速インタフェ−ス回路基盤３では必
要なタイムスロットの信号のみを多重化バス２より取り
込み、伝送路信号８を介して送出する。

【００６５】なお、多重化装置で直接、回線接続しない
信号は、高速インタフェ−ス部１０に接続され、高速伝
送路に送出される。

【００６６】さて、ここで、このような信号の流れを図
１２に模式的に表す。

【００６７】図１２において、２６は多重化装置１、２
７は他局の多重化装置、３０は低速ディジタル信号であ
る。なお、この逆の信号の流れも原理は全く同様であ
る。このように、本第４実施例によれば、任意の異種低
速インタフェ−ス間での信号のやり取り、あるいは、速
度変換が可能となる。

【００６８】ところで、本第１〜第４実施例に係る多重
化装置を用いて、図１３に示すネットワ−クを構成する
ことができる。

【００６９】図１３において、３１は多重化装置１、３
２は多重化装置２、３３は高速伝送路信号、３４は３３
以下の高速伝送路信号、３５は低速ディジタル信号であ
る。このような構成において、本第４実施例に係る多重
化装置によって、１ネットワ−クからの信号の分岐、あ
るいは挿入、または、ネットワ−ク間の信号の授受が可
能となる。

【００７０】ところで、前記第１〜第４実施例におい
て、図１４に示すように、複数の低速インタフェ−ス回
路基盤３についての受信側の制御信号ＢＵＳＣＮＴを、
多重化バス上の同一のタイムスロットのタイミングに設
定すれば、複数の該低速インタフェ−ス回路３に同一の
信号を受信する１：Ｎの同時通信を実現することができ
る。

【００７１】ここで、Ｎは、一つの多重化バス２に接続
する低速インタフェ−ス回路基盤３の最大数以下で任意
に設定することができる。

【００７２】また、複数の同時通信、たとえば１：Ｎ'
と１：Ｎ''を実現することができる。Ｎ'とＮ''は、Ｎ'
＋Ｎ''が一つの多重化バス２に接続する低速インタフェ
−ス回路基盤３の最大数以下で任意に設定することがで
きる。

【００７３】図１４では、ＢＵＳＣＮＴ２、３、４に対
応する３つの低速インタフェ−ス回路基盤３のグル−プ
と、ＢＵＳＣＮＴ５、６に対応つの低速インタフェ−ス
回路基盤３が、それぞれ同じ信号を受信している。

【００７４】以上説明してきたように、本実施例によれ
ば、複数の低速デイジタル信号を多重する際に、多重化
フレ−ムのフォ−マットを持った多重化バスを用い、低
速インタフェ−ス回路が多重化バス上の任意のタイムス
ロットにアクセスすることで信号の多重を行なってい
る。また、信号を分離する際には、多重化バス上の所定
の信号のみを分離するように制御を行なう。したがい、
複数の種類のディジタル信号を多重分離する際、装置の
同一実装位置で異種低速インタフェ−ス回路基盤を容易
に互換可能とすることができ、フレキシブルな実装形態
を実現することができる。

【００７５】また、多重化バス及び、タイムスロット変
換部を用い、多重化レベルでのタイムスロット入替えを
行なった後に分離方向に信号を送り返すことにより、低
速ディジタル信号間での相互接続、すなわちヘアピンコ
ネクション機能を実現、あるいは異種の低速ディジタル
インタフェ−ス間の相互接続を行なう、インタフェ−ス
種別変換機能を実現することができる。

【００７６】また、多重化バスに許容される回線容量に
対して、その回線容量と同等若しくはそれ以下の回線容
量を持った低速ディジタル信号に、任意にバス上の回線
を割り振るル−ティング機能、１：Ｎの同時受信機能を
実現することができる。

【００７７】

【発明の効果】以上のように、本発明によれば、よりフ
レキシビリティに富んだ多重化、分離を行うことのでき
る、より小型化に適した構成の多重化装置を提供するこ
とができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係る多重化装置の構成
を示すブロック図である。

【図２】本発明の第１の実施例に係る多重化装置の動作
例を示すタイムチャ−トである。

【図３】本発明の第１の実施例に係る多重化装置におい
て利用するフレ−ムのフォ−マットを示す説明図であ
る。

【図４】本発明の第１の実施例に係る多重化装置の他の
動作例を示すタイムチャ−トである。

【図５】本発明の第２の実施例に係る多重化装置の構成
を示すブロック図である。

【図６】本発明の第２の実施例に係る多重化装置の動作
例を示すタイムチャ−トである。

【図７】本発明の第３の実施例に係る多重化装置の構成
を示すブロック図である。

【図８】本発明の第３の実施例に係る多重化装置の送信
側動作例を示すタイムチャ−トである。

【図９】本発明の第３の実施例に係る多重化装置の受信
側動作例を示すタイムチャ−トである。

【図１０】本発明の第３の実施例に係る多重化装置にお
ける信号の流れを模式的に示した説明図である。

【図１１】本発明の第４の実施例に係る多重化装置の構
成を示すブロック図である。

【図１２】本発明の第４の実施例に係る多重化装置にお
ける信号の流れを模式的に示した説明図である。

【図１３】本発明の実施例に係る多重化装置を用いて構
成したネットワ−クシステムの構成を示すブロック図で
ある。

【図１４】本発明の実施例に係る多重化装置の同時通信
動作を示すタイムチャ−トである。

【図１５】従来の多重化装置の構成を示すブロック図で
ある。

【図１６】従来の多重化装置の動作を示すタイムチャ−
トである。

【符号の説明】

１ 上り方向の多重化バス ２ 下り方向の多重化バス ３ 低速インタフェ−ス回路基盤 ４ 高速多重分離部 ５ 低速インタフェ−ス回路 ６ バス制御回路 ７ バッファ回路 ８ 低速ディジタル信号 ９ タイムスロット変換部

───────────────────────────────────────────────────── フロントページの続き (72)発明者 マイケル ライト 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所情報通信事業部内

Claims (6)

【特許請求の範囲】
1. 【請求項１】ディジタル信号を伝送する複数の低速伝送
   路と、ｎ次群レベルのデジタル信号フレ−ムを伝送する
   高速伝送路とを収容し、収容した複数の低速伝送路によ
   って伝送される複数のデジタル信号と、高速伝送路によ
   って伝送される、ｎ次群レベルのデジタル信号フレ−ム
   との間の、多重化および分離を行う多重化装置であっ
   て、 それぞれが前記低速伝送路を収容する複数の低速インタ
   フェ−ス回路と、 それぞれが、前記複数の低速インタフェ−ス回路のうち
   の１以上の前記低速インタフェ−ス回路をバス接続し、
   ｋ（ｋ＜ｎ）次群レベルのデジタル信号フレ−ムを伝送
   する複数の多重化バスと、 前記複数の多重化バスと、ｎ次群レベルのデジタル信号
   フレ−ムを伝送する高速信号線を収容し、収容した前記
   複数の多重化バスによって伝送される複数のｋ次群レベ
   ルのデジタル信号フレ−ムと、高速信号線によって伝送
   されるｎ次群レベルのデジタル信号フレ−ムとの間の、
   多重化および分離を行う多重分離部と、 前記ｎ次群レベルのデジタル信号フレ−ムを、前記高速
   伝送路に接続するための高速インタフェ−ス回路と、 各低速インタフェ−ス回路に、当該低速インタフェ−ス
   回路が接続する多重化バス上の前記ｋ次群レベルのデジ
   タル信号フレ−ムのタイムスロットを割り当てる割り当
   て手段とを有し、 前記複数の低速インタフェ−ス回路は、収容した低速伝
   送路によって伝送されるデジタル信号を格納した、ｍ
   （ｍ≦ｋ）次群レベルのデジタル信号フレ−ムを当該低
   速インタフェ−ス回路が接続している多重化バス上の前
   記ｋ次群レベルのデジタル信号フレ−ムの、当該低速イ
   ンタフェ−ス回路が割り当てられたタイムスロットに送
   出し、当該低速インタフェ−ス回路が接続している多重
   化バス上の前記ｋ次群レベルのデジタル信号フレ−ム
   の、当該低速インタフェ−ス回路が割り当てられたタイ
   ムスロットから、ｍ次群レベルのデジタル信号フレ−ム
   を分離し、ｍ次群レベルのデジタル信号フレ−ム中のデ
   ジタル信号を収容した前記低速伝送路に送出することを
   特徴とする多重化装置。
2. 【請求項２】請求項１記載の多重化装置であって、 前記複数の低速インタフェ−ス回路のうちも、少なくと
   も一つの低速インタフェ−ス回路は、前記デジタル信号
   としてｊ個のｉ（ｊ×ｉ≦ｍ）次群レベルのデジタル信
   号フレ−ムを伝送する１以上の低速伝送路を収容し、収
   容した低速伝送路によって伝送されたｉ次群レベルのデ
   ジタル信号フレ−ムを多重化して作成した、ｍ次群レベ
   ルのデジタル信号フレ−ムを当該低速インタフェ−ス回
   路が接続している多重化バス上の前記ｋ次群レベルのデ
   ジタル信号フレ−ムの、当該低速インタフェ−ス回路が
   割り当てられたタイムスロットに送出し、当該低速イン
   タフェ−ス回路が接続している多重化バス上の前記ｋ次
   群レベルのデジタル信号フレ−ムの、当該低速インタフ
   ェ−ス回路が割り当てられたタイムスロットから、ｍ次
   群レベルのデジタル信号フレ−ムを分離し、分離したｍ
   次群レベルのデジタル信号フレ−ム中からｊ個のｉ次群
   レベルのデジタル信号フレ−ムを分離し、前記１以上の
   低速伝送路に送出することを特徴とする多重化装置。
3. 【請求項３】請求項１記載の多重化装置であって、 前記割り当て手段は、各低速インタフェ−ス回路に、当
   該低速インタフェ−ス回路が接続する多重化バス上の前
   記ｋ次群レベルのデジタル信号フレ−ムのタイムスロッ
   トを当該低速インタフェ−ス回路が収容する低速伝送路
   に伝送させるデジタル信号の伝送容量に応じた数分割り
   当て、 前記複数の低速インタフェ−ス回路は、収容した低速伝
   送路によって伝送されるデジタル信号を格納した、割り
   当てられたタイムスロット数分のｍ（ｍ≦ｋ）次群レベ
   ルのデジタル信号フレ−ムを当該低速インタフェ−ス回
   路が接続している多重化バス上の前記ｋ次群レベルのデ
   ジタル信号フレ−ムの、当該低速インタフェ−ス回路が
   割り当てられたタイムスロットに送出し、当該低速イン
   タフェ−ス回路が接続している多重化バス上の前記ｋ次
   群レベルのデジタル信号フレ−ムの、当該低速インタフ
   ェ−ス回路が割り当てられたタイムスロットから、割り
   当てられたタイムスロット数分のｍ次群レベルのデジタ
   ル信号フレ−ムを分離し、ｍ次群レベルのデジタル信号
   フレ−ム中のデジタル信号を収容した前記低速伝送路に
   送出することを特徴とする多重化装置。
4. 【請求項４】請求項１、２または３記載の多重化装置で
   あって、 前記割り当て手段は、同じ多重化バスに接続している複
   数の低速インタフェ−スフェ−ス回路に同じデジタル信
   号を送出する場合に、当該多重化バスのｋ次群レベルの
   デジタル信号フレ−ムの同じタイムスロットを、同じデ
   ジタル信号を送出する複数の低速インタフェ−スフェ−
   ス回路に割り当てることを特徴とする多重化化装置。
5. 【請求項５】請求項１、２、３または４記載の多重化装
   置であって、 前記多重分離回路が高速インタフェ−ス回路に送出する
   ｎ次群レベルのデジタル信号フレ−ムに任意のタイムス
   ロットに格納されているｍ次群レベルのデジタル信号フ
   レ−ムを、前記高速インタフェ−ス回路が多重分離回路
   に送出するｎ次群レベルのデジタル信号フレ−ム中の、
   任意の未使用タイムスロットに入替えるタイムスロット
   変換手段を有することを特徴とする多重化装置。
6. 【請求項６】請求項１、２、３、４または５記載の多重
   化装置であって、 前記複数の低速インタフェ−ス回路は、相互に異なる種
   類のインタフェ−スによって、前記デジタル信号を収容
   する２つの低速インタフェ−ス回路を、少なくとも含む
   ことを特徴とする多重化装置。