JP2944490B2 - 時分割多重化装置のタイムスロット割り付方式 - Google Patents
時分割多重化装置のタイムスロット割り付方式Info
- Publication number
- JP2944490B2 JP2944490B2 JP30737895A JP30737895A JP2944490B2 JP 2944490 B2 JP2944490 B2 JP 2944490B2 JP 30737895 A JP30737895 A JP 30737895A JP 30737895 A JP30737895 A JP 30737895A JP 2944490 B2 JP2944490 B2 JP 2944490B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- data
- bus
- time
- time slot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は時分割多重化装置の
タイムスロット割り付方式に関し、特に時分割多重バス
のタイムスロット割り付を行う時分割多重化装置のタイ
ムスロット割り付方式に関する。
タイムスロット割り付方式に関し、特に時分割多重バス
のタイムスロット割り付を行う時分割多重化装置のタイ
ムスロット割り付方式に関する。
【０００２】
【従来の技術】図５を参照すると、従来の時分割多重化
装置のタイムスロット割り付方式は、端末回線Ａの下り
回線Ａ−１を通して入力される回線データの指定された
タイムスロット（以下、ＴＳという）のシリアルデータ
を後述のタイムスイッチ回路４からクロックバスＧを通
して供給される装置内基準クロックおよびフレームパル
スに従ってパラレルデータに変換するとともにその変換
されたパラレルデータに制御バスＤを通して入力される
ＴＳ割り付情報αで指定されたＴＳを割り付けて時分割
多重（以下、ＴＤＭという）送信バスＥに多重化しかつ
ＴＤＭ受信バスＦから入力される予めＴＳの割り付られ
たパラレルの多重データを後述のタイムスイッチ回路４
からクロックバスＧを通して供給される装置内基準クロ
ックおよびフレームパルスに従ってシリアルデータに変
換するとともに指定されたＴＳを割り付て端末回線Ａの
上り回線Ａ−２へ出力するチャネルインタフェース回路
１０１と、中継回線Ｂの下り回線Ｂ−１を通して入力さ
れる回線データの指定されたＴＳのシリアルデータを後
述のタイムスイッチ回路４からクロックバスＧを通して
供給される装置内基準クロックおよびフレームパルスに
従ってパラレルデータに変換するとともに制御バスＤを
通して入力されるＴＳ割り付情報βで指定されたＴＳを
割り付てＴＤＭ送信バスＥに多重化するとともにＴＤＭ
受信バスＦから入力される予めＴＳの割り付られたパラ
レルの多重データを後述のタイムスイッチ回路４からク
ロックバスＧを通して供給される装置内基準クロックお
よびフレームパルスに従ってシリアルデータに変換する
とともに指定されたＴＳを割り付て中継回線Ｂの上り回
線Ｂ−２へ出力するラインインタフェース回路１０２
と、中継回線Ｃの下り回線Ｃ−１を通して入力される回
線データの指定されたＴＳのシリアルデータを後述のタ
イムスイッチ回路４からクロックバスＧを通して供給さ
れる装置内基準クロックおよびフレームパルスに従って
パラレルデータに変換するとともに制御バスＤを通して
入力されるＴＳ割り付情報γで指定されたＴＳを割り付
てＴＤＭ送信バスＥに多重化するとともにＴＤＭ受信バ
スＦから入力される予めＴＳの割り付られたパラレルの
多重データを後述のタイムスイッチ回路４からクロック
バスＧを通して供給される装置内基準クロックおよびフ
レームパルスに従ってシリアルデータに変換するととも
に指定されたＴＳを割り付て中継回線Ｃの上り回線Ｃ−
２へ出力するラインインタフェース回路１０３と、クロ
ックバスＧを通してチャネルインタフェース回路１とラ
インインタフェース回路２および３へ装置内基準クロッ
クおよびフレームパルスを供給するとともに制御バスＤ
を通して入力されるタイムスロット入れ替情報δに制御
されてＴＤＭ送信バスＥ上の指定されたＴＳの回線デー
タをＴＤＭ受信バスＦ上の指定されたＴＳに入れ替える
前述のタイムスイッチ回路１０４と、制御バスＤを通し
てＴＳ割り付情報α，βおよびγをチャネルインタフェ
ース回路１０１，ラインインタフェース回路１０２およ
び１０３の各各へ供給するとともに同制御バスＤを通し
てタイムスロット入れ替情報δをタイムスイッチ回路１
０４へ供給する制御回路１０５とから構成される。
装置のタイムスロット割り付方式は、端末回線Ａの下り
回線Ａ−１を通して入力される回線データの指定された
タイムスロット（以下、ＴＳという）のシリアルデータ
を後述のタイムスイッチ回路４からクロックバスＧを通
して供給される装置内基準クロックおよびフレームパル
スに従ってパラレルデータに変換するとともにその変換
されたパラレルデータに制御バスＤを通して入力される
ＴＳ割り付情報αで指定されたＴＳを割り付けて時分割
多重（以下、ＴＤＭという）送信バスＥに多重化しかつ
ＴＤＭ受信バスＦから入力される予めＴＳの割り付られ
たパラレルの多重データを後述のタイムスイッチ回路４
からクロックバスＧを通して供給される装置内基準クロ
ックおよびフレームパルスに従ってシリアルデータに変
換するとともに指定されたＴＳを割り付て端末回線Ａの
上り回線Ａ−２へ出力するチャネルインタフェース回路
１０１と、中継回線Ｂの下り回線Ｂ−１を通して入力さ
れる回線データの指定されたＴＳのシリアルデータを後
述のタイムスイッチ回路４からクロックバスＧを通して
供給される装置内基準クロックおよびフレームパルスに
従ってパラレルデータに変換するとともに制御バスＤを
通して入力されるＴＳ割り付情報βで指定されたＴＳを
割り付てＴＤＭ送信バスＥに多重化するとともにＴＤＭ
受信バスＦから入力される予めＴＳの割り付られたパラ
レルの多重データを後述のタイムスイッチ回路４からク
ロックバスＧを通して供給される装置内基準クロックお
よびフレームパルスに従ってシリアルデータに変換する
とともに指定されたＴＳを割り付て中継回線Ｂの上り回
線Ｂ−２へ出力するラインインタフェース回路１０２
と、中継回線Ｃの下り回線Ｃ−１を通して入力される回
線データの指定されたＴＳのシリアルデータを後述のタ
イムスイッチ回路４からクロックバスＧを通して供給さ
れる装置内基準クロックおよびフレームパルスに従って
パラレルデータに変換するとともに制御バスＤを通して
入力されるＴＳ割り付情報γで指定されたＴＳを割り付
てＴＤＭ送信バスＥに多重化するとともにＴＤＭ受信バ
スＦから入力される予めＴＳの割り付られたパラレルの
多重データを後述のタイムスイッチ回路４からクロック
バスＧを通して供給される装置内基準クロックおよびフ
レームパルスに従ってシリアルデータに変換するととも
に指定されたＴＳを割り付て中継回線Ｃの上り回線Ｃ−
２へ出力するラインインタフェース回路１０３と、クロ
ックバスＧを通してチャネルインタフェース回路１とラ
インインタフェース回路２および３へ装置内基準クロッ
クおよびフレームパルスを供給するとともに制御バスＤ
を通して入力されるタイムスロット入れ替情報δに制御
されてＴＤＭ送信バスＥ上の指定されたＴＳの回線デー
タをＴＤＭ受信バスＦ上の指定されたＴＳに入れ替える
前述のタイムスイッチ回路１０４と、制御バスＤを通し
てＴＳ割り付情報α，βおよびγをチャネルインタフェ
ース回路１０１，ラインインタフェース回路１０２およ
び１０３の各各へ供給するとともに同制御バスＤを通し
てタイムスロット入れ替情報δをタイムスイッチ回路１
０４へ供給する制御回路１０５とから構成される。
【０００３】さらに、図６を図５と併せて参照して説明
すると、チャネルインタフェース回路１０１とラインイ
ンタフェース回路１０２および１０３とは各各、端末回
線Ａ，中継回線Ｂあるいは中継回線Ｃ各各の下り回線か
らの指定されたＴＳのシリアルデータをタイムスイッチ
回路４からクロックバスＧを通して供給される装置内基
準クロックおよびフレームパルスに従ってパラレルデー
タに変換するとともに制御バスＤを通して入力されるＴ
Ｓ割り付情報により指定されたＴＤＭ送信バス上に多重
化するためのＴＳの割り付を行う多重化回路１０００
と、多重化回路１０００からのパラレルデータをＴＤＭ
送信バスＥへ出力するためのインタフェース回路として
の出力ゲート１００１と、ＴＤＭ受信バスＦからのパラ
レルの多重データを内部回路にとり込むインタフェース
回路としての入力ゲート１００２と、入力ゲート１００
２でとり込まれたパラレルの多重データの中から制御バ
スＤを通して入力されるタイムスロット割り付情報で指
定されたＴＳの回線データをタイムスイッチ回路４から
クロックバスＧを通して供給される装置内基準クロック
およびフレームパルスに従ってシリアルデータに変換す
るとともに各各の回線上での指定されたＴＳの割り付を
行って端末回線Ａ，中継回線Ｂあるいは中継回線Ｃの上
り回線へ出力する多重分離回路１００３とから構成され
る。
すると、チャネルインタフェース回路１０１とラインイ
ンタフェース回路１０２および１０３とは各各、端末回
線Ａ，中継回線Ｂあるいは中継回線Ｃ各各の下り回線か
らの指定されたＴＳのシリアルデータをタイムスイッチ
回路４からクロックバスＧを通して供給される装置内基
準クロックおよびフレームパルスに従ってパラレルデー
タに変換するとともに制御バスＤを通して入力されるＴ
Ｓ割り付情報により指定されたＴＤＭ送信バス上に多重
化するためのＴＳの割り付を行う多重化回路１０００
と、多重化回路１０００からのパラレルデータをＴＤＭ
送信バスＥへ出力するためのインタフェース回路として
の出力ゲート１００１と、ＴＤＭ受信バスＦからのパラ
レルの多重データを内部回路にとり込むインタフェース
回路としての入力ゲート１００２と、入力ゲート１００
２でとり込まれたパラレルの多重データの中から制御バ
スＤを通して入力されるタイムスロット割り付情報で指
定されたＴＳの回線データをタイムスイッチ回路４から
クロックバスＧを通して供給される装置内基準クロック
およびフレームパルスに従ってシリアルデータに変換す
るとともに各各の回線上での指定されたＴＳの割り付を
行って端末回線Ａ，中継回線Ｂあるいは中継回線Ｃの上
り回線へ出力する多重分離回路１００３とから構成され
る。
【０００４】詳述すると、制御回路１０５は、端末回線
Ａ，中継回線Ｂおよび中継回線Ｃの下り回線上での各各
の回線データのＴＳ番号とＴＤＭ送信バスＥ上でのＴＳ
番号、および端末回線Ａ，中継回線Ｂおよび中継回線Ｃ
の上り回線上での各各の回線データのＴＳ番号とＴＤＭ
受信バスＦ上でのＴＳ番号とを対応づける各各のＴＳ割
り付情報α，βおよびγを制御バスＤを通してチャネル
インタフェース回路１０１とラインインタフェース回路
１０２および１０３の各各の多重化回路１０００と多重
分離回路１００３とに供給する。これによって、各各の
インタフェース回路の多重化回路１０００は、このＴＳ
割り付情報α，βおよびγの各各の自回路に該当するＴ
Ｓ割り付指定によりＴＤＭ送信バスＥ上の指定されたＴ
Ｓに各各の回線データを多重化する。
Ａ，中継回線Ｂおよび中継回線Ｃの下り回線上での各各
の回線データのＴＳ番号とＴＤＭ送信バスＥ上でのＴＳ
番号、および端末回線Ａ，中継回線Ｂおよび中継回線Ｃ
の上り回線上での各各の回線データのＴＳ番号とＴＤＭ
受信バスＦ上でのＴＳ番号とを対応づける各各のＴＳ割
り付情報α，βおよびγを制御バスＤを通してチャネル
インタフェース回路１０１とラインインタフェース回路
１０２および１０３の各各の多重化回路１０００と多重
分離回路１００３とに供給する。これによって、各各の
インタフェース回路の多重化回路１０００は、このＴＳ
割り付情報α，βおよびγの各各の自回路に該当するＴ
Ｓ割り付指定によりＴＤＭ送信バスＥ上の指定されたＴ
Ｓに各各の回線データを多重化する。
【０００５】また、制御回路１０５は制御バスＤを通し
てタイムスイッチ回路１０４に対しＴＳ入れ替情報δを
供給する。これによって、タイムスイッチ回路１０４
は、ＴＤＭ送信バスＥ上の指定された各各のＴＳの回線
データをＴＤＭ受信バスＦ上の指定されたＴＳに入れ替
えを行う。そしてＴＤＭ受信バスＦ上の多重データは、
各各のインタフェース回路の多重分離回路１００３にお
いて制御回路１０５からのＴＳ割り付情報の指令に従っ
て多重分離されるとともに、多重分離されたシリアルデ
ータに各各のデータ回線の上り回線に対応するＴＳを割
り付て送出される。
てタイムスイッチ回路１０４に対しＴＳ入れ替情報δを
供給する。これによって、タイムスイッチ回路１０４
は、ＴＤＭ送信バスＥ上の指定された各各のＴＳの回線
データをＴＤＭ受信バスＦ上の指定されたＴＳに入れ替
えを行う。そしてＴＤＭ受信バスＦ上の多重データは、
各各のインタフェース回路の多重分離回路１００３にお
いて制御回路１０５からのＴＳ割り付情報の指令に従っ
て多重分離されるとともに、多重分離されたシリアルデ
ータに各各のデータ回線の上り回線に対応するＴＳを割
り付て送出される。
【０００６】以上の説明におけるＴＤＭ送信バスＥとＴ
ＤＭ受信バスＦとにおけるＴＳの入れ替動作を図７のタ
イミングチャートを図５および図６と併せて参照して説
明する。この図７におけるタイミングチャートは、端末
回線Ａの下り回線Ａ−１からのシリアルデータのうち
の部分の回線データが中継回線Ｃの上り回線Ｃ−２へ送
出される場合の流れと、中継回線Ｂの下り回線Ｂ−１か
らのシリアルデータのうちの部分の回線データが中継
回線Ｃの上り回線Ｃ−２へ送出される場合の流れと、中
継回線Ｃの下り回線Ｃ−１からのシリアルデータのうち
の部分の回線データが中継回線Ｂの上り回線Ｂ−２
へ、および中継回線Ｃの下り回線Ｃ−１からのシリアル
データのうちの部分の回線データが端末回線Ａの上り
回線Ａ−２へ送出される場合の流れを示しており、これ
らいずれの流れもＴＤＭ送信バスＥとＴＤＭ受信バスＦ
との間におけるＴＳの入れ替はタイムスイッチ回路１０
４を介している。まずの部分の回線データの流れにつ
いて説明する。端末回線Ａからのシリアルの回線データ
はチャネルインタフェース回路１０１の多重化回路１
０００においてパラレルデータに変換された後、制御回
路１０５からのＴＳ割り付情報αの指令に従ってＴＤＭ
送信バスＥ上のハの部分のＴＳに割り付られ多重化され
る。次にタイムスイッチ回路１０４は制御回路１０５か
らのＴＳ入れ替情報δの指令によりＴＤＭ送信バスＥ上
のハのＴＳ部分の回線データをＴＤＭ受信バスＦのヒの
ＴＳ部分に入れ替を行う。そして、ラインインタフェー
ス回路１０３における多重分離回路１００３は制御回路
１０５からのＴＳ割り付情報γの指令によりＴＤＭ受信
バスＦ上のヒのＴＳ部分の回線データを多重分離してパ
ラレルデータからシリアルデータに変換するとともに、
その変換したシリアルデータに中継回線Ｃの上り回線Ｃ
−２上におけるＴＳを割り付て送出する。このようにし
て、端末回線Ａからの下り方向の回線データはタイム
スイッチ回路１０４によりＴＤＭ送信バスＥ上のＴＳか
らＴＤＭ受信バスＦ上のＴＳに入れ替られて中継回線Ｃ
の上り方向へ送出されるが、この逆の場合、つまり中継
回線Ｃからの下り方向の回線データを端末回線Ａの上
り方向へ送出する場合も同様であり、また中継回線Ｂか
らの下り方向の回線データを中継回線Ｃの上り方向へ
送出する場合、および中継回線Ｃからの下り方向の回線
データを中継回線Ｂの上り方向へ送出する場合も同様
であるため説明を省略する。
ＤＭ受信バスＦとにおけるＴＳの入れ替動作を図７のタ
イミングチャートを図５および図６と併せて参照して説
明する。この図７におけるタイミングチャートは、端末
回線Ａの下り回線Ａ−１からのシリアルデータのうち
の部分の回線データが中継回線Ｃの上り回線Ｃ−２へ送
出される場合の流れと、中継回線Ｂの下り回線Ｂ−１か
らのシリアルデータのうちの部分の回線データが中継
回線Ｃの上り回線Ｃ−２へ送出される場合の流れと、中
継回線Ｃの下り回線Ｃ−１からのシリアルデータのうち
の部分の回線データが中継回線Ｂの上り回線Ｂ−２
へ、および中継回線Ｃの下り回線Ｃ−１からのシリアル
データのうちの部分の回線データが端末回線Ａの上り
回線Ａ−２へ送出される場合の流れを示しており、これ
らいずれの流れもＴＤＭ送信バスＥとＴＤＭ受信バスＦ
との間におけるＴＳの入れ替はタイムスイッチ回路１０
４を介している。まずの部分の回線データの流れにつ
いて説明する。端末回線Ａからのシリアルの回線データ
はチャネルインタフェース回路１０１の多重化回路１
０００においてパラレルデータに変換された後、制御回
路１０５からのＴＳ割り付情報αの指令に従ってＴＤＭ
送信バスＥ上のハの部分のＴＳに割り付られ多重化され
る。次にタイムスイッチ回路１０４は制御回路１０５か
らのＴＳ入れ替情報δの指令によりＴＤＭ送信バスＥ上
のハのＴＳ部分の回線データをＴＤＭ受信バスＦのヒの
ＴＳ部分に入れ替を行う。そして、ラインインタフェー
ス回路１０３における多重分離回路１００３は制御回路
１０５からのＴＳ割り付情報γの指令によりＴＤＭ受信
バスＦ上のヒのＴＳ部分の回線データを多重分離してパ
ラレルデータからシリアルデータに変換するとともに、
その変換したシリアルデータに中継回線Ｃの上り回線Ｃ
−２上におけるＴＳを割り付て送出する。このようにし
て、端末回線Ａからの下り方向の回線データはタイム
スイッチ回路１０４によりＴＤＭ送信バスＥ上のＴＳか
らＴＤＭ受信バスＦ上のＴＳに入れ替られて中継回線Ｃ
の上り方向へ送出されるが、この逆の場合、つまり中継
回線Ｃからの下り方向の回線データを端末回線Ａの上
り方向へ送出する場合も同様であり、また中継回線Ｂか
らの下り方向の回線データを中継回線Ｃの上り方向へ
送出する場合、および中継回線Ｃからの下り方向の回線
データを中継回線Ｂの上り方向へ送出する場合も同様
であるため説明を省略する。
【０００７】
【発明が解決しようとする課題】この従来の時分割多重
化装置のタイムスロット割り付方式では、時分割多重バ
ス上でのＴＳの位置を自在に可変できるが、あるライン
インタフェース回路から他のラインインタフェース回路
へバイパスされるような複雑な交換制御を必要としない
大きな単位の中継伝送データまでもがタイムスイッチ回
路を経由するため、時分割多重バスの使用効率が悪く、
中継遅延も大きくなるという問題があった。
化装置のタイムスロット割り付方式では、時分割多重バ
ス上でのＴＳの位置を自在に可変できるが、あるライン
インタフェース回路から他のラインインタフェース回路
へバイパスされるような複雑な交換制御を必要としない
大きな単位の中継伝送データまでもがタイムスイッチ回
路を経由するため、時分割多重バスの使用効率が悪く、
中継遅延も大きくなるという問題があった。
【０００８】
【課題を解決するための手段】本発明による時分割多重
化装置のタイムスロット割り付方式は、伝送回線からの
下り方向の回線データを時分割多重送信バスの指定され
たタイムスロットに多重化する前記伝送回線ごとに有す
る複数の多重化手段と、前記時分割多重送信バス上に多
重化された第１の多重データの指定されたタイムスロッ
トのデータを時分割多重受信バスの指定されたタイムス
ロットに入れ替えるタイムスロット入替手段と、前記時
分割多重受信バス上の第２の多重データから指定された
タイムスロットのデータを多重分離して前記複数の伝送
回線ごとに対応する上り方向へ送出する複数の多重分離
手段とを有する時分割多重化装置のタイムスロット割り
付方式において、ある伝送回線からの前記下り方向の回
線データを他の伝送回線の前記上り方向へバイパス伝送
する場合に、前記時分割多重送信バス上のタイムスロッ
トと前記時分割多重受信バス上のタイムスロットの入れ
替を行うことなく前記時分割多重送信バス上あるいは前
記時分割多重受信バス上においてのみバイパスする手段
を有することを特徴とする。
化装置のタイムスロット割り付方式は、伝送回線からの
下り方向の回線データを時分割多重送信バスの指定され
たタイムスロットに多重化する前記伝送回線ごとに有す
る複数の多重化手段と、前記時分割多重送信バス上に多
重化された第１の多重データの指定されたタイムスロッ
トのデータを時分割多重受信バスの指定されたタイムス
ロットに入れ替えるタイムスロット入替手段と、前記時
分割多重受信バス上の第２の多重データから指定された
タイムスロットのデータを多重分離して前記複数の伝送
回線ごとに対応する上り方向へ送出する複数の多重分離
手段とを有する時分割多重化装置のタイムスロット割り
付方式において、ある伝送回線からの前記下り方向の回
線データを他の伝送回線の前記上り方向へバイパス伝送
する場合に、前記時分割多重送信バス上のタイムスロッ
トと前記時分割多重受信バス上のタイムスロットの入れ
替を行うことなく前記時分割多重送信バス上あるいは前
記時分割多重受信バス上においてのみバイパスする手段
を有することを特徴とする。
【０００９】また、本発明による時分割多重化装置のタ
イムスロット割り付方式は、伝送回線からの下り方向の
データを多重・分離して他の回線の伝送路の上り方向へ
転送する時分割多重化装置のタイムスロット割り付方式
において、前記下り方向の回線データと前記上り方向の
回線データとのタイムスロットの入れ替を行うための通
常の手段を使用する回線の場合は、前記伝送回線の下り
方向の回線データを第１のタイムスロット割り付情報で
指定された時分割多重送信バス上の第１のタイムスロッ
トに多重化するとともに前記時分割多重送信バス上に多
重化された前記下り回線データがタイムスロット入れ替
情報で指定されてタイムスロット入れ替手段により前記
時分割多重送信バス上の第１のタイムスロットから時分
割多重受信バス上の第２のタイムスロットに入れ替られ
た前記下り回線データを第２のタイムスロット割り付情
報に従って多重分離して他の回線の伝送路の上り方向の
回線データとして転送し、かつ前記下り方向の回線デー
タと前記上り方向の回線データの前記タイムスロットの
入れ替を行わないためのバイパス手段を使用する回線の
場合には、前記伝送回線の下り方向の回線データを第３
のタイムスロット割り付情報で指定された時分割多重受
信バス上の第３のタイムスロットに多重化するととも
に、前記時分割多重送信バス上に多重化された他の回線
の伝送路の下り方向の回線データを前記第３のタイムス
ロット割り付情報に従って多重分離して前記伝送回線の
上り方向へバイパス転送する回線ごとに有する複数の回
線インタフェース手段と；前記タイムスロット入れ替情
報に従って前記時分割多重送信バス上の指定されたタイ
ムスロットの前記下り方向の回線データを前記時分割多
重受信バス上の指定されたタイムスロットへ入れ替える
タイムスロット入れ替手段と；前記第１，第２および第
３のタイムスロット割り付情報を出力して前記複数の回
線インタフェース手段の各各へ供給するとともに前記タ
イムスロット入れ替情報を出力して前記タイムスロット
入れ替手段へ供給する制御手段と；を備えることを特徴
とする。
イムスロット割り付方式は、伝送回線からの下り方向の
データを多重・分離して他の回線の伝送路の上り方向へ
転送する時分割多重化装置のタイムスロット割り付方式
において、前記下り方向の回線データと前記上り方向の
回線データとのタイムスロットの入れ替を行うための通
常の手段を使用する回線の場合は、前記伝送回線の下り
方向の回線データを第１のタイムスロット割り付情報で
指定された時分割多重送信バス上の第１のタイムスロッ
トに多重化するとともに前記時分割多重送信バス上に多
重化された前記下り回線データがタイムスロット入れ替
情報で指定されてタイムスロット入れ替手段により前記
時分割多重送信バス上の第１のタイムスロットから時分
割多重受信バス上の第２のタイムスロットに入れ替られ
た前記下り回線データを第２のタイムスロット割り付情
報に従って多重分離して他の回線の伝送路の上り方向の
回線データとして転送し、かつ前記下り方向の回線デー
タと前記上り方向の回線データの前記タイムスロットの
入れ替を行わないためのバイパス手段を使用する回線の
場合には、前記伝送回線の下り方向の回線データを第３
のタイムスロット割り付情報で指定された時分割多重受
信バス上の第３のタイムスロットに多重化するととも
に、前記時分割多重送信バス上に多重化された他の回線
の伝送路の下り方向の回線データを前記第３のタイムス
ロット割り付情報に従って多重分離して前記伝送回線の
上り方向へバイパス転送する回線ごとに有する複数の回
線インタフェース手段と；前記タイムスロット入れ替情
報に従って前記時分割多重送信バス上の指定されたタイ
ムスロットの前記下り方向の回線データを前記時分割多
重受信バス上の指定されたタイムスロットへ入れ替える
タイムスロット入れ替手段と；前記第１，第２および第
３のタイムスロット割り付情報を出力して前記複数の回
線インタフェース手段の各各へ供給するとともに前記タ
イムスロット入れ替情報を出力して前記タイムスロット
入れ替手段へ供給する制御手段と；を備えることを特徴
とする。
【００１０】さらに、本発明による時分割多重化装置の
タイムスロット割り付方式は、前記回線インタフェース
手段が、前記伝送回線の下り方向の回線データと上り方
向の回線データとのタイムスロットの入れ替を行うため
の通常の手段を使用する回線の場合には時には前記時分
割多重送信バス上の前記第１のタイムスロットへ多重化
する前記下り方向の回線データを前記時分割多重送信バ
スへ送出し、かつ前記下り方向の回線データと前記上り
方向の回線データとの前記タイムスロットの入れ替を行
わないためのバイパス手段を使用する回線の場合には前
記時分割多重送信バス上の前記第１のタイムスロットへ
多重化する前記下り方向の回線データを前記時分割多重
受信バスへ送出する第１の選択手段と、前記伝送回線の
下り方向の回線データと上り方向の回線データとのタイ
ムスロットの入れ替を行うための通常の手段を使用する
回線の場合には前記上り方向へ転送する前記多重分離す
るための前記下り方向の回線データを前記時分割多重受
信バスからとり込み、かつ前記下り方向の回線データと
前記上り方向の回線データとの前記タイムスロットの入
れ替を行わないためのバイパス手段を使用する回線の場
合には前記上り方向へ転送する前記多重分離するための
前記下り方向の回線データを前記時分割多重送信バスか
らとり込む第２の選択手段とを有することを特徴とす
る。
タイムスロット割り付方式は、前記回線インタフェース
手段が、前記伝送回線の下り方向の回線データと上り方
向の回線データとのタイムスロットの入れ替を行うため
の通常の手段を使用する回線の場合には時には前記時分
割多重送信バス上の前記第１のタイムスロットへ多重化
する前記下り方向の回線データを前記時分割多重送信バ
スへ送出し、かつ前記下り方向の回線データと前記上り
方向の回線データとの前記タイムスロットの入れ替を行
わないためのバイパス手段を使用する回線の場合には前
記時分割多重送信バス上の前記第１のタイムスロットへ
多重化する前記下り方向の回線データを前記時分割多重
受信バスへ送出する第１の選択手段と、前記伝送回線の
下り方向の回線データと上り方向の回線データとのタイ
ムスロットの入れ替を行うための通常の手段を使用する
回線の場合には前記上り方向へ転送する前記多重分離す
るための前記下り方向の回線データを前記時分割多重受
信バスからとり込み、かつ前記下り方向の回線データと
前記上り方向の回線データとの前記タイムスロットの入
れ替を行わないためのバイパス手段を使用する回線の場
合には前記上り方向へ転送する前記多重分離するための
前記下り方向の回線データを前記時分割多重送信バスか
らとり込む第２の選択手段とを有することを特徴とす
る。
【００１１】
【発明の実施の形態】次に、本発明について図面を参照
して説明する。本発明の一実施例を示す図１を参照する
と、時分割多重化装置のタイムスロット割り付方式は、
端末回線Ａの下り回線Ａ−１を通して入力されるシリア
ルの回線データを後述のタイムスイッチ回路４からクロ
ックバスＧを通して供給される装置内基準クロックおよ
びフレームパルスに従ってパラレルデータに変換してそ
の変換されたパラレルデータに制御バスＤを通して入力
されるＴＳ割り付情報ａで指定されたＴＤＭ送信バスＥ
上でのＴＳを割り付てＴＤＭ送信バスＥに多重化すると
ともにＴＤＭ受信バスＦ上における多重データから制御
バスＤを通してＴＳ割り付情報ａで指定されたＴＳの回
線データを自回路内にとり込み多重分離して後述のタイ
ムスイッチ回路４からクロックバスＧを通して供給され
る装置内基準クロックおよびフレームパルスに従ってシ
リアルデータに変換するとともにそのシリアルデータに
端末回線Ａの上り回線Ａ−２における指定されたＴＳを
割り付て送出するチャネルインタフェース回路１と、中
継回線Ｂの下り回線Ｂ−１を通して入力されるシリアル
の回線データを後述のタイムスイッチ回路４からクロッ
クバスＧを通して供給される装置内基準クロックおよび
フレームパルスに従ってパラレルデータに変換してその
変換されたパラレルデータに制御バスＤを通して入力さ
れるＴＳ割り付情報ｂで指定されたＴＤＭ送信バスＥ上
でのＴＳを割り付てＴＤＭ送信バスＥに多重化するとと
もにＴＤＭ受信バスＦ上における多重データから制御バ
スＤを通してＴＳ割り付情報ｂで指定されたＴＳの回線
データを自回路内にとり込み多重分離して後述のタイム
スイッチ回路４からクロックバスＧを通して供給される
装置内基準クロックおよびフレームパルスに従ってシリ
アルデータに変換するとともにそのシリアルデータに中
継回線Ｂの上り回線Ｂ−２における指定されたＴＳを割
り付て送出するラインインタフェース回路２と、中継回
線Ｃの下り回線Ｃ−１を通して入力されるシリアルの回
線データを後述のタイムスイッチ回路４からクロックバ
スＧを通して供給される装置内基準クロックおよびフレ
ームパルスに従ってパラレルデータに変換してその変換
されたパラレルデータに制御バスＤを通して入力される
ＴＳ割り付情報ｃで指定されたＴＤＭ送信バスＥ上での
ＴＳを割り付てＴＤＭ送信バスＥに多重化するとともに
ＴＤＭ受信バスＦ上における多重データから制御バスＤ
を通してＴＳ割り付情報ｃで指定されたＴＳの回線デー
タを自回路内にとり込み多重分離して後述のタイムスイ
ッチ回路４からクロックバスＧを通して供給される装置
内基準クロックおよびフレームパルスに従ってシリアル
データに変換するとともにそのシリアルデータに中継回
線Ｃの上り回線Ｃ−２における指定されたＴＳを割り付
て送出するラインインタフェース回路３と、クロックバ
スＧを通してチャネルインタフェース回路１とラインイ
ンタフェース回路２および３へ装置内基準クロックおよ
びフレームパルスを供給するとともに制御バスＤを通し
て入力されるＴＳ入れ替情報ｄに制御されてＴＤＭ送信
バスＥ上における多重データの指定されたＴＳの回線デ
ータをＴＤＭ受信バスＦ上の指定されたＴＳに入れ替え
る前述のタイムスイッチ回路４と、制御バスＤを通して
チャネルインタフェース回路１に対してＴＳ割り付情報
ａとラインインタフェース回路２に対してＴＳ割り付情
報ｂとラインインタフェース回路３に対してＴＳ割り付
情報ｃとを供給するとともにタイムスイッチ回路４に対
してタイムスロット入れ替情報ｄを供給する制御回路５
とから構成される。
して説明する。本発明の一実施例を示す図１を参照する
と、時分割多重化装置のタイムスロット割り付方式は、
端末回線Ａの下り回線Ａ−１を通して入力されるシリア
ルの回線データを後述のタイムスイッチ回路４からクロ
ックバスＧを通して供給される装置内基準クロックおよ
びフレームパルスに従ってパラレルデータに変換してそ
の変換されたパラレルデータに制御バスＤを通して入力
されるＴＳ割り付情報ａで指定されたＴＤＭ送信バスＥ
上でのＴＳを割り付てＴＤＭ送信バスＥに多重化すると
ともにＴＤＭ受信バスＦ上における多重データから制御
バスＤを通してＴＳ割り付情報ａで指定されたＴＳの回
線データを自回路内にとり込み多重分離して後述のタイ
ムスイッチ回路４からクロックバスＧを通して供給され
る装置内基準クロックおよびフレームパルスに従ってシ
リアルデータに変換するとともにそのシリアルデータに
端末回線Ａの上り回線Ａ−２における指定されたＴＳを
割り付て送出するチャネルインタフェース回路１と、中
継回線Ｂの下り回線Ｂ−１を通して入力されるシリアル
の回線データを後述のタイムスイッチ回路４からクロッ
クバスＧを通して供給される装置内基準クロックおよび
フレームパルスに従ってパラレルデータに変換してその
変換されたパラレルデータに制御バスＤを通して入力さ
れるＴＳ割り付情報ｂで指定されたＴＤＭ送信バスＥ上
でのＴＳを割り付てＴＤＭ送信バスＥに多重化するとと
もにＴＤＭ受信バスＦ上における多重データから制御バ
スＤを通してＴＳ割り付情報ｂで指定されたＴＳの回線
データを自回路内にとり込み多重分離して後述のタイム
スイッチ回路４からクロックバスＧを通して供給される
装置内基準クロックおよびフレームパルスに従ってシリ
アルデータに変換するとともにそのシリアルデータに中
継回線Ｂの上り回線Ｂ−２における指定されたＴＳを割
り付て送出するラインインタフェース回路２と、中継回
線Ｃの下り回線Ｃ−１を通して入力されるシリアルの回
線データを後述のタイムスイッチ回路４からクロックバ
スＧを通して供給される装置内基準クロックおよびフレ
ームパルスに従ってパラレルデータに変換してその変換
されたパラレルデータに制御バスＤを通して入力される
ＴＳ割り付情報ｃで指定されたＴＤＭ送信バスＥ上での
ＴＳを割り付てＴＤＭ送信バスＥに多重化するとともに
ＴＤＭ受信バスＦ上における多重データから制御バスＤ
を通してＴＳ割り付情報ｃで指定されたＴＳの回線デー
タを自回路内にとり込み多重分離して後述のタイムスイ
ッチ回路４からクロックバスＧを通して供給される装置
内基準クロックおよびフレームパルスに従ってシリアル
データに変換するとともにそのシリアルデータに中継回
線Ｃの上り回線Ｃ−２における指定されたＴＳを割り付
て送出するラインインタフェース回路３と、クロックバ
スＧを通してチャネルインタフェース回路１とラインイ
ンタフェース回路２および３へ装置内基準クロックおよ
びフレームパルスを供給するとともに制御バスＤを通し
て入力されるＴＳ入れ替情報ｄに制御されてＴＤＭ送信
バスＥ上における多重データの指定されたＴＳの回線デ
ータをＴＤＭ受信バスＦ上の指定されたＴＳに入れ替え
る前述のタイムスイッチ回路４と、制御バスＤを通して
チャネルインタフェース回路１に対してＴＳ割り付情報
ａとラインインタフェース回路２に対してＴＳ割り付情
報ｂとラインインタフェース回路３に対してＴＳ割り付
情報ｃとを供給するとともにタイムスイッチ回路４に対
してタイムスロット入れ替情報ｄを供給する制御回路５
とから構成される。
【００１２】さらに図２を参照すると、チャネルインタ
フェース回路１とラインインタフェース回路２とライン
インタフェース回路３との各各は、端末回線Ａあるいは
中継回線ＢおよびＣの下り回線からのシリアルの回線デ
ータをタイムスイッチ回路４からクロックバスＧを通し
て供給される装置内基準クロックおよびフレームパルス
に従ってパラレルデータに変換してその変換されたパラ
レルデータに制御バスＤからのＴＳ割り付情報で指定さ
れたＴＤＭ送信バスＥ上に多重化するためのＴＳを割り
付て出力する多重化回路１０と、制御信号ｅに制御され
て多重化回路１０出力の多重化のための回線データをＴ
ＤＭ送信バスＥ側へ送出するかあるいはＴＤＭ受信バス
Ｆ側へ送出するかを選択する送信セレクタ１１と、制御
信号ｆに制御されて送信セレクタ１１出力の多重化のた
めの回線データをＴＤＭ送信バスＥ上に多重化するかあ
るいはＴＤＭ送信バスＥからの多重化された回線データ
を自装置受信側にとり込むかを選択する入出力ゲート１
２と、制御信号ｇに制御されて送信セレクタ１１出力の
多重化のための回線データをＴＤＭ受信バスＦ上に多重
化するかあるいはＴＤＭ受信バスＦからの多重化された
回線データを自装置受信側にとり込むかを選択する入出
力ゲート１３と、制御信号ｈに制御されて入出力ゲート
１２から自装置内にとり込まれた多重化された回線デー
タと入出力ゲート１３から自装置受信側にとり込まれた
多重化された回線データとのいずれかを選択して出力す
る受信セレクタ１４と、制御バスＤからのＴＳ割り付情
報により受信セレクタ１４からの多重化された回線デー
タの指定されたＴＳの回線データを多重分離してタイム
スイッチ回路４からクロックバスＧを通して供給される
装置内基準クロックおよびフレームパルスに従ってパラ
レルデータからシリアルデータに変換するとともにその
変換されたシリアルデータに各各の上り回線上での指定
されたＴＳを割り付て送出する多重分離回路１５と、制
御バスＤから多重化回路１０に対して入力されるＴＳ割
り付情報がＴＤＭバス上でのバイパス用として設定され
ているときはそのＴＳ割り付情報のみをＴＳ番号として
記憶しておくＴＳ番号レジスタ１６と、クロックバスＧ
を通してタイムスイッチ回路４から供給される装置内基
準クロックおよびフレームパルスｉによりＴＳを計数す
るＴＳ番号カウンタ１７と、ＴＳ番号レジスタ１６に記
憶されたＴＳ番号とＴＳ番号カウンタ１７でカウントさ
れたＴＳ番号の一致・不一致を検出するＴＳ番号検出回
路１８とから構成される。
フェース回路１とラインインタフェース回路２とライン
インタフェース回路３との各各は、端末回線Ａあるいは
中継回線ＢおよびＣの下り回線からのシリアルの回線デ
ータをタイムスイッチ回路４からクロックバスＧを通し
て供給される装置内基準クロックおよびフレームパルス
に従ってパラレルデータに変換してその変換されたパラ
レルデータに制御バスＤからのＴＳ割り付情報で指定さ
れたＴＤＭ送信バスＥ上に多重化するためのＴＳを割り
付て出力する多重化回路１０と、制御信号ｅに制御され
て多重化回路１０出力の多重化のための回線データをＴ
ＤＭ送信バスＥ側へ送出するかあるいはＴＤＭ受信バス
Ｆ側へ送出するかを選択する送信セレクタ１１と、制御
信号ｆに制御されて送信セレクタ１１出力の多重化のた
めの回線データをＴＤＭ送信バスＥ上に多重化するかあ
るいはＴＤＭ送信バスＥからの多重化された回線データ
を自装置受信側にとり込むかを選択する入出力ゲート１
２と、制御信号ｇに制御されて送信セレクタ１１出力の
多重化のための回線データをＴＤＭ受信バスＦ上に多重
化するかあるいはＴＤＭ受信バスＦからの多重化された
回線データを自装置受信側にとり込むかを選択する入出
力ゲート１３と、制御信号ｈに制御されて入出力ゲート
１２から自装置内にとり込まれた多重化された回線デー
タと入出力ゲート１３から自装置受信側にとり込まれた
多重化された回線データとのいずれかを選択して出力す
る受信セレクタ１４と、制御バスＤからのＴＳ割り付情
報により受信セレクタ１４からの多重化された回線デー
タの指定されたＴＳの回線データを多重分離してタイム
スイッチ回路４からクロックバスＧを通して供給される
装置内基準クロックおよびフレームパルスに従ってパラ
レルデータからシリアルデータに変換するとともにその
変換されたシリアルデータに各各の上り回線上での指定
されたＴＳを割り付て送出する多重分離回路１５と、制
御バスＤから多重化回路１０に対して入力されるＴＳ割
り付情報がＴＤＭバス上でのバイパス用として設定され
ているときはそのＴＳ割り付情報のみをＴＳ番号として
記憶しておくＴＳ番号レジスタ１６と、クロックバスＧ
を通してタイムスイッチ回路４から供給される装置内基
準クロックおよびフレームパルスｉによりＴＳを計数す
るＴＳ番号カウンタ１７と、ＴＳ番号レジスタ１６に記
憶されたＴＳ番号とＴＳ番号カウンタ１７でカウントさ
れたＴＳ番号の一致・不一致を検出するＴＳ番号検出回
路１８とから構成される。
【００１３】次に、図１〜図３を併せて参照して詳述す
ると、多重化回路１０は、制御バスＤからのＴＳ割り付
情報に従い、中継回線あるいは端末回路上の指定された
ＴＳのシリアルデータを受信して、ＴＤＭ送信バスＥ上
の指定されたＴＳへ多重化伝送する。タイムスイッチ回
路４を介してＴＳの入れ替を行う通常の手段を使用する
回線の場合の多重制御の時は、ＴＳ割り付情報は多重化
回路１０にのみ設定され、ＴＳ番号検出回路１８の出力
は常時オフである。このとき送信セレクタ１１および入
出力ゲート１２はＴＤＭ送信バスＥ方向に選択される。
逆に、ＴＤＭ送信バスＥ上のＴＳがバイパス用として設
定されてタイムスイッチ回路４を介さないでＴＳの入れ
替を行う時は、ＴＳ番号レジスタ１６にそのＴＳ番号が
記憶され、装置内クロックパルスとフレームパルスｉに
よりカウントされるＴＳ番号カウンタ１７のカウント値
と一致するタイミングでＴＳ番号検出回路１８の出力は
オンとなり、送信セレクタ１１と受信セレクタ１４およ
び入出力ゲート１２と入出力ゲート１３が制御される。
すなわち、バイパス用に指定されているＴＳの間は、多
重化回路１０からのデータはＴＤＭ送信バスＥへは出力
されずＴＤＭ受信バスＦへ出力される。
ると、多重化回路１０は、制御バスＤからのＴＳ割り付
情報に従い、中継回線あるいは端末回路上の指定された
ＴＳのシリアルデータを受信して、ＴＤＭ送信バスＥ上
の指定されたＴＳへ多重化伝送する。タイムスイッチ回
路４を介してＴＳの入れ替を行う通常の手段を使用する
回線の場合の多重制御の時は、ＴＳ割り付情報は多重化
回路１０にのみ設定され、ＴＳ番号検出回路１８の出力
は常時オフである。このとき送信セレクタ１１および入
出力ゲート１２はＴＤＭ送信バスＥ方向に選択される。
逆に、ＴＤＭ送信バスＥ上のＴＳがバイパス用として設
定されてタイムスイッチ回路４を介さないでＴＳの入れ
替を行う時は、ＴＳ番号レジスタ１６にそのＴＳ番号が
記憶され、装置内クロックパルスとフレームパルスｉに
よりカウントされるＴＳ番号カウンタ１７のカウント値
と一致するタイミングでＴＳ番号検出回路１８の出力は
オンとなり、送信セレクタ１１と受信セレクタ１４およ
び入出力ゲート１２と入出力ゲート１３が制御される。
すなわち、バイパス用に指定されているＴＳの間は、多
重化回路１０からのデータはＴＤＭ送信バスＥへは出力
されずＴＤＭ受信バスＦへ出力される。
【００１４】同様に、多重分離回路１５は、ＴＳ割り付
情報に従い、多重バス上の指定されたＴＳのデータを受
信して、端末回線あるいは中継回線上の指定されたＴＳ
へ送出する。通常の多重分離制御のときは、ＴＳ割り付
情報は多重分離回路１５にのみ設定され、ＴＳ番号検出
回路１８の出力は常時オフである。このとき受信セレク
タ１４、入出力ゲート１３はＴＤＭ受信バスＦ方向に選
択される。逆に、ＴＤＭバス上のＴＳがバイパス用とし
て設定されている時は、ＴＳ番号レジスタ１６にそのＴ
Ｓ番号が記憶され、装置内基準クロックとフレームパル
スとによりカウントされるＴＳ番号カウンタの値と一致
するタイミングで、ＴＳ番号検出回路１８の出力はオン
となり、送信セレクタ１１と受信セレクタ１４および入
出力ゲート１２と、入出力ゲート１３が制御される。す
なわち、バイパス用に指定されているＴＳの間は、多重
分離回路１５はパラレルデータをＴＤＭ送信バスＥから
入力する。
情報に従い、多重バス上の指定されたＴＳのデータを受
信して、端末回線あるいは中継回線上の指定されたＴＳ
へ送出する。通常の多重分離制御のときは、ＴＳ割り付
情報は多重分離回路１５にのみ設定され、ＴＳ番号検出
回路１８の出力は常時オフである。このとき受信セレク
タ１４、入出力ゲート１３はＴＤＭ受信バスＦ方向に選
択される。逆に、ＴＤＭバス上のＴＳがバイパス用とし
て設定されている時は、ＴＳ番号レジスタ１６にそのＴ
Ｓ番号が記憶され、装置内基準クロックとフレームパル
スとによりカウントされるＴＳ番号カウンタの値と一致
するタイミングで、ＴＳ番号検出回路１８の出力はオン
となり、送信セレクタ１１と受信セレクタ１４および入
出力ゲート１２と、入出力ゲート１３が制御される。す
なわち、バイパス用に指定されているＴＳの間は、多重
分離回路１５はパラレルデータをＴＤＭ送信バスＥから
入力する。
【００１５】図３は、タイムスイッチ回路４から供給さ
れるフレームパルスとＴＤＭバス上の多重データと回線
上のデータとの時間関係を示すタイムチャートであり、
これを用いて信号の流れを説明する。
れるフレームパルスとＴＤＭバス上の多重データと回線
上のデータとの時間関係を示すタイムチャートであり、
これを用いて信号の流れを説明する。
【００１６】まず、通常の手段を使用する回線の場合の
データの流れを説明する。端末回線Ａを終端するチャネ
ルインタフェース回路１と中継回線Ｃを終端するライン
インタフェース回路３は、制御回路５から通常のＴＳ割
り付情報を設定され、そのＴＤＭバス上のＴＳ番号は各
各異なる値が設定される。端末回線Ａからの受信データ
はチャンネルインタフェース回路１から指定されたＴ
ＤＭ送信バスＥ上のＴＳへ出力されるが、この時タイム
スイッチ回路４は制御回路５からの指定されたＴＳ入れ
替情報ｄに従い、ラインインタフェース回路３に割り付
けられているＴＤＭ受信バスＦ上のＴＳにデータを入れ
替える。ラインインタフェース回路３は指定された受信
バスＦ上のＴＳからデータを取り込み、中継回線Ｃの上
り回線Ｃ−２へ送出する。逆に、中継回線Ｃの下り回線
Ｃ−１からの受信データはラインインタフェース回路
３から指定されたＴＤＭ送信バスＥ上のＴＳへ出力され
るが、この時タイムスイッチ回路４は指定されたＴＳ入
れ替情報ｄにより、チャネルインタフェース回路１に割
り付られているＴＤＭ受信バスＦ上のＴＳにデータを入
れ替る。チャネルインタフェース回路１は指定されたＴ
ＤＭ受信バスＦ上のＴＳから多重データを取り込み、端
末回線Ａの上り回線Ａ−１へ送出する。
データの流れを説明する。端末回線Ａを終端するチャネ
ルインタフェース回路１と中継回線Ｃを終端するライン
インタフェース回路３は、制御回路５から通常のＴＳ割
り付情報を設定され、そのＴＤＭバス上のＴＳ番号は各
各異なる値が設定される。端末回線Ａからの受信データ
はチャンネルインタフェース回路１から指定されたＴ
ＤＭ送信バスＥ上のＴＳへ出力されるが、この時タイム
スイッチ回路４は制御回路５からの指定されたＴＳ入れ
替情報ｄに従い、ラインインタフェース回路３に割り付
けられているＴＤＭ受信バスＦ上のＴＳにデータを入れ
替える。ラインインタフェース回路３は指定された受信
バスＦ上のＴＳからデータを取り込み、中継回線Ｃの上
り回線Ｃ−２へ送出する。逆に、中継回線Ｃの下り回線
Ｃ−１からの受信データはラインインタフェース回路
３から指定されたＴＤＭ送信バスＥ上のＴＳへ出力され
るが、この時タイムスイッチ回路４は指定されたＴＳ入
れ替情報ｄにより、チャネルインタフェース回路１に割
り付られているＴＤＭ受信バスＦ上のＴＳにデータを入
れ替る。チャネルインタフェース回路１は指定されたＴ
ＤＭ受信バスＦ上のＴＳから多重データを取り込み、端
末回線Ａの上り回線Ａ−１へ送出する。
【００１７】続いて、バイパス手段を使用する回線の場
合のデータの流れを次に説明する。中継回線Ｂの下り回
線Ｂ−１からのシリアルデータが中継回線Ｃの上り回線
Ｃ−２へバイパスされる場合は、中継回線Ｂを終端する
ラインインタフェース回路２は通常のＴＳ割り付情報を
設定され、中継回線Ｃを終端するラインインタフェース
回路３はバイパス用のＴＳ割り付情報を設定されてお
り、そのＴＤＭバス上のＴＳ番号は同じ値が設定され
る。中継回線Ｂの下り回線Ｂ−１からの受信データは
ラインインタフェース回路２から指定されたＴＤＭ送信
バスＥ上のＴＳへ出力されるが、このとき同じタイミン
グでラインインタフェース回路３がタイムスイッチ回路
４を経由しないで直接ＴＤＭ送信バスＥ上から多重デー
タを取り込み、中継回線Ｃの上り回線Ｃ−２へ送出す
る。反対に、中継回線Ｃの下り回線Ｃ−１からの受信デ
ータはラインインタフェース回路３から指定されたＴ
ＤＭ受信バスＦ上のＴＳに出力され、同じタイミングで
ラインインタフェース回路Ｂがタイムスイッチ回路４を
経由しないで直接ＴＤＭ受信バスＦ上から多重データを
取り込み、中継回線Ｂの上り回線Ｂ−２へ送出する。す
なわち、中継回線Ｂから中継回線Ｃへの信号の交換動作
はＴＤＭ送信バスＥ上の一つのＴＳのみで行われ、中継
回線Ｃから中継回線Ｂへの信号の交換動作はＴＤＭ受信
バスＦ上の一つのＴＳのみで行われるので、タイムスイ
ッチ回路４はスイッチング動作を行う必要がない。
合のデータの流れを次に説明する。中継回線Ｂの下り回
線Ｂ−１からのシリアルデータが中継回線Ｃの上り回線
Ｃ−２へバイパスされる場合は、中継回線Ｂを終端する
ラインインタフェース回路２は通常のＴＳ割り付情報を
設定され、中継回線Ｃを終端するラインインタフェース
回路３はバイパス用のＴＳ割り付情報を設定されてお
り、そのＴＤＭバス上のＴＳ番号は同じ値が設定され
る。中継回線Ｂの下り回線Ｂ−１からの受信データは
ラインインタフェース回路２から指定されたＴＤＭ送信
バスＥ上のＴＳへ出力されるが、このとき同じタイミン
グでラインインタフェース回路３がタイムスイッチ回路
４を経由しないで直接ＴＤＭ送信バスＥ上から多重デー
タを取り込み、中継回線Ｃの上り回線Ｃ−２へ送出す
る。反対に、中継回線Ｃの下り回線Ｃ−１からの受信デ
ータはラインインタフェース回路３から指定されたＴ
ＤＭ受信バスＦ上のＴＳに出力され、同じタイミングで
ラインインタフェース回路Ｂがタイムスイッチ回路４を
経由しないで直接ＴＤＭ受信バスＦ上から多重データを
取り込み、中継回線Ｂの上り回線Ｂ−２へ送出する。す
なわち、中継回線Ｂから中継回線Ｃへの信号の交換動作
はＴＤＭ送信バスＥ上の一つのＴＳのみで行われ、中継
回線Ｃから中継回線Ｂへの信号の交換動作はＴＤＭ受信
バスＦ上の一つのＴＳのみで行われるので、タイムスイ
ッチ回路４はスイッチング動作を行う必要がない。
【００１８】図４は、本実施例におけるＴＤＭ送受信バ
ス上のＴＳ割り付の一例を示したものである。ＴＤＭ送
信バスＥおよびＴＤＭ受信バスＦの各各は、１バイト８
ビット並列の高速伝送路で、例えば３２Ｍｂｐｓの符号
速度を有するとき、ＴＳは１フレーム１２５μｓのフレ
ームパルス位置をＴＳ番号０として、ＴＳ番号０から５
１１までが付与される。時分割多重化装置の構成とし
て、１６Ｍｂｐｓがバイパスデータを扱うとした場合に
は、ＴＳ番号２５６からＴＳ番号５１１までをバイパス
用のＴＳとして、そのＴＳ番号を制御回路５からライン
インタフェース回路２および３の各各に指定する。タイ
ムスイッチ回路４は、ＴＳ番号０からＴＳ番号２５５に
対してのみ、チャネルインタフェース回路１とラインイ
ンタフェース回路２および３との間の多重データのＴＳ
の入れ替を行い、ＴＳ番号２５６以降のＴＳに関しては
ＴＳの入れ替動作は行わない。
ス上のＴＳ割り付の一例を示したものである。ＴＤＭ送
信バスＥおよびＴＤＭ受信バスＦの各各は、１バイト８
ビット並列の高速伝送路で、例えば３２Ｍｂｐｓの符号
速度を有するとき、ＴＳは１フレーム１２５μｓのフレ
ームパルス位置をＴＳ番号０として、ＴＳ番号０から５
１１までが付与される。時分割多重化装置の構成とし
て、１６Ｍｂｐｓがバイパスデータを扱うとした場合に
は、ＴＳ番号２５６からＴＳ番号５１１までをバイパス
用のＴＳとして、そのＴＳ番号を制御回路５からライン
インタフェース回路２および３の各各に指定する。タイ
ムスイッチ回路４は、ＴＳ番号０からＴＳ番号２５５に
対してのみ、チャネルインタフェース回路１とラインイ
ンタフェース回路２および３との間の多重データのＴＳ
の入れ替を行い、ＴＳ番号２５６以降のＴＳに関しては
ＴＳの入れ替動作は行わない。
【００１９】
【発明の効果】以上説明したように本発明によれば、制
御回路が、バイパスされるインタフェース回路の一方に
もう一方のインタフェース回路に設定したＴＳ番号と同
じ番号のＴＳ割り付情報をバイパス用ＴＳであるという
情報と共に指定することにより、タイムスイッチ回路を
経由しないで直接一方のラインインタフェース回路から
の受信データをもう一方のインタフェース回路から送信
するように構成できるので、タイムスイッチ回路を経由
することによる遅延時間が削減される。同様に、時分割
多重送受信バス上でタイムスイッチ回路が収用するＴＳ
数は、タイムスイッチ回路を経由する従来の多重化装置
に比べて、バイパス用ＴＳの数だけ削減できるので、時
分割多重送受信バスの多重化容量よりも少ないＴＳを終
端する回路規模のタイムスイッチ回路を有する時分割多
重化装置を構成することが可能となる。
御回路が、バイパスされるインタフェース回路の一方に
もう一方のインタフェース回路に設定したＴＳ番号と同
じ番号のＴＳ割り付情報をバイパス用ＴＳであるという
情報と共に指定することにより、タイムスイッチ回路を
経由しないで直接一方のラインインタフェース回路から
の受信データをもう一方のインタフェース回路から送信
するように構成できるので、タイムスイッチ回路を経由
することによる遅延時間が削減される。同様に、時分割
多重送受信バス上でタイムスイッチ回路が収用するＴＳ
数は、タイムスイッチ回路を経由する従来の多重化装置
に比べて、バイパス用ＴＳの数だけ削減できるので、時
分割多重送受信バスの多重化容量よりも少ないＴＳを終
端する回路規模のタイムスイッチ回路を有する時分割多
重化装置を構成することが可能となる。
【図１】本発明の一実施例の時分割多重化装置のタイム
スロット割り付方式を示すブロック図である。
スロット割り付方式を示すブロック図である。
【図２】同実施例のインタフェース回路を示すブロック
図である。
図である。
【図３】同実施例の時分割多重化装置のタイムスロット
割り付方式を説明するためのタイミングチャートであ
る。
割り付方式を説明するためのタイミングチャートであ
る。
【図４】同実施例の時分割多重バス上のＴＳ割り付の一
例を示す図である。
例を示す図である。
【図５】従来の時分割多重化装置のタイムスロット割り
付方式を示すブロック図である。
付方式を示すブロック図である。
【図６】従来のインタフェース回路を示すブロック図で
ある。
ある。
【図７】従来の時分割多重化装置のタイムスロット割り
付方式を説明するためのブロック図である。
付方式を説明するためのブロック図である。
１ チャネルインタフェース回路 ２，３ ラインインタフェース回路 ４ タイムスイッチ回路 ５ 制御回路 １０ 多重化回路 １１ 送信セレクタ １２ 入出力ゲート １３ 入出力ゲート １４ 受信セレクタ １５ 多重分離回路 ａ〜ｃ ＴＳ割り付情報 ｄ ＴＳ入れ替情報 ｅ〜ｈ 制御信号 ｉ 装置内基準クロック＆フレームパルス
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−18140（ＪＰ，Ａ) 特開 平１−256243（ＪＰ，Ａ) 特開 平７−46209（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04J 3/00 - 3/26
Claims (3)
- 【請求項１】 伝送回線からの下り方向の回線データを
時分割多重送信バスの指定されたタイムスロットに多重
化する前記伝送回線ごとに有する複数の多重化手段と、
前記時分割多重送信バス上に多重化された第１の多重デ
ータの指定されたタイムスロットのデータを時分割多重
受信バスの指定されたタイムスロットに入れ替えるタイ
ムスロット入替手段と、前記時分割多重受信バス上の第
２の多重データから指定されたタイムスロットのデータ
を多重分離して前記複数の伝送回線ごとに対応する上り
方向へ送出する複数の多重分離手段とを有する時分割多
重化装置のタイムスロット割り付方式において、ある伝
送回線からの前記下り方向の回線データを他の伝送回線
の前記上り方向へバイパス伝送する場合に、前記時分割
多重送信バス上のタイムスロットと前記時分割多重受信
バス上のタイムスロットの入れ替を行うことなく前記時
分割多重送信バス上あるいは前記時分割多重受信バス上
においてのみバイパスする手段を有することを特徴とす
る時分割多重化装置のタイムスロット割り付方式。 - 【請求項２】 伝送回線からの下り方向のデータを多重
・分離して他の回線の伝送路の上り方向へ転送する時分
割多重化装置のタイムスロット割り付方式において、前
記下り方向の回線データと前記上り方向の回線データと
のタイムスロットの入れ替を行うための通常の手段を使
用する回線の場合は、前記伝送回線の下り方向の回線デ
ータを第１のタイムスロット割り付情報で指定された時
分割多重送信バス上の第１のタイムスロットに多重化す
るとともに前記時分割多重送信バス上に多重化された前
記下り回線データがタイムスロット入れ替情報で指定さ
れてタイムスロット入れ替手段により前記時分割多重送
信バス上の第１のタイムスロットから時分割多重受信バ
ス上の第２のタイムスロットに入れ替られた前記下り回
線データを第２のタイムスロット割り付情報に従って多
重分離して他の回線の伝送路の上り方向の回線データと
して転送し、かつ前記下り方向の回線データと前記上り
方向の回線データの前記タイムスロットの入れ替を行わ
ないためのバイパス手段を使用する回線の場合には、前
記伝送回線の下り方向の回線データを第３のタイムスロ
ット割り付情報で指定された時分割多重受信バス上の第
３のタイムスロットに多重化するとともに、前記時分割
多重送信バス上に多重化された他の回線の伝送路の下り
方向の回線データを前記第３のタイムスロット割り付情
報に従って多重分離して前記伝送回線の上り方向へバイ
パス転送する回線ごとに有する複数の回線インタフェー
ス手段と；前記タイムスロット入れ替情報に従って前記
時分割多重送信バス上の指定されたタイムスロットの前
記下り方向の回線データを前記時分割多重受信バス上の
指定されたタイムスロットへ入れ替えるタイムスロット
入れ替手段と；前記第１，第２および第３のタイムスロ
ット割り付情報を出力して前記複数の回線インタフェー
ス手段の各各へ供給するとともに前記タイムスロット入
れ替情報を出力して前記タイムスロット入れ替手段へ供
給する制御手段と；を備えることを特徴とする時分割多
重化装置のタイムスロット割り付方式。 - 【請求項３】 前記回線インタフェース手段が、前記伝
送回線の下り方向の回線データと上り方向の回線データ
とのタイムスロットの入れ替を行うための通常の手段を
使用する回線の場合には前記時分割多重送信バス上の前
記第１のタイムスロットへ多重化する前記下り方向の回
線データを前記時分割多重送信バスへ送出し、かつ前記
下り方向の回線データと前記上り方向の回線データとの
前記タイムスロットの入れ替を行わないためのバイパス
手段を使用する回線の場合には前記時分割多重送信バス
上の前記第１のタイムスロットへ多重化する前記下り方
向の回線データを前記時分割多重受信バスへ送出する第
１の選択手段と、前記伝送回線の下り方向の回線データ
と上り方向の回線データとのタイムスロットの入れ替を
行うための通常の手段を使用する回線の場合には前記上
り方向へ転送する前記多重分離するための前記下り方向
の回線データを前記時分割多重受信バスからとり込み、
かつ前記下り方向の回線データと前記上り方向の回線デ
ータとの前記タイムスロットの入れ替を行わないための
バイパス手段を使用する回線の場合には前記上り方向へ
転送する前記多重分離するための前記下り方向の回線デ
ータを前記時分割多重送信バスからとり込む第２の選択
手段とを有することを特徴とする請求項２記載の時分割
多重化装置のタイムスロット割り付方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30737895A JP2944490B2 (ja) | 1995-11-27 | 1995-11-27 | 時分割多重化装置のタイムスロット割り付方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30737895A JP2944490B2 (ja) | 1995-11-27 | 1995-11-27 | 時分割多重化装置のタイムスロット割り付方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09149001A JPH09149001A (ja) | 1997-06-06 |
| JP2944490B2 true JP2944490B2 (ja) | 1999-09-06 |
Family
ID=17968342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30737895A Expired - Fee Related JP2944490B2 (ja) | 1995-11-27 | 1995-11-27 | 時分割多重化装置のタイムスロット割り付方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2944490B2 (ja) |
-
1995
- 1995-11-27 JP JP30737895A patent/JP2944490B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09149001A (ja) | 1997-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6122251A (en) | Switch control circuit and control method of ATM switchboard | |
| US5757806A (en) | Data multiplexing system having at least one low-speed interface circuit connected to a bus | |
| EP1428355B1 (en) | Method for improving the utilization of a time-division multiplexed communication link of a signal transfer point, and a corresponding signal transfer point | |
| EP0304938B1 (en) | Digital signal multiplexing apparatus | |
| US5917826A (en) | Method for controlling the transmission of digital message signals via a time-division multiplex transmission medium | |
| JP2944490B2 (ja) | 時分割多重化装置のタイムスロット割り付方式 | |
| EP0290769B1 (en) | Digital time division multiplex system | |
| JPH1188332A (ja) | 同期ディジタルインタフェースへのセル多重装置及び方法 | |
| US5539726A (en) | Back-up system for partially backing up information signals | |
| JPH07193554A (ja) | 多重化装置 | |
| US6587459B1 (en) | Time slot assignment circuit | |
| KR100246998B1 (ko) | 교환시스템에서시분할스위치장치 | |
| KR950006602B1 (ko) | 동기식 에드-드롭 전송장치 | |
| KR100452514B1 (ko) | 비동기전송모드 교환기 디에스3급 듀얼모드 회선망 정합장치 | |
| JP5533749B2 (ja) | 通話信号伝送システム | |
| KR100311309B1 (ko) | 고정 타임슬롯 할당방식으로 운영되는 데이타 채널장치 | |
| JP2590684B2 (ja) | 加入者線多重化装置および方式 | |
| KR940006723B1 (ko) | 데이타 통신의 다중화 처리회로 | |
| JP2868026B2 (ja) | 非同期転送モード用の多重化装置およびその試験装置 | |
| JP3133723B2 (ja) | 時分割多重伝送装置 | |
| JP2000022723A (ja) | 伝送装置、デ−タ多重分離装置及びクロスコネクト装置 | |
| JP2000092014A (ja) | Ｉｓｄｎインタフェース制御用ｌｓｉ | |
| KR19990040881A (ko) | 시분할 신호의 다중화/역다중화 및 속도 변환 장치 | |
| EP1662719A1 (en) | Distributed-matrix cross-connector for synchronous networks | |
| JPH088556B2 (ja) | 時分割多重化装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990608 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080625 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090625 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100625 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100625 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110625 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |