KR0139866B1 - 1이상의 저속 인터페이스회로를 버스접속한 다중화장치 - Google Patents

1이상의 저속 인터페이스회로를 버스접속한 다중화장치

Info

Publication number
KR0139866B1
KR0139866B1 KR1019940026797A KR19940026797A KR0139866B1 KR 0139866 B1 KR0139866 B1 KR 0139866B1 KR 1019940026797 A KR1019940026797 A KR 1019940026797A KR 19940026797 A KR19940026797 A KR 19940026797A KR 0139866 B1 KR0139866 B1 KR 0139866B1
Authority
KR
South Korea
Prior art keywords
digital signal
speed interface
low
multiplexing
interface circuit
Prior art date
Application number
KR1019940026797A
Other languages
English (en)
Other versions
KR950013098A (ko
Inventor
히로끼 고야마
요시히로 아시
히로유끼 후지따
마이클 라이트
Original Assignee
가나이 쯔또무
가부시끼가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쯔또무, 가부시끼가이샤 히다찌세이사꾸쇼 filed Critical 가나이 쯔또무
Publication of KR950013098A publication Critical patent/KR950013098A/ko
Application granted granted Critical
Publication of KR0139866B1 publication Critical patent/KR0139866B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/04—Distributors combined with modulators or demodulators
    • H04J3/047—Distributors with transistors or integrated circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1605—Fixed allocated frame structures
    • H04J3/1611—Synchronous digital hierarchy [SDH] or SONET

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

여러개의 저속전송로와 고속전송로 사이의 디지털신호의 다중화 및 분리를 실행하는 다중화장치로서, 여러개의 다중화버스를 거쳐서 여러개의 저속 디지털신호를 다중화/분리부로 수용하기 위해, 여러개의 저속전송로에서 입력하는 여러 저속 디지털신호는 각각 저속 인터페이스회로에 의해 신호형식이 변화되고, 버스 제어회로의 제어하에서 위쪽 방향의 다중화버스상의 1차 다중화신호중의 지정된 타임슬롯으로 이동되고, 고속다중부는 여러개의 위쪽 방향의 다중화버스상의 1차 다중화신호를 수집하고, 또 소정의 신호레벨까지 다중화하고, 2차 다중화신호로서 고속전송로 인터페이스를 갖는 고속 인터페이스부로 송출하며, 고속 인터페이스부는 고속다중부로 부터의 2차 다중화신호를 수신하고, 고속 전송로의 인터페이스에 정합하도록 변환되고, 이 신호를 고속 전송로로 송출하는 구성으로 되어 있다.
이러한 다중화버스를 사용한 버스접속에 의해 저속 인터페이회로 기반을 접속하는 것으로 소형화할 수 있다.

Description

1이상의 저속 인터페이스회로를 버스 접속한 다중화장치
제1도는 본 발명의 제1의 실시예에 관한 다중화장치의 구성을 도시한 블록도.
제2도는 본 발명의 제1의 실시예에 관한 다중화장치의 동작예를 도시한 타이밍도.
제3도는 본 발명의 제1의 실시예에 관한 다중화장치에 있어서 이용하는 프레임의 포맷을 도시한 설명도.
제4도는 본 발명의 제1의 실시예에 관한 다중화장치의 다른 동작예를 도시한 타이밍도.
제5도는 본 발명의 제2의 실시예에 관한 다중화장치의 구성을 도시한 블록도.
제6도는 본 발명의 제2의 실시예에 관한 다중화장치의 동작예를 도시한 타이밍도.
제7도는 본 발명의 제3의 실시예에 관한 다중화장치의 구성을 도시한 블록도.
제8도는 본 발명의 제3의 실시예에 관한 다중화장치의 송신측 동작예를 도시한 타이밍도.
제9도는 본 발명의 제 3의 실시예에 관한 다중화장치의 수신측 동작예를 도시한 타이밍도.
제10도는 본 발명의 제3의 실시예에 관한 다중화장치에 있어서의 신호의 흐름을 모식적으로 도시한 설명도.
제11도는 본 발명의 제4의 실시예에 관한 다중화장치의 구성을 도시한 블록도.
제12도는 본 발명의 제4의 실시예에 관한 다중화장치에 있어서의 신호의 흐름을 모식적으로 도시한 설명도.
제13도는 본 발명의 실시예에 관한 다중화장치를 이용해서 구성한 네트워크 시스템의 구성을 도시한 블록도.
제14도는 본 발명의 실시예에 관한 다중화장치의 동시통신동작을 도시한 타이밍도.
제15도는 종래의 다중화장치의 구성을 도시한 블록도.
제16도는 종래의 다중화장치의 동작을 도시한 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
1:위쪽 방향의 다중화버전2:아래쪽 방향의 다중화버스.
3:저속 인터페이스회로 기반4:고속 다중분리부
5:저속 인터페이스회로 6:버스 제어회로
7:버퍼회로8:저속전송로
9:타임슬롯 변환부
본 발명은 디지털 통신망에 있어서, 여러개의 저속전송로와 고속전송로 사이의 디지털신호의 다중화 및 분리를 실행하는 다중화장치에 관한 것이다.
디지털 통신망에 있어서, 여러개의 저속전송로와 고속전송로 사이의 디지털신호의 다중화 및 분리를 실행하는 종래의 다중화장치의 기술로서는 예를들면, 「디지탈망의 전송시설설계, 데라니시, 기따무라 공저(전기통신협회)」등에 기재된 기술이 알려져 있다.
제15도에 이와 같은 종래의 다중화장치의 구성을 도시한다.
도시한 바와 같이, 다중화장치(40)은 저속전송로(41)을 수용하여 다중화에 적합한 신호로의 변환 및 역변환을 실행하는 저속 인터페이스부(43), 저속 인터페이스부(43)에서 송출되는 신호를 수집하고, 다중분리변환을 실행하는 다중분리부(44), 고속전송로(42)와의 인터페이스를 담당하는 고속 인터페이스부(45)에 의해 구성된다.
그리고, 도시한 바와 같이 다중분리부(44)는 각각의 저속 인터페이스부(43)과의 신호의 수수를 개별 신호선에 의해 실행하고 있다.
그리고, 제16도에 도시한 바와 같이, 다중화장치에 입력되는 저속 디지털신호(입력신호A,B,C)는 각각 대응하는 저속 인터페이스부(43)에 의해서 장치내의 기준위상에 동기화된 후에 다중분리부(44)로 송출된다. 다중분리부(44)에 있어서는 고속전송로(42)에 동기한 클럭으로 순차로 저속 인터페이스부에서 보내져 오는 신호를 리드하는 것에 의해서 여러개의 저속 디지털신호를 다중화하는 것에 의해 다중신호N으로 변환하여 고속전송부(42)로 송출한다.
또, 고속전송로(42)에서 입력하는 고속 디지털신호는 이것과는 반대로 다중분리부(44)로 분리되고, 저속 인터페이스부(43)에서 각각 대응하는 저속전송로로 송출한다.
한편, 이와 같이 종래의 다중화장치에 있어서는 다중분리부(44)가 저속 인터페이스부(43)마다 각각에 신호의 수수를 실행한다.
그러나, 이와 같은 구성에서는 각 저속 인터페이스부(43)의 다중화장치내의 다중분리부(44)와의 접속점은 개별적으로 마련할 필요가 있다.
이 때문에, 다중화장치는 대형화하는 경향이 있었다. 또, 개별적으로 마련된 접속점에 의해서 다중화부(44)와 각각의 저속 인터페이스부(43)의 관계가 어느 정도 규정되어 버리는 경우가 있고, 플랙시블한 다중화나 분리가 실행되는 것이 곤란하다는 문제도 있었다.
본 발명의 목적은 보다 유연성이 풍부한 다중화, 분리를 실행할 수 있는 보다 소형화에 적합한 구성의 다중화장치를 제공하는 것이다.
상기 목적을 달성을 위해, 본 발명은 디지털신호를 전송하는 여러개의 저속전송로와 n 차군 레벨의 디지털신호 프레임을 전송하는 고속전송로를 수용하고, 수용한 여러개의 저속전송로에 의해서 전송되는 여러개의 디지털신호와 고속전송로에 의해서 전송되는 n 차군 레벨의 디지털신호 프레임 사이의 다중화 및 분리를 실행하는 다중화장치로서, 각각이 상기 저속전송로를 수용하는 여러개의 저속 인터페이스회로, 각각이 상기 여러개의 저속 인터페이스회로중의 1이상의 상기 저속 인터페이스회로를 버스 접속하고, k(kn)차군 레벨의 디지털신호 프레임을 전송하는 여러개의 다중화버스, 상기 여러개의 다중화버스와 n차군 레벨의 디지털신호 프레임을 전송하는 고속신호선을 수용하고, 수용한 상기 여러개의 다중화버스에 의해서 전송되는 여러개의 k차군 레벨의 디지털신호 프레임과 고속신호선에 의해서 전송되는 n차군 레벨의 디지털신호 프레임 사이의 다중화 및 분리를 실행하는 다중분리부, 상기 n차군 레벨의 디지털신호 프레임을 상기 고속전송로에 접속하기 위한 고속 인터페이스회로 및 각 저속 인터페이스회로에 상기 저속 인터페이스회로가 접속하는 다중화버스상의 상기 k차군 레벨의 디지털신호 프레임의 타임슬롯을 할당하는 할당수단을 갖고, 상기 여러개의 저속 인터페이스회로는 수용한 저속전송로에 의해서 전송되는 디지털신호를 저장한 m(m≤k)차군 레벨의 디지털신호 프레임을 상기 저속 인터페이스회로가 접속하고 있는 다중화버스상의 상기 k차군 레벨의 디지털신호 프레임의 상기 저속 인터페이스회로가 할당된 타임슬롯으로 송출하고, 상기 저속 인터페이스가 접속하고 있는 다중화버스상의 상기 k차군 레벨의 디지털신호 프레임의 상기 저속 인터페이스회로가 할당된 타임슬롯에서 m차군 레벨의 디지털신호 프레임을 분리하고, m차군 레벨의 디지털신호 프레임중의 디지털신호를 수용한 상기 저속전송로로 송출하는 것을 특징으로 하는 다중화장치를 제공한다.
본 발명에 관한 다중화장치에 의하면, 다중화버스에 의한 버스접속으로 여러개의 저속 인터페이스회로를 접속하고, 각각의 저속 인터페이스회로와 다중분리부를 다중화버스상의 임의로 각 저속 인터페이스회로에 할당할 수 있는 타임슬롯을 사용해서 접속한다.
이 때문에, 장치를 소형화할 수 있고, 도 저속 인터페이스회로의 실장에 관해 제한이 완화됨과 동시에 보다 유연성이 우수한 다중화, 분리를 실행할 수 있다.
[실시예]
이하, 본 발명에 관한 다중화장치의 1실시예를 SONET(Synchronous Optical NETwork)로의 적용을 예로 하여 설명한다.
여기에서, SONET 는 미국의 BELL core 에 의해서 제안된 광대역ISDN(B-ISDN)의 하나의 구체적인 예이다.
우선, 본 발명에 관한 다중화장치의 제1의 실시예에 대해서 설명한다.
제1도에 본 제1실시예에 관한 다중화장치의 구성을 도시한다.
제1도중, (8)은 저속전송로, (1), (2) 는 저속전송로 (8)의 신호를 다중화한 1차 다중화신호를 전송하는 다중화버스, (12)는 1차 다중화신호를 더욱 다중화한 2차 다중화신호를 전송하는 고속 신호선, (11)은 고속전송로이다.
또, (3)은 각종 저속 디지털 전송로를 수용하는 저속 인터페이스회로 기반(basement), (4)는 다중화버스(1), (2)상의 1차 다중화신호와 고속신호선(12)상의 2차 다중화신호 사이의 다중화, 분리를 실행하는 고속다중 분리부, (10)은 고속전송로(11)과 고속신호선(12) 사이의 인터페이스의 변환을 담당하는 고속 인터페이스부이다.
또, 저속 인터페이스회로 기반 (3)중, (5)는 저속측 전송로와의 인터페이스를 담당하는 저속 인터페이스회로, (6)은 저속측 전송로(8)에서 수신한 저속 디지털신호를 위쪽 방향의 다중화버스(1)상의 1차 다중화신호중의 할당된 타임슬롯에 출력하고, 아래쪽 방향의 다중화버스(2)상의 1차 다중화신호중의 할당된 타임슬롯에 존재하는 저속측 전송로(8)로 송출하는 디지털신호를 받는 제어를 실행하는 버스 제어회로, (7)은 디지털신호의 다중화버스(1), (2)와의 인터페이스를 담당하는 버퍼회로이다. 저속 인터페이스회로(5)는 저속측 전송로(8)상의 신호와 다중화버스(1), (2)상의 신호 사이의 속도변환이나 형식의 변환도 실행한다.
또, 다중화버스(1), (2) 상에는 소정의 형식의 프레임단위로 디지털신호가 다중화된다. 이 점에 대해서는 다시 후술한다.
한편, 제1도에 있어서, 저속측 전송로(8)에서 입력하는 저속 디지털신호는 저속측 인터페이스회로(5)에 의해 신호형식이 변환되고, 버스제어회로(6)의 제어하에서 위쪽 방향의 다중화버스(1)상의 1차 다중화신호중의 지정된 타임슬롯으로 다중된다. 고속다중부(4)는 여러개의 위쪽 방향의 다중화버스(1)상의 1차 다중화신호를 수집하고, 또 소정의 신호레벨까지 다중화하고, 2차 다중화신호로서 고속전송로 인터페이스를 갖는 고속 인터페이스부(10)으로 송출한다. 고속 인터페이스부(10)은 고속 다중부(4)로 부터의 2차 다중화 신호를 수신하고, 고속 전송로(11)의 인터페이스에 정합하도록 변환되어 이 신호를 고속 전송로(11)로 송출한다.
반대로, 다중화장치가 수신하는 고속 전송로신호는 고속 인터페이스부(10)에서 수신되고, 송출시와는 반대의 변환이 된 후, 고속 다중분리부(4)로 2차 다중화신호로서 송출된다. 고속 다중분리부(4)는 2차 다중화신호를 여러개의 1차 다중화신호로 분리하고, 각각 소정의 아래쪽 방향의 다중화버스(2)로 송출한다.저속 인터페이스회로 기반(3)은 아래쪽 방향의 다중화버스 (2)상의 지정된 타임슬롯의 신호를 페치하고, 저속 인터페이스회로(5)로 저속측 전송로(8)에 정합한 디지털신호로 변환하고, 저속 디지털신호로서 저속측 전송로(8)로 송출된다.
한편, 여기에서 각 저속 인터페이스회로 기반(3)의 버스 제어회로(6)이 실행하는 다중화버스(1)상의 1차 다중화신호로의 디지털신호의 다중화, 다중화버스(1)상의 1차 다중화신호로부터의 디지털신호의 분리의 제어에 대해서 제2도를 사용해서 설명한다.
제2도에 있어서, CLK는 다중버스(1), (2)에 동기한 클럭, FP는 다중버스상의 프레임의 선두위치를 도시한 프레임펄스, BUS DATA는 다중화버스(1) 또는 다중화버스(2)상의 1차 다중화신호, BUSCNT 1~7은 각각 다른 7개의 저속 인터페이스 기반 (3)에 각각 할당된 7개의 타임슬롯의 타이밍을 각각 지정하는 제어신호이다.
BUSCNT1~7은 대응하는 타임슬롯이 할당되어 있는 7개의 저속 인터페이스 기반(3)의 버스 제어회로(6)이 각각의 설정에 따라서 각각 생성한다.
또한, 이 설정은 용이하게 변경할 수가 있다.
BUSCNT1에 대응하는 타임슬롯이 할당되어 있는 저속 인터페이스회로 기반(3)은 BUSCNT1이 지정하는 타이밍에서 버스버퍼(7)를 제어하고, 저속 인터페이스회로(5)에서의 신호를 다중화버스(1)로 출력한다.
또, BUSCNT1에 대응하는 타임슬롯이 할당되어 있는 저속 인터페이스회로 기반(3)의 저속 인터페이스회로(5)는 BUSCNT1이 지정하는 타이밍에서 다중화버스(2)상에서 신호를 페치한다. 또한, 각 저속 인터페이스회로 기반(3)은 다중버스(1)과 다중버스(2), 즉 출력과 페치에 대해서 각각 다른 타이밍에서 실행하도록 해도 좋다.이 경우에는 2개의 다른 타이밍의 제어신호 BUSCNT를 생성하고, 출력과 페치에 대해서 각각 사용하도록 한다.
그런데, 본 제1실시예에서는 각 저속 인터페이스회로 기반(3)은 1차군 전송회로인 1.544Mb/s(DSI)를 4회선 수용한다.
각 저속 인터페이스회로 기반(3)의 저속 인터페이스회로는 각 회선의 신호를 제3도(A)에 도시한 VT1.5/TU-11 프레임에 저장하고, 이것을 4개의 회선에 대해서 도시하는 바와 같이 다중화하고, 제 3도(B)에 도시한 VT Group/TUG2 프레임을 구성한다.또한, VT1.5/TU-11프레임의 제3도(A)중의 1개의 구획은 1옥텟을 나타낸다.
그리고, 다중화버스(1), (2)상에서는 7개의 저속 인터페이스회로 기반이 출력하는 7개의 VT Group/TUG2 프레임을 도시한 바와 같이 다중화하고, 51.84Mb/s의 STS-1/STM-0 프레임을 구성한다.
다중화 분리부(4)는 접속하는 여러개의 다중화버스(1), (2)상의 STS-1/STM-0 프레임과 N개의 STS-1/STM-0프레임을 다중한 N×51.84Mb/s 의 STS-N프레임 사이의 동기 옥텟 다중방식에 의한 다중분리를 실행한다.
그런데, 상기 7개의 저속 인터페이스회로 기반(3)과 이들에 할당하는 다중화버스(1), (2) 상의 타임슬롯의 관계는 제4도에 도시한 바와같이 임의로 변경 설정할 수 있다.
또, 1개의 저속 인터페이스회로 기반(3)에 여러개의 타임슬롯, 즉 여러개의 VT Group/TUG2 프레임을 할당할 수도 있다.
따라서, DS1(1.544Mb/s), DS2(6.312Mb/s), DS3(44.736Mb/s), OC1(51.84Mb/s)등을 수용하는 각종 저속 인터페이스회로 기반(3)을 1개의 다중화버스(1), (2)을 사용하는 모든 저속 인터페이스회로 기반(3)의 저속전송로(8)측의 총회선 용량이 초과하지 않는 범위에서 동일 계통의 다중화버스(1), (2)에 접속해서 임의로 사용할 수가 있다.또한, 상술한 제3도에 도시한 다중화버스(1)로의 다중화의 방식은 SONET에 있어서의 DS1(1.544Mb/s),DS2(6.312Mb/s),DS3(44.736Mb/s),OC1( 51.84Mb/s)의 STS-1/STM-0 프레임으로의 다중화의 규정에 정합하고 있다.
이하, 본 발명에 관한 다중화장치의 제2의 실시예에 대해서 설명한다.
제5도에 본 제2실시예에 관한 다중화장치의 구성을 도시한다.
도시한 바와 같이, 본 제1실시예는 상술한 STS-1 레벨의 다중화버스(1), (2)을 사용하고, 거기에 OC-1(51.84Mb/s)1계통을 각각 수용하는 여러개의 저속 인터페이스회로 기반(3a)을 접속한 것이다.
통상, 여기에서 OC-1이 1계통에서 다중화버스(1), (2)는 가득차게 되지만, 본 제2실시예에서는 각 OC-1에 STS-1프레임을 구성하는 28개의 VT1.5/TU-11프레임을 분할해서 할당하고, 각 OC-1은 할당된 수의 VT1.5/TU-11프레임 상당량의 전송만을 실행시킨다.
이것에 의해, 광파이버로 회선을 연장하여 전송하는 파이버 연장기능을 실현하는 것이 가능하게 된다.
제5도에서는 OC-1(51.84Mb/s)1계통을 각각 수용하는 2개의 저속 인터페이스회로 기반(3a)을 사용하고, VT1.5(DS-1)이 28회선 있는 STS-1 레벨의 신호를 한쪽에 a회선, 다른 쪽에 b회선을 할당하고 있다.(단, a+b≤28)
이 할당수 및 할당하는 VT1.5(DS-1)프레임은 제6도에 도시한 바와 같이, 각 버스 제어회로(6)으로 부터의 제어신호인 BUSCNT의 타이밍을 변경하는 것만으로 자유롭게 설정할 수가 있다.
또한, 1계통의 OC-1을 수용하는 인터페이스회로 기반(3a)는 2중화 구성으로 하는 것이 바람직하다.
이와 같이, 본 제2실시예에 의하면, STS-1 프레임을 임의수의 VT1.5(DS-1) 프렘임마다 할당하여 광파이버를 사용해서 다른 지점에 그대로 중계할 수 있다.
이하, 본 발명에 관한 다중화장치의 제3의 실시예에 대해서 설명한다.
제7도에 본 제3실시예에 관한 다중화장치의 구성을 도시한다.
도시한 바와 같이, 본 제3실시예에 관한 다중화장치는 상기 제1의 실시예의 다중화장치에 타임슬롯의 교체를 실행하는 타임슬롯 변환부(9)을 추가한 것이다.
한편, 고속전송로상의 할당된 타임슬롯만을 사용하는 분기삽입형의 다중화장치에 있어서는 통상 모든 회선을 분기삽입하는 일은 없다.
따라서, 미사용 타임슬롯이 생기게 된다.
그래서, 본 실시예에서는 이 미사용 타임스롯을 이용해서 저속 인터페이스회로 기반(3) 사이를 접속하고, 다중화장치에 접속하는 저속전송로(8) 사이의 회선설정기능(헤어핀 커넥션기능)을 실현한다.
즉, 회선설정하는 저속 디지털신호를 입력하고 있는 한쪽의 저속 인터페이스회로 기반(3)은 이것을 상술한 바와 같이 다중화버스(1)상의 1차 다중화신호로 다중한다. 1차 다중화신호는 고속 다중분리부(4)에서 2차 다중화신호로 다중화되어 타임슬롯 변환부(9)에 입력된다. 타임슬롯 변환부(9)는 입력하는 2차 다중화신호중의 회선설정하는 저속 디지털신호를 아래쪽 방향의 1차 다중화신호의 회선설정지에 따른 미사용 타임슬롯으로 교체하여 고속 다중분리부(4)로 되돌아 간다.
이 신호는 고속 다중분리부(4)에서 여러개의 1차 다중화신호로 분리되고, 각각 여러개의 다중화버스(1)~(3)으로 송출된다.
그리고, 회선설정하는 저속 디지털신호를 입력하고 있는 다른 쪽의 저속 인터페이스회로 기반(3)은 상술한 바와 같이, 다중화버스상의 임의의 타임슬롯을 페치하고, 접속하고 있는 저속전송로(8)로 송출한다.
제8도, 제9도에 본 제3실시예에 있어서의 다중화버스(1), (2)상과 같이 도시한다.
또한, 제8도, 제9도에서는 설명을 명료하게 하기 위해 각 다중화버스(1), (2) (각 다중화버스#1, 2)에는 각각 27의 저속 인터페이스회로 기반#1, #2가 접속되어 있는 경우에 대해서 도시하였다.
한편, 제8도에 도시한 바와 같이, 다중화버스#2(1)에 접속하는 2번째의 저속 인터페이스회로 기반(3)에 의해서 다중화버스#2(1)상에 DATA2-2는 고속 다중분리부(4)에서 2차 다중화신호로 다중화되어 타임슬롯 변환부(9)에 입력된다. 타임슬롯 변환부(9)는 입력하는 2차 다중화신호중의 DATA2-2를 제9도에 도시한 바와 같이, 아래쪽 방향의 1차 다중화신호의 다중화버스#3(2)에 접속하는 1번째의 저속 인터페이스회로 기반(3)에 대응하는 타임슬롯으로 교체하여 고속 다중분리부(4)로 되돌린다.
이 신호는 고속 다중분리부(4)에서 여러개의 1차 다중화신호로 분리되고, 각각 여러개의 다중화버스#1, #2, #3으로 송출된다.
DATA2-2는 다중화버스#3(2)에 접속하는 1번째의 저속 인터페이스회로 기반(3)에 대응하는 타임슬롯에 넣어져 있으므로, DATA2-2를 포함하는 1차 다중화신호는 다중화버스#3(2)로 송출된다.
또, DATA2-2는 다중화버스#3(2)에 접속하는 1번째의 저속 인터페이스회로 기반(3)에 대응하는 타임슬롯으로 송출된다.따라서, DATA2-2는 다중화버스#3(2)에 접속하는 1번째의 저속 인터페이스회로 기반(3)에 의해서 페치된다.
또, 다중화버스#3(2)에 접속하는 1번째의 저속 인터페이스회로 기반(3)이 송출하는 DATA3-1도 이것과 마찬가지로 해서 다중화버스#2(1)에 접속하는 2번째의 저속 인터페이스회로 기반(3)에 의해 페치된다.
DATA2-2,DATA3-1 이외는 상기 제1실시예와 마찬가지로 해서 고속전송로(11)로 송출된다.
그리고, 이와 같은 헤어핀 커넥션에 의해서 제10도에 도시한 바와 같은 회선접속형태가 가능하게 된다.
즉, 현재 다중화장치에 저속 디지털신호를 입출력하는 입출력포트(1)~(7)중, 입출력포트(2)~(7)은 고속전송로상에서 미사용으로 되는 타임슬롯에 대응하는 빈 포트로 하면, 이것을 이용해서 도시한 바와 같이, 입출력포트(2)를 입출력포트(6)으로, 입출력포트(3)를 입출력포트(7)로, 입출력포트(4)를 입출력포트(5)로 각각 기완해서 송출할 수 있게 된다. 입출력포트(1)에 대해서는 실제적으로 다중분리되어 고속 디지털 전송로와 접속된다.
이와 같이, 본 제3실시예에 의하면, 저속 디지털신호 사이의 상호접속인 헤어핀 커넥션을 실현할 수 있다. 또, 종단형으로 다중화장치에 있어서도 빈 슬롯을 적절히 사용해서 마찬가지로 헤어핀 커넥션을 실현할 수 있다.
또한, 상술한 제4도에 도시한 바와 같이, 각 저속 인터페이스회로 기반으로의 다중화버스(1), (2)상의 타임슬롯의 할당은 임의로 설정할 수 있다.
이하, 본 발명의 제4실시예에 대해서 설명한다.
제11도에 본 제4실시예에 관한 다중화장치의 구성을 도시한다.
도시한 바와 같이, 본 제4실시예는 상술한 제2실시예에 관한 다중화장치에 상기 제3실시에에서설명한 타임슬롯 변환부(9)를 추가한 것이다.
상술한 바와 같이, 헤어핀 커넥션은 다음과 같이 실현된다.
즉, 저속 인터페이스회로 기반(3)에 입력된 신호는 다중화버스(1)상에 다중되고, 고속 다중변환부(4)에서 다중된 후, 타임슬롯 변환부(9)에 의해 변환되어 소정의 다중화버스(2)로 되돌져 진다. 그리고, 저속 인터페이스회로 기반(3)에서는 필요한 타임슬롯의 신호만을 다중화버스(2)에서 페치하고, 전송로(8)을 거쳐서 송출한다.
또한, 다중화장치에서 직접 회선접속하지 않는 신호는 고속 인터페이스부(10)에 접속되어 고속 전송로로 송출된다.
그리고, 여기에서 이와 같은 신호의 흐름을 제12도에 모식적으로 나타낸다.
제12도에 있어서, (26)은 다중화장치(27)은 타국의 다중화장치, (30)은 저속 디지털신호이다.또한, 이와 반대의 신호의 흐름도 원리는 동일하다.
이와 같이, 본 제4실시예에 의하면 임의의 이종 저속 인터페이스 사이에서의 신호의 수수, 또는 속도변환이 가능하게 된다.
그런데, 본 제1~제4실시예에 관한 다중화장치를 사용해서 제13도에 도시한 네트워크를 구성할 수 있다.
제13도에 있어서, (31)은 다중화장치(1), (32)는 다중화장치(2), (33)은 고속전송로 신호, (34)는 (33) 이하의 고속전송로 신호, (35)는 저속 디지털신호이다. 이와 같은 구성에 있어서, 본 제1~제4실시예에 관한 다중화장치에 의해서 1네트워크로 부터의 신호의 분기 또는 삽입 또는 네트워크 사이의 신호의 수수가 가능하게 된다.
그런데, 상기 제1~제4실시예에 있어서 제14도에 도시한 바와 같이, 여러개의 저속 인터페이스회로 기반(3)에 대한 수신측의 제어신호BUSCNT를 다중화버스상의 동일의 타임슬롯의 타이밍으로 설정하면, 여러개의 상기 저속 인터페이스회로(3)에 동일의 신호를 수신하는 1:N의 동시통신을 실현할 수 있다.
여기에서, N 은 1개의 다중화버스(2)에 접속하는 저속 인터페이스회로 기반(3)의 최대수 이하에서 임의로 설정할 수 있다.
또, 여러개의 동시통신, 예를들면 1:N' 와 1:N를 실현할 수 있다. N' 와 N는 N' + N가 1개의 다중화버스(2)에 접속하는 저속 인터페이스회로 기반(3)의 최대수 이하에서 임의로 설정할 수 있다.
제14도에서는 BUSCNT2, 3, 4에 대응하는 3개의 저속 인터페이스회로 기반(3)의 그룹과 BUSCNT5, 6에 대응하는 2개의 저속 인터페이스회로 기반(3)이 각각 동일한 신호를 수신하고 있다.
이상 설명한 바와 같이, 본 실시예에 의하면 여러개의 저속 디지털신호를 다중할 때, 다중화 프레임의 포맷을 갖는 다중화버스를 사용하고, 저속 인터페이스회로가 다중화버스상의 임의의 타임슬롯으로 액세스하는 것에 의해 신호의 다중을 실행하고 있다.또, 신호를 분리할 때에는 다중화버스상의 소정의 신호만을 분리하도록 제어를 실행한다. 따라서, 여러 종류의 디지털신호를 다중분리할 때, 장치의 동일 실장위치에서 이종 저속 인터페이스회로 기반을 용이하게 호환가능하게 할 수 있어 플렉시블한 실장형태를 실현할 수 있다.
또, 다중화버스 및 타임슬롯 변환부를 사용하고, 다중화레벨에서의 타임슬롯 교체를 실행한 후에 분리방향으로 신호를 되돌려 보내는 것 의해, 저속 디지털신호 사이에서의 상호접속, 즉 헤어핀 커넥션기능을 실현, 또는 이종의 저속 디지털 인터페이스 사이의 상호접속을 실행하는 인터페이스 종별 변환기능을 실현할 수 있다.
또 다중화버스에 허용되는 회선용량에 대해서, 그 회선용량과 동등 또는 그것 이하의 회선용량을 갖는 저속 디지털신호에 임의로 버스상의 회선을 할당하는 루팅기능, 1:N의 동시 수신기능을 실현할 수 있다.
이상과 같이, 본 발명에 의하면 보다 유연성이 우수한 다중화, 분리를 실행할 수 있는 보다 소형화에 적합한 구성의 다중화장치를 제공할 수 있다.

Claims (12)

  1. 디지털신호를 전송하는 여러개의 저속전송로와 n차군 레벨의 디지털신호 프레임을 전송하는 고속전송로를 수용하고, 수용한 여러개의 저속전송로에 의해서 전송되는 여러개의 디지털신호와 고속전송로에 의해서 전송되는 n차군 레벨의 디지털신호 프레임 사이의 다중의 및 분리를 실행하는 다중화장치로서,
    각각이 상기 저속전송로를 수용하는 여러개의 저속 인터페이스회로,
    각각이 상기 여러개의 저속 인터페이스회로중의 1이상의 상기 저속 인터페이스회로를 버스 접속하고, k(kn)차군 레벨의 디지털신호 프레임을 전송하는 여러개의 다중화버스,
    상기 여러개의 다중화버스와 n차군 레벨의 디지털신호 프레임을 전송하는 고속신호선을 수용하고, 수용한 상기 여러개의 다중화버스에 의해서 전송되는 여러개의 k차군 레벨의 디지털신호 프레임과 고속신호선에 의해서 전송되는 n차군 레벨의 디지털신호 프레임 사이의 다중화 및 분리를 실행하는 다중분리부,
    상기 n차군 레벨의 디지털신호 프레임을 상기 고속전송로에 접속하기 위한 고속 인터페이스회로 및
    각 저속 인터페이스회로에 상기 저속 인터페이스회로가 접속하는 다중화버스상의 상기 k차군 레벨의 디지털신호 프레임의 타임슬롯을 할당하는 할당수단을 갖고,
    상기 여러개의 저속 인터페이스회로는 수용한 저속전송로에 의해서 전송된 디지털신호를 저장한m(m≤k)차군 레벨의 디지털신호 프레임을 상기 저속 인터페이스 회로가 접속하고 있는 다중화버스상의 상기 k차군 레벨의 디지털신호 프레임의 상기 저속 인터페이스회로가 할당된 타임슬롯으로 송출하고, 상기 저속 인터페이스가 접속하고 있는 다중화버스상의 상기 k차군 레벨의 디지털신호 프레임의 상기 저속 인터페이스회로가 할당된 타임슬롯에서 m차군 레벨의 디지털신호 프레임을 분리하고, m차군 레벨의 디지털신호 프레임중의 디지털신호를 수용한 상기 저속전송로로 송출하는 것을 특징으로 하는 다중화장치.
  2. 제1항에 있어서,
    상기 여러개의 저속 인터페이스회로중의 적어도 1개의 저속 인터페이스회로는 상기 디지털신호로서 j 개의 i(j×i≤m)차군 레벨의 디지털신호 프레임을 전송하는 1이상의 저속전송로를 수용하고, 수용한 저속전송로에 의해서 전송된 I차군 레벨의 디지털신호 프레임을 다중화해서 작성한 m차군 레벨의 디지털신호 프레임을 상기 저속 인터페이스회로가 접속하고 있는 다중화버스상의 상기 k차군 레벨의 디지털신호 프레임의 상기 저속 인터페이스회로가 할당된 타임슬롯으로 송출하고, 상기 저속 인터페이스회로가 접속하고 있는 다중화버스상의 상기 k차군 레벨의 디지털신호 프레임의 상기 저속 인터페이스회로가 할당된 타임슬롯에서 m차군 레벨의 디지털신호 프레임을 분리하고, 분리한 m차군 레벨의 디지털신호 프레임중에서 j개의 I차군 레벨의 디지털신호 프레임을 분리하여 상기 1이상의 저속전송로로 송출하는 것을 특징으로 하는 다중화장치.
  3. 제1항에 있어서,
    상기 할당수단은 각 저속 인터페이스회로에 상기 저속 인터페이스회로가 접속하는 다중화버스상의 상기 k차군 레벨의 디지털신호 프레임의 타임슬롯을 상기 저속 인터페이스회로가 수용하는 저속전송로로 전송시키는 디지털신호의 전송용량에 따를 수만큼 할당하고, 상기 여러개의 저속 인터페이스회로는 수용한 저속전송로에 의해서 전송된 디지털신호를 저장한 할당된 타임슬롯 수만큼의 m의 (m≤k)차군 레벨의 디지털신호 프레임을 상기 저속 인터페이스 회로가 접속하고 있는 다중화버스상의 상기 k차군 레벨의 디지털신호 프레임을 상기 저속 인터페이스 회로가 접속하고 잇는 다중화버스상의 상기 k차군 레벨의 디지털신호 프레임의 상기 저속 인터페이스회로가 할당된 타임슬롯으로 송출하고, 상기 저속 인터페이스회로가 접속하고 있는 다중화버스상의 상기 k차군 레벨의 디지털신호 프레임의 상기 저속 인터페이스회로가 할당된 타임슬롯에서 할당된 타임슬롯 수만큼의 m차군 레벨의 디지털신호 프레임을 분리하고, m차군 레벨의 디지털신호 프레임중의 디지털신호를 수용한 상기 저속 전송로로 송출하는 것을 특징으로 하는 다중화장치.
  4. 제1항에 있어서,
    상기 할당수단은 동일 다중화버스에 접속하고 있는 여러개의 저속인터페이스회로에 동일 디지털신호를 송출하는 경우에, 상기 다중화버스의 k차군 레벨의 디지털신호 프레임의 동일 타임슬롯을, 동일 디지털신호를 송출하는 여러개의 저속 인터페이스회로에 할당하는 것을 특징으로 하는 다중화장치.
  5. 제2항에 있어서,
    상기 할당수단은 동일 다중화버스에 접속하고 있는 여러개의 저속 인터페이스회로에 동일 디지털신호를 송출하는 경우에, 상기 다중화버스의 k차군 레벨의 디지털신호 프레임의 동일 타임슬롯을, 동일 디지털신호를 송출하는 여러개의 저속 인터페이스회로에 할당하는 것을 특징으로 하는 다중화장치.
  6. 제3항에 있어서,
    상기 할당수단은 동일 다중화버스에 접속하고 있는 여러개의 저속 인터페이스회로에 동일 디지털신호를 송출하는 경우에, 상기 다중화버스의 k차군 레벨의 디지털신호 프레임의 동일 타임슬롯을, 동일 디지털신호를 송출하는 여러개의 저속 인터페이스회로에 할당하는 것을 특징으로 하는 다중화장치.
  7. 제1항에 있어서,
    상기 다중화분리부가 고속 인터페이스 회로에 송출하는 n차군 레벨의 디지털신호 프레임에 임의의 타임슬롯에 저장되어 있는 m차군 레벨의 디지털신호 프레임을 상기 고속 인터페이스회로가 다중분리부에 송출하는 n차군 레벨의 디지털신호 프레임중의 임의의 미사용 타임슬롯으로 교체하는 타임슬롯 변환수단을 갖는 것을 특징으로 하는 다중화장치.
  8. 제2항에 있어서,
    상기 다중분리회로가 고속 인터페이스회로에 송출하는 n차군 레벨의 디지털신호 프레임에 임의의 타임슬롯에 저장되어 있는 m차군 레벨의 디지털신호 프레임을 상기 고속 인터페이스회로가 다중분리부로 송출하는 n차군 레벨의 디지털신호 프레임중의 임의의 미사용 타임슬롯으로 교체하는 타임슬롯 변환수단을 갖는 것을 특징으로 하는 다중화장치.
  9. 제3항에 있어서,
    상기 다중분리부가 고속 인터페이스회로에 송출하는 n차군 레벨의 디지털신호 프레임에 임의의 타임슬롯에 저장되어 있는 m차군 레벨의 디지털신호 프레임을 상기 고속 인터페이스회로가 다중분리부로 송출하는 n차군 레벨의 디지털신호 프레임중의 임의의 미사용 타임슬롯으로 교체하는 타임슬롯 변환수단을 갖는 것을 특징으로 하는 다중화장치.
  10. 제1항에 있어서,
    상기 여러개의 저속 인터페이스회로는 서로 다른 종류의 인터페이스에 의해서 상기 디지털신호를 수용하는 2개의 저속 인터페이스회로를 적어도 포함하는 것을 특징으로 하는 다중화장치.
  11. 제2항에 있어서,
    상기 여러개의 저속 인터페이스회로는 서로 다른 종류의 인터페이스에 의해서 상기 디지털신호를 수용하는 2개의 저속 인터페이스회로를 적어도 포함하는 것을 특징으로 하는 다중화장치.
  12. 제3항에 있어서,
    상기 여러개의 저속 인터페이스회로는 서로 다른 종류의 인터페이스에 의해서 상기 디지털신호를 수용하는 2개의 저속 인터페이스회로를 적어도 포함하는 것을 특징으로 하는 다중화장치.
KR1019940026797A 1993-10-20 1994-10-20 1이상의 저속 인터페이스회로를 버스접속한 다중화장치 KR0139866B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-262617 1993-10-20
JP5262617A JPH07123067A (ja) 1993-10-20 1993-10-20 多重化装置

Publications (2)

Publication Number Publication Date
KR950013098A KR950013098A (ko) 1995-05-17
KR0139866B1 true KR0139866B1 (ko) 1998-07-01

Family

ID=17378285

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940026797A KR0139866B1 (ko) 1993-10-20 1994-10-20 1이상의 저속 인터페이스회로를 버스접속한 다중화장치

Country Status (4)

Country Link
US (2) US5452307A (ko)
JP (1) JPH07123067A (ko)
KR (1) KR0139866B1 (ko)
CN (1) CN1076555C (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6005699A (en) * 1992-04-08 1999-12-21 Hitachi, Ltd. Optical wavelength multiplexing system
US6088371A (en) * 1995-04-05 2000-07-11 Hitachi, Ltd. Up-grading method for transmission apparatus
US5696761A (en) * 1995-08-31 1997-12-09 Lucent Technologies Inc Method and apparatus for interfacing low speed access links to a high speed time multiplexed switch fabric
JP3408720B2 (ja) * 1996-06-13 2003-05-19 富士通株式会社 高速同期多重化装置
JP3819480B2 (ja) * 1996-06-28 2006-09-06 株式会社日立コミュニケーションテクノロジー 多重変換装置の構築方法
DE69637727D1 (de) 1996-12-11 2008-12-04 Ibm Digitale querverbindungsanordnung mit einfüge-/ausblendmöglichkeit für signale der synchron-digital-multiplexhierarchie oder sonet-signale
US5841760A (en) * 1997-04-24 1998-11-24 Northern Telecom Limited Transparent multiplexer/demultiplexer
US6298038B1 (en) * 1997-04-24 2001-10-02 Nortel Networks Limited Transparent transport
KR100292909B1 (ko) * 1997-12-31 2001-06-15 김진찬 무선가입자망 시스템용 기지국에서의 링크결합을 위한 멀티플렉스/디멀티플렉스 s장치
US6667973B1 (en) * 1998-04-29 2003-12-23 Zhone Technologies, Inc. Flexible SONET access and transmission systems
US6768745B1 (en) * 1998-04-29 2004-07-27 Zhone Technologies, Inc. Flexible SONET access and transmission system
US6601031B1 (en) * 2000-01-13 2003-07-29 Lucent Technologies Inc. Speech recognition front end controller to voice mail systems
AU2001240437B2 (en) * 2000-02-04 2005-04-21 Siemens Aktiengesellschaft Parallel signal dividing and signal processing in multiplex devices with a high ordinal number
US7054310B1 (en) * 2000-09-14 2006-05-30 Ciena Corporation Methods and apparatuses for providing multiple services from any slot in a SONET system having multiple slots
DE10056220B4 (de) * 2000-11-13 2005-04-28 Siemens Ag Verfahren zur Übertragung eines Datensignals
JP3586204B2 (ja) * 2001-02-19 2004-11-10 日本電信電話株式会社 多重化中継伝送装置
CN100379216C (zh) * 2002-12-12 2008-04-02 华为技术有限公司 一种实现通信设备高速端口的装置
US7839885B2 (en) * 2005-04-25 2010-11-23 Lsi Corporation Connection memory for tributary time-space switches
US20120331194A1 (en) * 2011-06-23 2012-12-27 Apple Inc. Interface extender for portable electronic devices
RU2691973C1 (ru) * 2018-11-15 2019-06-19 Открытое акционерное общество "Межгосударственная Корпорация Развития" (ОАО "Межгосударственная Корпорация Развития") Мультиплексор доступа с функцией коммутации
CN109462395B (zh) * 2018-12-28 2023-08-15 常州朗奇威电器有限公司 接口多路复用转换电路及多路复用转换方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60239142A (ja) * 1984-05-14 1985-11-28 Oki Electric Ind Co Ltd 多重化装置
US4697262A (en) * 1984-12-20 1987-09-29 Siemens Aktiengesellschaft Digital carrier channel bus interface module for a multiplexer having a cross-connect bus system
JPS6239928A (ja) * 1985-08-15 1987-02-20 Mitsubishi Electric Corp デイジタルデ−タ多重化装置
DE3819259A1 (de) * 1988-06-06 1989-12-07 Siemens Ag Verfahren zum ein- und auskoppeln von signalen in bzw. aus teilbereichen der zusatzsignale von transportmoduln einer synchronen digitalsignal-hierarchie
JPH0691507B2 (ja) * 1988-08-05 1994-11-14 三菱電機株式会社 多重化装置
EP0660555A3 (en) * 1989-01-09 1995-09-13 Fujitsu Ltd Device for multiplexing and demultiplexing digital signals.
EP0395780A1 (de) * 1989-05-03 1990-11-07 Siemens Aktiengesellschaft Flexibler Multiplexer
JPH03240334A (ja) * 1990-02-19 1991-10-25 Fujitsu Ltd 時分割多重における集線方式
DE9006717U1 (de) * 1990-06-15 1991-10-10 Philips Patentverwaltung GmbH, 22335 Hamburg Anrufbeantworter für die digitale Aufzeichnung und Wiedergabe von Sprachsignalen
US5257261A (en) * 1990-07-27 1993-10-26 Transwitch Corporation Methods and apparatus for concatenating a plurality of lower level SONET signals into higher level sonet signals

Also Published As

Publication number Publication date
CN1112756A (zh) 1995-11-29
US5757806A (en) 1998-05-26
US5452307A (en) 1995-09-19
JPH07123067A (ja) 1995-05-12
KR950013098A (ko) 1995-05-17
CN1076555C (zh) 2001-12-19

Similar Documents

Publication Publication Date Title
KR0139866B1 (ko) 1이상의 저속 인터페이스회로를 버스접속한 다중화장치
CA1321648C (en) Format converter
CA2090663C (en) Sonet overhead server
US4855999A (en) DTDM multiplexer with cross-point switch
US4893306A (en) Method and apparatus for multiplexing circuit and packet traffic
US4833673A (en) Time division multiplexer for DTDM bit streams
US7173930B2 (en) Transparent flexible concatenation
US5398249A (en) System for providing simultaneous multiple circuit-switched type communications on an ISDN basic rate interface
CN100373884C (zh) 电信网络的交换设备、其中使用的部件和交换数据流的方法
US5465252A (en) Method for receiving and delivering section overheads of and for STM-1 signals in a section-overhead server of a network node
US4819226A (en) Framer circuit for use in a DTDM network
US5519702A (en) Digital communication system
US5754545A (en) Add-drop multiplexer with enhancement of accessibility to signals in different hierarchical levels and flexibility in various services and circuit setting operations
KR960706730A (ko) 협소대역 통신용 ATM 망(ATM networks for narrowband communications)
US4833671A (en) DTDM multiplexing circuitry
US5682257A (en) Optical interface in SONET system
EP0338558A2 (en) Packet switch suitable for integrated circuit implementation
US7075952B1 (en) Multiplexing in a PDH telecommunications network
JPH09214456A (ja) 多重変換装置の構成方法および多重変換装置
US20030026284A1 (en) Digital signal transmission system
JP2937666B2 (ja) クロスコネクト装置
KR0143853B1 (ko) 시분할 다중변환 다중화 장치
KR100439216B1 (ko) 동기식 전송시스템의 채널 스위치의 읽기/쓰기 어드레스생성장치 및 그 방법
KR100452514B1 (ko) 비동기전송모드 교환기 디에스3급 듀얼모드 회선망 정합장치
KR950006602B1 (ko) 동기식 에드-드롭 전송장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020222

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee