KR100549596B1 - 이더넷 신호-ｄｓ3급 신호 다중/역다중 장치 - Google Patents

이더넷 신호-ｄｓ3급 신호 다중/역다중 장치 Download PDF

Info

Publication number
KR100549596B1
KR100549596B1 KR1020020061019A KR20020061019A KR100549596B1 KR 100549596 B1 KR100549596 B1 KR 100549596B1 KR 1020020061019 A KR1020020061019 A KR 1020020061019A KR 20020061019 A KR20020061019 A KR 20020061019A KR 100549596 B1 KR100549596 B1 KR 100549596B1
Authority
KR
South Korea
Prior art keywords
signal
ethernet
class
signals
frame
Prior art date
Application number
KR1020020061019A
Other languages
English (en)
Other versions
KR20040031883A (ko
Inventor
박해룡
신경진
Original Assignee
주식회사데이콤
신경진
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사데이콤, 신경진 filed Critical 주식회사데이콤
Priority to KR1020020061019A priority Critical patent/KR100549596B1/ko
Publication of KR20040031883A publication Critical patent/KR20040031883A/ko
Application granted granted Critical
Publication of KR100549596B1 publication Critical patent/KR100549596B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/35—Switches specially adapted for specific applications
    • H04L49/351—Switches specially adapted for specific applications for local area network [LAN], e.g. Ethernet switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

본 발명은 이더넷 신호-DS3급 신호 다중/역다중 장치에 관한 것으로서, 타가입자측으로부터 DS3급 신호를 수신하여 디코딩한 후 송출하거나, 프레임 비트를 추출한 후 송출하는 DS3프레임수신부; DS3급 신호의 데이터 비트를 N개로 분할하고 N개의 하향타임슬롯을 발생하여 송출하는 하향타임슬롯발생부; N개의 하향타임슬롯을 조합하여 N개의 포트(하향 클럭)로 할당하여 송출하는 하향타임슬롯할당부; 디코딩된 DS3급 신호를 N개의 하향 클럭으로 동기화한 후 이더넷 신호를 추출하여 송출하는 데이터역다중화부; N개의 가입자측 포트에서 인입되는 비동기 신호 형태의 이더넷 신호를 N개의 상향 클럭으로 각각 동기화하여 동기 신호 형태의 이더넷 신호를 송출하거나, 이더넷 신호가 N개의 하향 클럭에 의해 동기화한 동기 신호 형태의 이더넷 신호를 비동기 신호 형태의 이더넷 신호로 변환하여 N개의 가입자측 포트로 송출하는 동기/비동기변환부; 동기 신호 형태의 이더넷 신호를 N개의 상향 클럭으로 할당된 DS3급 신호의 데이터 영역에 삽입하여 다중화된 이더넷 신호를 송출하는 데이터다중화부; 다중화된 이더넷 신호를 DS3급 신호의 프레임에 동기화하여 타가입자측으로 송출하는 DS3프레임발생부를 포함하여 구성된 것을 특징으로 한다.
이더넷 신호, DS3급 신호, 다중, 동기, 전송, 가입자

Description

이더넷 신호-ＤＳ3급 신호 다중/역다중 장치{MULTIPLEXER/DEMULTIPLEXER FOR ETHERNET SIGNAL-DS3 SIGNAL}
도 1은 일반적인 이더넷의 데이터 흐름도,
도 2는 일반적인 DS3 프레임 구조도 일예,
도 3은 본 발명에 따른 다중/역다중 장치의 외부망과의 연결개념도,
도 4는 본 발명에 따른 3명의 가입자를 수용할 경우의 다중/역다중 장치 블록도 일예이다.
*도면의 주요부분에 대한 부호의 설명
10,20 : 다중/역다중 장치
11-1,11-2,11-3,11-N, 21-1,21-2,21-3 : 동기/비동기변환부
12 : 다중/역다중부 22 : 상향타임슬롯발생부
23 : 상향타임슬롯할당부 24 : 데이터다중화부
25 : DS3프레임발생부 26 : DS3프레임수신부
27 : 하향타임슬롯발생부 28 : 하향타임슬롯할당부
29 : 데이터역다중화부
본 발명은 다중/역다중 장치에 관한 것으로서, 가입자측으로부터 인입되는 이더넷 신호를 DS3급 신호로 변환하여 타가입자측으로 전송하거나, 타가입자측으로부터 인입되는 DS3급 신호를 이더넷 신호로 변환하여 가입자측으로 전송할 수 있는 이더넷 신호-DS3급 신호 다중/역다중 장치에 관한 것이다.
이더넷(Ethernet)은 미국의 제록스, 디지털이퀴프먼트, 및 인텔 등이 공동으로 개발한 근거리통신망(LAN)으로서, 하나의 동축케이블에 임의로 OA 기기를 접속할 수 있는 버스 구조 방식으로 네트워크를 형성하는데, 전송속도는 1초에 10Mbps이다. 그리고, 데이터 전송을 위해 다음과 같은 내용의 CSMA/CD(Carrier Sense Multiple Access with Collision Detection) 방식을 사용한다. 즉, 데이터를 보내려는 컴퓨터가 먼저 통신망이 사용 중인지 아닌지 검사한 후에 비어 있을 경우에 데이터를 보낸다. 만약, 통신망이 사용 중이라면 일정시간을 기다린 후에 다시 검사한다. 또한, 2개의 컴퓨터가 동시에 검사하여 통신망이 사용 중이지 않다는 것을 확인하고 동시에 전송하게 되면 충돌이 발생한다. 이런 경우에 대비해서 데이터를 전송한 컴퓨터는 자신의 데이터가 손상되지 않았는지를 확인하여 손상이 있으면 다시 전송하게 된다. 이때 두 컴퓨터의 재전송이 동일한 시간 후에 일어나면 다시 충돌이 발생하므로 재전송 시간은 일정한 방법에 의해 변경된다. 도 1은 일반적인 이 더넷의 데이터 흐름도를 나타낸 것이다.
한편, 최근에는 초고속 인터넷이 널리 사용되면서 LAN 신호를 다양한 신호로 변환하여 원거리 전송을 구현하고 있다. 일반적으로, 디지털 신호를 전송하기 위한 디지털 신호 전송 계위로는 DS1, DS2, DS3 등이 있다. DS1 는 1.544 Mbps의 전송 속도를 가지는 디지털 신호 전송 계위로서, 1 프레임이 193 비트로 구성되어 있으며 24개의 채널로 구성된다. DS2 는 4개의 DS1 프레임이 다중화된 신호로서, 4개의 DS1 을 다중화하여 DS2 를 생성시킨 후 DS3 로 다중화 되어질 때만 사용되고 전송 계위로선 사용되지 않고 있다. DS3 는 7개의 DS2 프레임이 다중화된 것으로서, 전송속도는 44.736 Mbps 이고, 1 프레임이 680 비트로 구성되어 있다. 그리고, 상기 디지털 신호 전송 계위의 DS1, DS2, DS3 의 프레임 구조는 프레임 비트와 정보(데이터) 비트로 구성된다. 도 2는 일반적인 DS3 프레임 구조도 일예를 나타낸 것이다. 도면에 도시된 것처럼 7개의 프레임으로 구성되고, 1 프레임은 680 비트로 구성되어 있으므로 총 680 × 7 ＝ 4760 비트로 구성된다. 4760 비트 중에서 프레임 비트가 56 비트이고, 정보 비트가 4704 비트이다.
다른 한편, 종래에는 이더넷 신호를 DS3급 신호에 수용하기 위해 라우터에서 DS3 신호를 접속하는 유니트를 추가하거나 외장의 DS3급 CUS장치를 이용하였다. 그런데, 이러한 방법은 DS3급 신호에 단지 하나의 가입자를 수용할 수 있어서, 가입자가 DS3 전대역(44.736 Mbps)을 사용하지 않고서 일부의 대역만을 사용한다면 전송효율이 현저히 떨어지는 문제점이 있다.
이에 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 다수의 가입자를 수용하여 전송효율을 극대화하면서 부가적인 장치없이 가입자측으로부터 인입되는 다수의 이더넷 신호를 DS3급 신호로 변환하여 타가입자측으로 전송하거나, 타가입자측으로부터 DS3급 신호를 이더넷 신호로 변환하여 가입자측으로 전송할 수 있는 이더넷 신호-DS3급 신호 다중/역다중 장치를 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 가입자측으로부터 수신된 이더넷 신호를 DS3급 신호로 변환한 후 타가입자측의 방향(상향)으로 전송하거나, 타가입자측으로부터 수신된 DS3급 신호를 이더넷 신호로 변환한 후 가입자측의 방향(하향)으로 전송하는 장치는, 타가입자측으로부터 DS3급 신호를 수신하여 HDB3 코드 규격에 따라 디코딩한 후 송출하거나, DS3 신호 규약에 의거하여 프레임 비트를 추출한 후 송출하는 DS3프레임수신부; 상기 DS3프레임수신부로부터 인입되는 프레임 비트가 추출된 DS3급 신호를 하향으로 전송하기 위해 DS3급 신호의 데이터 비트를 N개로 분할하고 N개의 하향타임슬롯을 발생하여 송출하는 하향타임슬롯발생부; 상기 하향타임슬롯발생부로부터 인입되는 N개의 하향타임슬롯을 조합하여 N개의 포트(하향 클럭)로 할당하여 송출하는 하향타임슬롯할당부; 상기 DS3프레임수신부로부터 인입되는 디코딩된 DS3급 신호를 상기 하향타임슬롯할당부로부터 인입되는 N개의 하향 클럭으로 동기화하여 DS3급 데이터 영역의 지정된 타임슬롯으로부터 이더넷 신호를 추출하여 송출하는 데이터역다중화부; N개의 가입자측 포트에서 인입되는 비동기 신호 형태의 이더넷 신호를 N개의 상향 클럭으로 각각 동기화하여 동기 신호 형태(HDLC)의 이더넷 신호를 송출하거나, 상기 데이터역다중화부로부터 인입되는 이더넷 신호가 상기 하향타임슬롯할당부로부터 인입되는 N개의 하향 클럭에 의해 동기화한 동기 신호 형태의 이더넷 신호를 비동기 신호 형태의 이더넷 신호로 변환하여 N개의 가입자측 포트로 송출하는 동기/비동기변환부; 상기 동기/비동기변환부로부터 인입되는 동기 신호 형태의 이더넷 신호를 N개의 상향 클럭으로 할당된 DS3급 신호의 데이터 영역에 삽입하여 다중화된 이더넷 신호를 송출하는 데이터다중화부; 상기 데이터다중화부로부터 인입되는 다중화된 이더넷 신호를 DS3급 신호의 프레임에 동기화하여 타가입자측으로 송출하거나, DS3 신호 규약에 의거하여 프레임 비트를 발생하여 송출하는 DS3프레임발생부; 상기 DS3프레임발생부로부터 인입되는 프레임 비트를 기준으로 DS3급 신호를 상향으로 전송하기 위해 DS3급 신호의 데이터 비트를 N개로 분할하고 N개의 상향타임슬롯을 발생하여 송출하는 상향타임슬롯발생부; 및 상기 상향타임슬롯발생부로부터 인입되는 N개의 상향타임슬롯을 조합하여 N개의 포트(상향 클럭)로 할당하여 상기 동기/비동기변환부로 송출하거나, N개의 상향 클럭으로 할당된 DS3급 신호의 데이터를 상기 데이터다중화부로 송출하는 상향타임슬롯할당부를 포함하여 구성된 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
먼저, 본 발명의 내용을 명확히 하고 이해를 돕기 위해서, 사용하는 명칭을 정의하기로 한다.
1. 상향(Upload) : 가입자측에서 서버측으로 신호(데이터)를 전송하는 개념으로서, 본 발명에서는 가입자측(A)에서 타가입자측(B)으로 신호를 전송함을 의미한다.
2. 하향(Download) : 서버에서 가입자측으로 신호(데이터)를 전송하는 개념으로서, 타가입자측(B)에서 가입자측(A)으로 신호를 전송함을 의미한다.
도 3은 본 발명에 따른 다중/역다중 장치의 외부망과의 연결개념도로서, 다수의 가입자를 연결하는 LAN1,2,3,..,N 등과 같은 다수의 근거리통신망이 다중/역 다중 장치(10)에 연결된다. 다중/역다중 장치(10)는 근거리통신망(LAN1,2,3,..,N)의 하나하나에 각각 연결된 동기/비동기변환부(11-1,11-2,11-3,..,11-N)와 DS3 다중/역다중부(12)로 구성된다. 이러한 다중/역다중 장치(10)는 다수의 가입자측으로부터 근거리통신망을 통해 수신한 이더넷 신호를 DS3급 신호로 변환하여 타가입자측으로 전송한다. 또한, 타가입자측으로부터 수신한 DS3급 신호를 이더넷 신호로 변환하여 가입자측으로 전송한다.
도 4는 본 발명에 따른 3명의 가입자를 수용할 경우의 다중/역다중 장치 블록도 일예로서, 다중/역다중 장치(20)는 3개의 동기/비동기변환부(21-1, 21-2, 21-3)와 다중/역다중부를 이루는 상향타임슬롯발생부(22), 상향타임슬롯할당부(23), 데이터다중화부(24), DS3프레임발생부(25), DS3프레임수신부(26), 하향타임슬롯발생부(27), 하향타임슬롯할당부(28), 데이터역다중화부(29)로 구성된다.
도 4를 참조하면, 먼저 상기 DS3프레임수신부(26)는 타가입자측으로부터 DS3급 신호를 수신하여 HDB3(High Density Bipolar Order 3 Encoding) 코드 규격에 따라 디코딩한 후 데이터역다중화부(29)로 송출한다. 그리고, DS3 신호 규약에 의거하여 프레임 비트를 추출한 후 하향타임슬롯발생부(27)로 송출한다. 여기서, 타임슬롯은 시분할 다중방식으로 신호를 전송하기 위한 것으로서, 전송망의 신호 전송시간을 일정한 주기로 나누기 위한 시간간격을 의미한다.
상기 하향타임슬롯발생부(27)는 DS3프레임수신부(26)로부터 인입되는 프레임 비트가 추출된 DS3급 신호를 하향으로 전송하기 위해 DS3급 신호의 데이터 비트를 N개의 물리적인 가변대역으로 분할하고 N개의 하향타임슬롯을 발생하여 하향타임슬롯할당부(28)로 송출한다.
상기 하향타임슬롯할당부(28)는 하향타임슬롯발생부(27)로부터 인입되는 N개의 하향타임슬롯을 조합하여 N개의 포트(하향 클럭)로 할당한 후 동기/비동기변환부(21-1, 21-2, 21-3)와 데이터역다중화부(29)로 송출한다.
상기 데이터역다중화부(29)는 DS3프레임수신부(26)로부터 인입되는 디코딩된 DS3급 신호를 하향타임슬롯할당부(28)로부터 인입되는 N개의 하향 클럭으로 동기화하여 DS3급 데이터 영역의 지정된 타임슬롯으로부터 이더넷 신호(하향 데이터)를 추출하여 동기/비동기변환부(21-1, 21-2, 21-3)로 송출한다.
상기 동기/비동기변환부(21-1,21-2,21-3)는 가입자측, 즉 N개의 가입자측 포트로부터 인입되는 비동기 신호 형태의 이더넷 신호를 상향타임슬롯할당부(23)로부터 인입되는 N개의 상향 클럭으로 각각 동기화하여 동기 신호 형태(HDLC:High Level Data Link Control)의 이더넷 신호를 데이터다중화부(24)로 송출한다. 그리고, 상기 데이터역다중화부(29)로부터 인입되는 이더넷 신호가 하향타임슬롯할당부(28)로부터 인입되는 N개의 하향 클럭에 의해 동기화한 동기 신호 형태의 이더넷 신호를 비동기 신호 형태의 이더넷 신호로 변환하여 N개의 가입자측 포트로 송출한다.
상기 데이터다중화부(24)는 동기/비동기변환부(21-1,21-2,21-3)로부터 인입되는 동기 신호 형태의 이더넷 신호(상향 데이터)를 상향타임슬롯할당부(23)로부터 인입되는 N개의 상향 클럭으로 할당된 DS3급 신호의 데이터 영역에 삽입하여 다중화된 이더넷 신호를 DS3프레임발생부(25)로 송출한다. 이는 하나의 전송망을 통해 다수의 이더넷 신호를 동시에 전송하기 위함이다.
상기 DS3프레임발생부(25)는 데이터다중화부(24)로부터 인입되는 다중화된 이더넷 신호를 DS3급 신호의 프레임에 동기화하여 타가입자측으로 송출한다. 그리고, DS3 신호 규약에 의거하여 프레임 비트를 발생하여 상향타임슬롯발생부(22)로 송출한다.
상기 상향타임슬롯발생부(22)는 DS3프레임발생부(25)로부터 인입되는 프레임 비트를 기준으로 DS3급 신호를 상향으로 전송하기 위해 DS3급 신호의 데이터 비트를 N개의 물리적인 가변대역으로 분할하고 N개의 상향타임슬롯을 발생하여 상향타임슬롯할당부(23)로 송출한다. 즉, DS3급 신호의 프레임 비트를 제외한 데이터 비트를 적당한 영역(예컨대, 142개 영역)으로 분할하여 타임슬롯을 발생한다.
상기 상향타임슬롯할당부(23)는 상향타임슬롯발생부(22)로부터 인입되는 N개의 상향타임슬롯을 조합하여 N개의 포트(상향 클럭)로 할당하여 동기/비동기변환부(21-1, 21-2, 21-3)로 송출한다. 그리고, N개의 상향 클럭으로 할당된 DS3급 신호의 데이터를 데이터다중화부(24)로 송출한다. 이 때, 타임슬롯의 갯수에 따라 이더넷 포트의 전송대역이 결정된다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
본 발명은 상술한 실시예에 한정되지 않고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 당업자에 의해 다양하게 변형하여 실시할 수 있다. 따라서, 본 발명은 DS3급 신호에 다수의 이더넷 신호를 수용하여 전송하는 분야에 다양하게 활용하거나 응용할 수 있다.
이상에서 설명한 바와 같이, 이더넷 신호-DS3급 신호 다중/역다중 장치는 다수의 가입자를 수용하여 전송로의 유효대역을 최소함으로써 전송효율을 극대화할 수 있다. 또한, 부가적인 장치나 별도의 전용망을 설치하지 않고서도 가입자측으로부터 인입되는 다수의 이더넷 신호를 DS3급 신호로 변환하여 타가입자측으로 전송하거나, 타가입자측으로부터 인입되는 DS3급 신호를 이더넷 신호로 변환하여 가입자측으로 전송함으로써 투자비를 절감할 수 있다.

Claims (1)

  1. 가입자측으로부터 수신된 이더넷 신호를 DS3급 신호로 변환한 후 타가입자측의 방향(상향)으로 전송하거나, 타가입자측으로부터 수신된 DS3급 신호를 이더넷 신호로 변환한 후 가입자측의 방향(하향)으로 전송하는 장치에 있어서,
    타가입자측으로부터 DS3급 신호를 수신하여 HDB3 코드 규격에 따라 디코딩한 후 송출하거나, DS3 신호 규약에 의거하여 프레임 비트를 추출한 후 송출하는 DS3프레임수신부;
    상기 DS3프레임수신부로부터 인입되는 프레임 비트가 추출된 DS3급 신호를 하향으로 전송하기 위해 DS3급 신호의 데이터 비트를 N개로 분할하고 N개의 하향타임슬롯을 발생하여 송출하는 하향타임슬롯발생부;
    상기 하향타임슬롯발생부로부터 인입되는 N개의 하향타임슬롯을 조합하여 N개의 포트(하향 클럭)로 할당하여 송출하는 하향타임슬롯할당부;
    상기 DS3프레임수신부로부터 인입되는 디코딩된 DS3급 신호를 상기 하향타임슬롯할당부로부터 인입되는 N개의 하향 클럭으로 동기화하여 DS3급 데이터 영역의 지정된 타임슬롯으로부터 이더넷 신호를 추출하여 송출하는 데이터역다중화부;
    N개의 가입자측 포트에서 인입되는 비동기 신호 형태의 이더넷 신호를 N개의 상향 클럭으로 각각 동기화하여 동기 신호 형태(HDLC)의 이더넷 신호를 송출하거나, 상기 데이터역다중화부로부터 인입되는 이더넷 신호가 상기 하향타임슬롯할당부로부터 인입되는 N개의 하향 클럭에 의해 동기화한 동기 신호 형태의 이더넷 신호를 비동기 신호 형태의 이더넷 신호로 변환하여 N개의 가입자측 포트로 송출하는 동기/비동기변환부;
    상기 동기/비동기변환부로부터 인입되는 동기 신호 형태의 이더넷 신호를 N개의 상향 클럭으로 할당된 DS3급 신호의 데이터 영역에 삽입하여 다중화된 이더넷 신호를 송출하는 데이터다중화부;
    상기 데이터다중화부로부터 인입되는 다중화된 이더넷 신호를 DS3급 신호의 프레임에 동기화하여 타가입자측으로 송출하거나, DS3 신호 규약에 의거하여 프레임 비트를 발생하여 송출하는 DS3프레임발생부;
    상기 DS3프레임발생부로부터 인입되는 프레임 비트를 기준으로 DS3급 신호를 상향으로 전송하기 위해 DS3급 신호의 데이터 비트를 N개로 분할하고 N개의 상향타임슬롯을 발생하여 송출하는 상향타임슬롯발생부; 및
    상기 상향타임슬롯발생부로부터 인입되는 N개의 상향타임슬롯을 조합하여 N개의 포트(상향 클럭)로 할당하여 상기 동기/비동기변환부로 송출하거나, N개의 상향 클럭으로 할당된 DS3급 신호의 데이터를 상기 데이터다중화부로 송출하는 상향타임슬롯할당부를 포함하여 구성된 것을 특징으로 하는 이더넷 신호-DS3급 신호 다중/역다중 장치.
KR1020020061019A 2002-10-07 2002-10-07 이더넷 신호-ｄｓ3급 신호 다중/역다중 장치 KR100549596B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020061019A KR100549596B1 (ko) 2002-10-07 2002-10-07 이더넷 신호-ｄｓ3급 신호 다중/역다중 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020061019A KR100549596B1 (ko) 2002-10-07 2002-10-07 이더넷 신호-ｄｓ3급 신호 다중/역다중 장치

Publications (2)

Publication Number Publication Date
KR20040031883A KR20040031883A (ko) 2004-04-14
KR100549596B1 true KR100549596B1 (ko) 2006-02-03

Family

ID=37331923

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020061019A KR100549596B1 (ko) 2002-10-07 2002-10-07 이더넷 신호-ｄｓ3급 신호 다중/역다중 장치

Country Status (1)

Country Link
KR (1) KR100549596B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990002954A (ko) * 1997-06-24 1999-01-15 유기범 대용량 통신처리시스템의 전화망 정합장치에 있어서 모뎀 타임 슬롯 할당회로
JPH11112510A (ja) * 1997-10-02 1999-04-23 Fujitsu Ltd 回線終端装置
US5909445A (en) * 1996-08-19 1999-06-01 Adtran, Inc. Mechanism for transporting digital pots signals within framing structure of high bit rate digital local subscriber loop signals
KR20000026701A (ko) * 1998-10-22 2000-05-15 서평원 에이티엠 셀 다중화/역다중화 장치
KR20010088391A (ko) * 2000-03-08 2001-09-26 루센트 테크놀러지스 인크 라인 카드
KR20030010208A (ko) * 2001-07-26 2003-02-05 네오웨이브주식회사 음성 및 데이터 통합 시스템 및 처리 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5909445A (en) * 1996-08-19 1999-06-01 Adtran, Inc. Mechanism for transporting digital pots signals within framing structure of high bit rate digital local subscriber loop signals
KR19990002954A (ko) * 1997-06-24 1999-01-15 유기범 대용량 통신처리시스템의 전화망 정합장치에 있어서 모뎀 타임 슬롯 할당회로
JPH11112510A (ja) * 1997-10-02 1999-04-23 Fujitsu Ltd 回線終端装置
KR20000026701A (ko) * 1998-10-22 2000-05-15 서평원 에이티엠 셀 다중화/역다중화 장치
KR20010088391A (ko) * 2000-03-08 2001-09-26 루센트 테크놀러지스 인크 라인 카드
KR20030010208A (ko) * 2001-07-26 2003-02-05 네오웨이브주식회사 음성 및 데이터 통합 시스템 및 처리 방법

Also Published As

Publication number Publication date
KR20040031883A (ko) 2004-04-14

Similar Documents

Publication Publication Date Title
US5940456A (en) Synchronous plesiochronous digital hierarchy transmission systems
US7130276B2 (en) Hybrid time division multiplexing and data transport
US20110013619A1 (en) Universal Service Transport Transitional Encoding
GB2182528A (en) Stochastic time division multiplexing
WO2008092389A1 (en) Multi-component compatible data architecture
JP2000332717A (ja) マルチプレクサ、デマルチプレクサおよびインターフェース装置
US7373084B2 (en) Optical network termination device for use in passive optical network based on WDM/SCM scheme
CN1439205A (zh) 同步光网络环上等时的和突发数据的传输
GB2267199A (en) Increasing number of channels on an ISDN system
US6314097B1 (en) Transmission device
JP3299749B2 (ja) デジタル送信ネットワーク用のネットワークインターフェイス方法及びネットワークインターフェイス
JP3947417B2 (ja) 波長分割多重システム
US20080219669A1 (en) SDH/SONET Convergent Network
GB2324443A (en) Multiplex transmission arrangement
US6819686B1 (en) Backplane protocol
KR100594052B1 (ko) 다른 동기의 신호들을 다중화하기 위한 시분할 다중화프레임과 그 송수신 방법
RU2476999C2 (ru) Передающее устройство радиосвязи и способ радиопередачи
JP2007142650A (ja) 光通信システム、局装置及び端末装置
KR100549596B1 (ko) 이더넷 신호-ｄｓ3급 신호 다중/역다중 장치
US7042845B1 (en) System and method for time division multiplexed switching of data using a high-speed packet switch
CN115021875A (zh) 确定传输时隙的方法和相关装置
KR20010051404A (ko) 대역폭 용량 활용을 증가시키기 위한 방법 및 시스템
US20010015980A1 (en) Mapping of dynamic synchronous transfer mode network onto an optical network
JP3414659B2 (ja) 多重化方式
JP2005244328A (ja) 無線伝送装置及び方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090129

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee