KR950013098A - 1이상의 저속 인터페이스회로를 버스접속한 다중화장치 - Google Patents

1이상의 저속 인터페이스회로를 버스접속한 다중화장치 Download PDF

Info

Publication number
KR950013098A
KR950013098A KR1019940026797A KR19940026797A KR950013098A KR 950013098 A KR950013098 A KR 950013098A KR 1019940026797 A KR1019940026797 A KR 1019940026797A KR 19940026797 A KR19940026797 A KR 19940026797A KR 950013098 A KR950013098 A KR 950013098A
Authority
KR
South Korea
Prior art keywords
digital signal
speed interface
low
group level
interface circuit
Prior art date
Application number
KR1019940026797A
Other languages
English (en)
Other versions
KR0139866B1 (ko
Inventor
히로끼 고야마
요시히로 아시
히로유끼 후지따
마이클 라이트
Original Assignee
가나이 쯔또무
가부시끼가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쯔또무, 가부시끼가이샤 히다찌세이사꾸쇼 filed Critical 가나이 쯔또무
Publication of KR950013098A publication Critical patent/KR950013098A/ko
Application granted granted Critical
Publication of KR0139866B1 publication Critical patent/KR0139866B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/04Distributors combined with modulators or demodulators
    • H04J3/047Distributors with transistors or integrated circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/16Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1605Fixed allocated frame structures
    • H04J3/1611Synchronous digital hierarchy [SDH] or SONET

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

여러개의 저속전송로와 고속전송로 사이의 디지털신호의 다중화 및 분리를 실행하는 다중화장치로서, 여러개의 다중화버스를 거쳐서 여러개의 저속 디지털신호를 다중화/분리부로 수용하기 위해, 여러개의 저속전송로에서 입력하는 여러 저속 디지털신호는 각각 저속 인터페이스회로에 의해 신호형식이 변화되고, 버스 제어회로의 제어하에서 위쪽 방향의 다중화버스상의 1차 다중화신호중의 지정된 타임슬롯으로 이동되고, 고속다중부는 여러개의 위쪽 방향의 다중화버스상의 1차 다중화신호를 수집하고, 또 소정의 신호레벨까지 다중화하고, 2차 다중화신호로서 고속전송로 인터페이스를 갖는 고속 인터페이스부로 송출하며, 고속 인터페이스부는 고속다중부로 부터의 2차 다중화신호를 수신하고, 고속 전송로의 인터페이스에 정합하도록 변환되고, 이 신호를 고속 전송로로 송출하는 구성으로 되어 있다.
이러한 다중화버스를 사용한 버스접속에 의해 저속 인터페이회로 기반을 접속하는 것으로 소형화할 수 있다.

Description

1이상의 저속 인터페이스회로를 버스 접속한 다중화장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1의 실시예에 관한 다중화장치의 구성을 도시한 블록도.
제2도는 본 발명의 제1의 실시예에 관한 다중화장치의 동작예를 도시한 타이밍도.
제3도는 본 발명의 제1의 실시예에 관한 다중화장치에 있어서 이용하는 프레임의 포맷을 도시한 설명도.
제4도는 본 발명의 제1의 실시예에 관한 다중화장치의 다른 동작예를 도시한 타이밍도.

Claims (12)

  1. 디지털신호를 전송하는 여러개의 저속전송로와 n차군 레벨의 디지털신호 프레임을 전송하는 고속전송로를 수용하고, 수용한 여러개의 저속전송로에 의해서 전송되는 여러개의 디지털신호와 고속전송로에 의해서 전송되는 n차군 레벨의 디지털신호 프레임 사이의 다중의 및 분리를 실행하는 다중화장치로서,
    각각이 상기 저속전송로를 수용하는 여러개의 저속 인터페이스회로,
    각각이 상기 여러개의 저속 인터페이스회로중의 1이상의 상기 저속 인터페이스회로를 버스 접속하고, k(k<n)차군 레벨의 디지털신호 프레임을 전송하는 여러개의 다중화버스,
    상기 여러개의 다중화버스와 n차군 레벨의 디지털신호 프레임을 전송하는 고속신호선을 수용하고, 수용한 상기 여러개의 다중화버스에 의해서 전송되는 여러개의 k차군 레벨의 디지털신호 프레임과 고속신호선에 의해서 전송되는 n차군 레벨의 디지털신호 프레임 사이의 다중화 및 분리를 실행하는 다중분리부,
    상기 n차군 레벨의 디지털신호 프레임을 상기 고속전송로에 접속하기 위한 고속 인터페이스회로 및
    각 저속 인터페이스회로에 상기 저속 인터페이스회로가 접속하는 다중화버스상의 상기 k차군 레벨의 디지털신호 프레임의 타임슬롯을 할당하는 할당수단을 갖고,
    상기 여러개의 저속 인터페이스회로는 수용한 저속전송로에 의해서 전송된 디지털신호를 저장한m(m≤k)차군 레벨의 디지털신호 프레임을 상기 저속 인터페이스 회로가 접속하고 있는 다중화버스상의 상기 k차군 레벨의 디지털신호 프레임의 상기 저속 인터페이스회로가 할당된 타임슬롯으로 송출하고, 상기 저속 인터페이스가 접속하고 있는 다중화버스상의 상기 k차군 레벨의 디지털신호 프레임의 상기 저속 인터페이스회로가 할당된 타임슬롯에서 m차군 레벨의 디지털신호 프레임을 분리하고, m차군 레벨의 디지털신호 프레임중의 디지털신호를 수용한 상기 저속전송로로 송출하는 것을 특징으로 하는 다중화장치.
  2. 제1항에 있어서,
    상기 여러개의 저속 인터페이스회로중의 적어도 1개의 저속 인터페이스회로는 상기 디지털신호로서 j 개의 i(j×i≤m)차군 레벨의 디지털신호 프레임을 전송하는 1이상의 저속전송로를 수용하고, 수용한 저속전송로에 의해서 전송된 I차군 레벨의 디지털신호 프레임을 다중화해서 작성한 m차군 레벨의 디지털신호 프레임을 상기 저속 인터페이스회로가 접속하고 있는 다중화버스상의 상기 k차군 레벨의 디지털신호 프레임의 상기 저속 인터페이스회로가 할당된 타임슬롯으로 송출하고, 상기 저속 인터페이스회로가 접속하고 있는 다중화버스상의 상기 k차군 레벨의 디지털신호 프레임의 상기 저속 인터페이스회로가 할당된 타임슬롯에서 m차군 레벨의 디지털신호 프레임을 분리하고, 분리한 m차군 레벨의 디지털신호 프레임중에서 j개의 I차군 레벨의 디지털신호 프레임을 분리하여 상기 1이상의 저속전송로로 송출하는 것을 특징으로 하는 다중화장치.
  3. 제1항에 있어서,
    상기 할당수단은 각 저속 인터페이스회로에 상기 저속 인터페이스회로가 접속하는 다중화버스상의 상기 k차군 레벨의 디지털신호 프레임의 타임슬롯을 상기 저속 인터페이스회로가 수용하는 저속전송로로 전송시키는 디지털신호의 전송용량에 따를 수만큼 할당하고, 상기 여러개의 저속 인터페이스회로는 수용한 저속전송로에 의해서 전송된 디지털신호를 저장한 할당된 타임슬롯 수만큼의 m의 (m≤k)차군 레벨의 디지털신호 프레임을 상기 저속 인터페이스 회로가 접속하고 있는 다중화버스상의 상기 k차군 레벨의 디지털신호 프레임을 상기 저속 인터페이스 회로가 접속하고 잇는 다중화버스상의 상기 k차군 레벨의 디지털신호 프레임의 상기 저속 인터페이스회로가 할당된 타임슬롯으로 송출하고, 상기 저속 인터페이스회로가 접속하고 있는 다중화버스상의 상기 k차군 레벨의 디지털신호 프레임의 상기 저속 인터페이스회로가 할당된 타임슬롯에서 할당된 타임슬롯 수만큼의 m차군 레벨의 디지털신호 프레임을 분리하고, m차군 레벨의 디지털신호 프레임중의 디지털신호를 수용한 상기 저속 전송로로 송출하는 것을 특징으로 하는 다중화장치.
  4. 제1항에 있어서,
    상기 할당수단은 동일 다중화버스에 접속하고 있는 여러개의 저속인터페이스회로에 동일 디지털신호를 송출하는 경우에, 상기 다중화버스의 k차군 레벨의 디지털신호 프레임의 동일 타임슬롯을, 동일 디지털신호를 송출하는 여러개의 저속 인터페이스회로에 할당하는 것을 특징으로 하는 다중화장치.
  5. 제2항에 있어서,
    상기 할당수단은 동일 다중화버스에 접속하고 있는 여러개의 저속 인터페이스회로에 동일 디지털신호를 송출하는 경우에, 상기 다중화버스의 k차군 레벨의 디지털신호 프레임의 동일 타임슬롯을, 동일 디지털신호를 송출하는 여러개의 저속 인터페이스회로에 할당하는 것을 특징으로 하는 다중화장치.
  6. 제3항에 있어서,
    상기 할당수단은 동일 다중화버스에 접속하고 있는 여러개의 저속 인터페이스회로에 동일 디지털신호를 송출하는 경우에, 상기 다중화버스의 k차군 레벨의 디지털신호 프레임의 동일 타임슬롯을, 동일 디지털신호를 송출하는 여러개의 저속 인터페이스회로에 할당하는 것을 특징으로 하는 다중화장치.
  7. 제1항에 있어서,
    상기 다중화분리부가 고속 인터페이스 회로에 송출하는 n차군 레벨의 디지털신호 프레임에 임의의 타임슬롯에 저장되어 있는 m차군 레벨의 디지털신호 프레임을 상기 고속 인터페이스회로가 다중분리부에 송출하는 n차군 레벨의 디지털신호 프레임중의 임의의 미사용 타임슬롯으로 교체하는 타임슬롯 변환수단을 갖는 것을 특징으로 하는 다중화장치.
  8. 제2항에 있어서,
    상기 다중분리회로가 고속 인터페이스회로에 송출하는 n차군 레벨의 디지털신호 프레임에 임의의 타임슬롯에 저장되어 있는 m차군 레벨의 디지털신호 프레임을 상기 고속 인터페이스회로가 다중분리부로 송출하는 n차군 레벨의 디지털신호 프레임중의 임의의 미사용 타임슬롯으로 교체하는 타임슬롯 변환수단을 갖는 것을 특징으로 하는 다중화장치.
  9. 제3항에 있어서,
    상기 다중분리부가 고속 인터페이스회로에 송출하는 n차군 레벨의 디지털신호 프레임에 임의의 타임슬롯에 저장되어 있는 m차군 레벨의 디지털신호 프레임을 상기 고속 인터페이스회로가 다중분리부로 송출하는 n차군 레벨의 디지털신호 프레임중의 임의의 미사용 타임슬롯으로 교체하는 타임슬롯 변환수단을 갖는 것을 특징으로 하는 다중화장치.
  10. 제1항에 있어서,
    상기 여러개의 저속 인터페이스회로는 서로 다른 종류의 인터페이스에 의해서 상기 디지털신호를 수용하는 2개의 저속 인터페이스회로를 적어도 포함하는 것을 특징으로 하는 다중화장치.
  11. 제2항에 있어서,
    상기 여러개의 저속 인터페이스회로는 서로 다른 종류의 인터페이스에 의해서 상기 디지털신호를 수용하는 2개의 저속 인터페이스회로를 적어도 포함하는 것을 특징으로 하는 다중화장치.
  12. 제3항에 있어서,
    상기 여러개의 저속 인터페이스회로는 서로 다른 종류의 인터페이스에 의해서 상기 디지털신호를 수용하는 2개의 저속 인터페이스회로를 적어도 포함하는 것을 특징으로 하는 다중화장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940026797A 1993-10-20 1994-10-20 1이상의 저속 인터페이스회로를 버스접속한 다중화장치 KR0139866B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-262617 1993-10-20
JP5262617A JPH07123067A (ja) 1993-10-20 1993-10-20 多重化装置

Publications (2)

Publication Number Publication Date
KR950013098A true KR950013098A (ko) 1995-05-17
KR0139866B1 KR0139866B1 (ko) 1998-07-01

Family

ID=17378285

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940026797A KR0139866B1 (ko) 1993-10-20 1994-10-20 1이상의 저속 인터페이스회로를 버스접속한 다중화장치

Country Status (4)

Country Link
US (2) US5452307A (ko)
JP (1) JPH07123067A (ko)
KR (1) KR0139866B1 (ko)
CN (1) CN1076555C (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6005699A (en) * 1992-04-08 1999-12-21 Hitachi, Ltd. Optical wavelength multiplexing system
US6088371A (en) * 1995-04-05 2000-07-11 Hitachi, Ltd. Up-grading method for transmission apparatus
US5696761A (en) * 1995-08-31 1997-12-09 Lucent Technologies Inc Method and apparatus for interfacing low speed access links to a high speed time multiplexed switch fabric
JP3408720B2 (ja) * 1996-06-13 2003-05-19 富士通株式会社 高速同期多重化装置
JP3819480B2 (ja) * 1996-06-28 2006-09-06 株式会社日立コミュニケーションテクノロジー 多重変換装置の構築方法
DE69637727D1 (de) 1996-12-11 2008-12-04 Ibm Digitale querverbindungsanordnung mit einfüge-/ausblendmöglichkeit für signale der synchron-digital-multiplexhierarchie oder sonet-signale
US5841760A (en) * 1997-04-24 1998-11-24 Northern Telecom Limited Transparent multiplexer/demultiplexer
US6298038B1 (en) * 1997-04-24 2001-10-02 Nortel Networks Limited Transparent transport
KR100292909B1 (ko) * 1997-12-31 2001-06-15 김진찬 무선가입자망 시스템용 기지국에서의 링크결합을 위한 멀티플렉스/디멀티플렉스 s장치
US6667973B1 (en) * 1998-04-29 2003-12-23 Zhone Technologies, Inc. Flexible SONET access and transmission systems
US6768745B1 (en) * 1998-04-29 2004-07-27 Zhone Technologies, Inc. Flexible SONET access and transmission system
US6601031B1 (en) * 2000-01-13 2003-07-29 Lucent Technologies Inc. Speech recognition front end controller to voice mail systems
AU2001240437B2 (en) * 2000-02-04 2005-04-21 Siemens Aktiengesellschaft Parallel signal dividing and signal processing in multiplex devices with a high ordinal number
US7054310B1 (en) * 2000-09-14 2006-05-30 Ciena Corporation Methods and apparatuses for providing multiple services from any slot in a SONET system having multiple slots
DE10056220B4 (de) * 2000-11-13 2005-04-28 Siemens Ag Verfahren zur Übertragung eines Datensignals
JP3586204B2 (ja) * 2001-02-19 2004-11-10 日本電信電話株式会社 多重化中継伝送装置
CN100379216C (zh) * 2002-12-12 2008-04-02 华为技术有限公司 一种实现通信设备高速端口的装置
US7839885B2 (en) * 2005-04-25 2010-11-23 Lsi Corporation Connection memory for tributary time-space switches
US20120331194A1 (en) * 2011-06-23 2012-12-27 Apple Inc. Interface extender for portable electronic devices
RU2691973C1 (ru) * 2018-11-15 2019-06-19 Открытое акционерное общество "Межгосударственная Корпорация Развития" (ОАО "Межгосударственная Корпорация Развития") Мультиплексор доступа с функцией коммутации
CN109462395B (zh) * 2018-12-28 2023-08-15 常州朗奇威电器有限公司 接口多路复用转换电路及多路复用转换方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60239142A (ja) * 1984-05-14 1985-11-28 Oki Electric Ind Co Ltd 多重化装置
US4697262A (en) * 1984-12-20 1987-09-29 Siemens Aktiengesellschaft Digital carrier channel bus interface module for a multiplexer having a cross-connect bus system
JPS6239928A (ja) * 1985-08-15 1987-02-20 Mitsubishi Electric Corp デイジタルデ−タ多重化装置
DE3819259A1 (de) * 1988-06-06 1989-12-07 Siemens Ag Verfahren zum ein- und auskoppeln von signalen in bzw. aus teilbereichen der zusatzsignale von transportmoduln einer synchronen digitalsignal-hierarchie
JPH0691507B2 (ja) * 1988-08-05 1994-11-14 三菱電機株式会社 多重化装置
EP0660555A3 (en) * 1989-01-09 1995-09-13 Fujitsu Ltd Device for multiplexing and demultiplexing digital signals.
EP0395780A1 (de) * 1989-05-03 1990-11-07 Siemens Aktiengesellschaft Flexibler Multiplexer
JPH03240334A (ja) * 1990-02-19 1991-10-25 Fujitsu Ltd 時分割多重における集線方式
DE9006717U1 (de) * 1990-06-15 1991-10-10 Philips Patentverwaltung GmbH, 22335 Hamburg Anrufbeantworter für die digitale Aufzeichnung und Wiedergabe von Sprachsignalen
US5257261A (en) * 1990-07-27 1993-10-26 Transwitch Corporation Methods and apparatus for concatenating a plurality of lower level SONET signals into higher level sonet signals

Also Published As

Publication number Publication date
KR0139866B1 (ko) 1998-07-01
CN1112756A (zh) 1995-11-29
US5757806A (en) 1998-05-26
US5452307A (en) 1995-09-19
JPH07123067A (ja) 1995-05-12
CN1076555C (zh) 2001-12-19

Similar Documents

Publication Publication Date Title
KR950013098A (ko) 1이상의 저속 인터페이스회로를 버스접속한 다중화장치
CA2031963C (en) System for controlling multiple line cards on a tdm bus
US4718062A (en) Telecommunication system for alternatingly transmitting circuit-switched and packet-switched information
US5214638A (en) Digital communication electrical/optical access node having buffer memory matrix for switchable multi-channel bidirectional transmission
US5323383A (en) Control information transmission apparatus for use in time division multiplex communication systems
EP0290769B1 (en) Digital time division multiplex system
AU645098B2 (en) Bus transmission
US5539726A (en) Back-up system for partially backing up information signals
JPH089058A (ja) 伝送路バックアップ機能付の多重化装置
KR100252835B1 (ko) 시분할 신호의 다중화/역다중화 및 속도 변환 장치
JPH021670A (ja) 通信パスの割り付け方法
KR100246998B1 (ko) 교환시스템에서시분할스위치장치
KR0148411B1 (ko) 멀티미디어 네트워크의 체널다중화장치
JP2504028B2 (ja) 中継装置
KR100388963B1 (ko) 듀얼포트 램을 이용한 데이터버스 공유회로
JP3109317B2 (ja) フレーム振り分け多重化装置
JP3009901B2 (ja) Isdnインターフェース方式
JPH09139723A (ja) 時分割多重化装置
JP3052903B2 (ja) 時分割多重化信号分離装置
JP2513931B2 (ja) 回線切替方式
JP3115067B2 (ja) シグナリングデータ伝送方式
JPH0779321B2 (ja) フレーム伝送方法
KR100205628B1 (ko) 공통선 신호방식 신호의 먹서/디먹서 및 레벨 2 프로토콜 처리회로
JP2944490B2 (ja) 時分割多重化装置のタイムスロット割り付方式
JPH03101326A (ja) ディジタル伝送装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020222

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee