JPH06177848A - クロスコネクト装置 - Google Patents

Abstract

(57)【要約】 【目的】 デジタル同期網において、複数のクロスコネ
クト単位で兼用可能なクロスコネクト装置を提供するこ
と。 【構成】 ＴＵ１１信号単位のクロスコネクトが可能な
装置に対して、切替え回路３９，４０と制御回路４１が
付加される。このような構成において、例えば、ＡＵ３
信号単位のクロスコネクトを行なう場合は、スイッチ３
９１，３９２，４０１，４０２の可動接点ａが固定端子
ｃに接続される。これにより、装置から、この単位のク
ロスコネクトに不要な回路３４，３５１が取り除かれ
る。また、多重回路３６では、信号が仮想的にＴＵ１１
信号単位で分割される。さらに、クロスコネクトスイッ
チ３７の変換動作は、タイムスロットの変換がＡＵ３信
号単位でなされるように制御される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、デジタル同期網にお
いて、複数のデジタルパスレイヤに渡って同期多重され
た伝送信号をクロスコネクトするクロスコネクト装置に
関する。

【０００２】

【従来の技術】近年、通信の多様化等に伴い、各種通信
サービスを総合的に提供可能な広帯域サービス総合デジ
タル網（以下、「Ｂ−ＩＳＤＮ」という）の研究、開発
が盛んに行われている。

【０００３】このＢ−ＩＳＤＮにおいては、デジタルハ
イアラーキとして同期デジタルハイアラーキ（以下、
「ＳＤＨ」という）が採用され、すべてのデジタルパス
レイヤに渡って、信号が同期多重化されている。

【０００４】これにより、このＢ−ＩＳＤＮにおいて
は、低次群の信号をクロスコネクトする場合であって
も、高次群のままで、クロスコネクトすることができ
る。

【０００５】図２は、ＣＣＩＴＴ勧告Ｇ．７０７、Ｇ７
０８、Ｇ７０９において定義されているＳＤＨの多重化
構造を示す図である。

【０００６】この勧告に準拠し、現在、日本国内におい
て実現されているデジタルパスレイヤとしては、トリビ
ュタリユニット（以下、「ＴＵ」という）１１信号を扱
うレイヤとアドミニストラティブユニット（以下、「Ａ
Ｕ」という）３信号を扱うレイヤがある。

【０００７】ＴＵ１１信号は、６４Ｋｂｉｔ／ｓの信号
を２４チャネル分同期多重したものに、パスオーバーヘ
ッド（以下、「ＰＯＨ」という）を付加した１．５Ｍｂ
ｉｔ／ｓの信号である。また、ＡＵ３信号は、ＴＵ１１
信号を２８チャネル分多重したものに、ＰＯＨを付加し
た４９Ｍｂｉｔ／ｓの信号である。ここで、ＰＯＨと
は、網運用上の管理情報を含む管理情報バイトである。

【０００８】このような多重化構造を有するＳＤＨ信号
をクロスコネクトする場合は、ＴＵ１１信号単位のクロ
スコネクト装置とＡＵ３信号単位のクロスコネクト装置
が必要になる。

【０００９】現在のところ、このようなクロスコネクト
装置は実現されていないが、一般的には、ＴＵ１１信号
単位のクロスコネクトとＡＵ３信号単位のクロスコネク
トを別々の装置で実現するものと思われる。

【００１０】図３は、ＳＤＨ信号をＴＵ１１信号単位で
クロスコネクトする場合のクロスコネクト装置の構成を
示すブロック図である。

【００１１】図示の装置は、セクションオーバーヘッド
（以下、「ＳＯＨ」という）処理回路１１と、ＡＵポイ
ンタ処理回路１２と、ＡＵＰＯＨ処理回路１３と、ＴＵ
ポインタ処理回路１４と、多重回路（ＭＵＸ）１５と、
クロスコネクトスイッチ１６と、分離回路（ＤＭＵＸ）
１７により構成されている。

【００１２】ここで、ＳＯＨ処理回路１１は、ＳＤＨ信
号のフレーム同期処理やエラー監視処理等を行う回路で
あり、ＡＵポインタ処理回路１２は、ＳＤＨ信号を伝送
路のクロック信号から装置内のクロック信号に乗せ替え
る回路である。

【００１３】また、ＡＵＰＯＨ処理回路１３は、上位レ
イヤレベルでのエラー監視処理等を行う回路であり、Ｔ
Ｕポインタ処理回路１４は、ＳＤＨ信号の位相を伝送路
の位相から装置内の位相に乗せ替える回路である。

【００１４】さらに、多重回路１５は、複数ハイウェイ
ＨＷ１〜ＨＷｎ（ｎは２以上の整数）のＳＤＨ信号を多
重する回路であり、クロスコネクトスイッチ１６は、Ｓ
ＤＨ信号のタイムスロットを、ＴＵ１１信号単位で入れ
替える回路であり、分離回路１７は、タイムスロット変
換された多重信号を、ＴＵ１１信号単位で各ハイウェイ
ＨＷｉ（ｉ＝１，２，…，ｎ）に振り分ける回路であ
る。

【００１５】図４は、ＳＤＨ信号をＡＵ３信号単位でク
ロスコネクトする場合のクロスコネクト装置の構成の一
例を示すブロック図である。

【００１６】図示の装置は、ＳＯＨ処理回路２１と、Ａ
Ｕポインタ処理回路２２と、多重回路２３と、クロスコ
ネクトスイッチ２４と、分離回路２５により構成され、
クロスコネクトスイッチ２４のタイムスロット変換を、
ＡＵ３信号単位で実行するようになっている。

【００１７】

【発明が解決しようとする課題】以上述べたように、Ｓ
ＤＨを基本とするデジタル同期網で使用されるクロスコ
ネクト装置を構成する場合は、各クロスコネクト単位ご
とに、別々に装置を構成することが一般的である。

【００１８】しかしながら、このような構成では、クロ
スコネクト単位ごとに装置を開発しなければならないと
いう問題と、網の変更に迅速に対処することができない
という問題が生じる。

【００１９】そこで、この発明は、要求される複数のク
ロスコネクト単位で兼用可能なクロスコネクト装置を提
供することを目的とする。

【００２０】

【課題を解決するための手段】上記目的を達成するため
に、この発明は、伝送信号のタイムスロットを、要求さ
れる複数のクロスコネクト単位のうちの最小のクロスコ
ネクト単位で変換するタイムスロット変換手段と、伝送
信号に対して、この伝送信号を最小のクロスコネクト単
位でクロスコネクトするのに必要な処理を施す処理手段
と、この処理手段から、伝送信号を最小のクロスコネク
ト単位以外のクロスコネクト単位でクロスコネクトする
のに不要な構成要素を取り除いたり、この不要構成要素
を前記処理手段に挿入したりするための切替えを行なう
切替え手段と、伝送信号を最小のクロスコネクト単位で
クロスコネクトする場合は、不要構成要素が処理手段に
挿入され、このクロスコネクト単位以外のクロスコネク
ト単位でクロスコネクトする場合は、不要構成要素が処
理手段から取り除かれるように、切替え手段の切替え動
作を制御する切替え動作制御手段と、伝送信号を最小の
クロスコネクト単位でクロスコネクトする場合は、処理
手段の出力信号を最小のクロスコネクト単位で分割し、
この分割信号を複数ハイウェイ分時分割多重してタイム
スロット変換手段に供給し、このクロスコネクト単位以
外のクロスコネクト単位でクロスコネクトする場合は、
処理手段の出力信号を、仮想的に、最小のクロスコネク
ト単位で分割し、この分割信号を複数ハイウェイ分時分
割多重してタイムスロット変換手段に供給する多重手段
と、伝送信号を最小のクロスコネクト単位以外のクロス
コネクト単位でクロスコネクトする場合は、このクロス
コネクト単位でタイムスロット変換がなされるように、
タイムスロット変換手段のタイムスロット変換動作を制
御するタイムスロット変換動作制御手段と、タイムスロ
ット変換手段の変換出力を、最小のクロスコネクト単位
で分離し、この分離出力を対応するハイウェイごとに処
理手段に振り分ける分離手段とを設けるようにしたもの
である。

【００２１】

【作用】上記構成によれば、伝送信号を最小のクロスコ
ネクト単位でクロスコネクトする場合は、タイムスロッ
ト変換手段と処理手段がそのまま使用される。

【００２２】これに対し、伝送信号を最小のクロスコネ
クト単位以外のクロスコネクト単位でクロスコネクトす
る場合は、処理手段から、不要構成要素が取り除かれ
る。また、この処理手段の出力信号は、仮想的に、最小
のクロスコネクト単位で分割され、他のハイウェイの信
号と時分割多重される。さらに、タイムスロット変換手
段は、最小のクロスコネクト単位以外のクロスコネクト
単位で、タイムスロット変換を行なうように制御され
る。

【００２３】これにより、１つのクロスコネクト装置
を、複数のクロスコネクト単位で兼用することができ
る。

【００２４】

【実施例】以下、図面を参照しながら、この発明の実施
例を詳細に説明する。図１は、この発明の一実施例の構
成を示すブロック図である。

【００２５】なお、以下の説明では、この発明を、ＳＤ
Ｈを基本とするデジタル同期網のクロスコネクト装置に
適用した場合を代表として説明する。

【００２６】また、以下の説明では、この発明を、ＴＵ
１１信号単位のクロスコネクトと、ＡＵ３信号単位のク
ロスコネクトと、ＡＵ４信号単位のクロスコネクトに兼
用する場合を代表として説明する。

【００２７】この実施例は、次の２点，に着目し、
ＴＵ１１信号単位のクロスコネクト装置を利用して、Ａ
Ｕ３信号単位およびＡＵ４信号単位のクロスコネクトを
実行するようにしたものである。

【００２８】 ＳＤＨ信号に対して、このＳＤＨ信号
をＴＵ１１信号単位でクロスコネクトするのに必要な処
理を施す回路が、ＳＤＨ信号に対して、このＳＤＨ信号
をＡＵ３信号単位あるいはＡＵ４信号単位でクロスコネ
クトするのに必要な処理を施す回路をすべて含む。

【００２９】 タイムスロットをＴＵ１１信号単位で
変換するクロスコネクトスイッチであっても、このタイ
ムスロットをＡＵ３信号単位あるいはＡＵ４信号単位で
変換するように制御することができる。

【００３０】すなわち、図１において、３０は、クロス
コネクトすべきＳＤＨ信号が印加される入力端子であ
り、３１は、クロスコネクトされたＳＤＨ信号が導かれ
る出力端子である。

【００３１】これら端子３０，３１に供給されるＳＤＨ
信号は、例えば、上述したＡＵ３信号あるいはＡＵ４信
号に、網運営上の管理情報を含むＳＯＨを付加すること
により得られるＳＴＭ（同期転送モジュール）−１信号
である。

【００３２】３２は、フレーム同期処理、エラー監視処
理、ＳＯＨの付加処理等を行うＳＯＨ処理回路である。
３３は、ＳＤＨ信号を伝送路のクロック信号から装置内
のクロック信号に乗せ替えたり、この逆の乗替えを行う
ＡＵポインタ処理回路である。

【００３３】３４は、上位レイヤでのエラー監視処理や
ＰＯＨの付加処理等を行うＡＵＰＯＨ処理回路である。
３５は、ＳＤＨ信号を伝送路の位相から装置内の位相に
乗せ替えたり、この逆の乗替えを行うＴＵポインタ処理
回路である。このＴＵポインタ処理回路３５は、ＴＵポ
インタ処理部３５１とビットバッファ３５２により構成
される。

【００３４】３６は、複数のハイウェイＨＷ１〜ＨＷｎ
（ｎは２以上の整数）のＳＤＨ信号をＴＵ１１信号単位
で時分割多重する多重回路である。３７は、多重回路３
６の多重出力のタイムスロットをＴＵ１１信号単位で入
れ替えるクロスコネクトスイッチである。３８は、クロ
スコネクトスイッチ３８の出力をＴＵ１１信号単位で各
ハイウェイＨＷｉ（ｉ＝１，２，…，ｎ）に振り分ける
分離回路である。

【００３５】３９は、ＡＵＰＯＨ処理回路３４を装置に
挿入したり、装置から取り除くための切替えを行う切替
え回路である。この切替え回路３９は、ＡＵＰＯＨ処理
回路３４の入力側に配置されるスイッチ３９１と出力側
に配置されるスイッチ３９２により構成される。両スイ
ッチ３９１，３９２は、後述する制御回路から出力され
る制御信号に基づいて連動して切り替わるように構成さ
れている。

【００３６】４０は、ＴＵポインタ処理部３５１を装置
に挿入したり、装置から取り除くための切替えを行う切
替え回路である。この切替え回路４０は、ＴＵポインタ
処理部３５１の入力側に配置されるスイッチ４０１と出
力側に配置されるスイッチ４０２により構成される。両
スイッチ４０１，４０２は、後述する制御回路から出力
される制御信号に基づいて連動して切り替わるように構
成されている。

【００３７】４１は、例えば、図示しない網管理装置か
らの指示に基づいて、切替え回路３９，４０の動作とク
ロスコネクトスイッチ３７の動作を制御する制御回路で
ある。

【００３８】この場合、切替え回路３９，４０の各スイ
ッチ３９１，３９２，４０１，４０２の可動接点ａは、
ＴＵ１１信号単位のクロスコネクトを行う場合は、固定
端子ｂに接続される。これにより、この場合は、ＴＵ信
号単位のクロスコネクトを実行するのに必要なすべての
回路３２〜３５が、入力端子３０と多重回路３６の間、
および分離回路３８と出力端子３１の間に挿入されるこ
とになる。

【００３９】これに対し、ＡＵ３信号単位あるいはＡＵ
４信号単位のクロスコネクトを行う場合は、固定端子ｃ
に接続される。これにより、この場合は、ＡＵ３信号単
位あるいはＡＵ４信号単位のクロスコネクトを実行する
のに、必要な回路３２，３３だけが入力端子３０と多重
回路３６の間、および分離回路３８と出力端子３１の間
に挿入されることになる。

【００４０】但し、ＴＵポインタ処理回路３５に関して
は、ＴＵポインタ処理部３５１だけが除かれ、ビットバ
ッファ３５２は、ＴＵ１１信号単位のクロスコネクトと
ＡＵ３信号（あるいはＡＵ４信号）単位のクロスコネク
トにおけるデータ遅延時間を合わせるための遅延回路と
してそのまま残される。

【００４１】また、クロスコネクトスイッチ３７は、上
記の如く、変換単位はＴＵ１１信号単位に設定されてい
るものの、変換方向は、クロスコネクト単位で定められ
るようになっている。

【００４２】なお、このクロスコネクトスイッチ３７
は、例えば、１段の時間スイッチにより構成されてい
る。この時間スイッチは、入力データを格納するデータ
メモリを備え、このデータメモリの書込みあるいは読出
しを制御することにより、タイムスロット変換を行うよ
うになっている。

【００４３】ここで、この時間スイッチの原理的な構成
および動作を、図５を参照しながら、参考までに説明す
る。

【００４４】図５は、時間スイッチの原理的な構成を示
すブロック図である。図示の時間スイッチは、データメ
モリの読出しを制御することにより、タイムスロット変
換を行うようになっている。

【００４５】すなわち、図において、５１は、多重信号
を入力するための入力共通線である。５２は、この入力
共通線５１上の多重信号を格納するためのデータメモリ
（ＤＭ）である。このデータメモリ５２は、ランダムア
クセスメモリにより構成されている。

【００４６】５３は、データメモリ５２の読出しアドレ
スを発生するアドレスコントロールメモリ（ＡＣＭ）で
ある。５４は、データメモリ５２の書込みアドレスとア
ドレスコントロールメモリ５３の読出しアドレスを発生
するアドレスカウンタ（ＡＣ）である。５５は、タイム
スロット変換された多重信号を出力するための出力共通
線である。

【００４７】上記構成において、動作を説明する。入力
共通線５１上の多重信号に含まれるデータＡ，Ｂ，Ｃ，
Ｄは、アドレスカウンタ５４から出力されるシーケンシ
ャルな書込みアドレスに基づいて、順次、データメモリ
５２に書き込まれる。

【００４８】この書込みが終了すると、アドレスコント
ロールメモリ５３に、データメモリ５２の読出しアドレ
スが書き込まれる。この書込みは、図１の制御回路４１
によりなされる。

【００４９】この書込みが終了すると、アドレスカウン
タ５４から出力されるシーケンシャルな書込みアドレス
に基づいて、アドレスコントロールメモリ５３から、順
次、データメモリ５２の読出しアドレスが読み出され
る。

【００５０】これにより、データメモリ５２からデータ
Ａ，Ｂ，Ｃ，Ｄが読み出される。したがって、データ
Ａ，Ｂ，Ｃ，Ｄを読み出したい順番に従って、アドレス
コントロールメモリ５３の格納内容を設定すれば、目的
とするタイムスロット変換を実行することができる。

【００５１】図示の例では、アドレスコントロールメモ
リ５３に、読出しアドレス１，２，３，４が４→１→２
→３の順で格納されているので、データＡ，Ｂ，Ｃ，Ｄ
は、Ｄ→Ａ→Ｂ→Ｃの順に読み出される。

【００５２】以上が時間スイッチの原理であるが、この
実施例では、タイムスロットの変換方向が、クロスコネ
クト単位で定められるように、制御回路４１により、ア
ドレスコントロールメモリ５３の格納内容が設定され
る。

【００５３】例えば、ＡＵ３信号単位のクロスコネクト
を行う場合は、あるＡＵ３信号から得られたＴＵ１１信
号単位の複数の信号は、常に、同一方向に出力されるよ
うに、アドレスコントロールメモリ５３の格納内容が設
定される。

【００５４】以上、一実施例の構成を説明したが、次
に、上記構成において、動作を説明する。

【００５５】（１）まず、ＴＵ１１信号単位のクロスコ
ネクトを行う場合の動作を説明する。

【００５６】この場合、スイッチ３９１，３９２，４０
１，４０２の可動接点ａは、いずれも固定接点ｂに接続
される。これにより、この場合は、ＴＵ１１信号単位の
クロスコネクトに必要な回路３２〜３５がすべて入力端
子３０と多重回路３６の間、および分離回路３８と出力
端子３１の間に挿入される。

【００５７】このような状態において、入力端子３０に
は、上位レイヤの信号としてＡＵ３信号あるいはＡＵ４
信号を含むＳＤＨ信号が入力される。図６は、このＳＤ
Ｈ信号の構造を示す図である。図示の如く、ＳＤＨ信号
は、ＳＯＨと、ＡＵポインタ（ＰＴＲ）と、ペイロード
により構成される。ＳＯＨには、網運用上必要な管理情
報が挿入されている。ペイロードには、３個のＡＵ３信
号あるいは１個のＡＵ４信号が挿入されている。

【００５８】このＳＤＨ信号は、ＳＯＨ処理回路３２に
供給され、フレーム同期をとるためのフレーム同期処理
やエラーが発生しているか否かを検査するためのエラー
監視処理等を受ける。これらの処理は、ＳＯＨに含まれ
るフレーム同期ビットやエラー検出ビットに基づいてな
される。

【００５９】この処理により、ＳＤＨ信号は、図７に示
すように、ＳＯＨを抜き取られる。このＳＯＨを抜き取
られたＳＤＨ信号は、ＡＵポインタ処理回路３３に供給
され、伝送路のクロック信号から装置内のクロック信号
に乗せ替えられる。この乗替えが済んだＳＤＨ信号は、
スイッチ３９１の可動接点ａが固定端子ｂに接続されて
いるため、ＡＵＰＯＨ処理回路３４に供給される。

【００６０】図８は、ＡＵＰＯＨ処理回路３４に供給さ
れるＳＤＨ信号に含まれるＶＣ３信号あるいはＶＣ４信
号の構造を示す図である。図示の如く、このＶＣ３信号
あるいはＶＣ４信号は、ＰＯＨとペイロードにより構成
される。

【００６１】ＰＯＨには、網運用上必要な管理情報が挿
入されている。このＰＯＨは、ＡＵ３信号の場合は、Ｔ
Ｕ１１信号２個分のバイト数を有する。これに対し、Ａ
Ｕ４信号の場合は、ＴＵ１１信号６個分のバイト数を有
する。ペイロードには、ＡＵ３信号の場合は、２８個の
ＴＵ１１信号が挿入されている。これに対し、ＡＵ４信
号の場合は、８４個のＴＵ１１信号が挿入されている。

【００６２】ＡＵＰＯＨ処理回路３４に供給されたＳＤ
Ｈ信号は、上位レイヤでのエラー監視処理等を受ける。
すなわち、ＡＵ３信号あるいはＡＵ４信号レベルでのエ
ラー監視処理等を受ける。このエラー監視処理等は、Ａ
Ｕ３信号あるいはＡＵ４信号のＰＯＨに含まれるエラー
検出ビット等に基づいてなされる。

【００６３】この処理により、ＡＵ３信号あるいはＡＵ
４信号は、図９に示すように、ＰＯＨを抜き取られる。
これにより得られたＣ３信号あるいはＣ４信号を含むＳ
ＤＨ信号は、スイッチ４０１の可動接点ａが固定接点ｂ
に接続されているため、ＴＵポインタ処理回路３５に供
給される。

【００６４】これにより、このＳＤＨ信号は、伝送路の
位相から装置内の位相に乗せ替えられる。その結果、Ａ
Ｕ３信号あるいはＡＵ４信号のペイロードに含まれる２
８個あるいは８４個のＴＵ１１信号は、図１０に示すよ
うに、ポインタＶｘが揃うように並べ替えられる。

【００６５】この乗替えが済んだＳＤＨ信号は、多重回
路３６に供給され、他のハイウェイＨＷ２〜ＨＷｎから
のＳＤＨ信号と時分割多重される。このとき、ＡＵ３信
号あるいはＡＵ４信号は、図１１に示すように、ＴＵ１
１信号単位で分割される。そして、この分割により得ら
れた各ＴＵ１１信号が、図１２に示すように、他のハイ
ウェイＨＷ２〜ＨＷｎのＴＵ１１信号と時分割多重され
る。

【００６６】なお、図１２において、ＨｉＴｍ（ｉ＝
１，２，…，ｎ、ｍ＝１，２，…，２８（８４））は、
ハイウェイＨＷｉのｍ番目のＴＵ１１信号を示す。ま
た、図１２は、ＡＵ３信号の多重を代表として示す。

【００６７】多重回路３６から出力される多重信号は、
クロスコネクトスイッチ３７に供給され、ＴＵ１１信号
単位でタイムスロット変換される。この変換動作につい
ては、後で詳述する。

【００６８】タイムスロット変換が済んだＳＤＨ信号
は、分離回路３８に供給され、ＴＵ１１信号単位で各ハ
イウェイＨＷｉに振り分けられる。この振分けにより得
られたハイウェイＨＷ１のＳＤＨ信号は、入力時とは、
逆の処理を受け、出力端子３１に導かれる。

【００６９】すなわち、分離回路３８から出力されるハ
イウェイＨＷ１のＳＤＨ信号は、ＴＵポインタ処理回路
３５に供給され、装置内の位相からＴＵポインタを付加
される。この付加が済んだＳＤＨ信号は、スイッチ４０
２の可動接点ａが固定端子ｂに接続されているため、Ａ
ＵＰＯＨ処理回路３４に供給され、ＰＯＨを付加され
る。

【００７０】この後、ＳＤＨ信号は、スイッチ３９２の
可動接点ａが固定端子ｂに接続されているため、ＡＵポ
インタ処理回路３３に供給され、装置内のクロック信号
からＡＵポインタを付加される。この付加が済んだＳＤ
Ｈ信号は、ＳＯＨ処理回路３２に供給され、ＳＯＨを付
加される。これにより、出力端子３１には、入力端子に
供給されるＳＤＨ信号と同じ形態で、かつ、ＴＵ１１信
号単位でクロスコネクトされたＳＤＨ信号が得られる。

【００７１】以上がＴＵ１１信号単位のクロスコネクト
を行う場合の全体的な動作である。次に、図１３〜図１
５を参照しながら、クロスコネクトスイッチ３７のタイ
ムスロット変換動作の具体例をいくつか説明する。

【００７２】なお、以下の説明では、説明を簡単にする
ために、ハイウェイの数ｎを２とし、ＡＵ３信号あるい
はＡＵ４信号に含まれるＴＵ１１信号の数を２とする。

【００７３】図１３は、ハイウェイ内でのタイムスロッ
ト変換は行わず、ハイウェイ間でのタイムスロット変換
のみを行う場合を示す。

【００７４】この場合、ＴＵ１１信号は、Ｈ１Ｔ１→Ｈ
２Ｔ１→Ｈ１Ｔ２→Ｈ２Ｔ２の順で、データメモリ５２
に書き込まれる。一方、アドレスコントロールメモリ５
３には、２→１→４→３の順で、データメモリ５２の読
出しアドレスが書き込まれる。

【００７５】これにより、データメモリ５２に書き込ま
れたＴＵ１１信号は、Ｈ２Ｔ１→Ｈ１Ｔ１→Ｈ２Ｔ２→
Ｈ１Ｔ２の順で読み出される。その結果、ハイウェイＨ
Ｗ１，ＨＷ２間でのタイムスロット変換が実行されたこ
とになる。

【００７６】図１４は、ハイウェイ間でのタイムスロッ
ト変換は行わず、ハイウェイ内でのタイムスロット変換
のみを行う場合を示す。但し、図には、ハイウェイＨＷ
１内でのタイムスロット変換のみを行う場合を代表とし
て示す。

【００７７】この場合、アドレスコントロールメモリ５
３には、３→２→１→４の順で、データメモリ５２の読
出しアドレスが書き込まれる。これにより、データメモ
リ５２に書き込まれたＴＵ１１信号は、Ｈ１Ｔ２→Ｈ２
Ｔ１→Ｈ１Ｔ１→Ｈ２Ｔ２の順で読み出される。その結
果、ハイウェイＨＷ１内でのタイムスロット変換が実行
されたことになる。

【００７８】図１５は、ハイウェイ内でのタイムスロッ
ト変換と、ハイウェイ間でのタイムスロット変換の両方
を行う場合を示す。

【００７９】この場合、アドレスコントロールメモリ５
３には、４→３→２→１の順で、データメモリ５２の読
出しアドレスが書き込まれる。これにより、データメモ
リ５２に書き込まれたＴＵ１１信号は、Ｈ２Ｔ２→Ｈ１
Ｔ２→Ｈ２Ｔ１→Ｈ１Ｔ１の順で読み出される。その結
果、ハイウェイ内およびハイウェイ間のタイムスロット
変換が実行されたことになる。

【００８０】（２）次に、ＡＵ３信号単位のクロスコネ
クトを行う場合の動作を説明する。

【００８１】この場合、入力端子３０には、上位レイヤ
の信号としてＡＵ３信号を含むＳＤＨ信号が供給され
る。

【００８２】また、スイッチ３９１，３９２，４０１，
４０２の可動接点ａは、制御回路４１から出力される制
御信号に基づいて、いずれも固定接点ｃに接続される。
これにより、入出力端子３０と多重回路３６の間、およ
び分離回路３８と出力端子３１の間には、ＡＵ３信号単
位のクロスコネクトに必要な回路３２，３３だけが挿入
され、ＴＵ１１信号単位のクロスコネクトにのみ必要な
回路３４，３５は挿入されない。

【００８３】但し、ＴＵポインタ処理回路３５に関して
は、ＴＵポインタ処理部３５１のみ挿入されず、ビット
バッファ３５２は、時間合せのためそのまま残される。

【００８４】ＡＵＰＯＨ処理回路３４が取り除かれたこ
とにより、多重回路３６には、ＰＯＨを含むＡＵ３信号
が供給される。また、ＴＵポインタ処理部３５１が取り
除かれたことにより、多重回路３６には、ＴＵ１１信号
のポインタＶｘが揃えられていないＡＵ３信号が供給さ
れる。

【００８５】多重回路３６に供給されたＡＵ３信号は、
ＰＯＨを仮想的に２個のＴＵ１１信号と見なされ、図１
６に示すように、仮想的に３０個のＴＵ１１信号に分割
される。以下、このようにして得られたＴＵ１１信号を
仮想ＴＵ１１信号という。

【００８６】各仮想ＴＵ１１信号は、他のハイウェイＨ
Ｗ２〜ＨＷｎからの仮想ＴＵ１１信号と多重される。こ
の多重信号は、クロスコネクトスイッチ３７に供給さ
れ、仮想ＴＵ１１信号単位でタイムスロット変換され
る。このとき、アドレスコントロールメモリ５３の格納
内容は、同じＡＵ３信号から分割された３０個の仮想Ｔ
Ｕ１１信号を、常に、同一方向に出力するような内容に
設定される。

【００８７】すなわち、上述した図１３の場合と同様
に、同じＡＵ３信号から分割された３０個の仮想ＴＵ１
１信号は、すべて同じハイウェイに出力されるように、
タイムスロット変換される。これにより、ＡＵ３信号単
位のクロスコネクトが実行されることになる。

【００８８】クロスコネクトスイッチ３７の出力は、分
離回路３８、ビットバッファ３５２、ＡＵポインタ処理
回路３３、ＳＯＨ処理回路３２を介して出力端子３１に
導かれる。

【００８９】（３）最後に、ＡＵ４信号単位のクロスコ
ネクトを行う場合の動作を説明する。

【００９０】この場合、入力端子３０には、上位レイヤ
の信号としてＡＵ４信号を含むＳＤＨ信号が供給され
る。また、スイッチ３９１，３９２，４０１，４０２の
可動接点ａは、ＡＵ３信号単位のクロスコネクトを行う
場合と同様、いずれも固定接点ｃに接続される。

【００９１】これにより、多重回路３７には、ＡＵ４信
号単位のクロスコネクトを行う場合と同様に、ＰＯＨを
含み、かつ、ＴＵ１１信号のポインタＶｘが揃えられて
いないＡＵ４信号が供給される。

【００９２】多重回路３６に供給されたＡＵ４信号は、
ＰＯＨを仮想的に６個のＴＵ１１信号と見なされ、図１
６に示すように、仮想的に９０個のＴＵ１１信号に分割
される。この仮想ＴＵ１１信号は、他のハイウェイＨＷ
２〜ＨＷｎからの仮想ＴＵ１１信号と多重された後、仮
想ＴＵ１１信号単位でタイムスロット変換される。この
とき、アドレスコントロールメモリ５３の格納内容は、
同じＡＵ４信号から分割された９０個の仮想ＴＵ１１信
号を、常に、同一方向に出力するような内容に設定され
る。

【００９３】以上詳述したように、この実施例は、次の
２点、に着目し、切替え回路３９，４０と制御回路
４１を使って、ＴＵ１１信号単位のクロスコネクト装置
をＡＵ３信号単位およびＡＵ４信号単位のクロスコネク
トに兼用するようにしたものである。

【００９４】 ＳＤＨ信号に対して、このＳＤＨ信号
をＴＵ１１信号単位でクロスコネクトするのに必要な処
理を施す回路３２〜３５の中に、ＳＤＨ信号に対して、
このＳＤＨ信号をＡＵ３信号あるいはＡＵ４信号単位で
クロスコネクトするのに必要な処理を施す回路３２，３
３が含まれる。

【００９５】 タイムスロットをＴＵ１１信号単位で
変換するクロスコネクトスイッチ３７であっても、アド
レスコントロールメモリ５３の格納内容を適宜設定する
ことにより、タイムスロットをＡＵ３信号単位あるいは
ＡＵ４信号単位で変換することができる。

【００９６】（１）このような構成によれば、クロスコ
ネクト単位で装置を開発する必要がなく、網の変更にも
迅速に対処することができる。

【００９７】（２）また、ＴＵ１１信号単位のクロスコ
ネクト装置を変更することなく、これに、切替え回路３
９，４０と制御回路４１を付加するだけで、ＡＵ３信号
単位のクロスコネクトおよびＡＵ４信号単位のクロスコ
ネクトに兼用可能なクロスコネクト装置を実現すること
ができる。

【００９８】以上、この発明の一実施例を説明したが、
この発明は、このよな実施例に限定されるものではな
い。

【００９９】（１）まず、先の実施例では、クロスコネ
クトスイッチ３７として、１段の時間スイッチから構成
されるスイッチを用いる場合を説明したが、この発明
は、複数段の時間スイッチあるいは、時間スイッチと空
間スイッチにより構成されるスイッチを用いるようにし
てもよい。

【０１００】言い換えれば、この発明は、少なくとも、
時間スイッチのようなタイムスロット変換手段を有し、
この手段により、クロスコネクトを行うようなものであ
ればよい。

【０１０１】（２）また、先の実施例では、ＴＵ１１信
号、ＡＵ３信号、ＡＵ４信号それぞれの単位別の動作を
説明したが、切替え回路３９，４０と制御回路４１を入
力多重信号ごとに動かすことにより、各単位の信号を混
在して、同時にクロスコネクトする装置にも適用するこ
とができる。

【０１０２】（３）また、先の実施例では、この発明
を、ＴＵ１１信号単位、ＡＵ３信号単位、ＡＵ４信号単
位のクロスコネクトに適用する場合を説明したが、この
発明は、これ以外のクロスコネクトにも適用することが
できる。

【０１０３】（４）さらに、先の実施例では、この発明
をＳＤＨを基本とするデジタル同期網のクロスコネクト
装置に適用する場合を説明したが、この発明は、これ以
外のデジタル同期網のクロスコネクト装置にも適用する
ことができる。

【０１０４】（５）このほかにも、この発明は、その要
旨を逸脱しない範囲で種々様々変形実施可能なことは勿
論である。

【０１０５】

【発明の効果】以上詳述したようにこの発明によれば、
複数のクロスコネクト単位で兼用可能なクロスコネクト
装置を提供することができる。

【図面の簡単な説明】

【図１】この発明の一実施例の構成を示すブロック図で
ある。

【図２】ＳＤＨの多重化構造を示す図である。

【図３】ＴＵ１１信号単位のクロスコネクト装置の構成
を示すブロック図である。

【図４】ＡＵ３信号単位のクロスコネクト装置の構成を
示すブロック図である。

【図５】時間スイッチの原理構成を示すブロック図であ
る。

【図６】入力端子に供給されるＳＤＨ信号の構造を示す
図である。

【図７】ＳＯＨ処理回路から出力されるＳＤＨ信号の構
造を示す図である。

【図８】ＡＵＰＯＨ処理回路に供給されるＡＵ３信号あ
るいはＡＵ４信号の構造を示す図である。

【図９】ＡＵＰＯＨ処理回路から出力されるＶＣ３信号
あるいはＶＣ４信号の構造を示す図である。

【図１０】ＴＵポインタ処理回路から出力されるＣ３信
号あるいはＣ４信号の構造を示す図である。

【図１１】ＡＵ３信号あるいはＡＵ４信号をＴＵ１１信
号単位で分割する様子を示す図である。

【図１２】ＡＵ３信号をＴＵ１１信号単位で多重する様
子を示す図である。

【図１３】ハイウェイ間のタイムスロット変換を説明す
るための図である。

【図１４】ハイウェイ内のタイムスロット変換を説明す
るための図である。

【図１５】ハイウェイ間およびハイウェイ内のタイムス
ロット変換を説明するための図である。

【図１６】ＡＵ３信号あるいはＡＵ４信号を仮想ＴＵ１
１信号単位で分割する様子を示す図である。

【符号の説明】

３０…入力端子、３１…出力端子、３２…ＳＯＨ処理回
路、３３…ＡＵポインタ処理回路、３４…ＡＵＰＯＨ処
理回路、３５…ＴＵポインタ処理回路、３６…多重回
路、３７…クロスコネクトスイッチ、３８…分離回路、
３９，４０…切替え回路、４１…制御回路、３５１…Ｔ
Ｕポインタ処理部、３５２…ビットバッファ、３９１，
３９２，４０１，４０２…スイッチ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 デジタル同期網に設けられ、複数のデジ
   タルパスレイヤに渡って同期多重された伝送信号をクロ
   スコネクトするクロスコネクト装置において、 前記伝送信号のタイムスロットを、要求される複数のク
   ロスコネクト単位のうちの最小のクロスコネクト単位で
   変換するタイムスロット変換手段と、 前記伝送信号に対して、この伝送信号を前記最小のクロ
   スコネクト単位でクロスコネクトするのに必要な処理を
   施す処理手段と、 この処理手段から、前記伝送信号を前記最小のクロスコ
   ネクト単位以外のクロスコネクト単位でクロスコネクト
   するのに不要な構成要素を取り除いたり、この不要構成
   要素を前記処理手段に挿入したりするための切替えを行
   なう切替え手段と、 前記伝送信号を前記最小のクロスコネクト単位でクロス
   コネクトする場合は、前記不要構成要素が前記処理手段
   に挿入され、このクロスコネクト単位以外のクロスコネ
   クト単位でクロスコネクトする場合は、前記不要構成要
   素が前記処理手段から取り除かれるように、前記切替え
   手段の切替え動作を制御する切替え動作制御手段と、 前記伝送信号を前記最小のクロスコネクト単位でクロス
   コネクトする場合は、前記処理手段の出力信号を前記最
   小のクロスコネクト単位で分割し、この分割信号を複数
   ハイウェイ分時分割多重して前記タイムスロット変換手
   段に供給し、このクロスコネクト単位以外のクロスコネ
   クト単位でクロスコネクトする場合は、前記処理手段の
   出力信号を、仮想的に、前記最小のクロスコネクト単位
   で分割し、この分割信号を複数ハイウェイ分時分割多重
   して前記タイムスロット変換手段に供給する多重手段
   と、 前記伝送信号を前記最小のクロスコネクト単位以外のク
   ロスコネクト単位でクロスコネクトする場合は、このク
   ロスコネクト単位でタイムスロット変換がなされるよう
   に、前記タイムスロット変換手段のタイムスロット変換
   動作を制御するタイムスロット変換動作制御手段と、 前記タイムスロット変換手段の変換出力を、前記最小の
   クロスコネクト単位で分離し、この分離出力を対応する
   ハイウェイごとに前記処理手段に振り分ける分離手段と
   を具備したことを特徴とするクロスコネクト装置。