JPS60239142A - 多重化装置 - Google Patents
多重化装置Info
- Publication number
- JPS60239142A JPS60239142A JP59094573A JP9457384A JPS60239142A JP S60239142 A JPS60239142 A JP S60239142A JP 59094573 A JP59094573 A JP 59094573A JP 9457384 A JP9457384 A JP 9457384A JP S60239142 A JPS60239142 A JP S60239142A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- address
- channel
- signal source
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/50—Circuit switching systems, i.e. systems in which the path is physically permanent during the communication
- H04L12/52—Circuit switching systems, i.e. systems in which the path is physically permanent during the communication using time division techniques
- H04L12/525—Circuit switching systems, i.e. systems in which the path is physically permanent during the communication using time division techniques involving a stored program control
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は異速度信号源を有する多重伝送装置に関する。
（技術的背景）
例えばｒ ＰＣＭ形多重変換装置」沖電気研究開発１２
０ ｖｏｌ ５０ ｍ２の文献に記載されているように
、従来この技術分野において異速度信号の多重化機能を
有する回路は、信号源の多重化に対し固定的なタイムス
ロノ）（ＴＳ）発生回路を有し、そのＴ ’Ｓ情報に基
いて信号源を固定的なタイムスロットへ押しこめること
によフ多重化し、伝送信号用フレームを構成し伝送して
いた。
０ ｖｏｌ ５０ ｍ２の文献に記載されているように
、従来この技術分野において異速度信号の多重化機能を
有する回路は、信号源の多重化に対し固定的なタイムス
ロノ）（ＴＳ）発生回路を有し、そのＴ ’Ｓ情報に基
いて信号源を固定的なタイムスロットへ押しこめること
によフ多重化し、伝送信号用フレームを構成し伝送して
いた。
しかしながら、従来の多重化装置では入力信号速度が装
置仕様に合致しない信号源については多重化できなかっ
た。また、合致する場合においても、一度設定したチャ
ネル構成は容易に変更できず、信号源の数は固定されて
いた。
置仕様に合致しない信号源については多重化できなかっ
た。また、合致する場合においても、一度設定したチャ
ネル構成は容易に変更できず、信号源の数は固定されて
いた。
（発明の目的）
本発明の目的は上述の従来技術における問題点を解決す
ることである。
ることである。
（発明の構成）
本発明は、種々の信号速度の信号源からの入力を有する
多重化装置において、 ａ）各々の信号源に対応して、入力信号を、信号速度を
変換して蓄積し、チャネルに送出する手段と、 ｂ）前記チャネルに割当てられた個有のアドレスを設定
する手段々、 Ｃ）任意のチャネルアドレスを発生させる手段と、 ｄ）前記チャネルアドレスをデコードし、前記ｂ）項の
個有のアドレスとの一致を検出する手段と、ｅ）前記ｄ
）項の手段で得られた一致の検出情報によって、前記ａ
）項の手段へ、蓄積した信号をチャネルへ送出すること
を許可する信号を送出する手段と、 ｆ）パス形式の信号結合回路からなり、複数チャネルに
対し複数信号を多重化する手段と、ｇ）前記ｃ）項のチ
ャネルアドレスのアドレス情報を任意に変更できる手段
と、 ｈ）前記ｂ）項の個有のアドレスの、アドレス情報を任
意に変更できる手段、 とを有することを特徴とする多重化装置であシ、以下実
施例を用いて詳細に説明する。
多重化装置において、 ａ）各々の信号源に対応して、入力信号を、信号速度を
変換して蓄積し、チャネルに送出する手段と、 ｂ）前記チャネルに割当てられた個有のアドレスを設定
する手段々、 Ｃ）任意のチャネルアドレスを発生させる手段と、 ｄ）前記チャネルアドレスをデコードし、前記ｂ）項の
個有のアドレスとの一致を検出する手段と、ｅ）前記ｄ
）項の手段で得られた一致の検出情報によって、前記ａ
）項の手段へ、蓄積した信号をチャネルへ送出すること
を許可する信号を送出する手段と、 ｆ）パス形式の信号結合回路からなり、複数チャネルに
対し複数信号を多重化する手段と、ｇ）前記ｃ）項のチ
ャネルアドレスのアドレス情報を任意に変更できる手段
と、 ｈ）前記ｂ）項の個有のアドレスの、アドレス情報を任
意に変更できる手段、 とを有することを特徴とする多重化装置であシ、以下実
施例を用いて詳細に説明する。
（実施例）
第１図は本発明の実施例を示す回路であって、本発明に
よる多重化装置の多重化部分のみを示している。
よる多重化装置の多重化部分のみを示している。
入力信号１は信号源インターフェース部２に導入され、
信号源インターフェース回路３に接続される。ここでは
各信号源に対応したインターフェース回路によシ、例え
ばアナログ信号や特殊なディジタル伝送符号をディノタ
ル信号４に変換し、入力信号ｌより再生した受信信号ク
ロック５と共に速度変換回路６に送出する。そして速度
変換回路６はディノタル信号４を順次記憶する。
信号源インターフェース回路３に接続される。ここでは
各信号源に対応したインターフェース回路によシ、例え
ばアナログ信号や特殊なディジタル伝送符号をディノタ
ル信号４に変換し、入力信号ｌより再生した受信信号ク
ロック５と共に速度変換回路６に送出する。そして速度
変換回路６はディノタル信号４を順次記憶する。
一方、多重化回路７には高速伝送用信号８を作成するた
めの基本的な・ぐターン発生回路９が用意され、アドレ
ス情報１０をチャネルアドレスコントロール回路１１に
送出している。
めの基本的な・ぐターン発生回路９が用意され、アドレ
ス情報１０をチャネルアドレスコントロール回路１１に
送出している。
このチャネルアドレスコントロール回路１１は一種のラ
ンダムアクセスメモリー形式になっており、ノミターン
発生回路９より送られるアドレス情報１０によって指定
されたアドレスに記憶されているアドレスコントロール
情報１２を各信号源インターフェース部２へ送出する。
ンダムアクセスメモリー形式になっており、ノミターン
発生回路９より送られるアドレス情報１０によって指定
されたアドレスに記憶されているアドレスコントロール
情報１２を各信号源インターフェース部２へ送出する。
このアドレスコントロール情報１２は、多重化回路７が
信号源インターフェース部に対し、多重化パス１３を使
用することを許可するバス制御信号となる。
信号源インターフェース部に対し、多重化パス１３を使
用することを許可するバス制御信号となる。
信号源インターフェース部２では各信号源インターフェ
ース部個有のアドレス情報を持ち、アドレス設定回路１
４によう設定する。設定された個有アドレス情報１５は
アドレス−紙検出回路１６に導かれ、多重化回路７から
送られてくるアドレスコントロール情報１２と常時比較
される。アドレス−紙検出回路１６は、アドレスコント
ロール情報１２と個有アドレス情報１５の一致を検出し
た時点で速度変換回路６に対し、前述の記憶されたディ
ノタル信号の、多重化パス１３への読み出しを行う読出
し指定信号１７を送出する。
ース部個有のアドレス情報を持ち、アドレス設定回路１
４によう設定する。設定された個有アドレス情報１５は
アドレス−紙検出回路１６に導かれ、多重化回路７から
送られてくるアドレスコントロール情報１２と常時比較
される。アドレス−紙検出回路１６は、アドレスコント
ロール情報１２と個有アドレス情報１５の一致を検出し
た時点で速度変換回路６に対し、前述の記憶されたディ
ノタル信号の、多重化パス１３への読み出しを行う読出
し指定信号１７を送出する。
速度変換回路６から読み出された信号は多重化パス１３
を介し、各信号源インターフェース部からの信号と共に
多重化回路？に導かれ、信号結合回路１８に入力される
。信号結合回路１８では伝送用信号８を作成するために
、前記ディノタル信号列にフレーム構成用のフレーム同
期信号等が付加はれる。これらの付加信号１９はノｊタ
ーン発生回路９より送られる。
を介し、各信号源インターフェース部からの信号と共に
多重化回路？に導かれ、信号結合回路１８に入力される
。信号結合回路１８では伝送用信号８を作成するために
、前記ディノタル信号列にフレーム構成用のフレーム同
期信号等が付加はれる。これらの付加信号１９はノｊタ
ーン発生回路９より送られる。
又、チャネルアドレスコントロール回路１１は、各チャ
ネルの信号源インターフェース部２に送出するアドレス
コントロール情報１２の内容が変更可能な様に、アドレ
ス変更情報２０が容易に入力される構成となっている。
ネルの信号源インターフェース部２に送出するアドレス
コントロール情報１２の内容が変更可能な様に、アドレ
ス変更情報２０が容易に入力される構成となっている。
そしてこのアドレス変更情報２０と同様に、信号源イン
ターフェース部２のアドレス設定回路１４の設定情報も
、設定変更情報２１により変更可能な構成となっている
。
ターフェース部２のアドレス設定回路１４の設定情報も
、設定変更情報２１により変更可能な構成となっている
。
これらの変更は外部に設けられた情報変更部２２より送
られてくる変更情報２３によシ、情報転送部２４を介し
て行なわれる。
られてくる変更情報２３によシ、情報転送部２４を介し
て行なわれる。
以上の様な構成の多重化装置においては、まず第１に入
力信号に適切な信号源インターフェース部を用意し、個
有のチャネルアドレスを与える。
力信号に適切な信号源インターフェース部を用意し、個
有のチャネルアドレスを与える。
後は、チャネルアドレスコントロール回路１１に入力信
号のビットレートに応じたチャネルアドレ 、ス変更情
報２０を与えるのみで、高速伝送用信号８に多重化され
る。また、多重化される信号源の、高速伝送用信号上で
の使用タイムスロットの変更も、上記チャネルアドレス
変更情報を新たに与えれば、容易に変更できる。
号のビットレートに応じたチャネルアドレ 、ス変更情
報２０を与えるのみで、高速伝送用信号８に多重化され
る。また、多重化される信号源の、高速伝送用信号上で
の使用タイムスロットの変更も、上記チャネルアドレス
変更情報を新たに与えれば、容易に変更できる。
又、新たな信号源を多重化するには、その信号源に対応
する信号源インターフェース部を用意するのみで多重化
パスにアクセス可能となり、高速伝送用信号に多重化可
能である。
する信号源インターフェース部を用意するのみで多重化
パスにアクセス可能となり、高速伝送用信号に多重化可
能である。
例えば高速伝送用信号を６．３１２Ｍｂ／ｓで１フレー
ム７８９ビ、トとし、信号源を８ｋｂ／ ｓ ＋’ ］
６ｋｂ／ｓ。
ム７８９ビ、トとし、信号源を８ｋｂ／ ｓ ＋’ ］
６ｋｂ／ｓ。
３２ ｋｂ／ｓ 、 −８ｋｂ Ｘ ｎ／ ｓとした場
合、８ｋｂ／ｓの信号源は１フレームに１回だけ多重化
バスにアクセスすることを多重化部から許可される。従
って、６Ｍｂｉｔ上の任意の位置に８ｋｂ／ｓの信号源
が多重化されることになる。同様に、８ｋｂＸｎ／ｓの
速度を持つ信号源は１フレームにｎ凹条重化パスにアク
セスすることを許可され、６Ｍｂｉｔ上の任意のｎ個の
位置に多重化される。
合、８ｋｂ／ｓの信号源は１フレームに１回だけ多重化
バスにアクセスすることを多重化部から許可される。従
って、６Ｍｂｉｔ上の任意の位置に８ｋｂ／ｓの信号源
が多重化されることになる。同様に、８ｋｂＸｎ／ｓの
速度を持つ信号源は１フレームにｎ凹条重化パスにアク
セスすることを許可され、６Ｍｂｉｔ上の任意のｎ個の
位置に多重化される。
なお、本実施例においては信号源の多重化部のみＫつい
て説明したが、多重化装置において、多重化された信号
列から元の信号を分離する分離化部を有し、それが前記
多重化部と逆の動作を行うことは言うまでもない。
て説明したが、多重化装置において、多重化された信号
列から元の信号を分離する分離化部を有し、それが前記
多重化部と逆の動作を行うことは言うまでもない。
（発明の効果）
以上説明したように、多重化部に多重化に必要なチャネ
ルアドレスを任意に変更可能なチャネルアドレスコント
ロール回路、及び多重化用パスを設け、信号源インター
フェース部にチャネルアドレスをデコードするアドレス
設定回路とアドレス一致検出回路を設け′たので、任意
の速度の信号が任意のタイムスロットに多重化できると
いう利点がある。更に使用タイムスロットの変更が容易
である。
ルアドレスを任意に変更可能なチャネルアドレスコント
ロール回路、及び多重化用パスを設け、信号源インター
フェース部にチャネルアドレスをデコードするアドレス
設定回路とアドレス一致検出回路を設け′たので、任意
の速度の信号が任意のタイムスロットに多重化できると
いう利点がある。更に使用タイムスロットの変更が容易
である。
この様な方式で信号源を多重化する装置は、種種の速度
、インターフェースを有する信号源を多重化する際、基
本的な多重化回路を変更することなく、新規の信号源に
対する信号源インターフェース部を用意するだけで良く
、多重化装置としてのフレキシビリティが著しく向上す
る利点がある。
、インターフェースを有する信号源を多重化する際、基
本的な多重化回路を変更することなく、新規の信号源に
対する信号源インターフェース部を用意するだけで良く
、多重化装置としてのフレキシビリティが著しく向上す
る利点がある。
更に、多重化装置そのものに回線編集機能、すなわち使
用タイムスロットの変更、編集等の機能が有るため、高
速伝送用信号の有効利用が可能となる。換言すれば、信
号源の発生率を見込んだ多チャネルの多重化装置となシ
、将来種々のサービス性が要求されるディジタル専用線
端局装置としても利用可能である。
用タイムスロットの変更、編集等の機能が有るため、高
速伝送用信号の有効利用が可能となる。換言すれば、信
号源の発生率を見込んだ多チャネルの多重化装置となシ
、将来種々のサービス性が要求されるディジタル専用線
端局装置としても利用可能である。
第１図は本発明の実施例のブロック図である。
１・・入力信号、２・・・信号源インターフェース部、
３′°°信号源インターフェース回路、４・・ディノタ
ル信号、５・・受信信号クロック、６・・速度変換回路
、７・・多重化回路、８・・・高速伝送用信号、９・・
パターン発生回路、１０°・°アドレス情報、１１°°
。 チャネルアドレスコントロール回路、１２・・・アドレ
スコントロール情報、１３・・・多重化バス、１４゛ア
ドレス設定回路、１５−°゛個有アドレス情報、１６・
・・アドレス一致検出回路、１７・・・読出し指定信号
、１８・・信号結合回路、１ｇ、″・・付加信号、２０
・・アドレス変更情報、２１・・設定変更情報、２２・
情報変更部、２３・・変更情報、２４・・・情報転送部
。 特許出願人 沖電気工業株式会社 手続補正書輸発） 、オ。♀９・１鳴２４Ｂ 特許庁長官 殿 １ 事件の表示 昭和５９年 特 許 願第０９４５７３号２、発明の名
称 多重化装置 ３ 補正をする者 事件との関係 特許出願人 任 所（〒１０５） 東京都港区虎ノ門１丁目７番１２
号４、代理人 住 所（〒１０５） 東京都港区虎ノ門１丁目７番１２
号５、補正の対象 明細書中「特許請求の範囲」の欄及
び「発明の詳細な説明」の欄 ６、補正の内容 別紙の通シ ロ、補正の内容 （１）明細書中「特許請求の範囲」の欄を別紙の通シ補
正する。 （２）明細書第３頁第１１行目から第１２行目に［入力
信号を、信号速度を変換して蓄積し、」とあるのを［入
力信号を蓄積し、］と補正するＯ 別紙 特許請求の範囲 種々の信号速度の信号源からの入力を有する多重化装置
において、 ａ）各々の信号源に対応して、入力信号を蓄積し、チャ
ネルに送出する手段と、 ｂ）前記チャネルに割当てられた個有のアドレスを設定
する手段と、 Ｃ）任意のチャネルアドレスを発生させる手段と、 ｄ）前記チャネルアドレスをデコードシ、前記ｂ）項の
個有のアドレスとの一致を検出する手段と、ｅ）前記ｄ
）項の手段で得られた一致の検出情報−によって、前記
ａ）項の手段へ、蓄積した信号をチャネルへ送出するこ
とを許可する信号を送出する手段と、 ｆ）バス形式の信号結合回路からなり、複数チャネルに
対し複数信号を多重化する手段と、ｇ） 前記ｃ）項の
チャネルアドレスのアドレス情報を任意に変更できる手
段と、 ｈ）前記ｂ）項の個有のアドレスの、アドレス情報を任
意に変更できる手段とを有することを特徴とする多重化
装置。
３′°°信号源インターフェース回路、４・・ディノタ
ル信号、５・・受信信号クロック、６・・速度変換回路
、７・・多重化回路、８・・・高速伝送用信号、９・・
パターン発生回路、１０°・°アドレス情報、１１°°
。 チャネルアドレスコントロール回路、１２・・・アドレ
スコントロール情報、１３・・・多重化バス、１４゛ア
ドレス設定回路、１５−°゛個有アドレス情報、１６・
・・アドレス一致検出回路、１７・・・読出し指定信号
、１８・・信号結合回路、１ｇ、″・・付加信号、２０
・・アドレス変更情報、２１・・設定変更情報、２２・
情報変更部、２３・・変更情報、２４・・・情報転送部
。 特許出願人 沖電気工業株式会社 手続補正書輸発） 、オ。♀９・１鳴２４Ｂ 特許庁長官 殿 １ 事件の表示 昭和５９年 特 許 願第０９４５７３号２、発明の名
称 多重化装置 ３ 補正をする者 事件との関係 特許出願人 任 所（〒１０５） 東京都港区虎ノ門１丁目７番１２
号４、代理人 住 所（〒１０５） 東京都港区虎ノ門１丁目７番１２
号５、補正の対象 明細書中「特許請求の範囲」の欄及
び「発明の詳細な説明」の欄 ６、補正の内容 別紙の通シ ロ、補正の内容 （１）明細書中「特許請求の範囲」の欄を別紙の通シ補
正する。 （２）明細書第３頁第１１行目から第１２行目に［入力
信号を、信号速度を変換して蓄積し、」とあるのを［入
力信号を蓄積し、］と補正するＯ 別紙 特許請求の範囲 種々の信号速度の信号源からの入力を有する多重化装置
において、 ａ）各々の信号源に対応して、入力信号を蓄積し、チャ
ネルに送出する手段と、 ｂ）前記チャネルに割当てられた個有のアドレスを設定
する手段と、 Ｃ）任意のチャネルアドレスを発生させる手段と、 ｄ）前記チャネルアドレスをデコードシ、前記ｂ）項の
個有のアドレスとの一致を検出する手段と、ｅ）前記ｄ
）項の手段で得られた一致の検出情報−によって、前記
ａ）項の手段へ、蓄積した信号をチャネルへ送出するこ
とを許可する信号を送出する手段と、 ｆ）バス形式の信号結合回路からなり、複数チャネルに
対し複数信号を多重化する手段と、ｇ） 前記ｃ）項の
チャネルアドレスのアドレス情報を任意に変更できる手
段と、 ｈ）前記ｂ）項の個有のアドレスの、アドレス情報を任
意に変更できる手段とを有することを特徴とする多重化
装置。
Claims (1)
- 【特許請求の範囲】 種々の信号速度の信号源からの入力を有する多重化装置
において、 ａ）各々の信号源に対応して、入力信号を、信号速度を
変換して蓄積し、チャネルに送出する手段と、 ｂ）前記チャネルに割当てられた個有のアドレスを設定
する手段と、 Ｃ）任意のチャネルアドレスを発生させる手段と、 ｄ）前記チャネルアドレスをデコードし、前記ｂ）項の
個有のアドレスとの一致を検出する手段と、ｅ）前記ｄ
）項の手段で得られた一致の検出情報によって、前記ａ
）項の手段へ、蓄積した信号をチャネルへ送出すること
を許可する信号を送出する手段と、 ｆ）パス形式の信号結合回路から々す、複数チャネルに
対し複数信号を多重化する手段、と、ｇ）前記ｃ）項の
チャネルアドレスのアドレス情報を任意に変更できる手
段と、 ｈ） 前記ｂ）項の個有のアドレスの、アドレス情報を
任意に変更できる手段とを有することを特徴とする多重
化装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59094573A JPS60239142A (ja) | 1984-05-14 | 1984-05-14 | 多重化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59094573A JPS60239142A (ja) | 1984-05-14 | 1984-05-14 | 多重化装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60239142A true JPS60239142A (ja) | 1985-11-28 |
Family
ID=14114038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59094573A Pending JPS60239142A (ja) | 1984-05-14 | 1984-05-14 | 多重化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60239142A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5452307A (en) * | 1993-10-20 | 1995-09-19 | Hitachi, Ltd. | Data multiplexing system having at least one low-speed interface circuit connected to a bus |
-
1984
- 1984-05-14 JP JP59094573A patent/JPS60239142A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5452307A (en) * | 1993-10-20 | 1995-09-19 | Hitachi, Ltd. | Data multiplexing system having at least one low-speed interface circuit connected to a bus |
| US5757806A (en) * | 1993-10-20 | 1998-05-26 | Hitachi, Ltd. | Data multiplexing system having at least one low-speed interface circuit connected to a bus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970060945A (ko) | 디지탈 신호 수신장치 | |
| KR880006859A (ko) | 데이타 멀티플렉스 전송 장치 | |
| GB1395645A (en) | Asynchronous data buffers | |
| JPS60239142A (ja) | 多重化装置 | |
| JPS59161948A (ja) | 時分割多重装置 | |
| US4092497A (en) | Connection network for PCM TDM automatic telephone exchange equipment | |
| JPH04826A (ja) | ディジタル多重伝送システム | |
| JPS6188626A (ja) | 時分割多重信号生成回路 | |
| US5892771A (en) | System for establishing a TDM information protocol over a communications path | |
| JP2890563B2 (ja) | Ｐｃｍ音声符号化方法および装置 | |
| JP2985181B2 (ja) | 多重変換装置 | |
| JPH0321095Y2 (ja) | ||
| JP3115067B2 (ja) | シグナリングデータ伝送方式 | |
| JP2917297B2 (ja) | マルチフレーム同期回路 | |
| KR950010738B1 (ko) | 광 catv용 스테레오 오디오 전송장치 | |
| JP3202379B2 (ja) | パケットフレーム伝送方式 | |
| JPS58171151A (ja) | デ−タ分岐，***装置 | |
| JPH0355930A (ja) | 通信装置 | |
| JPS58184845A (ja) | ル−プ伝送システムのノ−ド | |
| JPS6316735A (ja) | パケツト多重アクセス通信方式 | |
| JPH0783323B2 (ja) | 多重分離変換装置 | |
| JP2000022723A (ja) | 伝送装置、デ−タ多重分離装置及びクロスコネクト装置 | |
| JPS62178031A (ja) | デイジタル分岐***回路 | |
| JPH0194731A (ja) | 時分割多重化装置 | |
| JPS6239878B2 (ja) |