JP3586204B2 - 多重化中継伝送装置 - Google Patents
多重化中継伝送装置 Download PDFInfo
- Publication number
- JP3586204B2 JP3586204B2 JP2001041481A JP2001041481A JP3586204B2 JP 3586204 B2 JP3586204 B2 JP 3586204B2 JP 2001041481 A JP2001041481 A JP 2001041481A JP 2001041481 A JP2001041481 A JP 2001041481A JP 3586204 B2 JP3586204 B2 JP 3586204B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- gbe
- otu1
- channels
- idle2
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
- H04J3/1652—Optical Transport Network [OTN]
- H04J3/1658—Optical Transport Network [OTN] carrying packets or ATM cells
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/04—Distributors combined with modulators or demodulators
- H04J3/047—Distributors with transistors or integrated circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Time-Division Multiplex Systems (AREA)
- Small-Scale Networks (AREA)
- Optical Communication System (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、低速インタフェース（例えばGb(Gbit)によるLAN(Local Area Network)（以下、「GbE」という））を飛躍的にワイドエリア化する場合に用いられる高速光インタフェース（例えば光伝達網(OTN:Optical Transport Network)のOTU(Optical Transport Unit)インタフェース）を有する多重化中継伝送装置に関するものである。
【０００２】
【従来の技術】
GbEをはじめとするLAN用のイーサーネットの物理インタフェースには伝送距離の制限があり、その最大長は1000BASE-LXで5km程度である。
規定距離以上に離れた２つのLAN間の接続は、POS(Packet Over SONET)やEOS( Ethernet over SONET)のインタフェースを有するルータやスイッチをSONET(Synchronous Optical Network:光同期伝送網)／SDH(Synchronous Digital Hierarchy：同期デジタルハイアラーキ)装置がネットワークコストを引き上げることとなり、ネットワークの帯域のブロードバンド化を妨げてきた。
【０００３】
最近は、GbE信号のインタフェースコンバータを用いることで伝送距離制限を克服する技術が実現されてきてはいるが、SONET／SDH伝送装置を用いないためにネットワーク監視が困難となっている。
一方で、トランスペアレンシ（透明性）の確保並びに、WDM(Wavelength Division Multiplex：波長分割多重)システムの管理を目標にITU-T(International Telecommunication Union Telcommunication Standardization Sector)において、新たなネットワークノードインタフェース仕様が議論されている。これらの仕様は2001年2月にITU-T G.709として承認される予定である。この仕様を用いることでネットワークの監視が可能でありながらSONET／SDHのフレーム構造に比べて簡易な構造であることから低コストなネットワークシステムが実現できる。さらにはネットワークコスト低減に有効な、管理可能なWDMネットワークをも実現できる。
【０００４】
さてこの新たな仕様を用いた伝送装置で構成されるネットワークOTNで用いられる最小フレームOTU 1(Optical Transport Unit 1)のペイロード速度は2.48832Gbit／sである。ここに1.25Gbit／sのGbE信号をマッピングすると帯域使用率が約50%となり、非常に効率が悪い。そこでGbE ２チャンネルを多重する技術がコスト低減に有効となる。
しかしながら、単純にGbE信号を２多重すると、2.5Gbit／sとなりOTU1信号のペイロード速度より高速となるため、速度変換の仕組みが必要である。しかし多重化するための仕組みが複雑であれば、装置コストが上昇するためにできるだけ簡易な構成で多重化する事も必要となる。
【０００５】
【発明が解決しようとする課題】
GbE信号を多重化し、OTU1フレームにマッピングする場合、１．クロック乗せ換え、２．OTU1フレームへのマッピング、３．チャンネルの識別、という３つの課題を解決しなくてはならない。
１．は非同期で動作する複数のGbE信号を、OTUフレームへマッピングする際のクロック乗換えに関する課題である。
２．は、多重したGbE信号のビットレートがOTUのペイロードのビットレートと一致していない場合に、過不足分のデータをどう処理するかということである。
３．は、多重したGbE信号を分離する際のチャンネル識別方法についてである。
【０００６】
また今ひとつの課題は、単純にビットレート1.25Gbit／sのGbE信号を２多重すると2.5Gbit／sとなり、このままITU-T G.709で定めるOTU1のフレームを単純に構成すると、G.709 で規定されるOTU1信号のペイロードのビットレート2.48832Gbit／sに比べて大きくなる。G.709勧告に準拠するためには、GbE信号のビットレートを約0.5%のビットレート低減する必要がある。
本発明では、非同期の２チャンネルのGbE信号を、それぞれ一旦メモリに書き込み同一のクロックで読み出した後で多重する事でクロックの乗換えを行う。 また、GbE信号が持つIDLE2信号（後述する）によるスタッフィングを行うことで伝送速度の調整を行い、OTNへの信号の収容を可能とするとともに、ビットレート変換も行っている。
【０００７】
【課題を解決するための手段】
まず、非同期で動作する２チャンネルのGbE信号をOTUフレームにマッピングする際のクロック乗り換えに関する課題については、次の方法により解決する。
各チャンネルごとに、GbE受信回路にて入力GbE信号から抽出したクロックを用いて、入力GbE信号をFIFOメモリに書き込む。書き込んだGbE信号をOTU1信号に同期したクロックにより読み出すことで、クロック乗り換えを行う。同様に、OTUフレームのペイロードから抽出したGbE信号は、OTU受信回路にて入力OTU信号から抽出したクロックを用いて、FIFOメモリの書き込む。書き込んだGbE信号をGbE信号用クロック発生回路にて発生したクロックにより読み出すことで、クロック乗り換えを行う。
【０００８】
次に、多重したGbE信号のビットレートがOTUのペイロードのビットレートと一致していない場合に、過不足分のデータをどう処理するかについては、次の方法により解決する。
２チャンネルのGbE信号をOTU1信号にマッピングする場合に、受信したGbE信号から生成したクロック周波数がOTU1信号用クロック周波数の1／2より高い場合は、FIFOメモリの読み出し速度が書き込み速度より遅く、装置始動から一定時間経過後にメモリが完全に書き込まれた状態になるが、次々にGbE信号はFIFOメモリに書き込まれていくため、結局のところ、メモリ内に保持された信号は読み出されることなく破棄される。
逆に受信したGbE信号から発生したクロック周波数が、OTU1信号用クロック周波数の1／2より低い場合は、FIFOメモリのデータ読み出し速度が書き込み速度より速いので、常に、メモリ内に保持されるデータはゼロに近く、OTUフレームのペイロードに、信号がマッピングされない状態が発生する。
【０００９】
ところで、GbE信号はPMA(Physical Media Attachment：物理媒体接続部)以下では8B10B変換符号（以下、変換単位10bitをワードと呼ぶ）である。GbE信号のワードには、データ符号と特殊符号がある。IEEE 802.3の仕様によればMAC(Media Access Control)フレーム（データ符号とデータの先頭と最後を示す特殊符号、オーバーヘッドからなる）を構成して受け渡しがなされるが、MACフレームとMACフレームの間には同期をとるための信号、すなわちインターフレームギャップを置くことになっている。PMD(Physical Media Dependent：物理媒体依存部)以下でのインターフレームギャップは0.96μs(Carrier＿Extension ２オクテットまたはEnd＿of＿Packet, Carrier＿Extension 各１オクテットにつづくIDLE1またはIDLE2 １個とその後に続くIDLE2信号 ９個）以上と定められている。
【００１０】
ここで話を元に戻し、FIFOメモリの読み出しと書き込み速度の違いを吸収するために、まずFIFOメモリの空きが少なく（すなわち、あらかじめ設定された空き容量）なってきたらGbE信号からIDLE2信号を検出し、IDLE2信号のFIFOメモリへの書き込みを行わないこととする。逆にGbE信号を復号する際にはワードが不足するので、IDLE2信号生成回路を設けてFIFOメモリの蓄積容量に応じてOTU1フレーム生成回路へ入力する手段を設けることとした。
すべてのIDLE2信号のFIFOメモリへの書き込みを停止することを許容すると、インターフレームギャップの開始を検出し、インターフレームギャップ長を拡大する機能が必要となるが、この機能を省略するためにインターフレームギャップの最小長を確保するIDLE2信号は、必ずFIFOメモリに書き込む方式も発明した。
【００１１】
次に、GbE信号２チャンネルを多重する場合のチャンネル識別方法を以下に示す。
まず、一方のGbE信号の論理を反転してから多重する。受信側ではOTU1フレームから抽出した信号を分離回路で分離した後に、チャンネル識別回路で、IDLE2信号を検出し、IDLE2信号の論理を判断してチャンネル識別を行う。
【００１２】
【発明の実施の形態】
添付図面を参照して本発明の実施例を詳細に説明する。
ここで、多重化中継伝送装置を IEEE802.3z 規格で定義された低速伝送網、ITU-T G.709規格で定義された高速光伝達網を例として図１、２を参照して説明する。
101,102はIEEE802.3z規格の1000BASE-X用物理層デバイス(PHY:Physical Layer Device)のGbE受信回路部分である。PHYは、物理媒体依存部(PMD:Physical Media Dependent)と物理媒体接続部(PMA:Physical Media Attachment)からなる。103,104は同じくIEEE802.3z規格の1000BASE-X用物理層デバイスのGbE送信回路部分である。
【００１３】
105〜108は読み出しと書き込みを別クロック(CLK1,CLK1'とCLK2)で行うことができるFIFOメモリである。
109はGbE信号２チャンネル相当を多重する２：１多重回路である。
110はOTU1のペイロード信号を１：２に分離する分離回路である。
111は、入力信号をITU-T G.709規定のOTU1フレームのペイロードにマッピングするOTUフレーム生成回路である。
115はOTUフレーム生成回路で生成されたOTU1電気信号をOTU1光信号に変換する光送信回路である。
【００１４】
113は、OTUフレーム生成回路111にクロックCLK3(周波数f1)とCLK6(周波数f2)を供給し、光送信回路115にCLK6(周波数f2)を供給し、FIFOメモリ105,106にCLK2(周波数f1／2)の読み出しクロックを供給するOUT信号用クロック生成回路である。
114はGbE送信回路103,104にCLK7(周波数f2)のクロックを、FIFOメモリにCLK7(周波数f2)の読み出しクロックを供給するGbE信号用クロック生成回路である。
116はOTU1光信号をOTU1電気信号に変換する光受信回路である。
112は、光受信回路116からのOTU1信号からOTU1ペイロード信号を復号するOTUフレーム終端回路である。
【００１５】
次に多重化中継伝送装置の動作を説明する。
（送信部）
GbE受信回路101,102に入力した２チャンネルのGbE信号1,2は、それぞれFIFOメモリ105,106に書き込まれる。このときの書き込みクロックは、各々GbE受信回路101,102に入力したGbE信号1,2から抽出したクロック(CLK1,CLK1')である。FIFOメモリに書き込まれたGbE信号1,2はOTU信号用クロック生成回路で生成したクロックCLK2を用いて読み出される。ここで、クロック乗り換えが行われる。読み出されたGbE信号1,2は多重回路109で多重され、OTUフレーム生成回路111でOTU1フレームのペイロードにマッピングされる。GbE信号1,2をペイロードに格納したOTU1信号は、光送信回路115で光信号に変換されて本装置から出力される。
【００１６】
ITU-T G.709の規定ではOTU1の伝送速度は、ペイロード速度の256／237倍であるので、OTU信号用クロック生成回路113は、同期した２系列のクロックCLK3（周波数f1:ペイロード速度に等しいクロック）、CLK6（周波数f2:OTU1信号速度に等しいクロック）を生成する必要がある。
（受信部）
一方、光受信回路116で受信したOTU1光信号は、電気信号に変換されOTUフレーム終端回路112でペイロードに格納された２チャンネルのGbE信号が復号される。この信号は、分離回路110で分離される。受信したOTU1信号から抽出したCLK4に同期したCLK5を用いて、１チャンネルずつFIFOメモリ107,108に書き込まれる。ここでCLK4はOTU1信号速度と等しいクロック周波数であり、CLK5はペイロード速度に等しいクロック周波数である。FIFOメモリ107,108に書き込まれたGbE信号はGbE信号用クロック生成回路114で生成したCLK7を用いて読み出され、GbE送信回路103,104を介して、GbE信号として出力される。
【００１７】
続いて、請求項１に対応する多重化中継伝送装置の実施例１を図３、４に示す。その機能を図３、４、及び図５を用いて説明する。
図３、４は、図１，２で説明した多重化中継伝送装置に論理反転回路201とチャンネル選択回路202を付加した構成である。
（送信部）
入力した２チャンネルのGbE信号のうち、FIFOメモリ106で読み出されたGbE信号2は、論理反転回路201にて論理を反転させ、論理の反転しないもう一方のGbE信号1と多重回路109にて多重される。
（受信部）
一方、OTUフレーム終端回路にて復号された２チャンネルのGbE信号は、分離回路で分離された後、チャンネル選択回路202にてそれぞれ論理判定され、論理反転している信号は再度論理が反転されるとともに、論理反転の有無によりチャンネルの識別が行われ設定したチャンネルに出力される。
【００１８】
実施例１のチャンネル選択回路202を図５に示す。
２チャンネルの入力信号は、分岐回路203,204にてそれぞれ、２分岐されて論理判定回路205,206にてパターン照合が行われる。
パターン照合はGbE信号の特殊記号K28.5とデータ符号0x50の２オクテット（20ビット）により行う。インターフレームギャップに用いられるIDLE信号にはIDLE1とIDLE2の２種類が存在するが、IEEE 802.3zの規格によればインターフレームギャップの最初と２番目の特殊符号(End＿of＿Packet、Packet＿Extension 各１オクテットもしくはPacket＿Extension ２オクテット)のうち２番目の符号直後のRD(running disparity:継続不等価)値が正の場合には、インターフレームギャップの３番目の符号はIDLE1を用い、続く４番目以降の符号は、IDLE2が用いられる。インターフレームギャップの２番目の特殊符号直後のRD値が負の場合には、インターフレームギャップの３番目の符号はIDLE2を用い、続く４番目以降の符号も、IDLE2が用いられる。結果的にIDLE2は、符号直後のRD値が負のみであり、正のものは存在しないことになる。（図１２にOTNフレームとGbE信号の構造を示す。）
この特性を利用して、IDLE2の構成符号K28.5・0x50もしくはその論理反転符号のビット列をパターン照合してIDLE2を検出し、そのコンマが“0”で構成されている場合には論理は反転していず、“1”で構成されている場合には論理が反転しているものと判断する。
【００１９】
パターン照合により論理が反転していることが判明したチャンネルの信号は論理反転回路207,208にて論理を反転して出力する。論理反転回路はたとえばEXORにて構成する。２チャンネルのGbE信号は、２×２SW（スイッチ）209にて、論理反転していた信号をFIFOメモリ108に入力するように切り替える。このようにすることで本装置を２台対向した場合に２つのチャンネルが正しく接続されることになる。
以上が本発明の請求項１の多重化中継伝送装置の実施例１の動作である。
【００２０】
図６、７は、請求項２に対応する多重化中継伝送装置の実施例２を示す。
図１，２で説明した多重化中継伝送装置に信号を２分岐する分岐回路301,302,307,308とGbE信号からIDLE2信号を検出するIDEL信号検出回路303,304,309,310とFIFOメモリの書き込み停止、開始を制御する書き込み制御回路305,306とIDLE2信号を発生するIDLE信号発生回路313,314と入力した２つの信号の一方を選択して出力するセレクタ315,316とセレクタ選択信号を切り替えるCH制御回路311,312を追加する。
（送信部）
入力したGbE信号1は、GbE受信回路101で10並列のNRZ(Non Return to zero)符号に変換される。この信号は分岐回路301にて２分岐され、一方はFIFOメモリに書き込まれ、他方はIDLE信号検出回路303に入力される。IDLE信号検出回路303では入力した信号が、IDLE2信号であるときにIDLE信号検出信号を出力する。前記IDLE信号検出信号は書き込み制御回路305に入力される。書き込み制御回路305ではメモリ使用率情報をFIFOメモリ105から取得し、あらかじめ設定しておいた上限値以上のメモリ使用率であるときで、なおかつFIFOメモリに書き込まれる信号が前記IDLE信号検出信号によってIDLE2であると判明したときにFIFOメモリに対して書き込み停止の制御信号を送出しFIFOメモリ105における信号の書き込みを停止させる。IDLE信号検出回路で次にFIFOメモリ105に書き込まれる信号がIDLE2信号以外の信号であると判明した時、もしくはFIFOメモリ105の使用率があらかじめ定めた下限値以下になった時には、書き込み制御回路305は直ちにFIFOメモリ105に書き込みを開始させる。GbE信号2についてもGbE信号1と同様である。
（受信部）
OTU1光信号は光受信回路116で受信し、OTUフレーム終端回路112にて再生した多重されている２チャンネルのGbE信号は分離回路110で２チャンネルのGbE信号となり、それぞれFIFOメモリ107,108に書き込まれる。FIFOメモリ107から読み出されたGbE信号は分岐回路307にて２分岐され一方はセレクタ315に入力される。他方はIDLE信号検出回路309に入力される、IDLE信号検出回路309では入力した信号がIDLE2信号であるときにIDLE信号検出信号を出力する。前記IDLE信号検出信号はCH制御回路311に入力される。CH制御回路311ではメモリ使用率情報をFIFOメモリ107から取得し、あらかじめ設定しておいた下限値以下のメモリ使用率であるときで、なおかつFIFOメモリから読み出された信号が前記IDLE信号検出信号によってIDLE2であると判明したときにFIFOメモリから読み出された信号が前記IDLE信号検出信号によってIDLE2であると判明したときにFIFOメモリに対して読込停止の制御信号を送出しFIFOメモリ107における信号の読込を停止させる。さらにセレクタ315にCH選択制御信号を送出しセレクタ315の出力を分岐回路307からの入力信号からIDLE信号発生回路313からのIDLE2信号に切り替える。この状態でFIFOメモリ107のメモリ使用率があらかじめ設定しておいた上限値を超えたことをメモリ使用率情報から検出するとCH制御回路311はFIFOメモリ107に対してメモリの読み出しを開始させ、かつセレクタ315にチャンネルの切り替えを行わせる。FIFOメモリ108に書き込まれた信号についても同様である。
【００２１】
上記の方法によりGbE信号の伝送速度がOTU1のペイロード速度の1／2倍よりも大きな場合でも、IDLE2を破棄することでデータを破棄せずに速度調整が可能である。ただしGbE上のMACフレームの占有率が高く、GbE信号中に占めるIDLE2信号の比率が、低位にある場合にはMACフレームが破棄される危険性があるが、通常の使用状態ではGbE上を流れるMACフレームの比率が数十％であることから実用上は大きな問題とはならない。
【００２２】
続いて、請求項２に対応する多重化中継伝送装置の実施例３について図８を用いて説明する。
実施例２との違いは、IDLE信号検出回路309,310の代わりにIDLE信号検出回路309a,310aを用いることと、CH制御回路311,312の代わりにCH制御回路311a,312aを用いることと、分岐回路307,308とセレクタ315の間にFIFOメモリ317、分岐回路308とセレクタ316の間にFIFOメモリ318を用いることにある。
IDLE信号検出回路309a,310aでは分岐回路307から入力されたGbE信号のパターン照合を行いMACフレームの最後尾にあるEnd＿of＿Packet符号及びCarrier＿Extension符号を検出し、さらにその後につづくIDLE符号をカウントし、インターフレームギャップが12オクテット以下である場合にはIDLE符号をIDLE信号発生回路から追加するように制御する。この場合にFIFOメモリ317,318にGbE信号を蓄積しておく。
【００２３】
これは、IEEE802.3zの規定ではインターフレームギャップが12オクテット以上必要とあるのに対して、請求項２の実施例３では、インターフレームギャップ長の最小値が保証されないことになり、本装置の接続対象GbE装置類の仕様によっては信号の導通が不可能となる。
実施例３においては、GbEインタフェースによる他装置との相互接続時の問題は発生しない。
【００２４】
続いて、請求項３に対応する多重化中継伝送装置の実施例４を図９に示す。その機能を図９を用いて説明する。
請求項２の実施例２との違いは、IDLE信号検出回路303,304の代わりにIDLE信号検出回路303a,304aを用いることにある。
IDLE信号検出回路303a,304aでは、内部にカウンタを具備し、検出したIDLE2をカウントしIDLE2以外の符号を検出したときにカウンタを０に戻す。カウント数が６となるIDLE2を検出したときにIDLE信号検出信号を出力し、カウンタを０に戻す。カウント数が６となるIDLE2を検出したときにIDLE信号検出信号を出力し、カウンタが０となる符号を検出したときにIDLE信号検出信号の発生を停止する。このような機能をIDLE信号検出回路に持たせることで、フレームインターギャップを規定の12オクテット以上とすることができ、GbEの規定を損なうことなくGbE信号とOTU信号のペイロードの速度の差異を吸収することができる。
【００２５】
続いて、請求項４に対応する多重化中継伝送装置の実施例５を図１０、１１に示す。その機能を図１０、１１を用いて説明する。
請求項２、３の実施例３、４に加えて、請求項１の実施例１に示した論理反転回路201とチャンネル選択回路202を具備している。
論理判定にはIDLE2のパターン照合を行うため、IDLE2信号が存在しないと判定不能だが、IDLE信号検出回路303a,304aの機能によりチャンネル選択回路202に入力される信号はIDLE2を有することが保証されているため判定が可能である。
【００２６】
【発明の効果】
以上説明したように、２チャンネルのGbE信号を多重化してOTU信号のペイロードにマッピングすることが可能な本発明の光多重化中継伝送装置により、管理可能で低コストのネットワークによりLAN間の接続が可能となる。
【図面の簡単な説明】
【図１】多重化中継伝送装置（送信部）のブロック図。
【図２】多重化中継伝送装置（受信部）のブロック図。
【図３】本発明の多重化中継伝送装置（送信部）の実施例１のブロック図。
【図４】本発明の多重化中継伝送装置（受信部）の実施例１のブロック図。
【図５】実施例１のチャンネル選択回路。
【図６】本発明の多重化中継伝送装置（送信部）の実施例２のブロック図。
【図７】本発明の多重化中継伝送装置（受信部）の実施例２のブロック図。
【図８】本発明の多重化中継伝送装置（受信部）の実施例３のブロック図。
【図９】本発明の多重化中継伝送装置（送信部）の実施例４のブロック図。
【図１０】本発明の多重化中継伝送装置（送信部）の実施例５のブロック図。
【図１１】本発明の多重化中継伝送装置（受信部）の実施例５のブロック図。
【図１２】OTNフレームとGbE信号構造を示す図。
【符号の説明】
101,102 GbE受信回路
105,106,107,108,317,318 FIFOメモリ
109 多重回路
110 分離回路
111 OTUフレーム生成回路
112 OTUフレーム終端回路
113 OTU信号用クロック生成回路
115 光送信回路
116 光受信回路
201,207,208 論理反転回路
202 チャンネル選択回路
203,204,301,302,307,308 分岐回路
206 論理判定回路
209 ２×２ＳＷ
303,304,309,310 IDLE信号検出回路
305,306 書き込み制御回路
311,312 CH制御回路
313,314 IDLE信号発生回路
315,316 セレクタ
【発明の属する技術分野】
本発明は、低速インタフェース（例えばGb(Gbit)によるLAN(Local Area Network)（以下、「GbE」という））を飛躍的にワイドエリア化する場合に用いられる高速光インタフェース（例えば光伝達網(OTN:Optical Transport Network)のOTU(Optical Transport Unit)インタフェース）を有する多重化中継伝送装置に関するものである。
【０００２】
【従来の技術】
GbEをはじめとするLAN用のイーサーネットの物理インタフェースには伝送距離の制限があり、その最大長は1000BASE-LXで5km程度である。
規定距離以上に離れた２つのLAN間の接続は、POS(Packet Over SONET)やEOS( Ethernet over SONET)のインタフェースを有するルータやスイッチをSONET(Synchronous Optical Network:光同期伝送網)／SDH(Synchronous Digital Hierarchy：同期デジタルハイアラーキ)装置がネットワークコストを引き上げることとなり、ネットワークの帯域のブロードバンド化を妨げてきた。
【０００３】
最近は、GbE信号のインタフェースコンバータを用いることで伝送距離制限を克服する技術が実現されてきてはいるが、SONET／SDH伝送装置を用いないためにネットワーク監視が困難となっている。
一方で、トランスペアレンシ（透明性）の確保並びに、WDM(Wavelength Division Multiplex：波長分割多重)システムの管理を目標にITU-T(International Telecommunication Union Telcommunication Standardization Sector)において、新たなネットワークノードインタフェース仕様が議論されている。これらの仕様は2001年2月にITU-T G.709として承認される予定である。この仕様を用いることでネットワークの監視が可能でありながらSONET／SDHのフレーム構造に比べて簡易な構造であることから低コストなネットワークシステムが実現できる。さらにはネットワークコスト低減に有効な、管理可能なWDMネットワークをも実現できる。
【０００４】
さてこの新たな仕様を用いた伝送装置で構成されるネットワークOTNで用いられる最小フレームOTU 1(Optical Transport Unit 1)のペイロード速度は2.48832Gbit／sである。ここに1.25Gbit／sのGbE信号をマッピングすると帯域使用率が約50%となり、非常に効率が悪い。そこでGbE ２チャンネルを多重する技術がコスト低減に有効となる。
しかしながら、単純にGbE信号を２多重すると、2.5Gbit／sとなりOTU1信号のペイロード速度より高速となるため、速度変換の仕組みが必要である。しかし多重化するための仕組みが複雑であれば、装置コストが上昇するためにできるだけ簡易な構成で多重化する事も必要となる。
【０００５】
【発明が解決しようとする課題】
GbE信号を多重化し、OTU1フレームにマッピングする場合、１．クロック乗せ換え、２．OTU1フレームへのマッピング、３．チャンネルの識別、という３つの課題を解決しなくてはならない。
１．は非同期で動作する複数のGbE信号を、OTUフレームへマッピングする際のクロック乗換えに関する課題である。
２．は、多重したGbE信号のビットレートがOTUのペイロードのビットレートと一致していない場合に、過不足分のデータをどう処理するかということである。
３．は、多重したGbE信号を分離する際のチャンネル識別方法についてである。
【０００６】
また今ひとつの課題は、単純にビットレート1.25Gbit／sのGbE信号を２多重すると2.5Gbit／sとなり、このままITU-T G.709で定めるOTU1のフレームを単純に構成すると、G.709 で規定されるOTU1信号のペイロードのビットレート2.48832Gbit／sに比べて大きくなる。G.709勧告に準拠するためには、GbE信号のビットレートを約0.5%のビットレート低減する必要がある。
本発明では、非同期の２チャンネルのGbE信号を、それぞれ一旦メモリに書き込み同一のクロックで読み出した後で多重する事でクロックの乗換えを行う。 また、GbE信号が持つIDLE2信号（後述する）によるスタッフィングを行うことで伝送速度の調整を行い、OTNへの信号の収容を可能とするとともに、ビットレート変換も行っている。
【０００７】
【課題を解決するための手段】
まず、非同期で動作する２チャンネルのGbE信号をOTUフレームにマッピングする際のクロック乗り換えに関する課題については、次の方法により解決する。
各チャンネルごとに、GbE受信回路にて入力GbE信号から抽出したクロックを用いて、入力GbE信号をFIFOメモリに書き込む。書き込んだGbE信号をOTU1信号に同期したクロックにより読み出すことで、クロック乗り換えを行う。同様に、OTUフレームのペイロードから抽出したGbE信号は、OTU受信回路にて入力OTU信号から抽出したクロックを用いて、FIFOメモリの書き込む。書き込んだGbE信号をGbE信号用クロック発生回路にて発生したクロックにより読み出すことで、クロック乗り換えを行う。
【０００８】
次に、多重したGbE信号のビットレートがOTUのペイロードのビットレートと一致していない場合に、過不足分のデータをどう処理するかについては、次の方法により解決する。
２チャンネルのGbE信号をOTU1信号にマッピングする場合に、受信したGbE信号から生成したクロック周波数がOTU1信号用クロック周波数の1／2より高い場合は、FIFOメモリの読み出し速度が書き込み速度より遅く、装置始動から一定時間経過後にメモリが完全に書き込まれた状態になるが、次々にGbE信号はFIFOメモリに書き込まれていくため、結局のところ、メモリ内に保持された信号は読み出されることなく破棄される。
逆に受信したGbE信号から発生したクロック周波数が、OTU1信号用クロック周波数の1／2より低い場合は、FIFOメモリのデータ読み出し速度が書き込み速度より速いので、常に、メモリ内に保持されるデータはゼロに近く、OTUフレームのペイロードに、信号がマッピングされない状態が発生する。
【０００９】
ところで、GbE信号はPMA(Physical Media Attachment：物理媒体接続部)以下では8B10B変換符号（以下、変換単位10bitをワードと呼ぶ）である。GbE信号のワードには、データ符号と特殊符号がある。IEEE 802.3の仕様によればMAC(Media Access Control)フレーム（データ符号とデータの先頭と最後を示す特殊符号、オーバーヘッドからなる）を構成して受け渡しがなされるが、MACフレームとMACフレームの間には同期をとるための信号、すなわちインターフレームギャップを置くことになっている。PMD(Physical Media Dependent：物理媒体依存部)以下でのインターフレームギャップは0.96μs(Carrier＿Extension ２オクテットまたはEnd＿of＿Packet, Carrier＿Extension 各１オクテットにつづくIDLE1またはIDLE2 １個とその後に続くIDLE2信号 ９個）以上と定められている。
【００１０】
ここで話を元に戻し、FIFOメモリの読み出しと書き込み速度の違いを吸収するために、まずFIFOメモリの空きが少なく（すなわち、あらかじめ設定された空き容量）なってきたらGbE信号からIDLE2信号を検出し、IDLE2信号のFIFOメモリへの書き込みを行わないこととする。逆にGbE信号を復号する際にはワードが不足するので、IDLE2信号生成回路を設けてFIFOメモリの蓄積容量に応じてOTU1フレーム生成回路へ入力する手段を設けることとした。
すべてのIDLE2信号のFIFOメモリへの書き込みを停止することを許容すると、インターフレームギャップの開始を検出し、インターフレームギャップ長を拡大する機能が必要となるが、この機能を省略するためにインターフレームギャップの最小長を確保するIDLE2信号は、必ずFIFOメモリに書き込む方式も発明した。
【００１１】
次に、GbE信号２チャンネルを多重する場合のチャンネル識別方法を以下に示す。
まず、一方のGbE信号の論理を反転してから多重する。受信側ではOTU1フレームから抽出した信号を分離回路で分離した後に、チャンネル識別回路で、IDLE2信号を検出し、IDLE2信号の論理を判断してチャンネル識別を行う。
【００１２】
【発明の実施の形態】
添付図面を参照して本発明の実施例を詳細に説明する。
ここで、多重化中継伝送装置を IEEE802.3z 規格で定義された低速伝送網、ITU-T G.709規格で定義された高速光伝達網を例として図１、２を参照して説明する。
101,102はIEEE802.3z規格の1000BASE-X用物理層デバイス(PHY:Physical Layer Device)のGbE受信回路部分である。PHYは、物理媒体依存部(PMD:Physical Media Dependent)と物理媒体接続部(PMA:Physical Media Attachment)からなる。103,104は同じくIEEE802.3z規格の1000BASE-X用物理層デバイスのGbE送信回路部分である。
【００１３】
105〜108は読み出しと書き込みを別クロック(CLK1,CLK1'とCLK2)で行うことができるFIFOメモリである。
109はGbE信号２チャンネル相当を多重する２：１多重回路である。
110はOTU1のペイロード信号を１：２に分離する分離回路である。
111は、入力信号をITU-T G.709規定のOTU1フレームのペイロードにマッピングするOTUフレーム生成回路である。
115はOTUフレーム生成回路で生成されたOTU1電気信号をOTU1光信号に変換する光送信回路である。
【００１４】
113は、OTUフレーム生成回路111にクロックCLK3(周波数f1)とCLK6(周波数f2)を供給し、光送信回路115にCLK6(周波数f2)を供給し、FIFOメモリ105,106にCLK2(周波数f1／2)の読み出しクロックを供給するOUT信号用クロック生成回路である。
114はGbE送信回路103,104にCLK7(周波数f2)のクロックを、FIFOメモリにCLK7(周波数f2)の読み出しクロックを供給するGbE信号用クロック生成回路である。
116はOTU1光信号をOTU1電気信号に変換する光受信回路である。
112は、光受信回路116からのOTU1信号からOTU1ペイロード信号を復号するOTUフレーム終端回路である。
【００１５】
次に多重化中継伝送装置の動作を説明する。
（送信部）
GbE受信回路101,102に入力した２チャンネルのGbE信号1,2は、それぞれFIFOメモリ105,106に書き込まれる。このときの書き込みクロックは、各々GbE受信回路101,102に入力したGbE信号1,2から抽出したクロック(CLK1,CLK1')である。FIFOメモリに書き込まれたGbE信号1,2はOTU信号用クロック生成回路で生成したクロックCLK2を用いて読み出される。ここで、クロック乗り換えが行われる。読み出されたGbE信号1,2は多重回路109で多重され、OTUフレーム生成回路111でOTU1フレームのペイロードにマッピングされる。GbE信号1,2をペイロードに格納したOTU1信号は、光送信回路115で光信号に変換されて本装置から出力される。
【００１６】
ITU-T G.709の規定ではOTU1の伝送速度は、ペイロード速度の256／237倍であるので、OTU信号用クロック生成回路113は、同期した２系列のクロックCLK3（周波数f1:ペイロード速度に等しいクロック）、CLK6（周波数f2:OTU1信号速度に等しいクロック）を生成する必要がある。
（受信部）
一方、光受信回路116で受信したOTU1光信号は、電気信号に変換されOTUフレーム終端回路112でペイロードに格納された２チャンネルのGbE信号が復号される。この信号は、分離回路110で分離される。受信したOTU1信号から抽出したCLK4に同期したCLK5を用いて、１チャンネルずつFIFOメモリ107,108に書き込まれる。ここでCLK4はOTU1信号速度と等しいクロック周波数であり、CLK5はペイロード速度に等しいクロック周波数である。FIFOメモリ107,108に書き込まれたGbE信号はGbE信号用クロック生成回路114で生成したCLK7を用いて読み出され、GbE送信回路103,104を介して、GbE信号として出力される。
【００１７】
続いて、請求項１に対応する多重化中継伝送装置の実施例１を図３、４に示す。その機能を図３、４、及び図５を用いて説明する。
図３、４は、図１，２で説明した多重化中継伝送装置に論理反転回路201とチャンネル選択回路202を付加した構成である。
（送信部）
入力した２チャンネルのGbE信号のうち、FIFOメモリ106で読み出されたGbE信号2は、論理反転回路201にて論理を反転させ、論理の反転しないもう一方のGbE信号1と多重回路109にて多重される。
（受信部）
一方、OTUフレーム終端回路にて復号された２チャンネルのGbE信号は、分離回路で分離された後、チャンネル選択回路202にてそれぞれ論理判定され、論理反転している信号は再度論理が反転されるとともに、論理反転の有無によりチャンネルの識別が行われ設定したチャンネルに出力される。
【００１８】
実施例１のチャンネル選択回路202を図５に示す。
２チャンネルの入力信号は、分岐回路203,204にてそれぞれ、２分岐されて論理判定回路205,206にてパターン照合が行われる。
パターン照合はGbE信号の特殊記号K28.5とデータ符号0x50の２オクテット（20ビット）により行う。インターフレームギャップに用いられるIDLE信号にはIDLE1とIDLE2の２種類が存在するが、IEEE 802.3zの規格によればインターフレームギャップの最初と２番目の特殊符号(End＿of＿Packet、Packet＿Extension 各１オクテットもしくはPacket＿Extension ２オクテット)のうち２番目の符号直後のRD(running disparity:継続不等価)値が正の場合には、インターフレームギャップの３番目の符号はIDLE1を用い、続く４番目以降の符号は、IDLE2が用いられる。インターフレームギャップの２番目の特殊符号直後のRD値が負の場合には、インターフレームギャップの３番目の符号はIDLE2を用い、続く４番目以降の符号も、IDLE2が用いられる。結果的にIDLE2は、符号直後のRD値が負のみであり、正のものは存在しないことになる。（図１２にOTNフレームとGbE信号の構造を示す。）
この特性を利用して、IDLE2の構成符号K28.5・0x50もしくはその論理反転符号のビット列をパターン照合してIDLE2を検出し、そのコンマが“0”で構成されている場合には論理は反転していず、“1”で構成されている場合には論理が反転しているものと判断する。
【００１９】
パターン照合により論理が反転していることが判明したチャンネルの信号は論理反転回路207,208にて論理を反転して出力する。論理反転回路はたとえばEXORにて構成する。２チャンネルのGbE信号は、２×２SW（スイッチ）209にて、論理反転していた信号をFIFOメモリ108に入力するように切り替える。このようにすることで本装置を２台対向した場合に２つのチャンネルが正しく接続されることになる。
以上が本発明の請求項１の多重化中継伝送装置の実施例１の動作である。
【００２０】
図６、７は、請求項２に対応する多重化中継伝送装置の実施例２を示す。
図１，２で説明した多重化中継伝送装置に信号を２分岐する分岐回路301,302,307,308とGbE信号からIDLE2信号を検出するIDEL信号検出回路303,304,309,310とFIFOメモリの書き込み停止、開始を制御する書き込み制御回路305,306とIDLE2信号を発生するIDLE信号発生回路313,314と入力した２つの信号の一方を選択して出力するセレクタ315,316とセレクタ選択信号を切り替えるCH制御回路311,312を追加する。
（送信部）
入力したGbE信号1は、GbE受信回路101で10並列のNRZ(Non Return to zero)符号に変換される。この信号は分岐回路301にて２分岐され、一方はFIFOメモリに書き込まれ、他方はIDLE信号検出回路303に入力される。IDLE信号検出回路303では入力した信号が、IDLE2信号であるときにIDLE信号検出信号を出力する。前記IDLE信号検出信号は書き込み制御回路305に入力される。書き込み制御回路305ではメモリ使用率情報をFIFOメモリ105から取得し、あらかじめ設定しておいた上限値以上のメモリ使用率であるときで、なおかつFIFOメモリに書き込まれる信号が前記IDLE信号検出信号によってIDLE2であると判明したときにFIFOメモリに対して書き込み停止の制御信号を送出しFIFOメモリ105における信号の書き込みを停止させる。IDLE信号検出回路で次にFIFOメモリ105に書き込まれる信号がIDLE2信号以外の信号であると判明した時、もしくはFIFOメモリ105の使用率があらかじめ定めた下限値以下になった時には、書き込み制御回路305は直ちにFIFOメモリ105に書き込みを開始させる。GbE信号2についてもGbE信号1と同様である。
（受信部）
OTU1光信号は光受信回路116で受信し、OTUフレーム終端回路112にて再生した多重されている２チャンネルのGbE信号は分離回路110で２チャンネルのGbE信号となり、それぞれFIFOメモリ107,108に書き込まれる。FIFOメモリ107から読み出されたGbE信号は分岐回路307にて２分岐され一方はセレクタ315に入力される。他方はIDLE信号検出回路309に入力される、IDLE信号検出回路309では入力した信号がIDLE2信号であるときにIDLE信号検出信号を出力する。前記IDLE信号検出信号はCH制御回路311に入力される。CH制御回路311ではメモリ使用率情報をFIFOメモリ107から取得し、あらかじめ設定しておいた下限値以下のメモリ使用率であるときで、なおかつFIFOメモリから読み出された信号が前記IDLE信号検出信号によってIDLE2であると判明したときにFIFOメモリから読み出された信号が前記IDLE信号検出信号によってIDLE2であると判明したときにFIFOメモリに対して読込停止の制御信号を送出しFIFOメモリ107における信号の読込を停止させる。さらにセレクタ315にCH選択制御信号を送出しセレクタ315の出力を分岐回路307からの入力信号からIDLE信号発生回路313からのIDLE2信号に切り替える。この状態でFIFOメモリ107のメモリ使用率があらかじめ設定しておいた上限値を超えたことをメモリ使用率情報から検出するとCH制御回路311はFIFOメモリ107に対してメモリの読み出しを開始させ、かつセレクタ315にチャンネルの切り替えを行わせる。FIFOメモリ108に書き込まれた信号についても同様である。
【００２１】
上記の方法によりGbE信号の伝送速度がOTU1のペイロード速度の1／2倍よりも大きな場合でも、IDLE2を破棄することでデータを破棄せずに速度調整が可能である。ただしGbE上のMACフレームの占有率が高く、GbE信号中に占めるIDLE2信号の比率が、低位にある場合にはMACフレームが破棄される危険性があるが、通常の使用状態ではGbE上を流れるMACフレームの比率が数十％であることから実用上は大きな問題とはならない。
【００２２】
続いて、請求項２に対応する多重化中継伝送装置の実施例３について図８を用いて説明する。
実施例２との違いは、IDLE信号検出回路309,310の代わりにIDLE信号検出回路309a,310aを用いることと、CH制御回路311,312の代わりにCH制御回路311a,312aを用いることと、分岐回路307,308とセレクタ315の間にFIFOメモリ317、分岐回路308とセレクタ316の間にFIFOメモリ318を用いることにある。
IDLE信号検出回路309a,310aでは分岐回路307から入力されたGbE信号のパターン照合を行いMACフレームの最後尾にあるEnd＿of＿Packet符号及びCarrier＿Extension符号を検出し、さらにその後につづくIDLE符号をカウントし、インターフレームギャップが12オクテット以下である場合にはIDLE符号をIDLE信号発生回路から追加するように制御する。この場合にFIFOメモリ317,318にGbE信号を蓄積しておく。
【００２３】
これは、IEEE802.3zの規定ではインターフレームギャップが12オクテット以上必要とあるのに対して、請求項２の実施例３では、インターフレームギャップ長の最小値が保証されないことになり、本装置の接続対象GbE装置類の仕様によっては信号の導通が不可能となる。
実施例３においては、GbEインタフェースによる他装置との相互接続時の問題は発生しない。
【００２４】
続いて、請求項３に対応する多重化中継伝送装置の実施例４を図９に示す。その機能を図９を用いて説明する。
請求項２の実施例２との違いは、IDLE信号検出回路303,304の代わりにIDLE信号検出回路303a,304aを用いることにある。
IDLE信号検出回路303a,304aでは、内部にカウンタを具備し、検出したIDLE2をカウントしIDLE2以外の符号を検出したときにカウンタを０に戻す。カウント数が６となるIDLE2を検出したときにIDLE信号検出信号を出力し、カウンタを０に戻す。カウント数が６となるIDLE2を検出したときにIDLE信号検出信号を出力し、カウンタが０となる符号を検出したときにIDLE信号検出信号の発生を停止する。このような機能をIDLE信号検出回路に持たせることで、フレームインターギャップを規定の12オクテット以上とすることができ、GbEの規定を損なうことなくGbE信号とOTU信号のペイロードの速度の差異を吸収することができる。
【００２５】
続いて、請求項４に対応する多重化中継伝送装置の実施例５を図１０、１１に示す。その機能を図１０、１１を用いて説明する。
請求項２、３の実施例３、４に加えて、請求項１の実施例１に示した論理反転回路201とチャンネル選択回路202を具備している。
論理判定にはIDLE2のパターン照合を行うため、IDLE2信号が存在しないと判定不能だが、IDLE信号検出回路303a,304aの機能によりチャンネル選択回路202に入力される信号はIDLE2を有することが保証されているため判定が可能である。
【００２６】
【発明の効果】
以上説明したように、２チャンネルのGbE信号を多重化してOTU信号のペイロードにマッピングすることが可能な本発明の光多重化中継伝送装置により、管理可能で低コストのネットワークによりLAN間の接続が可能となる。
【図面の簡単な説明】
【図１】多重化中継伝送装置（送信部）のブロック図。
【図２】多重化中継伝送装置（受信部）のブロック図。
【図３】本発明の多重化中継伝送装置（送信部）の実施例１のブロック図。
【図４】本発明の多重化中継伝送装置（受信部）の実施例１のブロック図。
【図５】実施例１のチャンネル選択回路。
【図６】本発明の多重化中継伝送装置（送信部）の実施例２のブロック図。
【図７】本発明の多重化中継伝送装置（受信部）の実施例２のブロック図。
【図８】本発明の多重化中継伝送装置（受信部）の実施例３のブロック図。
【図９】本発明の多重化中継伝送装置（送信部）の実施例４のブロック図。
【図１０】本発明の多重化中継伝送装置（送信部）の実施例５のブロック図。
【図１１】本発明の多重化中継伝送装置（受信部）の実施例５のブロック図。
【図１２】OTNフレームとGbE信号構造を示す図。
【符号の説明】
101,102 GbE受信回路
105,106,107,108,317,318 FIFOメモリ
109 多重回路
110 分離回路
111 OTUフレーム生成回路
112 OTUフレーム終端回路
113 OTU信号用クロック生成回路
115 光送信回路
116 光受信回路
201,207,208 論理反転回路
202 チャンネル選択回路
203,204,301,302,307,308 分岐回路
206 論理判定回路
209 ２×２ＳＷ
303,304,309,310 IDLE信号検出回路
305,306 書き込み制御回路
311,312 CH制御回路
313,314 IDLE信号発生回路
315,316 セレクタ
Claims (4)
- 高速光インタフェースの信号フォーマットがITU-T G.709において定義されているOTU1(Optical Transport Network 1)フレーム構造を有する伝送信号であり、低速インタフェースの信号フォーマットがIEEE 802.3zにおいて定義されているギガビットLAN（以下「GbE」という）フレーム構造を有する伝送信号であり、
２つの低速インタフェースからの伝送信号を受信する２チャンネル分のGbE受信回路と、
２チャンネル分のGbE受信回路にそれぞれ接続された２チャンネル分の独立の書き込み用クロックと読み出し用クロックにて書き込み、読み出し可能な２つのFIFOメモリと、
読み出し用クロックにより２チャンネル分のFIFOメモリから読み出した信号を多重化する多重回路と、
多重化された２チャンネル分のGbE信号を入力してOTU1フレームのOTU1ペイロードにマッピングして高速光インタフェースに出力するOTUフレーム発生手段と、
高速光インタフェースで受信したOTU1フレーム構造の伝送信号を２チャンネル分のGbE信号を復号、分離して出力するOTU1フレーム終端・分離手段と、
OTU1フレーム終端手段で分離された２つのGbE信号を２チャンネル分の独立の書き込み用クロックと読み出し用クロックにて書き込み、読み出し可能な２つのFIFOメモリと、
FIFOメモリから読み出された信号を入力して低速インタフェースに出力する２チャンネル分のGbE送信回路を備えたことを特徴とする多重化中継伝送装置において、
低速インタフェースを介して入力した２チャンネルのGbE信号を多重する前段階で一方のFIFOメモリから読み出されたGbE信号の論理を反転させる論理反転GbE信号生成手段と、
高速光インタフェースを介してOTU1フレーム終端・分離手段でOTU1信号から復号した２チャンネル分のGbE信号中のIDLE2信号のパターンを照合して論理を判定する論理判定手段と、
該論理判定手段の判定結果に従って、論理反転していることが判明したGbE信号の論理を再度反転させる手段と、
論理反転の有無により信号を識別することで２チャンネルのGbE信号をあらかじめ設定したFIFOメモリに出力するスイッチ手段を備えたことを特徴とする光多重化中継装置。 - 高速光インタフェースの信号フォーマットがITU-T G.709において定義されているOTU1(Optical Transport Network 1)フレーム構造を有する伝送信号であり、低速インタフェースの信号フォーマットがIEEE 802.3zにおいて定義されているギガビットLAN（以下「GbE」という）フレーム構造を有する伝送信号であり、
２つの低速インタフェースからの伝送信号を受信する２チャンネル分のGbE受信回路と、
２チャンネル分のGbE受信回路にそれぞれ接続された２チャンネル分の独立の書き込み用クロックと読み出し用クロックにて書き込み、読み出し可能な２つのFIFOメモリと、
読み出し用クロックにより２チャンネル分のFIFOメモリから読み出した信号を多重化する多重回路と、
多重化された２チャンネル分のGbE信号を入力してOTU1フレームのOTU1ペイロードにマッピングして高速光インタフェースに出力するOTUフレーム発生手段と、
高速光インタフェースで受信したOTU1フレーム構造の伝送信号を２チャンネル分のGbE信号を復号、分離して出力するOTU1フレーム終端・分離手段と、
OTU1フレーム終端手段で分離された２つのGbE信号を２チャンネル分の独立の書き込み用クロックと読み出し用クロックにて書き込み、読み出し可能な２つのFIFOメモリと、
FIFOメモリから読み出された信号を入力して低速インタフェースに出力する２チャンネル分のGbE送信回路を備えたことを特徴とする多重化中継伝送装置において、
低速インタフェースを介して入力した２チャンネルのGbE信号のIDLE2信号を検出する手段と、
検出した該IDLE2信号のFIFOメモリへの書き込みを行わずに破棄するための書き込みクロックを停止させるIDLE2信号破棄手段と、
IDLE2信号発生手段を有し、発生させたIDLE2信号とOTU1フレーム終端・分離手段を介しFIFOメモリから読み出されたGbE信号とから新たなGbE信号を生成する手段を具備し、
入力したGbE信号のビットレートとOTU1信号のペイロードのビットレートの２分の１の周波数の差異を吸収するスタッフィング、デスタッフィングをIDLE2信号の破棄、挿入によって行うことを特徴とする多重化中継伝送装置。 - 請求項２に記載の多重化中継伝送装置において、
IDLE2信号破棄手段は、
低速インタフェースを介して入力するGbE信号中の連続するIDLE2信号列の先頭部分のワードを破棄しないことでインタフレームギャップの再構成回路を必要としないことを特徴とする多重化中継伝送装置。 - 請求項２または３に記載の多重化中継伝送装置において、
低速インタフェースを介して入力した２チャンネルの GbE 信号を多重する前段階で一方の FIFO メモリから読み出された GbE 信号の論理を反転させる論理反転GbE信号生成手段と、
高速光インタフェースを介して OTU1 フレーム終端・分離手段で OTU1 信号から復号した２チャンネル分の GbE 信号中の IDLE2 信号のパターンを照合して論理を判定する論理判定手段と、
該論理判定手段の判定結果に従って、論理反転していることが判明したGbE信号の論理を再度反転させる手段と、
論理反転の有無により信号を識別することで２チャンネルの GbE 信号をあらかじめ設定した FIFO メモリに出力するスイッチ手段を備えたことを特徴とする多重化中継伝送装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001041481A JP3586204B2 (ja) | 2001-02-19 | 2001-02-19 | 多重化中継伝送装置 |
| DE60219437T DE60219437T2 (de) | 2001-02-19 | 2002-02-19 | Multiplex-relais-übertragungseinrichtung |
| EP02700604A EP1363426B1 (en) | 2001-02-19 | 2002-02-19 | Multiplexing relay transmission device |
| US10/467,062 US20040114638A1 (en) | 2001-02-19 | 2002-02-19 | Multiplexing relay transmission device |
| PCT/JP2002/001432 WO2002067508A1 (fr) | 2001-02-19 | 2002-02-19 | Dispositif de transmission a relais multiplexeur |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001041481A JP3586204B2 (ja) | 2001-02-19 | 2001-02-19 | 多重化中継伝送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002247073A JP2002247073A (ja) | 2002-08-30 |
| JP3586204B2 true JP3586204B2 (ja) | 2004-11-10 |
Family
ID=18903918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001041481A Expired - Lifetime JP3586204B2 (ja) | 2001-02-19 | 2001-02-19 | 多重化中継伝送装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20040114638A1 (ja) |
| EP (1) | EP1363426B1 (ja) |
| JP (1) | JP3586204B2 (ja) |
| DE (1) | DE60219437T2 (ja) |
| WO (1) | WO2002067508A1 (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7111220B1 (en) * | 2002-03-01 | 2006-09-19 | Xilinx, Inc. | Network physical layer with embedded multi-standard CRC generator |
| KR100460672B1 (ko) * | 2002-12-10 | 2004-12-09 | 한국전자통신연구원 | 10 기가비트 이더넷 회선 정합 장치 및 그 제어 방법 |
| US7782778B2 (en) * | 2002-12-24 | 2010-08-24 | Samir Satish Sheth | Apparatus and method for fibre channel distance extension embedded within an optical transport system |
| US7343425B1 (en) | 2003-02-21 | 2008-03-11 | Marvell International Ltd. | Multi-speed serial interface for media access control and physical layer devices |
| US7512150B2 (en) * | 2003-03-24 | 2009-03-31 | Applied Micro Circuits Corporation | 10 GbE LAN signal mapping to OTU2 signal |
| CN100349390C (zh) * | 2004-08-11 | 2007-11-14 | 华为技术有限公司 | 光传送网中传输低速率业务信号的方法及其装置 |
| KR100606038B1 (ko) * | 2004-08-24 | 2006-07-28 | 삼성전자주식회사 | 데이터 다중화 방법, 필드 프로그래머블 게이트 어레이 및광 네트웍 |
| EP1657839B1 (en) * | 2004-11-12 | 2010-02-10 | Alcatel Lucent | Method and apparatus for transporting a client layer signal over an optical transport network (OTN) |
| JPWO2007004558A1 (ja) * | 2005-07-06 | 2009-01-29 | 日本電気株式会社 | 帯域制御回路及びそれに用いる帯域制御方法 |
| US8135285B2 (en) | 2005-12-22 | 2012-03-13 | Ntt Electronics Corporation | Optical transmission system and method |
| CN101507155B (zh) * | 2006-09-22 | 2015-01-21 | 日本电信电话株式会社 | 复用传输***以及复用传输方法 |
| JP5091489B2 (ja) * | 2007-01-17 | 2012-12-05 | 日本電信電話株式会社 | デジタル伝送システムおよびデジタル伝送方法 |
| EP2106051B1 (en) | 2007-01-17 | 2019-02-27 | Nippon Telegraph and Telephone Corporation | Digital transmission system and digital transmission method |
| JP5071963B2 (ja) * | 2007-01-17 | 2012-11-14 | 日本電信電話株式会社 | デジタル伝送システム、およびデジタル伝送方法 |
| CN101051879B (zh) * | 2007-04-06 | 2012-04-04 | 华为技术有限公司 | 低速业务复用及解复用的方法和装置 |
| CN101389146B (zh) * | 2007-09-13 | 2011-01-05 | 华为技术有限公司 | 光传送网同步交叉调度的方法和装置 |
| JP5357436B2 (ja) * | 2008-03-11 | 2013-12-04 | 株式会社日立製作所 | 伝送装置 |
| JP4870742B2 (ja) * | 2008-11-07 | 2012-02-08 | 日本電信電話株式会社 | 光伝送装置 |
| JP5471237B2 (ja) * | 2009-09-25 | 2014-04-16 | 富士通株式会社 | クロックとフレームの乗せ換え方法及び回路 |
| JP5141830B2 (ja) * | 2009-12-14 | 2013-02-13 | 富士通株式会社 | 通信装置、統計情報収集制御装置および統計情報収集制御方法 |
| JP4878648B2 (ja) * | 2010-03-12 | 2012-02-15 | 日本電信電話株式会社 | クライアント信号収容多重装置及び方法 |
| JP5115764B2 (ja) * | 2010-03-15 | 2013-01-09 | Ｎｅｃエンジニアリング株式会社 | Ｆｉｒフィルタ回路 |
| JP5659910B2 (ja) * | 2011-03-29 | 2015-01-28 | 富士通株式会社 | フレームマッピング装置及びフレームマッピング方法 |
| JP5300955B2 (ja) * | 2011-11-07 | 2013-09-25 | 日本電信電話株式会社 | クライアント信号収容多重装置及び方法 |
| JP5300956B2 (ja) * | 2011-11-07 | 2013-09-25 | 日本電信電話株式会社 | クライアント信号収容多重装置及び方法 |
| JP5300954B2 (ja) * | 2011-11-07 | 2013-09-25 | 日本電信電話株式会社 | クライアント信号収容多重装置及び方法 |
| JP5993776B2 (ja) * | 2013-03-29 | 2016-09-14 | 株式会社日立製作所 | データ伝送システム及び受信装置 |
| CN111740801B (zh) * | 2019-03-25 | 2021-12-10 | 华为技术有限公司 | 一种业务数据的处理方法及装置 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4224473A (en) * | 1978-05-31 | 1980-09-23 | Digital Communications Corporation | TDMA Multiplexer-demultiplexer with multiple ports |
| US4300232A (en) * | 1979-11-09 | 1981-11-10 | Ford Aerospace & Communications Corporation | Self synchronized multiplexer/demultiplexer |
| US4412323A (en) * | 1980-06-03 | 1983-10-25 | Rockwell International Corporation | Muldem with improved monitoring and control system |
| US4759014A (en) * | 1987-05-28 | 1988-07-19 | Ampex Corporation | Asynchronous-to-synchronous digital data multiplexer/demultiplexer with asynchronous clock regeneration |
| JPH02183642A (ja) * | 1989-01-10 | 1990-07-18 | Fujitsu Ltd | ディジタル伝送端局装置 |
| US5355362A (en) * | 1992-10-26 | 1994-10-11 | Nec America, Inc. | Digital loop carrier system |
| JPH07123067A (ja) * | 1993-10-20 | 1995-05-12 | Hitachi Ltd | 多重化装置 |
| US5493565A (en) * | 1994-08-10 | 1996-02-20 | Dsc Communications Corporation | Grooming device for streamlining a plurality of input signal lines into a grouped set of output signals |
| US5815490A (en) * | 1995-11-20 | 1998-09-29 | Nec America, Inc. | SDH ring high order path management |
| US6111871A (en) * | 1996-08-07 | 2000-08-29 | Lucent Technologies Inc. | Network design for both compressed and uncompressed ATM cells |
| JPH10247882A (ja) * | 1997-03-05 | 1998-09-14 | Mitsubishi Electric Corp | Ｓｄｈ伝送装置 |
| JPH10322298A (ja) * | 1997-05-20 | 1998-12-04 | Nec Corp | 時分割多重伝送におけるチャネル認識方法及びこれを用いた時分割多重伝送システム |
| US6580709B1 (en) * | 1998-04-29 | 2003-06-17 | Nec America, Inc. | Sonet system and method which performs TSI functions on the backplane and uses PCM buses partitioned into 4-bit wide parallel buses |
| US6667973B1 (en) * | 1998-04-29 | 2003-12-23 | Zhone Technologies, Inc. | Flexible SONET access and transmission systems |
| US6496519B1 (en) * | 1998-08-27 | 2002-12-17 | Nortel Networks Limited | Frame based data transmission over synchronous digital hierarchy network |
| JP2000115108A (ja) * | 1998-10-02 | 2000-04-21 | Nippon Telegr & Teleph Corp <Ntt> | 多重分離装置 |
| JP2000115109A (ja) * | 1998-10-02 | 2000-04-21 | Nippon Telegr & Teleph Corp <Ntt> | 多重分離装置 |
| CA2298732A1 (en) * | 1999-06-01 | 2000-12-01 | Nortel Networks Corporation | 10 gigabit ethernet mappings for a common lan/wan pmd interface and simple universal pmd interface |
| JP3561183B2 (ja) * | 1999-07-29 | 2004-09-02 | 日本電信電話株式会社 | ギガビット帯光信号多重伝送装置 |
| US7079528B2 (en) * | 2001-12-13 | 2006-07-18 | International Business Machines Corporation | Data communication method |
-
2001
- 2001-02-19 JP JP2001041481A patent/JP3586204B2/ja not_active Expired - Lifetime
-
2002
- 2002-02-19 WO PCT/JP2002/001432 patent/WO2002067508A1/ja active IP Right Grant
- 2002-02-19 EP EP02700604A patent/EP1363426B1/en not_active Expired - Lifetime
- 2002-02-19 DE DE60219437T patent/DE60219437T2/de not_active Expired - Fee Related
- 2002-02-19 US US10/467,062 patent/US20040114638A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| EP1363426A4 (en) | 2005-06-08 |
| WO2002067508A1 (fr) | 2002-08-29 |
| EP1363426B1 (en) | 2007-04-11 |
| JP2002247073A (ja) | 2002-08-30 |
| US20040114638A1 (en) | 2004-06-17 |
| EP1363426A1 (en) | 2003-11-19 |
| DE60219437T2 (de) | 2008-01-03 |
| DE60219437D1 (de) | 2007-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3586204B2 (ja) | 多重化中継伝送装置 | |
| US6718139B1 (en) | Optical fiber ring communication system | |
| US7359331B2 (en) | Alarm transfer method and wide area Ethernet network | |
| US6829436B2 (en) | Optical cross-connect device with transparency | |
| US6771671B1 (en) | Data flow synchronization and ordering | |
| US6690682B1 (en) | Bit multiplexing of packet-based channels | |
| JP3551894B2 (ja) | 多重化送受信装置 | |
| CA2304118A1 (en) | Protocol independent sub-rate device | |
| US7308006B1 (en) | Propagation and detection of faults in a multiplexed communication system | |
| US6934301B2 (en) | Method and apparatus for converting data packets between a higher bandwidth network and a lower bandwidth network | |
| JP3522247B2 (ja) | 多重転送システム及び装置 | |
| CA2307895A1 (en) | Bus interface for transfer of sonet/sdh data | |
| US20020156913A1 (en) | Coding scheme using a transition indicator for signal transmission in optical communications networks | |
| JP3730891B2 (ja) | 光伝送システムにおける伝送速度に無関係な光交差接続装置 | |
| EP2784957B1 (en) | Data transport system, receiver and transmitter | |
| US6823137B2 (en) | Optical line protection device and optical line protection method | |
| US7650071B2 (en) | Optical signal receiver, optical signal monitoring unit, and optical signal monitoring method | |
| JP2010016705A (ja) | 伝送システムおよび伝送方法 | |
| JP2002261782A (ja) | ラベルスイッチネットワークのプロテクション | |
| JP2022132859A (ja) | 光伝送装置および光伝送システム | |
| US7002909B2 (en) | Zero data loss network protection | |
| JP2001103028A (ja) | 信号多重方法 | |
| JP2004248316A (ja) | 故障箇所同定方法 | |
| JP3591586B2 (ja) | チャネルデータ抽出回路及び方法 | |
| JP3414659B2 (ja) | 多重化方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040409 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040713 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040805 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3586204 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |