JPH09214456A - 多重変換装置の構成方法および多重変換装置 - Google Patents

多重変換装置の構成方法および多重変換装置

Info

Publication number
JPH09214456A
JPH09214456A JP8014094A JP1409496A JPH09214456A JP H09214456 A JPH09214456 A JP H09214456A JP 8014094 A JP8014094 A JP 8014094A JP 1409496 A JP1409496 A JP 1409496A JP H09214456 A JPH09214456 A JP H09214456A
Authority
JP
Japan
Prior art keywords
board
input
speed side
low
speed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8014094A
Other languages
English (en)
Inventor
Hiroyuki Fujita
浩之 藤田
Naohisa Hamaguchi
直久 濱口
Masahiro Ashi
賢浩 芦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP8014094A priority Critical patent/JPH09214456A/ja
Priority to US08/789,116 priority patent/US5896387A/en
Priority to CN97101272A priority patent/CN1097899C/zh
Publication of JPH09214456A publication Critical patent/JPH09214456A/ja
Priority to US09/265,373 priority patent/US6876624B1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/08—Intermediate station arrangements, e.g. for branching, for tapping-off
    • H04J3/085—Intermediate station arrangements, e.g. for branching, for tapping-off for ring networks, e.g. SDH/SONET rings, self-healing rings, meashed SDH/SONET networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1605—Fixed allocated frame structures
    • H04J3/1611—Synchronous digital hierarchy [SDH] or SONET

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】 【課題】より経済的に、適用するネットワークに応じ
て、必要な機能を備えた多重変換装置を構成する。 【解決手段】OC-12IF基盤１に、OC-12IF基盤１が収容す
る高速伝送路回線と、DS3IF基盤７が収容する低速伝送
路回線との間のTSA(Time Slot Assignment)を行うスイ
ッチ１２を設ける。ADM基盤５には高速伝送路回線と低
速伝送路回線との間のTSI(Time Slot Interchange)を行
うスイッチ２５を設ける。TSIを必要とするネットワー
クに適用する際には、スイッチ１２は高速伝送路回線と
ADM基盤５との入出力信号との間の多重分離のみを行
い、スイッチ２５がTSIを行う。TSIを必要としないネッ
トワークに適用する場合には、ADM基盤５に代えて、OC-
12IF基盤１とDS3IF基盤７とを接続する配線を備えたTHR
U基盤を用い、スイッチ１２でTSAを行う。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ディジタル通信網
において、複数の低速伝送路と高速伝送路との間のディ
ジタル信号の多重化及び分離を行う多重変換装置に関す
るものである。
【０００２】
【従来の技術】ディジタル通信網において複数の低速伝
送路と高速伝送路との間のディジタル信号の多重化及び
分離を行う多重変換装置としては、例えば、「ディジタ
ル網の伝送施設設計、寺西、北村共著（電気通信協
会）」に記載された技術が知られている。
【０００３】図１０に、この従来の多重変換装置の構成
を示す。
【０００４】図示するように、多重変換装置４０は、低
速伝送路４１とのインタフェースを担う低速インタフェ
ース部４３、高速伝送路４２とのインタフェースを担う
高速インタフェース部４５、低速インタフェース部４３
が入出力する低速信号と高速インタフェース部４３が入
出力する高速信号との間の多重分離変換を行う多重分離
部４４より構成される。
【０００５】また、多重化変換装置を用いて、Point-to
-point（または、Terminal MUX、以下「TM」と略記す
る）、Add/drop chain（または、Linear ADM、以下「LA
DM」と略記すると）、Ring等のさまざまな形態のネット
ワークを構築することが行われている。
【０００６】図１１にTMへの多重変換装置の適用のよう
すを、図１２にLADMへの多重化装置の適用のようすを、
図１３、図１４にRingへの多重化装置の適用のようすを
示す。
【０００７】各図においてNEが多重変換装置を表してお
り、W; Workingは現用系として用いられる高速伝送路
を、P; Protectionは予備系として用いられる高速伝送
路を表している。また、図１３のRingと図１４のRingの
違いは、セルフヒーリング方式の違いであり、図１３の
RingはUni-directional Path Switched Ring (UPSR)、
図１０のRingはBi-directional Line Switched Ring (B
LSR) と呼ばれている。また、BLSRには、図１４に示し
た構成をとる４-fiber BLSRの他、図１４の予備系P専用
の２本の高速伝送路を設けずに、逆方向の２つの高速伝
送路上のタイムスロットの半分を現用系に残りを予備系
に用いる構成をとる２-fiber BLSRがある。
【０００８】
【発明が解決しようとする課題】さて、以上のような各
種形態のネットワークの全てに適用可能な多重変換装置
が備えなければならない機能は、大きく分けて（１）多
重分離機能、（２）TSA(Time Slot Assignment)機能
（タイムスロット割付機能）、（３）TSI(Time SlotInt
erchange)機能（タイムスロット入れ替え機能）、
（４）パススイッチ機能、（５）ラインスイッチ機能で
ある。
【０００９】（１）の多重分離機能は、図１５に示すよ
うに、複数の低速伝送路上の複数の低速信号を、高速伝
送路上のタイムスロットに振り分けて伝送することによ
り高速伝送路上に時分割多重化したり、逆に高速伝送路
上の各タイムスロットで伝送された信号を分離し複数の
低速信号として複数の低速伝送路に各々伝送する機能で
ある。
【００１０】（２）のTSA機能は、多重分離機能を前提
として、図１６に示すように、１または複数の高速伝送
路上のタイムスロットの各低速伝送路への任意の割り付
けを可能とする機能である。また、TSA機能は、ある高
速伝送路上の高速信号のタイムスロットの信号を、他の
高速伝送路上の高速信号の同じスロット番号のタイムス
ロットに中継する機能も含む。たとえば、TSA機能で
は、図１３のUPSRの多重変換装置９００においてWEST側
の高速伝送路９０１上の一部のタイムスロットの信号
は、そのままEAST側の高速伝送路９０２上の同じタイム
スロットに中継し、WEST側の高速伝送路９０１上の残り
のタイムスロット（低速伝送路に割り付けられたタイム
スロット）の信号ついては低速信号に変換し、タイムス
ロットに割り付けられた低速伝送路９０３に伝送する。
また、逆に各低速伝送路から多重変換装置に伝送された
各低速信号を、それぞれEAST側の高速伝送路の各低速伝
送路に割り付けられたタイムスロットで伝送する。
【００１１】次に、（３）のTSI機能は、TSA機能に加え
て、図１７に示すように２以上の高速伝送路の異なるス
ロット番号のタイムスロット間で信号の交換を行う機能
を備えたものである。TSI機能は、高速伝送路上の現用
系のタイムスロットから他の高速伝送路上の現用系タイ
ムスロットに信号を交換していたものを、セルフヒーリ
ング時には高速伝送路上の現用系のタイムスロットから
他の高速伝送路上の予備系タイムスロットに信号を交換
するラインスイッチ機能を実現するために必要であり、
逆方向の２つの高速伝送路上のタイムスロットの半分を
現用系に残りを予備系に用いる構成をとる2-fiber BLSR
にTSI機能は必須となる。
【００１２】次に、（４）のパススイッチ機能は、一つ
の低速伝送路の信号を高速伝送路を介して伝送するため
のパスとして、現用系と予備系の２つのパスが高速伝送
路上に存在する場合に、いづれか一方のパスを有効なパ
スとして選択する機能である。
【００１３】たとえば、図１８に示すように、UPSRにお
いて各多重変換装置は現用系Wの高速伝送路と予備系Pの
高速伝送路の双方に、低速伝送路より受信した信号を当
該低速伝送路に割り付けたタイムスロットを用いて送出
する。この場合、一つの低速伝送路に割り当てられたタ
イムスロットの集合が一つのパス（チャネル）に相当
し、一つの低速伝送路の信号を高速伝送路を介して伝送
するためのパスが、現用系Wの高速伝送路と予備系Pの高
速伝送路の双方に一つづつ存在することになる。
【００１４】そして、正常時には各多重変換装置は、TS
A機能によって現用系Wの高速伝送路上の低速伝送路に割
り付けられたタイムスロットか分離された信号を低速伝
送路に送る。また、予備系Pの高速伝送路上の低速伝送
路に割り付けられたタイムスロットの信号は廃棄する。
したがい、この場合、各低速伝送路の信号のパスとして
は、現用系の高速伝送路上に存在する現用系のパスが有
効なパスとして選択されていることになる。一方、現用
系の高速伝送路上のパスに障害が生じた場合には、図１
９に示すように、その障害が生じたパスより信号を受信
する低速伝送路を収容した多重変換装置は、このパスに
相当するタイムスロットに関しては、現用系の高速伝送
路上の現用系のパスに対応するタイムスロットではなく
予備系の高速伝送路上の予備系のパスに相当するタイム
スロットから分離された信号を低速伝送路に送る。
【００１５】最後に、（５）のラインスイッチ機能は、
セルフヒーリング時に、正常時に図２０に示すように用
いている現用系の高速伝送路に代えて予備系の高速伝送
路を用いるように切り替える機能である。また、ライン
スイッチ機能としては、図２１に示すように単純に使用
する高速伝送路を切り替えるライン代替え型のラインス
イッチ機能の他、高速伝送路上の現用系のタイムスロッ
トから他の高速伝送路上の特定のスロット番号が与えら
れている現用系タイムスロットに信号を交換していたも
のを、セルフヒーリング時には高速伝送路上の現用系の
タイムスロットから他の高速伝送路上の前記特定のスロ
ット番号とは異なるスロット番号が与えられている予備
系タイムスロットに信号を交換することにより、使用す
る高速伝送路を切り替えるタイムスロット交換型のライ
ンスイッチ機能を含む。そして、このタイムスロット交
換型のラインスイッチ機能は、逆方向の２つの高速伝送
路上のタイムスロットの半分を現用系に残りを予備系に
用いる構成をとる2-fiberBLSRにTSI機能は必須となる。
また、このタイムスロット交換型のラインスイッチ機能
は、前述したTSI機能を必要とする。
【００１６】さて、これらの各機能を備えた多重変換装
置を、先に図１０に示した基本構成に従って構成するこ
とを考えた場合、その構成は図２２に示すようになるも
のと考えられる。
【００１７】図２２に示す多重変換装置には、収容しな
けらばならない高速伝送路の数分の高速インタフェース
部と、収容しなければならない数分の低速インタフェー
ス部が備えられる。図２２は、4-fiber BLSRに適用した
場合の構成を示している。また、低速伝送路も二重化し
た場合の構成を示している。また、多重変換装置には、
各高速インタフェース部、低速インタフェース部間の信
号の交換を行うスイッチSWを備えた多重分離部が備えら
れる。図２２では二重化による信頼性向上のために多重
分離部を２つ設けた構成を示している。ただし、4-fibe
r BLSRの片側４本の高速伝送路は物理レベルでは両方向
に信号を伝送する光ファイバ２本によって構成される。
また、図２２に示した構成において高速インタフェース
部や、低速インタフェース部は、多重変換装置が適用さ
れたネットワークにおいて収容しなければならない高速
伝送路や低速伝送路の数によって数を減らすことができ
る。
【００１８】さて、このような多重変換装置において、
多重分離部のスイッチSWは、前述した各機能の全てを備
えなければならない。特に、多様な交換を実行しなけれ
ばならないTSI機能を備えなければならないため、この
スイッチSWは大規模化せざるを得ず、また、このために
多重変換装置も高価なものとなる。
【００１９】しかし、TSI機能を用いることのないTMやU
PSRに適用する場合に、これらの場合に使用されない機
能ために大規模化、高価格化した多重変換装置を用いる
ことは経済的でない。
【００２０】そこで、本発明は、より経済的に、適用す
るネットワークに応じて、必要な機能を備えた多重変換
装置を構成することのできる多重変換装置の構成方法を
提供することを目的とする。
【００２１】
【課題を解決するための手段】本発明者らは、各種形態
のネットワークを実現する場合に多重変換装置が備えな
ければならない前述した各機能とネットワークの形との
関係について次のように分析した。
【００２２】すなわち、ラインスイッチ機能は、ライン
スイッチ機能によるセルフヒーリング方式によって特徴
づけられるBLSRに必須の機能となる。また、TMやLADMに
おいて障害が生じた現用系の高速伝送路に代えて予備系
の高速伝送路を用いるセルフヒーリングを行う場合に必
要となる。なお、ラインスイッチ機能としては、4-fibe
r BLSR、TM、LADMには前述したライン代替え型のライン
スイッチ機能が、2-fiber BLSRには前述したタイムスロ
ット交換型のラインスイッチ機能が設けられる。
【００２３】また、前述したタイムスロット交換型のラ
インスイッチ機能を実現するためには、TSI機能を必要
であり、逆方向の２つの高速伝送路上のタイムスロット
の半分を現用系に残りを予備系に用いる構成をとる2-fi
ber BLSRにTSI機能は必須となる。
【００２４】また、LADMや4-fiber BLSRにおけるライン
代替え型のラインスイッチ機能も、信号の交換先または
交換元の高速伝送路が変更するように、関連する高速伝
送路上の全てのタイムスロットの交換先または交換元を
変更することによって達成できるのでTSI機能を利用し
て実現することもできる。また、LADMや4-fiber BLSRに
TSA機能ではなくTSI機能を備えることは高速伝送路の融
通性のある使用を可能とする。そして、さらに2-fiber
BLSRの場合との構成の共通化を考慮すると、4-fiber BL
SRやセルフヒーリングを行うLADMにおいてTSI機能を備
えることは望ましいことといえる。
【００２５】次に、TSA機能は、LADMや4-fiber BLSRに
おいてTSI機能を備えない場合に必須となる。また、UPS
RにTSA機能は必須となる。
【００２６】また、多重分離機能はTMに必須となる。
【００２７】また、パススイッチ機能はパススイッチ機
能によるセルフヒーリング方式によって特徴づけられUP
SRに必須の機能である。また、TMにおけるライン代替え
型のラインスイッチ機能は、パススイッチ機能によって
現用系の高速伝送路上の全てのパスを予備系の高速伝送
路上のパスに切り替えることにより達成できる。したが
い、構成の共通化を図る上では、TMにおけるライン代替
え型のラインスイッチ機能を、パススイッチ機能を利用
して実現することは望ましいことである。
【００２８】そして、以上の如き分析に基づき、本発明
者らはネットワークの形態と多重変換装置の関係につき
次のように結論づけた。
【００２９】2-fiber BLSRに適用する場合にはTSI機能
を利用したタイムスロット交換型のラインスイッチ機能
とTSI機能は必須である。
【００３０】4-fiber BLSRに適用する場合、ライン代替
え型のラインスイッチ機能は必須であり、ライン代替え
型のラインスイッチ機能にはTSI機能を利用することが
望ましい。
【００３１】LADMに適用する場合、ライン代替え型のラ
インスイッチ機能を備えることが望ましく、ライン代替
え型のラインスイッチ機能にはTSI機能を利用すること
が望ましい。
【００３２】UPSRに適用する場合パススイッチ機能とTS
A機能は必須である。
【００３３】TMに適用する場合多重分離機能は必須であ
り、パススイッチ機能を備えること、および、ライン代
替え型のラインスイッチ機能にパススイッチ機能を利用
することが望ましい。
【００３４】また、上述の説明より明らかなように、TS
A機能を備えた手段は本来的に多重分離機能備えてお
り、TSI機能を備えた手段は本来的にTSA機能を備えてい
る。
【００３５】そして、以上のような分析、結論を念頭に
おいて、本発明者らは前記目的達成のために、以下の如
き多重変換装置の構成方法を発明し、提供する。
【００３６】すなわち、高速側インタフェース基盤と低
速側インタフェース基盤と多重分離基盤と結線用基盤と
の４種類の基盤を用意し、前記低速側インタフェース基
盤は、１または複数の低速伝送路回線を収容する基盤で
あって、収容した低速伝送路回線から受信した１または
複数のタイムスロットを含む低速側信号を複数の高速側
インタフェース基盤に出力する手段と、前記複数の高速
側インタフェース基盤より入力した複数の低速側信号の
一つを収容した１または複数の低速伝送路回線に送信す
る低速側信号としてタイムスロット毎に選択するパスス
イッチ機能を備えたパススイッチ手段とを有し、前記高
速側インタフェース基盤は、高速伝送路回線を収容する
基盤であって、収容した高速伝送路回線との間で送受す
る各々所定数のタイムスロットを含むライン信号と、他
の高速側インタフェース基盤との間で入出力するライン
信号と、複数の低速側インタフェース基盤の各々が入出
力する低速側信号を出入力し、収容した高速伝送路回線
から受信し他の高速側インタフェース基盤に出力する複
数のライン信号と出力する低速側信号との間のTSA(Time
Slot Assignment)と、他の高速側インタフェース基盤
から入力し収容した高速伝送路回線に送信するライン信
号と入力する低速側信号との間のTSA機能を備えたTSA手
段を有し、前記多重分離基盤は、複数の高速側インタフ
ェース基盤の各々が入出力するライン信号と、複数の低
速側インタフェース基盤が各々入出力する１または複数
のタイムスロットを含む低速側信号を出入力する基盤で
あって、複数のライン信号と複数の低速側信号との間の
TSI(Time Slot Interchange)機能を備えたTSI手段と、
前記TSI手段の処理の対象とするライン信号を切り替え
るラインスイッチ機能と、前記TSI手段の処理の対象と
するライン信号のタイムスロットをTSI手段のTSI機能を
利用して切り替えるラインスイッチ機能とを備えたライ
ンスイッチ手段とを有し、前記結線用基盤は、高速側イ
ンタフェース基盤が入出力する低速側信号を、高速側イ
ンタフェース基盤が入出力する低速側信号として入出力
する基盤であって、かつ、複数の高速側インタフェース
基盤と複数の低速側インタフェース基盤とを、前記結線
用基盤を介して、高速側インタフェース基盤が入出力す
る低速側信号が、高速側インタフェース基盤が入出力す
る低速側信号として入出力されるよう接続することによ
り多重変換装置を構成する第１の態様と、前記複数の高
速側インタフェース基盤のTSA手段に高速伝送路回線に
送受するライン信号がそのまま出入力する複数の低速信
号となる多重分離を行わせ、かつ、前記第１の態様にお
いて結線用基盤を多重分離基盤に置き換えた形態によっ
て、複数の高速側インタフェース基盤が入出力する複数
の低速側信号が、前記多重分離基盤が複数の高速側イン
タフェース基盤に出入力するライン信号として、前記多
重分離基盤に出入力され、多重分離基盤が入出力する各
低速信号が低速側インタフェース基盤が出入力する低速
側信号として、低速側インタフェース基盤に出入力され
るよう前記高速側インタフェース基盤と低速側インタフ
ェース基盤とを、多重分離基盤に接続することにより多
重変換装置を構成する第２の態様との２つの態様のうち
の任意の態様によって多重変換装置を構成することを特
徴とする多重変換装置の構成方法を提供する。
【００３７】さて、本発明では、結線用基盤と多重分離
基盤とは、高速側インタフェース基盤と低速側インタフ
ェース基盤と同じ信号を入出力する（高速側インタフェ
ース基盤と低速側インタフェース基盤との間のインタフ
ェースが同じである）ので、結線用基盤と多重分離基盤
は相互に可換である。したがい、結線用基盤と多重分離
基盤のいずれを多重変換装置に用いるかの選択によっ
て、任意に、TSI機能を備えた手段を含まず、かつ、前
述したTMやUPSRネットワークに適用できる多重変換装置
も、多重分離基盤を用いて構成したBLSRやLADMネットワ
ークに適用できる多重変換装置も構成することができ
る。
【００３８】
【発明の実施の形態】以下、SONET(Synchronous Optica
l Network)に従ったネットワークへの適用を例にとり本
発明の一実施形態を説明する。
【００３９】まず、本発明の第１の実施形態について説
明する。
【００４０】ここで、SONETは、５０Mbit/sの信号（STS
-1レベルの信号）を基本とし高次群レベルの信号をSTS-
1レベルの信号を単純に同期オクテット多重して得る同
期伝送方式を採用した、米国のBellcore発表のプロトコ
ルである。なお、このようなSONETに対応する標準とし
ては、ITU-TのSDH(Synchronous Digital Hierarchy)が
ある。
【００４１】また、このSONETでは、STS-1レベルの信号
をN多重した信号（従ってn×５０Mbit/sの信号）を、ST
S-Nレベルの信号と呼び、STS-Nレベルの信号を光ファイ
バ伝送用の信号に変換したものをOC-Nと呼ぶ。また、ST
S-1レベル、STS-Nレベルの信号は、各々、そのレベルに
応じたフレームに格納された形態で伝送される。
【００４２】さて、本実施形態では、多重変換装置を複
数の回路基盤を組み合わせて構成する。本実施形態で用
いる基盤の種類は、先に図２２に示した多重変換装置の
高速インタフェース部に対応するOC-12IF基盤、多重分
離部に対応するADM基盤、低速インタフェース部に対応
するDS3IF基盤、信号線の中継のみを行うTHRU基盤であ
る。ただし、先に図２２に示した多重変換装置の各部
と、各部に対応する基盤では、以下に説明するように部
分的に機能が異なる。
【００４３】本実施形態に係る各基盤は、所定のシェル
のスロットに装着されて使用される。シェルは基盤を挿
入するための複数のスロットと、各スロットに挿入され
た基盤間が図１、図７、図８、図９に示すように結線さ
れるように、スロット間を結ぶ信号線と、基盤に電源を
供給する電源部などを備えている。同種の基盤のスロッ
トとの間のインタフェースは同じである。また、ADM基
盤とTHRU基盤はスロットとのインタフェースが同じにな
るように構成されている。本実施形態では、OC-12IF基
盤用に４スロット、ADM基盤／THRU基盤用に２スロッ
ト、DS3IF基盤用に８スロットをシェルに用意した。
【００４４】では、まず、4-fiberBLSRに適用される多
重化変換装置を構成する場合について説明する。以下で
は、高速伝送路としてOC-12(600Mb/s)を伝送するOC-12
高速伝送路を用いた場合を例にとり説明する。ただし、
反対方向に信号を伝送する２つのOC-12高速伝送路は、
物理レベルでは１本の光ファイバによって実現できる。
【００４５】図１に、4-fiberBLSRに適用される多重化
変換装置の構成を示す。
【００４６】図中、１、２、３、４はOC-12IF基盤であ
り、５、６はADM基盤であり、７、８はDS3IF基盤であ
る。
【００４７】OC-12IF基盤１から４は、OC-12高速伝送路
１回線（反対方向に信号を伝送するの２つのOC-12高速
伝送路によって形成される双方向回線）とのインタフェ
ースを担う基盤であり、4-fiber BLSRの場合、ネットワ
ーク上において隣接する第１の多重変換装置にOC-12高
速伝送路を介して接続するwest側に１、３の基盤が、隣
接する第２の多重変換装置にOC-12高速伝送路を介して
接続するeast側に２、４の基盤が必要となる。１２のST
S-1レベルの信号を伝送するための１２の50Mb/sのチャ
ネルが、一つのOC-12高速伝送路上に時分割で設けられ
ている。このSTS-1レベルの信号を伝送するための50Mb/
sのチャネルを、以下ではSTS-1チャネルと呼ぶこととす
る。なお、このSTS-1チャネルが、前述したパススイッ
チの単位となるパスに相当する。
【００４８】また、OC-12IF基盤１から４は、光電気変
換モジュール９、STS-12レベルのフレームム同期やオー
バヘッド(OH)バイトとの処理を行うSOH回路１０、POH回
路１１、STS-1単位でタイムスロット割り付け（TSA）を
行うSW回路１２、他の基盤との間で150Mb/sの電気信号
を送／受するINFS回路１５、１７／INFR回路１４、１
６、ビットバッファ回路BUF１３より構成されている。
ここで、TSAを行うSW回路１２は、３６のSTS-1チャネル
の信号を入力し、２４のSTS-1チャネルの信号を出力す
るSWである。具体的には、POH12から１２、INFR１６か
ら１２、BUF１３から１２のSTS-1チャネルを入力し、PO
H12に１２、INFS１５に１２のSTS-1チャネルの信号を出
力する。ただし、本実施形態では、SW回路１２と、POH1
2、INFR１６との間で入出力する１２のSTS-1チャネルは
１本の６００MHzの信号上に多重度１２で多重化され入
出力され、SW回路１２と、BUF１３、INFS１５との間の
１２のSTS-1チャネルは４本の１５０MHzの信号上に多重
度３で多重化され入出力されるようにしている。
【００４９】ここで、本実施形態において用いる４本の
１５０MHzの信号の組は、多重化変換装置内において１
２のSTS-1チャネルの信号を伝送するためのものであ
る。また、本実施形態において用いる４本の１５０MHz
の信号の組上の１２のSTS-1チャネルには、１２の異な
るチャネル番号が与えられており、それぞれは、６００
MHzの信号上の１２のSTS-1チャネルの１２のチャネル番
号の各々と対応している。本実施形態では、この１２の
STS-1チャネルの信号を伝送する信号線を内部パスと呼
ぶことにする。４本の１５０MHzの信号線の組や、１２
のSTS-1チャネルの信号を伝送する１本の６００Hzを信
号線が、この内部パスに相当する。
【００５０】なお、このように４本の１５０MHzの信号
の組で１２のSTS-1チャネルの信号を伝送するのは装置
構成上の便宜のためであり、１２のSTS-1チャネルの信
号を重化変換装置内で伝送するために他の手法によって
もかまわない。
【００５１】また、SW回路１２は３６の入力STS-1チャ
ネルと２４の出力STS-1チャネルとの間で信号の交換を
行えるよう構成することが好ましいが、必ずしも、３６
の入力STS-1チャネルと２４の出力STS-1チャネルの全て
の組み合わせについて信号の交換が可能である必要はな
く、本実施形態では、POH12から入力する１２のSTS-1チ
ャネルとPOH12に出力する１２のSTS-1チャネルとの間の
信号の交換と、BUF13から入力する１２のSTS-1チャネル
とINFS１５に出力する１２のSTS-1チャネルとの間の信
号の交換と、INFR１６から入力する１２のSTS-1チャネ
ルとINFS１５に出力する１２のSTS-1チャネルとの間の
信号の交換ができないようSW12を構成してもよい。
【００５２】次に、ADM基盤５、６は、STS-1単位でタイ
ムスロット交換（TSI）及び前述した2-fiberBLSRにおけ
るタイムスロット交換型ラインスイッチおよび4-fiberB
LSR、LADMにおけるライン代替え型ラインスイッチを行
うSW回路２５、他の基盤との間で150Mb/sの電気信号を
送／受するINFS回路１９、２０、２１／INFR回路１８、
２２、２３、ビットバッファ回路BUF２４で構成されて
いる。TSIを行うSW回路２５は６０のSTS-1チャネルの信
号を入力し、６０のSTS-1チャネルの信号を出力するSW
である。具体的には、INFR18、22から各々２４のSTS-1
チャネルを入力し、BUF２４から１２のSTS-1チャネルを
入力し、INFS１９、２１に各々２４のSTS-1チャネルの
信号を出力し、INFS２０に１２のSTS-1チャネルの信号
を出力する。
【００５３】次に、DS3IF基盤７、８は、STS-1チャネル
単位でパススイッチを行うPSEL回路２７、他の基盤との
間で150Mb/sの電気で信号を送受するINFSR回路２６と、
150Mb/s信号の３つの50Mb/s信号への変換と、これと逆
の変換を行う3/1回路２８と、50Mb/sのSTS-1レベルの信
号と低速伝送路のインタフェースに適合した信号である
DS3信号との間の変換を行うDS3MAP回路２９とより構成
されている。
【００５４】DS3IF基盤７、８は、DS3MAP回路２９を３
系統備えており、各DS3MAP回路は低速伝送路回線（逆方
向に信号を伝送する２本の伝送路よりなる双方向回線）
を１回線収容している。したがって、一枚のDS3IF基盤
で低速伝送路回線を回線収容している。また、本図の通
りDS3IF基盤は０/１系の冗長構成になっており、各系は
最大４枚のDS3IF基盤で構成することができる。したが
って、多重変換装置としては、低速伝送路回線を最大１
２回線収容することができる。
【００５５】以上のような構成において、OC-12IF基盤
１とOC-12IF基盤２に現用系の高速伝送路回線が接続さ
れ、OC-12IF基盤３とOC-12IF基盤４に予備系の高速伝送
路回線が接続され、冗長構成のADM基盤５、６とDS3IF基
盤７、８のうち、ADM基盤５とDS3IF基盤７が現用として
用いられおり、ADM基盤６はADM基盤５に障害が生じたと
きに用いられ、DS3IF基盤８は、DS3IF基盤７に障害が生
じたときに用いられるものとする。
【００５６】この場合、通常時には多重変換装置は次の
ように動作する。
【００５７】4-fiber BLSRにおいてwest側の現用系の高
速伝送路よりきたOC-12信号はOC-12IF基盤１で受けとら
れ、光電気変換モジュール９で電気信号に変換され、SO
H回路１０、POH回路１１によりSONETフレームのオーバ
ヘッドの処理を行った後、SONETフレームのペイロード
部がSW回路１２に入力される。図２には、OC-12信号と
して送られるSONETフレームを示した。図中、１１０が
オーバヘッド、１１１がペイロード部になる。また、図
中のAからLは、一つのSTS-1レベル信号を伝送するため
のSTS-1チャネルのチャネル番号を表している。
【００５８】4-fiber BLSRの場合、SW回路１２はPOH回
路１１より受け取った１２のSTS-1チャネルの信号を、I
NFS１５を介してADM基盤に向かう内部パス１００上の同
じチャネル番号のSTS-1チャネルに、そのまま交換す
る。
【００５９】ADM基盤５では、OC-12IF基盤１よりの内部
パス１００上の１２のSTS-1チャネルの信号（４本の150
Mb/s信号）をINFR回路１８で受け、SW回路２５に入力す
る。ここで、各DS3IF基盤７の一つのDS3MAP回路２９に
はDS3IF基盤に入力する内部パス２００およびDS3IF基盤
から出力する内部パス４００の上の一つのチャネル番号
が固定的に割り当てられている。ただし、各DS3MAP回路
２９には、内部パス２００を構成する４本の１５０Hz信
号のうちの１本がそれぞれ入力しており、DS3MAP回路２
９に割り当てられているチャネル番号は、当該DS3MAP回
路２９を含むDS3IF基盤７に入力する１５０MHz信号上の
STS-1チャネルのチャネル番号である。また、各DS3MAP
回路２９からは、内部パス４００を構成する４本の１５
０Hz信号のうちの１本がそれぞれ入力しており、DS3MAP
回路２９に割り当てられているチャネル番号は、当該DS
3MAP回路２９を含むDS3IF基盤７から出力する１５０MHz
信号上のSTS-1チャネルのチャネル番号である。また、
同じDS3MAP回路２９に割り当てられている、内部パス２
００上のSTS-1チャネルのチャネル番号と内部パス４０
０上のSTS-1チャネルのチャネル番号とは同じチャネル
番号である。
【００６０】また、内部パス２００上のSTS-1チャネル
のチャネル番号は、OC-12IF基盤１よりINFS１５を介し
てADM基盤に向かう内部パス１００上のSTS-1チャネルの
チャネル番号に任意に割り付けることができる。また、
内部パス２００上のSTS-1チャネルのチャネル番号は、A
DM基盤からOC12IＦ２に向かう内部パス３００上のSTS-1
チャネルのチャネル番号に任意に割り付けることができ
る。ただし、内部パス２００上と内部パス４００上の同
じチャネル番号は、内部パス１００と内部パス３００上
の同じチャネル番号に割り付けられる。
【００６１】SW回路２５は、内部パス１００を介して入
力したSTS-1チャネルの信号のうち、DS3IF基盤に向かう
内部パス２００上のSTS-1チャネルのチャネル番号に割
り付けられたチャネル番号STS-1チャネルの信号を、割
り付けに従い、内部パス２００上のSTS-1チャネルに交
換する。
【００６２】また、これとは逆に、内部パス４００を介
して入力したTS-1チャネルの信号のうち、OC-12IF2に向
かう内部パス３００上のSTS-1チャネルのチャネル番号
に割り付けられたチャネル番号STS-1チャネルの信号
を、割り付けに従い、内部パス３００上のSTS-1チャネ
ルに交換する。
【００６３】また、SW回路２５は、内部パス１００を介
して入力したSTS-1チャネルの信号のうち、DS3IF基盤７
に向かう内部パス２００上のSTS-1チャネルのチャネル
番号に割り付けられていないチャネル番号STS-1チャネ
ルの信号をINF21を介してOC-12IF基盤２に向かう内部パ
ス３００の、同じチャネル番号のSTS-1チャネルに交換
する。ただし、重複しない限度において、あらかじめ定
めた割り付けに従い、異なるチャネル番号のチャネルに
交換するようにしてもよい。
【００６４】内部パス２００を介してADM基盤 ５からDS
3IF基盤７に送られたSTS-1チャネルの信号は、そのSTS-
1チャネルのチャネル番号が割り当てられているDS3MAP
回路２９を含むDS3IF基盤７に入力され、STS-1チャネル
毎に５０MHzの信号に１／３回路２８で変換され、そのS
TS-1チャネルのチャネル番号が割り当てられているDS3M
AP回路２９を介して低速伝送路に送出される。
【００６５】また、各DS3IF基盤７において、逆に低速
伝送路からDS3MAP回路２９入力した信号は、各々、１／
３回路２８INFSR26を介して、当該DS3MAP回路２９に割
り当てられているチャネル番号の内部パス４００上のST
S-1チャネルの信号として、ADM基盤５に送られる。
【００６６】さて、内部パス３００を介してAMD基盤５
からOC12IF基盤２に送られたSTS-1チャネルの信号は、I
NFR1４、BUF１３を介してSW12に入力する。SW回路１２
は受け取った１２のSTS-1チャネルの信号を、POH１１に
向かう内部パス上の同じチャネル番号のSTS-1チャネル
に、そのまま交換する。この信号は、POH回路１１、SOH
回路１０によりSONETのオーバヘッド処理された後、光
電気変換モジュール９で電気信号に変換されOC-12信号
として高速伝送路に出力される。
【００６７】以上のような動作によって、BLSRにおい
て、多重変換装置は、図３に示すようなSTS-1チャネル
の交換を実現することができる。
【００６８】図３は、west/east側の高速伝送路から入
力するA, B, D, E, F, H, J, K, LのSTS-1チャネルの信
号が、east/west側の同じチャネル番号のSTS-1チャネル
に中継され、C, G, Iの３つのSTS-1チャネルについて
は、west/east側の高速伝送路から入力する信号は３つ
の低速伝送路に送られ、３つの低速伝送路から入力信号
がeast/west側の高速伝送路に送られることを表してい
る。
【００６９】また、以上では、west側からeast側への信
号の受け渡しについて説明したが、east 側からwest側
への信号の受け渡しも同様に行われる。
【００７０】次に、4-fiber BLSRにおいて、多重変換装
置がセルフヒーリングを行う場合の動作について説明す
る。
【００７１】図４、図５に4-fiber BLSRにおけるセルフ
ヒーリングのようすを模式的に示す。
【００７２】図４は、多重変換装Aのeast側と多重変換
装置Bのwest側との間の現用系高速伝送路回線２００に
障害が生じた場合を示している。また、この場合のセル
フヒーリングが、多重変換装Aと多重変換装置Bとの間で
現用系高速伝送路回線２００に代えて予備系の高速伝送
路回線２０１をOC-12の伝送に用いることを表してい
る。
【００７３】このようセルフヒーリングは、たとえば、
次のような多重変換装置のスパンスイッチ動作によって
実現できる。
【００７４】すなわち、多重変換装置C, Dは前述した通
常の動作と同じように動作する。
【００７５】一方、多重変換装置AのADM基盤５のSW２５
は、通常時にeast側の現用系の高速伝送路回線に接続す
るOC-12IF基盤2への内部パス３００に出力されていた信
号が、east側の予備系の高速伝送路回線に接続するOC-1
2IF基盤４への内部パス５００に出力されるようにSTS-1
チャネルの交換を行う。また、east側の現用系の高速伝
送路回線に接続するOC-12IF基盤2からの内部パス６００
による入力TS-1チャネルを交換の対象していたものを、
これに代えて、east側の予備系の高速伝送路回線に接続
するOC-12IF基盤４からの内部パス７００による入力TS-
1チャネルを交換の対象として交換を行う。
【００７６】また、多重変換装置BのADM基盤５のSW２５
は、通常時にwast側の現用系の高速伝送路回線に接続す
るOC-12IF基盤1への内部パス800に出力されていた信号
が、west側の予備系の高速伝送路回線に接続するOC-12I
F基盤3への内部パス900に出力されるようにSTS-1チャネ
ルの交換を行う。また、west側の現用系の高速伝送路回
線に接続するOC-12IF基盤1からの内部パス100による入
力TS-1チャネルを交換の対象していたものを、これに代
えて、west側の予備系の高速伝送路回線に接続するOC-1
2IF基盤3からの内部パス1000による入力TS-1チャネルを
交換の対象として交換を行う。
【００７７】次に、図５は、多重変換装Aのeast側と多
重変換装置Bのwest側との間の現用系高速伝送路回線２
００と予備系高速伝送路回線２０１との双方に障害が生
じた場合を示している。また、この場合のセルフヒーリ
ングが、多重変換装Aと多重変換装置Bが、障害が生じた
現用系伝送路回線と入出力していた信号を、障害が生じ
た側と反対側の高速伝送路回線との間で入出力するリン
グスイッチによって行われることを表している。
【００７８】このようセルフヒーリングは、たとえば、
次のような多重変換装置の動作によって実現できる。
【００７９】すなわち、多重変換装置C,Dは、前述した
通常時の動作に加えて次の動作を行う。
【００８０】west側の予備系の高速伝送路回線に接続し
ているOC-12IF３のSW12は、INFR16を介してeast側の予
備系の高速伝送路回線に接続しているOC-12IF4から送ら
れてく信号をそのまま、POH11に送る交換を行う。ま
た、east側の予備系の高速伝送路回線に接続しているOC
-12IF４のSW12は、INFR16を介してwest側の予備系の高
速伝送路回線に接続しているOC-12IF3から送られてく信
号をそのまま、POH11に送る交換を行う。
【００８１】または、このような動作に代えて、多重変
換装置C,Dは、ADM基盤５のSW２５によって、west側の予
備系の高速伝送路回線に接続しているOC-12IF３のPOH１
１が入出力する信号が、そのまま、east側の予備系の高
速伝送路回線に接続しているOC-12IF４のPOH１１が出入
力する信号となるような交換を行う。
【００８２】一方、多重変換装置AのADM基盤５のSW２５
は、通常時にeast側の現用系の高速伝送路回線に接続す
るOC-12IF基盤2への内部パス３００に出力されていた信
号が、west側の予備系の高速伝送路回線に接続するOC-1
2IF基盤３への内部パス９００に出力されるようにSTS-1
チャネルの交換を行う。また、east側の現用系の高速伝
送路回線に接続するOC-12IF基盤2からの内部パス６００
による入力STS-1チャネルを交換の対象していたもの
を、これに代えて、west側の予備系の高速伝送路回線に
接続するOC-12IF基盤３からの内部パス１０００による
入力STS-1チャネルを交換の対象として交換を行う。
【００８３】また、多重変換装置BのADM基盤５のSW２５
は、通常時にwest側の現用系の高速伝送路回線に接続す
るOC-12IF基盤1への内部パス800に出力されていた信号
が、east側の予備系の高速伝送路回線に接続するOC-12I
F基盤4への内部パス5００に出力されるようにSTS-1チャ
ネルの交換を行う。また、west側の現用系の高速伝送路
回線に接続するOC-12IF基盤2からの内部パス100による
入力TS-1チャネルを交換の対象していたものを、これに
代えて、east側の予備系の高速伝送路回線に接続するOC
-12IF基盤4からの内部パス600による入力TS-1チャネル
を交換の対象として交換を行う。
【００８４】以上、4-fiber BLSRに適用する場合につい
て説明した。
【００８５】次に、2-fiber BLSRに適用する場合につい
て説明する。
【００８６】この場合の多重変換装置の構成は、図１の
構成よりOC-12IF基盤３、４を省略した構成となる。
【００８７】また、2-fiber BLSRにおける通常時の動作
は、4-fiber BLSRにおける通常時の動作と全く同じであ
る。ただし、2-fiber BLSRにおいて、１２のSTS-1チャ
ネルのうちの半分、たとえば、GからLのチャネルは予備
系として通常時は使用されていない。
【００８８】次に、2-fiber BLSRにおけるセルフヒーリ
ング時の多重変換装置の動作について説明する。
【００８９】図６は、多重変換装Aのeast側と多重変換
装置Bのwest側との間の高速伝送路回線２００に障害が
生じた場合を示している。また、この場合のセルフヒー
リングが、多重変換装Aと多重変換装置Bが、障害が生じ
た現用系伝送路回線と入出力していた現用系のSTS-1チ
ャネルの信号を、障害が生じた側と反対側の高速伝送路
回線の予備系のSTS-1チャネルとの間で入出力するライ
ンスイッチにより行われることを表している。ただし、
図６では、１本の高速伝送路をチャネル（A - F)と、(G
-L)との２つのサブ伝送路として示した。２つの多重変
換装置を結ぶ２つの高速伝送路のうち同じ高速伝送路に
対応するサブ伝送路には、＃１、＃２のうちの同じ符号
を付して示していう。
【００９０】このようセルフヒーリングは、たとえば、
次のような多重変換装置の動作によって実現できる。
【００９１】すなわち、多重変換装置C,Dは、前述した
通常時の動作に加えて次の動作を行う。
【００９２】多重変換装置C,Dは、ADM基盤５のSW２５に
よって、west側の高速伝送路回線に接続しているOC-12I
F１のPOH１１が入出力する予備系のSTS-1チャネルの信
号が、そのまま、east側の予備系の高速伝送路回線に接
続しているOC-12IF２のPOH１１が出入力する予備系のST
S-1チャネルの信号となるような交換を行う。
【００９３】一方、多重変換装置AのADM基盤５のSW２５
は、通常時にeast側の高速伝送路回線に接続するOC-12I
F基盤2への内部パス３００のチャネル番号AからFの現用
系のSTS-1チャネルに出力されていた信号が、west側の
高速伝送路回線に接続するOC-12IF基盤１への内部パス
８００のチャネル番号GからLの予備系のSTS-1チャネル
に出力されるようにSTS-1チャネルの交換（TSI)を行
う。また、east側の高速伝送路回線に接続するOC-12IF
基盤2からの内部パス６００のチャネル番号AからFの現
用系の入力STS-1チャネルを交換の対象していたもの
を、これに代えて、west側の高速伝送路回線に接続する
OC-12IF基盤１からの内部パス１００のチャネル番号Gか
らLの予備系の入力STS-1チャネルを交換の対象として交
換（TSI）を行う。
【００９４】また、多重変換装置BのADM基盤５のSW２５
は、通常時にwest側の高速伝送路回線に接続するOC-12I
F基盤1への内部パス800のチャネル番号AからFの現用系
のSTS-1チャネルに出力されていた信号が、east側の高
速伝送路回線に接続するOC-12IF基盤2への内部パス300
のチャネル番号GからLの予備系のSTS-1チャネルに出力
されるようにSTS-1チャネルの交換を行う。また、west
側の高速伝送路回線に接続するOC-12IF基盤1からの内部
パス100のチャネル番号AからFの現用系の入力STS-1チャ
ネルを交換の対象していたものを、これに代えて、east
側の高速伝送路回線に接続するOC-12IF基盤2からの内部
パス600のチャネル番号GからLの予備系の入力STS-1チャ
ネルを交換の対象として交換を行う。
【００９５】以上、2-fiber BLSRへの適用について説明
した。
【００９６】次に、LADMへの適用について説明する。
【００９７】この場合の、多重変換装置の構成は、図１
に示した構成と全く同じであり、通常時の動作も同じで
ある。また、セルフヒーリング時の動作は、図４の場合
における多重変換装置A,Bの動作と同じである。
【００９８】次に、UPSRへの適用について説明する。
【００９９】この場合の多重変換装置の構成を図７に示
す。
【０１００】図示するように、この構成は、図１に示し
た構成より予備系の高速伝送路に接続していたOC-12IF
基盤３、４を省略し、2つのAMD基盤５、６を２つのTHR
基盤３０、３１に置き換えた構成となっている。
【０１０１】このような構成において、いま、west側か
らeast側へ信号を伝送する高速伝送路が現用系であり、
east側からwest側に信号を伝送する高速伝送路が予備系
であるものとする。
【０１０２】さて、各DS3IF基盤７の各DS3MAP回路２９
には各々内部パス２３０、２４０の同じチャネル番号が
割り当てられている。また、内部パス２３０、２４０の
各チャネル番号には、内部パス２１０、２１１、２２
０、２２１の任意のチャネル番号が割り付けられる。た
だし、内部パス２３０、２４０の同じチャネル番号に
は、内部パス２１０、２１１、２２０、２２１の同じチ
ャネル番号が割り付けられる、west側のOC12-IF基盤１
のSW12はPOH１１からの内部パス２１１のSTS-1チャネル
のうちの、DS3IF基盤７への内部パス２３０のチャネル
番号に割り付けられているチャネル番号のSTS-1チャネ
ルの信号を割り付けに従い内部パス２３０に出力する。
また、同様に、east側のOC12-IF基盤2のSW12はPOH１１
からの内部パス221のSTS-1チャネルのうちの、DS3IF基
盤７への内部パス240のチャネル番号に割り付けられて
いるチャネル番号のSTS-1チャネルの信号を割り付けに
従い内部パス２４０に出力する。
【０１０３】DS3IF基盤７では、通常は、PSEL27によっ
て、内部パス２３０からの信号を選択する。また、DS3I
F基盤７は、内部パス２３１、２４１のDS3MAP回路２９
に割り当てられているチャネル番号のSTS-1チャネルに
当該DS3MAP回路２９よりの信号を出力する。
【０１０４】west側のOC12-IF基盤１のSW12は、内部パ
ス２３１のSTS-1チャネルのうちの、POH11への内部パス
211のチャネル番号に割り付けられているチャネル番号
のSTS-1チャネルの信号を割り付けに従い内部パス211に
出力する。また、INFR16を介して得たeast側のOC-12IF
基盤2のPOH11からの内部パス２５０ののSTS-1チャネル
のうちの、DS3IF基盤７からの内部パス231のチャネル番
号に割り付けられていない内部パス２１１のチャネル番
号のSTS-1チャネルを、内部パス２１１の同じチャネル
番号のSTS-1チャネルに出力する。また、同様に、east
側のOC12-IF基盤2のSW12は、内部パス２4１のSTS-1チャ
ネルのうちの、POH11への内部パス221のチャネル番号に
割り付けられているチャネル番号のSTS-1チャネルの信
号を割り付けに従い内部パス221に出力する。また、INF
R16を介して得たwest側のOC-12IF基盤1のPOH11からの内
部パス260のSTS-1チャネルのうちの、DS3IF基盤７から
の内部パス24１のチャネル番号に割り付けられていない
内部パス211のチャネル番号のSTS-1チャネルを、内部パ
ス221の同じチャネル番号のSTS-1チャネルに出力する。
【０１０５】以下、セルフヒーリング時のパススイッチ
動作について説明する。
【０１０６】各DS3IF基盤７のPSELは、障害が生じたSTS
-1チャネルについては、west側のOC-12IF基盤１からの
内部パス230のSTS-1チャネルではなく、east側のOC-12I
F基盤2からの内部パス240のSTS-1チャネルを選択する。
この選択は、STS-1チャネル毎に行われ、これによりパ
ススイッチが実現される。
【０１０７】以上、UPSRへ適用する場合について説明し
た。
【０１０８】次に、TMへ適用するな合いについて説明す
る。
【０１０９】この場合の多重変換装置の構成は、図７の
構成と同じである。ただし、OC-12IF基盤１、２には、w
est側高速伝送路と、east側高速伝送路が接続するので
はなく、現用系の高速伝送路回線と予備系の高速伝送路
回線が接続する。
【０１１０】TMの場合の多重変換装置の動作は、次のよ
うに行われる。
【０１１１】各DS3IF基盤７の各DS3MAP回路２９には各
々内部パス２３０、２４０の同じチャネル番号が割り当
てられている。また、内部パス２３０、２４０の各チャ
ネル番号には、内部パス２１０、２１１、２２０、２２
１の任意のチャネル番号が割り付けられる。ただし、内
部パス２３０、２４０の同じチャネル番号には、内部パ
ス２１０、２１１、２２０、２２１の同じチャネル番号
が割り付けられる、現用系の高速伝送路回線を収容する
OC12-IF基盤１のSW12はPOH１１からの内部パス２１１の
STS-1チャネルのうちの、DS3IF基盤７への内部パス２３
０のチャネル番号に割り付けられているチャネル番号の
STS-1チャネルの信号を割り付けに従い内部パス２３０
に出力する。また、同様に、予備系のOC12-IF基盤2のSW
12はPOH１１からの内部パス221のSTS-1チャネルのうち
の、DS3IF基盤７への内部パス240のチャネル番号に割り
付けられているチャネル番号のSTS-1チャネルの信号を
割り付けに従い内部パス２４０に出力する。
【０１１２】DS3IF基盤７では、通常は、PSEL27によっ
て、内部パス２３０からの信号を選択する。また、DS3I
F基盤７は、内部パス２３１、２４１のDS3MAP回路２９
に割り当てられているチャネル番号のSTS-1チャネルに
当該DS3MAP回路２９よりの信号を出力する。
【０１１３】現用系の高速伝送路回線を収容するのOC12
-IF基盤１のSW12は、内部パス２３１のSTS-1チャネルの
うちの、POH11への内部パス211のチャネル番号に割り付
けられているチャネル番号のSTS-1チャネルの信号を割
り付けに従い内部パス211に出力する。また、同様に、
予備系の高速伝送路回線収容すOC12-IF基盤2のSW12は、
内部パス２4１のSTS-1チャネルのうちの、POH11への内
部パス221のチャネル番号に割り付けられているチャネ
ル番号のSTS-1チャネルの信号を割り付けに従い内部パ
ス221に出力する。
【０１１４】セルフヒーリング時のラインスイッチは、
各DS3IF基盤７のPSELが、現用系の高速伝送路回線に障
害が生じた場合に、現養鶏の高速伝送路回線を収容する
OC-12IF基盤１からの内部パス230ではなく、OC-12IF基
盤2からの内部パス240選択することにより実現される。
【０１１５】以上、4-fiber BLSR, 2-fiber BLSR, LAD
M, UPSR, TMへ適用する際の多重変換装置の構成と、そ
の構成方法について説明した。以上の説明から理解され
るように、本実施形態によれば、4-fiber BLSR, 2-fibe
r BLSR, LADM,に適用する際はADM基盤を用い、 UPSR, T
Mへ適用する際は大規模なSWを含む効果なADM基盤に代え
て配線のみの安価なTHRU基盤を用いて多重変換装置を構
成することができる。したがい、UPSR, TMへ適用する多
重変換装置を、安価に構成することができる。また、AD
M基盤のみを新たに入手し、THRU基盤をADM基盤に取り替
えるだけで、4-fiber BLSR, 2-fiber BLSR, LADM用の多
重変換装置を簡単に構成することができる。
【０１１６】以下、第２の実施形態について説明する。
【０１１７】本第２の実施形態は、第１実施形態におけ
るOC-12IF基盤の他、もう一種類のOC-12IF基盤を用意
し、各基盤を組み合わせて多重変換装置を構成するもの
である。
【０１１８】まず、4-fiber BLSR, 2-fiber BLSR, LADM
に適用する場合について説明する。
【０１１９】図８に、この場合の多重変換装置の構成を
示す。
【０１２０】図中の１aから４aが、本実施形態で新たに
用意した種類のOC-12IF基盤である。ただし、2-fiber B
LSR, LADMに適用する場合には、OC-12IF基盤３a、４aは
省略することができる。
【０１２１】図示するように、本実施形態で新たに用意
したOC-12IF基盤１aから４aは、第１実施形態で用いたO
C-12IF基盤１から４の構成より、SW12とINFR16とINFS17
を省略した構成となっている。また、POH11に多重度３
でSTS-1チャネルが多重化された４本の１５０MHz信号
と、多重度１２でSTS-1チャネルが多重化された信号と
の間の多重分離機能を設けたものである。
【０１２２】4-fiber BLSR, 2-fiber BLSR, LADMの場
合、先の第１実施形態においてSW12はPOH11とINFS15、B
UF１３との間で信号を透過的に伝送することと等価な交
換しか行っていなかっため、このようにSW12を省略して
も前記第１実施形態の場合と全く同様な動作を行うこと
ができる。また、INFR16とINFS17は、図５のセルフヒー
リング時に２つのOC-12IF基盤間を直接接続する内部パ
ス２５０、２６０を用いたが、これは、先にも説明した
ように、ADM基盤５のSW25を介した信号の送受に代替え
できるので、NFR16とINFS17を省略することに問題はな
い。
【０１２３】次に、図９に、TMに適用する場合の多重変
換装置の構成を示す。
【０１２４】この場合も、第１実施形態で用いたOC-12I
F基盤に代えて本第２実施形態で新たに用意したOC-12IF
基盤１a、2aを用いた。この場合には、SW12を省略して
いるためTSA 機能は失われるが、TMはPOH11およびDS3IF
の１／３回路２６による多重分離のみで実現できるので
特に支障はない。
【０１２５】次にUPSRについて説明する。この場合に
は、本第２実施形態で用意したOC-12IF基盤１a、2aは用
いずに、第１の実施形態で用いたOC-12IF基盤１、２を
用いて第１の実施形態と同様にして多重変換装置を構成
する。
【０１２６】以上説明したきた第２の実施形態によれ
ば、4-fiber BLSR, 2-fiber BLSR, LADM, TMに適用する
多重変換装置を、より安価に構成することができ、さら
に、基盤の交換により、簡単にUPSRに適用する多重変換
装置を構成することができる。
【０１２７】以上、本発明の第１、第２の実施形態につ
いて説明した。
【０１２８】なお、以上説明してきた各構成の多重変換
装置において、SW12やSW25における交換の内容の制御や
PSEL27の選択の制御は、図示を省略した制御部が行う。
制御部は、以上示したきた基盤とは別の基盤上に設けら
れ、常に多重変換装置に装着されている。また、このよ
うな制御部は、ネットワークの中に設けられるオペレー
ション装置が、ネットワーク中のいづれか一つの多重変
換装置の制御部を介してネットワークに送信するオペレ
ーション命令に従って上記制御を行う。ネットワークに
送信されたオペレーション命令は、たとえばPOH12によ
って抽出され制御部に通知される。
【０１２９】
【発明の効果】以上説明してきたように、本発明によれ
ば、より経済的に、適用するネットワークに応じて、必
要な機能を備えた多重変換装置を構成することができ
る。
【図面の簡単な説明】
【図１】4-fiber BLSRに適用する場合の多重変換装置の
第１の実施形態に係る構成を示す図である。
【図２】SONETフレームを示す図である。
【図３】各STS-1チャネルの信号の低速伝送路との間の
交換のようすを示す図である。
【図４】4-fiber BLSRにおけるセルフヒーリングのよう
すを示す図である。
【図５】4-fiber BLSRにおけるセルフヒーリングのよう
すを示す図である。
【図６】2-fiber BLSRにおけるセルフヒーリングのよう
すを示す図である。
【図７】UPSRに適用する場合の第１の実施形態に係る多
重変換装置の構成を示す図である。
【図８】4-fiber BLSRに適用する場合の多重変換装置の
第２の実施形態に係る構成を示す図である。
【図９】TMに適用する場合の多重変換装置の第２の実施
形態に係る構成を示す図である。
【図１０】従来の多重変換装置の基本構成を示す図であ
る。
【図１１】TMを示す図である。
【図１２】LADMを示す図である。
【図１３】UPSRを示す図である。
【図１４】4-fiber BLSRを示すずである。
【図１５】多重分離機能を模式的に示した図である。
【図１６】TSA機能を模式的に示した図である。
【図１７】TSI機能を模式的に示した図である。
【図１８】UPSRにおける信号経路を示す図である。
【図１９】UPSRにおけるセルフヒーリング時のパススイ
ッチ後の信号経路を示す図である。
【図２０】4-fiber BLSRにおける信号経路を示す図であ
る。
【図２１】4-fiber BLSRにおけるセルフヒーリング時の
ラインスイッチ後の信号経路を示す図である。
【図２２】従来の多重変換装置の基本構成に従って構成
した、4-fiber BLSR、4-fiber BLSR、LADM、UPSR、TMに
適用可能な多重変換装置の構成を示す図である。
【符号の説明】
１、２、３、４、１a、２a、３a、４a OC-12IF基盤 ５、６ ADM基盤 ７、８ DS3IF基盤 ９ 光電気変換モジュール １０ SOH回路 １１ POH回路 １２ SW回路１２ １３、２４ ビットバッファ回路BUF ２５ SW回路PSEL回路 ２８ 3/1回路 ２９ DS3MAP回路

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】高速側インタフェース基盤と低速側インタ
    フェース基盤と多重分離基盤と結線用基盤との４種類の
    基盤を用意し、 前記低速側インタフェース基盤は、１または複数の低速
    伝送路回線を収容する基盤であって、収容した低速伝送
    路回線から受信した１または複数のタイムスロットを含
    む低速側信号を複数の高速側インタフェース基盤に出力
    する手段と、前記複数の高速側インタフェース基盤より
    入力した複数の低速側信号の一つを収容した１または複
    数の低速伝送路回線に送信する低速側信号としてタイム
    スロット毎に選択するパススイッチ機能を備えたパスス
    イッチ手段とを有し、 前記高速側インタフェース基盤は、高速伝送路回線を収
    容する基盤であって、収容した高速伝送路回線との間で
    送受する各々所定数のタイムスロットを含むライン信号
    と、他の高速側インタフェース基盤との間で入出力する
    ライン信号と、複数の低速側インタフェース基盤の各々
    が入出力する低速側信号を出入力し、収容した高速伝送
    路回線から受信し他の高速側インタフェース基盤に出力
    する複数のライン信号と出力する低速側信号との間のTS
    A(Time Slot Assignment)と、他の高速側インタフェー
    ス基盤から入力し収容した高速伝送路回線に送信するラ
    イン信号と入力する低速側信号との間のTSA機能を備え
    たTSA手段を有し、 前記多重分離基盤は、複数の高速側インタフェース基盤
    の各々が入出力するライン信号と、複数の低速側インタ
    フェース基盤が各々入出力する１または複数のタイムス
    ロットを含む低速側信号を出入力する基盤であって、複
    数のライン信号と複数の低速側信号との間のTSI(Time S
    lot Interchange)機能を備えたTSI手段と、前記TSI手段
    の処理の対象とするライン信号を切り替えるラインスイ
    ッチ機能と、前記TSI手段の処理の対象とするライン信
    号のタイムスロットをTSI手段のTSI機能を利用して切り
    替えるラインスイッチ機能とを備えたラインスイッチ手
    段とを有し、 前記結線用基盤は、高速側インタフェース基盤が入出力
    する低速側信号を、高速側インタフェース基盤が入出力
    する低速側信号として入出力する基盤であって、かつ、 複数の高速側インタフェース基盤と複数の低速側インタ
    フェース基盤とを、前記結線用基盤を介して、高速側イ
    ンタフェース基盤が入出力する低速側信号が、高速側イ
    ンタフェース基盤が入出力する低速側信号として入出力
    されるよう接続することにより多重変換装置を構成する
    第１の態様と、 前記複数の高速側インタフェース基盤のTSA手段に高速
    伝送路回線に送受するライン信号がそのまま出入力する
    複数の低速信号となる多重分離を行わせ、かつ、前記第
    １の態様において結線用基盤を多重分離基盤に置き換え
    た形態によって、複数の高速側インタフェース基盤が入
    出力する複数の低速側信号が、前記多重分離基盤が複数
    の高速側インタフェース基盤に出入力するライン信号と
    して、前記多重分離基盤に出入力され、多重分離基盤が
    入出力する各低速信号が低速側インタフェース基盤が出
    入力する低速側信号として、低速側インタフェース基盤
    に出入力されるよう前記高速側インタフェース基盤と低
    速側インタフェース基盤とを、多重分離基盤に接続する
    ことにより多重変換装置を構成する第２の態様との２つ
    の態様のうちの任意の態様によって多重変換装置を構成
    することを特徴とする多重変換装置の構成方法。
  2. 【請求項２】請求項１記載の多重変換装置の構成方法で
    あって、 高速伝送路回線を収容し、収容した高速伝送路回線との
    間で送受するライン信号を、複数の低速信号として出入
    力する多重分離を行う多重分離手段を備えた第２種の高
    速側インタフェース基盤を用意し、 前記第１の態様において高速側インタフェース基盤を第
    ２種の高速側インタフェース基盤に置き換え、結線用基
    盤を多重分離基盤に置き換えた形態によって、複数の高
    速側インタフェース基盤が入出力する低速側信号が、前
    記多重分離基盤が複数の高速側インタフェース基盤に出
    入力するライン信号として、前記多重分離基盤に出入力
    され、多重分離基盤が入出力する低速信号が低速側イン
    タフェース基盤が出入力する低速側信号として、低速側
    インタフェース基盤に出入力されるよう前記第２種の高
    速側インタフェース基盤と低速側インタフェース基盤と
    を、多重分離基盤に接続することにより多重変換装置を
    構成する第３の態様と、前記第１の態様と、第２の態様
    との３つの態様のうちの任意の態様によって多重変換装
    置を構成することを特徴とする多重変換装置の構成方
    法。
  3. 【請求項３】各々所定数のチャネルを含む３入力回線と
    ２出力回線を収容し、チャネル間の信号の交換を行うス
    イッチと、 前記スイッチの第１の出力回線の信号を含めた信号を、
    収容した高速伝送路回線に送出し、前記高速伝送路回線
    から入力する信号に含まれる前記所定数のチャネル分の
    信号を前記第１の入力回線の信号として前記スイッチに
    出力する手段と、前記第１の入力回線上の信号と前記第
    ２の出力回線の信号を外部に出力する手段と、外部より
    入力する２つの回線分の信号を前記スイッチの第２、第
    ３の入力回線の信号として前記スイッチに出力する手段
    とを備えた高速側インタフェース基盤と、 ５入力回線と５出力回線を収容し、チャネル間の信号の
    交換を行うスイッチと、 外部より入力する５回線分の信号を前記スイッチの５入
    力回線の信号として前記スイッチに出力する手段と、前
    記スイッチの５出力回線の信号を外部に出力する手段と
    を備えた多重分離基盤と、 外部より入力する、１または複数のチャネルを含む２入
    力信号のうちの任意の一方の信号を選択する手段と、選
    択された信号の各チャネルの信号を収容した１または複
    数の低速伝送路に送出する手段と、前記低速伝送路回線
    から入力する信号に含まれる１または複数のチャネルを
    含む信号を外部に出力する手段とを備えた低速側インタ
    フェース基盤と、 外部より入力する複数の信号を、そのまま外部に出力す
    る配線を備え、高速側インタフェース基盤と低速側イン
    タフェース基盤との間のインタフェースとして前記多重
    分離基盤の高速側インタフェース基盤と低速側インタフ
    ェース基盤との間のインタフェースと同じインタフェー
    スを備えた結線用基盤と、 ２枚の高速側インタフェース基盤と、複数の低速側イン
    タフェース基盤と、結線用基盤とを用い、２枚の高速側
    インタフェース基盤を結線し、前記結線用基盤を２枚の
    高速側インタフェース基盤と複数の低速側インタフェー
    ス基盤とに結線することにより多重変換装置を構成する
    第１の態様と、 １組もしくは２組の２枚の高速側インタフェース基盤の
    組と、前記多重分離基盤と、複数の低速側インタフェー
    ス基盤とを用い、多重分離基盤を、各高速側インタフェ
    ース基盤と複数の低速側インタフェース基盤とに結線す
    ることにより多重変換装置を構成する第２の態様との２
    つの態様とのうちの任意の態様によって多重変換装置を
    構成することを特徴とする多重変換装置の構成方法。
  4. 【請求項４】請求項１記載の多重変換装置の構成方法で
    あって、 前記第１の態様では、２枚の高速側インタフェース基盤
    の一方の高速側インタフェース基盤が外部に出力する前
    記第１の入力回線上の信号が他方の高速側インタフェー
    ス基盤の前記スイッチの第２の入力回線の信号となるよ
    うに両者を結線し、 前記結線用基盤の前記配線を介して、前記２枚の高速側
    インタフェース基盤が外部に出力する２つの前記第２の
    出力回線上の１または複数のチャネルを含む信号が、各
    低速側インタフェース基盤に入力する前記１または複数
    のチャネルを含む２入力信号として与えられ、前記結線
    用基盤の前記配線を介して、前記各低速側インタフェー
    ス基盤が外部に出力する１または複数のチャネルを含む
    信号の集合が、前記２枚の高速側インタフェース基盤の
    第３の入力回線の信号となるように、２枚の高速側イン
    タフェース基盤と複数の低速側インタフェース基盤を前
    記結線用基盤に結線ることによって多重変換装置を構成
    し、 前記第２の態様では、 各高速側インタフェース基盤が外部に出力する前記第２
    の出力回線の信号の各々が前記多重分離基盤に入力する
    １回線分の信号として与えられ、前記各高速側インタフ
    ェース基盤の第３の入力回線の信号となる１回線分の信
    号として前記多重分離基盤が出力する出力回線の信号の
    各々が与えられるように多重分離基盤と各高速側インタ
    フェース基盤を結線し、 前記各低速側インタフェース基盤が外部に出力する１ま
    たは複数のチャネルを含む信号の集合が前記多重分離基
    盤に入力する１回線分の信号として与えられ、前記多重
    分離基盤が出力する出力回線の信号上の１または複数の
    チャネルを含む信号が、各低速側インタフェース基盤に
    入力する前記１または複数のチャネルを含む入力信号と
    して与えられるよう多重分離基盤と複数の低速側インタ
    フェース基盤を結線することによって多重変換装置を構
    成することを特徴とする多重変換装置の構成方法。
  5. 【請求項５】各々所定数のチャネルを含む３入力回線と
    ２出力回線を収容し、チャネル間の信号の交換を行うス
    イッチと、 前記スイッチの第１の出力回線の信号を含めた信号を、
    収容した高速伝送路回線に送出し、前記高速伝送路回線
    から入力する信号に含まれる前記所定数のチャネル分の
    信号を前記第１の入力回線の信号として前記スイッチに
    出力する手段と、前記第１の入力回線上の信号と前記第
    ２の出力回線の信号を外部に出力する手段と、外部より
    入力する２つの回線分の信号を前記スイッチの第２、第
    ３の入力回線の信号として前記スイッチに出力する手段
    とを備えた、２枚の高速側インタフェース基盤と、 外部より入力する、１または複数のチャネルを含む２入
    力信号のうちの任意の一方の信号を選択する手段と、選
    択された信号の各チャネルの信号を収容した１または複
    数の低速伝送路に送出する手段と、前記低速伝送路回線
    から入力する信号に含まれる１または複数のチャネルを
    含む信号を外部に出力する手段とを備えた、複数の低速
    側インタフェース基盤と、 外部より入力する複数の信号を、そのまま外部に出力す
    る配線を備えた結線用基盤とを備え、 ２枚の高速側インタフェース基盤の一方の高速側インタ
    フェース基盤が外部に出力する前記第１の入力回線上の
    信号が他方の高速側インタフェース基盤の前記スイッチ
    の第２の入力回線の信号となるように両者は結線され、 前記結線用基盤の前記配線を介して、前記２枚の高速側
    インタフェース基盤が外部に出力する２つの前記第２の
    出力回線上の１または複数のチャネルを含む信号が、各
    低速側インタフェース基盤に入力する前記１または複数
    のチャネルを含む２入力信号として与えられ、前記結線
    用基盤の前記配線を介して、前記各低速側インタフェー
    ス基盤が外部に出力する１または複数のチャネルを含む
    信号の集合が、前記２枚の高速側インタフェース基盤の
    第３の入力回線の信号となるように、２枚の高速側イン
    タフェース基盤と複数の低速側インタフェース基盤を前
    記結線用基盤に結線されていることを特徴とする多重変
    換装置。
JP8014094A 1996-01-30 1996-01-30 多重変換装置の構成方法および多重変換装置 Pending JPH09214456A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP8014094A JPH09214456A (ja) 1996-01-30 1996-01-30 多重変換装置の構成方法および多重変換装置
US08/789,116 US5896387A (en) 1996-01-30 1997-01-27 Configuration method of multiplex conversion unit and multiplex conversion unit
CN97101272A CN1097899C (zh) 1996-01-30 1997-01-30 复用变换单元的构成方法和复用变换单元
US09/265,373 US6876624B1 (en) 1996-01-30 1999-03-10 Multiplex conversion unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8014094A JPH09214456A (ja) 1996-01-30 1996-01-30 多重変換装置の構成方法および多重変換装置

Publications (1)

Publication Number Publication Date
JPH09214456A true JPH09214456A (ja) 1997-08-15

Family

ID=11851533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8014094A Pending JPH09214456A (ja) 1996-01-30 1996-01-30 多重変換装置の構成方法および多重変換装置

Country Status (3)

Country Link
US (1) US5896387A (ja)
JP (1) JPH09214456A (ja)
CN (1) CN1097899C (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6876624B1 (en) * 1996-01-30 2005-04-05 Hitachi, Ltd. Multiplex conversion unit
US6529303B1 (en) 1998-03-05 2003-03-04 Kestrel Solutions, Inc. Optical communications networks utilizing frequency division multiplexing
US6452945B1 (en) * 1998-03-05 2002-09-17 Kestrel Solutions, Inc. Electrical add-drop multiplexing for optical communications networks utilizing frequency division multiplexing
US20020039211A1 (en) * 1999-09-24 2002-04-04 Tian Shen Variable rate high-speed input and output in optical communication networks
US6290400B1 (en) 2000-01-04 2001-09-18 International Business Machines Corporation Self-healing optical backplane for coupling components
US7016135B2 (en) * 2001-07-03 2006-03-21 International Business Machines Corporation Apparatus and method for automated interconnection and disconnection of disk drive carrier in a system
US6957351B2 (en) * 2001-07-03 2005-10-18 International Business Machines Corporation Automated disk drive library with removable media powered via contactless coupling
US7269130B2 (en) * 2002-03-29 2007-09-11 Bay Microsystems, Inc. Redundant add/drop multiplexor
DE10246007A1 (de) * 2002-10-02 2004-04-22 Rexroth Indramat Gmbh Kommunikationssystem
JP6776724B2 (ja) * 2016-08-24 2020-10-28 セイコーエプソン株式会社 半導体装置、電源回路、及び、液晶表示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU4798793A (en) * 1992-08-10 1994-03-03 Monolithic System Technology, Inc. Fault-tolerant, high-speed bus system and bus interface for wafer-scale integration
US5455832A (en) * 1993-12-17 1995-10-03 Bell Communications Research, Inc. Method and system for testing a sonet network element
US5490142A (en) * 1994-09-30 1996-02-06 Alcatel Network Systems, Inc. VT group optical extension interface and VT group optical extension format method
KR960027720A (ko) * 1994-12-23 1996-07-22 양승택 동기식 디지틀 회선분배장치(sdh dxc)용 복합형 망보호/복구 장치

Also Published As

Publication number Publication date
US5896387A (en) 1999-04-20
CN1097899C (zh) 2003-01-01
CN1166738A (zh) 1997-12-03

Similar Documents

Publication Publication Date Title
US6888791B1 (en) Self-healing link switched ring for ATM traffic
CA2090663C (en) Sonet overhead server
US5675580A (en) Processor device for terminating and creating synchronous transport signals
US5831970A (en) Transmission apparatus
US6049525A (en) Terminal multiplexer and method of constructing the terminal multiplexer
US7173930B2 (en) Transparent flexible concatenation
US7606224B2 (en) Transmission apparatus for making ring switching at SONET/SDH and RPR levels
US6130764A (en) Transmission apparatus in ring network
US5583855A (en) Add/drop multiplexer apparatus
JPH10313332A (ja) 伝送装置及びこの伝送装置を具備するネットワーク
JPH09214456A (ja) 多重変換装置の構成方法および多重変換装置
US7023848B2 (en) Rearrangement of data streams
WO2002023779A2 (en) Method and apparatus for partitioning sonet frames into logical channels to optimize bandwidth utilization
JP3784682B2 (ja) 伝送装置
US20010053146A1 (en) Processor device for terminating and creating synchronous transport signals
US6876624B1 (en) Multiplex conversion unit
JP3742586B2 (ja) 伝送装置及びインタフェース装置
EP0957603B1 (en) Integrated telecommunications line systems and cross-connect
KR950015085B1 (ko) 동기식 분기/결합 다중 전송 장치
KR0171762B1 (ko) 동기식 전송장치의 운용자통화 통제회로
AU742629B2 (en) Ring circuit with transport loop and card protection
KR0171763B1 (ko) 동기식 전송장치에 있어서 f1 바이트를 이용한 타합선 경로구성방법
JP2000013420A (ja) リング伝送システム
JPH10247883A (ja) Ｓｄｈ伝送システム

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20040210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050301

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050628