JPH0567933A - レベルシフト回路 - Google Patents
レベルシフト回路Info
- Publication number
- JPH0567933A JPH0567933A JP22745391A JP22745391A JPH0567933A JP H0567933 A JPH0567933 A JP H0567933A JP 22745391 A JP22745391 A JP 22745391A JP 22745391 A JP22745391 A JP 22745391A JP H0567933 A JPH0567933 A JP H0567933A
- Authority
- JP
- Japan
- Prior art keywords
- level shift
- current source
- shift circuit
- circuit
- high frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018535—Interface arrangements of Schottky barrier type [MESFET]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
- H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】消費電力増大をもたらすことなく、高周波特性
を改善したレベルシフト回路を提供することを目的とす
る。 【構成】入力ノードＩＮ，／ＩＮと出力ノードＯＵＴ，
／ＯＵＴの間にソースフォロアＭＥＳＦＥＴ−Ｊ1 ，Ｊ
3 を介して、レベルシフトダイオードＤ1 〜Ｄ3，Ｄ4
〜Ｄ6 が接続され、出力ノートＯＵＴ，／ＯＵＴは電流
源用ＭＥＳＦＥＴ−Ｊ2 ，Ｊ4 および電流源用抵抗ＲB
1，ＲB2を介してＶssに接続されて、第１，第２のレベ
ルシフト回路部１，２が構成されている。電流源用ＭＥ
ＳＦＥＴ−Ｊ2 ，Ｊ4 のゲートには抵抗ＲG1，ＲG2を介
して直流バイアスＶBBが与えられると同時に、それぞれ
の入力信号とは逆相の信号がキャパシタＣG1，ＣG2を介
して与えられて、電流源回路には高周波域で利得が生じ
るようになっている。
を改善したレベルシフト回路を提供することを目的とす
る。 【構成】入力ノードＩＮ，／ＩＮと出力ノードＯＵＴ，
／ＯＵＴの間にソースフォロアＭＥＳＦＥＴ−Ｊ1 ，Ｊ
3 を介して、レベルシフトダイオードＤ1 〜Ｄ3，Ｄ4
〜Ｄ6 が接続され、出力ノートＯＵＴ，／ＯＵＴは電流
源用ＭＥＳＦＥＴ−Ｊ2 ，Ｊ4 および電流源用抵抗ＲB
1，ＲB2を介してＶssに接続されて、第１，第２のレベ
ルシフト回路部１，２が構成されている。電流源用ＭＥ
ＳＦＥＴ−Ｊ2 ，Ｊ4 のゲートには抵抗ＲG1，ＲG2を介
して直流バイアスＶBBが与えられると同時に、それぞれ
の入力信号とは逆相の信号がキャパシタＣG1，ＣG2を介
して与えられて、電流源回路には高周波域で利得が生じ
るようになっている。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路に用い
られるレベルシフト回路に関する。
られるレベルシフト回路に関する。
【０００２】
【従来の技術】電子回路内部には一般に、様々なレベル
シフト回路が用いられている。古典的な交流増幅器で
は、各段間に直流遮断用キャパシタが設けられ、各段に
おいて改めて直流バイアスを与える方式が採用される。
しかし、直流増幅器や論理回路ではこの様にキャパシタ
で直流分をカットすることはできない。したがってダイ
オードの順方向電圧降下を利用したレベルシフト素子や
カスコード増幅器またはこれらの組み合わせ回路を用い
て、直流レベルシフトが行われる（例えば、ドナルド・
Ｌ・シリング，チャールス・ビラブ著、岡部豊比古，宇
佐美興一訳「トランジスタとＩＣのための電子回路，ア
ナログ編」 pp.322-327 参照）。
シフト回路が用いられている。古典的な交流増幅器で
は、各段間に直流遮断用キャパシタが設けられ、各段に
おいて改めて直流バイアスを与える方式が採用される。
しかし、直流増幅器や論理回路ではこの様にキャパシタ
で直流分をカットすることはできない。したがってダイ
オードの順方向電圧降下を利用したレベルシフト素子や
カスコード増幅器またはこれらの組み合わせ回路を用い
て、直流レベルシフトが行われる（例えば、ドナルド・
Ｌ・シリング，チャールス・ビラブ著、岡部豊比古，宇
佐美興一訳「トランジスタとＩＣのための電子回路，ア
ナログ編」 pp.322-327 参照）。
【０００３】図８は、ＧａＡｓＭＥＳＦＥＴを用いたＳ
ＣＦＬ論理集積回路に用いられる従来のレベルシフト回
路の例である。このレベルシフト回路は、ソースフォロ
ア用ＭＥＳＦＥＴ−Ｊ1 、レベルシフト素子としてのダ
イオードＤ1 〜Ｄ3 、電流源用ＭＥＳＦＥＴ−Ｊ2 およ
び電流源抵抗ＲB により構成されている。
ＣＦＬ論理集積回路に用いられる従来のレベルシフト回
路の例である。このレベルシフト回路は、ソースフォロ
ア用ＭＥＳＦＥＴ−Ｊ1 、レベルシフト素子としてのダ
イオードＤ1 〜Ｄ3 、電流源用ＭＥＳＦＥＴ−Ｊ2 およ
び電流源抵抗ＲB により構成されている。
【０００４】この従来のレベルシフト回路は、高周波特
性が十分でないという問題がある。すなわちこのレベル
シフト回路は、直流レベルをシフトするだけで交流利得
を持たない部分であるが、その周波数特性は図９のよう
になり、全体の回路の高周波性能に影響を与える程に高
周波信号を減衰させてしまう。
性が十分でないという問題がある。すなわちこのレベル
シフト回路は、直流レベルをシフトするだけで交流利得
を持たない部分であるが、その周波数特性は図９のよう
になり、全体の回路の高周波性能に影響を与える程に高
周波信号を減衰させてしまう。
【０００５】この種のレベルシフト回路の高周波特性を
改善するには、構成するＭＥＳＦＥＴ−Ｊ1 ，Ｊ2 の寸
法を大きくして、大きな電流を流せばよいことは知られ
ている。しかし、レベルシフト回路で大きな直流電流を
流せば、集積回路チップの消費電力はそれだけ大きなも
のとなる。これは集積回路の低消費電力化という要請に
逆行することになる。実際、これまでのＳＣＦＬ論理集
積回路やＥＣＬ論理集積回路では、チップの消費電力の
約半分がこのようなレベルシフト回路で消費される（例
えば、吉原，昆野，北浦，石田，清水「１０ＧＨｚ８ビ
ットＭＵＸ／ＤＥＭＵＸ−入出力回路の設計評価」 19
91年電子情報通信学会全国大会予稿集，Ｃ-507 p5-98参
照）。
改善するには、構成するＭＥＳＦＥＴ−Ｊ1 ，Ｊ2 の寸
法を大きくして、大きな電流を流せばよいことは知られ
ている。しかし、レベルシフト回路で大きな直流電流を
流せば、集積回路チップの消費電力はそれだけ大きなも
のとなる。これは集積回路の低消費電力化という要請に
逆行することになる。実際、これまでのＳＣＦＬ論理集
積回路やＥＣＬ論理集積回路では、チップの消費電力の
約半分がこのようなレベルシフト回路で消費される（例
えば、吉原，昆野，北浦，石田，清水「１０ＧＨｚ８ビ
ットＭＵＸ／ＤＥＭＵＸ−入出力回路の設計評価」 19
91年電子情報通信学会全国大会予稿集，Ｃ-507 p5-98参
照）。
【０００６】
【発明が解決しようとする課題】以上のように従来のレ
ベルシフト回路を持つ集積回路では、高周波特性と低消
費電力特性とがトレードオフの関係にあり、その改善が
望まれている。
ベルシフト回路を持つ集積回路では、高周波特性と低消
費電力特性とがトレードオフの関係にあり、その改善が
望まれている。
【０００７】本発明はこの様な事情を考慮してなされた
もので、消費電力を増大させることなく、高周波性能を
格段に改善したレベルシフト回路を提供することを目的
とする。
もので、消費電力を増大させることなく、高周波性能を
格段に改善したレベルシフト回路を提供することを目的
とする。
【０００８】
【課題を解決するための手段】本発明に係るレベルシフ
ト回路は、第１のノードと第２のノードの間に接続され
て第１のノードに供給される信号の直流レベルをシフト
する一または二以上のレベルシフト素子と、第２のノー
ドに接続されて制御端子に直流バイアスが与えられた電
流源トランジスタと、一端が前記電流源トランジスタの
制御端子に接続され、他端に前記第１のノードに供給さ
れる信号と逆相の信号が供給されるキャパシタとを備え
たことを特徴としている。
ト回路は、第１のノードと第２のノードの間に接続され
て第１のノードに供給される信号の直流レベルをシフト
する一または二以上のレベルシフト素子と、第２のノー
ドに接続されて制御端子に直流バイアスが与えられた電
流源トランジスタと、一端が前記電流源トランジスタの
制御端子に接続され、他端に前記第１のノードに供給さ
れる信号と逆相の信号が供給されるキャパシタとを備え
たことを特徴としている。
【０００９】
【作用】電流源トランジスタの制御端子に、このレベル
シフト回路に供給される入力信号と逆相の信号をキャパ
シタを介して与えると、電流源回路は高周波信号に対し
て利得を持った増幅器として機能する。キャパシタの値
を選べば、電流源回路が利得を持つのは必要な高周波域
でのみとすることができる。トランジスタの制御端子に
は直流バイアスが与えられていて、低周波域では従来と
同様にレベルシフト素子を介して利得のない状態で信号
伝達がなされる。したがって本発明によれば、ほとんど
消費電力の増大をもたらすことなく、効果的にレベルシ
フト回路の高周波特性が改善される。
シフト回路に供給される入力信号と逆相の信号をキャパ
シタを介して与えると、電流源回路は高周波信号に対し
て利得を持った増幅器として機能する。キャパシタの値
を選べば、電流源回路が利得を持つのは必要な高周波域
でのみとすることができる。トランジスタの制御端子に
は直流バイアスが与えられていて、低周波域では従来と
同様にレベルシフト素子を介して利得のない状態で信号
伝達がなされる。したがって本発明によれば、ほとんど
消費電力の増大をもたらすことなく、効果的にレベルシ
フト回路の高周波特性が改善される。
【００１０】
【実施例】以下、図面を参照しながら本発明の実施例を
説明する。
説明する。
【００１１】図１は、本発明の一実施例に係る差動信号
系のＧａＡｓ集積回路におけるレベルシフト回路であ
る。この実施例は差動信号系であるため、第１，第２の
レベルシフト回路部１，２を有する。第１のレベルシフ
ト回路部１では、前段からの信号が供給される入力ノー
ド（第１のノード）ＩＮに、ソースフォロア用ＭＥＳＦ
ＥＴ−Ｊ1 のゲートが接続され、そのソースがレベルシ
フト素子としてのダイオードＤ1 〜Ｄ3 を介して出力ノ
ード（第２のノード）ＯＵＴに接続されている。ＭＥＳ
ＦＥＴ−Ｊ1 のドレインは“Ｈ”レベル側電源ＶDDに接
続される。出力ノードＯＵＴと“Ｌ”レベル側電源Ｖss
との間には、電流源用ＭＥＳＦＥＴ−Ｊ2および電流源
用抵抗ＲB1が接続されている。ＭＥＳＦＥＴ−Ｊ2 のゲ
ート端子には、抵抗ＲG1を介して直流バイアスＶBBが与
えられている。
系のＧａＡｓ集積回路におけるレベルシフト回路であ
る。この実施例は差動信号系であるため、第１，第２の
レベルシフト回路部１，２を有する。第１のレベルシフ
ト回路部１では、前段からの信号が供給される入力ノー
ド（第１のノード）ＩＮに、ソースフォロア用ＭＥＳＦ
ＥＴ−Ｊ1 のゲートが接続され、そのソースがレベルシ
フト素子としてのダイオードＤ1 〜Ｄ3 を介して出力ノ
ード（第２のノード）ＯＵＴに接続されている。ＭＥＳ
ＦＥＴ−Ｊ1 のドレインは“Ｈ”レベル側電源ＶDDに接
続される。出力ノードＯＵＴと“Ｌ”レベル側電源Ｖss
との間には、電流源用ＭＥＳＦＥＴ−Ｊ2および電流源
用抵抗ＲB1が接続されている。ＭＥＳＦＥＴ−Ｊ2 のゲ
ート端子には、抵抗ＲG1を介して直流バイアスＶBBが与
えられている。
【００１２】第２のレベルシフト回路部２も同様に、入
力ノード／ＩＮ，出力ノード／ＯＵＴの間に、ソースフ
ォロア用ＭＥＳＦＥＴ−Ｊ3 、レベルシフト用ダイオー
ドＤ4 〜Ｄ6 、電流源用ＭＥＳＦＥＴ−Ｊ4 および電流
源用抵抗ＲB2が設けられている。
力ノード／ＩＮ，出力ノード／ＯＵＴの間に、ソースフ
ォロア用ＭＥＳＦＥＴ−Ｊ3 、レベルシフト用ダイオー
ドＤ4 〜Ｄ6 、電流源用ＭＥＳＦＥＴ−Ｊ4 および電流
源用抵抗ＲB2が設けられている。
【００１３】これら第１，第２のレベルシフト回路部
１，２の基本構成は従来のレベルシフト回路と変わらな
い。なおここで用いられるＭＥＳＦＥＴ−Ｊ1 〜Ｊ4 は
すべてＤタイプとする。この実施例においては、第２の
レベルシフト回路部２の入力ノード／ＩＮと第１のレベ
ルシフト回路部１の電流源用ＭＥＳＦＥＴ−Ｊ2 のゲー
トの間にキャパシタＣG1が設けられている。同様に、第
１のレベルシフト回路部１の入力ノードＩＮと第２のレ
ベルシフト回路部２の電流源用ＭＥＳＦＥＴ−Ｊ4 のゲ
ートの間にキャパシタＣG2が設けられている。すなわ
ち、第１のレベルシフト回路部１では、その入力ノード
ＩＮに供給される信号と逆相の信号がキャパシタＣG1を
介して電流源用ＭＥＳＦＥＴ−Ｊ2 のゲートに供給さ
れ、第２のレベルシフト回路部２では、やはりその入力
ノード／ＩＮに供給される信号と逆相の信号がキャパシ
タＣG2を介して電流源用ＭＥＳＦＥＴ−Ｊ4 のゲートに
供給されるようになっている。
１，２の基本構成は従来のレベルシフト回路と変わらな
い。なおここで用いられるＭＥＳＦＥＴ−Ｊ1 〜Ｊ4 は
すべてＤタイプとする。この実施例においては、第２の
レベルシフト回路部２の入力ノード／ＩＮと第１のレベ
ルシフト回路部１の電流源用ＭＥＳＦＥＴ−Ｊ2 のゲー
トの間にキャパシタＣG1が設けられている。同様に、第
１のレベルシフト回路部１の入力ノードＩＮと第２のレ
ベルシフト回路部２の電流源用ＭＥＳＦＥＴ−Ｊ4 のゲ
ートの間にキャパシタＣG2が設けられている。すなわ
ち、第１のレベルシフト回路部１では、その入力ノード
ＩＮに供給される信号と逆相の信号がキャパシタＣG1を
介して電流源用ＭＥＳＦＥＴ−Ｊ2 のゲートに供給さ
れ、第２のレベルシフト回路部２では、やはりその入力
ノード／ＩＮに供給される信号と逆相の信号がキャパシ
タＣG2を介して電流源用ＭＥＳＦＥＴ−Ｊ4 のゲートに
供給されるようになっている。
【００１４】また二つの電流源用ＭＥＳＦＥＴ−Ｊ2 ，
Ｊ4 のソース間には、キャパシタＣRBが設けられてい
る。このキャパシタＣRBは、高周波域での電流源抵抗Ｒ
B1，ＲB2による負帰還の効果を抑制するためのものであ
る。すなわち高周波域でＭＥＳＦＥＴ−Ｊ2 ，Ｊ4が電
圧利得を持つ結果、電流源抵抗ＲB1，ＲB2による負帰還
の効果が発生して、この負帰還が大きいと必要な利得が
得られないことになるからである。なおこの実施例で用
いるＭＥＳＦＥＴは全てＤタイプとしているが、Ｅタイ
プでもよい。
Ｊ4 のソース間には、キャパシタＣRBが設けられてい
る。このキャパシタＣRBは、高周波域での電流源抵抗Ｒ
B1，ＲB2による負帰還の効果を抑制するためのものであ
る。すなわち高周波域でＭＥＳＦＥＴ−Ｊ2 ，Ｊ4が電
圧利得を持つ結果、電流源抵抗ＲB1，ＲB2による負帰還
の効果が発生して、この負帰還が大きいと必要な利得が
得られないことになるからである。なおこの実施例で用
いるＭＥＳＦＥＴは全てＤタイプとしているが、Ｅタイ
プでもよい。
【００１５】この実施例のレベルシフト回路において、
例えば入力ノードＩＮに“Ｈ”レベル信号が入った場
合、第１のレベルシフト回路部１の電流源用ＭＥＳＦＥ
Ｔ−Ｊ2 のゲートには、入力ノード／ＩＮの“Ｌ”レベ
ル信号がキャパシタＣG1を介して与えられる。入力ノー
ドＩＮの信号が“Ｌ”レベルであれば逆に、電流源用Ｍ
ＥＳＦＥＴ−Ｊ2 のゲートにはキャパシタを介して
“Ｈ”レベル信号が与えられる。つまり、電流源用ＭＥ
ＳＦＥＴ−Ｊ2 は入力信号に応じてコンダクタンス制御
がなされ、この電流源回路部が高周波信号に対して利得
増幅機能を持つ。ただし低周波域では、キャパシタＣG1
のインピーダンスが大きくなるため、以上の増幅機能は
低下する。第２のレベルシフト回路部２側の動作もまっ
たく同様である。以上のようにこの実施例のレベルシフ
ト回路では、電流源回路部が高周波域で利得を持つため
に、高周波特性が改善される。図２はこの実施例のレベ
ルシフト回路の周波数特性である。各素子パラメータは
次の通りである。 ＭＥＳＦＥＴ−Ｊ1 ，Ｊ3 …チャネル長０．５μm ，チ
ャネル幅２８μm ，しきい値電圧−０．２Ｖ ＭＥＳＦＥＴ−Ｊ2 ，Ｊ4 …チャネル長０．５μm ，チ
ャネル幅２８μm ，しきい値電圧−０．２Ｖ キャパシタＣG1，ＣG2 …１００ fＦ キャパシタＣRG …５００ fＦ 抵抗ＲG1，ＲG2 …２ｋΩ 抵抗ＲB1，ＲB2 …１０７Ω 電源ＶDD＝０Ｖ，電源Ｖss＝−５．２Ｖ
例えば入力ノードＩＮに“Ｈ”レベル信号が入った場
合、第１のレベルシフト回路部１の電流源用ＭＥＳＦＥ
Ｔ−Ｊ2 のゲートには、入力ノード／ＩＮの“Ｌ”レベ
ル信号がキャパシタＣG1を介して与えられる。入力ノー
ドＩＮの信号が“Ｌ”レベルであれば逆に、電流源用Ｍ
ＥＳＦＥＴ−Ｊ2 のゲートにはキャパシタを介して
“Ｈ”レベル信号が与えられる。つまり、電流源用ＭＥ
ＳＦＥＴ−Ｊ2 は入力信号に応じてコンダクタンス制御
がなされ、この電流源回路部が高周波信号に対して利得
増幅機能を持つ。ただし低周波域では、キャパシタＣG1
のインピーダンスが大きくなるため、以上の増幅機能は
低下する。第２のレベルシフト回路部２側の動作もまっ
たく同様である。以上のようにこの実施例のレベルシフ
ト回路では、電流源回路部が高周波域で利得を持つため
に、高周波特性が改善される。図２はこの実施例のレベ
ルシフト回路の周波数特性である。各素子パラメータは
次の通りである。 ＭＥＳＦＥＴ−Ｊ1 ，Ｊ3 …チャネル長０．５μm ，チ
ャネル幅２８μm ，しきい値電圧−０．２Ｖ ＭＥＳＦＥＴ−Ｊ2 ，Ｊ4 …チャネル長０．５μm ，チ
ャネル幅２８μm ，しきい値電圧−０．２Ｖ キャパシタＣG1，ＣG2 …１００ fＦ キャパシタＣRG …５００ fＦ 抵抗ＲG1，ＲG2 …２ｋΩ 抵抗ＲB1，ＲB2 …１０７Ω 電源ＶDD＝０Ｖ，電源Ｖss＝−５．２Ｖ
【００１６】この図２は、従来の図９と比較して、負荷
条件は同じで消費電力を約半分とした場合（すなわち図
９のデータに対してＭＥＳＦＥＴのチャネル幅が１／
２）のデータである。−３ｄＢの周波数を見ると、図９
の従来例では７．５ＧＨｚであるのに対して、この実施
例では１２．５ＧＨｚであり、約６７％の改善になって
いる。
条件は同じで消費電力を約半分とした場合（すなわち図
９のデータに対してＭＥＳＦＥＴのチャネル幅が１／
２）のデータである。−３ｄＢの周波数を見ると、図９
の従来例では７．５ＧＨｚであるのに対して、この実施
例では１２．５ＧＨｚであり、約６７％の改善になって
いる。
【００１７】超高周波ではディジタル集積回路であって
も、入力端子部で伝送線路とのインピーダンス整合をと
ることが必要になる。特に、１０ＧＨｚ付近の周波数帯
域の集積回路では、整合終端抵抗がチップ上に形成され
ることが多い。また入力回路では、外部インターフェー
スレベルと内部論理レベルの差を埋めるレベルシフト回
路が必要になる。この様な用途に用いられる終端抵抗付
きレベルシフト回路として、図３に示すものがある。こ
れも差動回路構成であって、二つの入力ノードＩＮ，／
ＩＮはそれぞれ終端抵抗ＲT1，ＲT2を介して電源ＶDDに
接続されている。またソースフォロアトランジスタはな
く、入力ノードＩＮ，／ＩＮがそれぞれ直接レベルシフ
ト用ダイオードＤ1 ，Ｄ4 に接続されている。
も、入力端子部で伝送線路とのインピーダンス整合をと
ることが必要になる。特に、１０ＧＨｚ付近の周波数帯
域の集積回路では、整合終端抵抗がチップ上に形成され
ることが多い。また入力回路では、外部インターフェー
スレベルと内部論理レベルの差を埋めるレベルシフト回
路が必要になる。この様な用途に用いられる終端抵抗付
きレベルシフト回路として、図３に示すものがある。こ
れも差動回路構成であって、二つの入力ノードＩＮ，／
ＩＮはそれぞれ終端抵抗ＲT1，ＲT2を介して電源ＶDDに
接続されている。またソースフォロアトランジスタはな
く、入力ノードＩＮ，／ＩＮがそれぞれ直接レベルシフ
ト用ダイオードＤ1 ，Ｄ4 に接続されている。
【００１８】図４は、この様な終端抵抗付きレベルシフ
ト回路に本発明を適用した実施例である。先の実施例と
同様に、第１，第２のレベルシフト回路部１，２の電流
源用ＭＥＳＦＥＴ−Ｊ2 ，Ｊ4 のゲートにはそれぞれ、
キャパシタＣG1，ＣG2を介して位相反転した信号が供給
されるようになっている。この実施例でもＭＥＳＦＥＴ
−Ｊ2 ，Ｊ4 はＤタイプとしているが、Ｅタイプでも良
い。
ト回路に本発明を適用した実施例である。先の実施例と
同様に、第１，第２のレベルシフト回路部１，２の電流
源用ＭＥＳＦＥＴ−Ｊ2 ，Ｊ4 のゲートにはそれぞれ、
キャパシタＣG1，ＣG2を介して位相反転した信号が供給
されるようになっている。この実施例でもＭＥＳＦＥＴ
−Ｊ2 ，Ｊ4 はＤタイプとしているが、Ｅタイプでも良
い。
【００１９】図５は、図３の従来回路と図４の実施例の
回路について、負荷と消費電力を同じ条件として周波数
特性を比較した結果である。−３ｄＢの周波数を見る
と、従来例の１５．５ＧＨｚに対して本実施例では３
１．３ＧＨｚであり、２倍以上に伸びている。実施例の
場合、１００ＭＨｚ近辺から利得が持ち上がっている
が、これはこの段以降の回路の周波数特性を補償する方
向に働くので、問題ない。ディジタル信号回路で高周波
域での利得増大は、しばしば信号の立ち上がり，立ち下
がりでのリンギングとなって現れるが、この程度の利得
持ち上がりでは前後の回路の高周波特性との関係でリン
ギングはほとんど問題なく、むしろ信号の立ち上がり，
立ち下がり時間の短縮という好ましい結果をもたらす。
回路について、負荷と消費電力を同じ条件として周波数
特性を比較した結果である。−３ｄＢの周波数を見る
と、従来例の１５．５ＧＨｚに対して本実施例では３
１．３ＧＨｚであり、２倍以上に伸びている。実施例の
場合、１００ＭＨｚ近辺から利得が持ち上がっている
が、これはこの段以降の回路の周波数特性を補償する方
向に働くので、問題ない。ディジタル信号回路で高周波
域での利得増大は、しばしば信号の立ち上がり，立ち下
がりでのリンギングとなって現れるが、この程度の利得
持ち上がりでは前後の回路の高周波特性との関係でリン
ギングはほとんど問題なく、むしろ信号の立ち上がり，
立ち下がり時間の短縮という好ましい結果をもたらす。
【００２０】図６は、図３の従来回路と図４の実施例の
回路について入力インピーダンスの周波数特性を示した
ものである。この実施例では図示のように高周波域で入
力インピーダンスが上昇している。これは、電流源用Ｍ
ＥＳＦＥＴ−Ｊ2 ，Ｊ4 のコンダクタンス制御の結果で
あり、回路の利得向上に有効である。
回路について入力インピーダンスの周波数特性を示した
ものである。この実施例では図示のように高周波域で入
力インピーダンスが上昇している。これは、電流源用Ｍ
ＥＳＦＥＴ−Ｊ2 ，Ｊ4 のコンダクタンス制御の結果で
あり、回路の利得向上に有効である。
【００２１】図７は、本発明をシングルエンド型のレベ
ルシフト回路に適用した実施例である。シングルエンド
型の場合には図示のように、前段のＤタイプ負荷ＭＥＳ
ＦＥＴ−Ｊ5 ，ＥタイプドライバＭＥＳＦＥＴ−Ｊ6 か
らなるＤＣＦＬインバータ増幅段の入力ノードの入力信
号をキャパシタＣG を介して、レベルシフト段の電流源
ＭＥＳＦＥＴ−Ｊ2 のゲートに供給すればよい。電流源
ＭＥＳＦＥＴ−Ｊ2 はＤタイプであり、ソースフォロア
用ＭＥＳＦＥＴ−Ｊ1 はＤタイプ，Ｅタイプいずれでも
良い。この実施例によっても、先の各実施例と同様に、
電流源用ＭＥＳＦＥＴ−Ｊ2が高周波域で利得を持ち、
レベルシフト回路の高周波特性が改善される。
ルシフト回路に適用した実施例である。シングルエンド
型の場合には図示のように、前段のＤタイプ負荷ＭＥＳ
ＦＥＴ−Ｊ5 ，ＥタイプドライバＭＥＳＦＥＴ−Ｊ6 か
らなるＤＣＦＬインバータ増幅段の入力ノードの入力信
号をキャパシタＣG を介して、レベルシフト段の電流源
ＭＥＳＦＥＴ−Ｊ2 のゲートに供給すればよい。電流源
ＭＥＳＦＥＴ−Ｊ2 はＤタイプであり、ソースフォロア
用ＭＥＳＦＥＴ−Ｊ1 はＤタイプ，Ｅタイプいずれでも
良い。この実施例によっても、先の各実施例と同様に、
電流源用ＭＥＳＦＥＴ−Ｊ2が高周波域で利得を持ち、
レベルシフト回路の高周波特性が改善される。
【００２２】本発明は上記実施例に限られない。例えば
実施例では、ＭＥＳＦＥＴを用いた集積回路でりレベル
シフト回路を説明したが、ＭＯＳ集積回路やバイポーラ
集積回路でのレベルシフト回路にも同様に本発明を適用
することができる。また、レベルシフト素子はダイオー
ドに限らず、ダイオード接続されたトランジスタや抵抗
であってもよい。レベルシフト素子に抵抗を用いた場
合、負荷容量との間で時定数回路が形成されて高周波特
性が低下するが、本発明を適用することにより、その高
周波特性の低下を補償することができる。またレベルシ
フト素子にインダクタを含ませてもよい。インダクタを
含ませれば高周波インピーダンスが高くなるため、高周
波利得を稼ぐことができる。
実施例では、ＭＥＳＦＥＴを用いた集積回路でりレベル
シフト回路を説明したが、ＭＯＳ集積回路やバイポーラ
集積回路でのレベルシフト回路にも同様に本発明を適用
することができる。また、レベルシフト素子はダイオー
ドに限らず、ダイオード接続されたトランジスタや抵抗
であってもよい。レベルシフト素子に抵抗を用いた場
合、負荷容量との間で時定数回路が形成されて高周波特
性が低下するが、本発明を適用することにより、その高
周波特性の低下を補償することができる。またレベルシ
フト素子にインダクタを含ませてもよい。インダクタを
含ませれば高周波インピーダンスが高くなるため、高周
波利得を稼ぐことができる。
【００２３】
【発明の効果】以上述べたように本発明によれば、レベ
ルシフト回路の電流源トランジスタにキャパシタを介し
て位相反転した信号を供給することによって、消費電力
を増大させることなくその高周波特性を改善することが
できる。
ルシフト回路の電流源トランジスタにキャパシタを介し
て位相反転した信号を供給することによって、消費電力
を増大させることなくその高周波特性を改善することが
できる。
【図１】本発明の一実施例に係る差動型レベルシフト回
路を示す図。
路を示す図。
【図２】同実施例の利得−周波数特性を示す図。
【図３】終端抵抗付き差動型レベルシフト回路を示す
図。
図。
【図４】図３の回路に本発明を適用した実施例を示す
図。
図。
【図５】同実施例の利得−周波数特性を示す図。
【図６】同実施例の入力インピーダンス−周波数特性を
示す図。
示す図。
【図７】シングルエンド型レベルシフト回路に本発明を
適用した実施例を示す図。
適用した実施例を示す図。
【図８】従来のレベルシフト回路を示す図。
【図９】同レベルシフト回路の利得−周波数特性を示す
図。
図。
ＩＮ，／ＩＮ…入力ノード、 ＯＵＴ，／ＯＵＴ…出力ノード、 Ｊ1 ，Ｊ2 …ソースフォロア用ＭＥＳＦＥＴ、 Ｄ1 〜Ｄ6 …レベルシフト用ダイオード、 Ｊ3 ，Ｊ4 …電流源用ＭＥＳＦＥＴ、 ＲB1，ＲB2…電流源用抵抗、 ＣG1，ＣG2…キャパシタ。
Claims (1)
- 【請求項１】第１のノードと第２のノードの間に接続さ
れて第１のノードに供給される信号の直流レベルをシフ
トする一または二以上のレベルシフト素子と、 前記第２のノードに接続されて制御端子に直流バイアス
が与えられた電流源トランジスタと、 一端が前記電流源トランジスタの制御端子に接続され、
他端に前記第１のノードに供給される信号と逆相の信号
が供給されるキャパシタと、 を備えたことを特徴とするレベルシフト回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22745391A JPH0567933A (ja) | 1991-09-06 | 1991-09-06 | レベルシフト回路 |
| US07/941,220 US5369313A (en) | 1991-09-06 | 1992-09-04 | High frequency gain differential signal circuit employing a level shift device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22745391A JPH0567933A (ja) | 1991-09-06 | 1991-09-06 | レベルシフト回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0567933A true JPH0567933A (ja) | 1993-03-19 |
Family
ID=16861108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22745391A Pending JPH0567933A (ja) | 1991-09-06 | 1991-09-06 | レベルシフト回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5369313A (ja) |
| JP (1) | JPH0567933A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5652545A (en) * | 1995-06-22 | 1997-07-29 | Mitsubishi Denki Kabushiki Kaisha | Wide-band amplifier |
| JP2003298365A (ja) * | 2002-03-29 | 2003-10-17 | New Japan Radio Co Ltd | 高周波アンプ回路 |
| JP2010130554A (ja) * | 2008-11-28 | 2010-06-10 | Asahi Kasei Electronics Co Ltd | フォロワ回路 |
| US8253444B2 (en) | 2009-03-23 | 2012-08-28 | Fujitsu Semiconductor Limited | Receiving circuit |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100304813B1 (ko) * | 1992-12-28 | 2001-11-22 | 사와무라 시코 | 부성저항회로와이를사용한슈미트트리거회로 |
| US5479316A (en) * | 1993-08-24 | 1995-12-26 | Analog Devices, Inc. | Integrated circuit metal-oxide-metal capacitor and method of making same |
| US6104229A (en) | 1996-05-02 | 2000-08-15 | Integrated Device Technology, Inc. | High voltage tolerable input buffer and method for operating same |
| US5959490A (en) * | 1997-12-10 | 1999-09-28 | Pmc-Sierra Ltd. | High speed low voltage swing receiver for mixed supply voltage interfaces |
| GB2341246A (en) | 1998-09-03 | 2000-03-08 | Ericsson Telefon Ab L M | Differential level shifting circuit |
| US6611218B1 (en) * | 2002-01-09 | 2003-08-26 | Xilinx, Inc. | Transmitter with multiphase data combiner for parallel to serial data conversion |
| US6933782B1 (en) | 2002-01-09 | 2005-08-23 | Xilinx, Inc. | Degenerative inductor-based gain equalization |
| US7884646B1 (en) * | 2008-02-28 | 2011-02-08 | Marvell Israel (Misl) Ltd. | No stress level shifter |
| GB2469638B (en) * | 2009-04-20 | 2014-10-29 | Advanced Risc Mach Ltd | Cascoded level shifter protection |
| CN105207662A (zh) * | 2015-09-15 | 2015-12-30 | 合肥格易集成电路有限公司 | 一种电平驱动电路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5999819A (ja) * | 1982-11-27 | 1984-06-08 | Hitachi Ltd | 入力インタ−フエイス回路 |
| US4558235A (en) * | 1983-08-31 | 1985-12-10 | Texas Instruments Incorporated | MESFET logic gate having both DC and AC level shift coupling to the output |
| JPH0763140B2 (ja) * | 1985-11-13 | 1995-07-05 | 松下電器産業株式会社 | ゲ−ト回路 |
| JPS62243345A (ja) * | 1986-04-15 | 1987-10-23 | Toshiba Corp | 半導体集積回路装置 |
| US4798972A (en) * | 1987-03-03 | 1989-01-17 | Digital Equipment Corporation | Apparatus and method for capacitor coupled complementary buffering |
-
1991
- 1991-09-06 JP JP22745391A patent/JPH0567933A/ja active Pending
-
1992
- 1992-09-04 US US07/941,220 patent/US5369313A/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5652545A (en) * | 1995-06-22 | 1997-07-29 | Mitsubishi Denki Kabushiki Kaisha | Wide-band amplifier |
| JP2003298365A (ja) * | 2002-03-29 | 2003-10-17 | New Japan Radio Co Ltd | 高周波アンプ回路 |
| JP2010130554A (ja) * | 2008-11-28 | 2010-06-10 | Asahi Kasei Electronics Co Ltd | フォロワ回路 |
| US8253444B2 (en) | 2009-03-23 | 2012-08-28 | Fujitsu Semiconductor Limited | Receiving circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| US5369313A (en) | 1994-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0567933A (ja) | レベルシフト回路 | |
| US5939922A (en) | Input circuit device with low power consumption | |
| JPH0319425A (ja) | ドライバ回路 | |
| JPH0738538B2 (ja) | スルーイング速度向上回路 | |
| US6204692B1 (en) | Driver circuit unit | |
| US6304130B1 (en) | Bias circuit for depletion mode field-effect transistors | |
| US4393315A (en) | High-gain stabilized converter | |
| US3832644A (en) | Semiconductor electronic circuit with semiconductor bias circuit | |
| US20100127779A1 (en) | Method and system for variable-gain amplifier | |
| JP3002555B2 (ja) | 信号処理装置 | |
| US4668919A (en) | High speed operational amplifier | |
| KR920004906B1 (ko) | Fet 논리회로 | |
| US6788103B1 (en) | Activ shunt-peaked logic gates | |
| JPH0575040A (ja) | 半導体集積回路装置 | |
| JPH0851318A (ja) | 利得可変回路とその集積回路 | |
| KR100262467B1 (ko) | 인핸스먼트형 트랜지스터 회로의 바이어스 회로를갖는 집적회로장치 | |
| US6100753A (en) | Bias stabilization circuit | |
| US6566959B2 (en) | Amplifier circuit having a particular biasing arrangement | |
| US7091754B2 (en) | CMOS LvPECL driver with output level control | |
| JPH04150316A (ja) | 電界効果トランジスタ回路 | |
| JP2971110B2 (ja) | 半導体論理集積回路 | |
| JPH08265065A (ja) | 増幅回路 | |
| JP2795049B2 (ja) | 論理回路 | |
| JPH04278719A (ja) | ソース電極結合形論理回路 | |
| US5004938A (en) | MOS analog NOR amplifier and current source therefor |