JPH0738538B2 - スルーイング速度向上回路 - Google Patents
スルーイング速度向上回路Info
- Publication number
- JPH0738538B2 JPH0738538B2 JP3270871A JP27087191A JPH0738538B2 JP H0738538 B2 JPH0738538 B2 JP H0738538B2 JP 3270871 A JP3270871 A JP 3270871A JP 27087191 A JP27087191 A JP 27087191A JP H0738538 B2 JPH0738538 B2 JP H0738538B2
- Authority
- JP
- Japan
- Prior art keywords
- pull
- output
- auxiliary
- transistor
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/0416—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the output circuit
- H03K17/04163—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
- H03K17/163—Soft switching
- H03K17/164—Soft switching using parallel switching arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/432—Two or more amplifiers of different type are coupled in parallel at the input or output, e.g. a class D and a linear amplifier, a class B and a class A amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45248—Indexing scheme relating to differential amplifiers the dif amp being designed for improving the slew rate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Description
関するもので、特に出力側に容量性負荷をもっている演
算増幅器等のスルーイング速度(入力信号に対する出力
信号の応答速度)を向上させる回路に関するものであ
る。
び非反転端に入力される信号を加算、減算又は差動増幅
して出力する演算増幅器や比較器を広く使用している。
このような演算増幅器等においては、なによりも入力信
号に対する出力信号のスルーイング速度が問題とされ、
回路の性能と信頼性に多大な影響を及ぼす。特に半導体
メモリー装置等で使用される比較器においては、スルー
イング速度が遅い場合メモリーのデータアクセスタイム
が遅くなるのは勿論のこと、高速で動作するメモリー装
置の誤動作まで誘発してしまう。
演算増幅器)を示す。図示のように、この比較器はNチ
ャネル入力型の差動増幅器と同じ構成である。第1入力
端21が第2入力端子22より高い電位である場合、P
形MOSトランジスタ4、5とN形トランジスタ7、1
1のターンオンによって出力端24の電位を降下させ
る。反対に、第2入力端22の電位が第1入力端21の
電位より高い場合にはP形MOSトランジスタ10を通
じて電源電圧VDDが出力端24に出力される。
得は、 AVOL1=gm2 /gm6 (gm2 及びgm6 はN形MOSトランジスタ2、6の
トランスコンダクタンスである)で表され、出力端24
の電圧利得は、 AVOL2={gm1 (S10/S6 )}/(gds10+gds11) (gdsはチャネルコンダクタンス、Sはトランジスタ
のチャネル寸法比)で表せる。出力端24からのスルー
イング速度SRは、出力電圧VOUT が正に増加する場
合、出力端24からN形MOSトランジスタ11を通じ
て接地電圧端VSSに流れるプルダウン電流I11が“0”
であるとき最大になり、出力電圧VOUT が負に増加する
場合、電源電圧端VDDからP形MOSトランジスタ10
を通じて出力端24に流れるプルアップ電流I10が
“0”であるとき最大になる。
による負荷容量CLが存在し、これによる負荷電流iL
が流れる。この負荷容量CL と負荷電流iL は出力端2
4の電位が“ロウ”から“ハイ”、または“ハイ”から
“ロウ”状態に変化する過程でスルーイング速度SRに
多大な影響を及ぼす。即ち、スルーイング速度SRは出
力電圧VOUT の時間的な変化率で示すことができ、負荷
電流iL はプルアップ電流I10からプルダウン電流I11
を減算した値で示すことができるので、 SR=|dVOUT /dt|=|iL /CL |=|I10−I11/CL | が成立する。この式から理解することができるように、
スルーイング速度SRを速くするためには(又は入力信
号に対する出力信号の応答速度を迅速にするために
は)、負荷容量CL を小くするか、負荷電流iL を大き
くしなければならない。この負荷容量CL の値は回路構
成上必要な値に定められており、変更不能であるが、負
荷電流iL はN形MOSトランジスタ10、11の大き
さを増加させることによって増加可能である。しかし、
N形MOSトランジスタ10、11の大きさを増加させ
ると回路の電力消耗も増加してしまい、望ましい解決方
案であるということはできない。
目的は演算増幅器や比較器等において、電力消耗を増加
させないで、スルーイング速度を向上させることができ
る回路を提供することにある。
るために本発明は、差動増幅器と、差動増幅器の出力に
従い動作して主出力端をプルアップ及びプルダウンする
プルアップトランジスタ及びプルダウントランジスタ
と、を備えた回路についてスルーイング速度を向上させ
るために、電源電圧端にチャネルが接続されて差動増幅
器の出力により制御される補助プルアップトランジスタ
と、接地電圧端にチャネルが接続されて差動増幅器の出
力により制御される補助プルダウントランジスタと、補
助プルアップトランジスタ及び補助プルダウントランジ
スタの接続点に設けられた補助出力端と、補助出力端と
主出力端との間を接続する抵抗成分を含んでなる共通電
流通路と、補助出力端と主出力端との間の電位差に応じ
て主出力端へ電流を流すプルアップ電流通路と、補助出
力端と主出力端との間の電位差に応じて主出力端から電
流を流すプルダウン電流通路と、を備えてなることを特
徴とするスルーイング速度向上回路を提供する。
ジスタの大きさを変えることなく主出力端へ流れる電流
を増幅することができ、また、主出力端から接地電圧端
へ流れる電流も同様に増幅できるようになる。
説明する。図1は本発明に係る比較器(または演算増幅
器)の一実施例を示す。尚、図1中で図3と同じ構成要
所は図3の符号と同じものを使用している。
アップトランジスタ9は、ゲートが差動増幅器の出力端
23に接続されており、電源電圧端VDDと補助出力端2
5との間にチャネルが連結されている。N形MOSトラ
ンジスタから成る補助プルダウントランジスタ8は、ゲ
ートがN形MOSトランジスタ7のゲートに接続され、
補助出力端25と接地電圧端VSSとの間にチャネルが連
結されている。補助出力端25と主出力端26(図3に
おける出力端24に該当する)との間には、N形MOS
トランジスタから成るプルアップ電流通路12及びP形
MOSトランジスタから成るプルダウン電流通路13及
び抵抗で構成される共通電流通路14を有する電流調節
回路30が連結されている。プルアップ電流通路12は
補助出力端25にゲートが接続され、電源電圧端VDDと
主出力端26との間にチャネルが連結されている。プル
ダウン電流通路13は補助出力端25にゲートが接続さ
れ、主出力端26と接地電圧端VSSとの間にチャネルが
連結されている。共通電流通路14は補助出力端25と
主出力端26を連結する。
助プルアップトランジスタ9の大きさは同じであり、ま
た、プルダウントランジスタ11と補助プルダウントラ
ンジスタ8の大きさも同じであることに留意しなければ
ならない。
31、補助出力端25における電圧波形32及び主出力
端26における電圧波形33が図示されている。説明の
便宜上、第1入力端21にはロジックロウレベルの入力
信号(“第1入力信号”という)が印加され、第2入力
端22には図2の入力電圧波形31のような信号(“第
2入力信号”という)が印加されると仮定する。
より高いので差動増幅器の出力端23の電位は低くな
る。これにより、補助プルアップトランジスタ9及びプ
ルアップトランジスタ10が導通して補助出力端25及
び主出力端26には電源電圧レベルVDDが出力される。
この場合、主出力端26にキャパシタ15がないと、補
助出力端25と主出力端26の電圧は同じになり、補助
出力端25と主出力端26との間には電流が流れないこ
とは明白である。しかし、前述のように、主出力端26
におけるキャパシタ15による負荷容量CL の存在は不
可避であるので、補助出力端25には負荷容量CL によ
って図2の電圧波形32のような電圧が形成され、そし
て、主出力端26には図2の電圧波形33のような電圧
が形成される。
出力端25の電圧波形32より緩慢な傾斜度、即ちスル
ーイング速度をもつのは、負荷容量CL の充電時間のた
めである。結果的に、時刻t1を基準とすると、補助出
力端25の電位が主出力端26の電位よりΔV高い状態
にある。この電位差ΔVがプルアップ電流通路12のし
きい電圧より高いと、プルアップ電流通路12が導通し
て両出力端25、26の電位が同じになるまで電流iX
を主出力端26に流す。これに加えて、共通電流通路1
4も両出力端25、26間の電位差に因る電流iR を主
出力端26に流す。したがって、主出力端26に流入す
る電流は(I10−I11)+iX +iR程の量になる。こ
れは図3の従来の回路の場合よりiX +iR 程増加して
いる。この増加した出力電流に因って、キャパシタ15
の充電時間もそれだけ短かくできるので、スルーイング
速度が向上する。
ロウレベルである第1入力信号の電位より低い方に変化
する場合、接地電圧端VSSの方に流れる電流は、プルダ
ウン電流通路13を通じて流れる電流iY と、共通電流
通路14を通じて補助出力端25の方に流れる電流(前
記電流iR とは反対方向)と、プルダウン電流I11との
合計になるので、負荷容量CL の放電時間がそれだけ短
くなり、したがって、スルーイング速度が向上すること
も理解できる。
33が図2の矢印方向にシフトすることとなり、入力波
形31に対する応答速度(又はスルーイング速度)が向
上するのである。
ャネル入力型の比較器に対して説明したが、Pチャネル
入力型である場合にも同一な作用を期待でき、また、第
2入力信号をロジックロウレベルに置いて第1入力信号
を図2の入力波形31のような信号として入力しても同
様であることをこの分野で通常の技術知識をもつものな
らよく理解することができるであろう。
較器等における回路の待機状態(standby)での電力消耗
を増加させることなく、出力信号のスルーイング速度を
改善できる効果がある。
である。
Claims (4)
- 【請求項1】 差動増幅器と、差動増幅器の出力に従い
動作して主出力端をプルアップ及びプルダウンするプル
アップトランジスタ及びプルダウントランジスタと、を
備えた回路のスルーイング速度を向上させるためのスル
ーイング速度向上回路であって、電源電圧端にチャネル
が接続されて差動増幅器の出力により制御される補助プ
ルアップトランジスタと、接地電圧端にチャネルが接続
されて差動増幅器の出力により制御される補助プルダウ
ントランジスタと、補助プルアップトランジスタ及び補
助プルダウントランジスタの接続点に設けられた補助出
力端と、補助出力端と主出力端との間を接続する抵抗成
分を含んでなる共通電流通路と、補助出力端と主出力端
との間の電位差に応じて主出力端へ電流を流すプルアッ
プ電流通路と、補助出力端と主出力端との間の電位差に
応じて主出力端から電流を流すプルダウン電流通路と、
を備えてなることを特徴とするスルーイング速度向上回
路。 - 【請求項2】 プルアップ電流通路は、補助出力端にゲ
ートが接続されたMOSトランジスタで構成される請求
項1記載のスルーイング速度向上回路。 - 【請求項3】 プルダウン電流通路は、補助出力端にゲ
ートが接続されたMOSトランジスタで構成される請求
項2記載のスルーイング速度向上回路。 - 【請求項4】 差動増幅器を有して入力信号の差に基づ
いた出力信号を発生するようになった回路におけるスル
ーイング速度を向上させるためのスルーイング速度向上
回路であって、 差動増幅器の一方の出力により制御され
て主出力端をプルアップするプルアップトランジスタ
と、差動増幅器の他方の出力により制御されて主出力端
をプルダウンするプルダウントランジスタと、差動増幅
器の一方の出力により制御されて補助出力端をプルアッ
プする補助プルアップトランジスタと、差動増幅器の他
方の出力により制御されて補助出力端をプルダウンする
補助プルダウントランジスタと、補助出力端にゲートが
接続されると共に電源電圧端と主出力端との間にチャネ
ルが接続された電流調節プルアップトランジスタと、補
助出力端にゲートが接続されると共に主出力端と接地電
圧端との間にチャネルが接続された電流調節プルダウン
トランジスタと、補助出力端と主出力端との間に接続さ
れた抵抗と、 を備えてなることを特徴とするスルーイン
グ速度向上回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR12922/1991 | 1991-07-26 | ||
KR1019910012922A KR940001816B1 (ko) | 1991-07-26 | 1991-07-26 | 슬루우레이트 스피드엎 회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0555837A JPH0555837A (ja) | 1993-03-05 |
JPH0738538B2 true JPH0738538B2 (ja) | 1995-04-26 |
Family
ID=19317878
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3270871A Expired - Fee Related JPH0738538B2 (ja) | 1991-07-26 | 1991-10-18 | スルーイング速度向上回路 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5223753A (ja) |
JP (1) | JPH0738538B2 (ja) |
KR (1) | KR940001816B1 (ja) |
CN (1) | CN1028824C (ja) |
GB (1) | GB2258107B (ja) |
TW (1) | TW209323B (ja) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05312850A (ja) * | 1992-05-12 | 1993-11-26 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
DE4222170C1 (ja) * | 1992-07-06 | 1993-09-23 | Siemens Ag, 80333 Muenchen, De | |
US5278467A (en) * | 1992-07-14 | 1994-01-11 | Intel Corporation | Self-biasing input stage for high-speed low-voltage communication |
US5488321A (en) * | 1993-04-07 | 1996-01-30 | Rambus, Inc. | Static high speed comparator |
JP3754070B2 (ja) * | 1994-02-15 | 2006-03-08 | ラムバス・インコーポレーテッド | 遅延ロック・ループ |
CN1055845C (zh) * | 1995-06-05 | 2000-08-30 | 金纪前 | 跌打活血散 |
US5614852A (en) * | 1995-08-08 | 1997-03-25 | Harris Corp. | Wide common mode range comparator and method |
SG54327A1 (en) * | 1996-04-27 | 1998-11-16 | Motorola Inc | Monolithic high voltage driver circuit |
US5754131A (en) * | 1996-07-01 | 1998-05-19 | General Electric Company | Low power delta sigma converter |
KR100414264B1 (ko) * | 1996-12-20 | 2004-04-03 | 엘지전자 주식회사 | 슬루율가변연산증폭기 |
US5959481A (en) * | 1997-02-18 | 1999-09-28 | Rambus Inc. | Bus driver circuit including a slew rate indicator circuit having a one shot circuit |
KR19990081272A (ko) * | 1998-04-28 | 1999-11-15 | 윤종용 | 액정표시장치 소스 드라이버의 출력 구동회로 |
US5939870A (en) * | 1998-09-17 | 1999-08-17 | Intel Corporation | Voltage regulator |
US6323683B1 (en) * | 1999-08-27 | 2001-11-27 | Cypress Semiconductor Corp. | Low distortion logic level translator |
US6326819B1 (en) * | 1999-11-15 | 2001-12-04 | General Motors Corporation | Current buffer for gate drive |
US7012465B2 (en) * | 2001-08-07 | 2006-03-14 | Qualcomm Incorporated | Low-voltage class-AB output stage amplifier |
US6414552B1 (en) | 2001-11-16 | 2002-07-02 | Dialog Semiconductor Gmbh | Operational transconductance amplifier with a non-linear current mirror for improved slew rate |
EP1529343A1 (en) * | 2002-08-08 | 2005-05-11 | Koninklijke Philips Electronics N.V. | Circuit and method for controlling the threshold voltage of transistors |
US7301370B1 (en) * | 2003-05-22 | 2007-11-27 | Cypress Semiconductor Corporation | High-speed differential logic to CMOS translator architecture with low data-dependent jitter and duty cycle distortion |
JP4614704B2 (ja) * | 2003-07-23 | 2011-01-19 | ルネサスエレクトロニクス株式会社 | 差動増幅器及びデータドライバと表示装置 |
KR100753151B1 (ko) | 2005-04-22 | 2007-08-30 | 삼성전자주식회사 | 출력 버퍼용 연산 증폭기 및 이를 이용한 신호 처리 회로 |
KR100790492B1 (ko) * | 2005-07-01 | 2008-01-02 | 삼성전자주식회사 | 슬루 레이트를 제어하는 소스 드라이버 및 그것의 구동방법 |
CN101005273B (zh) * | 2006-01-20 | 2010-06-23 | 深圳赛意法微电子有限公司 | 具有改善的转换速率的差分放大器 |
KR100792432B1 (ko) * | 2006-10-31 | 2008-01-10 | 주식회사 하이닉스반도체 | 출력이 안정적인 연산증폭기. |
US7771115B2 (en) * | 2007-08-16 | 2010-08-10 | Micron Technology, Inc. | Temperature sensor circuit, device, system, and method |
CN102384999B (zh) * | 2010-08-30 | 2015-08-19 | 深圳艾科创新微电子有限公司 | 一种高速传输事件检测方法及电路 |
CN103472882B (zh) * | 2013-09-30 | 2015-04-15 | 电子科技大学 | 集成摆率增强电路的低压差线性稳压器 |
US20170163226A1 (en) * | 2015-12-08 | 2017-06-08 | Skyworks Solutions, Inc. | Fast switching power amplifier, low noise amplifier, and radio frequency switch circuits |
CN108259007B (zh) * | 2017-12-29 | 2021-06-04 | 思瑞浦微电子科技(苏州)股份有限公司 | 应用于运放转换速率的增强电路 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4464588A (en) * | 1982-04-01 | 1984-08-07 | National Semiconductor Corporation | Temperature stable CMOS voltage reference |
JPS6070806A (ja) * | 1983-09-28 | 1985-04-22 | Hitachi Ltd | 差動増幅回路 |
US4614882A (en) * | 1983-11-22 | 1986-09-30 | Digital Equipment Corporation | Bus transceiver including compensation circuit for variations in electrical characteristics of components |
JPS6121607A (ja) * | 1984-07-10 | 1986-01-30 | Nec Corp | 相補型misfetを用いた演算増幅回路 |
JPS62125705A (ja) * | 1985-11-26 | 1987-06-08 | Nec Corp | 演算増幅回路 |
US4636665A (en) * | 1985-12-02 | 1987-01-13 | Motorola, Inc. | BIMOS memory sense amplifier |
JP2543872B2 (ja) * | 1986-08-13 | 1996-10-16 | 株式会社東芝 | 増幅回路 |
JPH01138813A (ja) * | 1987-11-26 | 1989-05-31 | Toshiba Corp | Ecl―cmosレベル変換回路 |
-
1991
- 1991-07-26 KR KR1019910012922A patent/KR940001816B1/ko not_active IP Right Cessation
- 1991-09-06 US US07/755,869 patent/US5223753A/en not_active Expired - Lifetime
- 1991-09-16 TW TW080107309A patent/TW209323B/zh active
- 1991-10-18 JP JP3270871A patent/JPH0738538B2/ja not_active Expired - Fee Related
- 1991-10-19 CN CN91109930A patent/CN1028824C/zh not_active Expired - Fee Related
- 1991-10-21 GB GB9122286A patent/GB2258107B/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1028824C (zh) | 1995-06-07 |
US5223753A (en) | 1993-06-29 |
GB2258107B (en) | 1995-04-19 |
KR930003522A (ko) | 1993-02-24 |
JPH0555837A (ja) | 1993-03-05 |
KR940001816B1 (ko) | 1994-03-09 |
GB9122286D0 (en) | 1991-12-04 |
GB2258107A (en) | 1993-01-27 |
CN1069152A (zh) | 1993-02-17 |
TW209323B (ja) | 1993-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0738538B2 (ja) | スルーイング速度向上回路 | |
US6271687B1 (en) | Sense amplifier circuit | |
US4584492A (en) | Temperature and process stable MOS input buffer | |
US20070285131A1 (en) | Sense amplifier circuit and sense amplifier-based flip-flop having the same | |
JPS6153799B2 (ja) | ||
US5834974A (en) | Differential amplifier with reduced current consumption | |
JP2764576B2 (ja) | 半導体メモリのセンスアンプ出力制御回路 | |
US5477497A (en) | Semiconductor memory device | |
JPH08171438A (ja) | バスシステム及びバスセンスアンプ | |
JPS62241410A (ja) | 高速度演算増幅器、回路および差動入力信号に対応して出力信号を生じるための方法 | |
US6777985B2 (en) | Input/output buffer having reduced skew and methods of operation | |
JPS6137709B2 (ja) | ||
JPH0113657B2 (ja) | ||
US6414521B1 (en) | Sense amplifier systems and methods | |
JP4109998B2 (ja) | スイッチングポイント感知回路及びそれを用いた半導体装置 | |
JPH0456400B2 (ja) | ||
JP2000306385A (ja) | 半導体メモリ装置の相補型差動入力バッファ | |
JPH0470805B2 (ja) | ||
KR20050064897A (ko) | 종단회로의 저항 값에 따라 입력버퍼의 이득을 조절할 수있는반도체 메모리 장치 및 입력버퍼의 이득조절 방법 | |
US5710516A (en) | Input logic signal buffer circuits | |
JPS6021605A (ja) | 正帰還を利用するcmos高利得増幅器 | |
US20060202724A1 (en) | Comparator circuit assembly, in particular for semiconductor components | |
JP3968818B2 (ja) | アンプ | |
JP2758735B2 (ja) | 論理回路 | |
US20020113627A1 (en) | Input buffer circuit capable of suppressing fluctuation in output signal and reducing power consumption |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090426 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090426 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100426 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110426 Year of fee payment: 16 |
|
LAPS | Cancellation because of no payment of annual fees |