JP2010130554A - フォロワ回路 - Google Patents

Abstract

【課題】レベルシフト量がソースフォロワ回路に対して反対の符号となるようなレベルシフタを可能にするフォロワ回路を提供すること。
【解決手段】ＭＯＳトランジスタ１，１１はＰＭＯＳトランジスタで、ＭＯＳトランジスタ２はＮＭＯＳトランジスタである。ＭＯＳトランジスタ１のソース１Ｓは、正の電源端子８に接続され、ゲート１Ｇは、第１のバイアス電圧が供給される第１のバイアス端子６に接続され、ドレイン１Ｄは、入力端子４に接続されているとともに、ＭＯＳトランジスタ１１のソース１１Ｓに接続される。ＭＯＳトランジスタ１１のゲート１１Ｇとドレイン１１Ｄは、共通接続されているとともに、ＭＯＳトランジスタ２のドレイン２Ｄ及び出力端子５に接続される。ＭＯＳトランジスタ２のソース２Ｓは、負の電源端子９に接続され、ゲート２Ｇは、第２のバイアス電圧が供給される第２のバイアス端子７に接続される。
【選択図】図１

Description

本発明は、フォロワ回路に関し、より詳細には、レベルシフト量がソースフォロワ回路に対して反対の符号となるようなレベルシフタを可能にするフォロワ回路に関する。

一般に、アナログ回路において、ある信号の電圧レベルを別の電圧レベルにシフトさせる目的で用いられているレベルシフタ回路は、これまでに様々な回路が提案されている。代表的な回路の１つとして、容量結合のＤＣレベルを変換するもの、抵抗に電流を流すことで信号レベルを変換するもの、そして図７に示すソースフォロワのように、ＭＯＳトランジスタのゲート・ソース間の電圧差分だけ電圧レベルを変換するものがある。

容量結合のＤＣレベルを変換するものの場合、低い周波数の信号を通すためには、大きな容量が必要となる。また、抵抗に電流を流すことで信号レベルを変換するものを用いる場合、大きなレベルシフトが必要な時は電流を大きくしたり、抵抗値を大きくすることになる。大きな抵抗値を使用すると端子の寄生容量の存在で高い周波数信号を通すことが難しくなる。ソースフォロワ回路は、ＤＣ信号から高い周波数の信号に亘り、しかも、低消費電流で信号のレベルシフトを簡便に実現できるという特徴がある。

図７は、従来のソースフォロワ回路を説明するための回路図である。このソースフォロワ回路は、Ｐ型ＭＯＳトランジスタ５１，５２と、入力端子５３と、出力端子５４と、バイアス端子５５と、負の電源を供給するための負電源端子５６と、正の電源を供給するための正電源端子５７とから構成されている。

ＰＭＯＳトランジスタ５２のゲート５２Ｇは、入力端子５３と接続され、ドレイン５２Ｄは、負電源端子５６と接続されている。また、ＰＭＯＳトランジスタ５２のソース５２Ｓは、ＰＭＯＳトランジスタ５１のドレイン５１Ｄと接続するとともに、出力端子５４にも接続されている。ＰＭＯＳトランジスタ５１のゲート５１Ｇは、バイアス端子５５と接続され、そこからバイアス電圧が供給されているとともに、ソース５１Ｓは、正電源端子５７と接続されている。

次に、図７に示したソースフォロワ回路（レベルシフタ回路）の動作について説明する。（特許文献１参照）ＰＭＯＳトランジスタ５１は、定電流源として動作していて、その電流値は、ゲート端子５５に供給されるバイアス電圧によって制御することができる。ＰＭＯＳトランジスタ５２のゲート端子５３、すなわち、入力端子５３の電圧Ｖｉｎとソース５２Ｓ、すなわち、出力端子５４の電圧Ｖｏｕｔの関係式は、以下の（１）式で与えられる。
Ｉｐ＝（Ｗｐ／２Ｌｐ）μｐＣｏｘｐ（Ｖｉｎ−Ｖｏｕｔ−Ｖｔｈｐ）²
・・・（１）

ここで、Ｉｐは、ＰＭＯＳトランジスタ５２のソース・ドレイン間に流れる電流、Ｗｐ、Ｌｐ、μｐ、Ｃｏｘｐ、Ｖｔｈｐは、それぞれＰＭＯＳトランジスタ５２のチャネル幅、チャネル長、キャリア移動度、単位面積あたりのゲート容量、閾値電圧である。上述した（１）式を変形して、以下の（２）式のように書き直すことができる。
Ｖｏｕｔ＝Ｖｉｎ−Ｖｔｈｐ＋√｛Ｉｐ／（Ｗｐ／２Ｌｐ）μｐＣｏｘｐ｝
・・・（２）

ここで、電流Ｉｐが一定であるので、√｛Ｉｐ／（Ｗｐ／２Ｌｐ）μｐＣｏｘｐ｝もまた一定値であり、閾値電圧Ｖｔｈｐも一定であるので、上述した（２）式より、出力電圧Ｖｏｕｔは、入力電圧Ｖｉｎに一定値を加えた値となり、レベルシフトすることがわかる。

特殊な場合を除いて、一般に、ＭＯＳトランジスタはエンハンスメント型のものが用いられる。それによると、ＰＭＯＳの場合、閾値電圧Ｖｔｈｐは負の値を有する。すなわち、上述した（２）式より、レベルシフトはいつも正の方向になる。負の方向にレベルシフトさせたい場合には、ＮＭＯＳトランジスタを用いることによって同じように回路を構成することができる。この場合の出力電圧の式は、以下の（３）式で与えることができる。
Ｖｏｕｔ＝Ｖｉｎ−Ｖｔｈｎ−√｛Ｉｎ／（Ｗｎ／２Ｌｎ）μｎＣｏｘｎ｝
・・・（３）

ここで、Ｉｎは、ＮＭＯＳトランジスタのソース・ドレイン間に流れる電流、Ｗｎ、Ｌｎ、μｎ、Ｃｏｘｎ、Ｖｔｈｎは、それぞれＮＭＯＳトランジスタのチャネル幅、チャネル長、キャリア移動度、単位面積あたりのゲート容量、閾値電圧である。エンハンスメント型のＭＯＳトランジスタの場合、Ｖｔｈｎは正の符号となるので、上述した（３）式よりレベルシフトはいつも負の方向になる。

今一度、ソースフォロワ回路について整理すると、ソースフォロワは、ＤＣ（直流）信号から高周波の信号まで、低消費電流で信号をレベルシフトできるという特徴がある。なお、ソースフォロワ回路においてＮＭＯＳトランジスタを用いて信号を負の電源側に下げる、或はＰＭＯＳトランジスタを用いて信号を正の電源側に上げることができた。しかも、レベルシフトの大きさは、ＭＯＳトランジスタの閾値に対応しており、閾値電圧分だけレベルシフトさせたい場合に適している。

なお、特許文献１の図１、図５にも図７で示したソースフォロワ回路の例が示してある。

特開２００４−２９６７４１号公報 Ｂｅｈｚａｄ Ｒａｚａｖｉ著／黒田忠広監訳、アナログＣＭＯＳ集積回路の設計 基礎編、丸善株式会社、２０００年７月 ８２ページ

しかしながら、従来技術では、（エンハンスメント型の）ＮＭＯＳトランジスタを用いて信号を正の電源側に上げる、またはＰＭＯＳトランジスタを用いて信号を負の電源側に下げることができなかった。特に、ＮＭＯＳトランジスタの閾値電圧だけ信号レベルを上げる、またはＰＭＯＳトランジスタの閾値電圧だけ信号レベルを下げる回路がなかった。

本発明は、このような問題に鑑みてなされたもので、その目的とするところは、ソースフォロワ回路と同様にＤＣ（直流）信号から高周波の信号まで、低消費電流でＮＭＯＳトランジスタを用いて信号を正の電源電圧側に上げる、或はＰＭＯＳトランジスタを用いて信号を負の電源電圧側に下げることのできるフォロワ回路を提供することにある。

本発明は、このような目的を達成するためになされたもので、請求項１に記載の発明は、入力端子（４）から入力信号（Ｖｉｎ）を入力するソース（１１Ｓ）を有し、ゲート（１１Ｇ）とドレイン（１１Ｄ）とを共通接続した出力端子（５）から出力信号（Ｖｏｕｔ）を出力する第１のＭＯＳトランジスタ（１１）と、前記第１のＭＯＳトランジスタ（１１）の前記ソース（１１Ｓ）に接続された第１の電流源（１）と、前記第１のＭＯＳトランジスタ（１１）の前記ドレイン（１１Ｄ）に接続された第２の電流源（２）とを備えていることを特徴とする。（図１，実施例１）

また、請求項２に記載の発明は、請求項１に記載の発明において、前記第１のＭＯＳトランジスタ（１１）と前記第２の電流源（２）との間に、前記第１のＭＯＳトランジスタ（１１）の前記ドレイン（１１Ｄ）とソース（１２Ｓ）とを共通接続し、ゲート（１２Ｇ）とドレイン（１２Ｄ）とを共通接続した出力端子（５）から出力信号（Ｖｏｕｔ）を出力する第２のＭＯＳトランジスタ（１２）を備えていることを特徴とする。（図２，実施例２）

また、請求項３に記載の発明は、請求項１に記載の発明において、前記第１の電流源（１）と前記第２の電流源（２）との間に、第ｎ−１番目のＭＯＳトランジスタ（１ｎ−１）のドレイン（１ｎ−１Ｄ）と第ｎ番目のソース（１ｎＳ）とを共通接続し、第ｎ番目のゲート（１ｎＧ）とドレイン（１ｎＤ）とを共通接続した出力端子（５）から出力信号（Ｖｏｕｔ）を出力する第ｎ番目のＭＯＳトランジスタ（１ｎ）を備えていることを特徴とする。（図４，実施例４）

本発明によれば、ＤＣ（直流）信号から高周波の信号まで、ＰＭＯＳトランジスタを用いて信号を負の電源電圧側に下げる、或はＮＭＯＳトランジスタを用いて信号を正の電源電圧に上げることのできるフォロワ回路を提供することができる。また、消費電流も十分に低くすることができる。

以下、図面を参照して本発明の各実施例について説明する。

＜実施例１＞
図１は、本発明に係るフォロワ回路の実施例１を説明するための回路図で、ドレインフォロワの実施例１の回路図である。ドレインフォロワと称しているのは、図１にも示しているようにドレイン端子１１Ｄに現われる電圧を出力信号としているからである。本実施例１のドレインフォロワ回路は、ＭＯＳトランジスタ１，２，１１と、入力端子４と、出力端子５と、バイアス端子６，７と、正及び負の電源端子８，９とから構成されている。

ＭＯＳトランジスタ１，１１はＰＭＯＳトランジスタで、ＭＯＳトランジスタ２はＮＭＯＳトランジスタである。ＭＯＳトランジスタ１のソース１Ｓは、正の電源端子８に接続され、ゲート１Ｇは、第１のバイアス電圧が供給される第１のバイアス端子６に接続され、ドレイン１Ｄは、入力端子４に接続されているとともに、ＭＯＳトランジスタ１１のソース１１Ｓに接続されている。

ＭＯＳトランジスタ１１のゲート１１Ｇとドレイン１１Ｄは、共通接続されているとともに、ＭＯＳトランジスタ２のドレイン２Ｄ及び出力端子５に接続されている。ＭＯＳトランジスタ２のソース２Ｓは、負の電源端子９に接続され、ゲート２Ｇは、第２のバイアス電圧が供給される第２のバイアス端子７に接続されている。

つまり、本発明の実施例１に係るフォロワ回路は、入力端子４から入力信号Ｖｉｎを入力するソース１１Ｓを有し、ゲート１１Ｇとドレイン１１Ｄとを共通接続した出力端子５から出力信号Ｖｏｕｔを出力する第１のＭＯＳトランジスタ１１と、この第１のＭＯＳトランジスタ１１のソース１１Ｓに接続された第１の電流源１と、第１のＭＯＳトランジスタ１１のドレイン１１Ｄに接続された第２の電流源２とから構成されている。

次に、図１に示したドレインフォロワの動作について説明する。
ＭＯＳトランジスタ１と２は、電流源回路として動作し、その電流値は、それぞれのゲートに供給するバイアス電圧に依存するが、通常、これら２つの電流値は、同じ値Ｉｐになるように設定しておく。入力端子４には信号電圧Ｖｉｎが供給され、出力端子５には、出力電圧Ｖｏｕｔが発生する。この場合の入力電圧Ｖｉｎと出力電圧Ｖｏｕｔの関係式は、入力端子から供給される電流が電流源の電流値Ｉｐに比べて十分小さい場合は、以下の（４）式のように表すことができる。
Ｉｐ＝（Ｗｐ／２Ｌｐ）μｐＣｏｘｐ（Ｖｏｕｔ−Ｖｉｎ−Ｖｔｈｐ）²
・・・（４）

ここで、Ｉｐは、ＰＭＯＳトランジスタ１１のソース・ドレイン間に流れる電流、Ｗｐ、Ｌｐ、μｐ、Ｃｏｘｐ、Ｖｔｈｐは、それぞれＰＭＯＳトランジスタ１１のチャネル幅、チャネル長、キャリア移動度、単位面積あたりのゲート容量、閾値電圧である。上述した（４）式を変形して、以下の（５）式のように書き直すことができる。
Ｖｏｕｔ＝Ｖｉｎ＋Ｖｔｈｐ−√｛Ｉｐ／（Ｗｐ／２Ｌｐ）μｐＣｏｘｐ｝
・・・（５）

ここで、電流Ｉｐが一定であるので、ＰＭＯＳトランジスタのオーバードライブ電圧√｛Ｉｐ／（Ｗｐ／２Ｌｐ）μｐＣｏｘｐ｝もまた一定値であり、閾値電圧Ｖｔｈｐも一定であるので、上述した（５）式より、出力電圧Ｖｏｕｔは、入力電圧Ｖｉｎに一定値を加えた値となり、レベルシフトすることがわかる。

特殊な場合を除いて、一般に、ＭＯＳトランジスタは、エンハンスメント型のものが用いられる。それによると、ＰＭＯＳの場合、閾値電圧Ｖｔｈｐは負の値を有する。すなわち、上述した（５）式より、レベルシフト電圧量はいつも負の方向になる。すなわち、図１に示したドレインフォロワ回路を用いることによって、エンハンスメント型ＰＭＯＳトランジスタで負の方向にレベルシフトさせることができた。このレベルシフト量は、ＰＭＯＳトランジスタの閾値Ｖｔｈｐに依存しているので、ＰＭＯＳトランジスタの閾値Ｖｔｈｐにオーバードライブ電圧を加えた値だけ負の方向にレベルシフトさせることができる。

＜実施例２＞
図２は、本発明に係るフォロワ回路の実施例２を説明するための回路図で、ドレインフォロワの実施例２の回路図である。この図２に示したドレインフォロワと、図１に示したドレインフォロワの違いは、図１が入力端子４と出力端子５の間にＰＭＯＳトランジスタ１１が１個だけ設けられているのに対して、図２ではＰＭＯＳトランジスタ１１，１２が２個になっていることを除いてその他は同じである。

つまり、本発明の実施例２に係るフォロワ回路は、入力端子４から入力信号Ｖｉｎを入力するソース１１Ｓを有し、ゲート１１Ｇとドレイン１１Ｄを共通接続する第１のＭＯＳトランジスタ１１と、ソース１２Ｓと第１のＭＯＳトランジスタ１１のドレイン１１Ｄとを共通接続し、ゲート１２Ｇとドレイン１２Ｄとを共通接続した出力端子５から出力信号Ｖｏｕｔを出力する第２のＭＯＳトランジスタ１２と、第１のＭＯＳトランジスタ１１のソース１１Ｓに接続された第１の電流源１と、第２のＭＯＳトランジスタ１２のドレイン１２Ｄに接続された第２の電流源２とから構成されている。

ＰＭＯＳトランジスタが１個から２個に増えることによってレベルシフトの量は増加する。このレベルシフトの量は、実施例１の場合と同じように計算することで得ることができる。２つのＰＭＯＳトランジスタのサイズが同じ場合、以下の（６）式に出力電圧Ｖｏｕｔと入力電圧Ｖｉｎの関係を示す。
Ｖｏｕｔ＝Ｖｉｎ＋２Ｖｔｈｐ−２√｛Ｉｐ／（Ｗｐ／２Ｌｐ）μｐＣｏｘｐ｝
・・・（６）

この場合、図１に示したドレインフォロワと比較してレベルシフト量が２倍になっている。同様にして入力端子と出力端子の間に入れるＰＭＯＳトランジスタの数を増加させるとレベルシフト量もトランジスタ数に応じて増加する。

＜実施例３＞
図３は、本発明に係るフォロワ回路の実施例３を説明するための回路図で、ドレインフォロワの実施例３の回路図である。この図３に示したドレインフォロワと、図１に示したドレインフォロワの違いは、図１が入力端子４と出力端子５の間にＰＭＯＳトランジスタ１１が１個だけ設けられているのに対して、図３ではＰＭＯＳトランジスタ１１，１２，１３が３個になっていることを除いてその他は同じである。

つまり、本発明の実施例３に係るフォロワ回路は、入力端子４から入力信号Ｖｉｎを入力するソース１１Ｓを有し、ゲート１１Ｇとドレイン１１Ｄとを共通接続する第１のＭＯＳトランジスタ１１と、ソース１２Ｓと第１のＭＯＳトランジスタ１１のドレイン１１Ｄとを共通接続し、ゲート１２Ｇとドレイン１２Ｄとを共通接続する第２のＭＯＳトランジスタ１２と、ソース１３Ｓと第２のＭＯＳトランジスタ１２のドレイン１２Ｄとを共通接続し、ゲート１３Ｇとドレイン１３Ｄとを共通接続した出力端子５から出力信号Ｖｏｕｔを出力する第３のＭＯＳトランジスタ１３と、第１のＭＯＳトランジスタ１１のソース１１Ｓに接続された第１の電流源１と、第３のＭＯＳトランジスタ１３のドレイン１３Ｄに接続された第２の電流源２とから構成されている。

ＰＭＯＳトランジスタが１個から３個に増えることによってレベルシフトの量は増加する。このレベルシフトの量は、実施例１の場合と同じように計算することで得ることができる。３つのＰＭＯＳトランジスタのサイズが同じ場合、以下の（７）式に出力電圧Ｖｏｕｔと入力電圧Ｖｉｎの関係を示す。
Ｖｏｕｔ＝Ｖｉｎ＋３Ｖｔｈｐ−３√｛Ｉｐ／（Ｗｐ／２Ｌｐ）μｐＣｏｘｐ｝
・・・（７）

この場合、図１に示したドレインフォロワと比較してレベルシフト量が３倍になっている。同様にして入力端子と出力端子の間に入れるＰＭＯＳトランジスタの数を増加させるとレベルシフト量もトランジスタ数に応じて増加する。

＜実施例４＞
図４は、本発明に係るフォロワ回路の実施例４を説明するための回路図で、ドレインフォロワの実施例４の回路図である。この図４に示したドレインフォロワと、図１に示したドレインフォロワの違いは、図１が入力端子４と出力端子５の間にＰＭＯＳトランジスタ１１が１個だけ設けられているのに対して、図４ではＰＭＯＳトランジスタ１１，１２，１３・・・１ｎがｎ個になっていることを除いてその他は同じである。

つまり、本発明の実施例５に係るフォロワ回路は、第１の電流源１と、第２の電流源２と、ソース端子１ｎＳ及びゲート１ｎＧとドレイン１ｎＤを共通接続した共通端子を有するｎ個のＭＯＳトランジスタからなり、このｎ個のトランジスタの夫々のソース１ｎＳと共通端子を互いに接続し、第１の電流源１と第２の電流源２の間に、縦続接続したＭＯＳトランジスタ群と、第１の電流源１と、この第１の電流源１に接続するｎ個のＭＯＳトランジスタのうちの第１番目のＭＯＳトランジスタ１１のソース１１Ｓを接続した端子に入力信号Ｖｉｎを入力するための入力端子４と、第２の電流源２と、この第２の電流源２に接続するｎ個のＭＯＳトランジスタのうちの第ｎ番目のＭＯＳトランジスタ１ｎの共通端子を接続した端子に出力信号Ｖｏｕｔを出力するための出力端子５とから構成されている。

ＰＭＯＳトランジスタが１個からｎ個に増えることによってレベルシフトの量は格段に増加する。このレベルシフトの量は、実施例１の場合と同じように計算することで得ることができる。ｎ個のＰＭＯＳトランジスタのサイズが同じ場合、以下の（８）式に出力電圧Ｖｏｕｔと入力電圧Ｖｉｎの関係を示す。
Ｖｏｕｔ＝Ｖｉｎ＋ｎＶｔｈｐ−ｎ√｛Ｉｐ／（Ｗｐ／２Ｌｐ）μｐＣｏｘｐ｝
・・・（８）

この場合、図１に示したドレインフォロワと比較してレベルシフト量がｎ倍になっている。このように、入力端子と出力端子の間に入れるＰＭＯＳトランジスタの数を増加させるとレベルシフト量もトランジスタ数に応じて増加する。

＜実施例５＞
図５は、本発明に係るフォロワ回路の実施例５を説明するための回路図で、ドレインフォロワの実施例５の回路図である。この図５に示したドレインフォロワと、図１に示したドレインフォロワの違いは、図１のＰＭＯＳトランジスタ１１が、ＮＭＯＳトランジスタ２１に置き換わり、入力端子４と出力端子５の位置が入れ替ったことを除きその他は同じである。

つまり、本発明の実施例５に係るフォロワ回路は、入力端子４から入力信号Ｖｉｎを入力するソース２１Ｓを有し、ゲート２１Ｇとドレイン２１Ｄを共通接続した出力端子５から出力信号Ｖｏｕｔを出力するＭＯＳトランジスタ２１と、このＭＯＳトランジスタ２１のドレイン２１Ｄに接続された第１の電流源１と、ＭＯＳトランジスタ２１のソース２１Ｓに接続された第２の電流源２とから構成されている。

以下、実施例５のドレインフォロワの説明は、実施例１で説明したドレインフォロワと共通する所が多いので動作説明について一部簡略化して説明する。

ＭＯＳトランジスタ１と２は、電流源回路として動作し、その電流値は、それぞれのゲート端子６，７に供給するバイアス電圧に依存するが、通常、これら２つの電流値は同じ値Ｉｎになるように設定しておく。入力端子４には信号電圧Ｖｉｎが供給され、出力端子５には出力電圧Ｖｏｕｔが発生する。この場合の入力電圧Ｖｉｎと出力電圧Ｖｏｕｔの関係式は、入力端子から供給される電流が電流源の電流値Ｉｎに比べて十分小さい場合は、以下の（９）式のように表すことができる。
Ｉｎ＝（Ｗｎ／２Ｌｎ）μｎＣｏｘｎ（Ｖｏｕｔ−Ｖｉｎ−Ｖｔｈｎ）²
・・・（９）

ここで、Ｉｎは、ＮＭＯＳトランジスタ２１のソース・ドレイン間に流れる電流、Ｗｎ、Ｌｎ、μｎ、Ｃｏｘｎ、Ｖｔｈｎは、それぞれＮＭＯＳトランジスタ２１のチャネル幅、チャネル長、キャリア移動度、単位面積あたりのゲート容量、閾値電圧である。上述した（９）式を変形して、以下の（１０）式のように書き直すことができる。
Ｖｏｕｔ＝Ｖｉｎ＋Ｖｔｈｎ＋√｛Ｉｎ／（Ｗｎ／２Ｌｎ）μｎＣｏｘｎ｝
・・・（１０）

ここで、電流Ｉｎが一定であるので、ＮＭＯＳトランジスタのオーバードライブ電圧√｛Ｉｎ／（Ｗｎ／２Ｌｎ）μｎＣｏｘｎ｝もまた一定値であり、閾値電圧Ｖｔｈｎも一定であるので、上述した（１０）式より、出力電圧Ｖｏｕｔは、入力電圧Ｖｉｎに一定値を加えた値となり、レベルシフトすることがわかる。

特殊な場合を除いて、一般に、ＭＯＳトランジスタはエンハンスメント型のものが用いられる。それによると、ＮＭＯＳの場合、閾値電圧Ｖｔｈｎは正の値を有する。すなわち、上述した（１０）式より、レベルシフト電圧量はいつも正の方向になる。すなわち、図５に示したドレインフォロワ回路を用いることによって、エンハンスメント型ＮＭＯＳトランジスタで正の方向にレベルシフトさせることができた。このレベルシフト量は、ＮＭＯＳトランジスタの閾値Ｖｔｈｎに依存しているので、ＮＭＯＳトランジスタの閾値Ｖｔｈｎにオーバードライブ電圧を加えた値だけ正の方向にレベルシフトさせることができる。

＜実施例６＞
図６は、本発明に係るフォロワ回路の実施例６を説明するための回路図で、ドレインフォロワの実施例６の回路図である。この図６に示したドレインフォロワと、図５に示したドレインフォロワの違いは、図５が入力端子４と出力端子５の間にＮＭＯＳトランジスタ２１が１個だけ設けられているのに対して、図６ではＮＭＯＳトランジスタ２１・・・２ｎがｎ個になっていることを除いてその他は同じである。

つまり、本発明の実施例６に係るフォロワ回路は、第１の電流源１と第２の電流源２との間に、第ｎ−１番目のＭＯＳトランジスタ２ｎ−１のドレイン２ｎ−１Ｄとソース２ｎＳとを共通接続し、第ｎ番目のゲート２ｎＧとドレイン２ｎＤとを共通接続した出力端子５から出力信号Ｖｏｕｔを出力する第ｎ番目のＭＯＳトランジスタ２ｎを備えている。 この場合にも、図５に示したドレインフォロワと比較してレベルシフト量がｎ倍になっている。このように、入力端子と出力端子の間に入れるＮＭＯＳトランジスタの数を増加させるとレベルシフト量もトランジスタ数に応じて増加する。

本発明のドレインフォロワは、ＤＣ（直流）信号から高周波の信号まで、ＮＭＯＳトランジスタを用いて信号を正の電源電圧側に上げる、或はＰＭＯＳトランジスタを用いて信号を負の電源電圧側に下げることのできるレベルシフタを提供することができる。この回路の提供によってレベルシフト回路のバリエーションがより豊富になる。例えば、ＣＭＯＳプロセスではなく、より安価に提供できるＮＭＯＳあるいはＰＭＯＳのみのプロセスにおいて利用の道が広がるので、安価なプロセスを利用できる可能性が増える。

本発明に係るフォロワ回路の実施例１を説明するための回路図である。 本発明に係るフォロワ回路の実施例２を説明するための回路図である。 本発明に係るフォロワ回路の実施例３を説明するための回路図である。 本発明に係るフォロワ回路の実施例４を説明するための回路図である。 本発明に係るフォロワ回路の実施例５を説明するための回路図である。 本発明に係るフォロワ回路の実施例６を説明するための回路図である。 従来のソースフォロワ回路を説明するための回路図である。

符号の説明

１，２，１１，１２，１３，２１ ＭＯＳトランジスタ
４，５３ 入力端子
５，５４ 出力端子
６，７，５５ バイアス端子
９，５６ 負電源端子
８，５７ 正電源端子

Claims (3)

1. 入力端子から入力信号を入力するソースを有し、ゲートとドレインとを共通接続した出力端子から出力信号を出力する第１のＭＯＳトランジスタと、
   前記第１のＭＯＳトランジスタの前記ソースに接続された第１の電流源と、
   前記第１のＭＯＳトランジスタの前記ドレインに接続された第２の電流源と
   を備えていることを特徴とするフォロワ回路。
2. 前記第１のＭＯＳトランジスタと前記第２の電流源との間に、前記第１のＭＯＳトランジスタの前記ドレインとソースとを共通接続し、ゲートとドレインとを共通接続した出力端子から出力信号を出力する第２のＭＯＳトランジスタを備えていることを特徴とする請求項１に記載のフォロワ回路。
3. 前記第１の電流源と前記第２の電流源との間に、第ｎ−１番目のＭＯＳトランジスタのドレインと第ｎ番目のソースとを共通接続し、第ｎ番目のゲートとドレインとを共通接続した出力端子から出力信号を出力する第ｎ番目のＭＯＳトランジスタを備えていることを特徴とする請求項１に記載のフォロワ回路。

Images