JPH05160273A - 半導体装置のコンタクトプラグ及びその形成方法、半導体装置の多層配線及びその形成方法 - Google Patents
半導体装置のコンタクトプラグ及びその形成方法、半導体装置の多層配線及びその形成方法Info
- Publication number
- JPH05160273A JPH05160273A JP34908391A JP34908391A JPH05160273A JP H05160273 A JPH05160273 A JP H05160273A JP 34908391 A JP34908391 A JP 34908391A JP 34908391 A JP34908391 A JP 34908391A JP H05160273 A JPH05160273 A JP H05160273A
- Authority
- JP
- Japan
- Prior art keywords
- contact plug
- multilayer wiring
- semiconductor device
- forming
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 デバイスの寸法の縮小化に伴ってアスペクト
比が大きくなっても、良好なコンタクト特性を得ること
ができ、次世代のデバイスにも十分対応できるようにす
る。 【構成】 Ｓｉ基体10を高温の酸素雰囲気化中にさらし
て、Ｓｉ基体10の表面に均一なＳｉＯ2 の層間絶縁膜20
を形成する。そして層間絶縁膜20に対し、ホトリソグラ
フィエッチングを施してコンタクトホール30を形成す
る。その後、層間絶縁膜20に対してＣＶＤ法又はＰＶＤ
法によりＴｉを堆積させると、コンタクトホール30がＴ
ｉで埋まる。層間絶縁膜20の表面に形成されたＴｉの膜
を除去すると、Ｔｉのコンタクトプラグ40が形成され
る。更に、層間絶縁膜20に対してＰＶＤ法によりＣｕの
膜を形成し、このＣｕの膜に対してホトリソグラフィエ
ッチングを施すと、コンタクトプラグ40上にＣｕの多層
配線50が形成される。
比が大きくなっても、良好なコンタクト特性を得ること
ができ、次世代のデバイスにも十分対応できるようにす
る。 【構成】 Ｓｉ基体10を高温の酸素雰囲気化中にさらし
て、Ｓｉ基体10の表面に均一なＳｉＯ2 の層間絶縁膜20
を形成する。そして層間絶縁膜20に対し、ホトリソグラ
フィエッチングを施してコンタクトホール30を形成す
る。その後、層間絶縁膜20に対してＣＶＤ法又はＰＶＤ
法によりＴｉを堆積させると、コンタクトホール30がＴ
ｉで埋まる。層間絶縁膜20の表面に形成されたＴｉの膜
を除去すると、Ｔｉのコンタクトプラグ40が形成され
る。更に、層間絶縁膜20に対してＰＶＤ法によりＣｕの
膜を形成し、このＣｕの膜に対してホトリソグラフィエ
ッチングを施すと、コンタクトプラグ40上にＣｕの多層
配線50が形成される。
Description
【０００１】
【産業上の利用分野】本発明は多層配線技術が用いられ
たバイポーラＬＳＩ、ＭＯＳＬＳＩ等の多層配線構造を
有する半導体装置のコンタクトプラグ及びその形成方法
若しくは半導体装置の多層配線及びその形成方法に関す
る。
たバイポーラＬＳＩ、ＭＯＳＬＳＩ等の多層配線構造を
有する半導体装置のコンタクトプラグ及びその形成方法
若しくは半導体装置の多層配線及びその形成方法に関す
る。
【０００２】
【従来の技術】多層配線技術を用いる利点は言うまでも
なく、チップ上に配線を通すスペースを考慮することな
く各素子がレイアウトできるため、デバイスの集積度が
上がり、デバイス寸法の縮小化を図れることにある。こ
の前提として、コンタクトプラグと多層配線との間又は
多層配線とＳｉ基板との間のコンタクト特性が良好であ
ることが必要である。
なく、チップ上に配線を通すスペースを考慮することな
く各素子がレイアウトできるため、デバイスの集積度が
上がり、デバイス寸法の縮小化を図れることにある。こ
の前提として、コンタクトプラグと多層配線との間又は
多層配線とＳｉ基板との間のコンタクト特性が良好であ
ることが必要である。
【０００３】従来、コンタクトプラグの材質としてＷ、
poly-Si 、Al-Si 等が、多層配線の材質としてＷ、Al-S
i 等が用いられていた。
poly-Si 、Al-Si 等が、多層配線の材質としてＷ、Al-S
i 等が用いられていた。
【０００４】
【発明が解決しようとする課題】しかしながら、デバイ
スの寸法の縮小化に伴ってアスペクト比が大きくなり、
コンタクト抵抗が増加する等の結果、必要とするコンタ
クト特性を得ることができないという欠点がある。特
に、上記した材質のコンタクトプラグは、Ｓｉ界面に生
成される自然酸化膜に対して非常にデリケートで、Ｗの
コンタクトプラグについては、下地のＳｉを浸食するこ
ともあり、その関係上、アスペクト比が高くなるに従
い、コンタクト特性を顕著に悪化させる。一方、多層配
線についても、その材質上、配線幅の縮小に伴って、そ
の性能や信頼性の点で種々の問題が生じる。つまり次世
代のデバイスを開発する上で、上記したコンタクトプラ
グや多層配線についての種々の問題を解消することが急
務の課題となっている。
スの寸法の縮小化に伴ってアスペクト比が大きくなり、
コンタクト抵抗が増加する等の結果、必要とするコンタ
クト特性を得ることができないという欠点がある。特
に、上記した材質のコンタクトプラグは、Ｓｉ界面に生
成される自然酸化膜に対して非常にデリケートで、Ｗの
コンタクトプラグについては、下地のＳｉを浸食するこ
ともあり、その関係上、アスペクト比が高くなるに従
い、コンタクト特性を顕著に悪化させる。一方、多層配
線についても、その材質上、配線幅の縮小に伴って、そ
の性能や信頼性の点で種々の問題が生じる。つまり次世
代のデバイスを開発する上で、上記したコンタクトプラ
グや多層配線についての種々の問題を解消することが急
務の課題となっている。
【０００５】本発明は上記した背景の下で創作されたも
のであり、その目的とするところは、次世代のデバイス
に対応し得る半導体装置のコンタクトプラグ及びその形
成方法若しくは半導体装置の多層配線及びその形成方法
を提供することにある。
のであり、その目的とするところは、次世代のデバイス
に対応し得る半導体装置のコンタクトプラグ及びその形
成方法若しくは半導体装置の多層配線及びその形成方法
を提供することにある。
【０００６】
【課題を解決するための手段】本発明の請求項１にかか
る半導体装置のコンタクトプラグは、Ｔｉからなること
を特徴としている。
る半導体装置のコンタクトプラグは、Ｔｉからなること
を特徴としている。
【０００７】本発明の請求項２にかかる半導体装置のコ
ンタクトプラグ形成方法は、層間絶縁膜にコンタクトホ
ールを形成した後、ＣＶＤ法又はＰＶＤ法によってコン
タクトホールにＴｉを埋めることによりＴｉからなるコ
ンタクトプラグを形成したことを特徴としている。
ンタクトプラグ形成方法は、層間絶縁膜にコンタクトホ
ールを形成した後、ＣＶＤ法又はＰＶＤ法によってコン
タクトホールにＴｉを埋めることによりＴｉからなるコ
ンタクトプラグを形成したことを特徴としている。
【０００８】本発明の請求項３にかかる半導体装置のコ
ンタクトプラグ形成方法は、請求項２記載の方法により
形成されたコンタクトプラグに対して、熱処理を施して
チッ化及びシリサイド化を行うことにより、上から下に
かけてＴｉＮx ／Ｔｉ／ＴｉＳｉy 又はＴｉＮx ／Ｔｉ
Ｓｉy （ｘ、ｙは実数）の層構造を有するコンタクトプ
ラグを形成したことを特徴としている。
ンタクトプラグ形成方法は、請求項２記載の方法により
形成されたコンタクトプラグに対して、熱処理を施して
チッ化及びシリサイド化を行うことにより、上から下に
かけてＴｉＮx ／Ｔｉ／ＴｉＳｉy 又はＴｉＮx ／Ｔｉ
Ｓｉy （ｘ、ｙは実数）の層構造を有するコンタクトプ
ラグを形成したことを特徴としている。
【０００９】本発明の請求項４にかかる半導体装置の多
層配線は、Ｔｉからなることを特徴としている。
層配線は、Ｔｉからなることを特徴としている。
【００１０】本発明の請求項５にかかる半導体装置の多
層配線は、Ｔｉのコンタクトプラグの上に当該コンタク
トプラグと一体となった多層配線が形成してあることを
特徴としている。
層配線は、Ｔｉのコンタクトプラグの上に当該コンタク
トプラグと一体となった多層配線が形成してあることを
特徴としている。
【００１１】本発明の請求項６にかかる半導体装置の多
層配線形成方法は、請求項５記載のコンタクトプラグ及
び多層配線を形成する方法であって、層間絶縁膜にコン
タクトホールを形成した後、ＣＶＤ法又はＰＶＤ法によ
ってコンタクトホールにＴｉを埋めてコンタクトプラグ
を形成するとともに前記層間絶縁膜上にＴｉの膜を形成
し、当該Ｔｉの膜に対してエッチングを施すことにより
多層配線を形成したことを特徴としている。
層配線形成方法は、請求項５記載のコンタクトプラグ及
び多層配線を形成する方法であって、層間絶縁膜にコン
タクトホールを形成した後、ＣＶＤ法又はＰＶＤ法によ
ってコンタクトホールにＴｉを埋めてコンタクトプラグ
を形成するとともに前記層間絶縁膜上にＴｉの膜を形成
し、当該Ｔｉの膜に対してエッチングを施すことにより
多層配線を形成したことを特徴としている。
【００１２】本発明の請求項７にかかる半導体装置の多
層配線は、Ｔｉのコンタクトプラグの上にＣｕ又はＡｌ
の多層配線を形成してあることを特徴としている。
層配線は、Ｔｉのコンタクトプラグの上にＣｕ又はＡｌ
の多層配線を形成してあることを特徴としている。
【００１３】本発明の請求項８にかかる半導体装置の多
層配線形成方法は、請求項７記載のコンタクトプラグ及
び多層配線を形成する方法であって、層間絶縁膜にコン
タクトホールを形成した後、ＣＶＤ法又はＰＶＤ法によ
ってコンタクトホールにＴｉを埋めることによりコンタ
クトプラグを形成し、ＣＶＤ法又はＰＶＤ法により前記
層間絶縁膜上にＴｉＮとＣｕ又はＡｌとの膜を夫々形成
した後、当該膜に対してエッチングを施すことにより多
層配線を形成したことを特徴としている。
層配線形成方法は、請求項７記載のコンタクトプラグ及
び多層配線を形成する方法であって、層間絶縁膜にコン
タクトホールを形成した後、ＣＶＤ法又はＰＶＤ法によ
ってコンタクトホールにＴｉを埋めることによりコンタ
クトプラグを形成し、ＣＶＤ法又はＰＶＤ法により前記
層間絶縁膜上にＴｉＮとＣｕ又はＡｌとの膜を夫々形成
した後、当該膜に対してエッチングを施すことにより多
層配線を形成したことを特徴としている。
【００１４】
【実施例】以下、本発明の実施例装置及び方法を図面を
参照して説明する。図１は多層配線構造をとる半導体装
置の１層のみを示したコンタクトプラグの断面図であ
る。
参照して説明する。図１は多層配線構造をとる半導体装
置の１層のみを示したコンタクトプラグの断面図であ
る。
【００１５】図１中10はＳｉ基体10であり、この上面に
はＳｉＯ2 の層間絶縁膜20が形成されている。層間絶縁
膜20にはコンタクトホール30が形成されており、これに
はＴｉのコンタクトブラグ40が形成されている。また、
層間絶縁膜20の上面にはＣｕ（又はＡｌ）の多層配線50
が形成されており、コンタクトプラグ40の上面と多層配
線50の下面とが接している。なお、他の層についても全
く同様である。
はＳｉＯ2 の層間絶縁膜20が形成されている。層間絶縁
膜20にはコンタクトホール30が形成されており、これに
はＴｉのコンタクトブラグ40が形成されている。また、
層間絶縁膜20の上面にはＣｕ（又はＡｌ）の多層配線50
が形成されており、コンタクトプラグ40の上面と多層配
線50の下面とが接している。なお、他の層についても全
く同様である。
【００１６】コンタクトプラグ40等は下記のプロセスを
得て形成される。説明の都合上、これを第１の方法とす
る。
得て形成される。説明の都合上、これを第１の方法とす
る。
【００１７】まず、Ｓｉ基体10を高温の酸素雰囲気化中
にさらして、Ｓｉ基体10の表面に均一なＳｉＯ2 の層間
絶縁膜20を形成する。そして層間絶縁膜20に対し、ホト
リソグラフィエッチングを施してコンタクトホール30を
形成する（図４(a) 参照) 。
にさらして、Ｓｉ基体10の表面に均一なＳｉＯ2 の層間
絶縁膜20を形成する。そして層間絶縁膜20に対し、ホト
リソグラフィエッチングを施してコンタクトホール30を
形成する（図４(a) 参照) 。
【００１８】その後、コンタクトホール30の界面に生成
された自然酸化膜を除去して前処理を行い、層間絶縁膜
20に対してＣＶＤ法又はＰＶＤ法によりＴｉを堆積させ
ると、コンタクトホール30がＴｉで埋まる( 図４(b) 参
照) 。そして層間絶縁膜20の表面に形成されたＴｉの膜
を除去すると、Ｔｉのコンタクトプラグ40が形成され
る。なお、コンタクトプラグ40の形成に当たっては、コ
ンタクトホール30が微細であることを考慮して、ＰＶＤ
法よりＣＶＤ法を用いることが望ましい。
された自然酸化膜を除去して前処理を行い、層間絶縁膜
20に対してＣＶＤ法又はＰＶＤ法によりＴｉを堆積させ
ると、コンタクトホール30がＴｉで埋まる( 図４(b) 参
照) 。そして層間絶縁膜20の表面に形成されたＴｉの膜
を除去すると、Ｔｉのコンタクトプラグ40が形成され
る。なお、コンタクトプラグ40の形成に当たっては、コ
ンタクトホール30が微細であることを考慮して、ＰＶＤ
法よりＣＶＤ法を用いることが望ましい。
【００１９】更に、層間絶縁膜20に対してＰＶＤ法又は
ＣＶＤ法によりＣｕ（又はＡｌ）の膜を形成し、このＣ
ｕの膜に対してホトリソグラフィエッチングを施すと、
コンタクトプラグ40上にＣｕの多層配線50が形成され
る。このようなプロセスを得て図１に示すコンタクトプ
ラグ40及び多層配線50が形成される。
ＣＶＤ法によりＣｕ（又はＡｌ）の膜を形成し、このＣ
ｕの膜に対してホトリソグラフィエッチングを施すと、
コンタクトプラグ40上にＣｕの多層配線50が形成され
る。このようなプロセスを得て図１に示すコンタクトプ
ラグ40及び多層配線50が形成される。
【００２０】コンタクトプラグの材質をＴｉとすると、
以下のメリットが得られる。即ち、Ｔｉには酸化膜に対
して還元作用を持つという優れた性質を有するので、こ
の性質により安定したコンタクトがとれる。この結果、
デバイスの寸法の縮小化に伴ってアスペクト比が大きく
なっても、コンタクトプラグ40は依然として低抵抗で信
頼性も高く、良好なコンタクト特性が得られる。
以下のメリットが得られる。即ち、Ｔｉには酸化膜に対
して還元作用を持つという優れた性質を有するので、こ
の性質により安定したコンタクトがとれる。この結果、
デバイスの寸法の縮小化に伴ってアスペクト比が大きく
なっても、コンタクトプラグ40は依然として低抵抗で信
頼性も高く、良好なコンタクト特性が得られる。
【００２１】ところが、Ｔｉには酸素等と反応し易いと
いう性質も有するので、プラグ形成後の工程に対して問
題を残す。この問題を解消した方法を次に説明する。
いう性質も有するので、プラグ形成後の工程に対して問
題を残す。この問題を解消した方法を次に説明する。
【００２２】図２は図１と同じく半導体装置の１層のみ
を示しコンタクトプラグの断面図である。この方法を、
説明の都合上、第２の方法とする。
を示しコンタクトプラグの断面図である。この方法を、
説明の都合上、第２の方法とする。
【００２３】第２の方法が第１の方法と違うところは、
Ｔｉのコンタクトプラグを形成した後に、ランプアニー
ル等の熱処理を行い、チッ化とシリサイド化を行う点に
ある。チッ化とシリサイド化を行うことにより、図２に
示すように上から下にかけてＴｉＮx ／Ｔｉ／ＴｉＳｉ
y 又はＴｉＮx／ＴｉＳｉy （ｘ、ｙは実数）の層構造
を有するコンタクトプラグ40' が作成される。なお、チ
ッ化とシリサイド化はＴｉのコンタクトプラグを形成す
るのと同時に行う方が望ましい。
Ｔｉのコンタクトプラグを形成した後に、ランプアニー
ル等の熱処理を行い、チッ化とシリサイド化を行う点に
ある。チッ化とシリサイド化を行うことにより、図２に
示すように上から下にかけてＴｉＮx ／Ｔｉ／ＴｉＳｉ
y 又はＴｉＮx／ＴｉＳｉy （ｘ、ｙは実数）の層構造
を有するコンタクトプラグ40' が作成される。なお、チ
ッ化とシリサイド化はＴｉのコンタクトプラグを形成す
るのと同時に行う方が望ましい。
【００２４】第１の方法では、コンタクトプラ１形成後
のプロセスで使用される酸素や反応性ガスと反応して、
コンタクトプラグ40' と多層配線50との間に絶縁物が生
成されるという不都合が生じたが、第２の方法では、コ
ンタクトプラグ40' の上層にＴｉＮx （図示例ではＴｉ
Ｎ）が形成され、ＴｉＮx は化学的に安定しているの
で、プラグ形成後に上記した絶縁物が生成されることが
なくなる。
のプロセスで使用される酸素や反応性ガスと反応して、
コンタクトプラグ40' と多層配線50との間に絶縁物が生
成されるという不都合が生じたが、第２の方法では、コ
ンタクトプラグ40' の上層にＴｉＮx （図示例ではＴｉ
Ｎ）が形成され、ＴｉＮx は化学的に安定しているの
で、プラグ形成後に上記した絶縁物が生成されることが
なくなる。
【００２５】また第１の方法では、Ｓｉ基体10の界面
に、Ｔｉの堆積直後、Ｔｉ3 Ｓｉ5 やＴｉＳｉ等のＴｉ
リッチなシリサイドの生成がしばしば見られた。ところ
が、第２の方法では、コンタクトプラグ40' の下層に化
学的に安定である上に低抵抗であるという性質を有する
ＴｉＳｉy （図示例ではＴｉＳｉ2 ）が形成される。即
ち、Ｔｉ3 Ｓｉ5 やＴｉＳｉ等を抵抗の低いＴｉＳｉy
に変化させることで、安定かつ低抵抗なコンタクト面が
形成され、その結果、第１の方法よりも更に良好なコン
タクト特性が得られる。
に、Ｔｉの堆積直後、Ｔｉ3 Ｓｉ5 やＴｉＳｉ等のＴｉ
リッチなシリサイドの生成がしばしば見られた。ところ
が、第２の方法では、コンタクトプラグ40' の下層に化
学的に安定である上に低抵抗であるという性質を有する
ＴｉＳｉy （図示例ではＴｉＳｉ2 ）が形成される。即
ち、Ｔｉ3 Ｓｉ5 やＴｉＳｉ等を抵抗の低いＴｉＳｉy
に変化させることで、安定かつ低抵抗なコンタクト面が
形成され、その結果、第１の方法よりも更に良好なコン
タクト特性が得られる。
【００２６】次に、半導体装置の多層配線の具体例につ
いて説明する。図３は半導体装置の多層配線を形成する
方法を説明するための図であるが、この図を参照して説
明する。
いて説明する。図３は半導体装置の多層配線を形成する
方法を説明するための図であるが、この図を参照して説
明する。
【００２７】図１及び図２で示す半導体装置と構造的に
異なるのは、図３(d) に示すように層間絶縁膜20の表面
に形成された多層配線60がＴｉであることと、この下の
コンタクトプラグ61が多層配線60と一体となっており、
同じくＴｉから構成されている点である。また、多層配
線60の表面がチッ化されてバリア性を持たせている点で
も異なる。これを除いては、図１及び図２で示す半導体
装置と変わりがない。
異なるのは、図３(d) に示すように層間絶縁膜20の表面
に形成された多層配線60がＴｉであることと、この下の
コンタクトプラグ61が多層配線60と一体となっており、
同じくＴｉから構成されている点である。また、多層配
線60の表面がチッ化されてバリア性を持たせている点で
も異なる。これを除いては、図１及び図２で示す半導体
装置と変わりがない。
【００２８】コンタクトプラグ61及び多層配線60等は下
記のようなプロセスを経て形成される。この方法を、説
明の都合上、第３の方法とする。
記のようなプロセスを経て形成される。この方法を、説
明の都合上、第３の方法とする。
【００２９】まず、Ｓｉ基体10の表面に均一なＳｉＯ2
の層間絶縁膜20を作成し、層間絶縁膜20にコンタクトホ
ール30を形成する（図３(a))。そして前処理を行った
後、層間絶縁膜20の表面にＴｉの膜を形成する（図３
(b))。このときコンタクトホール30がＴｉで埋まり、コ
ンタクトプラグ61が形成される。以上述べたプロセスは
第１の方法と同様であるので、ここでは詳しい説明を行
わない。
の層間絶縁膜20を作成し、層間絶縁膜20にコンタクトホ
ール30を形成する（図３(a))。そして前処理を行った
後、層間絶縁膜20の表面にＴｉの膜を形成する（図３
(b))。このときコンタクトホール30がＴｉで埋まり、コ
ンタクトプラグ61が形成される。以上述べたプロセスは
第１の方法と同様であるので、ここでは詳しい説明を行
わない。
【００３０】その後、層間絶縁膜20の表面に形成された
Ｔｉの膜に対して、ホトリソグラフィエッチングを施す
と、Ｔｉの多層配線60が形成される( 図３(c))。即ち、
多層配線60とこの下に作成されたコンタクトプラグ61と
は一体となっており、その材質は何れもＴｉである。
Ｔｉの膜に対して、ホトリソグラフィエッチングを施す
と、Ｔｉの多層配線60が形成される( 図３(c))。即ち、
多層配線60とこの下に作成されたコンタクトプラグ61と
は一体となっており、その材質は何れもＴｉである。
【００３１】更に、層間絶縁膜20の表面を窒素雰囲気中
にさらしてランプアニール等を行い、多層配線60の表面
に対してチッ化を行う（図３(d) ）。
にさらしてランプアニール等を行い、多層配線60の表面
に対してチッ化を行う（図３(d) ）。
【００３２】上記したようにコンタクトプラグ61だけで
なく、多層配線60の材質もＴｉとすることにより、以下
のメリットが得られる。即ち、上記したようにＴｉは化
学的に安定で低抵抗であるので、コンタクトプラグとし
て有利だけでなく、多層配線としても有利である。しか
も多層配線60の表面をチッ化することにより、バリア性
を持たせているので、デバイスの寸法の縮小化に伴って
配線幅が縮小しても、その性能や信頼性の点で問題が生
じることがない。また、アスペクト比が大きくなって
も、良好なコンタクト特性が得られることは上記した通
りである。更に、コンタクトプラグ61と多層配線60とが
Ｔｉの膜作成とエッチングという単純なプロセスにより
作られるので、プロセスの簡略化という点でもメリット
がある。
なく、多層配線60の材質もＴｉとすることにより、以下
のメリットが得られる。即ち、上記したようにＴｉは化
学的に安定で低抵抗であるので、コンタクトプラグとし
て有利だけでなく、多層配線としても有利である。しか
も多層配線60の表面をチッ化することにより、バリア性
を持たせているので、デバイスの寸法の縮小化に伴って
配線幅が縮小しても、その性能や信頼性の点で問題が生
じることがない。また、アスペクト比が大きくなって
も、良好なコンタクト特性が得られることは上記した通
りである。更に、コンタクトプラグ61と多層配線60とが
Ｔｉの膜作成とエッチングという単純なプロセスにより
作られるので、プロセスの簡略化という点でもメリット
がある。
【００３３】次に、半導体装置の多層配線の別の具体例
について説明する。図４は図３と同じく半導体装置の多
層配線を形成する方法を説明するための図であるが、こ
の図を参照して説明する。
について説明する。図４は図３と同じく半導体装置の多
層配線を形成する方法を説明するための図であるが、こ
の図を参照して説明する。
【００３４】図４(d) に示すように多層配線50は図１に
示す場合と同じくＣｕ（又はＡｌ）から構成されている
が、多層配線50の表面及びＴｉのコンタクトプラグ40と
の間が何れもＴｉＮの膜51で覆われている点等が異な
る。
示す場合と同じくＣｕ（又はＡｌ）から構成されている
が、多層配線50の表面及びＴｉのコンタクトプラグ40と
の間が何れもＴｉＮの膜51で覆われている点等が異な
る。
【００３５】このような多層配線50等は以下のプロセス
を経て形成される。まず、Ｓｉ基体10の表面に層間絶縁
膜20を作成し、層間絶縁膜20にコンタクトホール30を形
成する（図４(a))。その後、前処理を行って、層間絶縁
膜20に対してＣＶＤ法又はＰＶＤ法によりＴｉを堆積さ
せると、コンタクトホール30がＴｉで埋まり、コンタク
トプラグ40が形成される( 図４(b) 参照) 。以上のプロ
セスは第１の方法と同じであるので詳しい説明は省略す
る。
を経て形成される。まず、Ｓｉ基体10の表面に層間絶縁
膜20を作成し、層間絶縁膜20にコンタクトホール30を形
成する（図４(a))。その後、前処理を行って、層間絶縁
膜20に対してＣＶＤ法又はＰＶＤ法によりＴｉを堆積さ
せると、コンタクトホール30がＴｉで埋まり、コンタク
トプラグ40が形成される( 図４(b) 参照) 。以上のプロ
セスは第１の方法と同じであるので詳しい説明は省略す
る。
【００３６】その後、層間絶縁膜20の表面を窒素雰囲気
中にさらしてランプアニール等を行い、コンタクトプラ
グ40の上部表面に対してチッ化を行いバリア性を持たせ
る(図4(b)参照) 。その上で、層間絶縁膜20の表面にＰ
ＶＤ法によりＴｉＮの膜、Ｃｕの膜を順次形成する（図
４(c))。
中にさらしてランプアニール等を行い、コンタクトプラ
グ40の上部表面に対してチッ化を行いバリア性を持たせ
る(図4(b)参照) 。その上で、層間絶縁膜20の表面にＰ
ＶＤ法によりＴｉＮの膜、Ｃｕの膜を順次形成する（図
４(c))。
【００３７】そして、ＴｉＮの膜、Ｃｕの膜に対して、
ホトリソグラフィエッチングを施して、コンタクトプラ
グ40の上にＣｕの多層配線50を形成する。このときコン
タクトプラグ40と多層配線50との間には、ＴｉＮの膜が
介在している。その後、ＰＶＤ法によりＣｕの多層配線
50の表面に対してＴｉＮの膜51を形成する（図４(d))。
ホトリソグラフィエッチングを施して、コンタクトプラ
グ40の上にＣｕの多層配線50を形成する。このときコン
タクトプラグ40と多層配線50との間には、ＴｉＮの膜が
介在している。その後、ＰＶＤ法によりＣｕの多層配線
50の表面に対してＴｉＮの膜51を形成する（図４(d))。
【００３８】上記したように、コンタクトプラグ40の上
部表面をチッ化し、しかも多層配線50の表面及びコンタ
クトプラグ40との間にＴｉＮの膜を形成することによ
り、バリア性を持たせているが、第３の方法に比べて更
に良好なバリアとなり得る。それ故、デバイスの寸法の
縮小化に伴って配線幅が縮小しても、その性能や信頼性
の点で問題が生じることがない。
部表面をチッ化し、しかも多層配線50の表面及びコンタ
クトプラグ40との間にＴｉＮの膜を形成することによ
り、バリア性を持たせているが、第３の方法に比べて更
に良好なバリアとなり得る。それ故、デバイスの寸法の
縮小化に伴って配線幅が縮小しても、その性能や信頼性
の点で問題が生じることがない。
【００３９】また、コンタクトプラグ40の材料として化
学的に安定で低抵抗のＴｉを用いる一方、多層配線50と
して信頼性が高く、低抵抗でマイグレーションの強いＣ
ｕを用いており、両者の優れた性質が上手く噛み合うこ
とにより、コンタクトプラグ関しては勿論のこと、多層
配線に関しても、次世代の微細なデバイスに対して十分
対応が可能となる。
学的に安定で低抵抗のＴｉを用いる一方、多層配線50と
して信頼性が高く、低抵抗でマイグレーションの強いＣ
ｕを用いており、両者の優れた性質が上手く噛み合うこ
とにより、コンタクトプラグ関しては勿論のこと、多層
配線に関しても、次世代の微細なデバイスに対して十分
対応が可能となる。
【００４０】なお、本発明は上記実施例に限定されず、
多層配線を単にＴｉとするだけでも従来の場合に比べて
その性能や信頼性の点で良好な結果が得られる。
多層配線を単にＴｉとするだけでも従来の場合に比べて
その性能や信頼性の点で良好な結果が得られる。
【００４１】
【発明の効果】本発明の請求項１、２に係る半導体装置
のコンタクトプラグ及びその形成方法による場合には、
コンタクトプラグの材質として化学的に安定であり低抵
抗であるＴｉが用いられているので、デバイスの寸法の
縮小化に伴って、アスペクト比が大きくなっても、Ｔｉ
の優れた性質により、良好なコンタクト特性が得られ
る。
のコンタクトプラグ及びその形成方法による場合には、
コンタクトプラグの材質として化学的に安定であり低抵
抗であるＴｉが用いられているので、デバイスの寸法の
縮小化に伴って、アスペクト比が大きくなっても、Ｔｉ
の優れた性質により、良好なコンタクト特性が得られ
る。
【００４２】本発明の請求項３に係る半導体装置のコン
タクトプラグ形成方法による場合には、Ｔｉのコンタク
トプラグの形成後、熱処理を施してチッ化及びシリサイ
ド化を行うことにより、コンタクトプラグと多層配線と
の間に絶縁物が生成されることがなく、安定かつ低抵抗
なコンタクト面が形成されので、更に良好なコンタクト
特性が得られる。従って、次世代の微細なデバイスにも
十分に対応可能となる。
タクトプラグ形成方法による場合には、Ｔｉのコンタク
トプラグの形成後、熱処理を施してチッ化及びシリサイ
ド化を行うことにより、コンタクトプラグと多層配線と
の間に絶縁物が生成されることがなく、安定かつ低抵抗
なコンタクト面が形成されので、更に良好なコンタクト
特性が得られる。従って、次世代の微細なデバイスにも
十分に対応可能となる。
【００４３】本発明の請求項４に係る半導体装置の多層
配線による場合には、多層配線の材質として化学的に安
定であり低抵抗であるＴｉが用いられているので、デバ
イスの寸法の縮小化に伴って配線幅が縮小しても、その
性能や信頼性の点で問題を生じることがない。また、本
発明の請求項５に係る半導体装置の多層配線による場合
には、多層配線だけでなくコンタクトプラグをもＴｉと
されているので、上記したようにコンタクト特性をも良
好となるというメリットが得られる。
配線による場合には、多層配線の材質として化学的に安
定であり低抵抗であるＴｉが用いられているので、デバ
イスの寸法の縮小化に伴って配線幅が縮小しても、その
性能や信頼性の点で問題を生じることがない。また、本
発明の請求項５に係る半導体装置の多層配線による場合
には、多層配線だけでなくコンタクトプラグをもＴｉと
されているので、上記したようにコンタクト特性をも良
好となるというメリットが得られる。
【００４４】本発明の請求項６に係る半導体装置の多層
配線形成方法による場合には、コンタクトプラグと多層
配線とがＴｉの膜作成とエッチングという単純なプロセ
スにより作られるので、プロセスの簡略化という点でメ
リットがある。
配線形成方法による場合には、コンタクトプラグと多層
配線とがＴｉの膜作成とエッチングという単純なプロセ
スにより作られるので、プロセスの簡略化という点でメ
リットがある。
【００４５】本発明の請求項７、８に係る半導体装置の
多層配線及びその形成方法による場合には、コンタクト
プラグの材質として化学的に安定であり低抵抗であるＴ
ｉが用いられている一方、多層配線の材質として低抵抗
でマイグレーションの強いＣｕ（又はＡｌ）が用いられ
ているので、両者の優れた性質が上手く噛み合うことに
より、良好なコンタクト特性が得られる。また、多層配
線の表面及びコンタクトプラグとの間にＴｉＮの膜を形
成して、バリア性を持たせたならば、多層配線の性能や
信頼性の点では上記の場合に比較して更に良好となり、
次世代の微細なデバイスに対して十分対応が可能とな
る。
多層配線及びその形成方法による場合には、コンタクト
プラグの材質として化学的に安定であり低抵抗であるＴ
ｉが用いられている一方、多層配線の材質として低抵抗
でマイグレーションの強いＣｕ（又はＡｌ）が用いられ
ているので、両者の優れた性質が上手く噛み合うことに
より、良好なコンタクト特性が得られる。また、多層配
線の表面及びコンタクトプラグとの間にＴｉＮの膜を形
成して、バリア性を持たせたならば、多層配線の性能や
信頼性の点では上記の場合に比較して更に良好となり、
次世代の微細なデバイスに対して十分対応が可能とな
る。
【図１】本発明の半導体装置のコンコクトプラグ及びそ
の形成方法の実施例を説明するための図であって、多層
配線構造をとる半導体装置の１層のみを示したコンタク
トプラグの断面図である。
の形成方法の実施例を説明するための図であって、多層
配線構造をとる半導体装置の１層のみを示したコンタク
トプラグの断面図である。
【図２】上記とは違った実施例を説明するための図であ
って、図１と同じくコンタクトプラグの断面図である。
って、図１と同じくコンタクトプラグの断面図である。
【図３】本発明の半導体装置の多層配線及びその形成方
法の実施例を説明するための図であって、多層配線の形
成過程を示す説明図である。
法の実施例を説明するための図であって、多層配線の形
成過程を示す説明図である。
【図４】上記とは違った実施例を説明するための図であ
って、図３と同じく多層配線の形成過程を示す説明図で
ある。
って、図３と同じく多層配線の形成過程を示す説明図で
ある。
10 Ｓｉ基体 20 層間絶縁膜 30 コンタクトホール 40 コンタクトプラグ 50 多層配線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 服部 弘美 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 福島 信教 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内
Claims (8)
- 【請求項１】 多層配線構造をとる半導体装置におい
て、Ｔｉからなることを特徴とする半導体装置のコンタ
クトプラグ。 - 【請求項２】 請求項１記載のコンタクトプラグを形成
する方法であって、層間絶縁膜にコンタクトホールを形
成した後、ＣＶＤ法又はＰＶＤ法によってコンタクトホ
ールにＴｉを埋めることによりＴｉからなるコンタクト
プラグを形成したことを特徴とする半導体装置のコンタ
クトプラグ形成方法。 - 【請求項３】 請求項２記載の方法により形成されたコ
ンタクトプラグに対して、熱処理を施してチッ化及びシ
リサイド化を行うことにより、上から下にかけてＴｉＮ
x ／Ｔｉ／ＴｉＳｉy 又はＴｉＮx ／ＴｉＳｉy （ｘ、
ｙは実数）の層構造を有するコンタクトプラグを形成し
たことを特徴とする半導体装置のコンタクトプラグ形成
方法。 - 【請求項４】 多層配線構造をとる半導体装置におい
て、Ｔｉからなることを特徴とする半導体装置の多層配
線。 - 【請求項５】 多層配線構造をとる半導体装置におい
て、Ｔｉのコンタクトプラグの上に当該コンタクトプラ
グと一体となった多層配線が形成してあることを特徴と
する半導体装置の多層配線。 - 【請求項６】 請求項５記載のコンタクトプラグ及び多
層配線を形成する方法であって、層間絶縁膜にコンタク
トホールを形成した後、ＣＶＤ法又はＰＶＤ法によって
コンタクトホールにＴｉを埋めてコンタクトプラグを形
成するとともに前記層間絶縁膜上にＴｉの膜を形成し、
当該Ｔｉの膜に対してエッチングを施すことにより多層
配線を形成したことを特徴とする半導体装置の多層配線
形成方法。 - 【請求項７】 多層配線構造をとる半導体装置におい
て、Ｔｉのコンタクトプラグの上にＣｕ又はＡｌの多層
配線を形成してあることを特徴とする半導体装置の多層
配線。 - 【請求項８】 請求項７記載のコンタクトプラグ及び多
層配線を形成する方法であって、層間絶縁膜にコンタク
トホールを形成した後、ＣＶＤ法又はＰＶＤ法によって
コンタクトホールにＴｉを埋めることによりコンタクト
プラグを形成し、ＣＶＤ法又はＰＶＤ法により前記層間
絶縁膜上にＴｉＮとＣｕ又はＡｌとの膜を夫々形成した
後、当該膜に対してエッチングを施すことにより多層配
線を形成したことを特徴とする半導体装置の多層配線形
成方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3349083A JP2827063B2 (ja) | 1991-12-05 | 1991-12-05 | 半導体装置のコンタクトプラグ形成方法、半導体装置の多層配線の形成方法及び半導体装置 |
| US07/983,438 US5312774A (en) | 1991-12-05 | 1992-12-03 | Method for manufacturing a semiconductor device comprising titanium |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3349083A JP2827063B2 (ja) | 1991-12-05 | 1991-12-05 | 半導体装置のコンタクトプラグ形成方法、半導体装置の多層配線の形成方法及び半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05160273A true JPH05160273A (ja) | 1993-06-25 |
| JP2827063B2 JP2827063B2 (ja) | 1998-11-18 |
Family
ID=18401378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3349083A Expired - Fee Related JP2827063B2 (ja) | 1991-12-05 | 1991-12-05 | 半導体装置のコンタクトプラグ形成方法、半導体装置の多層配線の形成方法及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2827063B2 (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6066450A (ja) * | 1983-09-21 | 1985-04-16 | Seiko Epson Corp | 多層配線 |
| JPS6473743A (en) * | 1987-09-16 | 1989-03-20 | Hitachi Ltd | Method of filling through hole and semiconductor device using same |
| JPH04279046A (ja) * | 1991-01-11 | 1992-10-05 | Fuji Xerox Co Ltd | 多層配線の形成方法 |
| JPH04280453A (ja) * | 1991-03-08 | 1992-10-06 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JPH04370955A (ja) * | 1991-06-20 | 1992-12-24 | Seiko Epson Corp | 集積回路の配線法 |
-
1991
- 1991-12-05 JP JP3349083A patent/JP2827063B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6066450A (ja) * | 1983-09-21 | 1985-04-16 | Seiko Epson Corp | 多層配線 |
| JPS6473743A (en) * | 1987-09-16 | 1989-03-20 | Hitachi Ltd | Method of filling through hole and semiconductor device using same |
| JPH04279046A (ja) * | 1991-01-11 | 1992-10-05 | Fuji Xerox Co Ltd | 多層配線の形成方法 |
| JPH04280453A (ja) * | 1991-03-08 | 1992-10-06 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JPH04370955A (ja) * | 1991-06-20 | 1992-12-24 | Seiko Epson Corp | 集積回路の配線法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2827063B2 (ja) | 1998-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100347743B1 (ko) | 무기 장벽 박막의 부착성 증대 방법 | |
| JP4191900B2 (ja) | 半導体装置のタングステンコンタクトプラグの形成方法 | |
| KR0147682B1 (ko) | 반도체 소자의 금속배선 제조방법 | |
| JP2000082741A (ja) | フッ素含有誘電体を集積するための方法および材料 | |
| US5332693A (en) | Method for manufacturing aluminum wired layer for interconnecting device to device in a semiconductor device | |
| JP2010511299A (ja) | 二重ライナ・キャッピング層の相互接続構造の半導体デバイス及びその製造方法 | |
| JP3244058B2 (ja) | 半導体装置の製造方法 | |
| KR100596794B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| CN1819177A (zh) | 半导体器件的金属互连及其形成方法 | |
| JPH05504446A (ja) | ポリイミド絶縁材を用いた半導体相互接続構造 | |
| JPH05160273A (ja) | 半導体装置のコンタクトプラグ及びその形成方法、半導体装置の多層配線及びその形成方法 | |
| JP4457884B2 (ja) | 半導体装置 | |
| JPH07283318A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH05243226A (ja) | 半導体装置の製造方法 | |
| JP2606080B2 (ja) | 半導体装置の製造方法 | |
| KR100210853B1 (ko) | 반도체 소자의 전도선 및 그 제조방법 | |
| KR100248620B1 (ko) | 반도체장치의 배선 형성 방법 | |
| KR20000027278A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100318686B1 (ko) | 반도체 장치의 다층 게이트 전극 및 그 제조 방법 | |
| JP2904165B2 (ja) | 半導体装置の製造方法 | |
| TW423139B (en) | Method for forming barrier layer on copper surface | |
| JPH05291410A (ja) | 半導体装置の製造方法 | |
| JPH1027797A (ja) | Ａｌ／Ｔｉ積層配線およびその形成方法 | |
| JPH06267888A (ja) | 半導体装置の製造方法 | |
| JPH11260823A (ja) | 集積回路の多層配線構造と多層配線形成法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20080918 |
|
| LAPS | Cancellation because of no payment of annual fees |