JPH1027797A - Ａｌ／Ｔｉ積層配線およびその形成方法 - Google Patents
Ａｌ／Ｔｉ積層配線およびその形成方法Info
- Publication number
- JPH1027797A JPH1027797A JP8180926A JP18092696A JPH1027797A JP H1027797 A JPH1027797 A JP H1027797A JP 8180926 A JP8180926 A JP 8180926A JP 18092696 A JP18092696 A JP 18092696A JP H1027797 A JPH1027797 A JP H1027797A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- concentration
- laminated wiring
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Other Surface Treatments For Metallic Materials (AREA)
Abstract
(57)【要約】
【課題】 下地11上に、Ｔｉ（チタン）層13と、Ａｌ
（アルミニウム）またはＡｌ合金からなるＡｌ層15とを
この順に具えたＡｌ／Ｔｉ積層配線17において、Ｔｉと
Ａｌとの反応を抑制出来かつピンホール発生も防止出来
るＡｌ／Ｔｉ積層配線を提供する。 【解決手段】 Ａｌ層15は、Ｔｉ層13の近傍部分15a に
ＴｉとＡｌとの界面反応を抑制し得る濃度でＳｉ（シリ
コン）を含有している。しかも、該近傍部分15aより上
側のＡｌ層部分15b のＳｉ濃度が最大でも該上側のＡｌ
層部分15にピンホールを発生させる濃度より低い濃度と
なっている。
（アルミニウム）またはＡｌ合金からなるＡｌ層15とを
この順に具えたＡｌ／Ｔｉ積層配線17において、Ｔｉと
Ａｌとの反応を抑制出来かつピンホール発生も防止出来
るＡｌ／Ｔｉ積層配線を提供する。 【解決手段】 Ａｌ層15は、Ｔｉ層13の近傍部分15a に
ＴｉとＡｌとの界面反応を抑制し得る濃度でＳｉ（シリ
コン）を含有している。しかも、該近傍部分15aより上
側のＡｌ層部分15b のＳｉ濃度が最大でも該上側のＡｌ
層部分15にピンホールを発生させる濃度より低い濃度と
なっている。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置の配
線等として多用されるＡｌ／Ｔｉ積層配線の構造とその
形成方法とに関するものである。
線等として多用されるＡｌ／Ｔｉ積層配線の構造とその
形成方法とに関するものである。
【０００２】
【従来の技術】優れたエレクトロマイグレーション（Ｅ
Ｍ）耐性を示す配線として、Ａｌ／Ｔｉ積層配線があ
る。Ｔｉ（通常は(002) 面に配向する）上に形成したＡ
ｌが(111) 面に強配向するため、およびＡｌ層中に微量
のＴｉが入り込んで配線を強化するため、ＥＭ耐性が向
上すると考えられている。しかしＴｉ層とＡｌ層とを単
に積層した構造であると、４００℃以上の熱処理（半導
体装置の製造工程中で多々ある熱処理）により両者の界
面で両者が反応し、配線抵抗が増加することが知られて
いる（例えば文献Ｉ：アフ゜ライト゛ フィシ゛ックス レタース゛ (Appl.Ph
ys.Lett.),vol.23,No.2,15,p.99(1973) や文献II：シ゛ャー
ナル オフ゛ アフ゜アイト゛ フィシ゛ックス(J.Appl.Phys.),69(7),p.3907
(1991)）。そこでＡｌ／Ｔｉ積層配線におけるＡｌ層と
してＳｉを含有したＡｌ層が用いられている。Ｓｉを含
有させることによりＴｉとＡｌとの反応を抑制できるか
らである（例えばこの出願の出願人に係る文献III:エクステ
ンテ゛ィト゛アフ゛ストラクツ オフ゛ サ゛ 1994 インターナショナル カンファレンス オン ソリ
ット゛ ステート テ゛ハ゛イセス゛ マテリアルス゛,ヨコハマ(Extended Abstracts
of the 1994 International Conference on Solid Stat
e Devices and Materials,Yokohama),1994,pp.952-95
4))。また、後に図１１を用いて説明する実験結果参
照）。
Ｍ）耐性を示す配線として、Ａｌ／Ｔｉ積層配線があ
る。Ｔｉ（通常は(002) 面に配向する）上に形成したＡ
ｌが(111) 面に強配向するため、およびＡｌ層中に微量
のＴｉが入り込んで配線を強化するため、ＥＭ耐性が向
上すると考えられている。しかしＴｉ層とＡｌ層とを単
に積層した構造であると、４００℃以上の熱処理（半導
体装置の製造工程中で多々ある熱処理）により両者の界
面で両者が反応し、配線抵抗が増加することが知られて
いる（例えば文献Ｉ：アフ゜ライト゛ フィシ゛ックス レタース゛ (Appl.Ph
ys.Lett.),vol.23,No.2,15,p.99(1973) や文献II：シ゛ャー
ナル オフ゛ アフ゜アイト゛ フィシ゛ックス(J.Appl.Phys.),69(7),p.3907
(1991)）。そこでＡｌ／Ｔｉ積層配線におけるＡｌ層と
してＳｉを含有したＡｌ層が用いられている。Ｓｉを含
有させることによりＴｉとＡｌとの反応を抑制できるか
らである（例えばこの出願の出願人に係る文献III:エクステ
ンテ゛ィト゛アフ゛ストラクツ オフ゛ サ゛ 1994 インターナショナル カンファレンス オン ソリ
ット゛ ステート テ゛ハ゛イセス゛ マテリアルス゛,ヨコハマ(Extended Abstracts
of the 1994 International Conference on Solid Stat
e Devices and Materials,Yokohama),1994,pp.952-95
4))。また、後に図１１を用いて説明する実験結果参
照）。
【０００３】
【発明が解決しようとする課題】しかしながら、この出
願に係る発明者の詳細な研究によれば、Ａｌ／Ｔｉ積層
配線におけるＡｌ層中にＳｉを含有させた場合、Ｓｉの
濃度いかんによってはＡｌ層にピンホールが生じること
が明らかになった。以下、詳細に説明する。
願に係る発明者の詳細な研究によれば、Ａｌ／Ｔｉ積層
配線におけるＡｌ層中にＳｉを含有させた場合、Ｓｉの
濃度いかんによってはＡｌ層にピンホールが生じること
が明らかになった。以下、詳細に説明する。
【０００４】表面にＢＰＳＧ(Boro-Phospho silicate g
lass) 膜が形成されたシリコン基板の該ＢＰＳＧ膜上
に、膜厚が５０ｎｍのＴｉ層と、膜厚が５００ｎｍのＡ
ｌ層（詳細は後述する。）とをスパッタ法により連続的
に形成して、評価用試料を用意した。ただし、Ａｌ層
を、：Ａｌ−Ｃｕ層（すなわちＳｉ含有率０のＡｌ−
Ｃｕ合金層）、：Ａｌ−０．３％Ｓｉ−Ｃｕ層、：
Ａｌ−０．５％Ｓｉ−Ｃｕ層、：Ａｌ−０．８％Ｓｉ
−Ｃｕ層、：Ａｌ−２．０％−Ｃｕ層でそれぞれ構成
した５水準の試料を用意した。ここで、Ａｌ−０．３％
やＡｌ−０．５％などの意味は、Ａｌに対し０．３重量
％とか０．５重量％とかの割合でＳｉを含有させている
という意味である。なお、スパッタ時の成膜条件は次の
通りとした。Ｔｉ層の成膜温度、成膜圧力およびパワー
は、１００℃、３ｍＴｏｒｒおよび１ＫＷとした。また
Ａｌ層の成膜温度、成膜圧力およびパワーは、２５０
℃、２ｍＴｏｒｒおよび９ＫＷとした。
lass) 膜が形成されたシリコン基板の該ＢＰＳＧ膜上
に、膜厚が５０ｎｍのＴｉ層と、膜厚が５００ｎｍのＡ
ｌ層（詳細は後述する。）とをスパッタ法により連続的
に形成して、評価用試料を用意した。ただし、Ａｌ層
を、：Ａｌ−Ｃｕ層（すなわちＳｉ含有率０のＡｌ−
Ｃｕ合金層）、：Ａｌ−０．３％Ｓｉ−Ｃｕ層、：
Ａｌ−０．５％Ｓｉ−Ｃｕ層、：Ａｌ−０．８％Ｓｉ
−Ｃｕ層、：Ａｌ−２．０％−Ｃｕ層でそれぞれ構成
した５水準の試料を用意した。ここで、Ａｌ−０．３％
やＡｌ−０．５％などの意味は、Ａｌに対し０．３重量
％とか０．５重量％とかの割合でＳｉを含有させている
という意味である。なお、スパッタ時の成膜条件は次の
通りとした。Ｔｉ層の成膜温度、成膜圧力およびパワー
は、１００℃、３ｍＴｏｒｒおよび１ＫＷとした。また
Ａｌ層の成膜温度、成膜圧力およびパワーは、２５０
℃、２ｍＴｏｒｒおよび９ＫＷとした。
【０００５】上記のごとく用意した各水準の試料の表面
をａｓ−ｄｅｐｏの状態において走査型電子顕微鏡（Ｓ
ＥＭ）により観察しかつ写真を撮影した。ここでは約１
２，０００倍のＳＥＭ写真をそれぞれ撮影した。そして
各写真中の５２５μｍ2 の面積に当たる領域中にピンホ
ールが出現しているか否かを測定した。ただしここでは
直径が約０．０５μｍより大きいピンホール数を、各水
準の試料についてそれぞれ測定した。測定結果の一部と
してＳｉ濃度を０．３重量％、０．５重量％、０．８重
量％とした水準それぞれのピンホール数を図９に棒グラ
フ化して示した。この図９から、Ｓｉ濃度を０．３重量
％としたＡｌ層を有したＡｌ／Ｔｉ積層配線では、ピン
ホールは認められないが、Ｓｉ濃度を０．５重量％以上
としたＡｌ層を有したＡｌ／Ｔｉ積層配線ではピンホー
ルが多数認められることが分かる。また図１０（Ａ）に
はＳｉ濃度を０．８重量％すなわちＡｌ−０．８重量％
Ｓｉ−Ｃｕ／Ｔｉ層を有したＡｌ／Ｔｉ積層配線の表面
ＳＥＭ写真を模写した図を、また、図１０（Ｂ）にはＳ
ｉ濃度が０すなわちＡｌ−Ｃｕ層を有したＡｌ−Ｃｕ／
Ｔｉ積層配線の表面ＳＥＭ写真を模写した図をそれぞれ
示す。図１０（Ａ）ではピンホールＰが認められるが、
後者ではピンホールが認められない。また各水準の試料
を、それぞれ、約４１０℃、４５０℃、５００℃の温度
の窒素雰囲気中にて３０分間熱処理した場合も、ピンホ
ールの発生の状況はａｓ−ｄｅｐｏ時と実質的に変化は
なかった。これらのことから、Ａｌ／Ｔｉ積層配線にお
けるＡｌ層中のＳｉ濃度いかんによってはＡｌ層にピン
ホールが発生することが理解出来る。
をａｓ−ｄｅｐｏの状態において走査型電子顕微鏡（Ｓ
ＥＭ）により観察しかつ写真を撮影した。ここでは約１
２，０００倍のＳＥＭ写真をそれぞれ撮影した。そして
各写真中の５２５μｍ2 の面積に当たる領域中にピンホ
ールが出現しているか否かを測定した。ただしここでは
直径が約０．０５μｍより大きいピンホール数を、各水
準の試料についてそれぞれ測定した。測定結果の一部と
してＳｉ濃度を０．３重量％、０．５重量％、０．８重
量％とした水準それぞれのピンホール数を図９に棒グラ
フ化して示した。この図９から、Ｓｉ濃度を０．３重量
％としたＡｌ層を有したＡｌ／Ｔｉ積層配線では、ピン
ホールは認められないが、Ｓｉ濃度を０．５重量％以上
としたＡｌ層を有したＡｌ／Ｔｉ積層配線ではピンホー
ルが多数認められることが分かる。また図１０（Ａ）に
はＳｉ濃度を０．８重量％すなわちＡｌ−０．８重量％
Ｓｉ−Ｃｕ／Ｔｉ層を有したＡｌ／Ｔｉ積層配線の表面
ＳＥＭ写真を模写した図を、また、図１０（Ｂ）にはＳ
ｉ濃度が０すなわちＡｌ−Ｃｕ層を有したＡｌ−Ｃｕ／
Ｔｉ積層配線の表面ＳＥＭ写真を模写した図をそれぞれ
示す。図１０（Ａ）ではピンホールＰが認められるが、
後者ではピンホールが認められない。また各水準の試料
を、それぞれ、約４１０℃、４５０℃、５００℃の温度
の窒素雰囲気中にて３０分間熱処理した場合も、ピンホ
ールの発生の状況はａｓ−ｄｅｐｏ時と実質的に変化は
なかった。これらのことから、Ａｌ／Ｔｉ積層配線にお
けるＡｌ層中のＳｉ濃度いかんによってはＡｌ層にピン
ホールが発生することが理解出来る。
【０００６】このピンホールはボイド発生の原因になる
と考えられ、ひいてはエレクトロマイグレーション耐性
を低下させる原因になると懸念される。半導体装置の微
細化が進むにつれて配線が微細化されればされる程、そ
の懸念はさらに高まる。
と考えられ、ひいてはエレクトロマイグレーション耐性
を低下させる原因になると懸念される。半導体装置の微
細化が進むにつれて配線が微細化されればされる程、そ
の懸念はさらに高まる。
【０００７】これを回避するにはＡｌ層中にＳｉを含有
させないか、含有させるとしても、Ｓｉ含有量をＡｌ層
にピンホールを発生させる量より少ない量（図９を用い
て説明した実験結果の例でいえば最大でも０．３重量
％）とすれば良いと考えられる。しかし、そうすると、
既に説明したようにまた以下に図１１を用いて詳細に説
明するように、ＴｉとＡｌとの反応に起因する配線抵抗
の低下が生じてしまう。図１１は上述のピンホールの発
生有無の実験で用いた５つの水準の試料のａｓ−ｄｅｐ
ｏ時のシート抵抗Ｒ0 と、上記の約４１０℃、４５０
℃、５００℃の各熱処理後の各試料のシート抵抗とか
ら、シート抵抗の変化率ΔＲ／Ｒ0 を求めて、該変化率
を熱処理温度に対しプロットした図である。この図１１
において、黒丸印による特性はＡｌ／Ｔｉ積層配線にお
けるＡｌ層がＡｌ−Ｃｕ層のもの、白丸印による特性は
同、Ａｌ−０．３％Ｓｉ−Ｃｕ層のもの、黒角印による
特性は同、Ａｌ−０．５％Ｓｉ−Ｃｕ層のもの、白角印
による特性は同、Ａｌ−０．８％Ｓｉ−Ｃｕ層、白三角
印による特性は同、Ａｌ−２．０％Ｓｉ−Ｃｕ層のもの
である。
させないか、含有させるとしても、Ｓｉ含有量をＡｌ層
にピンホールを発生させる量より少ない量（図９を用い
て説明した実験結果の例でいえば最大でも０．３重量
％）とすれば良いと考えられる。しかし、そうすると、
既に説明したようにまた以下に図１１を用いて詳細に説
明するように、ＴｉとＡｌとの反応に起因する配線抵抗
の低下が生じてしまう。図１１は上述のピンホールの発
生有無の実験で用いた５つの水準の試料のａｓ−ｄｅｐ
ｏ時のシート抵抗Ｒ0 と、上記の約４１０℃、４５０
℃、５００℃の各熱処理後の各試料のシート抵抗とか
ら、シート抵抗の変化率ΔＲ／Ｒ0 を求めて、該変化率
を熱処理温度に対しプロットした図である。この図１１
において、黒丸印による特性はＡｌ／Ｔｉ積層配線にお
けるＡｌ層がＡｌ−Ｃｕ層のもの、白丸印による特性は
同、Ａｌ−０．３％Ｓｉ−Ｃｕ層のもの、黒角印による
特性は同、Ａｌ−０．５％Ｓｉ−Ｃｕ層のもの、白角印
による特性は同、Ａｌ−０．８％Ｓｉ−Ｃｕ層、白三角
印による特性は同、Ａｌ−２．０％Ｓｉ−Ｃｕ層のもの
である。
【０００８】この図１１の結果の例でいえば、Ｓｉ濃度
を０．３重量％としたＡｌ層を有するＡｌ／Ｔｉ配線で
は、熱処理前後でシート抵抗変化はまだまだ大きい。こ
れに対しＳｉ濃度を０．８重量％とか、２．０重量％と
したＡｌ層を有するＡｌ／Ｔｉ配線では熱処理前後でシ
ート抵抗変化がほぼ同等となっている。これからして、
この実験結果の例では、ＴｉとＡｌとの反応に起因する
配線抵抗の増加を抑制するにはＡｌ層に少なくとも０．
８重量％の濃度でＳｉを含有させるのが好ましいといえ
る。しかしそうしたのではピンホールの発生を防止でき
ない。
を０．３重量％としたＡｌ層を有するＡｌ／Ｔｉ配線で
は、熱処理前後でシート抵抗変化はまだまだ大きい。こ
れに対しＳｉ濃度を０．８重量％とか、２．０重量％と
したＡｌ層を有するＡｌ／Ｔｉ配線では熱処理前後でシ
ート抵抗変化がほぼ同等となっている。これからして、
この実験結果の例では、ＴｉとＡｌとの反応に起因する
配線抵抗の増加を抑制するにはＡｌ層に少なくとも０．
８重量％の濃度でＳｉを含有させるのが好ましいといえ
る。しかしそうしたのではピンホールの発生を防止でき
ない。
【０００９】ＴｉとＡｌとの反応を防止出来、しかも、
Ａｌ層でのピンホール発生を防止出来る構造を有したＡ
ｌ／Ｔｉ積層配線が望まれる。また、このようなＡｌ／
Ｔｉ積層配線を簡易に形成できる方法が望まれる。
Ａｌ層でのピンホール発生を防止出来る構造を有したＡ
ｌ／Ｔｉ積層配線が望まれる。また、このようなＡｌ／
Ｔｉ積層配線を簡易に形成できる方法が望まれる。
【００１０】
【課題を解決するための手段】そこで、この発明によれ
ば、下地上に、Ｔｉ（チタン）層と、Ａｌ（アルミニウ
ム）またはＡｌ合金からなるＡｌ層とをこの順に具えた
Ａｌ／Ｔｉ積層配線において、前記Ａｌ層は、Ｔｉ層の
近傍部分にＴｉとＡｌとの界面反応を抑制し得る濃度で
Ｓｉ（シリコン）を含有し、かつ、該近傍部分より上側
の部分のＳｉ濃度が最大でも該上側のＡｌ層部分にピン
ホールを発生させる濃度より低い濃度となっていること
を特徴とする。
ば、下地上に、Ｔｉ（チタン）層と、Ａｌ（アルミニウ
ム）またはＡｌ合金からなるＡｌ層とをこの順に具えた
Ａｌ／Ｔｉ積層配線において、前記Ａｌ層は、Ｔｉ層の
近傍部分にＴｉとＡｌとの界面反応を抑制し得る濃度で
Ｓｉ（シリコン）を含有し、かつ、該近傍部分より上側
の部分のＳｉ濃度が最大でも該上側のＡｌ層部分にピン
ホールを発生させる濃度より低い濃度となっていること
を特徴とする。
【００１１】この発明によれば、Ａｌ／Ｔｉ積層配線で
あって、ＴｉとＡｌとの反応を抑制するに必要な部分に
のみＳｉを必要量含有し、それ以外の部分はＳｉを極力
含有していない（含有しない場合も含む）構造のＡｌ層
を有したＡｌ／Ｔｉ積層配線が得られる。そのため、Ｔ
ｉとＡｌとの反応を防止出来かつピンホール発生も防止
出来るＡｌ／Ｔｉ積層配線が実現される。
あって、ＴｉとＡｌとの反応を抑制するに必要な部分に
のみＳｉを必要量含有し、それ以外の部分はＳｉを極力
含有していない（含有しない場合も含む）構造のＡｌ層
を有したＡｌ／Ｔｉ積層配線が得られる。そのため、Ｔ
ｉとＡｌとの反応を防止出来かつピンホール発生も防止
出来るＡｌ／Ｔｉ積層配線が実現される。
【００１２】なお、この発明の実施に当たり、前記上側
のＡｌ層部分のＳｉ濃度は最大でも０．３重量％とする
のが良いと考える。図９を用いて説明した実験結果から
みて、このようにＳｉ濃度の上限を設けておけば、Ａｌ
層でのピンホール発生を防止出来ると考えられるからで
ある。また、前記上側のＡｌ層部分の厚さを、Ｔｉ層の
近傍部分のＡｌ層部分の厚さより、厚くしておくのが好
適である。なぜなら、Ｔｉ層の近傍のＡｌ層部分はそれ
が厚すぎてはそれがＡｌ層に占める割合が多くなってピ
ンホール発生の危険を高めるので比較的薄くすることに
なる。このようなとき、前記上側のＡｌ層部分の厚さが
Ｔｉ層の近傍部分のＡｌ層部分の厚さより薄いと、：
Ｔｉ層の近傍部分に含まれるＳｉの影響を上側のＡｌ層
部分は受け易くなると考えられ、そのためピンホール発
生につながる危険が生じ易いと考えられるし、：Ａｌ
／Ｔｉ積層配線の総合の膜厚が薄くなるので配線抵抗が
大きくなってしまうと考えられるからである。また、Ｔ
ｉ層の近傍のＡｌ層部分のＳｉ濃度すなわちＴｉとＡｌ
との反応を抑制し得るＳｉ濃度をどの程度とするかにつ
いては、配線抵抗変化をどの程度許容するか等を考慮し
かつなるべく低い濃度とするのが良い。これに限られな
いが、図１１を用いて説明した実験の例で考えれば、Ｓ
ｉ濃度が０．８重量％を越えると、抵抗変化抑制効果は
ほぼ飽和しているといえるので（Ｓｉ濃度が０．８重量
％の水準と２．０重量％水準とでほぼ同等の抵抗変化率
を示しているので）、０．８重量％を越えてなるべく少
ない濃度とするのが良いと考える。
のＡｌ層部分のＳｉ濃度は最大でも０．３重量％とする
のが良いと考える。図９を用いて説明した実験結果から
みて、このようにＳｉ濃度の上限を設けておけば、Ａｌ
層でのピンホール発生を防止出来ると考えられるからで
ある。また、前記上側のＡｌ層部分の厚さを、Ｔｉ層の
近傍部分のＡｌ層部分の厚さより、厚くしておくのが好
適である。なぜなら、Ｔｉ層の近傍のＡｌ層部分はそれ
が厚すぎてはそれがＡｌ層に占める割合が多くなってピ
ンホール発生の危険を高めるので比較的薄くすることに
なる。このようなとき、前記上側のＡｌ層部分の厚さが
Ｔｉ層の近傍部分のＡｌ層部分の厚さより薄いと、：
Ｔｉ層の近傍部分に含まれるＳｉの影響を上側のＡｌ層
部分は受け易くなると考えられ、そのためピンホール発
生につながる危険が生じ易いと考えられるし、：Ａｌ
／Ｔｉ積層配線の総合の膜厚が薄くなるので配線抵抗が
大きくなってしまうと考えられるからである。また、Ｔ
ｉ層の近傍のＡｌ層部分のＳｉ濃度すなわちＴｉとＡｌ
との反応を抑制し得るＳｉ濃度をどの程度とするかにつ
いては、配線抵抗変化をどの程度許容するか等を考慮し
かつなるべく低い濃度とするのが良い。これに限られな
いが、図１１を用いて説明した実験の例で考えれば、Ｓ
ｉ濃度が０．８重量％を越えると、抵抗変化抑制効果は
ほぼ飽和しているといえるので（Ｓｉ濃度が０．８重量
％の水準と２．０重量％水準とでほぼ同等の抵抗変化率
を示しているので）、０．８重量％を越えてなるべく少
ない濃度とするのが良いと考える。
【００１３】また、Ａｌ／Ｔｉ積層配線の形成方法の発
明によれば、下地上にＴｉ層を形成する工程と、該Ｔｉ
層上にＡｌまたはＡｌ合金からなるＡｌ層を形成する工
程とを含むＡｌ／Ｔｉ積層配線の形成方法において、前
記Ａｌ層は、Ａｌ層中にＴｉとＡｌとの界面反応を抑制
し得る濃度でＳｉが含有されるような条件でＡｌ層を形
成する第１の工程と、Ａｌ層中にＳｉが実質的に含まれ
ないか或はＳｉ濃度が最大でもＡｌ層にピンホールを発
生させる濃度より低い濃度となるような条件でＡｌ層を
形成する第２の工程とを、真空下で連続的に実施するこ
とで形成することを特徴とする。ここで真空下とは、第
１の工程で形成したＡｌ層を酸化させることなく第２の
工程に送る趣旨である。
明によれば、下地上にＴｉ層を形成する工程と、該Ｔｉ
層上にＡｌまたはＡｌ合金からなるＡｌ層を形成する工
程とを含むＡｌ／Ｔｉ積層配線の形成方法において、前
記Ａｌ層は、Ａｌ層中にＴｉとＡｌとの界面反応を抑制
し得る濃度でＳｉが含有されるような条件でＡｌ層を形
成する第１の工程と、Ａｌ層中にＳｉが実質的に含まれ
ないか或はＳｉ濃度が最大でもＡｌ層にピンホールを発
生させる濃度より低い濃度となるような条件でＡｌ層を
形成する第２の工程とを、真空下で連続的に実施するこ
とで形成することを特徴とする。ここで真空下とは、第
１の工程で形成したＡｌ層を酸化させることなく第２の
工程に送る趣旨である。
【００１４】このような方法の一例としては、Ｓｉを所
定量含有したＡｌターゲーットを設置してある第１の成
膜室とＳｉを含有しないか所定量以下含有したターゲッ
トを設置してある第２の成膜室とを少なくとも有し、か
つ、これら成膜室間を試料を大気に曝すことなく行き来
させることが出来る搬送機構とを有したスパッタ装置を
用いる方法が挙げられる。また、より簡便な方法として
次の様な方法も挙げられる。
定量含有したＡｌターゲーットを設置してある第１の成
膜室とＳｉを含有しないか所定量以下含有したターゲッ
トを設置してある第２の成膜室とを少なくとも有し、か
つ、これら成膜室間を試料を大気に曝すことなく行き来
させることが出来る搬送機構とを有したスパッタ装置を
用いる方法が挙げられる。また、より簡便な方法として
次の様な方法も挙げられる。
【００１５】すなわち、下地上にＴｉ層を形成する工程
と、該Ｔｉ層上にＡｌまたはＡｌ合金からなるＡｌ層を
形成する工程とを具えるＡｌ／Ｔｉ積層配線の形成方法
において、前記Ａｌ層の形成は、同一成膜室内にて、か
つ、Ｓｉを含まないターゲットまたはＳｉを含んでもＡ
ｌ層にピンホールを発生させる濃度より低い濃度でＳｉ
を含むターゲットを用いたスパッタ法であって、しか
も、スパッタガスとして不活性ガスとシラン系ガスとの
混合ガスであって形成されるＡｌ層中のＳｉ濃度がＴｉ
とＡｌとの界面反応を抑制し得る濃度となるようシラン
系ガスを含む混合ガスを用いＡｌ層を形成する第１の工
程と、スパッタガスとして不活性ガスを用いＡｌ層を形
成する第２の工程とを成膜室の真空を破壊することなく
連続的に実施するスパッタ法により行なうという方法で
ある。
と、該Ｔｉ層上にＡｌまたはＡｌ合金からなるＡｌ層を
形成する工程とを具えるＡｌ／Ｔｉ積層配線の形成方法
において、前記Ａｌ層の形成は、同一成膜室内にて、か
つ、Ｓｉを含まないターゲットまたはＳｉを含んでもＡ
ｌ層にピンホールを発生させる濃度より低い濃度でＳｉ
を含むターゲットを用いたスパッタ法であって、しか
も、スパッタガスとして不活性ガスとシラン系ガスとの
混合ガスであって形成されるＡｌ層中のＳｉ濃度がＴｉ
とＡｌとの界面反応を抑制し得る濃度となるようシラン
系ガスを含む混合ガスを用いＡｌ層を形成する第１の工
程と、スパッタガスとして不活性ガスを用いＡｌ層を形
成する第２の工程とを成膜室の真空を破壊することなく
連続的に実施するスパッタ法により行なうという方法で
ある。
【００１６】この方法によれば、Ａｌ層の形成に必要な
成膜室およびターゲーットはそれぞれ１つで済む。その
ため、多数の成膜室を用いる場合より低価格のプロセス
が実現される。
成膜室およびターゲーットはそれぞれ１つで済む。その
ため、多数の成膜室を用いる場合より低価格のプロセス
が実現される。
【００１７】
【発明の実施の形態】以下、図面を参照してこの発明の
Ａｌ／Ｔｉ積層配線およびその形成方法の実施の形態に
ついて説明する。なお説明に用いる各図はこの発明を理
解出来る程度に各構成成分の寸法、形状および配置関係
を概略的に示してある。また、各図において同様な構成
成分については同一の番号を付して示しその重複する説
明を省略する。
Ａｌ／Ｔｉ積層配線およびその形成方法の実施の形態に
ついて説明する。なお説明に用いる各図はこの発明を理
解出来る程度に各構成成分の寸法、形状および配置関係
を概略的に示してある。また、各図において同様な構成
成分については同一の番号を付して示しその重複する説
明を省略する。
【００１８】１．第１の実施の形態 先ず図１〜図４を参照して第１の実施の形態について説
明する。ここで、図１は第１の実施の形態のＡｌ／Ｔｉ
積層配線の構造を模式的に示した断面図である。この図
１において１１はＡｌ／Ｔｉ積層配線が形成される任意
の下地、１３はＴｉ層、１５はＡｌ層、１５ａはＴｉ層
の近傍のＡｌ層部分、１５ｂはそれより上側のＡｌ層部
分、１７はこの発明に係るＡｌ／Ｔｉ積層配線である。
Ｔｉ層の近傍のＡｌ層部分１５ａは、ＴｉとＡｌとの界
面反応を抑制し得る濃度でＳｉ（シリコン）を含有して
いる部分である。上側のＡｌ層部分１５ｂは、Ｓｉ濃度
が最大でも該上側のＡｌ層部分１５ｂにピンホールを発
生させる濃度より低い濃度となっている部分である（Ｓ
ｉ濃度がゼロの場合があっても良い。）。
明する。ここで、図１は第１の実施の形態のＡｌ／Ｔｉ
積層配線の構造を模式的に示した断面図である。この図
１において１１はＡｌ／Ｔｉ積層配線が形成される任意
の下地、１３はＴｉ層、１５はＡｌ層、１５ａはＴｉ層
の近傍のＡｌ層部分、１５ｂはそれより上側のＡｌ層部
分、１７はこの発明に係るＡｌ／Ｔｉ積層配線である。
Ｔｉ層の近傍のＡｌ層部分１５ａは、ＴｉとＡｌとの界
面反応を抑制し得る濃度でＳｉ（シリコン）を含有して
いる部分である。上側のＡｌ層部分１５ｂは、Ｓｉ濃度
が最大でも該上側のＡｌ層部分１５ｂにピンホールを発
生させる濃度より低い濃度となっている部分である（Ｓ
ｉ濃度がゼロの場合があっても良い。）。
【００１９】この図１を用い説明した試料は以下のよう
に形成することができる。なお下地１１としてここで
は、表面にＢＰＳＧ(Boro-Phospho silicate glass) 膜
（図示せず）が形成されたシリコン基板１１を用いる例
を考える。このシリコン基板１１のＢＰＳＧ膜上に、
．膜厚が５０ｎｍのＴｉ層１３と、．Ａｌに対しＳ
ｉを０．８重量％の割合で含有しかつＣｕ（銅）を含有
し然も膜厚が５０ｎｍのＡｌ−０．８％−Ｃｕ層と、
．Ｃｕを含有しかつＳｉは含有せず然も膜厚が４５０
ｎｍのＣｕ−Ａｌ層とを、スパッタ法によりしかも成膜
室の真空破壊をすることなく連続的に形成する。このＴ
ｉ層１３を形成するスパッタ時の条件は、成膜温度（基
板加熱温度）を室温〜３００℃の好適な温度、成膜室の
圧力を１〜６ｍＴｏｒｒの好適な圧力、パワーを１〜３
ＫＷの好適なパワーとした条件とできる。Ａｌ−０．８
％−Ｃｕ層およびＣｕ−Ａｌ層を形成するスパッタ時の
条件は、成膜温度を室温〜６００℃の好適な温度、成膜
室の圧力を１〜６ｍＴｏｒｒの好適な温度、パワーを８
〜１２ＫＷの好適なパワーとできる。また、これらＴｉ
層、Ａｌ−０．８％−Ｃｕ層およびＣｕ−Ａｌ層を成膜
室の真空下で連続的に形成する方法は例えば以下の２つ
の方法が挙げられる。
に形成することができる。なお下地１１としてここで
は、表面にＢＰＳＧ(Boro-Phospho silicate glass) 膜
（図示せず）が形成されたシリコン基板１１を用いる例
を考える。このシリコン基板１１のＢＰＳＧ膜上に、
．膜厚が５０ｎｍのＴｉ層１３と、．Ａｌに対しＳ
ｉを０．８重量％の割合で含有しかつＣｕ（銅）を含有
し然も膜厚が５０ｎｍのＡｌ−０．８％−Ｃｕ層と、
．Ｃｕを含有しかつＳｉは含有せず然も膜厚が４５０
ｎｍのＣｕ−Ａｌ層とを、スパッタ法によりしかも成膜
室の真空破壊をすることなく連続的に形成する。このＴ
ｉ層１３を形成するスパッタ時の条件は、成膜温度（基
板加熱温度）を室温〜３００℃の好適な温度、成膜室の
圧力を１〜６ｍＴｏｒｒの好適な圧力、パワーを１〜３
ＫＷの好適なパワーとした条件とできる。Ａｌ−０．８
％−Ｃｕ層およびＣｕ−Ａｌ層を形成するスパッタ時の
条件は、成膜温度を室温〜６００℃の好適な温度、成膜
室の圧力を１〜６ｍＴｏｒｒの好適な温度、パワーを８
〜１２ＫＷの好適なパワーとできる。また、これらＴｉ
層、Ａｌ−０．８％−Ｃｕ層およびＣｕ−Ａｌ層を成膜
室の真空下で連続的に形成する方法は例えば以下の２つ
の方法が挙げられる。
【００２０】１つの方法は、複数の成膜室を有したいわ
ゆるマルチチャンバ型のスパッタ装置であって試料を大
気にさらすことなく真空状態で各成膜室間を行き来させ
ることが出来るスパッタ装置を用いる方法である。この
場合、マルチチャンバのうちのあるチャンバ内にはＴｉ
のターゲットを設置し、別のチャンバ内にはＡｌ−０．
８％−Ｃｕの組成のターゲットを設置し、かつ、別のチ
ャンバ内にはＡｌ−Ｃｕの組成のターゲットを設置して
おいて、試料をこれらチャンバ間で移動させて各成膜工
程を連続的に実施する。他の１つの方法は特にＡｌ層の
形成工程を工夫した方法である。すなわちＴｉ層用の成
膜室およびＡｌ層の成膜室は必要とするのであるが、Ａ
ｌ層用の成膜室を１つで済ます方法である。これについ
て図２（Ａ）、（Ｂ）を用い詳細に説明する。Ａｌ層形
成のための成膜室として１つの成膜室を用いることと
し、この１つの成膜室２１にＳｉを含まないターゲット
２３またはＳｉを含んでもＡｌ層にピンホールを発生さ
せる濃度より低い濃度でＳｉを含むターゲット２３を設
置しておく。この実施の形態ではＡｌ−Ｃｕの組成のタ
ーゲット２３、すなわちＳｉは含まないか或は含んでも
Ａｌに対し０．３重量％以下で含むＡｌ−Ｃｕのターゲ
ット２３を成膜室２１内に設置しておく。なお、図２中
２５はウエハを示す。そして、Ａｌ−０．８％−Ｃｕ層
を形成するための第１の工程においては、スパッタガス
として例えばアルゴン（Ａｒ）とモノシラン（ＳｉＨ
4 ）との混合ガスを用いる（図２（Ａ））。モノシラン
の代わりに他のシラン系ガス例えばジシラン（Ｓｉ2 Ｈ
6 ）を用いても良い。アルゴンに対し流量比でいって１
／１０程度のモノシランを混合したガスをスパッタガス
として用いてＡｌ−Ｃｕターゲットをスパッタすると、
Ａｌ−０．８％−Ｃｕ層を形成できる。またＡｌ−Ｃｕ
層を形成するための第２の工程においては、モノシラン
は混合せずＡｒのみをスパッタガスとして用いる（図２
（Ｂ））。
ゆるマルチチャンバ型のスパッタ装置であって試料を大
気にさらすことなく真空状態で各成膜室間を行き来させ
ることが出来るスパッタ装置を用いる方法である。この
場合、マルチチャンバのうちのあるチャンバ内にはＴｉ
のターゲットを設置し、別のチャンバ内にはＡｌ−０．
８％−Ｃｕの組成のターゲットを設置し、かつ、別のチ
ャンバ内にはＡｌ−Ｃｕの組成のターゲットを設置して
おいて、試料をこれらチャンバ間で移動させて各成膜工
程を連続的に実施する。他の１つの方法は特にＡｌ層の
形成工程を工夫した方法である。すなわちＴｉ層用の成
膜室およびＡｌ層の成膜室は必要とするのであるが、Ａ
ｌ層用の成膜室を１つで済ます方法である。これについ
て図２（Ａ）、（Ｂ）を用い詳細に説明する。Ａｌ層形
成のための成膜室として１つの成膜室を用いることと
し、この１つの成膜室２１にＳｉを含まないターゲット
２３またはＳｉを含んでもＡｌ層にピンホールを発生さ
せる濃度より低い濃度でＳｉを含むターゲット２３を設
置しておく。この実施の形態ではＡｌ−Ｃｕの組成のタ
ーゲット２３、すなわちＳｉは含まないか或は含んでも
Ａｌに対し０．３重量％以下で含むＡｌ−Ｃｕのターゲ
ット２３を成膜室２１内に設置しておく。なお、図２中
２５はウエハを示す。そして、Ａｌ−０．８％−Ｃｕ層
を形成するための第１の工程においては、スパッタガス
として例えばアルゴン（Ａｒ）とモノシラン（ＳｉＨ
4 ）との混合ガスを用いる（図２（Ａ））。モノシラン
の代わりに他のシラン系ガス例えばジシラン（Ｓｉ2 Ｈ
6 ）を用いても良い。アルゴンに対し流量比でいって１
／１０程度のモノシランを混合したガスをスパッタガス
として用いてＡｌ−Ｃｕターゲットをスパッタすると、
Ａｌ−０．８％−Ｃｕ層を形成できる。またＡｌ−Ｃｕ
層を形成するための第２の工程においては、モノシラン
は混合せずＡｒのみをスパッタガスとして用いる（図２
（Ｂ））。
【００２１】このように形成された試料では、Ａｌ−
０．８％−Ｃｕ層の部分がほぼ図１で説明したＴｉ層の
近傍のＡｌ層部分１５ａを構成すると考えられ、Ａｌ−
Ｃｕ層部分が上側のＡｌ層部分１５ｂを構成するように
なると考えられる。
０．８％−Ｃｕ層の部分がほぼ図１で説明したＴｉ層の
近傍のＡｌ層部分１５ａを構成すると考えられ、Ａｌ−
Ｃｕ層部分が上側のＡｌ層部分１５ｂを構成するように
なると考えられる。
【００２２】（実施例および比較例）上述のような形成
手順であって、特に、Ｔｉ層１３を形成するスパッタ時
の条件を、成膜温度が１００℃、成膜室の圧力が３ｍＴ
ｏｒｒ、パワーが１ＫＷとし、Ａｌ−０．８％−Ｃｕ層
およびＣｕ−Ａｌ層を形成するスパッタ時の条件を、成
膜温度が２５０℃、成膜室の圧力が２ｍＴｏｒｒ、パワ
ーが９ＫＷとして評価試料を形成する。そしてこの試料
の表面を、ａｓ−ｄｅｐｏの状態において走査型電子顕
微鏡（ＳＥＭ）により観察し、かつ写真を撮影する。そ
の写真を模写した図を図３に示す。そしてこの写真中の
５２５μｍ2 の面積に当たる領域中にピンホールが出現
しているか否かを測定する。ただしここでは直径が約
０．０５μｍより大きいピンホール数を、測定する。こ
の試料ではピンホールは認められなかった。
手順であって、特に、Ｔｉ層１３を形成するスパッタ時
の条件を、成膜温度が１００℃、成膜室の圧力が３ｍＴ
ｏｒｒ、パワーが１ＫＷとし、Ａｌ−０．８％−Ｃｕ層
およびＣｕ−Ａｌ層を形成するスパッタ時の条件を、成
膜温度が２５０℃、成膜室の圧力が２ｍＴｏｒｒ、パワ
ーが９ＫＷとして評価試料を形成する。そしてこの試料
の表面を、ａｓ−ｄｅｐｏの状態において走査型電子顕
微鏡（ＳＥＭ）により観察し、かつ写真を撮影する。そ
の写真を模写した図を図３に示す。そしてこの写真中の
５２５μｍ2 の面積に当たる領域中にピンホールが出現
しているか否かを測定する。ただしここでは直径が約
０．０５μｍより大きいピンホール数を、測定する。こ
の試料ではピンホールは認められなかった。
【００２３】また、この試料のａｓ−ｄｅｐｏ時のシー
ト抵抗Ｒ0 と、この試料を約４１０℃、４５０℃、５０
０℃の温度の窒素雰囲気中にて３０分間それぞれ熱処理
した際のシート抵抗とから、シート抵抗の変化率ΔＲ／
Ｒ0 を求める。その結果を図４に比較例のものと共に示
した。なお、比較例１はＡｌ層全体がＡｌ−Ｃｕ層であ
るもの、すなわちＡｌ−Ｃｕ／Ｔｉ積層配線を有した水
準である。また比較例２はＡｌ層全体がＡｌ−０．８％
Ｓｉ−Ｃｕであるもの、すなわちＡｌ−０．８％Ｓｉ−
Ｃｕ／Ｔｉ積層配線を有した水準である。これら比較例
の試料の形成条件は実施例のものに準じる。実施例の試
料は比較例１のものに比べ抵抗変化率が小さいことが分
かる。一方、比較例２のものは実施例のものに比べ抵抗
変化率は小さいがピンホールが生じていた（図１０
（Ａ）参照）。
ト抵抗Ｒ0 と、この試料を約４１０℃、４５０℃、５０
０℃の温度の窒素雰囲気中にて３０分間それぞれ熱処理
した際のシート抵抗とから、シート抵抗の変化率ΔＲ／
Ｒ0 を求める。その結果を図４に比較例のものと共に示
した。なお、比較例１はＡｌ層全体がＡｌ−Ｃｕ層であ
るもの、すなわちＡｌ−Ｃｕ／Ｔｉ積層配線を有した水
準である。また比較例２はＡｌ層全体がＡｌ−０．８％
Ｓｉ−Ｃｕであるもの、すなわちＡｌ−０．８％Ｓｉ−
Ｃｕ／Ｔｉ積層配線を有した水準である。これら比較例
の試料の形成条件は実施例のものに準じる。実施例の試
料は比較例１のものに比べ抵抗変化率が小さいことが分
かる。一方、比較例２のものは実施例のものに比べ抵抗
変化率は小さいがピンホールが生じていた（図１０
（Ａ）参照）。
【００２４】これらのことから、この発明のＡｌ／Ｔｉ
積層配線によれば、ＴｉとＡｌとの反応に起因する配線
抵抗増加を抑制出来、かつ、ピンホール発生も防止出来
ることが分かる。
積層配線によれば、ＴｉとＡｌとの反応に起因する配線
抵抗増加を抑制出来、かつ、ピンホール発生も防止出来
ることが分かる。
【００２５】２．第２の実施の形態 次に、この発明のＡｌ／Ｔｉ積層配線およびその形成方
法を半導体装置の多層配線構造に適用した例を説明す
る。ここでは第２層配線以降の配線に本発明のＡｌ／Ｔ
ｉ積層配線を適用する例を説明する。しかも、層間絶縁
膜に形成されたスルーホールは高融点金属プラグ例えば
Ｗ（タングステン）プラグにより埋め込み、そしてその
上に本発明の配線を形成する例を説明する。この説明を
図５および図６を参照して行なう。ここで図５および図
６は多層配線を形成する工程の主な工程での試料の様子
を断面図によって示した工程図である。
法を半導体装置の多層配線構造に適用した例を説明す
る。ここでは第２層配線以降の配線に本発明のＡｌ／Ｔ
ｉ積層配線を適用する例を説明する。しかも、層間絶縁
膜に形成されたスルーホールは高融点金属プラグ例えば
Ｗ（タングステン）プラグにより埋め込み、そしてその
上に本発明の配線を形成する例を説明する。この説明を
図５および図６を参照して行なう。ここで図５および図
６は多層配線を形成する工程の主な工程での試料の様子
を断面図によって示した工程図である。
【００２６】先ず、シリコン基板３１上に中間絶縁膜３
３を形成し、次いでこの中間絶縁膜３３にスルーホール
３３ａを形成する。次にこの試料上に例えばＷ（タング
ステン）からなる第１層配線３５を形成する。次に、こ
の試料上に層間絶縁膜３７を形成し、そして該層間絶縁
膜３７にスルーホール３７ａを形成する（図５
（Ａ））。スルーホール３７ａの形成が済んだ試料上に
先ずＴｉＮ層３９とＷ層とをこの順に形成する。Ｗ層は
スルーホール３７ａを埋め込む程度に厚く形成する。そ
して、この試料を全面エッチバックしてスルーホール３
７ａ内にＷプラグ４１を形成する（図５（Ｂ））。
３を形成し、次いでこの中間絶縁膜３３にスルーホール
３３ａを形成する。次にこの試料上に例えばＷ（タング
ステン）からなる第１層配線３５を形成する。次に、こ
の試料上に層間絶縁膜３７を形成し、そして該層間絶縁
膜３７にスルーホール３７ａを形成する（図５
（Ａ））。スルーホール３７ａの形成が済んだ試料上に
先ずＴｉＮ層３９とＷ層とをこの順に形成する。Ｗ層は
スルーホール３７ａを埋め込む程度に厚く形成する。そ
して、この試料を全面エッチバックしてスルーホール３
７ａ内にＷプラグ４１を形成する（図５（Ｂ））。
【００２７】Ｗプラグ４１の形成が済んだ試料上全面に
Ｔｉ層４３と、ＴｉとＡｌとの界面反応を抑制し得る濃
度でＳｉ（シリコン）を含有する第１のＡｌ層４５ａ
と、Ｓｉ濃度が最大でもＡｌ層にピンホールを発生させ
る濃度より低い濃度となっている第２のＡｌ層４５ｂと
を、全てスパッタ法で真空を破壊することなく連続的に
堆積させる。これら層４３、４５ａ，４５ｂを形成する
スパッタ時の条件は、第１の実施の形態において説明し
た範囲の条件とできる。またこれら層４３、４５ａ，４
５ｂの連続成膜法は、第１の実施の形態において説明し
た２つの方法のいずれで行なっても良い。この時、Ｔｉ
層は比抵抗がＡｌの１０倍もあるのでこの膜厚が厚すぎ
ると配線抵抗を高め、この膜厚が薄すぎてはＴｉが膜と
ならないので、Ｔｉ層の膜厚は例えば５０ｎｍ程度にす
る。また第１のＡｌ層４５ａの膜厚は、ＴｉとＡｌとの
反応を抑制できることを前提になるべく薄い方が好まし
いので、例えば５０ｎｍ程度にする。またこの第１のＡ
ｌ層４５ａのＳｉ濃度は例えばＡｌに対し０．８重量％
とする。また、第２のＡｌ層４５ｂの膜厚は、第１のＡ
ｌ層４５ａとのトータルで４５０〜７００ｎｍとなるよ
うにする。具体的には、配線幅と膜厚との関係を考慮し
て所望とする配線抵抗が得られるように第２のＡｌ層４
５ｂの膜厚を選ぶ。また、第２のＡｌ層４５ｂのＳｉ濃
度はＡｌに対し０．３重量％以下とする（もちろんＳｉ
含有率が０の場合があってもよい）。次に、これら層４
３、４５ａ，４５ｂを第２層配線の形状にパターニング
し、さらにシンターして第２層配線４７を得る（図６
（Ａ））。なお、これらパターニングとシンターとは順
序が逆でも良い。さらに第３層配線以降を形成する場合
は、図６（Ｂ）に示す如く第２層目の層間絶縁膜４９を
堆積後にこれにスルーホール４９ａを開口し、その後、
図５（Ｂ）〜図６（Ｂ）を用い説明した工程を繰り返
す。
Ｔｉ層４３と、ＴｉとＡｌとの界面反応を抑制し得る濃
度でＳｉ（シリコン）を含有する第１のＡｌ層４５ａ
と、Ｓｉ濃度が最大でもＡｌ層にピンホールを発生させ
る濃度より低い濃度となっている第２のＡｌ層４５ｂと
を、全てスパッタ法で真空を破壊することなく連続的に
堆積させる。これら層４３、４５ａ，４５ｂを形成する
スパッタ時の条件は、第１の実施の形態において説明し
た範囲の条件とできる。またこれら層４３、４５ａ，４
５ｂの連続成膜法は、第１の実施の形態において説明し
た２つの方法のいずれで行なっても良い。この時、Ｔｉ
層は比抵抗がＡｌの１０倍もあるのでこの膜厚が厚すぎ
ると配線抵抗を高め、この膜厚が薄すぎてはＴｉが膜と
ならないので、Ｔｉ層の膜厚は例えば５０ｎｍ程度にす
る。また第１のＡｌ層４５ａの膜厚は、ＴｉとＡｌとの
反応を抑制できることを前提になるべく薄い方が好まし
いので、例えば５０ｎｍ程度にする。またこの第１のＡ
ｌ層４５ａのＳｉ濃度は例えばＡｌに対し０．８重量％
とする。また、第２のＡｌ層４５ｂの膜厚は、第１のＡ
ｌ層４５ａとのトータルで４５０〜７００ｎｍとなるよ
うにする。具体的には、配線幅と膜厚との関係を考慮し
て所望とする配線抵抗が得られるように第２のＡｌ層４
５ｂの膜厚を選ぶ。また、第２のＡｌ層４５ｂのＳｉ濃
度はＡｌに対し０．３重量％以下とする（もちろんＳｉ
含有率が０の場合があってもよい）。次に、これら層４
３、４５ａ，４５ｂを第２層配線の形状にパターニング
し、さらにシンターして第２層配線４７を得る（図６
（Ａ））。なお、これらパターニングとシンターとは順
序が逆でも良い。さらに第３層配線以降を形成する場合
は、図６（Ｂ）に示す如く第２層目の層間絶縁膜４９を
堆積後にこれにスルーホール４９ａを開口し、その後、
図５（Ｂ）〜図６（Ｂ）を用い説明した工程を繰り返
す。
【００２８】なお、この第２の実施の形態ではこの発明
のＡｌ／Ｔｉ積層配線を第２配線以降に適用する例を述
べた。これは、ＴｉはＡｌに対するバリア性が乏しいの
で、Ａｌ／Ｔｉ積層配線を第１層配線として用いる際に
これがシリコン基板３１に直接接する状態で用いるとＡ
ｌスパイクが生じてリーク不良が生じる恐れがあるから
であった。しかし、図５（Ａ）を用い説明したプロセス
において、中間絶縁膜３１のスルーホール３１ａをＷプ
ラグで埋め込んでから第１層配線３５として本発明のＡ
ｌ／Ｔｉ積層配線４７（図６（Ａ）の構造）を適用する
ようにすれば、ＡｌスパイクはＷプラグによって防止さ
れるので、本発明のＡｌ／Ｔｉ積層配線は第１層配線と
しても適用出来る。
のＡｌ／Ｔｉ積層配線を第２配線以降に適用する例を述
べた。これは、ＴｉはＡｌに対するバリア性が乏しいの
で、Ａｌ／Ｔｉ積層配線を第１層配線として用いる際に
これがシリコン基板３１に直接接する状態で用いるとＡ
ｌスパイクが生じてリーク不良が生じる恐れがあるから
であった。しかし、図５（Ａ）を用い説明したプロセス
において、中間絶縁膜３１のスルーホール３１ａをＷプ
ラグで埋め込んでから第１層配線３５として本発明のＡ
ｌ／Ｔｉ積層配線４７（図６（Ａ）の構造）を適用する
ようにすれば、ＡｌスパイクはＷプラグによって防止さ
れるので、本発明のＡｌ／Ｔｉ積層配線は第１層配線と
しても適用出来る。
【００２９】３．第３の実施の形態 上述の第２の実施の形態ではＷプラグを用いる例を述べ
た。しかし多層配線構造の形成方法としてＡｌ高温スパ
ッタと称される方法（例えば文献：アイ イー イー イー フ゛イエルエ
スアイ マルチレヘ゛ル インターコネクション カンファレンス(IEEE VLSI Multileve
l Interconnection Conference) ,1990,p.42）や、Ａｌ
高温リフロと称される方法（例えば文献：アイ イー イー イー
フ゛イエルエスアイ マルチレヘ゛ル インターコネクション カンファレンス(IEEE VLSI Mul
tilevelInterconnection Conference) ,1991,p.326 ）
もある。これら方法にもこの発明のＡｌ／Ｔｉ積層配線
は適用出来る。この第３の実施の形態ではその例を説明
する。この説明を図７および図８を参照しておこなう。
ここで図７および図８は、この形成工程中の主な工程で
の試料の様子を断面図によって示した工程図である。
た。しかし多層配線構造の形成方法としてＡｌ高温スパ
ッタと称される方法（例えば文献：アイ イー イー イー フ゛イエルエ
スアイ マルチレヘ゛ル インターコネクション カンファレンス(IEEE VLSI Multileve
l Interconnection Conference) ,1990,p.42）や、Ａｌ
高温リフロと称される方法（例えば文献：アイ イー イー イー
フ゛イエルエスアイ マルチレヘ゛ル インターコネクション カンファレンス(IEEE VLSI Mul
tilevelInterconnection Conference) ,1991,p.326 ）
もある。これら方法にもこの発明のＡｌ／Ｔｉ積層配線
は適用出来る。この第３の実施の形態ではその例を説明
する。この説明を図７および図８を参照しておこなう。
ここで図７および図８は、この形成工程中の主な工程で
の試料の様子を断面図によって示した工程図である。
【００３０】第２の実施の形態において説明した手順
で、シリコン基板１１上に中間絶縁膜３３を形成し、該
中間絶縁膜３３にスルーホール３３ａを形成し、さらに
Ｗ（タングステン）からなる第１層配線３５、層間絶縁
膜３７およびスルーホール３７ａをそれぞれ形成する。
次に、この試料上にＴｉ層４３をスパッタ法により形成
する（図７（Ａ））。このＴｉ層４３を形成するスパッ
タ時の条件は、第１の実施の形態で説明した範囲の条件
と出来る。次に、この試料上に、ＴｉとＡｌとの界面反
応を抑制し得る濃度でＳｉ（シリコン）を含有する第１
のＡｌ層４５ａと、Ｓｉ濃度が最大でもＡｌ層にピンホ
ールを発生させる濃度より低い濃度となっている第２の
Ａｌ層４５ｂとを、スパッタ法により真空を破壊するこ
となく連続的に堆積させる。これら層４５ａ，４５ｂの
連続成膜法は、第１の実施の形態において説明した２つ
の方法のいずれで行なっても良い。またこの第１のＡｌ
層４５ａおよび第２のＡｌ層４５ｂを形成するスパッタ
時の条件であるが、成膜温度はＡｌを成膜時にリフロー
させるのであれば（高温スパッタ法を実施するのであれ
ば）例えば４５０〜５００℃とできる。また、成膜室の
圧力を１〜６ｍＴｏｒｒの好適な温度、パワーを８〜１
２ＫＷの好適なパワーとできる。これによりスルーホー
ル３７ａ内部を第１のａＬ層４５ａおよび第２のＡｌ層
４５ｂで埋め込むと共に、この試料上にＡｌ／Ｔｉ積層
配線４７を形成する。なお、スルーホール３７ａに対す
る被覆性を高める為に第１のＡｌ層４５ａを形成する際
の成膜温度は１５０℃以下の低温とするのがよい。また
第１のＡｌ層４５ａおよび第２のＡｌ層４５ｂの形成に
当たり別の方法を実施してもよい。すなわち、第１のＡ
ｌ層４５ａおよび第２のＡｌ層４５ｂを室温付近で堆積
させた後に真空を破らずに４５０〜５００℃の高温雰囲
気中に晒してリフローを生じさせて、スルーホール３７
ａ内をＡｌ層４５ａ，４５ｂにより埋め込む方法（高温
リフロー法）を用いてもよい。第１のＡｌ層４５ａ、第
２のＡｌ層４５ｂそれぞれの膜厚やＳｉ濃度については
例えば第２の実施の形態で説明した膜厚やＳｉ濃度とで
きる。さらに第３層配線以降を形成する場合は、図８に
示す如く第２層目の層間絶縁膜４９を堆積後にこれにス
ルーホール４９ａを開口し、その後、図７（Ａ）〜図８
を用い説明した工程を繰り返す。この第３の実施の形態
の方法であると、スルーホールの埋め込みとＡｌ／Ｔｉ
積層配線の形成とを同時に行えるので、第２の実施の形
態に比べスループットの向上が図れる。
で、シリコン基板１１上に中間絶縁膜３３を形成し、該
中間絶縁膜３３にスルーホール３３ａを形成し、さらに
Ｗ（タングステン）からなる第１層配線３５、層間絶縁
膜３７およびスルーホール３７ａをそれぞれ形成する。
次に、この試料上にＴｉ層４３をスパッタ法により形成
する（図７（Ａ））。このＴｉ層４３を形成するスパッ
タ時の条件は、第１の実施の形態で説明した範囲の条件
と出来る。次に、この試料上に、ＴｉとＡｌとの界面反
応を抑制し得る濃度でＳｉ（シリコン）を含有する第１
のＡｌ層４５ａと、Ｓｉ濃度が最大でもＡｌ層にピンホ
ールを発生させる濃度より低い濃度となっている第２の
Ａｌ層４５ｂとを、スパッタ法により真空を破壊するこ
となく連続的に堆積させる。これら層４５ａ，４５ｂの
連続成膜法は、第１の実施の形態において説明した２つ
の方法のいずれで行なっても良い。またこの第１のＡｌ
層４５ａおよび第２のＡｌ層４５ｂを形成するスパッタ
時の条件であるが、成膜温度はＡｌを成膜時にリフロー
させるのであれば（高温スパッタ法を実施するのであれ
ば）例えば４５０〜５００℃とできる。また、成膜室の
圧力を１〜６ｍＴｏｒｒの好適な温度、パワーを８〜１
２ＫＷの好適なパワーとできる。これによりスルーホー
ル３７ａ内部を第１のａＬ層４５ａおよび第２のＡｌ層
４５ｂで埋め込むと共に、この試料上にＡｌ／Ｔｉ積層
配線４７を形成する。なお、スルーホール３７ａに対す
る被覆性を高める為に第１のＡｌ層４５ａを形成する際
の成膜温度は１５０℃以下の低温とするのがよい。また
第１のＡｌ層４５ａおよび第２のＡｌ層４５ｂの形成に
当たり別の方法を実施してもよい。すなわち、第１のＡ
ｌ層４５ａおよび第２のＡｌ層４５ｂを室温付近で堆積
させた後に真空を破らずに４５０〜５００℃の高温雰囲
気中に晒してリフローを生じさせて、スルーホール３７
ａ内をＡｌ層４５ａ，４５ｂにより埋め込む方法（高温
リフロー法）を用いてもよい。第１のＡｌ層４５ａ、第
２のＡｌ層４５ｂそれぞれの膜厚やＳｉ濃度については
例えば第２の実施の形態で説明した膜厚やＳｉ濃度とで
きる。さらに第３層配線以降を形成する場合は、図８に
示す如く第２層目の層間絶縁膜４９を堆積後にこれにス
ルーホール４９ａを開口し、その後、図７（Ａ）〜図８
を用い説明した工程を繰り返す。この第３の実施の形態
の方法であると、スルーホールの埋め込みとＡｌ／Ｔｉ
積層配線の形成とを同時に行えるので、第２の実施の形
態に比べスループットの向上が図れる。
【００３１】上述においてはこの発明のＡｌ／Ｔｉ積層
配線およびその形成方法の実施の形態について説明した
が、この発明は上述の実施の形態に限られない。例えば
上述においてはＡｌ層としてＣｕを含むＡｌ合金の例を
挙げたが、実質的にＡｌとＳｉとで構成されたＡｌ層の
場合があってもよい。また、Ａｌ層としてＣｕ以外の他
の元素例えばＴｉ、Ｎｉ（ニッケル）、Ｃｏ（コバル
ト）、Ｃｒ（クロム）から選べれた１または複数の元素
を含むＡｌ層を用いる場合があってもよい。
配線およびその形成方法の実施の形態について説明した
が、この発明は上述の実施の形態に限られない。例えば
上述においてはＡｌ層としてＣｕを含むＡｌ合金の例を
挙げたが、実質的にＡｌとＳｉとで構成されたＡｌ層の
場合があってもよい。また、Ａｌ層としてＣｕ以外の他
の元素例えばＴｉ、Ｎｉ（ニッケル）、Ｃｏ（コバル
ト）、Ｃｒ（クロム）から選べれた１または複数の元素
を含むＡｌ層を用いる場合があってもよい。
【００３２】
【発明の効果】上述した説明から明らかなようにこの発
明のＡｌ／Ｔｉ積層配線によれば、Ａｌ層を、Ｔｉ層の
近傍部分にＴｉとＡｌとの界面反応を抑制し得る濃度で
Ｓｉ（シリコン）を含有し、かつ、該近傍部分より上側
の部分のＳｉ濃度が最大でも該上側のＡｌ層部分にピン
ホールを発生させる濃度より低い濃度となっているＡｌ
層としている。そのため、ＴｉとＡｌとの反応を抑制す
るに必要な部分にのみＳｉを必要量含有し、それ以外の
部分はＳｉを極力含有していない（含有しない場合も含
む）構造のＡｌ層を有したＡｌ／Ｔｉ積層配線が得られ
る。したがって、ＴｉとＡｌとの反応を抑制出来かつピ
ンホール発生も防止出来るＡｌ／Ｔｉ積層配線が実現さ
れる。
明のＡｌ／Ｔｉ積層配線によれば、Ａｌ層を、Ｔｉ層の
近傍部分にＴｉとＡｌとの界面反応を抑制し得る濃度で
Ｓｉ（シリコン）を含有し、かつ、該近傍部分より上側
の部分のＳｉ濃度が最大でも該上側のＡｌ層部分にピン
ホールを発生させる濃度より低い濃度となっているＡｌ
層としている。そのため、ＴｉとＡｌとの反応を抑制す
るに必要な部分にのみＳｉを必要量含有し、それ以外の
部分はＳｉを極力含有していない（含有しない場合も含
む）構造のＡｌ層を有したＡｌ／Ｔｉ積層配線が得られ
る。したがって、ＴｉとＡｌとの反応を抑制出来かつピ
ンホール発生も防止出来るＡｌ／Ｔｉ積層配線が実現さ
れる。
【００３３】また、Ａｌ／Ｔｉ積層配線の形成方法の発
明によれば、ＴｉとＡｌとの反応を防止出来かつピンホ
ール発生も防止出来るＡｌ／Ｔｉ積層配線を容易に形成
出来る。
明によれば、ＴｉとＡｌとの反応を防止出来かつピンホ
ール発生も防止出来るＡｌ／Ｔｉ積層配線を容易に形成
出来る。
【００３４】よって、この発明はより微細化される半導
体装置の配線およびその形成等に適用できる。
体装置の配線およびその形成等に適用できる。
【図１】第１の実施の形態の説明図であり、この発明の
Ａｌ／Ｔｉ積層配線の構造を模式的に示した断面図であ
る。
Ａｌ／Ｔｉ積層配線の構造を模式的に示した断面図であ
る。
【図２】（Ａ）および（Ｂ）は、特にＡｌ層の形成工程
の説明図であって、１つの成膜室および１つのターゲッ
トで、異なる組成のＡｌ層を形成する例を説明する図で
ある。
の説明図であって、１つの成膜室および１つのターゲッ
トで、異なる組成のＡｌ層を形成する例を説明する図で
ある。
【図３】実施例の試料（Ａｌ／Ｔｉ積層配線）の表面を
走査型電子顕微鏡で観察した写真を模写した図である。
走査型電子顕微鏡で観察した写真を模写した図である。
【図４】第１の実施の形態の説明図であり、この発明の
Ａｌ／Ｔｉ積層配線での熱処理に対するシート抵抗抑制
効果を説明する図である。
Ａｌ／Ｔｉ積層配線での熱処理に対するシート抵抗抑制
効果を説明する図である。
【図５】第２の実施の形態の説明に供する工程図（その
１）であり、Ｗ（タングステン）プラグを用いた多層配
線形成法に本発明を適用する例を示した図である。
１）であり、Ｗ（タングステン）プラグを用いた多層配
線形成法に本発明を適用する例を示した図である。
【図６】第２の実施の形態の説明に供する工程図（その
２）であり、図５に続く工程図である。
２）であり、図５に続く工程図である。
【図７】第３の実施の形態の説明に供する工程図（その
１）であり、Ａｌ高温スパッタ法またはＡｌ高温リフロ
ー法を用いた多層配線形成法に本発明を適用する例を示
した図である。
１）であり、Ａｌ高温スパッタ法またはＡｌ高温リフロ
ー法を用いた多層配線形成法に本発明を適用する例を示
した図である。
【図８】第３の実施の形態の説明に供する工程図（その
２）であり、図７に続く工程図である。
２）であり、図７に続く工程図である。
【図９】課題の説明図であり、Ａｌ／Ｔｉ積層配線にお
けるＡｌ層のＳｉ濃度とピンホール発生との関係を説明
する図である。
けるＡｌ層のＳｉ濃度とピンホール発生との関係を説明
する図である。
【図１０】課題の説明に供する図であり、ピンホールが
発生した水準と発生しない水準それぞれの表面ＳＥＭ写
真を模写した図である。
発生した水準と発生しない水準それぞれの表面ＳＥＭ写
真を模写した図である。
【図１１】課題および本発明の説明図であり、Ａｌ／Ｔ
ｉ積層配線におけるＡｌ層のＳｉ濃度と熱処理後のシー
ト抵抗変化率との関係を説明する図である。
ｉ積層配線におけるＡｌ層のＳｉ濃度と熱処理後のシー
ト抵抗変化率との関係を説明する図である。
１１：下地 １３：Ｔｉ層 １５：Ａｌ層 １５ａ：Ｔｉ層の近傍のＡｌ層部分 １５ｂ：上側のＡｌ層部分 １７：この発明に係るＡｌ／Ｔｉ積層配線 ２１：成膜室 ２３：ターゲット（Ｓｉを含まないか含んでも所定濃度
以下のターゲット） ２５：ウエハ ３１：シリコン基板 ３３：中間絶縁膜 ３３ａ：スルーホール ３５：第１層配線 ３７：層間絶縁膜 ３７ａ：スルーホール ３９：ＴｉＮ層 ４１：Ｗ（タングステン）プラブ ４３：Ｔｉ層 ４５ａ：第１のＡｌ層 ４５ｂ：第２のＡｌ層 ４７：Ａｌ／Ｔｉ積層配線 ４９：第２層目の層間絶縁膜 ４９ａ：スルーホール
以下のターゲット） ２５：ウエハ ３１：シリコン基板 ３３：中間絶縁膜 ３３ａ：スルーホール ３５：第１層配線 ３７：層間絶縁膜 ３７ａ：スルーホール ３９：ＴｉＮ層 ４１：Ｗ（タングステン）プラブ ４３：Ｔｉ層 ４５ａ：第１のＡｌ層 ４５ｂ：第２のＡｌ層 ４７：Ａｌ／Ｔｉ積層配線 ４９：第２層目の層間絶縁膜 ４９ａ：スルーホール
Claims (9)
- 【請求項１】 下地上に、Ｔｉ（チタン）層と、Ａｌ
（アルミニウム）またはＡｌ合金からなるＡｌ層とをこ
の順に具えたＡｌ／Ｔｉ積層配線において、 前記Ａｌ層は、Ｔｉ層の近傍部分にＴｉとＡｌとの界面
反応を抑制し得る濃度でＳｉ（シリコン）を含有し、か
つ、該近傍部分より上側の部分のＳｉ濃度が最大でも該
上側のＡｌ層部分にピンホールを発生させる濃度より低
い濃度となっていることを特徴とするＡｌ／Ｔｉ積層配
線。 - 【請求項２】 請求項１に記載のＡｌ／Ｔｉ積層配線に
おいて、 前記上側のＡｌ層部分のＳｉ濃度が最大でも０．３重量
％となっていることを特徴とするＡｌ／Ｔｉ積層配線。 - 【請求項３】 請求項１に記載のＡｌ／Ｔｉ積層配線に
おいて、 前記上側のＡｌ層部分の厚さの方が、Ｔｉ層の近傍部分
の前記Ａｌ層部分の厚さより、厚くなっていることを特
徴とするＡｌ／Ｔｉ積層配線。 - 【請求項４】 下地上にＴｉ層を形成する工程と、該Ｔ
ｉ層上にＡｌまたはＡｌ合金からなるＡｌ層を形成する
工程とを含むＡｌ／Ｔｉ積層配線の形成方法において、 前記Ａｌ層は、 Ａｌ層中にＴｉとＡｌとの界面反応を抑制し得る濃度で
Ｓｉが含有されるような条件でＡｌ層を形成する第１の
工程と、Ａｌ層中にＳｉが含まれないか或はＳｉ濃度が
最大でもＡｌ層にピンホールを発生させる濃度より低い
濃度となるような条件でＡｌ層を形成する第２の工程と
を、真空下で連続的に実施することで形成することを特
徴とするＡｌ／Ｔｉ積層配線の形成方法。 - 【請求項５】 請求項４に記載のＡｌ／Ｔｉ積層配線の
形成方法において、 前記第２の工程は、Ｓｉ濃度が最大でも０．３重量％で
あるＡｌ層を形成する工程であることを特徴とするＡｌ
／Ｔｉ積層配線の形成方法。 - 【請求項６】 請求項４に記載のＡｌ／Ｔｉ積層配線の
形成方法において、 前記第２の工程で形成されるＡｌ層部分の膜厚の方が前
記第１の工程で形成されるＡｌ層部分の膜厚に比べ厚く
なるよう成膜を行なうことを特徴とするＡｌ／Ｔｉ積層
配線の形成方法。 - 【請求項７】 下地上にＴｉ層を形成する工程と、該Ｔ
ｉ層上にＡｌまたはＡｌ合金からなるＡｌ層を形成する
工程とを具えるＡｌ／Ｔｉ積層配線の形成方法におい
て、 前記Ａｌ層は、 同一成膜室内にて、かつ、Ｓｉを含まないターゲットま
たはＳｉを含んでもＡｌ層にピンホールを発生させる濃
度より低い濃度でＳｉを含むターゲットを用いたスパッ
タ法により、しかも、 スパッタガスとして不活性ガスとシラン系ガスとの混合
ガスであって形成されるＡｌ層中のＳｉ濃度がＴｉとＡ
ｌとの界面反応を抑制し得る濃度となるようシラン系ガ
スを含む混合ガスを用いてＡｌ層を形成する第１の工程
と、スパッタガスとして不活性ガスを用いてＡｌ層を形
成する第２の工程とを真空下で連続的に実施することで
形成することを特徴とするＡｌ／Ｔｉ積層配線の形成方
法。 - 【請求項８】 請求項７に記載のＡｌ／Ｔｉ積層配線の
形成方法において、 前記第２の工程は、Ｓｉ濃度が最大でも０．３重量％で
あるＡｌ層を形成する工程であることを特徴とするＡｌ
／Ｔｉ積層配線の形成方法。 - 【請求項９】 請求項７に記載のＡｌ／Ｔｉ積層配線の
形成方法において、 前記第２の工程で形成されるＡｌ層部分の膜厚の方が前
記第１の工程で形成されるＡｌ層部分の膜厚に比べ厚く
なるよう成膜を行なうことを特徴とするＡｌ／Ｔｉ積層
配線の形成方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8180926A JPH1027797A (ja) | 1996-07-10 | 1996-07-10 | Ａｌ／Ｔｉ積層配線およびその形成方法 |
| TW086102611A TW337605B (en) | 1996-07-10 | 1997-03-04 | Al/Ti layered interconnection structure and the formation method |
| EP97103716A EP0818821B1 (en) | 1996-07-10 | 1997-03-06 | Method of forming an Al/Ti layered interconnection |
| DE69733596T DE69733596T2 (de) | 1996-07-10 | 1997-03-06 | Verfahren zur Herstellung eines Al/Ti Schichtverbindungsleiters |
| US08/814,589 US5982037A (en) | 1996-07-10 | 1997-03-10 | Al/Ti layered interconnection and method of forming same |
| KR1019970017106A KR100353657B1 (ko) | 1996-07-10 | 1997-05-02 | Aㅣ/Ti적층배선과그의형성방법및배선구조 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8180926A JPH1027797A (ja) | 1996-07-10 | 1996-07-10 | Ａｌ／Ｔｉ積層配線およびその形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1027797A true JPH1027797A (ja) | 1998-01-27 |
Family
ID=16091704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8180926A Pending JPH1027797A (ja) | 1996-07-10 | 1996-07-10 | Ａｌ／Ｔｉ積層配線およびその形成方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5982037A (ja) |
| EP (1) | EP0818821B1 (ja) |
| JP (1) | JPH1027797A (ja) |
| KR (1) | KR100353657B1 (ja) |
| DE (1) | DE69733596T2 (ja) |
| TW (1) | TW337605B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007515057A (ja) * | 2003-11-04 | 2007-06-07 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 構造体及びレーザヒューズのプログラミング |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6395629B1 (en) * | 1997-04-16 | 2002-05-28 | Stmicroelectronics, Inc. | Interconnect method and structure for semiconductor devices |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4218291A (en) * | 1978-02-28 | 1980-08-19 | Vlsi Technology Research Association | Process for forming metal and metal silicide films |
| US4673623A (en) * | 1985-05-06 | 1987-06-16 | The Board Of Trustees Of The Leland Stanford Junior University | Layered and homogeneous films of aluminum and aluminum/silicon with titanium and tungsten for multilevel interconnects |
| JP2598335B2 (ja) * | 1990-08-28 | 1997-04-09 | 三菱電機株式会社 | 半導体集積回路装置の配線接続構造およびその製造方法 |
| KR960001601B1 (ko) * | 1992-01-23 | 1996-02-02 | 삼성전자주식회사 | 반도체 장치의 접촉구 매몰방법 및 구조 |
| JPH04186629A (ja) * | 1990-11-16 | 1992-07-03 | Hitachi Ltd | 半導体装置及びその製造方法 |
| TW520072U (en) * | 1991-07-08 | 2003-02-01 | Samsung Electronics Co Ltd | A semiconductor device having a multi-layer metal contact |
| US5561083A (en) * | 1994-12-29 | 1996-10-01 | Lucent Technologies Inc. | Method of making multilayered Al-alloy structure for metal conductors |
-
1996
- 1996-07-10 JP JP8180926A patent/JPH1027797A/ja active Pending
-
1997
- 1997-03-04 TW TW086102611A patent/TW337605B/zh active
- 1997-03-06 DE DE69733596T patent/DE69733596T2/de not_active Expired - Fee Related
- 1997-03-06 EP EP97103716A patent/EP0818821B1/en not_active Expired - Lifetime
- 1997-03-10 US US08/814,589 patent/US5982037A/en not_active Expired - Fee Related
- 1997-05-02 KR KR1019970017106A patent/KR100353657B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007515057A (ja) * | 2003-11-04 | 2007-06-07 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 構造体及びレーザヒューズのプログラミング |
| JP4871132B2 (ja) * | 2003-11-04 | 2012-02-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 構造体及びその形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR980012400A (ko) | 1998-04-30 |
| EP0818821A2 (en) | 1998-01-14 |
| DE69733596T2 (de) | 2006-05-04 |
| EP0818821A3 (en) | 1999-03-03 |
| DE69733596D1 (de) | 2005-07-28 |
| EP0818821B1 (en) | 2005-06-22 |
| US5982037A (en) | 1999-11-09 |
| KR100353657B1 (ko) | 2002-11-18 |
| TW337605B (en) | 1998-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5266521A (en) | Method for forming a planarized composite metal layer in a semiconductor device | |
| JP3353727B2 (ja) | 半導体装置の配線構造の形成方法 | |
| GB2257564A (en) | Metal contacts in semiconductor devices | |
| JP2000058544A (ja) | 半導体装置及びその製造方法 | |
| JP3625652B2 (ja) | 半導体装置の製造方法 | |
| JPH0917785A (ja) | 半導体装置のアルミニウム系金属配線 | |
| US7694871B2 (en) | Self-encapsulated silver alloys for interconnects | |
| JP2789332B2 (ja) | 金属配線の構造及びその形成方法 | |
| KR100369970B1 (ko) | 반도체장치 제조방법 | |
| JPH1027797A (ja) | Ａｌ／Ｔｉ積層配線およびその形成方法 | |
| US6509649B1 (en) | Semiconductor device and fabricating method thereof | |
| JPH04242960A (ja) | 集積回路用配線 | |
| JPH05102148A (ja) | 半導体装置 | |
| JPH07283318A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH05102154A (ja) | 半導体装置 | |
| JPH02188921A (ja) | 高融点金属多層膜形成法 | |
| JPH06151607A (ja) | 半導体装置及びその製造方法 | |
| JP3417193B2 (ja) | 半導体装置の製造方法 | |
| JPH08111455A (ja) | 配線形成方法 | |
| JPH06283605A (ja) | 微細孔の埋め込み方法、半導体装置およびその製造方法 | |
| JPH1140516A (ja) | 半導体装置の製造方法 | |
| JP2765625B2 (ja) | 半導体装置の製造方法とスルーホールのＴｉ膜の腐食防止方法 | |
| JPH08186114A (ja) | 配線薄膜、及び配線薄膜製造方法 | |
| JPH09116012A (ja) | 半導体装置の製造方法 | |
| JPH0786401A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040309 |