JPH1027797A - Al/Ti積層配線およびその形成方法 - Google Patents
Al/Ti積層配線およびその形成方法Info
- Publication number
- JPH1027797A JPH1027797A JP8180926A JP18092696A JPH1027797A JP H1027797 A JPH1027797 A JP H1027797A JP 8180926 A JP8180926 A JP 8180926A JP 18092696 A JP18092696 A JP 18092696A JP H1027797 A JPH1027797 A JP H1027797A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- concentration
- laminated wiring
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Other Surface Treatments For Metallic Materials (AREA)
Abstract
(57)【要約】
【課題】 下地11上に、Ti(チタン)層13と、Al
(アルミニウム)またはAl合金からなるAl層15とを
この順に具えたAl/Ti積層配線17において、Tiと
Alとの反応を抑制出来かつピンホール発生も防止出来
るAl/Ti積層配線を提供する。 【解決手段】 Al層15は、Ti層13の近傍部分15a に
TiとAlとの界面反応を抑制し得る濃度でSi(シリ
コン)を含有している。しかも、該近傍部分15aより上
側のAl層部分15b のSi濃度が最大でも該上側のAl
層部分15にピンホールを発生させる濃度より低い濃度と
なっている。
(アルミニウム)またはAl合金からなるAl層15とを
この順に具えたAl/Ti積層配線17において、Tiと
Alとの反応を抑制出来かつピンホール発生も防止出来
るAl/Ti積層配線を提供する。 【解決手段】 Al層15は、Ti層13の近傍部分15a に
TiとAlとの界面反応を抑制し得る濃度でSi(シリ
コン)を含有している。しかも、該近傍部分15aより上
側のAl層部分15b のSi濃度が最大でも該上側のAl
層部分15にピンホールを発生させる濃度より低い濃度と
なっている。
Description
【0001】
【発明の属する技術分野】この発明は、半導体装置の配
線等として多用されるAl/Ti積層配線の構造とその
形成方法とに関するものである。
線等として多用されるAl/Ti積層配線の構造とその
形成方法とに関するものである。
【0002】
【従来の技術】優れたエレクトロマイグレーション(E
M)耐性を示す配線として、Al/Ti積層配線があ
る。Ti(通常は(002) 面に配向する)上に形成したA
lが(111) 面に強配向するため、およびAl層中に微量
のTiが入り込んで配線を強化するため、EM耐性が向
上すると考えられている。しかしTi層とAl層とを単
に積層した構造であると、400℃以上の熱処理(半導
体装置の製造工程中で多々ある熱処理)により両者の界
面で両者が反応し、配線抵抗が増加することが知られて
いる(例えば文献I:アフ゜ライト゛ フィシ゛ックス レタース゛ (Appl.Ph
ys.Lett.),vol.23,No.2,15,p.99(1973) や文献II:シ゛ャー
ナル オフ゛ アフ゜アイト゛ フィシ゛ックス(J.Appl.Phys.),69(7),p.3907
(1991))。そこでAl/Ti積層配線におけるAl層と
してSiを含有したAl層が用いられている。Siを含
有させることによりTiとAlとの反応を抑制できるか
らである(例えばこの出願の出願人に係る文献III:エクステ
ンテ゛ィト゛アフ゛ストラクツ オフ゛ サ゛ 1994 インターナショナル カンファレンス オン ソリ
ット゛ ステート テ゛ハ゛イセス゛ マテリアルス゛,ヨコハマ(Extended Abstracts
of the 1994 International Conference on Solid Stat
e Devices and Materials,Yokohama),1994,pp.952-95
4))。また、後に図11を用いて説明する実験結果参
照)。
M)耐性を示す配線として、Al/Ti積層配線があ
る。Ti(通常は(002) 面に配向する)上に形成したA
lが(111) 面に強配向するため、およびAl層中に微量
のTiが入り込んで配線を強化するため、EM耐性が向
上すると考えられている。しかしTi層とAl層とを単
に積層した構造であると、400℃以上の熱処理(半導
体装置の製造工程中で多々ある熱処理)により両者の界
面で両者が反応し、配線抵抗が増加することが知られて
いる(例えば文献I:アフ゜ライト゛ フィシ゛ックス レタース゛ (Appl.Ph
ys.Lett.),vol.23,No.2,15,p.99(1973) や文献II:シ゛ャー
ナル オフ゛ アフ゜アイト゛ フィシ゛ックス(J.Appl.Phys.),69(7),p.3907
(1991))。そこでAl/Ti積層配線におけるAl層と
してSiを含有したAl層が用いられている。Siを含
有させることによりTiとAlとの反応を抑制できるか
らである(例えばこの出願の出願人に係る文献III:エクステ
ンテ゛ィト゛アフ゛ストラクツ オフ゛ サ゛ 1994 インターナショナル カンファレンス オン ソリ
ット゛ ステート テ゛ハ゛イセス゛ マテリアルス゛,ヨコハマ(Extended Abstracts
of the 1994 International Conference on Solid Stat
e Devices and Materials,Yokohama),1994,pp.952-95
4))。また、後に図11を用いて説明する実験結果参
照)。
【0003】
【発明が解決しようとする課題】しかしながら、この出
願に係る発明者の詳細な研究によれば、Al/Ti積層
配線におけるAl層中にSiを含有させた場合、Siの
濃度いかんによってはAl層にピンホールが生じること
が明らかになった。以下、詳細に説明する。
願に係る発明者の詳細な研究によれば、Al/Ti積層
配線におけるAl層中にSiを含有させた場合、Siの
濃度いかんによってはAl層にピンホールが生じること
が明らかになった。以下、詳細に説明する。
【0004】表面にBPSG(Boro-Phospho silicate g
lass) 膜が形成されたシリコン基板の該BPSG膜上
に、膜厚が50nmのTi層と、膜厚が500nmのA
l層(詳細は後述する。)とをスパッタ法により連続的
に形成して、評価用試料を用意した。ただし、Al層
を、:Al−Cu層(すなわちSi含有率0のAl−
Cu合金層)、:Al−0.3%Si−Cu層、:
Al−0.5%Si−Cu層、:Al−0.8%Si
−Cu層、:Al−2.0%−Cu層でそれぞれ構成
した5水準の試料を用意した。ここで、Al−0.3%
やAl−0.5%などの意味は、Alに対し0.3重量
%とか0.5重量%とかの割合でSiを含有させている
という意味である。なお、スパッタ時の成膜条件は次の
通りとした。Ti層の成膜温度、成膜圧力およびパワー
は、100℃、3mTorrおよび1KWとした。また
Al層の成膜温度、成膜圧力およびパワーは、250
℃、2mTorrおよび9KWとした。
lass) 膜が形成されたシリコン基板の該BPSG膜上
に、膜厚が50nmのTi層と、膜厚が500nmのA
l層(詳細は後述する。)とをスパッタ法により連続的
に形成して、評価用試料を用意した。ただし、Al層
を、:Al−Cu層(すなわちSi含有率0のAl−
Cu合金層)、:Al−0.3%Si−Cu層、:
Al−0.5%Si−Cu層、:Al−0.8%Si
−Cu層、:Al−2.0%−Cu層でそれぞれ構成
した5水準の試料を用意した。ここで、Al−0.3%
やAl−0.5%などの意味は、Alに対し0.3重量
%とか0.5重量%とかの割合でSiを含有させている
という意味である。なお、スパッタ時の成膜条件は次の
通りとした。Ti層の成膜温度、成膜圧力およびパワー
は、100℃、3mTorrおよび1KWとした。また
Al層の成膜温度、成膜圧力およびパワーは、250
℃、2mTorrおよび9KWとした。
【0005】上記のごとく用意した各水準の試料の表面
をas−depoの状態において走査型電子顕微鏡(S
EM)により観察しかつ写真を撮影した。ここでは約1
2,000倍のSEM写真をそれぞれ撮影した。そして
各写真中の525μm2 の面積に当たる領域中にピンホ
ールが出現しているか否かを測定した。ただしここでは
直径が約0.05μmより大きいピンホール数を、各水
準の試料についてそれぞれ測定した。測定結果の一部と
してSi濃度を0.3重量%、0.5重量%、0.8重
量%とした水準それぞれのピンホール数を図9に棒グラ
フ化して示した。この図9から、Si濃度を0.3重量
%としたAl層を有したAl/Ti積層配線では、ピン
ホールは認められないが、Si濃度を0.5重量%以上
としたAl層を有したAl/Ti積層配線ではピンホー
ルが多数認められることが分かる。また図10(A)に
はSi濃度を0.8重量%すなわちAl−0.8重量%
Si−Cu/Ti層を有したAl/Ti積層配線の表面
SEM写真を模写した図を、また、図10(B)にはS
i濃度が0すなわちAl−Cu層を有したAl−Cu/
Ti積層配線の表面SEM写真を模写した図をそれぞれ
示す。図10(A)ではピンホールPが認められるが、
後者ではピンホールが認められない。また各水準の試料
を、それぞれ、約410℃、450℃、500℃の温度
の窒素雰囲気中にて30分間熱処理した場合も、ピンホ
ールの発生の状況はas−depo時と実質的に変化は
なかった。これらのことから、Al/Ti積層配線にお
けるAl層中のSi濃度いかんによってはAl層にピン
ホールが発生することが理解出来る。
をas−depoの状態において走査型電子顕微鏡(S
EM)により観察しかつ写真を撮影した。ここでは約1
2,000倍のSEM写真をそれぞれ撮影した。そして
各写真中の525μm2 の面積に当たる領域中にピンホ
ールが出現しているか否かを測定した。ただしここでは
直径が約0.05μmより大きいピンホール数を、各水
準の試料についてそれぞれ測定した。測定結果の一部と
してSi濃度を0.3重量%、0.5重量%、0.8重
量%とした水準それぞれのピンホール数を図9に棒グラ
フ化して示した。この図9から、Si濃度を0.3重量
%としたAl層を有したAl/Ti積層配線では、ピン
ホールは認められないが、Si濃度を0.5重量%以上
としたAl層を有したAl/Ti積層配線ではピンホー
ルが多数認められることが分かる。また図10(A)に
はSi濃度を0.8重量%すなわちAl−0.8重量%
Si−Cu/Ti層を有したAl/Ti積層配線の表面
SEM写真を模写した図を、また、図10(B)にはS
i濃度が0すなわちAl−Cu層を有したAl−Cu/
Ti積層配線の表面SEM写真を模写した図をそれぞれ
示す。図10(A)ではピンホールPが認められるが、
後者ではピンホールが認められない。また各水準の試料
を、それぞれ、約410℃、450℃、500℃の温度
の窒素雰囲気中にて30分間熱処理した場合も、ピンホ
ールの発生の状況はas−depo時と実質的に変化は
なかった。これらのことから、Al/Ti積層配線にお
けるAl層中のSi濃度いかんによってはAl層にピン
ホールが発生することが理解出来る。
【0006】このピンホールはボイド発生の原因になる
と考えられ、ひいてはエレクトロマイグレーション耐性
を低下させる原因になると懸念される。半導体装置の微
細化が進むにつれて配線が微細化されればされる程、そ
の懸念はさらに高まる。
と考えられ、ひいてはエレクトロマイグレーション耐性
を低下させる原因になると懸念される。半導体装置の微
細化が進むにつれて配線が微細化されればされる程、そ
の懸念はさらに高まる。
【0007】これを回避するにはAl層中にSiを含有
させないか、含有させるとしても、Si含有量をAl層
にピンホールを発生させる量より少ない量(図9を用い
て説明した実験結果の例でいえば最大でも0.3重量
%)とすれば良いと考えられる。しかし、そうすると、
既に説明したようにまた以下に図11を用いて詳細に説
明するように、TiとAlとの反応に起因する配線抵抗
の低下が生じてしまう。図11は上述のピンホールの発
生有無の実験で用いた5つの水準の試料のas−dep
o時のシート抵抗R0 と、上記の約410℃、450
℃、500℃の各熱処理後の各試料のシート抵抗とか
ら、シート抵抗の変化率ΔR/R0 を求めて、該変化率
を熱処理温度に対しプロットした図である。この図11
において、黒丸印による特性はAl/Ti積層配線にお
けるAl層がAl−Cu層のもの、白丸印による特性は
同、Al−0.3%Si−Cu層のもの、黒角印による
特性は同、Al−0.5%Si−Cu層のもの、白角印
による特性は同、Al−0.8%Si−Cu層、白三角
印による特性は同、Al−2.0%Si−Cu層のもの
である。
させないか、含有させるとしても、Si含有量をAl層
にピンホールを発生させる量より少ない量(図9を用い
て説明した実験結果の例でいえば最大でも0.3重量
%)とすれば良いと考えられる。しかし、そうすると、
既に説明したようにまた以下に図11を用いて詳細に説
明するように、TiとAlとの反応に起因する配線抵抗
の低下が生じてしまう。図11は上述のピンホールの発
生有無の実験で用いた5つの水準の試料のas−dep
o時のシート抵抗R0 と、上記の約410℃、450
℃、500℃の各熱処理後の各試料のシート抵抗とか
ら、シート抵抗の変化率ΔR/R0 を求めて、該変化率
を熱処理温度に対しプロットした図である。この図11
において、黒丸印による特性はAl/Ti積層配線にお
けるAl層がAl−Cu層のもの、白丸印による特性は
同、Al−0.3%Si−Cu層のもの、黒角印による
特性は同、Al−0.5%Si−Cu層のもの、白角印
による特性は同、Al−0.8%Si−Cu層、白三角
印による特性は同、Al−2.0%Si−Cu層のもの
である。
【0008】この図11の結果の例でいえば、Si濃度
を0.3重量%としたAl層を有するAl/Ti配線で
は、熱処理前後でシート抵抗変化はまだまだ大きい。こ
れに対しSi濃度を0.8重量%とか、2.0重量%と
したAl層を有するAl/Ti配線では熱処理前後でシ
ート抵抗変化がほぼ同等となっている。これからして、
この実験結果の例では、TiとAlとの反応に起因する
配線抵抗の増加を抑制するにはAl層に少なくとも0.
8重量%の濃度でSiを含有させるのが好ましいといえ
る。しかしそうしたのではピンホールの発生を防止でき
ない。
を0.3重量%としたAl層を有するAl/Ti配線で
は、熱処理前後でシート抵抗変化はまだまだ大きい。こ
れに対しSi濃度を0.8重量%とか、2.0重量%と
したAl層を有するAl/Ti配線では熱処理前後でシ
ート抵抗変化がほぼ同等となっている。これからして、
この実験結果の例では、TiとAlとの反応に起因する
配線抵抗の増加を抑制するにはAl層に少なくとも0.
8重量%の濃度でSiを含有させるのが好ましいといえ
る。しかしそうしたのではピンホールの発生を防止でき
ない。
【0009】TiとAlとの反応を防止出来、しかも、
Al層でのピンホール発生を防止出来る構造を有したA
l/Ti積層配線が望まれる。また、このようなAl/
Ti積層配線を簡易に形成できる方法が望まれる。
Al層でのピンホール発生を防止出来る構造を有したA
l/Ti積層配線が望まれる。また、このようなAl/
Ti積層配線を簡易に形成できる方法が望まれる。
【0010】
【課題を解決するための手段】そこで、この発明によれ
ば、下地上に、Ti(チタン)層と、Al(アルミニウ
ム)またはAl合金からなるAl層とをこの順に具えた
Al/Ti積層配線において、前記Al層は、Ti層の
近傍部分にTiとAlとの界面反応を抑制し得る濃度で
Si(シリコン)を含有し、かつ、該近傍部分より上側
の部分のSi濃度が最大でも該上側のAl層部分にピン
ホールを発生させる濃度より低い濃度となっていること
を特徴とする。
ば、下地上に、Ti(チタン)層と、Al(アルミニウ
ム)またはAl合金からなるAl層とをこの順に具えた
Al/Ti積層配線において、前記Al層は、Ti層の
近傍部分にTiとAlとの界面反応を抑制し得る濃度で
Si(シリコン)を含有し、かつ、該近傍部分より上側
の部分のSi濃度が最大でも該上側のAl層部分にピン
ホールを発生させる濃度より低い濃度となっていること
を特徴とする。
【0011】この発明によれば、Al/Ti積層配線で
あって、TiとAlとの反応を抑制するに必要な部分に
のみSiを必要量含有し、それ以外の部分はSiを極力
含有していない(含有しない場合も含む)構造のAl層
を有したAl/Ti積層配線が得られる。そのため、T
iとAlとの反応を防止出来かつピンホール発生も防止
出来るAl/Ti積層配線が実現される。
あって、TiとAlとの反応を抑制するに必要な部分に
のみSiを必要量含有し、それ以外の部分はSiを極力
含有していない(含有しない場合も含む)構造のAl層
を有したAl/Ti積層配線が得られる。そのため、T
iとAlとの反応を防止出来かつピンホール発生も防止
出来るAl/Ti積層配線が実現される。
【0012】なお、この発明の実施に当たり、前記上側
のAl層部分のSi濃度は最大でも0.3重量%とする
のが良いと考える。図9を用いて説明した実験結果から
みて、このようにSi濃度の上限を設けておけば、Al
層でのピンホール発生を防止出来ると考えられるからで
ある。また、前記上側のAl層部分の厚さを、Ti層の
近傍部分のAl層部分の厚さより、厚くしておくのが好
適である。なぜなら、Ti層の近傍のAl層部分はそれ
が厚すぎてはそれがAl層に占める割合が多くなってピ
ンホール発生の危険を高めるので比較的薄くすることに
なる。このようなとき、前記上側のAl層部分の厚さが
Ti層の近傍部分のAl層部分の厚さより薄いと、:
Ti層の近傍部分に含まれるSiの影響を上側のAl層
部分は受け易くなると考えられ、そのためピンホール発
生につながる危険が生じ易いと考えられるし、:Al
/Ti積層配線の総合の膜厚が薄くなるので配線抵抗が
大きくなってしまうと考えられるからである。また、T
i層の近傍のAl層部分のSi濃度すなわちTiとAl
との反応を抑制し得るSi濃度をどの程度とするかにつ
いては、配線抵抗変化をどの程度許容するか等を考慮し
かつなるべく低い濃度とするのが良い。これに限られな
いが、図11を用いて説明した実験の例で考えれば、S
i濃度が0.8重量%を越えると、抵抗変化抑制効果は
ほぼ飽和しているといえるので(Si濃度が0.8重量
%の水準と2.0重量%水準とでほぼ同等の抵抗変化率
を示しているので)、0.8重量%を越えてなるべく少
ない濃度とするのが良いと考える。
のAl層部分のSi濃度は最大でも0.3重量%とする
のが良いと考える。図9を用いて説明した実験結果から
みて、このようにSi濃度の上限を設けておけば、Al
層でのピンホール発生を防止出来ると考えられるからで
ある。また、前記上側のAl層部分の厚さを、Ti層の
近傍部分のAl層部分の厚さより、厚くしておくのが好
適である。なぜなら、Ti層の近傍のAl層部分はそれ
が厚すぎてはそれがAl層に占める割合が多くなってピ
ンホール発生の危険を高めるので比較的薄くすることに
なる。このようなとき、前記上側のAl層部分の厚さが
Ti層の近傍部分のAl層部分の厚さより薄いと、:
Ti層の近傍部分に含まれるSiの影響を上側のAl層
部分は受け易くなると考えられ、そのためピンホール発
生につながる危険が生じ易いと考えられるし、:Al
/Ti積層配線の総合の膜厚が薄くなるので配線抵抗が
大きくなってしまうと考えられるからである。また、T
i層の近傍のAl層部分のSi濃度すなわちTiとAl
との反応を抑制し得るSi濃度をどの程度とするかにつ
いては、配線抵抗変化をどの程度許容するか等を考慮し
かつなるべく低い濃度とするのが良い。これに限られな
いが、図11を用いて説明した実験の例で考えれば、S
i濃度が0.8重量%を越えると、抵抗変化抑制効果は
ほぼ飽和しているといえるので(Si濃度が0.8重量
%の水準と2.0重量%水準とでほぼ同等の抵抗変化率
を示しているので)、0.8重量%を越えてなるべく少
ない濃度とするのが良いと考える。
【0013】また、Al/Ti積層配線の形成方法の発
明によれば、下地上にTi層を形成する工程と、該Ti
層上にAlまたはAl合金からなるAl層を形成する工
程とを含むAl/Ti積層配線の形成方法において、前
記Al層は、Al層中にTiとAlとの界面反応を抑制
し得る濃度でSiが含有されるような条件でAl層を形
成する第1の工程と、Al層中にSiが実質的に含まれ
ないか或はSi濃度が最大でもAl層にピンホールを発
生させる濃度より低い濃度となるような条件でAl層を
形成する第2の工程とを、真空下で連続的に実施するこ
とで形成することを特徴とする。ここで真空下とは、第
1の工程で形成したAl層を酸化させることなく第2の
工程に送る趣旨である。
明によれば、下地上にTi層を形成する工程と、該Ti
層上にAlまたはAl合金からなるAl層を形成する工
程とを含むAl/Ti積層配線の形成方法において、前
記Al層は、Al層中にTiとAlとの界面反応を抑制
し得る濃度でSiが含有されるような条件でAl層を形
成する第1の工程と、Al層中にSiが実質的に含まれ
ないか或はSi濃度が最大でもAl層にピンホールを発
生させる濃度より低い濃度となるような条件でAl層を
形成する第2の工程とを、真空下で連続的に実施するこ
とで形成することを特徴とする。ここで真空下とは、第
1の工程で形成したAl層を酸化させることなく第2の
工程に送る趣旨である。
【0014】このような方法の一例としては、Siを所
定量含有したAlターゲーットを設置してある第1の成
膜室とSiを含有しないか所定量以下含有したターゲッ
トを設置してある第2の成膜室とを少なくとも有し、か
つ、これら成膜室間を試料を大気に曝すことなく行き来
させることが出来る搬送機構とを有したスパッタ装置を
用いる方法が挙げられる。また、より簡便な方法として
次の様な方法も挙げられる。
定量含有したAlターゲーットを設置してある第1の成
膜室とSiを含有しないか所定量以下含有したターゲッ
トを設置してある第2の成膜室とを少なくとも有し、か
つ、これら成膜室間を試料を大気に曝すことなく行き来
させることが出来る搬送機構とを有したスパッタ装置を
用いる方法が挙げられる。また、より簡便な方法として
次の様な方法も挙げられる。
【0015】すなわち、下地上にTi層を形成する工程
と、該Ti層上にAlまたはAl合金からなるAl層を
形成する工程とを具えるAl/Ti積層配線の形成方法
において、前記Al層の形成は、同一成膜室内にて、か
つ、Siを含まないターゲットまたはSiを含んでもA
l層にピンホールを発生させる濃度より低い濃度でSi
を含むターゲットを用いたスパッタ法であって、しか
も、スパッタガスとして不活性ガスとシラン系ガスとの
混合ガスであって形成されるAl層中のSi濃度がTi
とAlとの界面反応を抑制し得る濃度となるようシラン
系ガスを含む混合ガスを用いAl層を形成する第1の工
程と、スパッタガスとして不活性ガスを用いAl層を形
成する第2の工程とを成膜室の真空を破壊することなく
連続的に実施するスパッタ法により行なうという方法で
ある。
と、該Ti層上にAlまたはAl合金からなるAl層を
形成する工程とを具えるAl/Ti積層配線の形成方法
において、前記Al層の形成は、同一成膜室内にて、か
つ、Siを含まないターゲットまたはSiを含んでもA
l層にピンホールを発生させる濃度より低い濃度でSi
を含むターゲットを用いたスパッタ法であって、しか
も、スパッタガスとして不活性ガスとシラン系ガスとの
混合ガスであって形成されるAl層中のSi濃度がTi
とAlとの界面反応を抑制し得る濃度となるようシラン
系ガスを含む混合ガスを用いAl層を形成する第1の工
程と、スパッタガスとして不活性ガスを用いAl層を形
成する第2の工程とを成膜室の真空を破壊することなく
連続的に実施するスパッタ法により行なうという方法で
ある。
【0016】この方法によれば、Al層の形成に必要な
成膜室およびターゲーットはそれぞれ1つで済む。その
ため、多数の成膜室を用いる場合より低価格のプロセス
が実現される。
成膜室およびターゲーットはそれぞれ1つで済む。その
ため、多数の成膜室を用いる場合より低価格のプロセス
が実現される。
【0017】
【発明の実施の形態】以下、図面を参照してこの発明の
Al/Ti積層配線およびその形成方法の実施の形態に
ついて説明する。なお説明に用いる各図はこの発明を理
解出来る程度に各構成成分の寸法、形状および配置関係
を概略的に示してある。また、各図において同様な構成
成分については同一の番号を付して示しその重複する説
明を省略する。
Al/Ti積層配線およびその形成方法の実施の形態に
ついて説明する。なお説明に用いる各図はこの発明を理
解出来る程度に各構成成分の寸法、形状および配置関係
を概略的に示してある。また、各図において同様な構成
成分については同一の番号を付して示しその重複する説
明を省略する。
【0018】1.第1の実施の形態 先ず図1〜図4を参照して第1の実施の形態について説
明する。ここで、図1は第1の実施の形態のAl/Ti
積層配線の構造を模式的に示した断面図である。この図
1において11はAl/Ti積層配線が形成される任意
の下地、13はTi層、15はAl層、15aはTi層
の近傍のAl層部分、15bはそれより上側のAl層部
分、17はこの発明に係るAl/Ti積層配線である。
Ti層の近傍のAl層部分15aは、TiとAlとの界
面反応を抑制し得る濃度でSi(シリコン)を含有して
いる部分である。上側のAl層部分15bは、Si濃度
が最大でも該上側のAl層部分15bにピンホールを発
生させる濃度より低い濃度となっている部分である(S
i濃度がゼロの場合があっても良い。)。
明する。ここで、図1は第1の実施の形態のAl/Ti
積層配線の構造を模式的に示した断面図である。この図
1において11はAl/Ti積層配線が形成される任意
の下地、13はTi層、15はAl層、15aはTi層
の近傍のAl層部分、15bはそれより上側のAl層部
分、17はこの発明に係るAl/Ti積層配線である。
Ti層の近傍のAl層部分15aは、TiとAlとの界
面反応を抑制し得る濃度でSi(シリコン)を含有して
いる部分である。上側のAl層部分15bは、Si濃度
が最大でも該上側のAl層部分15bにピンホールを発
生させる濃度より低い濃度となっている部分である(S
i濃度がゼロの場合があっても良い。)。
【0019】この図1を用い説明した試料は以下のよう
に形成することができる。なお下地11としてここで
は、表面にBPSG(Boro-Phospho silicate glass) 膜
(図示せず)が形成されたシリコン基板11を用いる例
を考える。このシリコン基板11のBPSG膜上に、
.膜厚が50nmのTi層13と、.Alに対しS
iを0.8重量%の割合で含有しかつCu(銅)を含有
し然も膜厚が50nmのAl−0.8%−Cu層と、
.Cuを含有しかつSiは含有せず然も膜厚が450
nmのCu−Al層とを、スパッタ法によりしかも成膜
室の真空破壊をすることなく連続的に形成する。このT
i層13を形成するスパッタ時の条件は、成膜温度(基
板加熱温度)を室温〜300℃の好適な温度、成膜室の
圧力を1〜6mTorrの好適な圧力、パワーを1〜3
KWの好適なパワーとした条件とできる。Al−0.8
%−Cu層およびCu−Al層を形成するスパッタ時の
条件は、成膜温度を室温〜600℃の好適な温度、成膜
室の圧力を1〜6mTorrの好適な温度、パワーを8
〜12KWの好適なパワーとできる。また、これらTi
層、Al−0.8%−Cu層およびCu−Al層を成膜
室の真空下で連続的に形成する方法は例えば以下の2つ
の方法が挙げられる。
に形成することができる。なお下地11としてここで
は、表面にBPSG(Boro-Phospho silicate glass) 膜
(図示せず)が形成されたシリコン基板11を用いる例
を考える。このシリコン基板11のBPSG膜上に、
.膜厚が50nmのTi層13と、.Alに対しS
iを0.8重量%の割合で含有しかつCu(銅)を含有
し然も膜厚が50nmのAl−0.8%−Cu層と、
.Cuを含有しかつSiは含有せず然も膜厚が450
nmのCu−Al層とを、スパッタ法によりしかも成膜
室の真空破壊をすることなく連続的に形成する。このT
i層13を形成するスパッタ時の条件は、成膜温度(基
板加熱温度)を室温〜300℃の好適な温度、成膜室の
圧力を1〜6mTorrの好適な圧力、パワーを1〜3
KWの好適なパワーとした条件とできる。Al−0.8
%−Cu層およびCu−Al層を形成するスパッタ時の
条件は、成膜温度を室温〜600℃の好適な温度、成膜
室の圧力を1〜6mTorrの好適な温度、パワーを8
〜12KWの好適なパワーとできる。また、これらTi
層、Al−0.8%−Cu層およびCu−Al層を成膜
室の真空下で連続的に形成する方法は例えば以下の2つ
の方法が挙げられる。
【0020】1つの方法は、複数の成膜室を有したいわ
ゆるマルチチャンバ型のスパッタ装置であって試料を大
気にさらすことなく真空状態で各成膜室間を行き来させ
ることが出来るスパッタ装置を用いる方法である。この
場合、マルチチャンバのうちのあるチャンバ内にはTi
のターゲットを設置し、別のチャンバ内にはAl−0.
8%−Cuの組成のターゲットを設置し、かつ、別のチ
ャンバ内にはAl−Cuの組成のターゲットを設置して
おいて、試料をこれらチャンバ間で移動させて各成膜工
程を連続的に実施する。他の1つの方法は特にAl層の
形成工程を工夫した方法である。すなわちTi層用の成
膜室およびAl層の成膜室は必要とするのであるが、A
l層用の成膜室を1つで済ます方法である。これについ
て図2(A)、(B)を用い詳細に説明する。Al層形
成のための成膜室として1つの成膜室を用いることと
し、この1つの成膜室21にSiを含まないターゲット
23またはSiを含んでもAl層にピンホールを発生さ
せる濃度より低い濃度でSiを含むターゲット23を設
置しておく。この実施の形態ではAl−Cuの組成のタ
ーゲット23、すなわちSiは含まないか或は含んでも
Alに対し0.3重量%以下で含むAl−Cuのターゲ
ット23を成膜室21内に設置しておく。なお、図2中
25はウエハを示す。そして、Al−0.8%−Cu層
を形成するための第1の工程においては、スパッタガス
として例えばアルゴン(Ar)とモノシラン(SiH
4 )との混合ガスを用いる(図2(A))。モノシラン
の代わりに他のシラン系ガス例えばジシラン(Si2 H
6 )を用いても良い。アルゴンに対し流量比でいって1
/10程度のモノシランを混合したガスをスパッタガス
として用いてAl−Cuターゲットをスパッタすると、
Al−0.8%−Cu層を形成できる。またAl−Cu
層を形成するための第2の工程においては、モノシラン
は混合せずArのみをスパッタガスとして用いる(図2
(B))。
ゆるマルチチャンバ型のスパッタ装置であって試料を大
気にさらすことなく真空状態で各成膜室間を行き来させ
ることが出来るスパッタ装置を用いる方法である。この
場合、マルチチャンバのうちのあるチャンバ内にはTi
のターゲットを設置し、別のチャンバ内にはAl−0.
8%−Cuの組成のターゲットを設置し、かつ、別のチ
ャンバ内にはAl−Cuの組成のターゲットを設置して
おいて、試料をこれらチャンバ間で移動させて各成膜工
程を連続的に実施する。他の1つの方法は特にAl層の
形成工程を工夫した方法である。すなわちTi層用の成
膜室およびAl層の成膜室は必要とするのであるが、A
l層用の成膜室を1つで済ます方法である。これについ
て図2(A)、(B)を用い詳細に説明する。Al層形
成のための成膜室として1つの成膜室を用いることと
し、この1つの成膜室21にSiを含まないターゲット
23またはSiを含んでもAl層にピンホールを発生さ
せる濃度より低い濃度でSiを含むターゲット23を設
置しておく。この実施の形態ではAl−Cuの組成のタ
ーゲット23、すなわちSiは含まないか或は含んでも
Alに対し0.3重量%以下で含むAl−Cuのターゲ
ット23を成膜室21内に設置しておく。なお、図2中
25はウエハを示す。そして、Al−0.8%−Cu層
を形成するための第1の工程においては、スパッタガス
として例えばアルゴン(Ar)とモノシラン(SiH
4 )との混合ガスを用いる(図2(A))。モノシラン
の代わりに他のシラン系ガス例えばジシラン(Si2 H
6 )を用いても良い。アルゴンに対し流量比でいって1
/10程度のモノシランを混合したガスをスパッタガス
として用いてAl−Cuターゲットをスパッタすると、
Al−0.8%−Cu層を形成できる。またAl−Cu
層を形成するための第2の工程においては、モノシラン
は混合せずArのみをスパッタガスとして用いる(図2
(B))。
【0021】このように形成された試料では、Al−
0.8%−Cu層の部分がほぼ図1で説明したTi層の
近傍のAl層部分15aを構成すると考えられ、Al−
Cu層部分が上側のAl層部分15bを構成するように
なると考えられる。
0.8%−Cu層の部分がほぼ図1で説明したTi層の
近傍のAl層部分15aを構成すると考えられ、Al−
Cu層部分が上側のAl層部分15bを構成するように
なると考えられる。
【0022】(実施例および比較例)上述のような形成
手順であって、特に、Ti層13を形成するスパッタ時
の条件を、成膜温度が100℃、成膜室の圧力が3mT
orr、パワーが1KWとし、Al−0.8%−Cu層
およびCu−Al層を形成するスパッタ時の条件を、成
膜温度が250℃、成膜室の圧力が2mTorr、パワ
ーが9KWとして評価試料を形成する。そしてこの試料
の表面を、as−depoの状態において走査型電子顕
微鏡(SEM)により観察し、かつ写真を撮影する。そ
の写真を模写した図を図3に示す。そしてこの写真中の
525μm2 の面積に当たる領域中にピンホールが出現
しているか否かを測定する。ただしここでは直径が約
0.05μmより大きいピンホール数を、測定する。こ
の試料ではピンホールは認められなかった。
手順であって、特に、Ti層13を形成するスパッタ時
の条件を、成膜温度が100℃、成膜室の圧力が3mT
orr、パワーが1KWとし、Al−0.8%−Cu層
およびCu−Al層を形成するスパッタ時の条件を、成
膜温度が250℃、成膜室の圧力が2mTorr、パワ
ーが9KWとして評価試料を形成する。そしてこの試料
の表面を、as−depoの状態において走査型電子顕
微鏡(SEM)により観察し、かつ写真を撮影する。そ
の写真を模写した図を図3に示す。そしてこの写真中の
525μm2 の面積に当たる領域中にピンホールが出現
しているか否かを測定する。ただしここでは直径が約
0.05μmより大きいピンホール数を、測定する。こ
の試料ではピンホールは認められなかった。
【0023】また、この試料のas−depo時のシー
ト抵抗R0 と、この試料を約410℃、450℃、50
0℃の温度の窒素雰囲気中にて30分間それぞれ熱処理
した際のシート抵抗とから、シート抵抗の変化率ΔR/
R0 を求める。その結果を図4に比較例のものと共に示
した。なお、比較例1はAl層全体がAl−Cu層であ
るもの、すなわちAl−Cu/Ti積層配線を有した水
準である。また比較例2はAl層全体がAl−0.8%
Si−Cuであるもの、すなわちAl−0.8%Si−
Cu/Ti積層配線を有した水準である。これら比較例
の試料の形成条件は実施例のものに準じる。実施例の試
料は比較例1のものに比べ抵抗変化率が小さいことが分
かる。一方、比較例2のものは実施例のものに比べ抵抗
変化率は小さいがピンホールが生じていた(図10
(A)参照)。
ト抵抗R0 と、この試料を約410℃、450℃、50
0℃の温度の窒素雰囲気中にて30分間それぞれ熱処理
した際のシート抵抗とから、シート抵抗の変化率ΔR/
R0 を求める。その結果を図4に比較例のものと共に示
した。なお、比較例1はAl層全体がAl−Cu層であ
るもの、すなわちAl−Cu/Ti積層配線を有した水
準である。また比較例2はAl層全体がAl−0.8%
Si−Cuであるもの、すなわちAl−0.8%Si−
Cu/Ti積層配線を有した水準である。これら比較例
の試料の形成条件は実施例のものに準じる。実施例の試
料は比較例1のものに比べ抵抗変化率が小さいことが分
かる。一方、比較例2のものは実施例のものに比べ抵抗
変化率は小さいがピンホールが生じていた(図10
(A)参照)。
【0024】これらのことから、この発明のAl/Ti
積層配線によれば、TiとAlとの反応に起因する配線
抵抗増加を抑制出来、かつ、ピンホール発生も防止出来
ることが分かる。
積層配線によれば、TiとAlとの反応に起因する配線
抵抗増加を抑制出来、かつ、ピンホール発生も防止出来
ることが分かる。
【0025】2.第2の実施の形態 次に、この発明のAl/Ti積層配線およびその形成方
法を半導体装置の多層配線構造に適用した例を説明す
る。ここでは第2層配線以降の配線に本発明のAl/T
i積層配線を適用する例を説明する。しかも、層間絶縁
膜に形成されたスルーホールは高融点金属プラグ例えば
W(タングステン)プラグにより埋め込み、そしてその
上に本発明の配線を形成する例を説明する。この説明を
図5および図6を参照して行なう。ここで図5および図
6は多層配線を形成する工程の主な工程での試料の様子
を断面図によって示した工程図である。
法を半導体装置の多層配線構造に適用した例を説明す
る。ここでは第2層配線以降の配線に本発明のAl/T
i積層配線を適用する例を説明する。しかも、層間絶縁
膜に形成されたスルーホールは高融点金属プラグ例えば
W(タングステン)プラグにより埋め込み、そしてその
上に本発明の配線を形成する例を説明する。この説明を
図5および図6を参照して行なう。ここで図5および図
6は多層配線を形成する工程の主な工程での試料の様子
を断面図によって示した工程図である。
【0026】先ず、シリコン基板31上に中間絶縁膜3
3を形成し、次いでこの中間絶縁膜33にスルーホール
33aを形成する。次にこの試料上に例えばW(タング
ステン)からなる第1層配線35を形成する。次に、こ
の試料上に層間絶縁膜37を形成し、そして該層間絶縁
膜37にスルーホール37aを形成する(図5
(A))。スルーホール37aの形成が済んだ試料上に
先ずTiN層39とW層とをこの順に形成する。W層は
スルーホール37aを埋め込む程度に厚く形成する。そ
して、この試料を全面エッチバックしてスルーホール3
7a内にWプラグ41を形成する(図5(B))。
3を形成し、次いでこの中間絶縁膜33にスルーホール
33aを形成する。次にこの試料上に例えばW(タング
ステン)からなる第1層配線35を形成する。次に、こ
の試料上に層間絶縁膜37を形成し、そして該層間絶縁
膜37にスルーホール37aを形成する(図5
(A))。スルーホール37aの形成が済んだ試料上に
先ずTiN層39とW層とをこの順に形成する。W層は
スルーホール37aを埋め込む程度に厚く形成する。そ
して、この試料を全面エッチバックしてスルーホール3
7a内にWプラグ41を形成する(図5(B))。
【0027】Wプラグ41の形成が済んだ試料上全面に
Ti層43と、TiとAlとの界面反応を抑制し得る濃
度でSi(シリコン)を含有する第1のAl層45a
と、Si濃度が最大でもAl層にピンホールを発生させ
る濃度より低い濃度となっている第2のAl層45bと
を、全てスパッタ法で真空を破壊することなく連続的に
堆積させる。これら層43、45a,45bを形成する
スパッタ時の条件は、第1の実施の形態において説明し
た範囲の条件とできる。またこれら層43、45a,4
5bの連続成膜法は、第1の実施の形態において説明し
た2つの方法のいずれで行なっても良い。この時、Ti
層は比抵抗がAlの10倍もあるのでこの膜厚が厚すぎ
ると配線抵抗を高め、この膜厚が薄すぎてはTiが膜と
ならないので、Ti層の膜厚は例えば50nm程度にす
る。また第1のAl層45aの膜厚は、TiとAlとの
反応を抑制できることを前提になるべく薄い方が好まし
いので、例えば50nm程度にする。またこの第1のA
l層45aのSi濃度は例えばAlに対し0.8重量%
とする。また、第2のAl層45bの膜厚は、第1のA
l層45aとのトータルで450〜700nmとなるよ
うにする。具体的には、配線幅と膜厚との関係を考慮し
て所望とする配線抵抗が得られるように第2のAl層4
5bの膜厚を選ぶ。また、第2のAl層45bのSi濃
度はAlに対し0.3重量%以下とする(もちろんSi
含有率が0の場合があってもよい)。次に、これら層4
3、45a,45bを第2層配線の形状にパターニング
し、さらにシンターして第2層配線47を得る(図6
(A))。なお、これらパターニングとシンターとは順
序が逆でも良い。さらに第3層配線以降を形成する場合
は、図6(B)に示す如く第2層目の層間絶縁膜49を
堆積後にこれにスルーホール49aを開口し、その後、
図5(B)〜図6(B)を用い説明した工程を繰り返
す。
Ti層43と、TiとAlとの界面反応を抑制し得る濃
度でSi(シリコン)を含有する第1のAl層45a
と、Si濃度が最大でもAl層にピンホールを発生させ
る濃度より低い濃度となっている第2のAl層45bと
を、全てスパッタ法で真空を破壊することなく連続的に
堆積させる。これら層43、45a,45bを形成する
スパッタ時の条件は、第1の実施の形態において説明し
た範囲の条件とできる。またこれら層43、45a,4
5bの連続成膜法は、第1の実施の形態において説明し
た2つの方法のいずれで行なっても良い。この時、Ti
層は比抵抗がAlの10倍もあるのでこの膜厚が厚すぎ
ると配線抵抗を高め、この膜厚が薄すぎてはTiが膜と
ならないので、Ti層の膜厚は例えば50nm程度にす
る。また第1のAl層45aの膜厚は、TiとAlとの
反応を抑制できることを前提になるべく薄い方が好まし
いので、例えば50nm程度にする。またこの第1のA
l層45aのSi濃度は例えばAlに対し0.8重量%
とする。また、第2のAl層45bの膜厚は、第1のA
l層45aとのトータルで450〜700nmとなるよ
うにする。具体的には、配線幅と膜厚との関係を考慮し
て所望とする配線抵抗が得られるように第2のAl層4
5bの膜厚を選ぶ。また、第2のAl層45bのSi濃
度はAlに対し0.3重量%以下とする(もちろんSi
含有率が0の場合があってもよい)。次に、これら層4
3、45a,45bを第2層配線の形状にパターニング
し、さらにシンターして第2層配線47を得る(図6
(A))。なお、これらパターニングとシンターとは順
序が逆でも良い。さらに第3層配線以降を形成する場合
は、図6(B)に示す如く第2層目の層間絶縁膜49を
堆積後にこれにスルーホール49aを開口し、その後、
図5(B)〜図6(B)を用い説明した工程を繰り返
す。
【0028】なお、この第2の実施の形態ではこの発明
のAl/Ti積層配線を第2配線以降に適用する例を述
べた。これは、TiはAlに対するバリア性が乏しいの
で、Al/Ti積層配線を第1層配線として用いる際に
これがシリコン基板31に直接接する状態で用いるとA
lスパイクが生じてリーク不良が生じる恐れがあるから
であった。しかし、図5(A)を用い説明したプロセス
において、中間絶縁膜31のスルーホール31aをWプ
ラグで埋め込んでから第1層配線35として本発明のA
l/Ti積層配線47(図6(A)の構造)を適用する
ようにすれば、AlスパイクはWプラグによって防止さ
れるので、本発明のAl/Ti積層配線は第1層配線と
しても適用出来る。
のAl/Ti積層配線を第2配線以降に適用する例を述
べた。これは、TiはAlに対するバリア性が乏しいの
で、Al/Ti積層配線を第1層配線として用いる際に
これがシリコン基板31に直接接する状態で用いるとA
lスパイクが生じてリーク不良が生じる恐れがあるから
であった。しかし、図5(A)を用い説明したプロセス
において、中間絶縁膜31のスルーホール31aをWプ
ラグで埋め込んでから第1層配線35として本発明のA
l/Ti積層配線47(図6(A)の構造)を適用する
ようにすれば、AlスパイクはWプラグによって防止さ
れるので、本発明のAl/Ti積層配線は第1層配線と
しても適用出来る。
【0029】3.第3の実施の形態 上述の第2の実施の形態ではWプラグを用いる例を述べ
た。しかし多層配線構造の形成方法としてAl高温スパ
ッタと称される方法(例えば文献:アイ イー イー イー フ゛イエルエ
スアイ マルチレヘ゛ル インターコネクション カンファレンス(IEEE VLSI Multileve
l Interconnection Conference) ,1990,p.42)や、Al
高温リフロと称される方法(例えば文献:アイ イー イー イー
フ゛イエルエスアイ マルチレヘ゛ル インターコネクション カンファレンス(IEEE VLSI Mul
tilevelInterconnection Conference) ,1991,p.326 )
もある。これら方法にもこの発明のAl/Ti積層配線
は適用出来る。この第3の実施の形態ではその例を説明
する。この説明を図7および図8を参照しておこなう。
ここで図7および図8は、この形成工程中の主な工程で
の試料の様子を断面図によって示した工程図である。
た。しかし多層配線構造の形成方法としてAl高温スパ
ッタと称される方法(例えば文献:アイ イー イー イー フ゛イエルエ
スアイ マルチレヘ゛ル インターコネクション カンファレンス(IEEE VLSI Multileve
l Interconnection Conference) ,1990,p.42)や、Al
高温リフロと称される方法(例えば文献:アイ イー イー イー
フ゛イエルエスアイ マルチレヘ゛ル インターコネクション カンファレンス(IEEE VLSI Mul
tilevelInterconnection Conference) ,1991,p.326 )
もある。これら方法にもこの発明のAl/Ti積層配線
は適用出来る。この第3の実施の形態ではその例を説明
する。この説明を図7および図8を参照しておこなう。
ここで図7および図8は、この形成工程中の主な工程で
の試料の様子を断面図によって示した工程図である。
【0030】第2の実施の形態において説明した手順
で、シリコン基板11上に中間絶縁膜33を形成し、該
中間絶縁膜33にスルーホール33aを形成し、さらに
W(タングステン)からなる第1層配線35、層間絶縁
膜37およびスルーホール37aをそれぞれ形成する。
次に、この試料上にTi層43をスパッタ法により形成
する(図7(A))。このTi層43を形成するスパッ
タ時の条件は、第1の実施の形態で説明した範囲の条件
と出来る。次に、この試料上に、TiとAlとの界面反
応を抑制し得る濃度でSi(シリコン)を含有する第1
のAl層45aと、Si濃度が最大でもAl層にピンホ
ールを発生させる濃度より低い濃度となっている第2の
Al層45bとを、スパッタ法により真空を破壊するこ
となく連続的に堆積させる。これら層45a,45bの
連続成膜法は、第1の実施の形態において説明した2つ
の方法のいずれで行なっても良い。またこの第1のAl
層45aおよび第2のAl層45bを形成するスパッタ
時の条件であるが、成膜温度はAlを成膜時にリフロー
させるのであれば(高温スパッタ法を実施するのであれ
ば)例えば450〜500℃とできる。また、成膜室の
圧力を1〜6mTorrの好適な温度、パワーを8〜1
2KWの好適なパワーとできる。これによりスルーホー
ル37a内部を第1のaL層45aおよび第2のAl層
45bで埋め込むと共に、この試料上にAl/Ti積層
配線47を形成する。なお、スルーホール37aに対す
る被覆性を高める為に第1のAl層45aを形成する際
の成膜温度は150℃以下の低温とするのがよい。また
第1のAl層45aおよび第2のAl層45bの形成に
当たり別の方法を実施してもよい。すなわち、第1のA
l層45aおよび第2のAl層45bを室温付近で堆積
させた後に真空を破らずに450〜500℃の高温雰囲
気中に晒してリフローを生じさせて、スルーホール37
a内をAl層45a,45bにより埋め込む方法(高温
リフロー法)を用いてもよい。第1のAl層45a、第
2のAl層45bそれぞれの膜厚やSi濃度については
例えば第2の実施の形態で説明した膜厚やSi濃度とで
きる。さらに第3層配線以降を形成する場合は、図8に
示す如く第2層目の層間絶縁膜49を堆積後にこれにス
ルーホール49aを開口し、その後、図7(A)〜図8
を用い説明した工程を繰り返す。この第3の実施の形態
の方法であると、スルーホールの埋め込みとAl/Ti
積層配線の形成とを同時に行えるので、第2の実施の形
態に比べスループットの向上が図れる。
で、シリコン基板11上に中間絶縁膜33を形成し、該
中間絶縁膜33にスルーホール33aを形成し、さらに
W(タングステン)からなる第1層配線35、層間絶縁
膜37およびスルーホール37aをそれぞれ形成する。
次に、この試料上にTi層43をスパッタ法により形成
する(図7(A))。このTi層43を形成するスパッ
タ時の条件は、第1の実施の形態で説明した範囲の条件
と出来る。次に、この試料上に、TiとAlとの界面反
応を抑制し得る濃度でSi(シリコン)を含有する第1
のAl層45aと、Si濃度が最大でもAl層にピンホ
ールを発生させる濃度より低い濃度となっている第2の
Al層45bとを、スパッタ法により真空を破壊するこ
となく連続的に堆積させる。これら層45a,45bの
連続成膜法は、第1の実施の形態において説明した2つ
の方法のいずれで行なっても良い。またこの第1のAl
層45aおよび第2のAl層45bを形成するスパッタ
時の条件であるが、成膜温度はAlを成膜時にリフロー
させるのであれば(高温スパッタ法を実施するのであれ
ば)例えば450〜500℃とできる。また、成膜室の
圧力を1〜6mTorrの好適な温度、パワーを8〜1
2KWの好適なパワーとできる。これによりスルーホー
ル37a内部を第1のaL層45aおよび第2のAl層
45bで埋め込むと共に、この試料上にAl/Ti積層
配線47を形成する。なお、スルーホール37aに対す
る被覆性を高める為に第1のAl層45aを形成する際
の成膜温度は150℃以下の低温とするのがよい。また
第1のAl層45aおよび第2のAl層45bの形成に
当たり別の方法を実施してもよい。すなわち、第1のA
l層45aおよび第2のAl層45bを室温付近で堆積
させた後に真空を破らずに450〜500℃の高温雰囲
気中に晒してリフローを生じさせて、スルーホール37
a内をAl層45a,45bにより埋め込む方法(高温
リフロー法)を用いてもよい。第1のAl層45a、第
2のAl層45bそれぞれの膜厚やSi濃度については
例えば第2の実施の形態で説明した膜厚やSi濃度とで
きる。さらに第3層配線以降を形成する場合は、図8に
示す如く第2層目の層間絶縁膜49を堆積後にこれにス
ルーホール49aを開口し、その後、図7(A)〜図8
を用い説明した工程を繰り返す。この第3の実施の形態
の方法であると、スルーホールの埋め込みとAl/Ti
積層配線の形成とを同時に行えるので、第2の実施の形
態に比べスループットの向上が図れる。
【0031】上述においてはこの発明のAl/Ti積層
配線およびその形成方法の実施の形態について説明した
が、この発明は上述の実施の形態に限られない。例えば
上述においてはAl層としてCuを含むAl合金の例を
挙げたが、実質的にAlとSiとで構成されたAl層の
場合があってもよい。また、Al層としてCu以外の他
の元素例えばTi、Ni(ニッケル)、Co(コバル
ト)、Cr(クロム)から選べれた1または複数の元素
を含むAl層を用いる場合があってもよい。
配線およびその形成方法の実施の形態について説明した
が、この発明は上述の実施の形態に限られない。例えば
上述においてはAl層としてCuを含むAl合金の例を
挙げたが、実質的にAlとSiとで構成されたAl層の
場合があってもよい。また、Al層としてCu以外の他
の元素例えばTi、Ni(ニッケル)、Co(コバル
ト)、Cr(クロム)から選べれた1または複数の元素
を含むAl層を用いる場合があってもよい。
【0032】
【発明の効果】上述した説明から明らかなようにこの発
明のAl/Ti積層配線によれば、Al層を、Ti層の
近傍部分にTiとAlとの界面反応を抑制し得る濃度で
Si(シリコン)を含有し、かつ、該近傍部分より上側
の部分のSi濃度が最大でも該上側のAl層部分にピン
ホールを発生させる濃度より低い濃度となっているAl
層としている。そのため、TiとAlとの反応を抑制す
るに必要な部分にのみSiを必要量含有し、それ以外の
部分はSiを極力含有していない(含有しない場合も含
む)構造のAl層を有したAl/Ti積層配線が得られ
る。したがって、TiとAlとの反応を抑制出来かつピ
ンホール発生も防止出来るAl/Ti積層配線が実現さ
れる。
明のAl/Ti積層配線によれば、Al層を、Ti層の
近傍部分にTiとAlとの界面反応を抑制し得る濃度で
Si(シリコン)を含有し、かつ、該近傍部分より上側
の部分のSi濃度が最大でも該上側のAl層部分にピン
ホールを発生させる濃度より低い濃度となっているAl
層としている。そのため、TiとAlとの反応を抑制す
るに必要な部分にのみSiを必要量含有し、それ以外の
部分はSiを極力含有していない(含有しない場合も含
む)構造のAl層を有したAl/Ti積層配線が得られ
る。したがって、TiとAlとの反応を抑制出来かつピ
ンホール発生も防止出来るAl/Ti積層配線が実現さ
れる。
【0033】また、Al/Ti積層配線の形成方法の発
明によれば、TiとAlとの反応を防止出来かつピンホ
ール発生も防止出来るAl/Ti積層配線を容易に形成
出来る。
明によれば、TiとAlとの反応を防止出来かつピンホ
ール発生も防止出来るAl/Ti積層配線を容易に形成
出来る。
【0034】よって、この発明はより微細化される半導
体装置の配線およびその形成等に適用できる。
体装置の配線およびその形成等に適用できる。
【図1】第1の実施の形態の説明図であり、この発明の
Al/Ti積層配線の構造を模式的に示した断面図であ
る。
Al/Ti積層配線の構造を模式的に示した断面図であ
る。
【図2】(A)および(B)は、特にAl層の形成工程
の説明図であって、1つの成膜室および1つのターゲッ
トで、異なる組成のAl層を形成する例を説明する図で
ある。
の説明図であって、1つの成膜室および1つのターゲッ
トで、異なる組成のAl層を形成する例を説明する図で
ある。
【図3】実施例の試料(Al/Ti積層配線)の表面を
走査型電子顕微鏡で観察した写真を模写した図である。
走査型電子顕微鏡で観察した写真を模写した図である。
【図4】第1の実施の形態の説明図であり、この発明の
Al/Ti積層配線での熱処理に対するシート抵抗抑制
効果を説明する図である。
Al/Ti積層配線での熱処理に対するシート抵抗抑制
効果を説明する図である。
【図5】第2の実施の形態の説明に供する工程図(その
1)であり、W(タングステン)プラグを用いた多層配
線形成法に本発明を適用する例を示した図である。
1)であり、W(タングステン)プラグを用いた多層配
線形成法に本発明を適用する例を示した図である。
【図6】第2の実施の形態の説明に供する工程図(その
2)であり、図5に続く工程図である。
2)であり、図5に続く工程図である。
【図7】第3の実施の形態の説明に供する工程図(その
1)であり、Al高温スパッタ法またはAl高温リフロ
ー法を用いた多層配線形成法に本発明を適用する例を示
した図である。
1)であり、Al高温スパッタ法またはAl高温リフロ
ー法を用いた多層配線形成法に本発明を適用する例を示
した図である。
【図8】第3の実施の形態の説明に供する工程図(その
2)であり、図7に続く工程図である。
2)であり、図7に続く工程図である。
【図9】課題の説明図であり、Al/Ti積層配線にお
けるAl層のSi濃度とピンホール発生との関係を説明
する図である。
けるAl層のSi濃度とピンホール発生との関係を説明
する図である。
【図10】課題の説明に供する図であり、ピンホールが
発生した水準と発生しない水準それぞれの表面SEM写
真を模写した図である。
発生した水準と発生しない水準それぞれの表面SEM写
真を模写した図である。
【図11】課題および本発明の説明図であり、Al/T
i積層配線におけるAl層のSi濃度と熱処理後のシー
ト抵抗変化率との関係を説明する図である。
i積層配線におけるAl層のSi濃度と熱処理後のシー
ト抵抗変化率との関係を説明する図である。
11:下地 13:Ti層 15:Al層 15a:Ti層の近傍のAl層部分 15b:上側のAl層部分 17:この発明に係るAl/Ti積層配線 21:成膜室 23:ターゲット(Siを含まないか含んでも所定濃度
以下のターゲット) 25:ウエハ 31:シリコン基板 33:中間絶縁膜 33a:スルーホール 35:第1層配線 37:層間絶縁膜 37a:スルーホール 39:TiN層 41:W(タングステン)プラブ 43:Ti層 45a:第1のAl層 45b:第2のAl層 47:Al/Ti積層配線 49:第2層目の層間絶縁膜 49a:スルーホール
以下のターゲット) 25:ウエハ 31:シリコン基板 33:中間絶縁膜 33a:スルーホール 35:第1層配線 37:層間絶縁膜 37a:スルーホール 39:TiN層 41:W(タングステン)プラブ 43:Ti層 45a:第1のAl層 45b:第2のAl層 47:Al/Ti積層配線 49:第2層目の層間絶縁膜 49a:スルーホール
Claims (9)
- 【請求項1】 下地上に、Ti(チタン)層と、Al
(アルミニウム)またはAl合金からなるAl層とをこ
の順に具えたAl/Ti積層配線において、 前記Al層は、Ti層の近傍部分にTiとAlとの界面
反応を抑制し得る濃度でSi(シリコン)を含有し、か
つ、該近傍部分より上側の部分のSi濃度が最大でも該
上側のAl層部分にピンホールを発生させる濃度より低
い濃度となっていることを特徴とするAl/Ti積層配
線。 - 【請求項2】 請求項1に記載のAl/Ti積層配線に
おいて、 前記上側のAl層部分のSi濃度が最大でも0.3重量
%となっていることを特徴とするAl/Ti積層配線。 - 【請求項3】 請求項1に記載のAl/Ti積層配線に
おいて、 前記上側のAl層部分の厚さの方が、Ti層の近傍部分
の前記Al層部分の厚さより、厚くなっていることを特
徴とするAl/Ti積層配線。 - 【請求項4】 下地上にTi層を形成する工程と、該T
i層上にAlまたはAl合金からなるAl層を形成する
工程とを含むAl/Ti積層配線の形成方法において、 前記Al層は、 Al層中にTiとAlとの界面反応を抑制し得る濃度で
Siが含有されるような条件でAl層を形成する第1の
工程と、Al層中にSiが含まれないか或はSi濃度が
最大でもAl層にピンホールを発生させる濃度より低い
濃度となるような条件でAl層を形成する第2の工程と
を、真空下で連続的に実施することで形成することを特
徴とするAl/Ti積層配線の形成方法。 - 【請求項5】 請求項4に記載のAl/Ti積層配線の
形成方法において、 前記第2の工程は、Si濃度が最大でも0.3重量%で
あるAl層を形成する工程であることを特徴とするAl
/Ti積層配線の形成方法。 - 【請求項6】 請求項4に記載のAl/Ti積層配線の
形成方法において、 前記第2の工程で形成されるAl層部分の膜厚の方が前
記第1の工程で形成されるAl層部分の膜厚に比べ厚く
なるよう成膜を行なうことを特徴とするAl/Ti積層
配線の形成方法。 - 【請求項7】 下地上にTi層を形成する工程と、該T
i層上にAlまたはAl合金からなるAl層を形成する
工程とを具えるAl/Ti積層配線の形成方法におい
て、 前記Al層は、 同一成膜室内にて、かつ、Siを含まないターゲットま
たはSiを含んでもAl層にピンホールを発生させる濃
度より低い濃度でSiを含むターゲットを用いたスパッ
タ法により、しかも、 スパッタガスとして不活性ガスとシラン系ガスとの混合
ガスであって形成されるAl層中のSi濃度がTiとA
lとの界面反応を抑制し得る濃度となるようシラン系ガ
スを含む混合ガスを用いてAl層を形成する第1の工程
と、スパッタガスとして不活性ガスを用いてAl層を形
成する第2の工程とを真空下で連続的に実施することで
形成することを特徴とするAl/Ti積層配線の形成方
法。 - 【請求項8】 請求項7に記載のAl/Ti積層配線の
形成方法において、 前記第2の工程は、Si濃度が最大でも0.3重量%で
あるAl層を形成する工程であることを特徴とするAl
/Ti積層配線の形成方法。 - 【請求項9】 請求項7に記載のAl/Ti積層配線の
形成方法において、 前記第2の工程で形成されるAl層部分の膜厚の方が前
記第1の工程で形成されるAl層部分の膜厚に比べ厚く
なるよう成膜を行なうことを特徴とするAl/Ti積層
配線の形成方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8180926A JPH1027797A (ja) | 1996-07-10 | 1996-07-10 | Al/Ti積層配線およびその形成方法 |
TW086102611A TW337605B (en) | 1996-07-10 | 1997-03-04 | Al/Ti layered interconnection structure and the formation method |
EP97103716A EP0818821B1 (en) | 1996-07-10 | 1997-03-06 | Method of forming an Al/Ti layered interconnection |
DE69733596T DE69733596T2 (de) | 1996-07-10 | 1997-03-06 | Verfahren zur Herstellung eines Al/Ti Schichtverbindungsleiters |
US08/814,589 US5982037A (en) | 1996-07-10 | 1997-03-10 | Al/Ti layered interconnection and method of forming same |
KR1019970017106A KR100353657B1 (ko) | 1996-07-10 | 1997-05-02 | Aㅣ/Ti적층배선과그의형성방법및배선구조 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8180926A JPH1027797A (ja) | 1996-07-10 | 1996-07-10 | Al/Ti積層配線およびその形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1027797A true JPH1027797A (ja) | 1998-01-27 |
Family
ID=16091704
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8180926A Pending JPH1027797A (ja) | 1996-07-10 | 1996-07-10 | Al/Ti積層配線およびその形成方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5982037A (ja) |
EP (1) | EP0818821B1 (ja) |
JP (1) | JPH1027797A (ja) |
KR (1) | KR100353657B1 (ja) |
DE (1) | DE69733596T2 (ja) |
TW (1) | TW337605B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007515057A (ja) * | 2003-11-04 | 2007-06-07 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 構造体及びレーザヒューズのプログラミング |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6395629B1 (en) * | 1997-04-16 | 2002-05-28 | Stmicroelectronics, Inc. | Interconnect method and structure for semiconductor devices |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4218291A (en) * | 1978-02-28 | 1980-08-19 | Vlsi Technology Research Association | Process for forming metal and metal silicide films |
US4673623A (en) * | 1985-05-06 | 1987-06-16 | The Board Of Trustees Of The Leland Stanford Junior University | Layered and homogeneous films of aluminum and aluminum/silicon with titanium and tungsten for multilevel interconnects |
JP2598335B2 (ja) * | 1990-08-28 | 1997-04-09 | 三菱電機株式会社 | 半導体集積回路装置の配線接続構造およびその製造方法 |
KR960001601B1 (ko) * | 1992-01-23 | 1996-02-02 | 삼성전자주식회사 | 반도체 장치의 접촉구 매몰방법 및 구조 |
JPH04186629A (ja) * | 1990-11-16 | 1992-07-03 | Hitachi Ltd | 半導体装置及びその製造方法 |
TW520072U (en) * | 1991-07-08 | 2003-02-01 | Samsung Electronics Co Ltd | A semiconductor device having a multi-layer metal contact |
US5561083A (en) * | 1994-12-29 | 1996-10-01 | Lucent Technologies Inc. | Method of making multilayered Al-alloy structure for metal conductors |
-
1996
- 1996-07-10 JP JP8180926A patent/JPH1027797A/ja active Pending
-
1997
- 1997-03-04 TW TW086102611A patent/TW337605B/zh active
- 1997-03-06 DE DE69733596T patent/DE69733596T2/de not_active Expired - Fee Related
- 1997-03-06 EP EP97103716A patent/EP0818821B1/en not_active Expired - Lifetime
- 1997-03-10 US US08/814,589 patent/US5982037A/en not_active Expired - Fee Related
- 1997-05-02 KR KR1019970017106A patent/KR100353657B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007515057A (ja) * | 2003-11-04 | 2007-06-07 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 構造体及びレーザヒューズのプログラミング |
JP4871132B2 (ja) * | 2003-11-04 | 2012-02-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 構造体及びその形成方法 |
Also Published As
Publication number | Publication date |
---|---|
KR980012400A (ko) | 1998-04-30 |
EP0818821A2 (en) | 1998-01-14 |
DE69733596T2 (de) | 2006-05-04 |
EP0818821A3 (en) | 1999-03-03 |
DE69733596D1 (de) | 2005-07-28 |
EP0818821B1 (en) | 2005-06-22 |
US5982037A (en) | 1999-11-09 |
KR100353657B1 (ko) | 2002-11-18 |
TW337605B (en) | 1998-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5266521A (en) | Method for forming a planarized composite metal layer in a semiconductor device | |
JP3353727B2 (ja) | 半導体装置の配線構造の形成方法 | |
GB2257564A (en) | Metal contacts in semiconductor devices | |
JP2000058544A (ja) | 半導体装置及びその製造方法 | |
JP3625652B2 (ja) | 半導体装置の製造方法 | |
JPH0917785A (ja) | 半導体装置のアルミニウム系金属配線 | |
US7694871B2 (en) | Self-encapsulated silver alloys for interconnects | |
JP2789332B2 (ja) | 金属配線の構造及びその形成方法 | |
KR100369970B1 (ko) | 반도체장치 제조방법 | |
JPH1027797A (ja) | Al/Ti積層配線およびその形成方法 | |
US6509649B1 (en) | Semiconductor device and fabricating method thereof | |
JPH04242960A (ja) | 集積回路用配線 | |
JPH05102148A (ja) | 半導体装置 | |
JPH07283318A (ja) | 半導体装置及び半導体装置の製造方法 | |
JPH05102154A (ja) | 半導体装置 | |
JPH02188921A (ja) | 高融点金属多層膜形成法 | |
JPH06151607A (ja) | 半導体装置及びその製造方法 | |
JP3417193B2 (ja) | 半導体装置の製造方法 | |
JPH08111455A (ja) | 配線形成方法 | |
JPH06283605A (ja) | 微細孔の埋め込み方法、半導体装置およびその製造方法 | |
JPH1140516A (ja) | 半導体装置の製造方法 | |
JP2765625B2 (ja) | 半導体装置の製造方法とスルーホールのTi膜の腐食防止方法 | |
JPH08186114A (ja) | 配線薄膜、及び配線薄膜製造方法 | |
JPH09116012A (ja) | 半導体装置の製造方法 | |
JPH0786401A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040309 |