JPH05160273A - Contact plug of semiconductor device and formation thereof, and multilayer wiring of semiconductor device and formation thereof - Google Patents
Contact plug of semiconductor device and formation thereof, and multilayer wiring of semiconductor device and formation thereofInfo
- Publication number
- JPH05160273A JPH05160273A JP34908391A JP34908391A JPH05160273A JP H05160273 A JPH05160273 A JP H05160273A JP 34908391 A JP34908391 A JP 34908391A JP 34908391 A JP34908391 A JP 34908391A JP H05160273 A JPH05160273 A JP H05160273A
- Authority
- JP
- Japan
- Prior art keywords
- contact plug
- multilayer wiring
- semiconductor device
- forming
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は多層配線技術が用いられ
たバイポーラＬＳＩ、ＭＯＳＬＳＩ等の多層配線構造を
有する半導体装置のコンタクトプラグ及びその形成方法
若しくは半導体装置の多層配線及びその形成方法に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a contact plug of a semiconductor device having a multi-layer wiring structure such as a bipolar LSI and a MOS LSI using a multi-layer wiring technique and a method of forming the same, or a multi-layer wiring of a semiconductor device and a method of forming the same.
【０００２】[0002]
【従来の技術】多層配線技術を用いる利点は言うまでも
なく、チップ上に配線を通すスペースを考慮することな
く各素子がレイアウトできるため、デバイスの集積度が
上がり、デバイス寸法の縮小化を図れることにある。こ
の前提として、コンタクトプラグと多層配線との間又は
多層配線とＳｉ基板との間のコンタクト特性が良好であ
ることが必要である。2. Description of the Related Art Needless to say, the advantage of using a multilayer wiring technique is that each element can be laid out without considering the space for wiring on the chip, so that the degree of integration of the device can be increased and the device size can be reduced. is there. As a precondition for this, it is necessary that the contact characteristics between the contact plug and the multilayer wiring or between the multilayer wiring and the Si substrate are good.
【０００３】従来、コンタクトプラグの材質としてＷ、
poly-Si 、Al-Si 等が、多層配線の材質としてＷ、Al-S
i 等が用いられていた。Conventionally, the material of the contact plug is W,
Poly-Si, Al-Si, etc. are W, Al-S as the material of the multilayer wiring.
i, etc. were used.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、デバイ
スの寸法の縮小化に伴ってアスペクト比が大きくなり、
コンタクト抵抗が増加する等の結果、必要とするコンタ
クト特性を得ることができないという欠点がある。特
に、上記した材質のコンタクトプラグは、Ｓｉ界面に生
成される自然酸化膜に対して非常にデリケートで、Ｗの
コンタクトプラグについては、下地のＳｉを浸食するこ
ともあり、その関係上、アスペクト比が高くなるに従
い、コンタクト特性を顕著に悪化させる。一方、多層配
線についても、その材質上、配線幅の縮小に伴って、そ
の性能や信頼性の点で種々の問題が生じる。つまり次世
代のデバイスを開発する上で、上記したコンタクトプラ
グや多層配線についての種々の問題を解消することが急
務の課題となっている。However, as the size of the device is reduced, the aspect ratio is increased.
As a result of an increase in contact resistance and the like, there is a drawback in that the required contact characteristics cannot be obtained. In particular, the contact plug made of the above-mentioned material is very delicate to the natural oxide film formed on the Si interface, and the W contact plug may erode the underlying Si. As the value becomes higher, the contact characteristics are significantly deteriorated. On the other hand, with respect to the multilayer wiring, various problems arise in terms of performance and reliability due to the reduction in wiring width due to its material. That is, in developing a next-generation device, it is an urgent task to solve the above-mentioned various problems regarding the contact plug and the multilayer wiring.
【０００５】本発明は上記した背景の下で創作されたも
のであり、その目的とするところは、次世代のデバイス
に対応し得る半導体装置のコンタクトプラグ及びその形
成方法若しくは半導体装置の多層配線及びその形成方法
を提供することにある。The present invention was created in view of the above background, and an object of the present invention is to provide a contact plug of a semiconductor device and a method of forming the same or a multi-layer wiring of the semiconductor device which can be applied to next-generation devices. It is to provide the formation method.
【０００６】[0006]
【課題を解決するための手段】本発明の請求項１にかか
る半導体装置のコンタクトプラグは、Ｔｉからなること
を特徴としている。A contact plug of a semiconductor device according to claim 1 of the present invention is made of Ti.
【０００７】本発明の請求項２にかかる半導体装置のコ
ンタクトプラグ形成方法は、層間絶縁膜にコンタクトホ
ールを形成した後、ＣＶＤ法又はＰＶＤ法によってコン
タクトホールにＴｉを埋めることによりＴｉからなるコ
ンタクトプラグを形成したことを特徴としている。According to a second aspect of the present invention, there is provided a contact plug forming method for a semiconductor device, which comprises forming a contact hole in an interlayer insulating film and then filling the contact hole with Ti by a CVD method or a PVD method. Is formed.
【０００８】本発明の請求項３にかかる半導体装置のコ
ンタクトプラグ形成方法は、請求項２記載の方法により
形成されたコンタクトプラグに対して、熱処理を施して
チッ化及びシリサイド化を行うことにより、上から下に
かけてＴｉＮx ／Ｔｉ／ＴｉＳｉy 又はＴｉＮx ／Ｔｉ
Ｓｉy （ｘ、ｙは実数）の層構造を有するコンタクトプ
ラグを形成したことを特徴としている。According to a third aspect of the present invention, there is provided a method for forming a contact plug of a semiconductor device, wherein the contact plug formed by the method according to the second aspect is subjected to heat treatment to be nitrided and silicidized. From top to bottom TiN x / Ti / TiSi y or TiN x / Ti
It is characterized in that a contact plug having a layered structure of Si y (x and y are real numbers) is formed.
【０００９】本発明の請求項４にかかる半導体装置の多
層配線は、Ｔｉからなることを特徴としている。The multilayer wiring of the semiconductor device according to claim 4 of the present invention is characterized by comprising Ti.
【００１０】本発明の請求項５にかかる半導体装置の多
層配線は、Ｔｉのコンタクトプラグの上に当該コンタク
トプラグと一体となった多層配線が形成してあることを
特徴としている。A multilayer wiring of a semiconductor device according to a fifth aspect of the present invention is characterized in that a multilayer wiring integrated with the contact plug is formed on a Ti contact plug.
【００１１】本発明の請求項６にかかる半導体装置の多
層配線形成方法は、請求項５記載のコンタクトプラグ及
び多層配線を形成する方法であって、層間絶縁膜にコン
タクトホールを形成した後、ＣＶＤ法又はＰＶＤ法によ
ってコンタクトホールにＴｉを埋めてコンタクトプラグ
を形成するとともに前記層間絶縁膜上にＴｉの膜を形成
し、当該Ｔｉの膜に対してエッチングを施すことにより
多層配線を形成したことを特徴としている。A method for forming a multilayer wiring of a semiconductor device according to a sixth aspect of the present invention is the method for forming a contact plug and a multilayer wiring according to the fifth aspect, which comprises forming a contact hole in an interlayer insulating film and then performing CVD. Forming a contact plug by filling Ti in a contact hole by a PVD method or a PVD method, forming a Ti film on the interlayer insulating film, and etching the Ti film to form a multilayer wiring. It has a feature.
【００１２】本発明の請求項７にかかる半導体装置の多
層配線は、Ｔｉのコンタクトプラグの上にＣｕ又はＡｌ
の多層配線を形成してあることを特徴としている。According to a seventh aspect of the present invention, there is provided a multilayer wiring of a semiconductor device, wherein Cu or Al is formed on a Ti contact plug.
The multi-layered wiring is formed.
【００１３】本発明の請求項８にかかる半導体装置の多
層配線形成方法は、請求項７記載のコンタクトプラグ及
び多層配線を形成する方法であって、層間絶縁膜にコン
タクトホールを形成した後、ＣＶＤ法又はＰＶＤ法によ
ってコンタクトホールにＴｉを埋めることによりコンタ
クトプラグを形成し、ＣＶＤ法又はＰＶＤ法により前記
層間絶縁膜上にＴｉＮとＣｕ又はＡｌとの膜を夫々形成
した後、当該膜に対してエッチングを施すことにより多
層配線を形成したことを特徴としている。A method for forming a multilayer wiring of a semiconductor device according to an eighth aspect of the present invention is the method for forming a contact plug and a multilayer wiring according to the seventh aspect, which comprises forming a contact hole in an interlayer insulating film and then performing CVD. Contact plug is formed by burying Ti in the contact hole by the CVD method or the PVD method, and a film of TiN and Cu or Al is formed on the interlayer insulating film by the CVD method or the PVD method. It is characterized in that a multilayer wiring is formed by performing etching.
【００１４】[0014]
【実施例】以下、本発明の実施例装置及び方法を図面を
参照して説明する。図１は多層配線構造をとる半導体装
置の１層のみを示したコンタクトプラグの断面図であ
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT An apparatus and method of an embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a sectional view of a contact plug showing only one layer of a semiconductor device having a multilayer wiring structure.
【００１５】図１中10はＳｉ基体10であり、この上面に
はＳｉＯ2 の層間絶縁膜20が形成されている。層間絶縁
膜20にはコンタクトホール30が形成されており、これに
はＴｉのコンタクトブラグ40が形成されている。また、
層間絶縁膜20の上面にはＣｕ（又はＡｌ）の多層配線50
が形成されており、コンタクトプラグ40の上面と多層配
線50の下面とが接している。なお、他の層についても全
く同様である。In FIG. 1, reference numeral 10 denotes a Si substrate 10, on which an interlayer insulating film 20 of SiO 2 is formed. A contact hole 30 is formed in the interlayer insulating film 20, and a Ti contact plug 40 is formed in the contact hole 30. Also,
A Cu (or Al) multilayer wiring 50 is formed on the upper surface of the interlayer insulating film 20.
Are formed, and the upper surface of the contact plug 40 and the lower surface of the multilayer wiring 50 are in contact with each other. The same applies to the other layers.
【００１６】コンタクトプラグ40等は下記のプロセスを
得て形成される。説明の都合上、これを第１の方法とす
る。The contact plug 40 and the like are formed by the following process. For convenience of explanation, this is the first method.
【００１７】まず、Ｓｉ基体10を高温の酸素雰囲気化中
にさらして、Ｓｉ基体10の表面に均一なＳｉＯ2 の層間
絶縁膜20を形成する。そして層間絶縁膜20に対し、ホト
リソグラフィエッチングを施してコンタクトホール30を
形成する（図４(a) 参照) 。First, the Si substrate 10 is exposed to a high temperature oxygen atmosphere to form a uniform SiO 2 interlayer insulating film 20 on the surface of the Si substrate 10. Then, the inter-layer insulating film 20 is subjected to photolithography etching to form a contact hole 30 (see FIG. 4 (a)).
【００１８】その後、コンタクトホール30の界面に生成
された自然酸化膜を除去して前処理を行い、層間絶縁膜
20に対してＣＶＤ法又はＰＶＤ法によりＴｉを堆積させ
ると、コンタクトホール30がＴｉで埋まる( 図４(b) 参
照) 。そして層間絶縁膜20の表面に形成されたＴｉの膜
を除去すると、Ｔｉのコンタクトプラグ40が形成され
る。なお、コンタクトプラグ40の形成に当たっては、コ
ンタクトホール30が微細であることを考慮して、ＰＶＤ
法よりＣＶＤ法を用いることが望ましい。After that, the natural oxide film formed at the interface of the contact hole 30 is removed and pretreatment is performed to remove the interlayer insulating film.
When Ti is deposited on 20 by CVD or PVD, the contact hole 30 is filled with Ti (see FIG. 4 (b)). Then, when the Ti film formed on the surface of the interlayer insulating film 20 is removed, the Ti contact plug 40 is formed. In forming the contact plug 40, PVD is used in consideration of the fact that the contact hole 30 is fine.
It is preferable to use the CVD method rather than the method.
【００１９】更に、層間絶縁膜20に対してＰＶＤ法又は
ＣＶＤ法によりＣｕ（又はＡｌ）の膜を形成し、このＣ
ｕの膜に対してホトリソグラフィエッチングを施すと、
コンタクトプラグ40上にＣｕの多層配線50が形成され
る。このようなプロセスを得て図１に示すコンタクトプ
ラグ40及び多層配線50が形成される。Further, a Cu (or Al) film is formed on the interlayer insulating film 20 by the PVD method or the CVD method.
When photolithographic etching is performed on the u film,
A Cu multi-layer wiring 50 is formed on the contact plug 40. By obtaining such a process, the contact plug 40 and the multilayer wiring 50 shown in FIG. 1 are formed.
【００２０】コンタクトプラグの材質をＴｉとすると、
以下のメリットが得られる。即ち、Ｔｉには酸化膜に対
して還元作用を持つという優れた性質を有するので、こ
の性質により安定したコンタクトがとれる。この結果、
デバイスの寸法の縮小化に伴ってアスペクト比が大きく
なっても、コンタクトプラグ40は依然として低抵抗で信
頼性も高く、良好なコンタクト特性が得られる。If the material of the contact plug is Ti,
The following merits are obtained. That is, since Ti has an excellent property of having a reducing action on the oxide film, stable contact can be obtained by this property. As a result,
Even if the aspect ratio increases with the reduction in device size, the contact plug 40 still has low resistance and high reliability, and good contact characteristics can be obtained.
【００２１】ところが、Ｔｉには酸素等と反応し易いと
いう性質も有するので、プラグ形成後の工程に対して問
題を残す。この問題を解消した方法を次に説明する。However, since Ti also has a property of easily reacting with oxygen or the like, it leaves a problem in the step after the plug is formed. A method of solving this problem will be described below.
【００２２】図２は図１と同じく半導体装置の１層のみ
を示しコンタクトプラグの断面図である。この方法を、
説明の都合上、第２の方法とする。FIG. 2 is a sectional view of a contact plug showing only one layer of the semiconductor device as in FIG. This method
For convenience of explanation, the second method will be used.
【００２３】第２の方法が第１の方法と違うところは、
Ｔｉのコンタクトプラグを形成した後に、ランプアニー
ル等の熱処理を行い、チッ化とシリサイド化を行う点に
ある。チッ化とシリサイド化を行うことにより、図２に
示すように上から下にかけてＴｉＮx ／Ｔｉ／ＴｉＳｉ
y 又はＴｉＮx／ＴｉＳｉy （ｘ、ｙは実数）の層構造
を有するコンタクトプラグ40' が作成される。なお、チ
ッ化とシリサイド化はＴｉのコンタクトプラグを形成す
るのと同時に行う方が望ましい。The difference between the second method and the first method is that
After forming the contact plug of Ti, heat treatment such as lamp annealing is performed to perform nitriding and silicidation. By performing nitriding and silicidation, as shown in FIG. 2, from top to bottom TiN x / Ti / TiSi
A contact plug 40 'having a layered structure of y or TiN x / TiSi y (x, y is a real number) is created. It is desirable that the nitriding and the silicidation be performed at the same time when the Ti contact plug is formed.
【００２４】第１の方法では、コンタクトプラ１形成後
のプロセスで使用される酸素や反応性ガスと反応して、
コンタクトプラグ40' と多層配線50との間に絶縁物が生
成されるという不都合が生じたが、第２の方法では、コ
ンタクトプラグ40' の上層にＴｉＮx （図示例ではＴｉ
Ｎ）が形成され、ＴｉＮx は化学的に安定しているの
で、プラグ形成後に上記した絶縁物が生成されることが
なくなる。In the first method, by reacting with oxygen or reactive gas used in the process after forming the contact plug 1,
'Although a disadvantage that the insulator is generated between the multilayer interconnection 50 occurs, in the second method, the contact plug 40' contact plug 40 Ti in TiN x (example shown in the upper layer of the
N) is formed and TiN x is chemically stable, so that the above-mentioned insulator is not generated after the plug is formed.
【００２５】また第１の方法では、Ｓｉ基体10の界面
に、Ｔｉの堆積直後、Ｔｉ3 Ｓｉ5 やＴｉＳｉ等のＴｉ
リッチなシリサイドの生成がしばしば見られた。ところ
が、第２の方法では、コンタクトプラグ40' の下層に化
学的に安定である上に低抵抗であるという性質を有する
ＴｉＳｉy （図示例ではＴｉＳｉ2 ）が形成される。即
ち、Ｔｉ3 Ｓｉ5 やＴｉＳｉ等を抵抗の低いＴｉＳｉy
に変化させることで、安定かつ低抵抗なコンタクト面が
形成され、その結果、第１の方法よりも更に良好なコン
タクト特性が得られる。In the first method, Ti such as Ti 3 Si 5 or TiSi is deposited on the interface of the Si substrate 10 immediately after the deposition of Ti.
Rich silicide formation was often seen. However, in the second method, TiSi y (TiSi 2 in the illustrated example) having the properties of being chemically stable and having low resistance is formed in the lower layer of the contact plug 40 ′. That is, lower the Ti 3 Si 5 and TiSi like resistance TiSi y
To a stable and low-resistance contact surface, and as a result, better contact characteristics than the first method can be obtained.
【００２６】次に、半導体装置の多層配線の具体例につ
いて説明する。図３は半導体装置の多層配線を形成する
方法を説明するための図であるが、この図を参照して説
明する。Next, a specific example of the multilayer wiring of the semiconductor device will be described. FIG. 3 is a diagram for explaining a method for forming a multilayer wiring of a semiconductor device, which will be described with reference to this diagram.
【００２７】図１及び図２で示す半導体装置と構造的に
異なるのは、図３(d) に示すように層間絶縁膜20の表面
に形成された多層配線60がＴｉであることと、この下の
コンタクトプラグ61が多層配線60と一体となっており、
同じくＴｉから構成されている点である。また、多層配
線60の表面がチッ化されてバリア性を持たせている点で
も異なる。これを除いては、図１及び図２で示す半導体
装置と変わりがない。A structural difference from the semiconductor device shown in FIGS. 1 and 2 is that the multilayer wiring 60 formed on the surface of the interlayer insulating film 20 is Ti as shown in FIG. 3D. The lower contact plug 61 is integrated with the multilayer wiring 60,
It is also composed of Ti. It is also different in that the surface of the multi-layered wiring 60 is chipped to have a barrier property. Except for this, it is the same as the semiconductor device shown in FIGS.
【００２８】コンタクトプラグ61及び多層配線60等は下
記のようなプロセスを経て形成される。この方法を、説
明の都合上、第３の方法とする。The contact plug 61, the multilayer wiring 60, etc. are formed through the following processes. This method is referred to as a third method for convenience of explanation.
【００２９】まず、Ｓｉ基体10の表面に均一なＳｉＯ2
の層間絶縁膜20を作成し、層間絶縁膜20にコンタクトホ
ール30を形成する（図３(a))。そして前処理を行った
後、層間絶縁膜20の表面にＴｉの膜を形成する（図３
(b))。このときコンタクトホール30がＴｉで埋まり、コ
ンタクトプラグ61が形成される。以上述べたプロセスは
第１の方法と同様であるので、ここでは詳しい説明を行
わない。First, a uniform SiO 2 is formed on the surface of the Si substrate 10.
The inter-layer insulating film 20 is formed, and the contact hole 30 is formed in the inter-layer insulating film 20 (FIG. 3A). Then, after pretreatment, a Ti film is formed on the surface of the interlayer insulating film 20 (FIG. 3).
(b)). At this time, the contact hole 30 is filled with Ti and the contact plug 61 is formed. The process described above is similar to that of the first method and will not be described in detail here.
【００３０】その後、層間絶縁膜20の表面に形成された
Ｔｉの膜に対して、ホトリソグラフィエッチングを施す
と、Ｔｉの多層配線60が形成される( 図３(c))。即ち、
多層配線60とこの下に作成されたコンタクトプラグ61と
は一体となっており、その材質は何れもＴｉである。Then, the Ti film formed on the surface of the interlayer insulating film 20 is subjected to photolithography etching to form a Ti multilayer wiring 60 (FIG. 3C). That is,
The multilayer wiring 60 and the contact plug 61 formed thereunder are integrated, and the material thereof is Ti.
【００３１】更に、層間絶縁膜20の表面を窒素雰囲気中
にさらしてランプアニール等を行い、多層配線60の表面
に対してチッ化を行う（図３(d) ）。Further, the surface of the interlayer insulating film 20 is exposed to a nitrogen atmosphere to perform lamp annealing or the like, so that the surface of the multilayer wiring 60 is nitrided (FIG. 3 (d)).
【００３２】上記したようにコンタクトプラグ61だけで
なく、多層配線60の材質もＴｉとすることにより、以下
のメリットが得られる。即ち、上記したようにＴｉは化
学的に安定で低抵抗であるので、コンタクトプラグとし
て有利だけでなく、多層配線としても有利である。しか
も多層配線60の表面をチッ化することにより、バリア性
を持たせているので、デバイスの寸法の縮小化に伴って
配線幅が縮小しても、その性能や信頼性の点で問題が生
じることがない。また、アスペクト比が大きくなって
も、良好なコンタクト特性が得られることは上記した通
りである。更に、コンタクトプラグ61と多層配線60とが
Ｔｉの膜作成とエッチングという単純なプロセスにより
作られるので、プロセスの簡略化という点でもメリット
がある。By using not only the contact plug 61 but also the material of the multilayer wiring 60 as described above, the following advantages can be obtained. That is, since Ti is chemically stable and has low resistance as described above, it is advantageous not only as a contact plug but also as a multilayer wiring. Moreover, since the surface of the multi-layered wiring 60 is made to have a barrier property by providing a chip, even if the wiring width is reduced along with the reduction in the size of the device, there is a problem in terms of its performance and reliability. Never. As described above, good contact characteristics can be obtained even when the aspect ratio becomes large. Further, since the contact plug 61 and the multilayer wiring 60 are formed by a simple process of forming a Ti film and etching, there is an advantage in simplifying the process.
【００３３】次に、半導体装置の多層配線の別の具体例
について説明する。図４は図３と同じく半導体装置の多
層配線を形成する方法を説明するための図であるが、こ
の図を参照して説明する。Next, another specific example of the multilayer wiring of the semiconductor device will be described. Similar to FIG. 3, FIG. 4 is a diagram for explaining a method of forming a multilayer wiring of a semiconductor device, which will be described with reference to this diagram.
【００３４】図４(d) に示すように多層配線50は図１に
示す場合と同じくＣｕ（又はＡｌ）から構成されている
が、多層配線50の表面及びＴｉのコンタクトプラグ40と
の間が何れもＴｉＮの膜51で覆われている点等が異な
る。As shown in FIG. 4 (d), the multi-layer wiring 50 is made of Cu (or Al) as in the case shown in FIG. 1, but between the surface of the multi-layer wiring 50 and the contact plug 40 of Ti. Both are different in that they are covered with a TiN film 51.
【００３５】このような多層配線50等は以下のプロセス
を経て形成される。まず、Ｓｉ基体10の表面に層間絶縁
膜20を作成し、層間絶縁膜20にコンタクトホール30を形
成する（図４(a))。その後、前処理を行って、層間絶縁
膜20に対してＣＶＤ法又はＰＶＤ法によりＴｉを堆積さ
せると、コンタクトホール30がＴｉで埋まり、コンタク
トプラグ40が形成される( 図４(b) 参照) 。以上のプロ
セスは第１の方法と同じであるので詳しい説明は省略す
る。The multilayer wiring 50 and the like as described above are formed through the following processes. First, the interlayer insulating film 20 is formed on the surface of the Si substrate 10, and the contact hole 30 is formed in the interlayer insulating film 20 (FIG. 4A). After that, when pretreatment is performed and Ti is deposited on the interlayer insulating film 20 by the CVD method or the PVD method, the contact hole 30 is filled with Ti and the contact plug 40 is formed (see FIG. 4B). .. Since the above process is the same as the first method, detailed description thereof is omitted.
【００３６】その後、層間絶縁膜20の表面を窒素雰囲気
中にさらしてランプアニール等を行い、コンタクトプラ
グ40の上部表面に対してチッ化を行いバリア性を持たせ
る(図4(b)参照) 。その上で、層間絶縁膜20の表面にＰ
ＶＤ法によりＴｉＮの膜、Ｃｕの膜を順次形成する（図
４(c))。Thereafter, the surface of the interlayer insulating film 20 is exposed to a nitrogen atmosphere for lamp annealing or the like, and the upper surface of the contact plug 40 is nitrided to have a barrier property (see FIG. 4 (b)). .. Then, P on the surface of the interlayer insulating film 20.
A TiN film and a Cu film are sequentially formed by the VD method (FIG. 4 (c)).
【００３７】そして、ＴｉＮの膜、Ｃｕの膜に対して、
ホトリソグラフィエッチングを施して、コンタクトプラ
グ40の上にＣｕの多層配線50を形成する。このときコン
タクトプラグ40と多層配線50との間には、ＴｉＮの膜が
介在している。その後、ＰＶＤ法によりＣｕの多層配線
50の表面に対してＴｉＮの膜51を形成する（図４(d))。Then, for the TiN film and the Cu film,
By performing photolithography etching, a Cu multi-layer wiring 50 is formed on the contact plug 40. At this time, a TiN film is interposed between the contact plug 40 and the multilayer wiring 50. After that, Cu multi-layer wiring by PVD method
A TiN film 51 is formed on the surface of 50 (FIG. 4 (d)).
【００３８】上記したように、コンタクトプラグ40の上
部表面をチッ化し、しかも多層配線50の表面及びコンタ
クトプラグ40との間にＴｉＮの膜を形成することによ
り、バリア性を持たせているが、第３の方法に比べて更
に良好なバリアとなり得る。それ故、デバイスの寸法の
縮小化に伴って配線幅が縮小しても、その性能や信頼性
の点で問題が生じることがない。As described above, the upper surface of the contact plug 40 is nitrided, and a TiN film is formed between the surface of the multi-layer wiring 50 and the contact plug 40 to provide a barrier property. It can be a better barrier than the third method. Therefore, even if the wiring width is reduced as the device size is reduced, there is no problem in terms of performance and reliability.
【００３９】また、コンタクトプラグ40の材料として化
学的に安定で低抵抗のＴｉを用いる一方、多層配線50と
して信頼性が高く、低抵抗でマイグレーションの強いＣ
ｕを用いており、両者の優れた性質が上手く噛み合うこ
とにより、コンタクトプラグ関しては勿論のこと、多層
配線に関しても、次世代の微細なデバイスに対して十分
対応が可能となる。Further, while Ti which is chemically stable and has low resistance is used as the material of the contact plug 40, C which is highly reliable as the multilayer wiring 50, has low resistance and has strong migration.
Since u is used and the excellent properties of both are well meshed with each other, it is possible to sufficiently cope with next-generation fine devices not only for contact plugs but also for multilayer wiring.
【００４０】なお、本発明は上記実施例に限定されず、
多層配線を単にＴｉとするだけでも従来の場合に比べて
その性能や信頼性の点で良好な結果が得られる。The present invention is not limited to the above embodiment,
Even if only the multilayer wiring is made of Ti, good results can be obtained in terms of performance and reliability as compared with the conventional case.
【００４１】[0041]
【発明の効果】本発明の請求項１、２に係る半導体装置
のコンタクトプラグ及びその形成方法による場合には、
コンタクトプラグの材質として化学的に安定であり低抵
抗であるＴｉが用いられているので、デバイスの寸法の
縮小化に伴って、アスペクト比が大きくなっても、Ｔｉ
の優れた性質により、良好なコンタクト特性が得られ
る。According to the contact plug of the semiconductor device and the method of forming the same according to claims 1 and 2 of the present invention,
Since Ti, which is chemically stable and has low resistance, is used as the material of the contact plug, even if the aspect ratio increases as the device size decreases, Ti
Due to the excellent properties of, good contact characteristics can be obtained.
【００４２】本発明の請求項３に係る半導体装置のコン
タクトプラグ形成方法による場合には、Ｔｉのコンタク
トプラグの形成後、熱処理を施してチッ化及びシリサイ
ド化を行うことにより、コンタクトプラグと多層配線と
の間に絶縁物が生成されることがなく、安定かつ低抵抗
なコンタクト面が形成されので、更に良好なコンタクト
特性が得られる。従って、次世代の微細なデバイスにも
十分に対応可能となる。In the method for forming a contact plug of a semiconductor device according to a third aspect of the present invention, after the contact plug of Ti is formed, heat treatment is performed to perform nitriding and silicidation, whereby the contact plug and the multilayer wiring are formed. Since an insulating material is not formed between the contact surface and the contact surface, and a stable and low-resistance contact surface is formed, further excellent contact characteristics can be obtained. Therefore, it is possible to sufficiently support the next-generation fine devices.
【００４３】本発明の請求項４に係る半導体装置の多層
配線による場合には、多層配線の材質として化学的に安
定であり低抵抗であるＴｉが用いられているので、デバ
イスの寸法の縮小化に伴って配線幅が縮小しても、その
性能や信頼性の点で問題を生じることがない。また、本
発明の請求項５に係る半導体装置の多層配線による場合
には、多層配線だけでなくコンタクトプラグをもＴｉと
されているので、上記したようにコンタクト特性をも良
好となるというメリットが得られる。In the case of the multilayer wiring of the semiconductor device according to claim 4 of the present invention, since Ti which is chemically stable and has low resistance is used as the material of the multilayer wiring, the size of the device is reduced. Therefore, even if the wiring width is reduced, no problem will occur in terms of performance and reliability. Further, in the case of the multilayer wiring of the semiconductor device according to claim 5 of the present invention, not only the multilayer wiring but also the contact plug is made of Ti, so that there is an advantage that the contact characteristics are improved as described above. can get.
【００４４】本発明の請求項６に係る半導体装置の多層
配線形成方法による場合には、コンタクトプラグと多層
配線とがＴｉの膜作成とエッチングという単純なプロセ
スにより作られるので、プロセスの簡略化という点でメ
リットがある。In the case of the method for forming a multilayer wiring of a semiconductor device according to a sixth aspect of the present invention, the contact plug and the multilayer wiring are formed by a simple process of forming a Ti film and etching, so that the process is simplified. There are advantages in terms.
【００４５】本発明の請求項７、８に係る半導体装置の
多層配線及びその形成方法による場合には、コンタクト
プラグの材質として化学的に安定であり低抵抗であるＴ
ｉが用いられている一方、多層配線の材質として低抵抗
でマイグレーションの強いＣｕ（又はＡｌ）が用いられ
ているので、両者の優れた性質が上手く噛み合うことに
より、良好なコンタクト特性が得られる。また、多層配
線の表面及びコンタクトプラグとの間にＴｉＮの膜を形
成して、バリア性を持たせたならば、多層配線の性能や
信頼性の点では上記の場合に比較して更に良好となり、
次世代の微細なデバイスに対して十分対応が可能とな
る。In the case of the multilayer wiring of the semiconductor device and the method of forming the same according to the seventh and eighth aspects of the present invention, the material of the contact plug is chemically stable and has low resistance.
While i is used, since Cu (or Al), which has low resistance and strong migration, is used as the material of the multilayer wiring, good contact characteristics can be obtained by the good meshing of their excellent properties. In addition, if a TiN film is formed between the surface of the multi-layer wiring and the contact plug to provide a barrier property, the performance and reliability of the multi-layer wiring will be even better than in the above case. ,
It will be possible to fully support the next-generation fine devices.
【図１】本発明の半導体装置のコンコクトプラグ及びそ
の形成方法の実施例を説明するための図であって、多層
配線構造をとる半導体装置の１層のみを示したコンタク
トプラグの断面図である。FIG. 1 is a cross-sectional view of a contact plug showing only one layer of a semiconductor device having a multi-layer wiring structure, which is a view for explaining an embodiment of a concoct plug of a semiconductor device and a method for forming the same according to the present invention. is there.
【図２】上記とは違った実施例を説明するための図であ
って、図１と同じくコンタクトプラグの断面図である。FIG. 2 is a view for explaining an embodiment different from the above, and is a sectional view of a contact plug like FIG.
【図３】本発明の半導体装置の多層配線及びその形成方
法の実施例を説明するための図であって、多層配線の形
成過程を示す説明図である。FIG. 3 is a diagram for explaining an example of a multilayer wiring of a semiconductor device and a method for forming the same according to the present invention, which is an explanatory diagram showing a process of forming the multilayer wiring.
【図４】上記とは違った実施例を説明するための図であ
って、図３と同じく多層配線の形成過程を示す説明図で
ある。FIG. 4 is a diagram for explaining an embodiment different from the above, and is an explanatory diagram showing a process of forming a multilayer wiring as in FIG.
10 Ｓｉ基体 20 層間絶縁膜 30 コンタクトホール 40 コンタクトプラグ 50 多層配線 10 Si substrate 20 Interlayer insulation film 30 Contact hole 40 Contact plug 50 Multilayer wiring
───────────────────────────────────────────────────── フロントページの続き (72)発明者 服部 弘美 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 福島 信教 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Hiromi Hattori 22-22 Nagaike-cho, Abeno-ku, Osaka-shi, Osaka Within Sharp Co., Ltd. (72) Nobunori Fukushima 22-22 Nagaike-cho, Abeno-ku, Osaka, Osaka Within the corporation
Claims (8)
て、Ｔｉからなることを特徴とする半導体装置のコンタ
クトプラグ。1. A contact plug of a semiconductor device having a multilayer wiring structure, which is made of Ti.
する方法であって、層間絶縁膜にコンタクトホールを形
成した後、ＣＶＤ法又はＰＶＤ法によってコンタクトホ
ールにＴｉを埋めることによりＴｉからなるコンタクト
プラグを形成したことを特徴とする半導体装置のコンタ
クトプラグ形成方法。2. The method for forming a contact plug according to claim 1, wherein after forming a contact hole in the interlayer insulating film, the contact plug is made of Ti by filling Ti in the contact hole by a CVD method or a PVD method. A method for forming a contact plug of a semiconductor device, comprising: forming a contact plug.
ンタクトプラグに対して、熱処理を施してチッ化及びシ
リサイド化を行うことにより、上から下にかけてＴｉＮ
x ／Ｔｉ／ＴｉＳｉy 又はＴｉＮx ／ＴｉＳｉy （ｘ、
ｙは実数）の層構造を有するコンタクトプラグを形成し
たことを特徴とする半導体装置のコンタクトプラグ形成
方法。3. The contact plug formed by the method according to claim 2 is subjected to a heat treatment to perform nitriding and silicidation, whereby TiN is processed from top to bottom.
x / Ti / TiSi y or TiN x / TiSi y (x,
A method for forming a contact plug of a semiconductor device, wherein a contact plug having a layer structure of y is a real number is formed.
て、Ｔｉからなることを特徴とする半導体装置の多層配
線。4. A semiconductor device having a multilayer wiring structure, which is made of Ti and is a multilayer wiring of the semiconductor device.
て、Ｔｉのコンタクトプラグの上に当該コンタクトプラ
グと一体となった多層配線が形成してあることを特徴と
する半導体装置の多層配線。5. A multilayer wiring of a semiconductor device having a multilayer wiring structure, wherein a multilayer wiring integrated with the contact plug is formed on a Ti contact plug.
層配線を形成する方法であって、層間絶縁膜にコンタク
トホールを形成した後、ＣＶＤ法又はＰＶＤ法によって
コンタクトホールにＴｉを埋めてコンタクトプラグを形
成するとともに前記層間絶縁膜上にＴｉの膜を形成し、
当該Ｔｉの膜に対してエッチングを施すことにより多層
配線を形成したことを特徴とする半導体装置の多層配線
形成方法。6. The method for forming a contact plug and a multilayer wiring according to claim 5, wherein after forming the contact hole in the interlayer insulating film, the contact hole is filled with Ti by the CVD method or the PVD method to form the contact plug. And a Ti film is formed on the interlayer insulating film,
A method for forming a multilayer wiring of a semiconductor device, wherein a multilayer wiring is formed by etching the Ti film.
て、Ｔｉのコンタクトプラグの上にＣｕ又はＡｌの多層
配線を形成してあることを特徴とする半導体装置の多層
配線。7. A multi-layer wiring of a semiconductor device having a multi-layer wiring structure, wherein Cu or Al multi-layer wiring is formed on a Ti contact plug.
層配線を形成する方法であって、層間絶縁膜にコンタク
トホールを形成した後、ＣＶＤ法又はＰＶＤ法によって
コンタクトホールにＴｉを埋めることによりコンタクト
プラグを形成し、ＣＶＤ法又はＰＶＤ法により前記層間
絶縁膜上にＴｉＮとＣｕ又はＡｌとの膜を夫々形成した
後、当該膜に対してエッチングを施すことにより多層配
線を形成したことを特徴とする半導体装置の多層配線形
成方法。8. A method of forming a contact plug and a multilayer wiring according to claim 7, wherein after forming a contact hole in an interlayer insulating film, the contact plug is filled with Ti by a CVD method or a PVD method. And forming a film of TiN and Cu or Al on the interlayer insulating film by a CVD method or a PVD method, respectively, and then etching the film to form a multilayer wiring. Method for forming multi-layer wiring of semiconductor device.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3349083A JP2827063B2 (en) | 1991-12-05 | 1991-12-05 | Method of forming contact plug of semiconductor device, method of forming multilayer wiring of semiconductor device, and semiconductor device |
| US07/983,438 US5312774A (en) | 1991-12-05 | 1992-12-03 | Method for manufacturing a semiconductor device comprising titanium |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3349083A JP2827063B2 (en) | 1991-12-05 | 1991-12-05 | Method of forming contact plug of semiconductor device, method of forming multilayer wiring of semiconductor device, and semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05160273A true JPH05160273A (en) | 1993-06-25 |
| JP2827063B2 JP2827063B2 (en) | 1998-11-18 |
Family
ID=18401378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3349083A Expired - Fee Related JP2827063B2 (en) | 1991-12-05 | 1991-12-05 | Method of forming contact plug of semiconductor device, method of forming multilayer wiring of semiconductor device, and semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2827063B2 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6066450A (en) * | 1983-09-21 | 1985-04-16 | Seiko Epson Corp | Multilayer interconnection |
| JPS6473743A (en) * | 1987-09-16 | 1989-03-20 | Hitachi Ltd | Method of filling through hole and semiconductor device using same |
| JPH04279046A (en) * | 1991-01-11 | 1992-10-05 | Fuji Xerox Co Ltd | Method of forming multilayer wiring |
| JPH04280453A (en) * | 1991-03-08 | 1992-10-06 | Hitachi Ltd | Manufacture of semiconductor integrated circuit device |
| JPH04370955A (en) * | 1991-06-20 | 1992-12-24 | Seiko Epson Corp | Wiring method for integrated circuit |
-
1991
- 1991-12-05 JP JP3349083A patent/JP2827063B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6066450A (en) * | 1983-09-21 | 1985-04-16 | Seiko Epson Corp | Multilayer interconnection |
| JPS6473743A (en) * | 1987-09-16 | 1989-03-20 | Hitachi Ltd | Method of filling through hole and semiconductor device using same |
| JPH04279046A (en) * | 1991-01-11 | 1992-10-05 | Fuji Xerox Co Ltd | Method of forming multilayer wiring |
| JPH04280453A (en) * | 1991-03-08 | 1992-10-06 | Hitachi Ltd | Manufacture of semiconductor integrated circuit device |
| JPH04370955A (en) * | 1991-06-20 | 1992-12-24 | Seiko Epson Corp | Wiring method for integrated circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2827063B2 (en) | 1998-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100347743B1 (en) | Plasma treatment to enhance inorganic dielectric adhesion to copper | |
| JP4191900B2 (en) | Method for forming tungsten contact plug of semiconductor device | |
| KR0147682B1 (en) | Method for manufacturing metal wiring of semiconductor device | |
| JP2000082741A (en) | Method and material for integrating fluorine-containing dielectric | |
| US5332693A (en) | Method for manufacturing aluminum wired layer for interconnecting device to device in a semiconductor device | |
| JP2010511299A (en) | Semiconductor device having a double liner capping layer interconnection structure and method of manufacturing the same | |
| JP3244058B2 (en) | Method for manufacturing semiconductor device | |
| KR100596794B1 (en) | Method for forming metal line in semiconductor device | |
| JPH05504446A (en) | Semiconductor interconnect structure using polyimide insulation | |
| JPH05160273A (en) | Contact plug of semiconductor device and formation thereof, and multilayer wiring of semiconductor device and formation thereof | |
| JP4457884B2 (en) | Semiconductor device | |
| JPH07283318A (en) | Semiconductor device and its manufacture | |
| JPH05243226A (en) | Manufacture of semiconductor device | |
| JP2606080B2 (en) | Method for manufacturing semiconductor device | |
| KR100210853B1 (en) | Conducting line of semiconductor device and method of manufacturing the same | |
| KR100248620B1 (en) | Method for manufacturing wiring of semiconductor device | |
| KR20000027278A (en) | Method for forming metal wires of semiconductor devices | |
| KR100318686B1 (en) | Multi-gate electrode in semiconductor device and method of manufacturing the same | |
| JP2904165B2 (en) | Method for manufacturing semiconductor device | |
| TW423139B (en) | Method for forming barrier layer on copper surface | |
| JPH05291410A (en) | Manufacture of semiconductor device | |
| JPH1027797A (en) | Aluminum/titanium laminated wiring and formation method thereof | |
| JPH06267888A (en) | Manufacture of semiconductor device | |
| JPH11260823A (en) | Multilayer wiring structure of integrated circuit and multilayer wiring formation | |
| JPH04214653A (en) | Wiring structure of semiconductor device and its formation method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20080918 |
|
| LAPS | Cancellation because of no payment of annual fees |