JPH04280453A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPH04280453A JPH04280453A JP4321191A JP4321191A JPH04280453A JP H04280453 A JPH04280453 A JP H04280453A JP 4321191 A JP4321191 A JP 4321191A JP 4321191 A JP4321191 A JP 4321191A JP H04280453 A JPH04280453 A JP H04280453A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- melting point
- insulating film
- metal material
- high melting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 60
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- 239000010410 layer Substances 0.000 claims abstract description 89
- 239000011229 interlayer Substances 0.000 claims abstract description 64
- 238000002844 melting Methods 0.000 claims abstract description 54
- 230000008018 melting Effects 0.000 claims abstract description 53
- 239000007769 metal material Substances 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims abstract description 29
- 229910052750 molybdenum Inorganic materials 0.000 claims abstract description 5
- 239000000126 substance Substances 0.000 claims abstract description 5
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 4
- 238000005530 etching Methods 0.000 claims description 14
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 7
- 239000012808 vapor phase Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 abstract description 7
- 229910052719 titanium Inorganic materials 0.000 abstract description 4
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 238000005229 chemical vapour deposition Methods 0.000 description 12
- 239000000758 substrate Substances 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 230000001681 protective effect Effects 0.000 description 5
- 239000010936 titanium Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は、半導体集積回路装置に
関し、特に、下層配線上の層間絶縁膜に形成された接続
孔内に選択CVD法(気相化学成長法)で選択的に高融
点金層材を埋込み、この高融点金属材を通して前記層間
絶縁膜上に形成される上層配線と前記下層配線とを電気
的に接続する半導体集積回路装置に適用して有効な技術
に関するものである。
関し、特に、下層配線上の層間絶縁膜に形成された接続
孔内に選択CVD法(気相化学成長法)で選択的に高融
点金層材を埋込み、この高融点金属材を通して前記層間
絶縁膜上に形成される上層配線と前記下層配線とを電気
的に接続する半導体集積回路装置に適用して有効な技術
に関するものである。
【0002】
【従来の技術】半導体集積回路装置に塔載される回路シ
ステムの半導体素子間を電気的に接続する配線は前記回
路システムの高集積化に伴い微細化の傾向にある。この
配線の微細化は、例えば2層配線構造を有する半導体集
積回路装置において、下層配線に上層配線を電気的に接
続するための層間絶縁膜に形成される接続孔のアスペク
ト比(深さ/直径)を増大している。このため、接続孔
部で上層配線のステップカバレッジが低下し、接続不良
(断線)を生じるという問題があった。
ステムの半導体素子間を電気的に接続する配線は前記回
路システムの高集積化に伴い微細化の傾向にある。この
配線の微細化は、例えば2層配線構造を有する半導体集
積回路装置において、下層配線に上層配線を電気的に接
続するための層間絶縁膜に形成される接続孔のアスペク
ト比(深さ/直径)を増大している。このため、接続孔
部で上層配線のステップカバレッジが低下し、接続不良
(断線)を生じるという問題があった。
【0003】このような配線層間における技術的な課題
を解決する技術として、下層配線上の層間絶縁膜に形成
された接続孔内に選択CVD法で選択的に例えばタング
ステン(W)膜の高融点金属材を埋込み、前記層間絶縁
膜に形成される上層配線を前記高融点金属材を通して前
記下層配線に電気的に接続する半導体集積回路装置の製
造方法が開発されている。
を解決する技術として、下層配線上の層間絶縁膜に形成
された接続孔内に選択CVD法で選択的に例えばタング
ステン(W)膜の高融点金属材を埋込み、前記層間絶縁
膜に形成される上層配線を前記高融点金属材を通して前
記下層配線に電気的に接続する半導体集積回路装置の製
造方法が開発されている。
【0004】ところが、前記半導体集積回路装置の製造
方法は、層間絶縁膜の接続孔内に選択CVD法で選択的
にW膜の高融点材を埋込む際、選択性が低下した場合、
前記層間絶縁膜上にWを核とした異物が発生し、この異
物により上層配線間が短絡するという問題があった。
方法は、層間絶縁膜の接続孔内に選択CVD法で選択的
にW膜の高融点材を埋込む際、選択性が低下した場合、
前記層間絶縁膜上にWを核とした異物が発生し、この異
物により上層配線間が短絡するという問題があった。
【0005】そこで、上層配線間における技術的な課題
を解決する技術として、例えばリフトオフにより異物を
除去する半導体集積回路装置の製造方法が特開平2−2
35331号公開公報に記載されている。
を解決する技術として、例えばリフトオフにより異物を
除去する半導体集積回路装置の製造方法が特開平2−2
35331号公開公報に記載されている。
【0006】前記半導体集積回路装置の製造方法は、下
層配線上に層間絶縁膜を形成し、この層間絶縁膜上の全
面に回転塗布法で例えばPIQ膜を塗布した後にベーク
処理を施して第2絶縁膜を形成する。次に、前記第2絶
縁膜上に所定のパターンのフォトレジスト膜を形成した
後、このフォトレジスト膜をエッチングマスクとして使
用し、前記第2絶縁膜及び層間絶縁膜に下層配線の表面
が露出する接続孔を形成する。次に、前記接続孔内に選
択CVD法で選択的に例えばW膜の高融点金属材を埋込
む。この時、選択性が低下した場合、第2絶縁膜上に異
物が発生する。次に、前記第2絶縁膜をエッチングして
、この第2絶縁膜を除去すると共に前記異物を除去する
。次に、前記高融点金属材上を含む層間絶縁膜上の全面
に例えばアルミニウム膜を堆積した後、所定のパターン
のエッチングマスクを使用し、前記アルミニウム膜をパ
ターンニングして上層配線を形成する。
層配線上に層間絶縁膜を形成し、この層間絶縁膜上の全
面に回転塗布法で例えばPIQ膜を塗布した後にベーク
処理を施して第2絶縁膜を形成する。次に、前記第2絶
縁膜上に所定のパターンのフォトレジスト膜を形成した
後、このフォトレジスト膜をエッチングマスクとして使
用し、前記第2絶縁膜及び層間絶縁膜に下層配線の表面
が露出する接続孔を形成する。次に、前記接続孔内に選
択CVD法で選択的に例えばW膜の高融点金属材を埋込
む。この時、選択性が低下した場合、第2絶縁膜上に異
物が発生する。次に、前記第2絶縁膜をエッチングして
、この第2絶縁膜を除去すると共に前記異物を除去する
。次に、前記高融点金属材上を含む層間絶縁膜上の全面
に例えばアルミニウム膜を堆積した後、所定のパターン
のエッチングマスクを使用し、前記アルミニウム膜をパ
ターンニングして上層配線を形成する。
【0007】これにより、層間絶縁膜に形成された接続
孔内に選択的にW膜を埋込む際に発生した異物を除去で
き、上層配線間の短絡を防止できる。
孔内に選択的にW膜を埋込む際に発生した異物を除去で
き、上層配線間の短絡を防止できる。
【0008】
【発明が解決しようとする課題】しかし、前記半導体集
積回路装置の製造方法は、層間絶縁膜上に除去用の第2
絶縁膜を形成しているので、この工程数に相当する分、
製造プロセスの工程数が増加するという問題があった。
積回路装置の製造方法は、層間絶縁膜上に除去用の第2
絶縁膜を形成しているので、この工程数に相当する分、
製造プロセスの工程数が増加するという問題があった。
【0009】本発明の目的は、下層配線上の層間絶縁膜
に形成された接続孔内に選択CVD法で選択的に高融点
金属材を埋込み、前記層間絶縁膜上に形成される上層配
線を前記高融点金属材を通して前記下層配線に電気的に
接続する半導体集積回路装置において、製造プロセスの
工程数を低減すると共に、上層配線間の短絡を防止する
ことが可能な技術を提供することにある。
に形成された接続孔内に選択CVD法で選択的に高融点
金属材を埋込み、前記層間絶縁膜上に形成される上層配
線を前記高融点金属材を通して前記下層配線に電気的に
接続する半導体集積回路装置において、製造プロセスの
工程数を低減すると共に、上層配線間の短絡を防止する
ことが可能な技術を提供することにある。
【0010】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【0011】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【0012】下層配線上の層間絶縁膜に形成された接続
孔内に選択CVD法で選択的に高融点金属材を埋込み、
前記層間絶縁膜上に形成される上層配線を前記高融点金
属材を通して前記下層配線に電気的に接続する半導体集
積回路装置の製造法において、前記下層配線上に層間絶
縁膜を形成する工程と、前記層間絶縁膜の下層配線上の
一部に前記下層配線の表面が露出する接続孔を形成する
工程と、この接続孔内から露出する下層配線上に選択C
VD法で選択的に高融点金属材を形成する工程と、前記
層間絶縁膜上に配線層を形成し、この配線層の一部を前
記接続孔内に形成された高融点金属材に接続する工程と
、前記配線層の接続孔内の高融点金属材との接続部分を
除き、この配線層に異方性エッチングを使用して選択的
にパターンニングを施し、残存する配線層で上層配線を
形成する工程と、前記層間絶縁膜上の配線層がパターン
ニングで除去された領域に前記選択CVD法で選択的に
高融点金属材を形成した際に付着される異物を選択的に
除去する工程とを備える。前記高融点金属材は、W、M
o又はTiのいずれかで形成される。前記異物を除去す
る工程は、過酸化水素水を使用したエッチングで行う。
孔内に選択CVD法で選択的に高融点金属材を埋込み、
前記層間絶縁膜上に形成される上層配線を前記高融点金
属材を通して前記下層配線に電気的に接続する半導体集
積回路装置の製造法において、前記下層配線上に層間絶
縁膜を形成する工程と、前記層間絶縁膜の下層配線上の
一部に前記下層配線の表面が露出する接続孔を形成する
工程と、この接続孔内から露出する下層配線上に選択C
VD法で選択的に高融点金属材を形成する工程と、前記
層間絶縁膜上に配線層を形成し、この配線層の一部を前
記接続孔内に形成された高融点金属材に接続する工程と
、前記配線層の接続孔内の高融点金属材との接続部分を
除き、この配線層に異方性エッチングを使用して選択的
にパターンニングを施し、残存する配線層で上層配線を
形成する工程と、前記層間絶縁膜上の配線層がパターン
ニングで除去された領域に前記選択CVD法で選択的に
高融点金属材を形成した際に付着される異物を選択的に
除去する工程とを備える。前記高融点金属材は、W、M
o又はTiのいずれかで形成される。前記異物を除去す
る工程は、過酸化水素水を使用したエッチングで行う。
【0013】
【作用】上述した手段によれば、層間絶縁膜上の上層配
線以外の領域に選択CVD法で選択的に高融点金属材を
形成する際に発生する異物を上層配線形成後の1度の除
去工程で除去できるので、半導体集積回路装置の製造プ
ロセスの工程数を低減できると共に、接続孔内に高融点
金属材を埋込み、上層配線で高融点金属材を被覆した後
、層間絶縁膜上に付着する異物を選択的に除去したので
、異物を除去する際に上層配線がマスクとなり、高融点
金属材の表面のダメージをなくすことができる。
線以外の領域に選択CVD法で選択的に高融点金属材を
形成する際に発生する異物を上層配線形成後の1度の除
去工程で除去できるので、半導体集積回路装置の製造プ
ロセスの工程数を低減できると共に、接続孔内に高融点
金属材を埋込み、上層配線で高融点金属材を被覆した後
、層間絶縁膜上に付着する異物を選択的に除去したので
、異物を除去する際に上層配線がマスクとなり、高融点
金属材の表面のダメージをなくすことができる。
【0014】また、層間絶縁膜上の上層配線間の異物を
除去できるので、異物による上層配線間の短絡を防止で
きる。
除去できるので、異物による上層配線間の短絡を防止で
きる。
【0015】以下、本発明の構成について、2層配線構
造を有する半導体集積回路装置に本発明を適用した一実
施例とともに説明する。
造を有する半導体集積回路装置に本発明を適用した一実
施例とともに説明する。
【0016】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
【0017】
【実施例】本発明の一実施例である2層配線構造を有す
る半導体集積回路装置の概略構成を図1(要部断面図)
に示す。
る半導体集積回路装置の概略構成を図1(要部断面図)
に示す。
【0018】図1に示すように、2層配線構造を有する
半導体集積回路装置は、単結晶珪素からなるp−型半導
体基板1を主体に構成されている。このp−型半導体基
板1の主面には、図示していないが、活性領域(素子形
成領域)が設けられている。
半導体集積回路装置は、単結晶珪素からなるp−型半導
体基板1を主体に構成されている。このp−型半導体基
板1の主面には、図示していないが、活性領域(素子形
成領域)が設けられている。
【0019】前記活性領域には例えばメモリセルを構成
するMOSトランジスタ、容量素子等の半導体素子が形
成されている。この活性領域は、主にp−型半導体基板
1及びフィールド絶縁膜(素子間分離絶縁膜)2で他の
活性領域と電気的に分離されている。
するMOSトランジスタ、容量素子等の半導体素子が形
成されている。この活性領域は、主にp−型半導体基板
1及びフィールド絶縁膜(素子間分離絶縁膜)2で他の
活性領域と電気的に分離されている。
【0020】前記フィールド絶縁膜2は、p−型半導体
基板1の主面上の非活性領域に形成されている。このフ
ィールド絶縁膜2上及び前記半導体素子上には層間絶縁
膜3を介在して第1層目の配線4が延在している。配線
4は、層間絶縁膜3に形成された接続孔(図示せず)を
通して前記MOSトランジスタのソース領域及びドレイ
ン領域である一対の半導体領域に電気的に接続されてい
る。 つまり、層間絶縁膜3は、前記半導体素子と配線4とを
絶縁分離する目的として使用される。
基板1の主面上の非活性領域に形成されている。このフ
ィールド絶縁膜2上及び前記半導体素子上には層間絶縁
膜3を介在して第1層目の配線4が延在している。配線
4は、層間絶縁膜3に形成された接続孔(図示せず)を
通して前記MOSトランジスタのソース領域及びドレイ
ン領域である一対の半導体領域に電気的に接続されてい
る。 つまり、層間絶縁膜3は、前記半導体素子と配線4とを
絶縁分離する目的として使用される。
【0021】前記第1層目の配線4上には層間絶縁膜5
を介在して第2層目の配線10が延在している。配線1
0は層間絶縁膜5に形成された接続孔6内に選択CVD
(気相化学成長法)法で選択的に埋込んだ高融点金属材
7を通して配線4に電気的に接続されている。また、配
線10は、図示していないが、この配線10と同一製造
工程で形成される外部端子(ボンディングパッド)に電
気的に接続されている。
を介在して第2層目の配線10が延在している。配線1
0は層間絶縁膜5に形成された接続孔6内に選択CVD
(気相化学成長法)法で選択的に埋込んだ高融点金属材
7を通して配線4に電気的に接続されている。また、配
線10は、図示していないが、この配線10と同一製造
工程で形成される外部端子(ボンディングパッド)に電
気的に接続されている。
【0022】前記配線10及び外部端子は最終保護膜1
1で覆われている。この最終保護膜11の外部端子が配
置される領域にはボンディング開口(図示せず)が形成
されている。
1で覆われている。この最終保護膜11の外部端子が配
置される領域にはボンディング開口(図示せず)が形成
されている。
【0023】次に、前記半導体集積回路装置の製造方法
について、図2乃至図6(各製造工程毎に示す要部断面
図)を用いて簡単に説明する。
について、図2乃至図6(各製造工程毎に示す要部断面
図)を用いて簡単に説明する。
【0024】まず、単結晶珪素からなるp−型半導体基
板1を用意する。
板1を用意する。
【0025】次に、前記p−型半導体基板1の主面の活
性領域にウエル領域(図示せず)を形成した後、周知の
選択酸化法で前記p−型半導体基板1の主面上の非活性
領域にフィールド絶縁膜2を形成する。
性領域にウエル領域(図示せず)を形成した後、周知の
選択酸化法で前記p−型半導体基板1の主面上の非活性
領域にフィールド絶縁膜2を形成する。
【0026】次に、前記p−型半導体基板1の主面の活
性領域にMOSトランジスタ、容量素子等の半導体素子
を形成した後、前記活性領域上及び非活性領域上を含む
基板の全面に層間絶縁膜3を形成する。層間絶縁膜3は
例えばCVD法で堆積した酸化珪素膜で形成されている
。
性領域にMOSトランジスタ、容量素子等の半導体素子
を形成した後、前記活性領域上及び非活性領域上を含む
基板の全面に層間絶縁膜3を形成する。層間絶縁膜3は
例えばCVD法で堆積した酸化珪素膜で形成されている
。
【0027】次に、前記層間絶縁膜3上にホトリソグラ
フィ技術で所定のパターンのフォトレジスト膜を形成し
た後、このフォトレジスト膜をエッチングマスクとして
使用し、層間絶縁膜3に前記MOSトランジスタのソー
ス領域及びドレイン領域である一対の半導体領域の表面
を露出する接続孔(図示せず)を形成する。
フィ技術で所定のパターンのフォトレジスト膜を形成し
た後、このフォトレジスト膜をエッチングマスクとして
使用し、層間絶縁膜3に前記MOSトランジスタのソー
ス領域及びドレイン領域である一対の半導体領域の表面
を露出する接続孔(図示せず)を形成する。
【0028】次に、前記フォトレジスト膜を除去した後
、前記半導体領域の表面上を含む層間絶縁膜3上の全面
に例えばスパッタ法でW膜を堆積する。このW膜の一部
は、前記接続孔を通してMOSトランジスタの半導体領
域に電気的に接続される。
、前記半導体領域の表面上を含む層間絶縁膜3上の全面
に例えばスパッタ法でW膜を堆積する。このW膜の一部
は、前記接続孔を通してMOSトランジスタの半導体領
域に電気的に接続される。
【0029】次に、前記W膜上に所定のパターンのフォ
トレジスト膜を形成した後、このフォトレジスト膜をエ
ッチングマスクとして使用し、異方性エッチングで前記
W膜にパターンニングを施して、残存するW膜で第1層
目の配線4を形成する。
トレジスト膜を形成した後、このフォトレジスト膜をエ
ッチングマスクとして使用し、異方性エッチングで前記
W膜にパターンニングを施して、残存するW膜で第1層
目の配線4を形成する。
【0030】次に、前記フォトレジスト膜を除去した後
、配線4上を含む層間絶縁膜3上の全面に層間絶縁膜5
を形成する。この層間絶縁膜5は例えば3層構造の酸化
珪素膜で形成されている。まず、配線4上を含む層間絶
縁膜3上の全面にプラズマCVD法で第1層目の酸化珪
素膜を堆積する。次に、前記第1層目の酸化珪素膜上の
全面にSOG法で第2層目の酸化珪素膜を塗布し、ベー
ク処理した後に全面エッチングを施して前記第1層目の
酸化珪素膜の表面の段差を緩和する。次に、前記2層目
の酸化珪素膜上の全面に再度プラズマCVD法で第3層
目の酸化珪素膜を堆積する。これにより、3層構造の酸
化珪素膜が形成される。尚、前記層間絶縁膜5は例えば
CVD法で堆積するPSG(リンシリケートガラス)膜
で形成してもよい。
、配線4上を含む層間絶縁膜3上の全面に層間絶縁膜5
を形成する。この層間絶縁膜5は例えば3層構造の酸化
珪素膜で形成されている。まず、配線4上を含む層間絶
縁膜3上の全面にプラズマCVD法で第1層目の酸化珪
素膜を堆積する。次に、前記第1層目の酸化珪素膜上の
全面にSOG法で第2層目の酸化珪素膜を塗布し、ベー
ク処理した後に全面エッチングを施して前記第1層目の
酸化珪素膜の表面の段差を緩和する。次に、前記2層目
の酸化珪素膜上の全面に再度プラズマCVD法で第3層
目の酸化珪素膜を堆積する。これにより、3層構造の酸
化珪素膜が形成される。尚、前記層間絶縁膜5は例えば
CVD法で堆積するPSG(リンシリケートガラス)膜
で形成してもよい。
【0031】次に、前記層間絶縁膜5上に所定のパター
ンのフォトレジスト膜を形成する。この後、前記フォト
レジスト膜をエッチングマスクとして使用し、図2に示
すように、層間絶縁膜5の下層の配線4上の一部に配線
4の表面が露出する接続孔6を形成する。
ンのフォトレジスト膜を形成する。この後、前記フォト
レジスト膜をエッチングマスクとして使用し、図2に示
すように、層間絶縁膜5の下層の配線4上の一部に配線
4の表面が露出する接続孔6を形成する。
【0032】次に、前記フォトレジスト膜を除去し、N
F3 プラスマで前処理を施した後、前記層間絶縁膜5
の接続孔6内に選択的に高融点金属材7を形成する。高
融点金属材7は、モノシラン(SiH4)と6フッ化タ
ングステン(WF6)を反応ガスとした選択CVD法で
前記接続孔6内の露出する配線4の表面上に選択的に堆
積したW膜で形成されている。この製造工程において、
選択性が低下した場合、図3に示すように、層間絶縁膜
5上にWを核とした異物8が発生(付着)する。尚、前
記高融点金属材7はモリブデン(Mo)又はチタン(T
i)等の金属膜で形成してもよい。
F3 プラスマで前処理を施した後、前記層間絶縁膜5
の接続孔6内に選択的に高融点金属材7を形成する。高
融点金属材7は、モノシラン(SiH4)と6フッ化タ
ングステン(WF6)を反応ガスとした選択CVD法で
前記接続孔6内の露出する配線4の表面上に選択的に堆
積したW膜で形成されている。この製造工程において、
選択性が低下した場合、図3に示すように、層間絶縁膜
5上にWを核とした異物8が発生(付着)する。尚、前
記高融点金属材7はモリブデン(Mo)又はチタン(T
i)等の金属膜で形成してもよい。
【0033】次に、図4に示すように、前記高融点金属
材7上を含む層間絶縁膜5上の全面に配線層9を形成す
る。配線層9は、例えばスパッタ法で堆積したアルミニ
ウム(Al)膜で形成されている。配線層9の一部は、
前記層間絶縁膜5の接続孔6内に形成された高融点金属
材7に電気的に接続されている。前記異物8は配線層9
で覆われている。尚、前記配線層9はAl合金膜等の合
金膜又は銅(Cu)膜等の金属膜で形成してもよい。
材7上を含む層間絶縁膜5上の全面に配線層9を形成す
る。配線層9は、例えばスパッタ法で堆積したアルミニ
ウム(Al)膜で形成されている。配線層9の一部は、
前記層間絶縁膜5の接続孔6内に形成された高融点金属
材7に電気的に接続されている。前記異物8は配線層9
で覆われている。尚、前記配線層9はAl合金膜等の合
金膜又は銅(Cu)膜等の金属膜で形成してもよい。
【0034】次に、前記配線層9上に所定のパターンの
フォトレジスト膜を形成した後、このフォトレジスト膜
をエッチングマスクとして使用し、前記配線層9の接続
孔6内の高融点金属材7との接続部分を除き、異方性エ
ッチングで前記配線層9にパターンニングを施して、図
5に示すように、残存する配線層9で第2層目の配線1
0を形成すると共に外部端子(図示せず)を形成する。 配線10は、高融点金属材7を通して第1層目の配線4
に電気的に接続され、また、外部端子に電気的に接続さ
れる。つまり、配線10は高融点金属材7の表面を被覆
している。この製造工程において、層間絶縁膜5上の配
線層9がパターンニングで除去された領域に前記高融点
材7を形成した際に付着された異物8は配線10間に露
出される。
フォトレジスト膜を形成した後、このフォトレジスト膜
をエッチングマスクとして使用し、前記配線層9の接続
孔6内の高融点金属材7との接続部分を除き、異方性エ
ッチングで前記配線層9にパターンニングを施して、図
5に示すように、残存する配線層9で第2層目の配線1
0を形成すると共に外部端子(図示せず)を形成する。 配線10は、高融点金属材7を通して第1層目の配線4
に電気的に接続され、また、外部端子に電気的に接続さ
れる。つまり、配線10は高融点金属材7の表面を被覆
している。この製造工程において、層間絶縁膜5上の配
線層9がパターンニングで除去された領域に前記高融点
材7を形成した際に付着された異物8は配線10間に露
出される。
【0035】次に、前記層間絶縁膜5上の配線10間に
付着している異物8を過酸化水素水(H2O2)を使用
して図6に示すように除去する。過酸化水素水は、W、
Mo、Ti等の高融点金属を選択的にエッチングできる
。 この製造工程において、高融点金属材7の表面は配線1
0で覆われているので、高融点金属材7はエッチングさ
れない。尚、配線10下に付着している異物8はそのま
ま残存される。
付着している異物8を過酸化水素水(H2O2)を使用
して図6に示すように除去する。過酸化水素水は、W、
Mo、Ti等の高融点金属を選択的にエッチングできる
。 この製造工程において、高融点金属材7の表面は配線1
0で覆われているので、高融点金属材7はエッチングさ
れない。尚、配線10下に付着している異物8はそのま
ま残存される。
【0036】次に、前記配線10上及び層間絶縁膜5上
の全面に例えばスパッタ法で堆積したPSG膜の最終保
護膜11を形成する。この後、最終保護膜11の外部端
子が配置される領域にボンディング開口を形成して、図
1に示すように、2配線構造の半導体集積回路装置がほ
ぼ完成する。
の全面に例えばスパッタ法で堆積したPSG膜の最終保
護膜11を形成する。この後、最終保護膜11の外部端
子が配置される領域にボンディング開口を形成して、図
1に示すように、2配線構造の半導体集積回路装置がほ
ぼ完成する。
【0037】このように、第1層目の配線(下層配線)
4上の層間絶縁膜5に形成された接続孔6内に選択CV
D法で選択的に高融点金属材7を埋込み、前記層間絶縁
膜5上に形成される第2層目の配線(上層配線)10を
前記高融点金属材7を通して前記配線4に電気的に接続
する半導体集積回路装置の製造法において、前記配線4
上に層間絶縁膜5を形成する工程と、前記層間絶縁膜5
の下層の配線4上の一部に前記配線4の表面が露出する
接続孔6を形成する工程と、この接続孔6内から露出す
る配線4上に選択CVD法で選択的に高融点金属材7を
形成する工程と、前記層間絶縁膜5上に配線層9を形成
し、この配線層9の一部を前記接続孔6内に形成された
高融点材7に接続する工程と、前記配線層9の接続孔6
内の高融点金属材7との接続部分を除き、この配線層9
に異方性エッチングを使用して選択的にパターンニング
を施し、残存する配線層9で配線10を形成する工程と
、前記層間絶縁膜5上の配線層9がパターンニングで除
去された領域に前記選択CVD法で選択的に高融点金属
材7を形成した際に付着される異物8を選択的に除去す
る工程とを備える。前記高融点金属材7は、W、Mo又
はTiのいずれかで形成される。前記異物8を除去する
工程は、過酸化水素水を使用したエッチングで行う。こ
れにより、層間絶縁膜5上の配線10以外の領域に選択
CVD法で高融点金属材7を形成した際に発生する異物
8を配線10の形成工程後の1度の除去工程で除去でき
るので、半導体集積回路装置の製造プロセスの工程数を
低減できると共に、接続孔6内に高融点金属材7を埋込
み、配線10で高融点金属材7の表面を被覆した後、層
間絶縁膜上に付着する異物8を選択的に除去したので、
異物8を除去する際に配線10がマスクとなり、高融点
金属材7の表面のダメージをなくすことができる。
4上の層間絶縁膜5に形成された接続孔6内に選択CV
D法で選択的に高融点金属材7を埋込み、前記層間絶縁
膜5上に形成される第2層目の配線(上層配線)10を
前記高融点金属材7を通して前記配線4に電気的に接続
する半導体集積回路装置の製造法において、前記配線4
上に層間絶縁膜5を形成する工程と、前記層間絶縁膜5
の下層の配線4上の一部に前記配線4の表面が露出する
接続孔6を形成する工程と、この接続孔6内から露出す
る配線4上に選択CVD法で選択的に高融点金属材7を
形成する工程と、前記層間絶縁膜5上に配線層9を形成
し、この配線層9の一部を前記接続孔6内に形成された
高融点材7に接続する工程と、前記配線層9の接続孔6
内の高融点金属材7との接続部分を除き、この配線層9
に異方性エッチングを使用して選択的にパターンニング
を施し、残存する配線層9で配線10を形成する工程と
、前記層間絶縁膜5上の配線層9がパターンニングで除
去された領域に前記選択CVD法で選択的に高融点金属
材7を形成した際に付着される異物8を選択的に除去す
る工程とを備える。前記高融点金属材7は、W、Mo又
はTiのいずれかで形成される。前記異物8を除去する
工程は、過酸化水素水を使用したエッチングで行う。こ
れにより、層間絶縁膜5上の配線10以外の領域に選択
CVD法で高融点金属材7を形成した際に発生する異物
8を配線10の形成工程後の1度の除去工程で除去でき
るので、半導体集積回路装置の製造プロセスの工程数を
低減できると共に、接続孔6内に高融点金属材7を埋込
み、配線10で高融点金属材7の表面を被覆した後、層
間絶縁膜上に付着する異物8を選択的に除去したので、
異物8を除去する際に配線10がマスクとなり、高融点
金属材7の表面のダメージをなくすことができる。
【0038】また、層間絶縁膜5上の配線10間の異物
8を除去できるので、異物8による配線10間の短絡を
防止できる。
8を除去できるので、異物8による配線10間の短絡を
防止できる。
【0039】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論である
。
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論である
。
【0040】例えば、本発明は、3層配線構造又はそれ
以上の配線構造を有する半導体集積回路装置に適用でき
る。
以上の配線構造を有する半導体集積回路装置に適用でき
る。
【0041】また、本発明は、半導体素子を構成する半
導体領域上の層間絶絶縁膜に形成された接続孔内に選択
的に高融点金属材を埋込み、前記層間絶縁膜上に形成さ
れる配線を前記高融点金属材を通して前記半導体領域に
電気的に接続する半導体集積回路装置に適用することが
できる。
導体領域上の層間絶絶縁膜に形成された接続孔内に選択
的に高融点金属材を埋込み、前記層間絶縁膜上に形成さ
れる配線を前記高融点金属材を通して前記半導体領域に
電気的に接続する半導体集積回路装置に適用することが
できる。
【0042】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【0043】半導体集積回路装置の製造プロセスの工程
数を低減できると共に、配線間の短絡を防止できる。
数を低減できると共に、配線間の短絡を防止できる。
【図1】本発明の一実施例である半導体集積回路装置の
概略構成を示す要部断面図。
概略構成を示す要部断面図。
【図2】前記半導体集積回路装置の製造方法を各製造工
程毎に示す要部断面図。
程毎に示す要部断面図。
【図3】前記半導体集積回路装置の製造方法を各製造工
程毎に示す要部断面図。
程毎に示す要部断面図。
【図4】前記半導体集積回路装置の製造方法を各製造工
程毎に示す要部断面図。
程毎に示す要部断面図。
【図5】前記半導体集積回路装置の製造方法を各製造工
程毎に示す要部断面図。
程毎に示す要部断面図。
【図6】前記半導体集積回路装置の製造方法を各製造工
程毎に示す要部断面図。
程毎に示す要部断面図。
1 p−型半導体基板
3 層間絶縁膜
4 第1層目の配線
5 層間絶縁膜
6 接続孔
7 高融点金属材
8 異物
10 第2層目の配線
11 最終保護膜
Claims (3)
- 【請求項1】 下層配線上の層間絶縁膜に形成された
接続孔内に気相化学成長法で選択的に高融点金属材を埋
込み、前記層間絶縁膜上に形成される上層配線を前記高
融点金属材を通して前記下層配線に電気的に接続する半
導体集積回路装置の製造法において、前記下層配線上に
層間絶縁膜を形成する工程と、前記層間絶縁膜の下層配
線上の一部に前記下層配線の表面が露出する接続孔を形
成する工程と、この接続孔内から露出する下層配線上に
気相化学成長法で選択的に高融点金属材を形成する工程
と、前記層間絶縁膜上に配線層を形成し、この配線層の
一部を前記接続孔内に形成された高融点金属材に接続す
る工程と、前記配線層の接続孔内の高融点金属材との接
続部分を除き、この配線層に異方性エッチングを使用し
て選択的にパターンニングを施し、残存する配線層で上
層配線を形成する工程と、前記層間絶縁膜上の配線層が
パターンニングで除去された領域に前記気相化学成長法
で選択的に高融点金属材を形成した際に付着される異物
を選択的に除去する工程とを備えたことを特徴とする半
導体集積回路装置の製造方法。 - 【請求項2】 前記高融点金属材は、W、Mo又はT
iのいずれかで形成されることを特徴とする請求項1に
記載の半導体集積回路装置の製造方法。 - 【請求項3】 前記異物を除去する工程は、過酸化水
素水を使用したエッチングで行うことを特徴とする請求
項1又は請求項2に記載の半導体集積回路装置の製造方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4321191A JPH04280453A (ja) | 1991-03-08 | 1991-03-08 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4321191A JPH04280453A (ja) | 1991-03-08 | 1991-03-08 | 半導体集積回路装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04280453A true JPH04280453A (ja) | 1992-10-06 |
Family
ID=12657586
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4321191A Pending JPH04280453A (ja) | 1991-03-08 | 1991-03-08 | 半導体集積回路装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04280453A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05160273A (ja) * | 1991-12-05 | 1993-06-25 | Sharp Corp | 半導体装置のコンタクトプラグ及びその形成方法、半導体装置の多層配線及びその形成方法 |
-
1991
- 1991-03-08 JP JP4321191A patent/JPH04280453A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05160273A (ja) * | 1991-12-05 | 1993-06-25 | Sharp Corp | 半導体装置のコンタクトプラグ及びその形成方法、半導体装置の多層配線及びその形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100659801B1 (ko) | 반도체 집적 회로 제조 방법 | |
US6518092B2 (en) | Semiconductor device and method for manufacturing | |
US4824803A (en) | Multilayer metallization method for integrated circuits | |
US6297563B1 (en) | Bonding pad structure of semiconductor device | |
JP4564166B2 (ja) | ウエハ・パッシベーション層の形成方法 | |
JP3600598B2 (ja) | 半導体装置及びその製造方法 | |
US6492683B2 (en) | Semiconductor device with SOI structure and method of manufacturing the same | |
JP4125485B2 (ja) | 新規なパッシベーション構造とその製造方法 | |
WO1997022144A1 (en) | Reverse damascene via structures | |
JPH10163319A (ja) | 半導体集積回路装置の製造方法 | |
US6818539B1 (en) | Semiconductor devices and methods of fabricating the same | |
US6639314B2 (en) | Solder bump structure and a method of forming the same | |
KR100691051B1 (ko) | 반도체 디바이스 및 본드 패드 형성 프로세스 | |
JPH1140564A (ja) | 半導体装置およびその製造方法 | |
JPH04280453A (ja) | 半導体集積回路装置の製造方法 | |
JP2006203025A (ja) | 半導体装置及びその製造方法 | |
JPH08204002A (ja) | 半導体集積回路装置の製造方法 | |
JPH10173051A (ja) | 配線形成方法 | |
KR100591134B1 (ko) | 반도체 소자의 제조 방법 | |
JPH0287526A (ja) | 半導体装置の製造方法 | |
JPH1167764A (ja) | 半導体装置 | |
JPH02238630A (ja) | 半導体装置 | |
KR100559513B1 (ko) | 반도체 금속 배선용 범프 형성 방법 | |
JPH09213789A (ja) | 半導体装置 | |
JPH01241845A (ja) | 半導体装置の製造方法 |