JPH11260823A - 集積回路の多層配線構造と多層配線形成法 - Google Patents
集積回路の多層配線構造と多層配線形成法Info
- Publication number
- JPH11260823A JPH11260823A JP35540598A JP35540598A JPH11260823A JP H11260823 A JPH11260823 A JP H11260823A JP 35540598 A JP35540598 A JP 35540598A JP 35540598 A JP35540598 A JP 35540598A JP H11260823 A JPH11260823 A JP H11260823A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- insulating film
- forming
- tin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 多層配線構造において、層間接続部の抵抗上
昇を防ぐ。 【解決手段】 絶縁膜１２上に第１の配線層２０を形成
する。配線層２０は、バリア層、Ａｌ合金層及び反射防
止層を順次に重ねて形成し、反射防止層は、Ｔｉ層、Ｔ
ｉＮ層及びＴｉＯＮ層を順次に重ねて形成する。層間絶
縁膜２２を形成した後、絶縁膜２２に接続孔を形成して
から密着層２４Ａを形成する。密着層２４Ａは、Ｔｉ
層、ＴｉＮ層、ＴｉＯＮ層及びＴｉＮ層を順次に重ねて
形成する。ＷＦ6を用いるＣＶＤ法によりＷプラグ２６
Ａを接続孔内に形成した後、Ａｌ合金層２８Ａ及び反射
防止層３０Ａを順次に形成してから配線パターニングを
行なって第２の配線層３２を得る。接続孔エッチング時
に配線層２０の最上層であるＴｉＯＮ層にピンホールが
形成されず、Ｗ堆積時にＷＦ6が密着層２４Ａ中のＴｉ
ＯＮ層で阻止されるので、配線層２０中に高抵抗のＡｌ
ＦX層が生じない。
昇を防ぐ。 【解決手段】 絶縁膜１２上に第１の配線層２０を形成
する。配線層２０は、バリア層、Ａｌ合金層及び反射防
止層を順次に重ねて形成し、反射防止層は、Ｔｉ層、Ｔ
ｉＮ層及びＴｉＯＮ層を順次に重ねて形成する。層間絶
縁膜２２を形成した後、絶縁膜２２に接続孔を形成して
から密着層２４Ａを形成する。密着層２４Ａは、Ｔｉ
層、ＴｉＮ層、ＴｉＯＮ層及びＴｉＮ層を順次に重ねて
形成する。ＷＦ6を用いるＣＶＤ法によりＷプラグ２６
Ａを接続孔内に形成した後、Ａｌ合金層２８Ａ及び反射
防止層３０Ａを順次に形成してから配線パターニングを
行なって第２の配線層３２を得る。接続孔エッチング時
に配線層２０の最上層であるＴｉＯＮ層にピンホールが
形成されず、Ｗ堆積時にＷＦ6が密着層２４Ａ中のＴｉ
ＯＮ層で阻止されるので、配線層２０中に高抵抗のＡｌ
ＦX層が生じない。
Description
【０００１】
【発明の属する技術分野】この発明は、ＬＳＩ等に用い
るに好適な集積回路の多層配線構造及び多層配線形成法
に関し、特に層間絶縁膜に設けた接続孔を密着層を介し
てＷ（タングステン）等のプラグで埋める際に下方配線
層の最上層又は密着層の中間層としてＴｉＯＮ層を用い
ることにより層間接続部の抵抗上昇を防止可能としたも
のである。
るに好適な集積回路の多層配線構造及び多層配線形成法
に関し、特に層間絶縁膜に設けた接続孔を密着層を介し
てＷ（タングステン）等のプラグで埋める際に下方配線
層の最上層又は密着層の中間層としてＴｉＯＮ層を用い
ることにより層間接続部の抵抗上昇を防止可能としたも
のである。
【０００２】
【従来の技術】従来、集積回路の多層配線構造として
は、図２３に示すものが知られている。
は、図２３に示すものが知られている。
【０００３】シリコン等の半導体基板１の表面には、シ
リコンオキサイド等の絶縁膜２が形成され、絶縁膜２に
は、基板表面の被接続部１ａ（例えば不純物ドープ領
域）に対応した接続孔２ａが形成される。絶縁膜２の上
には、接続孔２ａを介して基板表面の被接続部１ａにつ
ながるように第１の配線層３が形成される。
リコンオキサイド等の絶縁膜２が形成され、絶縁膜２に
は、基板表面の被接続部１ａ（例えば不純物ドープ領
域）に対応した接続孔２ａが形成される。絶縁膜２の上
には、接続孔２ａを介して基板表面の被接続部１ａにつ
ながるように第１の配線層３が形成される。
【０００４】絶縁膜２の上には、配線層３を覆ってＰＳ
Ｇ（リン・ケイ酸ガラス）等の層間絶縁膜４が形成さ
れ、絶縁膜４には、配線層３の一部に対応した接続孔４
ａが形成される。絶縁膜４の上には、接続孔４ａを介し
て配線層３につながるように第２の配線層５が形成され
る。
Ｇ（リン・ケイ酸ガラス）等の層間絶縁膜４が形成さ
れ、絶縁膜４には、配線層３の一部に対応した接続孔４
ａが形成される。絶縁膜４の上には、接続孔４ａを介し
て配線層３につながるように第２の配線層５が形成され
る。
【０００５】配線層３としては、図２４に示すように厚
さ２〜１０ｎｍのＴｉ層３ａと、厚さ５０〜２００ｎｍ
のＴｉＮ又はＴｉＯXＮY（Ｘ＝０．０５〜０．２，Ｙ＝
０．９５〜０．８）層３ｂと、厚さ７〜２０ｎｍのＴｉ
層３ｃと、厚さ３００〜１０００ｎｍのＡｌ合金（Ａｌ
−Ｓｉ−Ｔｉ等）層３ｄと、厚さ７〜２０ｎｍのＴｉ層
３ｅと、厚さ５０〜５００ｎｍのＴｉＯXＮY（Ｘ＝０．
１〜０．３，Ｙ＝０．９〜０．７）層３ｆとを順次に重
ねた積層構造のものが知られている（例えば、米国特許
第５，０７０，０３６号参照）。
さ２〜１０ｎｍのＴｉ層３ａと、厚さ５０〜２００ｎｍ
のＴｉＮ又はＴｉＯXＮY（Ｘ＝０．０５〜０．２，Ｙ＝
０．９５〜０．８）層３ｂと、厚さ７〜２０ｎｍのＴｉ
層３ｃと、厚さ３００〜１０００ｎｍのＡｌ合金（Ａｌ
−Ｓｉ−Ｔｉ等）層３ｄと、厚さ７〜２０ｎｍのＴｉ層
３ｅと、厚さ５０〜５００ｎｍのＴｉＯXＮY（Ｘ＝０．
１〜０．３，Ｙ＝０．９〜０．７）層３ｆとを順次に重
ねた積層構造のものが知られている（例えば、米国特許
第５，０７０，０３６号参照）。
【０００６】また、配線層３としては、図２６に示すよ
うにＴｉＮ層３Ａと、Ａｌ合金（又はＡｌ）層３Ｂと、
Ｔｉ層３Ｃと、ＴｉＮ層３Ｄとを順次に重ねた積層構造
のものも知られている（例えば、特開平５−１９０５５
１号公報参照）。
うにＴｉＮ層３Ａと、Ａｌ合金（又はＡｌ）層３Ｂと、
Ｔｉ層３Ｃと、ＴｉＮ層３Ｄとを順次に重ねた積層構造
のものも知られている（例えば、特開平５−１９０５５
１号公報参照）。
【０００７】
【発明が解決しようとする課題】図２４に示した従来技
術によると、Ｔｉ層３ｅの上にＴｉＯＮ層３ｆをスパッ
タ法で形成する際に、図２５に示すようにＴｉ層３ｅの
表面が酸化されて高抵抗のＴｉＯX膜３ｇがＴｉ層３ｅ
とＴｉＯＮ層３ｆとの間に介在するため、配線層３，５
の間の層間接続部の抵抗（ビア抵抗）が２０％程度上昇
する不都合がある。
術によると、Ｔｉ層３ｅの上にＴｉＯＮ層３ｆをスパッ
タ法で形成する際に、図２５に示すようにＴｉ層３ｅの
表面が酸化されて高抵抗のＴｉＯX膜３ｇがＴｉ層３ｅ
とＴｉＯＮ層３ｆとの間に介在するため、配線層３，５
の間の層間接続部の抵抗（ビア抵抗）が２０％程度上昇
する不都合がある。
【０００８】一方、図２６に示した従来技術によると、
Ｔｉ層３Ｃの上にＴｉＮ層３Ｄを形成するので、Ｔｉ層
３Ｃの表面が酸化されるおそれはない。しかしながら、
発明者の研究によると、図２６の構成を有する配線層３
の上に層間絶縁膜の接続孔を介して配線層５としてプラ
グ埋込型の配線層を形成する際に層間接続部の抵抗（ビ
ア抵抗）が上昇することが判明した。
Ｔｉ層３Ｃの上にＴｉＮ層３Ｄを形成するので、Ｔｉ層
３Ｃの表面が酸化されるおそれはない。しかしながら、
発明者の研究によると、図２６の構成を有する配線層３
の上に層間絶縁膜の接続孔を介して配線層５としてプラ
グ埋込型の配線層を形成する際に層間接続部の抵抗（ビ
ア抵抗）が上昇することが判明した。
【０００９】図２７は、発明者の研究に係る多層配線構
造を示すもので、図２３，２６と同様の部分には同様の
符号を付して詳細な説明を省略する。絶縁膜２の上に
は、厚さ１０〜２０ｎｍのＴｉ層３Ｅと、厚さ１００ｎ
ｍのＴｉＮ層３Ａと、厚さ３５０ｎｍのＡｌ合金（Ａｌ
−Ｓｉ−Ｃｕ）層３Ｂと、厚さ１０ｎｍのＴｉ層３Ｃ
と、厚さ５０ｎｍのＴｉＮ層３Ｄとを順次に重ねた積層
が形成され、この積層を所望の配線パターンに従ってパ
ターニングすることにより配線層３が形成される。
造を示すもので、図２３，２６と同様の部分には同様の
符号を付して詳細な説明を省略する。絶縁膜２の上に
は、厚さ１０〜２０ｎｍのＴｉ層３Ｅと、厚さ１００ｎ
ｍのＴｉＮ層３Ａと、厚さ３５０ｎｍのＡｌ合金（Ａｌ
−Ｓｉ−Ｃｕ）層３Ｂと、厚さ１０ｎｍのＴｉ層３Ｃ
と、厚さ５０ｎｍのＴｉＮ層３Ｄとを順次に重ねた積層
が形成され、この積層を所望の配線パターンに従ってパ
ターニングすることにより配線層３が形成される。
【００１０】絶縁膜２の上には、配線層３を覆って絶縁
膜４が形成され、絶縁膜４には、レジスト層をマスクと
する選択的ドライエッチング処理により接続孔４ａが形
成される。このときのドライエッチング処理によりＴｉ
層３ＣとＴｉＮ層３Ｄとの積層にピンホールＰが形成さ
れる。
膜４が形成され、絶縁膜４には、レジスト層をマスクと
する選択的ドライエッチング処理により接続孔４ａが形
成される。このときのドライエッチング処理によりＴｉ
層３ＣとＴｉＮ層３Ｄとの積層にピンホールＰが形成さ
れる。
【００１１】次に、接続孔４ａの内面と絶縁膜４の上面
とを覆って密着層６が形成される。密着層６としては、
Ｔｉ層とＴｉＮ層とを順次に重ねた積層が形成される。
このとき、ピンホールＰが形成された個所では、密着層
６のカバレッジが低下する。
とを覆って密着層６が形成される。密着層６としては、
Ｔｉ層とＴｉＮ層とを順次に重ねた積層が形成される。
このとき、ピンホールＰが形成された個所では、密着層
６のカバレッジが低下する。
【００１２】次に、ブランケットＣＶＤ（ケミカル・ベ
ーバー・デポジション）法により基板上面にＷ層を形成
した後、Ｗ層をエッチバックして接続孔４ａ内にＷから
なるプラグ７を残す。ブランケットＣＶＤ法では、通
常、原料ガスとしてＷＦ6を用いるので、ＷＦ6がピンホ
ールＰに相当するカバレッジ低下個所を介してＡｌ合金
層３Ｂに到達し、次の数１の式の反応により高抵抗なフ
ッ化アルミニウム（ＡｌＦX）層８を生ずる。
ーバー・デポジション）法により基板上面にＷ層を形成
した後、Ｗ層をエッチバックして接続孔４ａ内にＷから
なるプラグ７を残す。ブランケットＣＶＤ法では、通
常、原料ガスとしてＷＦ6を用いるので、ＷＦ6がピンホ
ールＰに相当するカバレッジ低下個所を介してＡｌ合金
層３Ｂに到達し、次の数１の式の反応により高抵抗なフ
ッ化アルミニウム（ＡｌＦX）層８を生ずる。
【００１３】
【数１】 この後、基板上面には、Ａｌ合金等の配線材層が形成さ
れる。そして、配線材層及び密着層６の積層をパターニ
ングすることによりプラグ７につながる第２の配線層が
形成される。この第２の配線層と配線層３との間の層間
接続部には、高抵抗なＡｌＦX層８が存在するので、ビ
ア抵抗が上昇する。ビア抵抗は、ＡｌＦX層８の発生状
況に応じて上昇の程度が異なり、標準値の２〜３倍程度
のものから１０倍以上のものまで様々である。
れる。そして、配線材層及び密着層６の積層をパターニ
ングすることによりプラグ７につながる第２の配線層が
形成される。この第２の配線層と配線層３との間の層間
接続部には、高抵抗なＡｌＦX層８が存在するので、ビ
ア抵抗が上昇する。ビア抵抗は、ＡｌＦX層８の発生状
況に応じて上昇の程度が異なり、標準値の２〜３倍程度
のものから１０倍以上のものまで様々である。
【００１４】この発明の目的は、上記のような層間接続
部の抵抗上昇を防止することができる新規な集積回路の
多層配線構造及び多層配線形成法を提供することにあ
る。
部の抵抗上昇を防止することができる新規な集積回路の
多層配線構造及び多層配線形成法を提供することにあ
る。
【００１５】
【問題を解決するための手段】この発明に係る集積回路
の多層配線構造は、基板と、この基板を覆う第１の絶縁
膜と、この第１の絶縁膜の上に形成された第１の配線層
であって、Ａｌ又はＡｌ合金層と第１のＴｉ層と第１の
ＴｉＮ層と第１のＴｉＯＮ層とを順次に重ねた構成を有
するものと、前記第１の配線層を覆って前記第１の絶縁
膜の上に形成された第２の絶縁膜であって、前記第１の
ＴｉＯＮ層の一部に達する接続孔を有するものと、前記
接続孔の内面を覆って形成された密着層と、この密着層
を介して前記接続孔を埋める導電性のプラグと、前記第
２の絶縁膜の上に形成され、前記プラグに接続された第
２の配線層とを備えたものである。
の多層配線構造は、基板と、この基板を覆う第１の絶縁
膜と、この第１の絶縁膜の上に形成された第１の配線層
であって、Ａｌ又はＡｌ合金層と第１のＴｉ層と第１の
ＴｉＮ層と第１のＴｉＯＮ層とを順次に重ねた構成を有
するものと、前記第１の配線層を覆って前記第１の絶縁
膜の上に形成された第２の絶縁膜であって、前記第１の
ＴｉＯＮ層の一部に達する接続孔を有するものと、前記
接続孔の内面を覆って形成された密着層と、この密着層
を介して前記接続孔を埋める導電性のプラグと、前記第
２の絶縁膜の上に形成され、前記プラグに接続された第
２の配線層とを備えたものである。
【００１６】この発明の構成によれば、第１の配線層
は、Ａｌ又はＡｌ合金層と第１のＴｉ層と第１のＴｉＮ
層と第１のＴｉＯＮ層とを順次に重ねた構成を有する。
Ａｌ又はＡｌ合金層は、配線の主体となるものである。
第１のＴｉ層は、第１のＴｉＮ層を形成する際にＡｌ又
はＡｌ合金層の表面の窒化を防止する。第１のＴｉＮ層
は、第１のＴｉＯＮ層を形成する際に第１のＴｉ層の表
面の酸化を防止する。第１のＴｉＯＮ層は、第１の配線
層を形成するためのホトリソグラフィ処理において反射
防止層として作用すると共に、第２の絶縁膜に接続孔を
形成するためのドライエッチング処理においてピンホー
ルの発生を阻止する。
は、Ａｌ又はＡｌ合金層と第１のＴｉ層と第１のＴｉＮ
層と第１のＴｉＯＮ層とを順次に重ねた構成を有する。
Ａｌ又はＡｌ合金層は、配線の主体となるものである。
第１のＴｉ層は、第１のＴｉＮ層を形成する際にＡｌ又
はＡｌ合金層の表面の窒化を防止する。第１のＴｉＮ層
は、第１のＴｉＯＮ層を形成する際に第１のＴｉ層の表
面の酸化を防止する。第１のＴｉＯＮ層は、第１の配線
層を形成するためのホトリソグラフィ処理において反射
防止層として作用すると共に、第２の絶縁膜に接続孔を
形成するためのドライエッチング処理においてピンホー
ルの発生を阻止する。
【００１７】すなわち、Ａｌ又はＡｌ合金層の表面には
窒化膜が形成されず、第１のＴｉ層の表面には酸化膜が
形成されない。また、第１のＴｉＯＮ層には接続孔形成
時のドライエッチングによりピンホールが形成されない
ので、密着層形成時にカバレッジが低下せず、プラグ形
成時にＷＦ6とＡｌとが反応してＡｌＦX層が生ずること
もない。従って、第１及び第２の配線層の間の層間接続
部では、ビア抵抗の上昇を防止することができる。
窒化膜が形成されず、第１のＴｉ層の表面には酸化膜が
形成されない。また、第１のＴｉＯＮ層には接続孔形成
時のドライエッチングによりピンホールが形成されない
ので、密着層形成時にカバレッジが低下せず、プラグ形
成時にＷＦ6とＡｌとが反応してＡｌＦX層が生ずること
もない。従って、第１及び第２の配線層の間の層間接続
部では、ビア抵抗の上昇を防止することができる。
【００１８】この発明に係る多層配線構造において、密
着層は、第２のＴｉ層と第２のＴｉＮ層と第２のＴｉＯ
Ｎ層と第３のＴｉＮ層とを順次に重ねた構成とすること
ができる。この場合、第２のＴｉ層は、抵抗低減層とし
て作用する。第２のＴｉＮ層は、第２のＴｉＯＮ層を形
成する際に第２のＴｉ層の表面の酸化を防止する。第２
のＴｉＯＮ層は、プラグ形成時にＷＦ6の侵入を阻止す
るバリア層として作用する。第３のＴｉＮ層は、Ｗ層に
対する密着性を向上させると共に第２のＴｉＯＮ層から
Ｗ層への酸素拡散を阻止する。
着層は、第２のＴｉ層と第２のＴｉＮ層と第２のＴｉＯ
Ｎ層と第３のＴｉＮ層とを順次に重ねた構成とすること
ができる。この場合、第２のＴｉ層は、抵抗低減層とし
て作用する。第２のＴｉＮ層は、第２のＴｉＯＮ層を形
成する際に第２のＴｉ層の表面の酸化を防止する。第２
のＴｉＯＮ層は、プラグ形成時にＷＦ6の侵入を阻止す
るバリア層として作用する。第３のＴｉＮ層は、Ｗ層に
対する密着性を向上させると共に第２のＴｉＯＮ層から
Ｗ層への酸素拡散を阻止する。
【００１９】第２のＴｉＯＮ層でＷＦ6の侵入を阻止す
ると、ＷＦ6とＡｌとの反応が行なわれず、層間接続部
の抵抗上昇を防止することができる。また、第３のＴｉ
Ｎ層で第２のＴｉＯＮ層からＷ層への酸素拡散を阻止す
ると、Ｗ層のエッチレートが局部的に増大するのを防止
でき、Ｗ層を均一にエッチバック可能となる。
ると、ＷＦ6とＡｌとの反応が行なわれず、層間接続部
の抵抗上昇を防止することができる。また、第３のＴｉ
Ｎ層で第２のＴｉＯＮ層からＷ層への酸素拡散を阻止す
ると、Ｗ層のエッチレートが局部的に増大するのを防止
でき、Ｗ層を均一にエッチバック可能となる。
【００２０】この出願の出願人は、半導体基板の不純物
ドープ領域に直接接続されるＷプラグ埋込型の配線層を
形成する場合に密着層としてＴｉ層、ＴｉＮ層、ＴｉＯ
Ｎ層及びＴｉＮ層を順次に重ねた積層を用いることを要
旨とする発明を先に特許出願した（特願平９−２３１０
２８号）。上記した第２のＴｉ層と第２のＴｉＮ層と第
２のＴｉＯＮ層と第３のＴｉＮ層とを順次に重ねた積層
からなる密着層は、先の特許出願に係る密着層を第２の
配線層の密着層として応用したものである。
ドープ領域に直接接続されるＷプラグ埋込型の配線層を
形成する場合に密着層としてＴｉ層、ＴｉＮ層、ＴｉＯ
Ｎ層及びＴｉＮ層を順次に重ねた積層を用いることを要
旨とする発明を先に特許出願した（特願平９−２３１０
２８号）。上記した第２のＴｉ層と第２のＴｉＮ層と第
２のＴｉＯＮ層と第３のＴｉＮ層とを順次に重ねた積層
からなる密着層は、先の特許出願に係る密着層を第２の
配線層の密着層として応用したものである。
【００２１】
【発明の実施の形態】図１〜１１は、この発明の一実施
形態に係る多層配線形成法を示すもので、各々の図に対
応する工程（１）〜（１１）を順次に説明する。
形態に係る多層配線形成法を示すもので、各々の図に対
応する工程（１）〜（１１）を順次に説明する。
【００２２】（１）例えばシリコンからなる半導体基板
１０の表面にＣＶＤ法等により約０．８μｍの厚さを有
する絶縁膜１２を形成する。絶縁膜１２としては、ＰＳ
Ｇ膜にＢＰＳＧ（ボロン・リン・ケイ酸ガラス）膜を重
ねた積層膜を形成することができる。そして、絶縁膜１
２の上にバリア層１４を介してＡｌ合金層１６を形成す
る。バリア層１４としては、図２７に示したようにＴｉ
層にＴｉＮ層を重ねた積層を形成することができる。図
５〜８に関して後述するのと同様の工程により基板表面
に達する接続孔を密着層を介してＷ等のプラグで埋める
こともでき、この場合には、密着層（Ｔｉ層とＴｉＮ層
とＴｉＯＮ層とＴｉＮ層とを順次に重ねた積層）又は密
着層にＴｉ層を重ねた積層をバリア層１４として用いる
ことができる。
１０の表面にＣＶＤ法等により約０．８μｍの厚さを有
する絶縁膜１２を形成する。絶縁膜１２としては、ＰＳ
Ｇ膜にＢＰＳＧ（ボロン・リン・ケイ酸ガラス）膜を重
ねた積層膜を形成することができる。そして、絶縁膜１
２の上にバリア層１４を介してＡｌ合金層１６を形成す
る。バリア層１４としては、図２７に示したようにＴｉ
層にＴｉＮ層を重ねた積層を形成することができる。図
５〜８に関して後述するのと同様の工程により基板表面
に達する接続孔を密着層を介してＷ等のプラグで埋める
こともでき、この場合には、密着層（Ｔｉ層とＴｉＮ層
とＴｉＯＮ層とＴｉＮ層とを順次に重ねた積層）又は密
着層にＴｉ層を重ねた積層をバリア層１４として用いる
ことができる。
【００２３】Ａｌ合金１６としては、厚さ４００ｎｍの
Ａｌ−Ｓｉ−Ｃｕ合金層を第１のスパッタ室で形成し
た。この時の成膜条件は、 Ａｒ流量：１８ｓｃｃｍ ガス圧：２ｍＴｏｒｒ 基板温度：１５０℃ 成膜速度：１０００ｎｍ／ｍｉｎ とした。
Ａｌ−Ｓｉ−Ｃｕ合金層を第１のスパッタ室で形成し
た。この時の成膜条件は、 Ａｒ流量：１８ｓｃｃｍ ガス圧：２ｍＴｏｒｒ 基板温度：１５０℃ 成膜速度：１０００ｎｍ／ｍｉｎ とした。
【００２４】（２）Ａｌ合金層１６の上に反射防止層１
８を形成する。反射防止層１８としては、図１２に示す
ように厚さ２０ｎｍのＴｉ層１８ａと、厚さ１０ｎｍの
ＴｉＮ層１８ｂと、厚さ３０ｎｍのＴｉＯＮ層１８ｃと
を順次に重ねた積層を形成した。Ｔｉ層１８ａは、第２
のスパッタ室で形成した。このときの成膜条件は、 Ａｒ流量：１５ｓｃｃｍ ガス圧：４ｍＴｏｒｒ 基板温度：１５０℃ 成膜速度：１００ｎｍ／ｍｉｎ とした。
８を形成する。反射防止層１８としては、図１２に示す
ように厚さ２０ｎｍのＴｉ層１８ａと、厚さ１０ｎｍの
ＴｉＮ層１８ｂと、厚さ３０ｎｍのＴｉＯＮ層１８ｃと
を順次に重ねた積層を形成した。Ｔｉ層１８ａは、第２
のスパッタ室で形成した。このときの成膜条件は、 Ａｒ流量：１５ｓｃｃｍ ガス圧：４ｍＴｏｒｒ 基板温度：１５０℃ 成膜速度：１００ｎｍ／ｍｉｎ とした。
【００２５】ＴｉＮ層１８ｂ及びＴｉＯＮ層１８ｃは、
第３のスパッタ室で反応成スパッタ法により順次に形成
した。すなわち、第３のスパッタ室において、表１の条
件Ａに従ってＴｉＮ層１８ｂを形成した後、基板を大気
に開放することなく成膜条件を表１の条件Ｂに変更して
ＴｉＯＮ層１８ｃを形成した。
第３のスパッタ室で反応成スパッタ法により順次に形成
した。すなわち、第３のスパッタ室において、表１の条
件Ａに従ってＴｉＮ層１８ｂを形成した後、基板を大気
に開放することなく成膜条件を表１の条件Ｂに変更して
ＴｉＯＮ層１８ｃを形成した。
【００２６】
【表１】 別の成膜方法としては、第３のスパッタ室でＴｉ層１８
ａ、ＴｉＮ層１８ｂ及びＴｉＯＮ層１８ｃを連続的に形
成することも可能である。
ａ、ＴｉＮ層１８ｂ及びＴｉＯＮ層１８ｃを連続的に形
成することも可能である。
【００２７】Ａｌ合金層１６の上にＴｉ層１８ａを形成
した後ＴｉＮ層１８ｂを形成するので、ＴｉＮ層１８ｂ
を形成する際にＡｌ合金層１６の表面が窒化されるのを
Ｔｉ層１８ａにより防ぐことができる。また、ＴｉＮ層
１８ｂを形成した後ＴｉＯＮ層１８ｃを形成するので、
ＴｉＯＮ層１８ｃを形成する際にＴｉ層１８ａの表面が
酸化されるのをＴｉＮ層１８ｂにより防ぐことができ
る。なお、ＴｉＮ層１８ｂ及びＴｉＯＮ層１８ｃを反応
成スパッタ法で連続的に形成すると、スループットが向
上する。
した後ＴｉＮ層１８ｂを形成するので、ＴｉＮ層１８ｂ
を形成する際にＡｌ合金層１６の表面が窒化されるのを
Ｔｉ層１８ａにより防ぐことができる。また、ＴｉＮ層
１８ｂを形成した後ＴｉＯＮ層１８ｃを形成するので、
ＴｉＯＮ層１８ｃを形成する際にＴｉ層１８ａの表面が
酸化されるのをＴｉＮ層１８ｂにより防ぐことができ
る。なお、ＴｉＮ層１８ｂ及びＴｉＯＮ層１８ｃを反応
成スパッタ法で連続的に形成すると、スループットが向
上する。
【００２８】（３）周知のホトリソグラフィ及びドライ
エッチング処理によりバリア層１４、Ａｌ合金層１６及
び反射防止層１８を含む積層を所望の配線パターンに従
ってパターニングすることにより配線層２０を形成す
る。配線層２０は、バリア層１４の残存部１４Ａと、Ａ
ｌ合金層１６の残存部１６Ａと、反射防止層１８の残存
部１８Ａとの積層からなる。ホトリソグラフィ処理によ
りエッチングマスクとしてのレジスト層を形成する際に
は、反射防止層１８がＡｌ合金層１６からの光反射を抑
制するので、レジスト層を精度よく形成することがで
き、ドライエッチング処理では、高精度のパターニング
が可能となる。ドライエッチング処理は、一例として、
Ｃｌ2／ＢＣｌ3ガスを用い、１０ｍＴｏｒｒの圧力下で
行なった。ドライエッチング処理の後、周知のアッシン
グ等の方法によりレジスト層を除去する。
エッチング処理によりバリア層１４、Ａｌ合金層１６及
び反射防止層１８を含む積層を所望の配線パターンに従
ってパターニングすることにより配線層２０を形成す
る。配線層２０は、バリア層１４の残存部１４Ａと、Ａ
ｌ合金層１６の残存部１６Ａと、反射防止層１８の残存
部１８Ａとの積層からなる。ホトリソグラフィ処理によ
りエッチングマスクとしてのレジスト層を形成する際に
は、反射防止層１８がＡｌ合金層１６からの光反射を抑
制するので、レジスト層を精度よく形成することがで
き、ドライエッチング処理では、高精度のパターニング
が可能となる。ドライエッチング処理は、一例として、
Ｃｌ2／ＢＣｌ3ガスを用い、１０ｍＴｏｒｒの圧力下で
行なった。ドライエッチング処理の後、周知のアッシン
グ等の方法によりレジスト層を除去する。
【００２９】（４）絶縁膜１２の上に配線層２０を覆っ
て層間絶縁膜２２を形成する。絶縁膜２２の形成方法と
しては、厚さ１５０ｎｍのシリコンオキサイド膜をプラ
ズマＣＶＤ法により基板上面に形成した後、このシリコ
ンオキサイド膜の上に厚さ４００ｎｍの水素シルセスキ
オキサン樹脂膜を回転塗布法により形成し、この樹脂膜
にプレセラミック化及びセラミック化のための熱処理を
施してセラミック状のシリコンオキサイド膜を形成し、
このセラミック状のシリコンオキサイド膜の上に厚さ３
００ｎｍのシリコンオキサイド膜をプラズマＣＶＤ法に
より形成する方法を用いた。
て層間絶縁膜２２を形成する。絶縁膜２２の形成方法と
しては、厚さ１５０ｎｍのシリコンオキサイド膜をプラ
ズマＣＶＤ法により基板上面に形成した後、このシリコ
ンオキサイド膜の上に厚さ４００ｎｍの水素シルセスキ
オキサン樹脂膜を回転塗布法により形成し、この樹脂膜
にプレセラミック化及びセラミック化のための熱処理を
施してセラミック状のシリコンオキサイド膜を形成し、
このセラミック状のシリコンオキサイド膜の上に厚さ３
００ｎｍのシリコンオキサイド膜をプラズマＣＶＤ法に
より形成する方法を用いた。
【００３０】（５）周知のホトリソグラフィ及びドライ
エッチング処理により配線層２０の一部（配線層２０の
最上層であるＴｉＯＮ層１８ｃの一部）に対応する接続
孔２２ａを絶縁膜２２に形成する。ドライエッチング条
件は、一例として、 ガス流量：ＣＨＦ3／ＣＦ4／Ａｒ＝３０／５／１００ｓ
ｃｃｍ 圧力：２００ｍＴｏｒｒ 電力：７００Ｗ とし、接続孔２２ａとして直径０．５μｍの接続孔を形
成した。このような接続孔を形成するためのドライエッ
チング処理において、配線層２０の最上層であるＴｉＯ
Ｎ層１８ｃにはピンホールが形成されなかった。ＴｉＮ
層とＴｉＯＮ層とについてピンホール形成の比較実験を
行なったが、これについては後述する。
エッチング処理により配線層２０の一部（配線層２０の
最上層であるＴｉＯＮ層１８ｃの一部）に対応する接続
孔２２ａを絶縁膜２２に形成する。ドライエッチング条
件は、一例として、 ガス流量：ＣＨＦ3／ＣＦ4／Ａｒ＝３０／５／１００ｓ
ｃｃｍ 圧力：２００ｍＴｏｒｒ 電力：７００Ｗ とし、接続孔２２ａとして直径０．５μｍの接続孔を形
成した。このような接続孔を形成するためのドライエッ
チング処理において、配線層２０の最上層であるＴｉＯ
Ｎ層１８ｃにはピンホールが形成されなかった。ＴｉＮ
層とＴｉＯＮ層とについてピンホール形成の比較実験を
行なったが、これについては後述する。
【００３１】（６）接続孔２２ａの底面（ＴｉＯＮ層１
８ｃの表面）を清浄にするため、Ａｒのスパッタクリー
ニングを行なった後、接続孔２２ａの内面及び絶縁膜２
２の上面を覆って密着層２４を形成する。スパッタクリ
ーニング条件は、一例として、 Ａｒ圧力：２．５ｍＴｏｒｒ 高周波電力：５００Ｗ 時間：６０秒 とした。
８ｃの表面）を清浄にするため、Ａｒのスパッタクリー
ニングを行なった後、接続孔２２ａの内面及び絶縁膜２
２の上面を覆って密着層２４を形成する。スパッタクリ
ーニング条件は、一例として、 Ａｒ圧力：２．５ｍＴｏｒｒ 高周波電力：５００Ｗ 時間：６０秒 とした。
【００３２】密着層２４としては、図１３に示すように
厚さ２０ｎｍのＴｉ層２４ａと、厚さ２５ｎｍのＴｉＮ
層２４ｂと、厚さ５０ｎｍのＴｉＯＮ層２４ｃと、厚さ
２５ｎｍのＴｉＮ層２４ｄとを順次に重ねた積層を形成
した。Ｔｉ層２４ａは、第２のスパッタ室で形成した。
このときの成膜条件は、 Ａｒ流量：１５ｓｃｃｍ ガス圧：４ｍＴｏｒｒ 基板温度：１５０℃ 成膜速度：１００ｎｍ／ｍｉｎ とした。
厚さ２０ｎｍのＴｉ層２４ａと、厚さ２５ｎｍのＴｉＮ
層２４ｂと、厚さ５０ｎｍのＴｉＯＮ層２４ｃと、厚さ
２５ｎｍのＴｉＮ層２４ｄとを順次に重ねた積層を形成
した。Ｔｉ層２４ａは、第２のスパッタ室で形成した。
このときの成膜条件は、 Ａｒ流量：１５ｓｃｃｍ ガス圧：４ｍＴｏｒｒ 基板温度：１５０℃ 成膜速度：１００ｎｍ／ｍｉｎ とした。
【００３３】ＴｉＮ層２４ｂ、ＴｉＯＮ層２４ｃ及びＴ
ｉＮ層２４ｄは、第３のスパッタ室で反応性スパッタ法
により順次に形成した。すなわち、第３のスパッタ室に
おいて、表２の条件Ａに従ってＴｉＮ層２４ｂを形成し
た後、基板を大気に開放することなく成膜条件を表２の
条件Ｂに変更してＴｉＯＮ層２４ｃを形成し、さらに基
板を大気に開放することなく成膜条件を表２の条件Ｃに
変更してＴｉＮ層２４ｄを形成した。
ｉＮ層２４ｄは、第３のスパッタ室で反応性スパッタ法
により順次に形成した。すなわち、第３のスパッタ室に
おいて、表２の条件Ａに従ってＴｉＮ層２４ｂを形成し
た後、基板を大気に開放することなく成膜条件を表２の
条件Ｂに変更してＴｉＯＮ層２４ｃを形成し、さらに基
板を大気に開放することなく成膜条件を表２の条件Ｃに
変更してＴｉＮ層２４ｄを形成した。
【００３４】
【表２】 別の成膜方法としては、第３のスパッタ室でＴｉ層２４
ａ、ＴｉＮ層２４ｂ、ＴｉＯＮ層２４ｃ及びＴｉＮ層２
４ｄを連続的に形成することも可能である。
ａ、ＴｉＮ層２４ｂ、ＴｉＯＮ層２４ｃ及びＴｉＮ層２
４ｄを連続的に形成することも可能である。
【００３５】密着層２４の最下層としてＴｉ層２４ａを
形成したので、配線層２０との低抵抗接触が可能とな
る。また、ＴｉＮ層２４ｂを形成した後ＴｉＯＮ層２４
ｃを形成するので、ＴｉＯＮ層２４ｃを形成する際にＴ
ｉ層２４ａの表面が酸化されるのをＴｉＮ層２４ｂによ
り防ぐことができる。
形成したので、配線層２０との低抵抗接触が可能とな
る。また、ＴｉＮ層２４ｂを形成した後ＴｉＯＮ層２４
ｃを形成するので、ＴｉＯＮ層２４ｃを形成する際にＴ
ｉ層２４ａの表面が酸化されるのをＴｉＮ層２４ｂによ
り防ぐことができる。
【００３６】ＴｉＯＮ層２４ｃは、図７のＷ堆積工程で
ＷＦ6の侵入を阻止するために設けられたものである。
ＴｉＮ層及びＴｉＯＮ層についてＷ及びＦの侵入状況を
調べたが、これについては後述する。ＴｉＯＮ層２４ｃ
を形成した後ＴｉＮ層２４ｄを形成したので、ＴｉＯＮ
層２４ｃ中の酸素が後述のＷ層中へ拡散するのをＴｉＮ
層２４ｄにより阻止することができる。ＴｉＯＮ層２４
ｃ中の酸素がＷ層中に拡散すると、Ｗ層のエッチレート
が局部的に増大するため、図８のエッチバック工程で
は、Ｗ層を均一にエッチバックするのが困難となる。Ｔ
ｉＮ層２４ｄでＴｉＯＮ層２４ｃを覆ったことでＷ層の
均一なエッチバックが可能となる。なお、ＴｉＮ層２４
ｂ、ＴｉＯＮ層２４ｃ及びＴｉＮ層２４ｄを反応性スパ
ッタ法で連続的に形成すると、スループットが向上す
る。
ＷＦ6の侵入を阻止するために設けられたものである。
ＴｉＮ層及びＴｉＯＮ層についてＷ及びＦの侵入状況を
調べたが、これについては後述する。ＴｉＯＮ層２４ｃ
を形成した後ＴｉＮ層２４ｄを形成したので、ＴｉＯＮ
層２４ｃ中の酸素が後述のＷ層中へ拡散するのをＴｉＮ
層２４ｄにより阻止することができる。ＴｉＯＮ層２４
ｃ中の酸素がＷ層中に拡散すると、Ｗ層のエッチレート
が局部的に増大するため、図８のエッチバック工程で
は、Ｗ層を均一にエッチバックするのが困難となる。Ｔ
ｉＮ層２４ｄでＴｉＯＮ層２４ｃを覆ったことでＷ層の
均一なエッチバックが可能となる。なお、ＴｉＮ層２４
ｂ、ＴｉＯＮ層２４ｃ及びＴｉＮ層２４ｄを反応性スパ
ッタ法で連続的に形成すると、スループットが向上す
る。
【００３７】（７）密着層２４を介して接続孔２２ａを
埋めるように基板上面にブランケットＣＶＤ法によりＷ
層２６を形成する。一例として、 ガス流量：ＷＦ6／ＳｉＨ4＝７〜２０／４ｓｃｃｍ 圧力：４Ｔｏｒｒ 基板温度：４３０℃ 時間：３５秒 の条件で核成長を行なった後、 ガス流量：ＷＦ6／Ｈ2＝８０／７２０ｓｃｃｍ 圧力：５０〜８０Ｔｏｒｒ 基板温度：４５０℃ 成膜速度：０．３〜０．５μｍ／ｍｉｎ の条件でＷ層２６を５５０ｎｍの厚さに形成した。
埋めるように基板上面にブランケットＣＶＤ法によりＷ
層２６を形成する。一例として、 ガス流量：ＷＦ6／ＳｉＨ4＝７〜２０／４ｓｃｃｍ 圧力：４Ｔｏｒｒ 基板温度：４３０℃ 時間：３５秒 の条件で核成長を行なった後、 ガス流量：ＷＦ6／Ｈ2＝８０／７２０ｓｃｃｍ 圧力：５０〜８０Ｔｏｒｒ 基板温度：４５０℃ 成膜速度：０．３〜０．５μｍ／ｍｉｎ の条件でＷ層２６を５５０ｎｍの厚さに形成した。
【００３８】（８）Ｗ層２６を密着層２４が露呈するま
でエッチバックしてＷ層２６の一部からなるプラグ２６
Ａを密着層２４を介して接続孔２２ａを埋める形で残
す。エッチバックは、一例として有磁場マイクロ波プラ
ズマエッチャを用いて行なった。エッチング条件は、 ガス流量：ＳＦ6＝１４０ｓｃｃｍ 圧力：２７０Ｐａ 高周波バイアス電力：２００Ｗ 基板温度：３０℃ 時間：１４０秒 とした。
でエッチバックしてＷ層２６の一部からなるプラグ２６
Ａを密着層２４を介して接続孔２２ａを埋める形で残
す。エッチバックは、一例として有磁場マイクロ波プラ
ズマエッチャを用いて行なった。エッチング条件は、 ガス流量：ＳＦ6＝１４０ｓｃｃｍ 圧力：２７０Ｐａ 高周波バイアス電力：２００Ｗ 基板温度：３０℃ 時間：１４０秒 とした。
【００３９】エッチバック処理の後、所望によりプラグ
２６Ａと、残存する密着層２４とを覆ってＴｉ等の配線
下地層２７を形成してもよい。また、Ｗ層２６のエッチ
バックに引き続いて絶縁膜２２が露呈するまで密着層２
４をエッチバックした後、プラグ２６Ａと、残存する密
着層２４と、絶縁膜２２とを覆ってＴｉＮ（又はＴｉＯ
Ｎ）／Ｔｉ（Ｔｉが下層）積層等の配線下地層を形成し
てもよい。
２６Ａと、残存する密着層２４とを覆ってＴｉ等の配線
下地層２７を形成してもよい。また、Ｗ層２６のエッチ
バックに引き続いて絶縁膜２２が露呈するまで密着層２
４をエッチバックした後、プラグ２６Ａと、残存する密
着層２４と、絶縁膜２２とを覆ってＴｉＮ（又はＴｉＯ
Ｎ）／Ｔｉ（Ｔｉが下層）積層等の配線下地層を形成し
てもよい。
【００４０】（９）プラグ２６Ａ及び密着層２４を覆っ
てＡｌ合金層２８を形成する。Ａｌ合金層２８として
は、図１の工程と同様にしてＡｌ−Ｓｉ−Ｃｕ合金層を
形成した。
てＡｌ合金層２８を形成する。Ａｌ合金層２８として
は、図１の工程と同様にしてＡｌ−Ｓｉ−Ｃｕ合金層を
形成した。
【００４１】（１０）Ａｌ合金層２８を覆って反射防止
層３０を形成する。反射防止層３０としては、図２，１
２に関して前述したと同様にしてＴｉＯＮ／ＴｉＮ／Ｔ
ｉ（Ｔｉが下層）積層を形成した。
層３０を形成する。反射防止層３０としては、図２，１
２に関して前述したと同様にしてＴｉＯＮ／ＴｉＮ／Ｔ
ｉ（Ｔｉが下層）積層を形成した。
【００４２】（１１）ホトリソグラフィ及びドライエッ
チング処理により密着層２４、Ａｌ合金層２８及び反射
防止層３０を含む積層を所望の配線パターンに従ってパ
ターニングすることにより配線層３２を形成する。配線
層３２は、密着層２４の残存部２４Ａと、Ａｌ合金層２
８の残存部２８Ａと、反射防止層３０の残存部３０Ａと
の積層からなる。ホトリソグラフィ処理によりエッチン
グマスクとしてのレジスト層を形成する際には、反射防
止層３０がＡｌ合金層２８からの光反射を抑制するの
で、レジスト層を精度よく形成することができ、ドライ
エッチング処理では、高精度のパターニングが可能とな
る。ドライエッチング処理は、図３の工程と同様にして
行なった。ドライエッチング処理の後、アッシング等の
方法でレジスト層を除去する。
チング処理により密着層２４、Ａｌ合金層２８及び反射
防止層３０を含む積層を所望の配線パターンに従ってパ
ターニングすることにより配線層３２を形成する。配線
層３２は、密着層２４の残存部２４Ａと、Ａｌ合金層２
８の残存部２８Ａと、反射防止層３０の残存部３０Ａと
の積層からなる。ホトリソグラフィ処理によりエッチン
グマスクとしてのレジスト層を形成する際には、反射防
止層３０がＡｌ合金層２８からの光反射を抑制するの
で、レジスト層を精度よく形成することができ、ドライ
エッチング処理では、高精度のパターニングが可能とな
る。ドライエッチング処理は、図３の工程と同様にして
行なった。ドライエッチング処理の後、アッシング等の
方法でレジスト層を除去する。
【００４３】この後、必要に応じて図４〜１１の工程を
繰返すことにより配線層３２につながる上方配線層を形
成することができる。
繰返すことにより配線層３２につながる上方配線層を形
成することができる。
【００４４】ＴｉＮ層とＴｉＯＮ層とについてドライエ
ッチングによるピンホール形成の比較実験を行なった。
図１４，１５は、ピンホール観察用のサンプルを形成す
る方法を示すものである。
ッチングによるピンホール形成の比較実験を行なった。
図１４，１５は、ピンホール観察用のサンプルを形成す
る方法を示すものである。
【００４５】図１４の工程では、シリコンからなる半導
体基板４０の表面に厚さ５００ｎｍのシリコンオキサイ
ド膜からなるフィールド絶縁膜４２を熱酸化法で形成し
た。そして、絶縁膜４２の上には、厚さ５０ｎｍのＴｉ
Ｎ層又はＴｉＯＮ層からなる被膜４４を図２の工程と同
様にして反応性スパッタ法で形成した。この後、図５の
接続孔形成工程と同様の条件で被膜４４の全面にドライ
エッチングを施した。
体基板４０の表面に厚さ５００ｎｍのシリコンオキサイ
ド膜からなるフィールド絶縁膜４２を熱酸化法で形成し
た。そして、絶縁膜４２の上には、厚さ５０ｎｍのＴｉ
Ｎ層又はＴｉＯＮ層からなる被膜４４を図２の工程と同
様にして反応性スパッタ法で形成した。この後、図５の
接続孔形成工程と同様の条件で被膜４４の全面にドライ
エッチングを施した。
【００４６】次に、図１５の工程では、被膜４４を覆っ
てプラズマＣＶＤ法により厚さ５００ｎｍのシリコンオ
キサイド膜４６を形成した。そして、ＳＥＭ（走査型電
子顕微鏡）を用いてシリコンオキサイド膜４６の表面を
観察した。
てプラズマＣＶＤ法により厚さ５００ｎｍのシリコンオ
キサイド膜４６を形成した。そして、ＳＥＭ（走査型電
子顕微鏡）を用いてシリコンオキサイド膜４６の表面を
観察した。
【００４７】サンプルとしては、２群のサンプルを用意
した。サンプル群Ｐは、被膜４４をＴｉＮ層としたサン
プルＰ1，Ｐ2，Ｐ3，Ｐ4を含むものであり、サンプル群
Ｑは、被膜４４をＴｉＯＮ層としたサンプルＱ1，Ｑ2，
Ｑ3，Ｑ4を含むものである。サンプルＰ1，Ｑ1は、いず
れも図１４の工程でドライエッチングを施さなかったも
の、サンプルＰ2，Ｑ2は、いずれも図１４の工程でドラ
イエッチングを６０秒間施したもの、サンプルＰ3，Ｑ3
は、いずれも図１４の工程でドライエッチングを１２０
秒間施したもの、サンプルＰ4，Ｑ4は、いずれも図１４
の工程でドライエッチングを１８０秒間施したものであ
る。
した。サンプル群Ｐは、被膜４４をＴｉＮ層としたサン
プルＰ1，Ｐ2，Ｐ3，Ｐ4を含むものであり、サンプル群
Ｑは、被膜４４をＴｉＯＮ層としたサンプルＱ1，Ｑ2，
Ｑ3，Ｑ4を含むものである。サンプルＰ1，Ｑ1は、いず
れも図１４の工程でドライエッチングを施さなかったも
の、サンプルＰ2，Ｑ2は、いずれも図１４の工程でドラ
イエッチングを６０秒間施したもの、サンプルＰ3，Ｑ3
は、いずれも図１４の工程でドライエッチングを１２０
秒間施したもの、サンプルＰ4，Ｑ4は、いずれも図１４
の工程でドライエッチングを１８０秒間施したものであ
る。
【００４８】図１６（Ａ）及び（Ｂ）は、いずれもＳＥ
Ｍ写真の模写図であり、それぞれサンプルＰ3及びＰ4に
おけるピンホールＳの観察結果を示す。図１６（Ａ）及
び（Ｂ）を対比すると、被膜４４をＴｉＮ層としたサン
プルＰ3，Ｐ4のうちドライエッチング時間が長いサンプ
ルＰ4の方がピンホールＳのサイズが大きいことがわか
る。サンプルＰ3，Ｐ4以外のサンプルＰ1，Ｐ2，Ｑ1〜
Ｑ4については、ピンホールが観察されなかった。
Ｍ写真の模写図であり、それぞれサンプルＰ3及びＰ4に
おけるピンホールＳの観察結果を示す。図１６（Ａ）及
び（Ｂ）を対比すると、被膜４４をＴｉＮ層としたサン
プルＰ3，Ｐ4のうちドライエッチング時間が長いサンプ
ルＰ4の方がピンホールＳのサイズが大きいことがわか
る。サンプルＰ3，Ｐ4以外のサンプルＰ1，Ｐ2，Ｑ1〜
Ｑ4については、ピンホールが観察されなかった。
【００４９】このような実験結果によれば、ＴｉＮ層よ
りもＴｉＯＮ層の方がドライエッチングによるピンホー
ルが発生しにくいことがわかる。従って、図２の工程で
反射防止層１８の最上層としてＴｉＯＮ層１８ｃを形成
することにより図５のドライエッチング工程ではピンホ
ールの発生を回避することができ、図６の密着層形成工
程では密着層のカバレッジ低下を防ぐことができ、図７
のＷ堆積工程ではＷＦ6とＡｌの反応に基づくＡｌＦX層
の発生を防ぐことができる。
りもＴｉＯＮ層の方がドライエッチングによるピンホー
ルが発生しにくいことがわかる。従って、図２の工程で
反射防止層１８の最上層としてＴｉＯＮ層１８ｃを形成
することにより図５のドライエッチング工程ではピンホ
ールの発生を回避することができ、図６の密着層形成工
程では密着層のカバレッジ低下を防ぐことができ、図７
のＷ堆積工程ではＷＦ6とＡｌの反応に基づくＡｌＦX層
の発生を防ぐことができる。
【００５０】ＴｉＮ層及びＴｉＯＮ層についてＳＩＭＳ
（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔ
ｏｒｏｍｅｔｒｙ［二次イオン質量分析法］）分析によ
りＷ及びＦの侵入状況を調べた。図１７，１８は、ＳＩ
ＭＳ分析に用いられる第１，第２サンプルをそれぞれ示
すものである。
（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔ
ｏｒｏｍｅｔｒｙ［二次イオン質量分析法］）分析によ
りＷ及びＦの侵入状況を調べた。図１７，１８は、ＳＩ
ＭＳ分析に用いられる第１，第２サンプルをそれぞれ示
すものである。
【００５１】図１７のサンプルは、次のようにして形成
される。すなわち、シリコンからなる半導体基板５０の
表面にシリコンオキサイドからなるフィールド絶縁膜５
２を熱酸化法で形成した後、絶縁膜５２の上に厚さ１５
ｎｍのＴｉ層５４と、厚さ１００ｎｍのＴｉＮ層５６と
を順次に重ねて形成する。そして、ＴｉＮ層５６の上に
厚さ５５０ｎｍのＷ層５８を形成した後、Ｗ層５８をエ
ッチバックして除去する。
される。すなわち、シリコンからなる半導体基板５０の
表面にシリコンオキサイドからなるフィールド絶縁膜５
２を熱酸化法で形成した後、絶縁膜５２の上に厚さ１５
ｎｍのＴｉ層５４と、厚さ１００ｎｍのＴｉＮ層５６と
を順次に重ねて形成する。そして、ＴｉＮ層５６の上に
厚さ５５０ｎｍのＷ層５８を形成した後、Ｗ層５８をエ
ッチバックして除去する。
【００５２】また、図１８のサンプルは、次のようにし
て作成される。すなわち、半導体基板５０及び絶縁膜５
２は、図１７のサンプルと同様のものであり、絶縁膜５
２の上には、厚さ１５ｎｍのＴｉ層６０と、厚さ２５ｎ
ｍのＴｉＮ層６２と、厚さ５０ｎｍのＴｉＯＮ層６４
と、厚さ２５ｎｍのＴｉＮ層６６とを順次に重ねて形成
する。そして、ＴｉＮ層６６の上に厚さ５５０ｎｍのＷ
層６８を形成した後、Ｗ層６８をエッチバックして除去
する。
て作成される。すなわち、半導体基板５０及び絶縁膜５
２は、図１７のサンプルと同様のものであり、絶縁膜５
２の上には、厚さ１５ｎｍのＴｉ層６０と、厚さ２５ｎ
ｍのＴｉＮ層６２と、厚さ５０ｎｍのＴｉＯＮ層６４
と、厚さ２５ｎｍのＴｉＮ層６６とを順次に重ねて形成
する。そして、ＴｉＮ層６６の上に厚さ５５０ｎｍのＷ
層６８を形成した後、Ｗ層６８をエッチバックして除去
する。
【００５３】図１７，１８のサンプルの作成において、
Ｔｉ層はスパッタ法で形成し、ＴｉＮ層及びＴｉＯＮ層
は反応性スパッタ法で形成した。このときの成膜条件
は、図６の工程と同様であった。また、Ｗ層の成膜条件
及びエッチバック条件は、図７，８の工程と同様であっ
た。ＳＩＭＳ分析では、図１７，１８の各サンプルにつ
いて深さ方向に分析を行なった。その分析結果を図１９
〜２２に示す。
Ｔｉ層はスパッタ法で形成し、ＴｉＮ層及びＴｉＯＮ層
は反応性スパッタ法で形成した。このときの成膜条件
は、図６の工程と同様であった。また、Ｗ層の成膜条件
及びエッチバック条件は、図７，８の工程と同様であっ
た。ＳＩＭＳ分析では、図１７，１８の各サンプルにつ
いて深さ方向に分析を行なった。その分析結果を図１９
〜２２に示す。
【００５４】図１９，２０は、それぞれ図１７，１８の
サンプルにおけるフッ素濃度分布をカーブＦａ，Ｆｂに
より示すものである。図１９，２０を対比すると、Ｆ
は、ＴｉＮ層中を素通りするのに対し、ＴｉＯＮ層中で
拡散を阻止されているのがわかる。従って、ＴｉＯＮ層
がＦに対するバリア性を有するといえる。
サンプルにおけるフッ素濃度分布をカーブＦａ，Ｆｂに
より示すものである。図１９，２０を対比すると、Ｆ
は、ＴｉＮ層中を素通りするのに対し、ＴｉＯＮ層中で
拡散を阻止されているのがわかる。従って、ＴｉＯＮ層
がＦに対するバリア性を有するといえる。
【００５５】図２１，２２は、それぞれ図１７，１８の
サンプルにおけるＷの侵入状況をカーブＷａ，Ｗｂによ
り示すものである。図２１，２２を対比すると、ＴｉＮ
層に比べてＴｉＯＮ層の方がＷに対するバリア性が高い
といえる。
サンプルにおけるＷの侵入状況をカーブＷａ，Ｗｂによ
り示すものである。図２１，２２を対比すると、ＴｉＮ
層に比べてＴｉＯＮ層の方がＷに対するバリア性が高い
といえる。
【００５６】図６の工程で密着層２４の中間層としてＴ
ｉＯＮ層２４ｃを形成することにより図７の工程でＴｉ
ＯＮ層２４ｃがＷＦ6の侵入を阻止するので、配線層２
０中にＡｌＦX層が生ずるのを防止することができる。
前述したサンプルＱ2〜Ｑ4のように接続孔形成時のドラ
イエッチングでＴｉＯＮ層にピンホールが形成されない
ようにすれば、反射防止層１８中のＴｉＯＮ層１８ｃも
ＷＦ6に対するバリア層として働くので、２重のＡｌＦX
防止策となる。また、前述したサンプルＰ2のように接
続孔形成時のドライエッチングでＴｉＮ層にピンホール
が形成されないようにすれば、反射防止層１８中のＴｉ
ＯＮ層１８ｃを省略することも可能である。この場合
は、密着層２４中のＴｉＯＮ層２４ｃのバリア性を活用
してＡｌＦX層の発生を防ぐことができる。
ｉＯＮ層２４ｃを形成することにより図７の工程でＴｉ
ＯＮ層２４ｃがＷＦ6の侵入を阻止するので、配線層２
０中にＡｌＦX層が生ずるのを防止することができる。
前述したサンプルＱ2〜Ｑ4のように接続孔形成時のドラ
イエッチングでＴｉＯＮ層にピンホールが形成されない
ようにすれば、反射防止層１８中のＴｉＯＮ層１８ｃも
ＷＦ6に対するバリア層として働くので、２重のＡｌＦX
防止策となる。また、前述したサンプルＰ2のように接
続孔形成時のドライエッチングでＴｉＮ層にピンホール
が形成されないようにすれば、反射防止層１８中のＴｉ
ＯＮ層１８ｃを省略することも可能である。この場合
は、密着層２４中のＴｉＯＮ層２４ｃのバリア性を活用
してＡｌＦX層の発生を防ぐことができる。
【００５７】この発明は、上記した実施形態に限定され
るものではなく、種々の改変形態で実施可能なものであ
る。例えば、Ａｌ合金層１６又は２８の代りにＡｌ層を
用いてもよい。また、Ｗプラグは、接続孔内にＷプラグ
を選択成長させる方法で形成してもよい。さらに、プラ
グ材料としては、Ｗの代りにＭｏ，ＷＳｉX等を用いる
こともできる。
るものではなく、種々の改変形態で実施可能なものであ
る。例えば、Ａｌ合金層１６又は２８の代りにＡｌ層を
用いてもよい。また、Ｗプラグは、接続孔内にＷプラグ
を選択成長させる方法で形成してもよい。さらに、プラ
グ材料としては、Ｗの代りにＭｏ，ＷＳｉX等を用いる
こともできる。
【００５８】
【発明の効果】以上のように、この発明によれば、集積
回路の多層配線構造において下方配線層の最上層をＴｉ
ＯＮ層で構成して接続孔形成時のドライエッチングでピ
ンホールが生じないようにしたので、接続孔内にプラグ
を形成する際に下方配線層中にＡｌＦX層が形成されな
くなり、層間接続部の抵抗上昇を防止できる効果が得ら
れる。
回路の多層配線構造において下方配線層の最上層をＴｉ
ＯＮ層で構成して接続孔形成時のドライエッチングでピ
ンホールが生じないようにしたので、接続孔内にプラグ
を形成する際に下方配線層中にＡｌＦX層が形成されな
くなり、層間接続部の抵抗上昇を防止できる効果が得ら
れる。
【００５９】また、密着層として、Ｔｉ層とＴｉＮ層と
ＴｉＯＮ層とＴｉＮ層とを順次に重ねた積層を形成する
と、ＴｉＯＮ層でＷＦ6の侵入を阻止することができる
ので、ＷＦ6とＡｌとが反応することがなくなり、層間
接続部の抵抗上昇を防止できる効果が得られると共に、
ＴｉＯＮ層を覆うＴｉＮ層がＴｉＯＮ層からＷ層への酸
素拡散を阻止するので、Ｗ層を均一にエッチバック可能
となる効果も得られる。
ＴｉＯＮ層とＴｉＮ層とを順次に重ねた積層を形成する
と、ＴｉＯＮ層でＷＦ6の侵入を阻止することができる
ので、ＷＦ6とＡｌとが反応することがなくなり、層間
接続部の抵抗上昇を防止できる効果が得られると共に、
ＴｉＯＮ層を覆うＴｉＮ層がＴｉＯＮ層からＷ層への酸
素拡散を阻止するので、Ｗ層を均一にエッチバック可能
となる効果も得られる。
【００６０】その上、この発明に係る多層配線構造を形
成する場合において、Ａｌ又はＡｌ合金層の上に反射防
止層を形成する際にＴｉ層を形成した後反応性スパッタ
法によりＴｉＮ層及びＴｉＯＮ層を順次に形成したり、
密着層を形成する際にＴｉ層を形成した後反応性スパッ
タ法によりＴｉＮ層、ＴｉＯＮ層及びＴｉＮ層を順次に
形成したりすると、連続的な成膜によりスループットが
向上する効果が得られる。
成する場合において、Ａｌ又はＡｌ合金層の上に反射防
止層を形成する際にＴｉ層を形成した後反応性スパッタ
法によりＴｉＮ層及びＴｉＯＮ層を順次に形成したり、
密着層を形成する際にＴｉ層を形成した後反応性スパッ
タ法によりＴｉＮ層、ＴｉＯＮ層及びＴｉＮ層を順次に
形成したりすると、連続的な成膜によりスループットが
向上する効果が得られる。
【図１】 この発明の一実施形態に係る多層配線形成法
におけるＡｌ合金層形成工程を示す基板断面図である。
におけるＡｌ合金層形成工程を示す基板断面図である。
【図２】 図１の工程に続く反射防止層形成工程を示す
基板断面図である。
基板断面図である。
【図３】 図２の工程に続く配線パターニング工程を示
す基板断面図である。
す基板断面図である。
【図４】 図３の工程に続く層間絶縁膜形成工程を示す
基板断面図である。
基板断面図である。
【図５】 図４の工程に続く接続孔形成工程を示す基板
断面図である。
断面図である。
【図６】 図５の工程に続く密着層形成工程を示す基板
断面図である。
断面図である。
【図７】 図６の工程に続くＷ層形成工程を示す基板断
面図である。
面図である。
【図８】 図７の工程に続くエッチバック工程を示す基
板断面図である。
板断面図である。
【図９】 図８の工程に続くＡｌ合金層形成工程を示す
基板断面図である。
基板断面図である。
【図１０】 図９の工程に続く反射防止層形成工程を示
す基板断面図である。
す基板断面図である。
【図１１】 図１０の工程に続く配線パターニング工程
を示す基板断面図である。
を示す基板断面図である。
【図１２】 反射防止層の積層構造を示す断面図であ
る。
る。
【図１３】 密着層の積層構造を示す断面図である。
【図１４】 ピンホール観察用のサンプルを作成する方
法におけるＴｉＮ層又はＴｉＯＮ層のドライエッチング
工程を示す基板断面図である。
法におけるＴｉＮ層又はＴｉＯＮ層のドライエッチング
工程を示す基板断面図である。
【図１５】 図１４の工程に続くシリコンオキサイド膜
形成工程を示す基板断面図である。
形成工程を示す基板断面図である。
【図１６】 ピンホール観察結果を示すＳＥＭ写真の模
写図である。
写図である。
【図１７】 ＳＩＭＳ分析に用いられる第１のサンプル
を示す基板断面図である。
を示す基板断面図である。
【図１８】 ＳＩＭＳ分析に用いられる第２のサンプル
を示す基板断面図である。
を示す基板断面図である。
【図１９】 第１のサンプルにおけるフッ素濃度分布を
示すグラフである。
示すグラフである。
【図２０】 第２のサンプルにおけるフッ素濃度分布を
示すグラフである。
示すグラフである。
【図２１】 第１のサンプルにおけるタングステンの侵
入状況を示すグラフである。
入状況を示すグラフである。
【図２２】 第２のサンプルにおけるタングステンの侵
入状況を示すグラフである。
入状況を示すグラフである。
【図２３】 従来の多層配線構造を示す基板断面図であ
る。
る。
【図２４】 １層目配線の積層構造の一例を示す断面図
である。
である。
【図２５】 図２４の配線の問題点を説明するための断
面図である。
面図である。
【図２６】 １層目配線の積層構造の他の例を示す断面
図である。
図である。
【図２７】 発明者の研究に係る多層配線構造を示す断
面図である。
面図である。
１０：半導体基板、１２，２２：絶縁膜、１４：バリア
層、１６，２８：Ａｌ合金層、１８，３０：反射防止
層、２０，３２：配線層、２４：密着層、２６：Ｗ層。
層、１６，２８：Ａｌ合金層、１８，３０：反射防止
層、２０，３２：配線層、２４：密着層、２６：Ｗ層。
Claims (6)
- 【請求項１】基板と、この基板を覆う第１の絶縁膜と、 この第１の絶縁膜の上に形成された第１の配線層であっ
て、Ａｌ又はＡｌ合金層と第１のＴｉ層と第１のＴｉＮ
層と第１のＴｉＯＮ層とを順次に重ねた構成を有するも
のと、 前記第１の配線層を覆って前記第１の絶縁膜の上に形成
された第２の絶縁膜であって、前記第１のＴｉＯＮ層の
一部に達する接続孔を有するものと、 前記接続孔の内面を覆って形成された密着層と、 この密着層を介して前記接続孔を埋める導電性のプラグ
と、 前記第２の絶縁膜の上に形成され、前記プラグに接続さ
れた第２の配線層とを備えた集積回路の多層配線構造。 - 【請求項２】 前記密着層が第２のＴｉ層と第２のＴｉ
Ｎ層と第２のＴｉＯＮ層と第３のＴｉＮ層とを順次に重
ねた構成を有するものである請求項１記載の集積回路の
多層配線構造。 - 【請求項３】基板と、 この基板を覆う第１の絶縁膜と、 この第１の絶縁膜の上に形成された第１の配線層と、 この第１の配線層を覆って前記第１の絶縁膜の上に形成
された第２の絶縁膜であって、前記第１の配線層の一部
に対応する接続孔を有するものと、 前記接続孔の内面を覆って形成された密着層であって、
Ｔｉ層と第１のＴｉＮ層とＴｉＯＮ層と第２のＴｉＮ層
とを順次に重ねた構成を有するものと、 前記密着層を介して前記接続孔を埋める導電性のプラグ
と、 前記第２の絶縁膜の上に形成され、前記プラグに接続さ
れた第２の配線層とを備えた集積回路の多層配線構造。 - 【請求項４】基板を覆う第１の絶縁膜を覆ってＡｌ又は
Ａｌ合金層を形成する工程と、 前記Ａｌ又はＡｌ合金層の上に第１のＴｉ層を形成する
工程と、 前記第１のＴｉ層の上に反応性スパッタ法により第１の
ＴｉＮ層と第１のＴｉＯＮ層とを順次に重ねて形成する
工程と、 前記Ａｌ又はＡｌ合金層と前記第１のＴｉ層と前記第１
のＴｉＮ層と前記第１のＴｉＯＮ層とを含む積層を所望
の配線パターンに従ってパターニングすることにより第
１の配線層を形成する工程と、 前記第１の配線層を覆って前記第１の絶縁膜の上に第２
の絶縁膜を形成する工程と、 前記第１のＴｉＯＮ層の一部に達するように前記第２の
絶縁膜に接続孔を形成する工程と、 前記接続孔の内面を覆って密着層を形成する工程と、 前記密着層を介して前記接続孔を埋めるように導電性の
プラグを形成する工程と、 前記プラグに接続されるように前記第２の絶縁膜の上に
第２の配線層を形成する工程とを含む多層配線形成法。 - 【請求項５】 前記密着層としては、第２のＴｉ層と第
２のＴｉＮ層と第２のＴｉＯＮ層と第３のＴｉＮ層とを
順次に重ねた積層を形成し、前記第２のＴｉ層の形成後
に反応性スパッタ法により前記第２のＴｉＮ層と前記第
２のＴｉＯＮ層と前記第３のＴｉＮ層とを順次に形成す
る請求項４記載の多層配線形成法。 - 【請求項６】基板を覆う第１の絶縁膜の上に第１の配線
層を形成する工程と、 前記第１の配線層を覆って前記第１の絶縁膜の上に第２
の絶縁膜を形成する工程と、 前記第１の配線層の一部に達するように前記第２の絶縁
膜に接続孔を形成する工程と、 前記接続孔の内面を覆って密着層を形成する工程であっ
て、前記密着層としては、Ｔｉ層と第１のＴｉＮ層とＴ
ｉＯＮ層と第２のＴｉＮ層とを順次に重ねた積層を形成
し、前記Ｔｉ層の形成後に反応性スパッタ法により前記
第１のＴｉＮ層と前記ＴｉＯＮ層と前記第２のＴｉＮ層
とを順次に形成するものと、 前記密着層を介して前記接続孔を埋めるように導電性の
プラグを形成する工程と、 前記プラグに接続されるように前記第２の絶縁膜の上に
第２の配線層を形成する工程とを含む多層配線形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35540598A JPH11260823A (ja) | 1997-12-05 | 1998-11-30 | 集積回路の多層配線構造と多層配線形成法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35243497 | 1997-12-05 | ||
| JP9-352434 | 1997-12-05 | ||
| JP35540598A JPH11260823A (ja) | 1997-12-05 | 1998-11-30 | 集積回路の多層配線構造と多層配線形成法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11260823A true JPH11260823A (ja) | 1999-09-24 |
Family
ID=26579627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35540598A Pending JPH11260823A (ja) | 1997-12-05 | 1998-11-30 | 集積回路の多層配線構造と多層配線形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11260823A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6943109B2 (en) | 2002-10-11 | 2005-09-13 | Oki Electric Industrial Co., Ltd. | Method of manufacturing a semiconductor element |
-
1998
- 1998-11-30 JP JP35540598A patent/JPH11260823A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6943109B2 (en) | 2002-10-11 | 2005-09-13 | Oki Electric Industrial Co., Ltd. | Method of manufacturing a semiconductor element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7833901B2 (en) | Method for manufacturing a semiconductor device having a multi-layered insulating structure of SiOCH layers and an SiO2 layer | |
| KR100330163B1 (ko) | 반도체 장치의 텅스텐 콘택 플러그 형성 방법 | |
| US20010053591A1 (en) | Plasma treatment to enhance inorganic dielectric adhesion to copper | |
| JPH0529254A (ja) | 配線形成方法 | |
| JPH10125782A (ja) | 半導体装置の製造方法 | |
| US6555465B2 (en) | Multi-layer wiring structure of integrated circuit and manufacture of multi-layer wiring | |
| JPH05144811A (ja) | 薄膜半導体装置及びその製造方法 | |
| US6812113B1 (en) | Process for achieving intermetallic and/or intrametallic air isolation in an integrated circuit, and integrated circuit obtained | |
| JPH11260823A (ja) | 集積回路の多層配線構造と多層配線形成法 | |
| JPH08130302A (ja) | 半導体装置及びその製造方法 | |
| JP4457884B2 (ja) | 半導体装置 | |
| US6544882B1 (en) | Method to improve reliability of multilayer structures of FSG (F-doped SiO2) dielectric layers and aluminum-copper-TiN layers in integrated circuits | |
| KR100399066B1 (ko) | 반도체소자의 알루미늄 합금 박막 제조 방법 | |
| US7214608B2 (en) | Interlevel dielectric layer and metal layer sealing | |
| JPH0974095A (ja) | 半導体装置の製造方法 | |
| JPH10209276A (ja) | 配線形成方法 | |
| JPH08115979A (ja) | 多層配線形成法 | |
| JP2002184858A (ja) | 半導体素子の製造方法 | |
| JPH0629410A (ja) | 半導体装置及びその製造方法 | |
| JPH05243226A (ja) | 半導体装置の製造方法 | |
| JPH08111455A (ja) | 配線形成方法 | |
| TW451412B (en) | Manufacturing method for metal interconnection preventing the formation of void | |
| JPH06163541A (ja) | 集積回路装置及びその製造方法 | |
| JPH11195703A (ja) | 半導体装置の製造方法 | |
| KR20000048042A (ko) | 알루미늄 배선과 반도체 장치 및 그 제조방법 |