JPH11260823A - 集積回路の多層配線構造と多層配線形成法 - Google Patents
集積回路の多層配線構造と多層配線形成法Info
- Publication number
- JPH11260823A JPH11260823A JP35540598A JP35540598A JPH11260823A JP H11260823 A JPH11260823 A JP H11260823A JP 35540598 A JP35540598 A JP 35540598A JP 35540598 A JP35540598 A JP 35540598A JP H11260823 A JPH11260823 A JP H11260823A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- insulating film
- forming
- tin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 多層配線構造において、層間接続部の抵抗上
昇を防ぐ。 【解決手段】 絶縁膜12上に第1の配線層20を形成
する。配線層20は、バリア層、Al合金層及び反射防
止層を順次に重ねて形成し、反射防止層は、Ti層、T
iN層及びTiON層を順次に重ねて形成する。層間絶
縁膜22を形成した後、絶縁膜22に接続孔を形成して
から密着層24Aを形成する。密着層24Aは、Ti
層、TiN層、TiON層及びTiN層を順次に重ねて
形成する。WF6を用いるCVD法によりWプラグ26
Aを接続孔内に形成した後、Al合金層28A及び反射
防止層30Aを順次に形成してから配線パターニングを
行なって第2の配線層32を得る。接続孔エッチング時
に配線層20の最上層であるTiON層にピンホールが
形成されず、W堆積時にWF6が密着層24A中のTi
ON層で阻止されるので、配線層20中に高抵抗のAl
FX層が生じない。
昇を防ぐ。 【解決手段】 絶縁膜12上に第1の配線層20を形成
する。配線層20は、バリア層、Al合金層及び反射防
止層を順次に重ねて形成し、反射防止層は、Ti層、T
iN層及びTiON層を順次に重ねて形成する。層間絶
縁膜22を形成した後、絶縁膜22に接続孔を形成して
から密着層24Aを形成する。密着層24Aは、Ti
層、TiN層、TiON層及びTiN層を順次に重ねて
形成する。WF6を用いるCVD法によりWプラグ26
Aを接続孔内に形成した後、Al合金層28A及び反射
防止層30Aを順次に形成してから配線パターニングを
行なって第2の配線層32を得る。接続孔エッチング時
に配線層20の最上層であるTiON層にピンホールが
形成されず、W堆積時にWF6が密着層24A中のTi
ON層で阻止されるので、配線層20中に高抵抗のAl
FX層が生じない。
Description
【0001】
【発明の属する技術分野】この発明は、LSI等に用い
るに好適な集積回路の多層配線構造及び多層配線形成法
に関し、特に層間絶縁膜に設けた接続孔を密着層を介し
てW(タングステン)等のプラグで埋める際に下方配線
層の最上層又は密着層の中間層としてTiON層を用い
ることにより層間接続部の抵抗上昇を防止可能としたも
のである。
るに好適な集積回路の多層配線構造及び多層配線形成法
に関し、特に層間絶縁膜に設けた接続孔を密着層を介し
てW(タングステン)等のプラグで埋める際に下方配線
層の最上層又は密着層の中間層としてTiON層を用い
ることにより層間接続部の抵抗上昇を防止可能としたも
のである。
【0002】
【従来の技術】従来、集積回路の多層配線構造として
は、図23に示すものが知られている。
は、図23に示すものが知られている。
【0003】シリコン等の半導体基板1の表面には、シ
リコンオキサイド等の絶縁膜2が形成され、絶縁膜2に
は、基板表面の被接続部1a(例えば不純物ドープ領
域)に対応した接続孔2aが形成される。絶縁膜2の上
には、接続孔2aを介して基板表面の被接続部1aにつ
ながるように第1の配線層3が形成される。
リコンオキサイド等の絶縁膜2が形成され、絶縁膜2に
は、基板表面の被接続部1a(例えば不純物ドープ領
域)に対応した接続孔2aが形成される。絶縁膜2の上
には、接続孔2aを介して基板表面の被接続部1aにつ
ながるように第1の配線層3が形成される。
【0004】絶縁膜2の上には、配線層3を覆ってPS
G(リン・ケイ酸ガラス)等の層間絶縁膜4が形成さ
れ、絶縁膜4には、配線層3の一部に対応した接続孔4
aが形成される。絶縁膜4の上には、接続孔4aを介し
て配線層3につながるように第2の配線層5が形成され
る。
G(リン・ケイ酸ガラス)等の層間絶縁膜4が形成さ
れ、絶縁膜4には、配線層3の一部に対応した接続孔4
aが形成される。絶縁膜4の上には、接続孔4aを介し
て配線層3につながるように第2の配線層5が形成され
る。
【0005】配線層3としては、図24に示すように厚
さ2〜10nmのTi層3aと、厚さ50〜200nm
のTiN又はTiOXNY(X=0.05〜0.2,Y=
0.95〜0.8)層3bと、厚さ7〜20nmのTi
層3cと、厚さ300〜1000nmのAl合金(Al
−Si−Ti等)層3dと、厚さ7〜20nmのTi層
3eと、厚さ50〜500nmのTiOXNY(X=0.
1〜0.3,Y=0.9〜0.7)層3fとを順次に重
ねた積層構造のものが知られている(例えば、米国特許
第5,070,036号参照)。
さ2〜10nmのTi層3aと、厚さ50〜200nm
のTiN又はTiOXNY(X=0.05〜0.2,Y=
0.95〜0.8)層3bと、厚さ7〜20nmのTi
層3cと、厚さ300〜1000nmのAl合金(Al
−Si−Ti等)層3dと、厚さ7〜20nmのTi層
3eと、厚さ50〜500nmのTiOXNY(X=0.
1〜0.3,Y=0.9〜0.7)層3fとを順次に重
ねた積層構造のものが知られている(例えば、米国特許
第5,070,036号参照)。
【0006】また、配線層3としては、図26に示すよ
うにTiN層3Aと、Al合金(又はAl)層3Bと、
Ti層3Cと、TiN層3Dとを順次に重ねた積層構造
のものも知られている(例えば、特開平5−19055
1号公報参照)。
うにTiN層3Aと、Al合金(又はAl)層3Bと、
Ti層3Cと、TiN層3Dとを順次に重ねた積層構造
のものも知られている(例えば、特開平5−19055
1号公報参照)。
【0007】
【発明が解決しようとする課題】図24に示した従来技
術によると、Ti層3eの上にTiON層3fをスパッ
タ法で形成する際に、図25に示すようにTi層3eの
表面が酸化されて高抵抗のTiOX膜3gがTi層3e
とTiON層3fとの間に介在するため、配線層3,5
の間の層間接続部の抵抗(ビア抵抗)が20%程度上昇
する不都合がある。
術によると、Ti層3eの上にTiON層3fをスパッ
タ法で形成する際に、図25に示すようにTi層3eの
表面が酸化されて高抵抗のTiOX膜3gがTi層3e
とTiON層3fとの間に介在するため、配線層3,5
の間の層間接続部の抵抗(ビア抵抗)が20%程度上昇
する不都合がある。
【0008】一方、図26に示した従来技術によると、
Ti層3Cの上にTiN層3Dを形成するので、Ti層
3Cの表面が酸化されるおそれはない。しかしながら、
発明者の研究によると、図26の構成を有する配線層3
の上に層間絶縁膜の接続孔を介して配線層5としてプラ
グ埋込型の配線層を形成する際に層間接続部の抵抗(ビ
ア抵抗)が上昇することが判明した。
Ti層3Cの上にTiN層3Dを形成するので、Ti層
3Cの表面が酸化されるおそれはない。しかしながら、
発明者の研究によると、図26の構成を有する配線層3
の上に層間絶縁膜の接続孔を介して配線層5としてプラ
グ埋込型の配線層を形成する際に層間接続部の抵抗(ビ
ア抵抗)が上昇することが判明した。
【0009】図27は、発明者の研究に係る多層配線構
造を示すもので、図23,26と同様の部分には同様の
符号を付して詳細な説明を省略する。絶縁膜2の上に
は、厚さ10〜20nmのTi層3Eと、厚さ100n
mのTiN層3Aと、厚さ350nmのAl合金(Al
−Si−Cu)層3Bと、厚さ10nmのTi層3C
と、厚さ50nmのTiN層3Dとを順次に重ねた積層
が形成され、この積層を所望の配線パターンに従ってパ
ターニングすることにより配線層3が形成される。
造を示すもので、図23,26と同様の部分には同様の
符号を付して詳細な説明を省略する。絶縁膜2の上に
は、厚さ10〜20nmのTi層3Eと、厚さ100n
mのTiN層3Aと、厚さ350nmのAl合金(Al
−Si−Cu)層3Bと、厚さ10nmのTi層3C
と、厚さ50nmのTiN層3Dとを順次に重ねた積層
が形成され、この積層を所望の配線パターンに従ってパ
ターニングすることにより配線層3が形成される。
【0010】絶縁膜2の上には、配線層3を覆って絶縁
膜4が形成され、絶縁膜4には、レジスト層をマスクと
する選択的ドライエッチング処理により接続孔4aが形
成される。このときのドライエッチング処理によりTi
層3CとTiN層3Dとの積層にピンホールPが形成さ
れる。
膜4が形成され、絶縁膜4には、レジスト層をマスクと
する選択的ドライエッチング処理により接続孔4aが形
成される。このときのドライエッチング処理によりTi
層3CとTiN層3Dとの積層にピンホールPが形成さ
れる。
【0011】次に、接続孔4aの内面と絶縁膜4の上面
とを覆って密着層6が形成される。密着層6としては、
Ti層とTiN層とを順次に重ねた積層が形成される。
このとき、ピンホールPが形成された個所では、密着層
6のカバレッジが低下する。
とを覆って密着層6が形成される。密着層6としては、
Ti層とTiN層とを順次に重ねた積層が形成される。
このとき、ピンホールPが形成された個所では、密着層
6のカバレッジが低下する。
【0012】次に、ブランケットCVD(ケミカル・ベ
ーバー・デポジション)法により基板上面にW層を形成
した後、W層をエッチバックして接続孔4a内にWから
なるプラグ7を残す。ブランケットCVD法では、通
常、原料ガスとしてWF6を用いるので、WF6がピンホ
ールPに相当するカバレッジ低下個所を介してAl合金
層3Bに到達し、次の数1の式の反応により高抵抗なフ
ッ化アルミニウム(AlFX)層8を生ずる。
ーバー・デポジション)法により基板上面にW層を形成
した後、W層をエッチバックして接続孔4a内にWから
なるプラグ7を残す。ブランケットCVD法では、通
常、原料ガスとしてWF6を用いるので、WF6がピンホ
ールPに相当するカバレッジ低下個所を介してAl合金
層3Bに到達し、次の数1の式の反応により高抵抗なフ
ッ化アルミニウム(AlFX)層8を生ずる。
【0013】
【数1】 この後、基板上面には、Al合金等の配線材層が形成さ
れる。そして、配線材層及び密着層6の積層をパターニ
ングすることによりプラグ7につながる第2の配線層が
形成される。この第2の配線層と配線層3との間の層間
接続部には、高抵抗なAlFX層8が存在するので、ビ
ア抵抗が上昇する。ビア抵抗は、AlFX層8の発生状
況に応じて上昇の程度が異なり、標準値の2〜3倍程度
のものから10倍以上のものまで様々である。
れる。そして、配線材層及び密着層6の積層をパターニ
ングすることによりプラグ7につながる第2の配線層が
形成される。この第2の配線層と配線層3との間の層間
接続部には、高抵抗なAlFX層8が存在するので、ビ
ア抵抗が上昇する。ビア抵抗は、AlFX層8の発生状
況に応じて上昇の程度が異なり、標準値の2〜3倍程度
のものから10倍以上のものまで様々である。
【0014】この発明の目的は、上記のような層間接続
部の抵抗上昇を防止することができる新規な集積回路の
多層配線構造及び多層配線形成法を提供することにあ
る。
部の抵抗上昇を防止することができる新規な集積回路の
多層配線構造及び多層配線形成法を提供することにあ
る。
【0015】
【問題を解決するための手段】この発明に係る集積回路
の多層配線構造は、基板と、この基板を覆う第1の絶縁
膜と、この第1の絶縁膜の上に形成された第1の配線層
であって、Al又はAl合金層と第1のTi層と第1の
TiN層と第1のTiON層とを順次に重ねた構成を有
するものと、前記第1の配線層を覆って前記第1の絶縁
膜の上に形成された第2の絶縁膜であって、前記第1の
TiON層の一部に達する接続孔を有するものと、前記
接続孔の内面を覆って形成された密着層と、この密着層
を介して前記接続孔を埋める導電性のプラグと、前記第
2の絶縁膜の上に形成され、前記プラグに接続された第
2の配線層とを備えたものである。
の多層配線構造は、基板と、この基板を覆う第1の絶縁
膜と、この第1の絶縁膜の上に形成された第1の配線層
であって、Al又はAl合金層と第1のTi層と第1の
TiN層と第1のTiON層とを順次に重ねた構成を有
するものと、前記第1の配線層を覆って前記第1の絶縁
膜の上に形成された第2の絶縁膜であって、前記第1の
TiON層の一部に達する接続孔を有するものと、前記
接続孔の内面を覆って形成された密着層と、この密着層
を介して前記接続孔を埋める導電性のプラグと、前記第
2の絶縁膜の上に形成され、前記プラグに接続された第
2の配線層とを備えたものである。
【0016】この発明の構成によれば、第1の配線層
は、Al又はAl合金層と第1のTi層と第1のTiN
層と第1のTiON層とを順次に重ねた構成を有する。
Al又はAl合金層は、配線の主体となるものである。
第1のTi層は、第1のTiN層を形成する際にAl又
はAl合金層の表面の窒化を防止する。第1のTiN層
は、第1のTiON層を形成する際に第1のTi層の表
面の酸化を防止する。第1のTiON層は、第1の配線
層を形成するためのホトリソグラフィ処理において反射
防止層として作用すると共に、第2の絶縁膜に接続孔を
形成するためのドライエッチング処理においてピンホー
ルの発生を阻止する。
は、Al又はAl合金層と第1のTi層と第1のTiN
層と第1のTiON層とを順次に重ねた構成を有する。
Al又はAl合金層は、配線の主体となるものである。
第1のTi層は、第1のTiN層を形成する際にAl又
はAl合金層の表面の窒化を防止する。第1のTiN層
は、第1のTiON層を形成する際に第1のTi層の表
面の酸化を防止する。第1のTiON層は、第1の配線
層を形成するためのホトリソグラフィ処理において反射
防止層として作用すると共に、第2の絶縁膜に接続孔を
形成するためのドライエッチング処理においてピンホー
ルの発生を阻止する。
【0017】すなわち、Al又はAl合金層の表面には
窒化膜が形成されず、第1のTi層の表面には酸化膜が
形成されない。また、第1のTiON層には接続孔形成
時のドライエッチングによりピンホールが形成されない
ので、密着層形成時にカバレッジが低下せず、プラグ形
成時にWF6とAlとが反応してAlFX層が生ずること
もない。従って、第1及び第2の配線層の間の層間接続
部では、ビア抵抗の上昇を防止することができる。
窒化膜が形成されず、第1のTi層の表面には酸化膜が
形成されない。また、第1のTiON層には接続孔形成
時のドライエッチングによりピンホールが形成されない
ので、密着層形成時にカバレッジが低下せず、プラグ形
成時にWF6とAlとが反応してAlFX層が生ずること
もない。従って、第1及び第2の配線層の間の層間接続
部では、ビア抵抗の上昇を防止することができる。
【0018】この発明に係る多層配線構造において、密
着層は、第2のTi層と第2のTiN層と第2のTiO
N層と第3のTiN層とを順次に重ねた構成とすること
ができる。この場合、第2のTi層は、抵抗低減層とし
て作用する。第2のTiN層は、第2のTiON層を形
成する際に第2のTi層の表面の酸化を防止する。第2
のTiON層は、プラグ形成時にWF6の侵入を阻止す
るバリア層として作用する。第3のTiN層は、W層に
対する密着性を向上させると共に第2のTiON層から
W層への酸素拡散を阻止する。
着層は、第2のTi層と第2のTiN層と第2のTiO
N層と第3のTiN層とを順次に重ねた構成とすること
ができる。この場合、第2のTi層は、抵抗低減層とし
て作用する。第2のTiN層は、第2のTiON層を形
成する際に第2のTi層の表面の酸化を防止する。第2
のTiON層は、プラグ形成時にWF6の侵入を阻止す
るバリア層として作用する。第3のTiN層は、W層に
対する密着性を向上させると共に第2のTiON層から
W層への酸素拡散を阻止する。
【0019】第2のTiON層でWF6の侵入を阻止す
ると、WF6とAlとの反応が行なわれず、層間接続部
の抵抗上昇を防止することができる。また、第3のTi
N層で第2のTiON層からW層への酸素拡散を阻止す
ると、W層のエッチレートが局部的に増大するのを防止
でき、W層を均一にエッチバック可能となる。
ると、WF6とAlとの反応が行なわれず、層間接続部
の抵抗上昇を防止することができる。また、第3のTi
N層で第2のTiON層からW層への酸素拡散を阻止す
ると、W層のエッチレートが局部的に増大するのを防止
でき、W層を均一にエッチバック可能となる。
【0020】この出願の出願人は、半導体基板の不純物
ドープ領域に直接接続されるWプラグ埋込型の配線層を
形成する場合に密着層としてTi層、TiN層、TiO
N層及びTiN層を順次に重ねた積層を用いることを要
旨とする発明を先に特許出願した(特願平9−2310
28号)。上記した第2のTi層と第2のTiN層と第
2のTiON層と第3のTiN層とを順次に重ねた積層
からなる密着層は、先の特許出願に係る密着層を第2の
配線層の密着層として応用したものである。
ドープ領域に直接接続されるWプラグ埋込型の配線層を
形成する場合に密着層としてTi層、TiN層、TiO
N層及びTiN層を順次に重ねた積層を用いることを要
旨とする発明を先に特許出願した(特願平9−2310
28号)。上記した第2のTi層と第2のTiN層と第
2のTiON層と第3のTiN層とを順次に重ねた積層
からなる密着層は、先の特許出願に係る密着層を第2の
配線層の密着層として応用したものである。
【0021】
【発明の実施の形態】図1〜11は、この発明の一実施
形態に係る多層配線形成法を示すもので、各々の図に対
応する工程(1)〜(11)を順次に説明する。
形態に係る多層配線形成法を示すもので、各々の図に対
応する工程(1)〜(11)を順次に説明する。
【0022】(1)例えばシリコンからなる半導体基板
10の表面にCVD法等により約0.8μmの厚さを有
する絶縁膜12を形成する。絶縁膜12としては、PS
G膜にBPSG(ボロン・リン・ケイ酸ガラス)膜を重
ねた積層膜を形成することができる。そして、絶縁膜1
2の上にバリア層14を介してAl合金層16を形成す
る。バリア層14としては、図27に示したようにTi
層にTiN層を重ねた積層を形成することができる。図
5〜8に関して後述するのと同様の工程により基板表面
に達する接続孔を密着層を介してW等のプラグで埋める
こともでき、この場合には、密着層(Ti層とTiN層
とTiON層とTiN層とを順次に重ねた積層)又は密
着層にTi層を重ねた積層をバリア層14として用いる
ことができる。
10の表面にCVD法等により約0.8μmの厚さを有
する絶縁膜12を形成する。絶縁膜12としては、PS
G膜にBPSG(ボロン・リン・ケイ酸ガラス)膜を重
ねた積層膜を形成することができる。そして、絶縁膜1
2の上にバリア層14を介してAl合金層16を形成す
る。バリア層14としては、図27に示したようにTi
層にTiN層を重ねた積層を形成することができる。図
5〜8に関して後述するのと同様の工程により基板表面
に達する接続孔を密着層を介してW等のプラグで埋める
こともでき、この場合には、密着層(Ti層とTiN層
とTiON層とTiN層とを順次に重ねた積層)又は密
着層にTi層を重ねた積層をバリア層14として用いる
ことができる。
【0023】Al合金16としては、厚さ400nmの
Al−Si−Cu合金層を第1のスパッタ室で形成し
た。この時の成膜条件は、 Ar流量:18sccm ガス圧:2mTorr 基板温度:150℃ 成膜速度:1000nm/min とした。
Al−Si−Cu合金層を第1のスパッタ室で形成し
た。この時の成膜条件は、 Ar流量:18sccm ガス圧:2mTorr 基板温度:150℃ 成膜速度:1000nm/min とした。
【0024】(2)Al合金層16の上に反射防止層1
8を形成する。反射防止層18としては、図12に示す
ように厚さ20nmのTi層18aと、厚さ10nmの
TiN層18bと、厚さ30nmのTiON層18cと
を順次に重ねた積層を形成した。Ti層18aは、第2
のスパッタ室で形成した。このときの成膜条件は、 Ar流量:15sccm ガス圧:4mTorr 基板温度:150℃ 成膜速度:100nm/min とした。
8を形成する。反射防止層18としては、図12に示す
ように厚さ20nmのTi層18aと、厚さ10nmの
TiN層18bと、厚さ30nmのTiON層18cと
を順次に重ねた積層を形成した。Ti層18aは、第2
のスパッタ室で形成した。このときの成膜条件は、 Ar流量:15sccm ガス圧:4mTorr 基板温度:150℃ 成膜速度:100nm/min とした。
【0025】TiN層18b及びTiON層18cは、
第3のスパッタ室で反応成スパッタ法により順次に形成
した。すなわち、第3のスパッタ室において、表1の条
件Aに従ってTiN層18bを形成した後、基板を大気
に開放することなく成膜条件を表1の条件Bに変更して
TiON層18cを形成した。
第3のスパッタ室で反応成スパッタ法により順次に形成
した。すなわち、第3のスパッタ室において、表1の条
件Aに従ってTiN層18bを形成した後、基板を大気
に開放することなく成膜条件を表1の条件Bに変更して
TiON層18cを形成した。
【0026】
【表1】 別の成膜方法としては、第3のスパッタ室でTi層18
a、TiN層18b及びTiON層18cを連続的に形
成することも可能である。
a、TiN層18b及びTiON層18cを連続的に形
成することも可能である。
【0027】Al合金層16の上にTi層18aを形成
した後TiN層18bを形成するので、TiN層18b
を形成する際にAl合金層16の表面が窒化されるのを
Ti層18aにより防ぐことができる。また、TiN層
18bを形成した後TiON層18cを形成するので、
TiON層18cを形成する際にTi層18aの表面が
酸化されるのをTiN層18bにより防ぐことができ
る。なお、TiN層18b及びTiON層18cを反応
成スパッタ法で連続的に形成すると、スループットが向
上する。
した後TiN層18bを形成するので、TiN層18b
を形成する際にAl合金層16の表面が窒化されるのを
Ti層18aにより防ぐことができる。また、TiN層
18bを形成した後TiON層18cを形成するので、
TiON層18cを形成する際にTi層18aの表面が
酸化されるのをTiN層18bにより防ぐことができ
る。なお、TiN層18b及びTiON層18cを反応
成スパッタ法で連続的に形成すると、スループットが向
上する。
【0028】(3)周知のホトリソグラフィ及びドライ
エッチング処理によりバリア層14、Al合金層16及
び反射防止層18を含む積層を所望の配線パターンに従
ってパターニングすることにより配線層20を形成す
る。配線層20は、バリア層14の残存部14Aと、A
l合金層16の残存部16Aと、反射防止層18の残存
部18Aとの積層からなる。ホトリソグラフィ処理によ
りエッチングマスクとしてのレジスト層を形成する際に
は、反射防止層18がAl合金層16からの光反射を抑
制するので、レジスト層を精度よく形成することがで
き、ドライエッチング処理では、高精度のパターニング
が可能となる。ドライエッチング処理は、一例として、
Cl2/BCl3ガスを用い、10mTorrの圧力下で
行なった。ドライエッチング処理の後、周知のアッシン
グ等の方法によりレジスト層を除去する。
エッチング処理によりバリア層14、Al合金層16及
び反射防止層18を含む積層を所望の配線パターンに従
ってパターニングすることにより配線層20を形成す
る。配線層20は、バリア層14の残存部14Aと、A
l合金層16の残存部16Aと、反射防止層18の残存
部18Aとの積層からなる。ホトリソグラフィ処理によ
りエッチングマスクとしてのレジスト層を形成する際に
は、反射防止層18がAl合金層16からの光反射を抑
制するので、レジスト層を精度よく形成することがで
き、ドライエッチング処理では、高精度のパターニング
が可能となる。ドライエッチング処理は、一例として、
Cl2/BCl3ガスを用い、10mTorrの圧力下で
行なった。ドライエッチング処理の後、周知のアッシン
グ等の方法によりレジスト層を除去する。
【0029】(4)絶縁膜12の上に配線層20を覆っ
て層間絶縁膜22を形成する。絶縁膜22の形成方法と
しては、厚さ150nmのシリコンオキサイド膜をプラ
ズマCVD法により基板上面に形成した後、このシリコ
ンオキサイド膜の上に厚さ400nmの水素シルセスキ
オキサン樹脂膜を回転塗布法により形成し、この樹脂膜
にプレセラミック化及びセラミック化のための熱処理を
施してセラミック状のシリコンオキサイド膜を形成し、
このセラミック状のシリコンオキサイド膜の上に厚さ3
00nmのシリコンオキサイド膜をプラズマCVD法に
より形成する方法を用いた。
て層間絶縁膜22を形成する。絶縁膜22の形成方法と
しては、厚さ150nmのシリコンオキサイド膜をプラ
ズマCVD法により基板上面に形成した後、このシリコ
ンオキサイド膜の上に厚さ400nmの水素シルセスキ
オキサン樹脂膜を回転塗布法により形成し、この樹脂膜
にプレセラミック化及びセラミック化のための熱処理を
施してセラミック状のシリコンオキサイド膜を形成し、
このセラミック状のシリコンオキサイド膜の上に厚さ3
00nmのシリコンオキサイド膜をプラズマCVD法に
より形成する方法を用いた。
【0030】(5)周知のホトリソグラフィ及びドライ
エッチング処理により配線層20の一部(配線層20の
最上層であるTiON層18cの一部)に対応する接続
孔22aを絶縁膜22に形成する。ドライエッチング条
件は、一例として、 ガス流量:CHF3/CF4/Ar=30/5/100s
ccm 圧力:200mTorr 電力:700W とし、接続孔22aとして直径0.5μmの接続孔を形
成した。このような接続孔を形成するためのドライエッ
チング処理において、配線層20の最上層であるTiO
N層18cにはピンホールが形成されなかった。TiN
層とTiON層とについてピンホール形成の比較実験を
行なったが、これについては後述する。
エッチング処理により配線層20の一部(配線層20の
最上層であるTiON層18cの一部)に対応する接続
孔22aを絶縁膜22に形成する。ドライエッチング条
件は、一例として、 ガス流量:CHF3/CF4/Ar=30/5/100s
ccm 圧力:200mTorr 電力:700W とし、接続孔22aとして直径0.5μmの接続孔を形
成した。このような接続孔を形成するためのドライエッ
チング処理において、配線層20の最上層であるTiO
N層18cにはピンホールが形成されなかった。TiN
層とTiON層とについてピンホール形成の比較実験を
行なったが、これについては後述する。
【0031】(6)接続孔22aの底面(TiON層1
8cの表面)を清浄にするため、Arのスパッタクリー
ニングを行なった後、接続孔22aの内面及び絶縁膜2
2の上面を覆って密着層24を形成する。スパッタクリ
ーニング条件は、一例として、 Ar圧力:2.5mTorr 高周波電力:500W 時間:60秒 とした。
8cの表面)を清浄にするため、Arのスパッタクリー
ニングを行なった後、接続孔22aの内面及び絶縁膜2
2の上面を覆って密着層24を形成する。スパッタクリ
ーニング条件は、一例として、 Ar圧力:2.5mTorr 高周波電力:500W 時間:60秒 とした。
【0032】密着層24としては、図13に示すように
厚さ20nmのTi層24aと、厚さ25nmのTiN
層24bと、厚さ50nmのTiON層24cと、厚さ
25nmのTiN層24dとを順次に重ねた積層を形成
した。Ti層24aは、第2のスパッタ室で形成した。
このときの成膜条件は、 Ar流量:15sccm ガス圧:4mTorr 基板温度:150℃ 成膜速度:100nm/min とした。
厚さ20nmのTi層24aと、厚さ25nmのTiN
層24bと、厚さ50nmのTiON層24cと、厚さ
25nmのTiN層24dとを順次に重ねた積層を形成
した。Ti層24aは、第2のスパッタ室で形成した。
このときの成膜条件は、 Ar流量:15sccm ガス圧:4mTorr 基板温度:150℃ 成膜速度:100nm/min とした。
【0033】TiN層24b、TiON層24c及びT
iN層24dは、第3のスパッタ室で反応性スパッタ法
により順次に形成した。すなわち、第3のスパッタ室に
おいて、表2の条件Aに従ってTiN層24bを形成し
た後、基板を大気に開放することなく成膜条件を表2の
条件Bに変更してTiON層24cを形成し、さらに基
板を大気に開放することなく成膜条件を表2の条件Cに
変更してTiN層24dを形成した。
iN層24dは、第3のスパッタ室で反応性スパッタ法
により順次に形成した。すなわち、第3のスパッタ室に
おいて、表2の条件Aに従ってTiN層24bを形成し
た後、基板を大気に開放することなく成膜条件を表2の
条件Bに変更してTiON層24cを形成し、さらに基
板を大気に開放することなく成膜条件を表2の条件Cに
変更してTiN層24dを形成した。
【0034】
【表2】 別の成膜方法としては、第3のスパッタ室でTi層24
a、TiN層24b、TiON層24c及びTiN層2
4dを連続的に形成することも可能である。
a、TiN層24b、TiON層24c及びTiN層2
4dを連続的に形成することも可能である。
【0035】密着層24の最下層としてTi層24aを
形成したので、配線層20との低抵抗接触が可能とな
る。また、TiN層24bを形成した後TiON層24
cを形成するので、TiON層24cを形成する際にT
i層24aの表面が酸化されるのをTiN層24bによ
り防ぐことができる。
形成したので、配線層20との低抵抗接触が可能とな
る。また、TiN層24bを形成した後TiON層24
cを形成するので、TiON層24cを形成する際にT
i層24aの表面が酸化されるのをTiN層24bによ
り防ぐことができる。
【0036】TiON層24cは、図7のW堆積工程で
WF6の侵入を阻止するために設けられたものである。
TiN層及びTiON層についてW及びFの侵入状況を
調べたが、これについては後述する。TiON層24c
を形成した後TiN層24dを形成したので、TiON
層24c中の酸素が後述のW層中へ拡散するのをTiN
層24dにより阻止することができる。TiON層24
c中の酸素がW層中に拡散すると、W層のエッチレート
が局部的に増大するため、図8のエッチバック工程で
は、W層を均一にエッチバックするのが困難となる。T
iN層24dでTiON層24cを覆ったことでW層の
均一なエッチバックが可能となる。なお、TiN層24
b、TiON層24c及びTiN層24dを反応性スパ
ッタ法で連続的に形成すると、スループットが向上す
る。
WF6の侵入を阻止するために設けられたものである。
TiN層及びTiON層についてW及びFの侵入状況を
調べたが、これについては後述する。TiON層24c
を形成した後TiN層24dを形成したので、TiON
層24c中の酸素が後述のW層中へ拡散するのをTiN
層24dにより阻止することができる。TiON層24
c中の酸素がW層中に拡散すると、W層のエッチレート
が局部的に増大するため、図8のエッチバック工程で
は、W層を均一にエッチバックするのが困難となる。T
iN層24dでTiON層24cを覆ったことでW層の
均一なエッチバックが可能となる。なお、TiN層24
b、TiON層24c及びTiN層24dを反応性スパ
ッタ法で連続的に形成すると、スループットが向上す
る。
【0037】(7)密着層24を介して接続孔22aを
埋めるように基板上面にブランケットCVD法によりW
層26を形成する。一例として、 ガス流量:WF6/SiH4=7〜20/4sccm 圧力:4Torr 基板温度:430℃ 時間:35秒 の条件で核成長を行なった後、 ガス流量:WF6/H2=80/720sccm 圧力:50〜80Torr 基板温度:450℃ 成膜速度:0.3〜0.5μm/min の条件でW層26を550nmの厚さに形成した。
埋めるように基板上面にブランケットCVD法によりW
層26を形成する。一例として、 ガス流量:WF6/SiH4=7〜20/4sccm 圧力:4Torr 基板温度:430℃ 時間:35秒 の条件で核成長を行なった後、 ガス流量:WF6/H2=80/720sccm 圧力:50〜80Torr 基板温度:450℃ 成膜速度:0.3〜0.5μm/min の条件でW層26を550nmの厚さに形成した。
【0038】(8)W層26を密着層24が露呈するま
でエッチバックしてW層26の一部からなるプラグ26
Aを密着層24を介して接続孔22aを埋める形で残
す。エッチバックは、一例として有磁場マイクロ波プラ
ズマエッチャを用いて行なった。エッチング条件は、 ガス流量:SF6=140sccm 圧力:270Pa 高周波バイアス電力:200W 基板温度:30℃ 時間:140秒 とした。
でエッチバックしてW層26の一部からなるプラグ26
Aを密着層24を介して接続孔22aを埋める形で残
す。エッチバックは、一例として有磁場マイクロ波プラ
ズマエッチャを用いて行なった。エッチング条件は、 ガス流量:SF6=140sccm 圧力:270Pa 高周波バイアス電力:200W 基板温度:30℃ 時間:140秒 とした。
【0039】エッチバック処理の後、所望によりプラグ
26Aと、残存する密着層24とを覆ってTi等の配線
下地層27を形成してもよい。また、W層26のエッチ
バックに引き続いて絶縁膜22が露呈するまで密着層2
4をエッチバックした後、プラグ26Aと、残存する密
着層24と、絶縁膜22とを覆ってTiN(又はTiO
N)/Ti(Tiが下層)積層等の配線下地層を形成し
てもよい。
26Aと、残存する密着層24とを覆ってTi等の配線
下地層27を形成してもよい。また、W層26のエッチ
バックに引き続いて絶縁膜22が露呈するまで密着層2
4をエッチバックした後、プラグ26Aと、残存する密
着層24と、絶縁膜22とを覆ってTiN(又はTiO
N)/Ti(Tiが下層)積層等の配線下地層を形成し
てもよい。
【0040】(9)プラグ26A及び密着層24を覆っ
てAl合金層28を形成する。Al合金層28として
は、図1の工程と同様にしてAl−Si−Cu合金層を
形成した。
てAl合金層28を形成する。Al合金層28として
は、図1の工程と同様にしてAl−Si−Cu合金層を
形成した。
【0041】(10)Al合金層28を覆って反射防止
層30を形成する。反射防止層30としては、図2,1
2に関して前述したと同様にしてTiON/TiN/T
i(Tiが下層)積層を形成した。
層30を形成する。反射防止層30としては、図2,1
2に関して前述したと同様にしてTiON/TiN/T
i(Tiが下層)積層を形成した。
【0042】(11)ホトリソグラフィ及びドライエッ
チング処理により密着層24、Al合金層28及び反射
防止層30を含む積層を所望の配線パターンに従ってパ
ターニングすることにより配線層32を形成する。配線
層32は、密着層24の残存部24Aと、Al合金層2
8の残存部28Aと、反射防止層30の残存部30Aと
の積層からなる。ホトリソグラフィ処理によりエッチン
グマスクとしてのレジスト層を形成する際には、反射防
止層30がAl合金層28からの光反射を抑制するの
で、レジスト層を精度よく形成することができ、ドライ
エッチング処理では、高精度のパターニングが可能とな
る。ドライエッチング処理は、図3の工程と同様にして
行なった。ドライエッチング処理の後、アッシング等の
方法でレジスト層を除去する。
チング処理により密着層24、Al合金層28及び反射
防止層30を含む積層を所望の配線パターンに従ってパ
ターニングすることにより配線層32を形成する。配線
層32は、密着層24の残存部24Aと、Al合金層2
8の残存部28Aと、反射防止層30の残存部30Aと
の積層からなる。ホトリソグラフィ処理によりエッチン
グマスクとしてのレジスト層を形成する際には、反射防
止層30がAl合金層28からの光反射を抑制するの
で、レジスト層を精度よく形成することができ、ドライ
エッチング処理では、高精度のパターニングが可能とな
る。ドライエッチング処理は、図3の工程と同様にして
行なった。ドライエッチング処理の後、アッシング等の
方法でレジスト層を除去する。
【0043】この後、必要に応じて図4〜11の工程を
繰返すことにより配線層32につながる上方配線層を形
成することができる。
繰返すことにより配線層32につながる上方配線層を形
成することができる。
【0044】TiN層とTiON層とについてドライエ
ッチングによるピンホール形成の比較実験を行なった。
図14,15は、ピンホール観察用のサンプルを形成す
る方法を示すものである。
ッチングによるピンホール形成の比較実験を行なった。
図14,15は、ピンホール観察用のサンプルを形成す
る方法を示すものである。
【0045】図14の工程では、シリコンからなる半導
体基板40の表面に厚さ500nmのシリコンオキサイ
ド膜からなるフィールド絶縁膜42を熱酸化法で形成し
た。そして、絶縁膜42の上には、厚さ50nmのTi
N層又はTiON層からなる被膜44を図2の工程と同
様にして反応性スパッタ法で形成した。この後、図5の
接続孔形成工程と同様の条件で被膜44の全面にドライ
エッチングを施した。
体基板40の表面に厚さ500nmのシリコンオキサイ
ド膜からなるフィールド絶縁膜42を熱酸化法で形成し
た。そして、絶縁膜42の上には、厚さ50nmのTi
N層又はTiON層からなる被膜44を図2の工程と同
様にして反応性スパッタ法で形成した。この後、図5の
接続孔形成工程と同様の条件で被膜44の全面にドライ
エッチングを施した。
【0046】次に、図15の工程では、被膜44を覆っ
てプラズマCVD法により厚さ500nmのシリコンオ
キサイド膜46を形成した。そして、SEM(走査型電
子顕微鏡)を用いてシリコンオキサイド膜46の表面を
観察した。
てプラズマCVD法により厚さ500nmのシリコンオ
キサイド膜46を形成した。そして、SEM(走査型電
子顕微鏡)を用いてシリコンオキサイド膜46の表面を
観察した。
【0047】サンプルとしては、2群のサンプルを用意
した。サンプル群Pは、被膜44をTiN層としたサン
プルP1,P2,P3,P4を含むものであり、サンプル群
Qは、被膜44をTiON層としたサンプルQ1,Q2,
Q3,Q4を含むものである。サンプルP1,Q1は、いず
れも図14の工程でドライエッチングを施さなかったも
の、サンプルP2,Q2は、いずれも図14の工程でドラ
イエッチングを60秒間施したもの、サンプルP3,Q3
は、いずれも図14の工程でドライエッチングを120
秒間施したもの、サンプルP4,Q4は、いずれも図14
の工程でドライエッチングを180秒間施したものであ
る。
した。サンプル群Pは、被膜44をTiN層としたサン
プルP1,P2,P3,P4を含むものであり、サンプル群
Qは、被膜44をTiON層としたサンプルQ1,Q2,
Q3,Q4を含むものである。サンプルP1,Q1は、いず
れも図14の工程でドライエッチングを施さなかったも
の、サンプルP2,Q2は、いずれも図14の工程でドラ
イエッチングを60秒間施したもの、サンプルP3,Q3
は、いずれも図14の工程でドライエッチングを120
秒間施したもの、サンプルP4,Q4は、いずれも図14
の工程でドライエッチングを180秒間施したものであ
る。
【0048】図16(A)及び(B)は、いずれもSE
M写真の模写図であり、それぞれサンプルP3及びP4に
おけるピンホールSの観察結果を示す。図16(A)及
び(B)を対比すると、被膜44をTiN層としたサン
プルP3,P4のうちドライエッチング時間が長いサンプ
ルP4の方がピンホールSのサイズが大きいことがわか
る。サンプルP3,P4以外のサンプルP1,P2,Q1〜
Q4については、ピンホールが観察されなかった。
M写真の模写図であり、それぞれサンプルP3及びP4に
おけるピンホールSの観察結果を示す。図16(A)及
び(B)を対比すると、被膜44をTiN層としたサン
プルP3,P4のうちドライエッチング時間が長いサンプ
ルP4の方がピンホールSのサイズが大きいことがわか
る。サンプルP3,P4以外のサンプルP1,P2,Q1〜
Q4については、ピンホールが観察されなかった。
【0049】このような実験結果によれば、TiN層よ
りもTiON層の方がドライエッチングによるピンホー
ルが発生しにくいことがわかる。従って、図2の工程で
反射防止層18の最上層としてTiON層18cを形成
することにより図5のドライエッチング工程ではピンホ
ールの発生を回避することができ、図6の密着層形成工
程では密着層のカバレッジ低下を防ぐことができ、図7
のW堆積工程ではWF6とAlの反応に基づくAlFX層
の発生を防ぐことができる。
りもTiON層の方がドライエッチングによるピンホー
ルが発生しにくいことがわかる。従って、図2の工程で
反射防止層18の最上層としてTiON層18cを形成
することにより図5のドライエッチング工程ではピンホ
ールの発生を回避することができ、図6の密着層形成工
程では密着層のカバレッジ低下を防ぐことができ、図7
のW堆積工程ではWF6とAlの反応に基づくAlFX層
の発生を防ぐことができる。
【0050】TiN層及びTiON層についてSIMS
(Secondary Ion Mass Spect
orometry[二次イオン質量分析法])分析によ
りW及びFの侵入状況を調べた。図17,18は、SI
MS分析に用いられる第1,第2サンプルをそれぞれ示
すものである。
(Secondary Ion Mass Spect
orometry[二次イオン質量分析法])分析によ
りW及びFの侵入状況を調べた。図17,18は、SI
MS分析に用いられる第1,第2サンプルをそれぞれ示
すものである。
【0051】図17のサンプルは、次のようにして形成
される。すなわち、シリコンからなる半導体基板50の
表面にシリコンオキサイドからなるフィールド絶縁膜5
2を熱酸化法で形成した後、絶縁膜52の上に厚さ15
nmのTi層54と、厚さ100nmのTiN層56と
を順次に重ねて形成する。そして、TiN層56の上に
厚さ550nmのW層58を形成した後、W層58をエ
ッチバックして除去する。
される。すなわち、シリコンからなる半導体基板50の
表面にシリコンオキサイドからなるフィールド絶縁膜5
2を熱酸化法で形成した後、絶縁膜52の上に厚さ15
nmのTi層54と、厚さ100nmのTiN層56と
を順次に重ねて形成する。そして、TiN層56の上に
厚さ550nmのW層58を形成した後、W層58をエ
ッチバックして除去する。
【0052】また、図18のサンプルは、次のようにし
て作成される。すなわち、半導体基板50及び絶縁膜5
2は、図17のサンプルと同様のものであり、絶縁膜5
2の上には、厚さ15nmのTi層60と、厚さ25n
mのTiN層62と、厚さ50nmのTiON層64
と、厚さ25nmのTiN層66とを順次に重ねて形成
する。そして、TiN層66の上に厚さ550nmのW
層68を形成した後、W層68をエッチバックして除去
する。
て作成される。すなわち、半導体基板50及び絶縁膜5
2は、図17のサンプルと同様のものであり、絶縁膜5
2の上には、厚さ15nmのTi層60と、厚さ25n
mのTiN層62と、厚さ50nmのTiON層64
と、厚さ25nmのTiN層66とを順次に重ねて形成
する。そして、TiN層66の上に厚さ550nmのW
層68を形成した後、W層68をエッチバックして除去
する。
【0053】図17,18のサンプルの作成において、
Ti層はスパッタ法で形成し、TiN層及びTiON層
は反応性スパッタ法で形成した。このときの成膜条件
は、図6の工程と同様であった。また、W層の成膜条件
及びエッチバック条件は、図7,8の工程と同様であっ
た。SIMS分析では、図17,18の各サンプルにつ
いて深さ方向に分析を行なった。その分析結果を図19
〜22に示す。
Ti層はスパッタ法で形成し、TiN層及びTiON層
は反応性スパッタ法で形成した。このときの成膜条件
は、図6の工程と同様であった。また、W層の成膜条件
及びエッチバック条件は、図7,8の工程と同様であっ
た。SIMS分析では、図17,18の各サンプルにつ
いて深さ方向に分析を行なった。その分析結果を図19
〜22に示す。
【0054】図19,20は、それぞれ図17,18の
サンプルにおけるフッ素濃度分布をカーブFa,Fbに
より示すものである。図19,20を対比すると、F
は、TiN層中を素通りするのに対し、TiON層中で
拡散を阻止されているのがわかる。従って、TiON層
がFに対するバリア性を有するといえる。
サンプルにおけるフッ素濃度分布をカーブFa,Fbに
より示すものである。図19,20を対比すると、F
は、TiN層中を素通りするのに対し、TiON層中で
拡散を阻止されているのがわかる。従って、TiON層
がFに対するバリア性を有するといえる。
【0055】図21,22は、それぞれ図17,18の
サンプルにおけるWの侵入状況をカーブWa,Wbによ
り示すものである。図21,22を対比すると、TiN
層に比べてTiON層の方がWに対するバリア性が高い
といえる。
サンプルにおけるWの侵入状況をカーブWa,Wbによ
り示すものである。図21,22を対比すると、TiN
層に比べてTiON層の方がWに対するバリア性が高い
といえる。
【0056】図6の工程で密着層24の中間層としてT
iON層24cを形成することにより図7の工程でTi
ON層24cがWF6の侵入を阻止するので、配線層2
0中にAlFX層が生ずるのを防止することができる。
前述したサンプルQ2〜Q4のように接続孔形成時のドラ
イエッチングでTiON層にピンホールが形成されない
ようにすれば、反射防止層18中のTiON層18cも
WF6に対するバリア層として働くので、2重のAlFX
防止策となる。また、前述したサンプルP2のように接
続孔形成時のドライエッチングでTiN層にピンホール
が形成されないようにすれば、反射防止層18中のTi
ON層18cを省略することも可能である。この場合
は、密着層24中のTiON層24cのバリア性を活用
してAlFX層の発生を防ぐことができる。
iON層24cを形成することにより図7の工程でTi
ON層24cがWF6の侵入を阻止するので、配線層2
0中にAlFX層が生ずるのを防止することができる。
前述したサンプルQ2〜Q4のように接続孔形成時のドラ
イエッチングでTiON層にピンホールが形成されない
ようにすれば、反射防止層18中のTiON層18cも
WF6に対するバリア層として働くので、2重のAlFX
防止策となる。また、前述したサンプルP2のように接
続孔形成時のドライエッチングでTiN層にピンホール
が形成されないようにすれば、反射防止層18中のTi
ON層18cを省略することも可能である。この場合
は、密着層24中のTiON層24cのバリア性を活用
してAlFX層の発生を防ぐことができる。
【0057】この発明は、上記した実施形態に限定され
るものではなく、種々の改変形態で実施可能なものであ
る。例えば、Al合金層16又は28の代りにAl層を
用いてもよい。また、Wプラグは、接続孔内にWプラグ
を選択成長させる方法で形成してもよい。さらに、プラ
グ材料としては、Wの代りにMo,WSiX等を用いる
こともできる。
るものではなく、種々の改変形態で実施可能なものであ
る。例えば、Al合金層16又は28の代りにAl層を
用いてもよい。また、Wプラグは、接続孔内にWプラグ
を選択成長させる方法で形成してもよい。さらに、プラ
グ材料としては、Wの代りにMo,WSiX等を用いる
こともできる。
【0058】
【発明の効果】以上のように、この発明によれば、集積
回路の多層配線構造において下方配線層の最上層をTi
ON層で構成して接続孔形成時のドライエッチングでピ
ンホールが生じないようにしたので、接続孔内にプラグ
を形成する際に下方配線層中にAlFX層が形成されな
くなり、層間接続部の抵抗上昇を防止できる効果が得ら
れる。
回路の多層配線構造において下方配線層の最上層をTi
ON層で構成して接続孔形成時のドライエッチングでピ
ンホールが生じないようにしたので、接続孔内にプラグ
を形成する際に下方配線層中にAlFX層が形成されな
くなり、層間接続部の抵抗上昇を防止できる効果が得ら
れる。
【0059】また、密着層として、Ti層とTiN層と
TiON層とTiN層とを順次に重ねた積層を形成する
と、TiON層でWF6の侵入を阻止することができる
ので、WF6とAlとが反応することがなくなり、層間
接続部の抵抗上昇を防止できる効果が得られると共に、
TiON層を覆うTiN層がTiON層からW層への酸
素拡散を阻止するので、W層を均一にエッチバック可能
となる効果も得られる。
TiON層とTiN層とを順次に重ねた積層を形成する
と、TiON層でWF6の侵入を阻止することができる
ので、WF6とAlとが反応することがなくなり、層間
接続部の抵抗上昇を防止できる効果が得られると共に、
TiON層を覆うTiN層がTiON層からW層への酸
素拡散を阻止するので、W層を均一にエッチバック可能
となる効果も得られる。
【0060】その上、この発明に係る多層配線構造を形
成する場合において、Al又はAl合金層の上に反射防
止層を形成する際にTi層を形成した後反応性スパッタ
法によりTiN層及びTiON層を順次に形成したり、
密着層を形成する際にTi層を形成した後反応性スパッ
タ法によりTiN層、TiON層及びTiN層を順次に
形成したりすると、連続的な成膜によりスループットが
向上する効果が得られる。
成する場合において、Al又はAl合金層の上に反射防
止層を形成する際にTi層を形成した後反応性スパッタ
法によりTiN層及びTiON層を順次に形成したり、
密着層を形成する際にTi層を形成した後反応性スパッ
タ法によりTiN層、TiON層及びTiN層を順次に
形成したりすると、連続的な成膜によりスループットが
向上する効果が得られる。
【図1】 この発明の一実施形態に係る多層配線形成法
におけるAl合金層形成工程を示す基板断面図である。
におけるAl合金層形成工程を示す基板断面図である。
【図2】 図1の工程に続く反射防止層形成工程を示す
基板断面図である。
基板断面図である。
【図3】 図2の工程に続く配線パターニング工程を示
す基板断面図である。
す基板断面図である。
【図4】 図3の工程に続く層間絶縁膜形成工程を示す
基板断面図である。
基板断面図である。
【図5】 図4の工程に続く接続孔形成工程を示す基板
断面図である。
断面図である。
【図6】 図5の工程に続く密着層形成工程を示す基板
断面図である。
断面図である。
【図7】 図6の工程に続くW層形成工程を示す基板断
面図である。
面図である。
【図8】 図7の工程に続くエッチバック工程を示す基
板断面図である。
板断面図である。
【図9】 図8の工程に続くAl合金層形成工程を示す
基板断面図である。
基板断面図である。
【図10】 図9の工程に続く反射防止層形成工程を示
す基板断面図である。
す基板断面図である。
【図11】 図10の工程に続く配線パターニング工程
を示す基板断面図である。
を示す基板断面図である。
【図12】 反射防止層の積層構造を示す断面図であ
る。
る。
【図13】 密着層の積層構造を示す断面図である。
【図14】 ピンホール観察用のサンプルを作成する方
法におけるTiN層又はTiON層のドライエッチング
工程を示す基板断面図である。
法におけるTiN層又はTiON層のドライエッチング
工程を示す基板断面図である。
【図15】 図14の工程に続くシリコンオキサイド膜
形成工程を示す基板断面図である。
形成工程を示す基板断面図である。
【図16】 ピンホール観察結果を示すSEM写真の模
写図である。
写図である。
【図17】 SIMS分析に用いられる第1のサンプル
を示す基板断面図である。
を示す基板断面図である。
【図18】 SIMS分析に用いられる第2のサンプル
を示す基板断面図である。
を示す基板断面図である。
【図19】 第1のサンプルにおけるフッ素濃度分布を
示すグラフである。
示すグラフである。
【図20】 第2のサンプルにおけるフッ素濃度分布を
示すグラフである。
示すグラフである。
【図21】 第1のサンプルにおけるタングステンの侵
入状況を示すグラフである。
入状況を示すグラフである。
【図22】 第2のサンプルにおけるタングステンの侵
入状況を示すグラフである。
入状況を示すグラフである。
【図23】 従来の多層配線構造を示す基板断面図であ
る。
る。
【図24】 1層目配線の積層構造の一例を示す断面図
である。
である。
【図25】 図24の配線の問題点を説明するための断
面図である。
面図である。
【図26】 1層目配線の積層構造の他の例を示す断面
図である。
図である。
【図27】 発明者の研究に係る多層配線構造を示す断
面図である。
面図である。
10:半導体基板、12,22:絶縁膜、14:バリア
層、16,28:Al合金層、18,30:反射防止
層、20,32:配線層、24:密着層、26:W層。
層、16,28:Al合金層、18,30:反射防止
層、20,32:配線層、24:密着層、26:W層。
Claims (6)
- 【請求項1】基板と、この基板を覆う第1の絶縁膜と、 この第1の絶縁膜の上に形成された第1の配線層であっ
て、Al又はAl合金層と第1のTi層と第1のTiN
層と第1のTiON層とを順次に重ねた構成を有するも
のと、 前記第1の配線層を覆って前記第1の絶縁膜の上に形成
された第2の絶縁膜であって、前記第1のTiON層の
一部に達する接続孔を有するものと、 前記接続孔の内面を覆って形成された密着層と、 この密着層を介して前記接続孔を埋める導電性のプラグ
と、 前記第2の絶縁膜の上に形成され、前記プラグに接続さ
れた第2の配線層とを備えた集積回路の多層配線構造。 - 【請求項2】 前記密着層が第2のTi層と第2のTi
N層と第2のTiON層と第3のTiN層とを順次に重
ねた構成を有するものである請求項1記載の集積回路の
多層配線構造。 - 【請求項3】基板と、 この基板を覆う第1の絶縁膜と、 この第1の絶縁膜の上に形成された第1の配線層と、 この第1の配線層を覆って前記第1の絶縁膜の上に形成
された第2の絶縁膜であって、前記第1の配線層の一部
に対応する接続孔を有するものと、 前記接続孔の内面を覆って形成された密着層であって、
Ti層と第1のTiN層とTiON層と第2のTiN層
とを順次に重ねた構成を有するものと、 前記密着層を介して前記接続孔を埋める導電性のプラグ
と、 前記第2の絶縁膜の上に形成され、前記プラグに接続さ
れた第2の配線層とを備えた集積回路の多層配線構造。 - 【請求項4】基板を覆う第1の絶縁膜を覆ってAl又は
Al合金層を形成する工程と、 前記Al又はAl合金層の上に第1のTi層を形成する
工程と、 前記第1のTi層の上に反応性スパッタ法により第1の
TiN層と第1のTiON層とを順次に重ねて形成する
工程と、 前記Al又はAl合金層と前記第1のTi層と前記第1
のTiN層と前記第1のTiON層とを含む積層を所望
の配線パターンに従ってパターニングすることにより第
1の配線層を形成する工程と、 前記第1の配線層を覆って前記第1の絶縁膜の上に第2
の絶縁膜を形成する工程と、 前記第1のTiON層の一部に達するように前記第2の
絶縁膜に接続孔を形成する工程と、 前記接続孔の内面を覆って密着層を形成する工程と、 前記密着層を介して前記接続孔を埋めるように導電性の
プラグを形成する工程と、 前記プラグに接続されるように前記第2の絶縁膜の上に
第2の配線層を形成する工程とを含む多層配線形成法。 - 【請求項5】 前記密着層としては、第2のTi層と第
2のTiN層と第2のTiON層と第3のTiN層とを
順次に重ねた積層を形成し、前記第2のTi層の形成後
に反応性スパッタ法により前記第2のTiN層と前記第
2のTiON層と前記第3のTiN層とを順次に形成す
る請求項4記載の多層配線形成法。 - 【請求項6】基板を覆う第1の絶縁膜の上に第1の配線
層を形成する工程と、 前記第1の配線層を覆って前記第1の絶縁膜の上に第2
の絶縁膜を形成する工程と、 前記第1の配線層の一部に達するように前記第2の絶縁
膜に接続孔を形成する工程と、 前記接続孔の内面を覆って密着層を形成する工程であっ
て、前記密着層としては、Ti層と第1のTiN層とT
iON層と第2のTiN層とを順次に重ねた積層を形成
し、前記Ti層の形成後に反応性スパッタ法により前記
第1のTiN層と前記TiON層と前記第2のTiN層
とを順次に形成するものと、 前記密着層を介して前記接続孔を埋めるように導電性の
プラグを形成する工程と、 前記プラグに接続されるように前記第2の絶縁膜の上に
第2の配線層を形成する工程とを含む多層配線形成法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35540598A JPH11260823A (ja) | 1997-12-05 | 1998-11-30 | 集積回路の多層配線構造と多層配線形成法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35243497 | 1997-12-05 | ||
JP9-352434 | 1997-12-05 | ||
JP35540598A JPH11260823A (ja) | 1997-12-05 | 1998-11-30 | 集積回路の多層配線構造と多層配線形成法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11260823A true JPH11260823A (ja) | 1999-09-24 |
Family
ID=26579627
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35540598A Pending JPH11260823A (ja) | 1997-12-05 | 1998-11-30 | 集積回路の多層配線構造と多層配線形成法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11260823A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6943109B2 (en) | 2002-10-11 | 2005-09-13 | Oki Electric Industrial Co., Ltd. | Method of manufacturing a semiconductor element |
-
1998
- 1998-11-30 JP JP35540598A patent/JPH11260823A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6943109B2 (en) | 2002-10-11 | 2005-09-13 | Oki Electric Industrial Co., Ltd. | Method of manufacturing a semiconductor element |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7833901B2 (en) | Method for manufacturing a semiconductor device having a multi-layered insulating structure of SiOCH layers and an SiO2 layer | |
KR100330163B1 (ko) | 반도체 장치의 텅스텐 콘택 플러그 형성 방법 | |
US20010053591A1 (en) | Plasma treatment to enhance inorganic dielectric adhesion to copper | |
JPH0529254A (ja) | 配線形成方法 | |
JPH10125782A (ja) | 半導体装置の製造方法 | |
US6555465B2 (en) | Multi-layer wiring structure of integrated circuit and manufacture of multi-layer wiring | |
JPH05144811A (ja) | 薄膜半導体装置及びその製造方法 | |
US6812113B1 (en) | Process for achieving intermetallic and/or intrametallic air isolation in an integrated circuit, and integrated circuit obtained | |
JPH11260823A (ja) | 集積回路の多層配線構造と多層配線形成法 | |
JPH08130302A (ja) | 半導体装置及びその製造方法 | |
JP4457884B2 (ja) | 半導体装置 | |
US6544882B1 (en) | Method to improve reliability of multilayer structures of FSG (F-doped SiO2) dielectric layers and aluminum-copper-TiN layers in integrated circuits | |
KR100399066B1 (ko) | 반도체소자의 알루미늄 합금 박막 제조 방법 | |
US7214608B2 (en) | Interlevel dielectric layer and metal layer sealing | |
JPH0974095A (ja) | 半導体装置の製造方法 | |
JPH10209276A (ja) | 配線形成方法 | |
JPH08115979A (ja) | 多層配線形成法 | |
JP2002184858A (ja) | 半導体素子の製造方法 | |
JPH0629410A (ja) | 半導体装置及びその製造方法 | |
JPH05243226A (ja) | 半導体装置の製造方法 | |
JPH08111455A (ja) | 配線形成方法 | |
TW451412B (en) | Manufacturing method for metal interconnection preventing the formation of void | |
JPH06163541A (ja) | 集積回路装置及びその製造方法 | |
JPH11195703A (ja) | 半導体装置の製造方法 | |
KR20000048042A (ko) | 알루미늄 배선과 반도체 장치 및 그 제조방법 |