JP2827063B2 - 半導体装置のコンタクトプラグ形成方法、半導体装置の多層配線の形成方法及び半導体装置 - Google Patents
半導体装置のコンタクトプラグ形成方法、半導体装置の多層配線の形成方法及び半導体装置Info
- Publication number
- JP2827063B2 JP2827063B2 JP3349083A JP34908391A JP2827063B2 JP 2827063 B2 JP2827063 B2 JP 2827063B2 JP 3349083 A JP3349083 A JP 3349083A JP 34908391 A JP34908391 A JP 34908391A JP 2827063 B2 JP2827063 B2 JP 2827063B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- contact plug
- tin
- film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【0001】
【産業上の利用分野】本発明は、多層配線技術が用いら
れたバイポーラLSI、MOSLSI等の多層構造を有
する半導体装置のコンタクトプラグ形成方法、半導体装
置の多層配線の形成方法及び半導体装置に関する。
れたバイポーラLSI、MOSLSI等の多層構造を有
する半導体装置のコンタクトプラグ形成方法、半導体装
置の多層配線の形成方法及び半導体装置に関する。
【0002】
【従来の技術】多層配線技術を用いる利点は言うまでも
なく、チップ上に配線を通すスペースを考慮することな
く各素子がレイアウトできるため、デバイスの集積度が
上がり、デバイス寸法の縮小化を図れることにある。こ
の前提として、コンタクトプラグと多層配線との間又は
多層配線とSi基板との間のコンタクト特性が良好でし
ることが必要である。
なく、チップ上に配線を通すスペースを考慮することな
く各素子がレイアウトできるため、デバイスの集積度が
上がり、デバイス寸法の縮小化を図れることにある。こ
の前提として、コンタクトプラグと多層配線との間又は
多層配線とSi基板との間のコンタクト特性が良好でし
ることが必要である。
【0003】従来、コンタクトプラグの材質としてW、
poli−Si、Al−Si等が、下層配線の材質とし
てW、Al−Si等が用いられていた。
poli−Si、Al−Si等が、下層配線の材質とし
てW、Al−Si等が用いられていた。
【0004】
【発明が解決しようとする課題】しかしながら、デバイ
スの寸法の縮小化に伴ってアスペクト比が大きくなり、
コンタクト抵抗が増加する等の結果、必要とするコンタ
クト特性を得ることができないという欠点がある。特
に、上記した材質のコンタクトプラグは、Si界面に生
成される自然酸化膜に対して非常にデリケートで、Wの
コンタクトプラグについては、下地のSiを浸食するこ
ともあり、その関係上、アスペクト比が高くなるに従
い、コンタクト特性を顕著に悪化させる。一方、多層配
線についても、その材質上、配線幅の縮小に伴って、そ
の性能や信頼性の点で種々の問題が生じる。つまり次世
代のデバイスを開発する上で、上記したコンタクトプラ
グや多層配線についての種々の問題を解消することが急
務の課題となっている。
スの寸法の縮小化に伴ってアスペクト比が大きくなり、
コンタクト抵抗が増加する等の結果、必要とするコンタ
クト特性を得ることができないという欠点がある。特
に、上記した材質のコンタクトプラグは、Si界面に生
成される自然酸化膜に対して非常にデリケートで、Wの
コンタクトプラグについては、下地のSiを浸食するこ
ともあり、その関係上、アスペクト比が高くなるに従
い、コンタクト特性を顕著に悪化させる。一方、多層配
線についても、その材質上、配線幅の縮小に伴って、そ
の性能や信頼性の点で種々の問題が生じる。つまり次世
代のデバイスを開発する上で、上記したコンタクトプラ
グや多層配線についての種々の問題を解消することが急
務の課題となっている。
【0005】本発明は上記した背景の下で創作されたも
のであり、その目的とするところは、次世代のデバイス
に対応し得る半導体装置のコンタクトプラグ形成方法、
半導体装置の多層配線の形成方法及び半導体装置を提供
することにある。
のであり、その目的とするところは、次世代のデバイス
に対応し得る半導体装置のコンタクトプラグ形成方法、
半導体装置の多層配線の形成方法及び半導体装置を提供
することにある。
【0006】
【課題を解決するための手段】本発明の請求項1に係る
半導体装置のコンタクトプラグ形成方法は、Si基体の
表面に形成された層間絶縁膜にコンタクトホールを形成
する工程と、前記コンタクトホールをTiで埋めてコン
タクトプラグを形成する工程と、前記コンタクトプラグ
に熱処理を施して同時にチッ化及びシリサイド化を行う
ことにより、上から下にかけてTiN x /Ti/TiS
i y 又はTiN x /TiSi y (x、yは実数)の層構
造を有するコンタクトプラグとする工程とを有してい
る。
半導体装置のコンタクトプラグ形成方法は、Si基体の
表面に形成された層間絶縁膜にコンタクトホールを形成
する工程と、前記コンタクトホールをTiで埋めてコン
タクトプラグを形成する工程と、前記コンタクトプラグ
に熱処理を施して同時にチッ化及びシリサイド化を行う
ことにより、上から下にかけてTiN x /Ti/TiS
i y 又はTiN x /TiSi y (x、yは実数)の層構
造を有するコンタクトプラグとする工程とを有してい
る。
【0007】本発明の請求項2に係る半導体装置の多層
配線の形成方法は、Si基体の表面に形成された層間絶
縁膜にコンタクトホールを形成する工程と、前記コンタ
クトホールをTiで埋めてコンタクトプラグを形成する
工程と、前記コンタクトプラグに熱処理を施して同時に
チッ化及びシリサイド化を行うことにより、上から下に
かけてTiN x /Ti/TiSi y 又はTiN x /Ti
Si y (x、yは実数)の層構造を有するコンタクトプ
ラグとする工程と、前記層間絶縁膜の表面にTiN膜及
び導電膜を形成する工程と、前記TiN膜及び導電膜に
ホトリソグラフィエッチングにて導電膜からなる多層配
線を形成する工程と、前記導電膜が露出している郁分に
TiN膜を形成する工程とを有している。
配線の形成方法は、Si基体の表面に形成された層間絶
縁膜にコンタクトホールを形成する工程と、前記コンタ
クトホールをTiで埋めてコンタクトプラグを形成する
工程と、前記コンタクトプラグに熱処理を施して同時に
チッ化及びシリサイド化を行うことにより、上から下に
かけてTiN x /Ti/TiSi y 又はTiN x /Ti
Si y (x、yは実数)の層構造を有するコンタクトプ
ラグとする工程と、前記層間絶縁膜の表面にTiN膜及
び導電膜を形成する工程と、前記TiN膜及び導電膜に
ホトリソグラフィエッチングにて導電膜からなる多層配
線を形成する工程と、前記導電膜が露出している郁分に
TiN膜を形成する工程とを有している。
【0008】本発明の請求項3に係る半導体装置は、S
i基体の表面の層間絶縁膜に形成されたコンタクトホー
ルと、このコンタクトホールに形成されたTiのコンタ
クトプラグと、このコンタクトプラグに接続されて、前
記層間絶縁膜の表面に形成された多層配線と、この多層
配線を被覆するTiN膜とを備えており、前記コンタク
トプラグは、熱処理を施して同時にチッ化及びシリサイ
ド化を行うことにより、上から下にかけてTiN x /T
i/TiSi y 又はTiN x /TiSi y (x、yは実
数)の層構造を有しており、前記多層配線とコンタクト
プラグとの間にもTiN膜が形成されている。
i基体の表面の層間絶縁膜に形成されたコンタクトホー
ルと、このコンタクトホールに形成されたTiのコンタ
クトプラグと、このコンタクトプラグに接続されて、前
記層間絶縁膜の表面に形成された多層配線と、この多層
配線を被覆するTiN膜とを備えており、前記コンタク
トプラグは、熱処理を施して同時にチッ化及びシリサイ
ド化を行うことにより、上から下にかけてTiN x /T
i/TiSi y 又はTiN x /TiSi y (x、yは実
数)の層構造を有しており、前記多層配線とコンタクト
プラグとの間にもTiN膜が形成されている。
【0009】本発明の請求項4に係る半導体装置の多層
配線は、Cu膜からなる。
配線は、Cu膜からなる。
【0010】
【実施例】
以下、本発明の実施例を図面を参照しつつ説
明する。図1は本発明の第1の実施例に係る半導体装置
のコンタクトプラグ形成方法によって形成されるコンタ
クトプラグの断面図、図2は本発明の第1の実施例に係
る半導体装置のコンタクトプラグ形成方法の説明図であ
る。
明する。図1は本発明の第1の実施例に係る半導体装置
のコンタクトプラグ形成方法によって形成されるコンタ
クトプラグの断面図、図2は本発明の第1の実施例に係
る半導体装置のコンタクトプラグ形成方法の説明図であ
る。
【0011】本発明の第1の実施例に係る半導体装置の
コンタクトプラグ形成方法は、Si基体10の表面に形
成されたSiO 2 からなる層間絶縁膜20にコンタクト
ホール30を形成する工程と、前記コンタクトホール3
0をTiで埋めてコンタクトプラグ40を形成する工程
と、前記コンタクトプラグ40′に熱処理を施して同時
にチッ化及びシリサイド化を行うことにより、上から下
にかけてTiN x /Ti/TiSi y 又はTiN x /T
iSi y (x、yは実数)の層構造を有するコンタクト
プラグ40′とする工程とを有している。
コンタクトプラグ形成方法は、Si基体10の表面に形
成されたSiO 2 からなる層間絶縁膜20にコンタクト
ホール30を形成する工程と、前記コンタクトホール3
0をTiで埋めてコンタクトプラグ40を形成する工程
と、前記コンタクトプラグ40′に熱処理を施して同時
にチッ化及びシリサイド化を行うことにより、上から下
にかけてTiN x /Ti/TiSi y 又はTiN x /T
iSi y (x、yは実数)の層構造を有するコンタクト
プラグ40′とする工程とを有している。
【0012】まず、Si基体10を高温の酸素雰囲気中
にさらして、Si基体10の表面に均一なSiO 2 の層
間絶縁膜20を形成する。そして、層間絶縁膜20に対
し、ホトリソグラフィエッチングを施してコンタクトホ
ール30を形成する(図2(a)参照)。
にさらして、Si基体10の表面に均一なSiO 2 の層
間絶縁膜20を形成する。そして、層間絶縁膜20に対
し、ホトリソグラフィエッチングを施してコンタクトホ
ール30を形成する(図2(a)参照)。
【0013】次に、コンタクトホール30の界面に形成
された自然酸化膜を除去して前処理を行い、層間絶縁膜
20に対してCVD法又はPVD法によりTiを堆積さ
せる。これにより、コンタクトホール30がTiで埋ま
る。そして、層間絶縁膜20の表面に形成されたTiの
膜を除去することでTiのコンタクトプラグ40が形成
される(図2(b)参照)。なお、このコンタクトプラ
グ40の形成にあたっては、コンタクトホール30が微
細であることを考慮して、PVD法よりCVD法を用い
ることが望ましい。
された自然酸化膜を除去して前処理を行い、層間絶縁膜
20に対してCVD法又はPVD法によりTiを堆積さ
せる。これにより、コンタクトホール30がTiで埋ま
る。そして、層間絶縁膜20の表面に形成されたTiの
膜を除去することでTiのコンタクトプラグ40が形成
される(図2(b)参照)。なお、このコンタクトプラ
グ40の形成にあたっては、コンタクトホール30が微
細であることを考慮して、PVD法よりCVD法を用い
ることが望ましい。
【0014】さらに、Tiのコンタクトプラグ40を形
成した後に、ランプアニール等の熱処理を行い、チッ化
とシリサイド化とを同時に行う。このチッ化とシリサイ
ド化を行うことにより、図1に示すように、上から下に
かけてTiN x /Ti/TiSi y 又はTiN x /Ti
Si y (x、yは実数)の層構造を有するコンタクトプ
ラグ40′が形成される。なお、図面では、TiN/T
i/TiSi 2 の層構造を有しているコンタクトプラグ
40′を示している。
成した後に、ランプアニール等の熱処理を行い、チッ化
とシリサイド化とを同時に行う。このチッ化とシリサイ
ド化を行うことにより、図1に示すように、上から下に
かけてTiN x /Ti/TiSi y 又はTiN x /Ti
Si y (x、yは実数)の層構造を有するコンタクトプ
ラグ40′が形成される。なお、図面では、TiN/T
i/TiSi 2 の層構造を有しているコンタクトプラグ
40′を示している。
【0015】この方法では、コンタクトプラグ40′の
上層に化学的に安定したTiN x (図1ではTiN)が
形成されているので、コンタクトプラグ40′を形成し
た後に、コンタクトプラグ40′と後述する多層配線5
0との間に絶縁物が生成されることはない。
上層に化学的に安定したTiN x (図1ではTiN)が
形成されているので、コンタクトプラグ40′を形成し
た後に、コンタクトプラグ40′と後述する多層配線5
0との間に絶縁物が生成されることはない。
【0016】また、この方法では、コンタクトプラグ4
0′の下層のTi/Si界面に生じたTiO 2 やTi 3
Si 5 等を化学的に安定である上に低抵抗であるという
性質を有するTiSi y (図1ではTiSi 2 )に変化
させる。即ち、比較的低いエネルギーで形成されるTi
3 Si 5 やTiSi等を抵抗の少ないTiSi y に変化
させることで、安定かつ低抵抗なコンタクト面が形成さ
れ、その結果、良好なコンタクト特性が得られるのであ
る。
0′の下層のTi/Si界面に生じたTiO 2 やTi 3
Si 5 等を化学的に安定である上に低抵抗であるという
性質を有するTiSi y (図1ではTiSi 2 )に変化
させる。即ち、比較的低いエネルギーで形成されるTi
3 Si 5 やTiSi等を抵抗の少ないTiSi y に変化
させることで、安定かつ低抵抗なコンタクト面が形成さ
れ、その結果、良好なコンタクト特性が得られるのであ
る。
【0017】なお、このように形成されたコンタクトプ
ラグ40′及び層間絶縁膜20の表面にCVD法又はP
VD法によりCu又はAlの導電膜を形成し(図2
(c)参照)、この導電膜にホトリソグラフィエッチン
グを施すことにより、コンタクトプラグ40′の上にC
uからなる多層配線50を形成する(図1参照)。
ラグ40′及び層間絶縁膜20の表面にCVD法又はP
VD法によりCu又はAlの導電膜を形成し(図2
(c)参照)、この導電膜にホトリソグラフィエッチン
グを施すことにより、コンタクトプラグ40′の上にC
uからなる多層配線50を形成する(図1参照)。
【0018】次に、本発明の第2の実施例に係る半導体
装置の多層配線の形成方法について説明する。図3は本
発明の第2の実施例に係る半導体装置の多層配線を形成
する方法を説明するための図面である。
装置の多層配線の形成方法について説明する。図3は本
発明の第2の実施例に係る半導体装置の多層配線を形成
する方法を説明するための図面である。
【0019】本発明の第2の実施例に係る半導体装置の
多層配線の形成方法は、Si基体10の表面に形成され
た層間絶縁膜20にコンタクトホール30を形成する工
程と、前記コンタクトホール30をTiで埋めてコンタ
クトプラグ60を形成する工程と、前記コンタクトプラ
グ60に熱処理を施して同時にチッ化及びシリサイド化
を行うことにより、上から下にかけてTiN x /Ti/
TiSi y 又はTiN x /TiSi y (x、yは実数)
の層構造を有するコンタクトプラグ60′とする工程
と、前記層間絶縁膜20を窒素雰囲気中で熱処理してコ
ンタクトプラグ60′の上部表面をチッ化する工程と、
前記層間絶縁膜20の表面にTiN膜70及び導電膜と
してのCu膜80を形成する工程と、前記TiN膜70
及びCu膜60にホトリソグラフィエッチングにてCu
膜80からなる多層配線50を形成する工程と、前記C
u膜80が露出している部分にTiN膜70を形成する
工程とを有している。
多層配線の形成方法は、Si基体10の表面に形成され
た層間絶縁膜20にコンタクトホール30を形成する工
程と、前記コンタクトホール30をTiで埋めてコンタ
クトプラグ60を形成する工程と、前記コンタクトプラ
グ60に熱処理を施して同時にチッ化及びシリサイド化
を行うことにより、上から下にかけてTiN x /Ti/
TiSi y 又はTiN x /TiSi y (x、yは実数)
の層構造を有するコンタクトプラグ60′とする工程
と、前記層間絶縁膜20を窒素雰囲気中で熱処理してコ
ンタクトプラグ60′の上部表面をチッ化する工程と、
前記層間絶縁膜20の表面にTiN膜70及び導電膜と
してのCu膜80を形成する工程と、前記TiN膜70
及びCu膜60にホトリソグラフィエッチングにてCu
膜80からなる多層配線50を形成する工程と、前記C
u膜80が露出している部分にTiN膜70を形成する
工程とを有している。
【0020】まず、Si基体10の表面に層間絶縁膜2
0を形成し、この層間絶縁膜20にコンタクトホール3
0を形成する(図3(a)参照)。その後、前処理を行
って、層間絶縁膜20に対してCVD法又はPVD法に
よりTiを堆積させることで、コンタクトホール30を
Tiで埋めてコンタクトプラグ60を形成する(図3
(b)参照)。なお、このプロセスは、上述した第1の
実施例におけるコンタクトプラグ40を形成するプロセ
スと同一である。
0を形成し、この層間絶縁膜20にコンタクトホール3
0を形成する(図3(a)参照)。その後、前処理を行
って、層間絶縁膜20に対してCVD法又はPVD法に
よりTiを堆積させることで、コンタクトホール30を
Tiで埋めてコンタクトプラグ60を形成する(図3
(b)参照)。なお、このプロセスは、上述した第1の
実施例におけるコンタクトプラグ40を形成するプロセ
スと同一である。
【0021】その後、前記コンタクトプラグ60を形成
した後に、ランプアニール等の熱処理を行い、チッ化と
シリサイド化とを同時に行う。このチッ化とシリサイド
化を行うことにより、図3(c)に示すように、上から
下にかけてTiN x /Ti/TiSi y 又はTiN x /
TiSi y (x、yは実数)の層構造を有するコンタク
トプラグ60′が形成される。なお、このプロセスは、
上述した第1の実施例におけるコンタクトプラグ40′
を形成するプロセスと同一である。
した後に、ランプアニール等の熱処理を行い、チッ化と
シリサイド化とを同時に行う。このチッ化とシリサイド
化を行うことにより、図3(c)に示すように、上から
下にかけてTiN x /Ti/TiSi y 又はTiN x /
TiSi y (x、yは実数)の層構造を有するコンタク
トプラグ60′が形成される。なお、このプロセスは、
上述した第1の実施例におけるコンタクトプラグ40′
を形成するプロセスと同一である。
【0022】その後、層間絶縁膜20の表面を窒素雰囲
気中にさらしてランプアニール等の熱処理を行って、コ
ンタクトプラグ60′の表面上部をチッ化しバリア性を
持た せる(図3(c)参照)。その上で、層間絶縁膜2
0の表面にPVD法によりTiN膜70と導電膜として
のCu膜80を順次形成する(図3(d)参照)。
気中にさらしてランプアニール等の熱処理を行って、コ
ンタクトプラグ60′の表面上部をチッ化しバリア性を
持た せる(図3(c)参照)。その上で、層間絶縁膜2
0の表面にPVD法によりTiN膜70と導電膜として
のCu膜80を順次形成する(図3(d)参照)。
【0023】そして、TiN膜70、Cu膜80に対し
てホトリソグラフィエッチングを施して、コンタクトプ
ラグ60の上にCu膜80からなる多層配線50を形成
する。このとき、コンタクトプラグ60と多層配線50
との間には、TiN膜70が介在している。その後、P
VD法によりCu膜からなる多層配線50の表面、すな
わちCu膜80が露出している部分にTiN膜51を形
成する(図3(e)参照)。
てホトリソグラフィエッチングを施して、コンタクトプ
ラグ60の上にCu膜80からなる多層配線50を形成
する。このとき、コンタクトプラグ60と多層配線50
との間には、TiN膜70が介在している。その後、P
VD法によりCu膜からなる多層配線50の表面、すな
わちCu膜80が露出している部分にTiN膜51を形
成する(図3(e)参照)。
【0024】上記したように、コンタクトプラグ60の
上部表面をチッ化し、しかも多層配線50の表面及びコ
ンタクトプラグ60との間にTiN膜70を形成するこ
とにより、バリア性を持たせているため、多層配線50
の上に形成される絶縁膜に多層配線50を形成する原子
が拡散しないので良好なバリアとなる。それ故、デバイ
スの寸法の縮小化に伴って配線幅が縮小しても、その性
能や信頼性の点で問題が生じることはない。
上部表面をチッ化し、しかも多層配線50の表面及びコ
ンタクトプラグ60との間にTiN膜70を形成するこ
とにより、バリア性を持たせているため、多層配線50
の上に形成される絶縁膜に多層配線50を形成する原子
が拡散しないので良好なバリアとなる。それ故、デバイ
スの寸法の縮小化に伴って配線幅が縮小しても、その性
能や信頼性の点で問題が生じることはない。
【0025】また、コンタクトプラグ60の材料として
化学的に安定で低抵抗のTiを用いる一方、多層配線5
0として信頼性が高く、低抵抗でマイグレーションの強
いCuを用いており、両者の優れた性質が上手に噛み合
うことにより、コンタクトプラグ60に関しては勿論の
こと、多層配線に関しても、次世代の微細なデバイスに
対して十分対応可能となる。
化学的に安定で低抵抗のTiを用いる一方、多層配線5
0として信頼性が高く、低抵抗でマイグレーションの強
いCuを用いており、両者の優れた性質が上手に噛み合
うことにより、コンタクトプラグ60に関しては勿論の
こと、多層配線に関しても、次世代の微細なデバイスに
対して十分対応可能となる。
【0026】なお、上述した第2の実施例では、多層配
線50となる導電膜としてCu膜80を選択したが、本
発明は他の導電性材料で導電膜を形成することも含まれ
るのは勿論である。ただし、多層配線50としては、導
電性能や経済性等を考慮すると、Cu膜であることが好
ましい。
線50となる導電膜としてCu膜80を選択したが、本
発明は他の導電性材料で導電膜を形成することも含まれ
るのは勿論である。ただし、多層配線50としては、導
電性能や経済性等を考慮すると、Cu膜であることが好
ましい。
【0027】
【発明の効果】
本発明の請求項1に係る半導体装置の多
層配線の形成方法は、Si基体の表面に形成された層間
絶縁膜にコンタクトホールを形成する工程と、前記コン
タクトホールをTiで埋めてコンタクトプラグを形成す
る工程と、前記コンタクトプラグに熱処理を施して同時
にチッ化及びシリサイド化を行うことにより、上から下
にかけてTiN x /Ti/TiSi y 又はTiN x /T
iSi y (x、yは実数)の層構造を有するコンタクト
プラグとする工程とを有している。
層配線の形成方法は、Si基体の表面に形成された層間
絶縁膜にコンタクトホールを形成する工程と、前記コン
タクトホールをTiで埋めてコンタクトプラグを形成す
る工程と、前記コンタクトプラグに熱処理を施して同時
にチッ化及びシリサイド化を行うことにより、上から下
にかけてTiN x /Ti/TiSi y 又はTiN x /T
iSi y (x、yは実数)の層構造を有するコンタクト
プラグとする工程とを有している。
【0028】この方法によると、コンタクトプラグの上
層に、化学的に安定したTiN x が形成されるので、コ
ンタクトプラグの形成後にコンタクトプラグの上層に絶
縁物が生成されることがない。また、この方法による
と、コンタクトプラグの下層に化学的に安定であるとと
もに、低抵抗であるTiSi y が形成されるので、安定
かつ低抵抗なコンタクト面が形成され、より良好なコン
タクト特性を得ることができる。
層に、化学的に安定したTiN x が形成されるので、コ
ンタクトプラグの形成後にコンタクトプラグの上層に絶
縁物が生成されることがない。また、この方法による
と、コンタクトプラグの下層に化学的に安定であるとと
もに、低抵抗であるTiSi y が形成されるので、安定
かつ低抵抗なコンタクト面が形成され、より良好なコン
タクト特性を得ることができる。
【0029】また、本発明の請求項2に係る半導体装置
の多層配線の形成方法は、Si基体の表面に形成された
層間絶縁膜にコンタクトホールを形成する工程と、前記
コンタクトホールをTiで埋めてコンタクトプラグを形
成する工程と、前記コンタクトプラグに熱処理を施して
同時にチッ化及びシリサイド化を行うことにより、上か
ら下にかけてTiN x /Ti/TiSi y 又はTiN x
/TiSi y (x、yは実数)の層構造を有するコンタ
クトプラグとする工程と、前記層間絶縁膜の表面にTi
N膜及び導電膜を形成する工程と、前記TiN膜及び導
電膜にホトリソグラフィエッチングにて導電膜からなる
多層配線を形成する工程と、前記導電膜が露出している
部分にTiN膜を形成する工程とを有している。
の多層配線の形成方法は、Si基体の表面に形成された
層間絶縁膜にコンタクトホールを形成する工程と、前記
コンタクトホールをTiで埋めてコンタクトプラグを形
成する工程と、前記コンタクトプラグに熱処理を施して
同時にチッ化及びシリサイド化を行うことにより、上か
ら下にかけてTiN x /Ti/TiSi y 又はTiN x
/TiSi y (x、yは実数)の層構造を有するコンタ
クトプラグとする工程と、前記層間絶縁膜の表面にTi
N膜及び導電膜を形成する工程と、前記TiN膜及び導
電膜にホトリソグラフィエッチングにて導電膜からなる
多層配線を形成する工程と、前記導電膜が露出している
部分にTiN膜を形成する工程とを有している。
【0030】この方法によると、コンタクトプラグと多
層配線との間にバリア性に優れたTiN膜を形成すると
ともに、多層配線をすべてTiN膜で覆うので、より信
頼性が高く、より幅寸法の狭い多層配線をも形成するこ
とができ、次世代のより微細なデバイスに十分対応する
ことができるようになる。
層配線との間にバリア性に優れたTiN膜を形成すると
ともに、多層配線をすべてTiN膜で覆うので、より信
頼性が高く、より幅寸法の狭い多層配線をも形成するこ
とができ、次世代のより微細なデバイスに十分対応する
ことができるようになる。
【0031】さらに、本発明の請求項3に係る半導体装
置は、Si基体の表面の層間絶縁膜に形成されたコンタ
クトホールと、このコンタクトホールに形成されたTi
のコンタクトプラグと、このコンタクトプラグに接続さ
れて、前記層間絶縁膜の表面に形成された多層配線と、
この多層配線を被覆するTiN膜とを備えており、前記
コンタクトプラグは、熱処理を施して同時にチッ化及び
シリサイド化を行うことにより、上から下にかけてTi
N x /Ti/TiSi y 又はTiN x /TiSi
y (x、yは実数)の層構造を有しており、前記多層配
線とコンタクトプラグとの間にもTiN膜が形成されて
いる。
置は、Si基体の表面の層間絶縁膜に形成されたコンタ
クトホールと、このコンタクトホールに形成されたTi
のコンタクトプラグと、このコンタクトプラグに接続さ
れて、前記層間絶縁膜の表面に形成された多層配線と、
この多層配線を被覆するTiN膜とを備えており、前記
コンタクトプラグは、熱処理を施して同時にチッ化及び
シリサイド化を行うことにより、上から下にかけてTi
N x /Ti/TiSi y 又はTiN x /TiSi
y (x、yは実数)の層構造を有しており、前記多層配
線とコンタクトプラグとの間にもTiN膜が形成されて
いる。
【0032】このため、この半導体装置では、コンタク
トプラグと多層配線との間にバリア性に優れたTiN膜
を形成されているとともに、多層配線がすべてTiN膜
で覆われているので、より信頼性が高く、より幅寸法の
狭い多層配線を有する半導体装置となり、次世代のより
微細なデバイスとして好適なものとなる。
トプラグと多層配線との間にバリア性に優れたTiN膜
を形成されているとともに、多層配線がすべてTiN膜
で覆われているので、より信頼性が高く、より幅寸法の
狭い多層配線を有する半導体装置となり、次世代のより
微細なデバイスとして好適なものとなる。
【0033】また、本発明の請求項4に係る半導体装置
における多層配線は、Cu膜からなっている。
における多層配線は、Cu膜からなっている。
【0034】多層配線として信頼性が高く、低抵抗でマ
イグレーションの強いCuを用いているので、コンタク
トプラグに関しては勿論のこと、多層配線に関しても、
次世代の微細なデバイスに対して十分対応可能となる。
イグレーションの強いCuを用いているので、コンタク
トプラグに関しては勿論のこと、多層配線に関しても、
次世代の微細なデバイスに対して十分対応可能となる。
【図1】本発明の第1の実施例に係る半導体装置のコン
タクトプラグ形成方法によって形成されるコンタクトプ
ラグの断面図である。
タクトプラグ形成方法によって形成されるコンタクトプ
ラグの断面図である。
【図2】本発明の第1の実施例に係る半導体装置のコン
タクトプラグ形成方法の説明図である。
タクトプラグ形成方法の説明図である。
【図3】本発明の第2の実施例に係る半導体装置の多層
配線を形成する方法を説明する ための図面である。
配線を形成する方法を説明する ための図面である。
10 Si基体 20 層間絶縁膜 30 コンタクトホール 40 コンタクトプラグ40′ コンタクトプラグ(上から下にかけてTiN x
/Ti/TiSi y 又はTiN x /TiSi y (x、y
は実数)の層構造を有する) 50 多層配線
/Ti/TiSi y 又はTiN x /TiSi y (x、y
は実数)の層構造を有する) 50 多層配線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 服部 弘美 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (72)発明者 福島 信教 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 昭64−73743(JP,A) 特開 昭60−66450(JP,A) 特開 平4−370955(JP,A) 特開 平4−280453(JP,A) 特開 平4−279046(JP,A)
Claims (4)
- 【請求項1】 Si基体の表面に形成された層間絶縁膜
にコンタクトホールを形成する工程と、前記コンタクト
ホールをTiで埋めてコンタクトプラグを形成する工程
と、前記コンタクトプラグに熱処理を施して同時にチッ
化及びシリサイド化を行うことにより、上から下にかけ
てTiN x /Ti/TiSi y 又はTiN x /TiSi
y (x、yは実数)の層構造を有するコンタクトプラグ
とする工程とを具備したことを特徴とする半導体装置の
コンタクトプラグ形成方法。 - 【請求項2】 Si基体の表面に形成された層間絶縁膜
にコンタクトホールを形成する工程と、前記コンタクト
ホールをTiで埋めてコンタクトプラグを形成する工程
と、前記コンタクトプラグに熱処理を施して同時にチッ
化及びシリサイド化を行うことにより、上から下にかけ
てTiN x /Ti/TiSi y 又はTiN x /TiSi
y (x、yは実数)の層構造を有するコンタクトプラグ
とする工程と、前記層間絶縁膜の表面にTiN膜及び導
電膜を形成する工程と、前記TiN膜及び導電膜にホト
リソグラフィエッチングにて導電膜からなる多層配線を
形成する工程と、前記導電膜が露出している部分にTi
N膜を形成する工程とを具備したことを特徴とする半導
体装置の多層配線の形成方法。 - 【請求項3】 Si基体の表面の層間絶縁膜に形成され
たコンタクトホールと、このコンタクトホールに形成さ
れたTiのコンタクトプラグと、このコンタクトプラグ
に接続されて、前記層間絶縁膜の表面に形成された多層
配線と、この多層配線を被覆するTiN膜とを具備して
おり、前記コンタクトプラグは、熱処理を施して同時に
チッ化及びシリサイド化を行うことにより、上から下に
かけてTiN x /Ti/TiSi y 又はTiN x /Ti
Si y (x、yは実数)の層構造を有しており、前記多
層配線とコンタクトプラグとの間にもTiN膜が形成さ
れていることを特徴とする半導体装置。 - 【請求項4】 前記多層配線が、Cu脱からなることを
特徴とする請求項3記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3349083A JP2827063B2 (ja) | 1991-12-05 | 1991-12-05 | 半導体装置のコンタクトプラグ形成方法、半導体装置の多層配線の形成方法及び半導体装置 |
US07/983,438 US5312774A (en) | 1991-12-05 | 1992-12-03 | Method for manufacturing a semiconductor device comprising titanium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3349083A JP2827063B2 (ja) | 1991-12-05 | 1991-12-05 | 半導体装置のコンタクトプラグ形成方法、半導体装置の多層配線の形成方法及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05160273A JPH05160273A (ja) | 1993-06-25 |
JP2827063B2 true JP2827063B2 (ja) | 1998-11-18 |
Family
ID=18401378
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3349083A Expired - Fee Related JP2827063B2 (ja) | 1991-12-05 | 1991-12-05 | 半導体装置のコンタクトプラグ形成方法、半導体装置の多層配線の形成方法及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2827063B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6066450A (ja) * | 1983-09-21 | 1985-04-16 | Seiko Epson Corp | 多層配線 |
JPS6473743A (en) * | 1987-09-16 | 1989-03-20 | Hitachi Ltd | Method of filling through hole and semiconductor device using same |
JPH04279046A (ja) * | 1991-01-11 | 1992-10-05 | Fuji Xerox Co Ltd | 多層配線の形成方法 |
JPH04280453A (ja) * | 1991-03-08 | 1992-10-06 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
JPH04370955A (ja) * | 1991-06-20 | 1992-12-24 | Seiko Epson Corp | 集積回路の配線法 |
-
1991
- 1991-12-05 JP JP3349083A patent/JP2827063B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH05160273A (ja) | 1993-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0147682B1 (ko) | 반도체 소자의 금속배선 제조방법 | |
US7186664B2 (en) | Methods and structures for metal interconnections in integrated circuits | |
US6143655A (en) | Methods and structures for silver interconnections in integrated circuits | |
JPH04233230A (ja) | 半導体基板上の隔置されたシリコン領域の相互接続方法 | |
JPH04346224A (ja) | バリヤメタル構造の形成方法 | |
JP2827063B2 (ja) | 半導体装置のコンタクトプラグ形成方法、半導体装置の多層配線の形成方法及び半導体装置 | |
JPH08124926A (ja) | 配線の形成方法 | |
KR100210853B1 (ko) | 반도체 소자의 전도선 및 그 제조방법 | |
KR100210898B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
KR100305208B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
KR100324020B1 (ko) | 반도체소자의금속배선형성방법 | |
KR100289653B1 (ko) | 반도체소자의배선구조및그의형성방법 | |
KR100373364B1 (ko) | 금속배선 형성방법 | |
JPH02170424A (ja) | 半導体装置の製造方法 | |
KR0147648B1 (ko) | 반도체 장치의 층간절연층 평탄화방법 | |
JP2606080B2 (ja) | 半導体装置の製造方法 | |
JPH06236931A (ja) | 配線構造及びその製造方法 | |
KR0171016B1 (ko) | 반도체 소자의 금속배선방법 | |
KR100661372B1 (ko) | Mim 캐패시터를 구비한 반도체 소자 및 그 제조방법 | |
TW423139B (en) | Method for forming barrier layer on copper surface | |
TW463305B (en) | Method for decreasing the RC delay time of conductor contact | |
KR19990003485A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
JPH04294531A (ja) | タングステン膜の形成方法 | |
KR950007028A (ko) | 반도체 소자의 금속배선 적층방법 | |
KR20000042470A (ko) | 반도체소자의 금속배선 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080918 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |