JPH04336643A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH04336643A JPH04336643A JP3107755A JP10775591A JPH04336643A JP H04336643 A JPH04336643 A JP H04336643A JP 3107755 A JP3107755 A JP 3107755A JP 10775591 A JP10775591 A JP 10775591A JP H04336643 A JPH04336643 A JP H04336643A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- storage device
- signal line
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 6
- 230000015654 memory Effects 0.000 abstract description 52
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、情報処理装置に関する
。
。
【０００２】
【従来の技術】従来の情報処理装置は、記憶装置（以後
、メモリと記す）のワード内の素子の一部が故障した場
合は、メモリを交換していた。
、メモリと記す）のワード内の素子の一部が故障した場
合は、メモリを交換していた。
【０００３】
【発明が解決しようとする課題】上述した従来の情報処
理装置は、メモリのワード内の素子が一部故障した場合
でも素子を有するメモリを交換するので、手間と無駄と
が生じるという問題点がある。
理装置は、メモリのワード内の素子が一部故障した場合
でも素子を有するメモリを交換するので、手間と無駄と
が生じるという問題点がある。
【０００４】
【課題を解決するための手段】本発明の情報処理装置は
、記憶装置からデータを読み出し、読み出したデータか
ら任意の条件を判断する手段を有する情報処理装置にお
いて、データを記憶する第１の記憶装置と、前記第１の
記憶装置の各ワードの故障情報を保持する第２の記憶装
置と、前記第１の記憶装置から指定されたアドレスのデ
ータを読出し、前記データに故障があるか否かを判断し
、故障があった場合は前記第２の記憶装置の第１の記憶
装置の故障が有るアドレスと同じアドレスに故障が有る
ことを書き込む手段と、前記第１の記憶装置から指定さ
れたアドレスのデータと前記第２の記憶装置から第１の
記憶装置の故障情報とを読み出し、第１の記憶装置から
読み出されたデータが前記任意の条件を満たすと判断し
、第２の記憶装置から第１の記憶装置の故障情報が故障
でないというデータを示していたら有効信号を出力する
手段とを有している。
、記憶装置からデータを読み出し、読み出したデータか
ら任意の条件を判断する手段を有する情報処理装置にお
いて、データを記憶する第１の記憶装置と、前記第１の
記憶装置の各ワードの故障情報を保持する第２の記憶装
置と、前記第１の記憶装置から指定されたアドレスのデ
ータを読出し、前記データに故障があるか否かを判断し
、故障があった場合は前記第２の記憶装置の第１の記憶
装置の故障が有るアドレスと同じアドレスに故障が有る
ことを書き込む手段と、前記第１の記憶装置から指定さ
れたアドレスのデータと前記第２の記憶装置から第１の
記憶装置の故障情報とを読み出し、第１の記憶装置から
読み出されたデータが前記任意の条件を満たすと判断し
、第２の記憶装置から第１の記憶装置の故障情報が故障
でないというデータを示していたら有効信号を出力する
手段とを有している。
【０００５】
【実施例】本発明について図面を参照して説明する。図
１は、本発明の一実施例のブロック図である。同実施例
は、パリティ付データを記憶してリード／ライト制御さ
れるメモリ１と、メモリ１と同じワード数から構成され
メモリ１の各ワードの故障情報を保持するメモリ２と、
メモリ１およびメモリ２のリード／ライト制御を行うメ
モリ制御装置３と、メモリ１から読み出されたデータと
メモリ２から読み出された故障情報とを比較する判定器
４とから構成されている。
１は、本発明の一実施例のブロック図である。同実施例
は、パリティ付データを記憶してリード／ライト制御さ
れるメモリ１と、メモリ１と同じワード数から構成され
メモリ１の各ワードの故障情報を保持するメモリ２と、
メモリ１およびメモリ２のリード／ライト制御を行うメ
モリ制御装置３と、メモリ１から読み出されたデータと
メモリ２から読み出された故障情報とを比較する判定器
４とから構成されている。
【０００６】次に、同実施例の動作に関して説明する。
メモリ１のアドレスには判定器４に与えられた条件を満
たさないデータが記憶されており、メモリ２のアドレス
には「故障でない」という情報が入っていると仮定する
。通常の動作では、メモリ制御装置３により信号線１０
２，１０３を介してメモリ１およびメモリ２のリードア
ドレスが指定される。それにより、メモリ１から判定器
４の条件を満たさないデータが、信号線１０２を介して
読み出され、メモリ２から「故障でない」という情報が
信号線１０３を介して読み出される。それらのデータは
、判定器４に入力され、判定器４はメモリ１のアドレス
のデータが条件を満たさないと判定し、信号線１０５を
介して「条件不一致」信号を出力する。
たさないデータが記憶されており、メモリ２のアドレス
には「故障でない」という情報が入っていると仮定する
。通常の動作では、メモリ制御装置３により信号線１０
２，１０３を介してメモリ１およびメモリ２のリードア
ドレスが指定される。それにより、メモリ１から判定器
４の条件を満たさないデータが、信号線１０２を介して
読み出され、メモリ２から「故障でない」という情報が
信号線１０３を介して読み出される。それらのデータは
、判定器４に入力され、判定器４はメモリ１のアドレス
のデータが条件を満たさないと判定し、信号線１０５を
介して「条件不一致」信号を出力する。
【０００７】次に、メモリ１のアドレスのある素子が１
ビット故障し、本来判定器４の条件を満たさないデータ
が、条件を満たすデータに化けてしまった場合について
説明する。メモリ制御装置３により、メモリ１およびメ
モリ２のリードアドレスが信号線１０１，１０６を介し
て指定される。メモリ制御装置３は、メモリ１から信号
線１０２を介して読み出されたデータが、メモリ制御装
置３によりパリティエラーであることが発見される。メ
モリ１のアドレスにパリティエラーが発生したことが判
ると、信号線１０３を介してメモリ２のアドレスに「故
障である」という情報を書き込む。これと同時に判定器
４はパリティエラーであるということを信号線１０４を
介してメモリ制御装置３から受取り、信号線１０５を介
して「条件不一致」信号を出力する。
ビット故障し、本来判定器４の条件を満たさないデータ
が、条件を満たすデータに化けてしまった場合について
説明する。メモリ制御装置３により、メモリ１およびメ
モリ２のリードアドレスが信号線１０１，１０６を介し
て指定される。メモリ制御装置３は、メモリ１から信号
線１０２を介して読み出されたデータが、メモリ制御装
置３によりパリティエラーであることが発見される。メ
モリ１のアドレスにパリティエラーが発生したことが判
ると、信号線１０３を介してメモリ２のアドレスに「故
障である」という情報を書き込む。これと同時に判定器
４はパリティエラーであるということを信号線１０４を
介してメモリ制御装置３から受取り、信号線１０５を介
して「条件不一致」信号を出力する。
【０００８】以上の動作により、メモリ２のアドレスに
故障情報が書き込まれると、それ以降のアドレスのリー
ドは次のようになる。メモリ制御装置３により、信号線
１０１，１０６を介してメモリ１およびメモリ２のリー
ドアドレスが指定され、メモリ１から判定器４の条件を
満たさないが、故障により条件を満たすデータに化けて
しまっているデータ（以後、化けデータと記す）が、信
号線１０２を介して読み出され、またメモリ２から故障
情報が信号線１０３を介して判定器４に読み出される。 判定器４は、メモリ１から読み出されたデータが条件を
満たすと判断するが、メモリ１のデータが故障であるこ
とがメモリ２の読み出しデータから判るため、「条件不
一致」信号を信号線１０５を介して出力する。
故障情報が書き込まれると、それ以降のアドレスのリー
ドは次のようになる。メモリ制御装置３により、信号線
１０１，１０６を介してメモリ１およびメモリ２のリー
ドアドレスが指定され、メモリ１から判定器４の条件を
満たさないが、故障により条件を満たすデータに化けて
しまっているデータ（以後、化けデータと記す）が、信
号線１０２を介して読み出され、またメモリ２から故障
情報が信号線１０３を介して判定器４に読み出される。 判定器４は、メモリ１から読み出されたデータが条件を
満たすと判断するが、メモリ１のデータが故障であるこ
とがメモリ２の読み出しデータから判るため、「条件不
一致」信号を信号線１０５を介して出力する。
【０００９】
【発明の効果】以上説明したように本発明は、メモリの
故障情報を設けることにより、メモリ素子の一部が故障
した場合でもメモリを取り換えなくても装置を使用し続
けることができる効果がある。
故障情報を設けることにより、メモリ素子の一部が故障
した場合でもメモリを取り換えなくても装置を使用し続
けることができる効果がある。
【図１】本発明の一実施例のブロック図である。
１，２ メモリ
３ メモリ制御装置
４ 判定器
１０１〜１０６ 信号線
Claims (1)
- 【請求項１】 記憶装置からデータを読み出し、読み
出したデータから任意の条件を判断する手段を有する情
報処理装置において、データを記憶する第１の記憶装置
と、前記第１の記憶装置の各ワードの故障情報を保持す
る第２の記憶装置と、前記第１の記憶装置から指定され
たアドレスのデータを読出し、前記データに故障がある
か否かを判断し、故障があった場合は前記第２の記憶装
置の第１の記憶装置の故障が有るアドレスと同じアドレ
スに故障が有ることを書き込む手段と、前記第１の記憶
装置から指定されたアドレスのデータと前記第２の記憶
装置から第１の記憶装置の故障情報とを読み出し、第１
の記憶装置から読み出されたデータが前記任意の条件を
満たすと判断し、第２の記憶装置から第１の記憶装置の
故障情報が故障でないというデータを示していたら有効
信号を出力する手段とを有することを特徴とする情報処
理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3107755A JPH04336643A (ja) | 1991-05-14 | 1991-05-14 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3107755A JPH04336643A (ja) | 1991-05-14 | 1991-05-14 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04336643A true JPH04336643A (ja) | 1992-11-24 |
Family
ID=14467160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3107755A Pending JPH04336643A (ja) | 1991-05-14 | 1991-05-14 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04336643A (ja) |
-
1991
- 1991-05-14 JP JP3107755A patent/JPH04336643A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7526709B2 (en) | Error detection and correction in a CAM | |
| KR20060133892A (ko) | 메모리 미러링 장치 및 방법 | |
| JPH1097471A (ja) | メモリデータのエラー訂正方法、及びエラー訂正方式 | |
| JPH04336643A (ja) | 情報処理装置 | |
| JPH04115340A (ja) | 二重化記憶回路 | |
| JPH05165734A (ja) | 主記憶装置の固定障害診断装置 | |
| JPS6357819B2 (ja) | ||
| JPH0528058A (ja) | メモリアドレスバス試験方式 | |
| JPH04341998A (ja) | メモリ回路 | |
| JPH02202655A (ja) | 記憶装置 | |
| JPH02196356A (ja) | 情報処理装置 | |
| JPH0553924A (ja) | 記憶装置の試験方式 | |
| JPH0216658A (ja) | 記憶装置 | |
| JPH05158810A (ja) | 誤り検出回路 | |
| JPS60549A (ja) | メモリ試験方式 | |
| JPH07248976A (ja) | 記憶制御装置 | |
| JPH02302855A (ja) | メモリ制御装置 | |
| JPH04369711A (ja) | 電子ディスクサブシステム | |
| JPH0528056A (ja) | メモリ装置 | |
| JPS6180342A (ja) | メモリ制御装置 | |
| JPH05324453A (ja) | 外部記憶装置の初期設定制御方式 | |
| JPH01302451A (ja) | マイクロプログラム制御装置 | |
| JPH0683718A (ja) | 障害検出回路 | |
| US20070033452A1 (en) | Method and circuit arrangement for detecting errors in a data record | |
| JPH05257823A (ja) | 情報処理装置 |