JPH02302855A - メモリ制御装置 - Google Patents
メモリ制御装置Info
- Publication number
- JPH02302855A JPH02302855A JP1124882A JP12488289A JPH02302855A JP H02302855 A JPH02302855 A JP H02302855A JP 1124882 A JP1124882 A JP 1124882A JP 12488289 A JP12488289 A JP 12488289A JP H02302855 A JPH02302855 A JP H02302855A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- write
- flip
- attribute
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims abstract description 87
- 238000001514 detection method Methods 0.000 claims description 8
- 238000000034 method Methods 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 1
- 239000003607 modifier Substances 0.000 description 1
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はメモリ制御方式に関し、特にメモリにデータを
書込むときに記憶保護を行うためのメモリ制御方式に関
する。
書込むときに記憶保護を行うためのメモリ制御方式に関
する。
従来技術
従来、この種のメモリ制御方式においては、メモリに格
納されているデータを保護する必要上書込みデータをい
ったんレジスタに取込んで、データなどに付加された修
飾子によりその書込みデータの属性の比較を行い、その
比較結果が正しいときにはじめてその書込みデータをメ
モリに書込むことができるようになっているのが一般的
である。
納されているデータを保護する必要上書込みデータをい
ったんレジスタに取込んで、データなどに付加された修
飾子によりその書込みデータの属性の比較を行い、その
比較結果が正しいときにはじめてその書込みデータをメ
モリに書込むことができるようになっているのが一般的
である。
このような従来のメモリ制御方式では、書込みデータを
いったんレジスタに取込んで、その書込みデータの比較
を行った後に改めてメモリに書込むため、書込みデータ
のメモリへの書込みが終了するまでの処理手順が複雑に
なり、書込みが終了するまでに時間がかかるとともに、
書込みデータをメモリから読出す必要がある場合にはそ
の書込みデータの属性の比較を行９てからメモリへの書
込みが終了するまで読出しを待つ必要があるという欠点
がある。
いったんレジスタに取込んで、その書込みデータの比較
を行った後に改めてメモリに書込むため、書込みデータ
のメモリへの書込みが終了するまでの処理手順が複雑に
なり、書込みが終了するまでに時間がかかるとともに、
書込みデータをメモリから読出す必要がある場合にはそ
の書込みデータの属性の比較を行９てからメモリへの書
込みが終了するまで読出しを待つ必要があるという欠点
がある。
発明の目的
本発明は上記のような従来のものの欠点を除去すべくな
されたもので、書込みデータをメモリに書込むときの処
理手順を簡単にし、処理時間を短縮することができるメ
モリ制御方式の提供を目的とする。
されたもので、書込みデータをメモリに書込むときの処
理手順を簡単にし、処理時間を短縮することができるメ
モリ制御方式の提供を目的とする。
発明の構成
本発明によるメモリ制御方式は、アドレスバスおよびデ
ータバスを共有する同一記憶容量の第１および第２のメ
モリと、前記第１および第２のメモリに対するデータの
書込み時に前記データの属性の正当性を検出する検出手
段と、前記第１のメモリに書込み指示を与えるとき、前
記第２のメモ１ りに読出し指示を与えるよう制御し、
前記検出手段の検出結果に応じて前記第１および第２の
メモリへの前記書込み指示および前記読出し指示を切換
える制御手段とを有し、前記制御手段の制御により前記
第１のメモリに前記データの書込みか行われ、前記検出
手段により前記データの属性の正当性が検出されたとき
、前記制御手段により前記第１および第２のメモリへの
前記書込み指示および前記読出し指示を切換えて、前記
第１のメモリに書込まれたデータを読出ずようにしたこ
とを特徴とする。
ータバスを共有する同一記憶容量の第１および第２のメ
モリと、前記第１および第２のメモリに対するデータの
書込み時に前記データの属性の正当性を検出する検出手
段と、前記第１のメモリに書込み指示を与えるとき、前
記第２のメモ１ りに読出し指示を与えるよう制御し、
前記検出手段の検出結果に応じて前記第１および第２の
メモリへの前記書込み指示および前記読出し指示を切換
える制御手段とを有し、前記制御手段の制御により前記
第１のメモリに前記データの書込みか行われ、前記検出
手段により前記データの属性の正当性が検出されたとき
、前記制御手段により前記第１および第２のメモリへの
前記書込み指示および前記読出し指示を切換えて、前記
第１のメモリに書込まれたデータを読出ずようにしたこ
とを特徴とする。
実施例
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例の構成を示すブロック図であ
る。図において、メモリ１，２はアドレスバス１００と
データバスＬｏｔとを共有し、その記憶容量は同一容量
である。
る。図において、メモリ１，２はアドレスバス１００と
データバスＬｏｔとを共有し、その記憶容量は同一容量
である。
属性比較器３はデータバスｌｏｔを介して人力されるメ
モリ１．２への書込みデータの属性を比較し、その比較
結果を信号線）０４を介してフリップフロップ回路４お
よび図示せぬ上位装置に出力する。
モリ１．２への書込みデータの属性を比較し、その比較
結果を信号線）０４を介してフリップフロップ回路４お
よび図示せぬ上位装置に出力する。
フリップフロップ回路４はアドレスバス１００を介して
入力されるアドレスと信号線１０４を介して入力される
属性比較器３からの比較結果とによりメモリ１，２の一
語毎に信号線１０５，１０８を介して読出しまたは書込
みを指示し、メモリ１に読出しを指示しているときには
メモリ２に書込みを指示し、属性比較器３からの比較結
果に応じてその指示を反転する。
入力されるアドレスと信号線１０４を介して入力される
属性比較器３からの比較結果とによりメモリ１，２の一
語毎に信号線１０５，１０８を介して読出しまたは書込
みを指示し、メモリ１に読出しを指示しているときには
メモリ２に書込みを指示し、属性比較器３からの比較結
果に応じてその指示を反転する。
選択器５はメモリ１，２各々からデータバス１０２．１
０３を介して入力される読出しデータのうちいずれか一
方を、信号線１０５を介して入力されるブリップフロッ
プ回路４からの指示に応じｔ選択し、該読出しデータを
データバス１０７を介して上位装置に送出する。
０３を介して入力される読出しデータのうちいずれか一
方を、信号線１０５を介して入力されるブリップフロッ
プ回路４からの指示に応じｔ選択し、該読出しデータを
データバス１０７を介して上位装置に送出する。
第２図は第１図のフリップフロップ回路４の構成を示す
ブロック図である。図において、フリップフロップ回路
４のアドレスデコーダ４１は属性結果を示す属性比較器
３からの比較結果が“１”、すなわち書込みデータの属
性が正しいときに、そのデータの書込みアドレスをデコ
ードし、該アトレスに対応するフリップフロップ４２−
ｉ（ｉ＝１゜２、・・・・・・、ｎ）の値をデータの書
込み完了と同時に反転する。
ブロック図である。図において、フリップフロップ回路
４のアドレスデコーダ４１は属性結果を示す属性比較器
３からの比較結果が“１”、すなわち書込みデータの属
性が正しいときに、そのデータの書込みアドレスをデコ
ードし、該アトレスに対応するフリップフロップ４２−
ｉ（ｉ＝１゜２、・・・・・・、ｎ）の値をデータの書
込み完了と同時に反転する。
フリッププロップ４２−１はアドレスバス１００を介し
て入力されるアドレスに１対１に対応しており、信号線
１１０−ｉを介して入力されるアドレスデコーダ４１か
らの値をセットし、その値を信号線１１１−ｉを介して
選択器４３に出力する。
て入力されるアドレスに１対１に対応しており、信号線
１１０−ｉを介して入力されるアドレスデコーダ４１か
らの値をセットし、その値を信号線１１１−ｉを介して
選択器４３に出力する。
選択器４３はアドレスバス１００を介して入力されるア
ドレスにより、信号線ｌＬｉ１を介して送られてくるフ
リップフロップ４２−１の値のうち該アドレスに対応す
るフリップフロップの値を選択し、そのフリップフロッ
プの値を信号線１０５を介してメモリ１と選択器５とイ
ンバータ４４とに夫々出力する。
ドレスにより、信号線ｌＬｉ１を介して送られてくるフ
リップフロップ４２−１の値のうち該アドレスに対応す
るフリップフロップの値を選択し、そのフリップフロッ
プの値を信号線１０５を介してメモリ１と選択器５とイ
ンバータ４４とに夫々出力する。
インバータ４４は選択器４３からの値を反転し、その反
転値を信号線１０６を介してメモリ２に送出する。
転値を信号線１０６を介してメモリ２に送出する。
これら第１図および第２図を用いて本発明の一実施例の
動作について説明する。
動作について説明する。
まず、初期状態設定のために、フリップフロップ回路４
がリセットされると、フリップフロップ回路４のフリッ
プフロップ４２−Ｉが夫々“０”となり、メモリ１はフ
リップフロップ回路４により読出しが指示され、メモリ
２はフリップフロップ回路４により書込みが指示される
とともに、選択回路５ではメモリ１からの読出しデータ
が選択される。
がリセットされると、フリップフロップ回路４のフリッ
プフロップ４２−Ｉが夫々“０”となり、メモリ１はフ
リップフロップ回路４により読出しが指示され、メモリ
２はフリップフロップ回路４により書込みが指示される
とともに、選択回路５ではメモリ１からの読出しデータ
が選択される。
尚、フリップフロップ回路４のリセットによりフリップ
フロップ４２−１の値が“１”となる場合には、メモリ
１に書込みが指示され、メモリ２に読出しが指示される
とともに、選択器５ではメモリ２からの読出しデータが
選択される。
フロップ４２−１の値が“１”となる場合には、メモリ
１に書込みが指示され、メモリ２に読出しが指示される
とともに、選択器５ではメモリ２からの読出しデータが
選択される。
この初期状態の設定の後に、アドレスバス１００および
データバス１０１を介して書込みアドレスおよび書込み
データが入力されると、フリップフロップ回路４により
書込みが指示されるメモリ２に１対して、該書込みアド
レスによって指定される番地に該書込みデータを書込む
動作が行われ、この書込み動作と並行して属性比較器３
により該書込みデータの属性の比較が行われる。
データバス１０１を介して書込みアドレスおよび書込み
データが入力されると、フリップフロップ回路４により
書込みが指示されるメモリ２に１対して、該書込みアド
レスによって指定される番地に該書込みデータを書込む
動作が行われ、この書込み動作と並行して属性比較器３
により該書込みデータの属性の比較が行われる。
属性比較器３での属性比較の結果、・該書込みデータの
属性が正しいと判定されると、該書込みデータの書込み
が完了するのと同時に、該書込みアドレスに対応するフ
リップフロ・ンプ回路４のフリップフロップ４２−１の
値が反転され、該書込みアドレスに対応するメモリ２の
一語が以後読出し状態になると同時、今まで読出し状態
であった該書込みアドレスに対応するメモリ１の一語が
以後書込み状態になる。
属性が正しいと判定されると、該書込みデータの書込み
が完了するのと同時に、該書込みアドレスに対応するフ
リップフロ・ンプ回路４のフリップフロップ４２−１の
値が反転され、該書込みアドレスに対応するメモリ２の
一語が以後読出し状態になると同時、今まで読出し状態
であった該書込みアドレスに対応するメモリ１の一語が
以後書込み状態になる。
その後に、この書込みアドレスと同一アドレスのデータ
を読出す場合には、選択器５がフリップフロップ回路４
の指示によりメモリ２からの読出しデータを選択するた
め、上述の動作によってメモリ２に書込まれたデータが
そのまま読出される。
を読出す場合には、選択器５がフリップフロップ回路４
の指示によりメモリ２からの読出しデータを選択するた
め、上述の動作によってメモリ２に書込まれたデータが
そのまま読出される。
また、この書込みアドレスと同一アドレスにデータの書
込みを行う場合には、上述の動作と同様に、フリップフ
ロップ回路４によって指示されるメモリ１の指定された
番地へのデータの書込み動作が行われ、この書込み動作
と並行して属性比較器３によりそのデータの属性の比較
が行われる。
込みを行う場合には、上述の動作と同様に、フリップフ
ロップ回路４によって指示されるメモリ１の指定された
番地へのデータの書込み動作が行われ、この書込み動作
と並行して属性比較器３によりそのデータの属性の比較
が行われる。
属性比較器３での属性比較の結果、そのデータの属性が
正しいと判定されると、そのデータの書込みが完了する
のと同時に、該アドレスに対応するフリップフロップ回
路４のフリップフロップ４２−ｉが反転される。
正しいと判定されると、そのデータの書込みが完了する
のと同時に、該アドレスに対応するフリップフロップ回
路４のフリップフロップ４２−ｉが反転される。
上述の制御はフリップフロップ回路４のフリップフロッ
プ４２−１を用いて、メモリ１．２各々の一語毎に行わ
れる。
プ４２−１を用いて、メモリ１．２各々の一語毎に行わ
れる。
属性比較器３での属性比較の結果により、そのデータの
属性が正しくないと判定されると、そのデータはフリッ
プフロップ回路４によって指示されたメモリに書込まれ
てしまうが、属性比較器３からの比較結果が０”となる
ので、フリップフロップ回路４のフリップフロップ４２
−１は反転されないため、読出し状態にあるメモリのデ
ータを破壊することはなく、データの保護が正常に行わ
れる。
属性が正しくないと判定されると、そのデータはフリッ
プフロップ回路４によって指示されたメモリに書込まれ
てしまうが、属性比較器３からの比較結果が０”となる
ので、フリップフロップ回路４のフリップフロップ４２
−１は反転されないため、読出し状態にあるメモリのデ
ータを破壊することはなく、データの保護が正常に行わ
れる。
この場合には、属性比較器３の比較結果、すなわち書込
みデータの属性が正しくなかったことを−９＝ 上位装置に報告することにより、上位装置は属性不正の
誤りを検出することができる。
みデータの属性が正しくなかったことを−９＝ 上位装置に報告することにより、上位装置は属性不正の
誤りを検出することができる。
このように、アドレスバス１００およびデータバス１０
１を共有し、同一記憶容量を有するメモリ１゜２におい
て、メモリ１に対してデータの書込みが行われるときに
、そのデータの属性の正当性を属性比較器３によって検
出し、その検出結果によりそのデータの属性の正当性が
検出されたとき、フリップフロップ回路４の指示により
メモリ］の書込み状態を読出し状態とし、メモリ２の読
出し状態を書込み状態としてメモリ１に書込まれたデー
タを読出し可能とするようにすることによって、メモリ
１，２の一語毎に読出しメモリまたは書込みメモリとし
て交互に使用することができる。
１を共有し、同一記憶容量を有するメモリ１゜２におい
て、メモリ１に対してデータの書込みが行われるときに
、そのデータの属性の正当性を属性比較器３によって検
出し、その検出結果によりそのデータの属性の正当性が
検出されたとき、フリップフロップ回路４の指示により
メモリ］の書込み状態を読出し状態とし、メモリ２の読
出し状態を書込み状態としてメモリ１に書込まれたデー
タを読出し可能とするようにすることによって、メモリ
１，２の一語毎に読出しメモリまたは書込みメモリとし
て交互に使用することができる。
よって、メモリ１，２に対するデータの書込みにおいて
記憶保護を正常かつ筒中に行うことができる。
記憶保護を正常かつ筒中に行うことができる。
また、データの書込みと並行して該データの属性の比較
が属性比較器３によって行われるので、メモリ１．２へ
のデータの書込みが終了するまでの処理手順を簡単にす
ることができ、処理時間を大幅に短縮することができる
。
が属性比較器３によって行われるので、メモリ１．２へ
のデータの書込みが終了するまでの処理手順を簡単にす
ることができ、処理時間を大幅に短縮することができる
。
さらに、データの書込みと並行して行われる該データの
属性の比較の結果、属性の正当性が検出されれば、メモ
リ１，２は該データの書込み完了と同時に読出し状態と
されるので、書込まれるデータのメモリ１，２からの読
出しを従来のように属性の比較の後に行われるデータの
書込みが終了するまで待つといったことなく行うことが
できる。
属性の比較の結果、属性の正当性が検出されれば、メモ
リ１，２は該データの書込み完了と同時に読出し状態と
されるので、書込まれるデータのメモリ１，２からの読
出しを従来のように属性の比較の後に行われるデータの
書込みが終了するまで待つといったことなく行うことが
できる。
発明の詳細
な説明したように本発明によれば、アドレスバスおよび
データバスを共有し、同一記憶容量を有する第１および
第２のメモリにおいて、第１のメモリに対してデータの
書込みが行われるときにそのデータの属性の正当性を検
出し、その結果そのデータの属性の正当性が検出された
とき、第１のメモリへの書込み指示と第２のメモリへの
読出１し指示とを切換えて第１のメモリに書込まれたデ
ータを読出すようにすることによって、書込みデータを
メモリに書込むときの処理手順を簡単にし、＝ １１− 処理時間を短縮することかできるという効果がある。
データバスを共有し、同一記憶容量を有する第１および
第２のメモリにおいて、第１のメモリに対してデータの
書込みが行われるときにそのデータの属性の正当性を検
出し、その結果そのデータの属性の正当性が検出された
とき、第１のメモリへの書込み指示と第２のメモリへの
読出１し指示とを切換えて第１のメモリに書込まれたデ
ータを読出すようにすることによって、書込みデータを
メモリに書込むときの処理手順を簡単にし、＝ １１− 処理時間を短縮することかできるという効果がある。
第１図は本発明の一実施例の構成を示すブロック図、第
２図は第１図のフリップフロップ回路の構成を示すブロ
ック図である。 主要部分の符号の説明 １．２・・・・・・メモリ ３・・・・・・属性比較器 ４・・・・・・フリップフロップ回路 ５・・・・・・選択器 ４１・・・・・アドレスデコーダ ４２−１〜４２−ｎ・・・・・・フリップフロップ４３
・・・・・・選択器 ４４・・・・・・インバータ
２図は第１図のフリップフロップ回路の構成を示すブロ
ック図である。 主要部分の符号の説明 １．２・・・・・・メモリ ３・・・・・・属性比較器 ４・・・・・・フリップフロップ回路 ５・・・・・・選択器 ４１・・・・・アドレスデコーダ ４２−１〜４２−ｎ・・・・・・フリップフロップ４３
・・・・・・選択器 ４４・・・・・・インバータ
Claims (1)
- （１）アドレスバスおよびデータバスを共有する同一記
憶容量の第１および第２のメモリと、前記第１および第
２のメモリに対するデータの書込み時に前記データの属
性の正当性を検出する検出手段と、前記第１のメモリに
書込み指示を与えるとき、前記第２のメモリに読出し指
示を与えるよう制御し、前記検出手段の検出結果に応じ
て前記第１および第２のメモリへの前記書込み指示およ
び前記読出し指示を切換える制御手段とを有し、前記制
御手段の制御により前記第１のメモリに前記データの書
込みが行われ、前記検出手段により前記データの属性の
正当性が検出されたとき、前記制御手段により前記第１
および第２のメモリへの前記書込み指示および前記読出
し指示を切換えて、前記第１のメモリに書込まれたデー
タを読出すようにしたことを特徴とするメモリ制御方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1124882A JP2600376B2 (ja) | 1989-05-18 | 1989-05-18 | メモリ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1124882A JP2600376B2 (ja) | 1989-05-18 | 1989-05-18 | メモリ制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02302855A true JPH02302855A (ja) | 1990-12-14 |
| JP2600376B2 JP2600376B2 (ja) | 1997-04-16 |
Family
ID=14896431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1124882A Expired - Lifetime JP2600376B2 (ja) | 1989-05-18 | 1989-05-18 | メモリ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2600376B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106354745A (zh) * | 2015-07-13 | 2017-01-25 | 三星电子株式会社 | 用于提供计算机装置的接口的方法和计算机装置 |
| US11461010B2 (en) | 2015-07-13 | 2022-10-04 | Samsung Electronics Co., Ltd. | Data property-based data placement in a nonvolatile memory device |
-
1989
- 1989-05-18 JP JP1124882A patent/JP2600376B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106354745A (zh) * | 2015-07-13 | 2017-01-25 | 三星电子株式会社 | 用于提供计算机装置的接口的方法和计算机装置 |
| US11249951B2 (en) | 2015-07-13 | 2022-02-15 | Samsung Electronics Co., Ltd. | Heuristic interface for enabling a computer device to utilize data property-based data placement inside a nonvolatile memory device |
| US11461010B2 (en) | 2015-07-13 | 2022-10-04 | Samsung Electronics Co., Ltd. | Data property-based data placement in a nonvolatile memory device |
| US11989160B2 (en) | 2015-07-13 | 2024-05-21 | Samsung Electronics Co., Ltd. | Heuristic interface for enabling a computer device to utilize data property-based data placement inside a nonvolatile memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2600376B2 (ja) | 1997-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4163280A (en) | Address management system | |
| JPH0652070A (ja) | 集積回路のデータ保護装置およびデータ保護方法 | |
| JPH02302855A (ja) | メモリ制御装置 | |
| JP2751822B2 (ja) | Ｆｉｆｏメモリ装置のメモリ制御方法 | |
| JPH0316655B2 (ja) | ||
| JPH05165734A (ja) | 主記憶装置の固定障害診断装置 | |
| JPH04115340A (ja) | 二重化記憶回路 | |
| JPS6041766B2 (ja) | マイクロプログラム制御装置 | |
| JPH0612270A (ja) | テスト回路 | |
| JPH0743668B2 (ja) | アクセス制御装置 | |
| JPH0528056A (ja) | メモリ装置 | |
| JPH02297235A (ja) | メモリデータ保護回路 | |
| JP2573679B2 (ja) | 半導体記憶装置 | |
| JPH0561777A (ja) | 記憶制御回路 | |
| JPS60549A (ja) | メモリ試験方式 | |
| JPH0341538A (ja) | 主記憶装置 | |
| JPH03105630A (ja) | エラー訂正システム | |
| JPS6288198A (ja) | 記憶装置 | |
| JPH06175968A (ja) | 自然画メモリ間ｄｍａ方式 | |
| JPS6325379B2 (ja) | ||
| JPH0336650A (ja) | メモリ保護方式 | |
| JPH04241296A (ja) | メモリ初期化方式 | |
| JPS58192123A (ja) | 入出力デ−タ転送制御装置 | |
| JPH0793243A (ja) | チャネル装置 | |
| JPS59116998A (ja) | 主記憶装置の障害検知方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080129 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100129 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100129 Year of fee payment: 13 |