JPH02205054A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体装置に適用して有効な技術に関するも
ので、例えば、マイクロ波信号により動作を行う半導体
装置に利用して有効な技術に関するものである。

［従来の技術］ 従来、ＩＣを封止するパッケージ内外の電気的信号（所
謂低周波信号）のやり取りは、該パッケージから突出す
る複数のピン（アウターリード）を介して行われ、この
ピンを介してパッケージ内に伝送された電気的信号は、
前記ピンに電気的に接続される伝送路（インナーリード
）を介してＩＣ内に伝送されるようになっている。

ここで、近年においては、通信用のＩＣ等においてマイ
クロ波信号（Ｇ　Ｈｚ単位）が使用されるようになって
きている。このマイクロ波信号の波長は従来の低周波信
号に比べて非常に短く、しかもこのマイクロ波信号は該
マイクロ波信号の波長に比べて長い配線長を有する伝送
路（インナーリード）中を伝送されるので、従って、こ
の伝送路において該マイクロ波信号の反射減衰等の現象
が発生し、波形が乱れてしまうという問題点が生じてい
る。

そこで、最近においては、上記伝送路の研ぐ異ンビーダ
ンスをＩＣ内の負荷インピーダンスに一致させる所謂イ
ンピーダンス整合をとるようにして、上記問題点に対処
していた。

このインピーダンス整合については、例えば、昭和６０
年１１月１日に日経マグロウヒル社から発行された「日
経マイクロデバイス」第１１１頁〜第１１７頁に記載さ
れている。

このインピーダンス整合を取るように構成された伝送路
の一例を示したのが第７図、第８図である。

第７図は所謂マイクロストリップライン、第８図は所謂
ストリップラインと称されるもので、符号１はマイクロ
波信号の伝送路を、２は誘電体を、３は基準電位（グラ
ンド電位）をそれぞれ示しており、両者共、伝送路１の
幅、厚さ、誘電体２の誘電率、厚さ等を変化させること
により伝送路１の特性インピーダンスをＩＣ内の負荷イ
ンピーダンスに一致させようとするものである。

［発明が解決しようとする課題］ しかしながら、上記マイクロストリップライン、ストリ
ップラインにおいては以下の問題点がある。

すなわち、上記伝送路１同士がある一定間隔以内に接近
してくるとインピーダンス値が設計値と一致しなくなり
、インピーダンスマツチングの設計が非常に難しくなっ
てしまうという問題である。

しかも、上記伝送路１同士がある一定間隔以内に近接し
てくると、伝送路１間においてクロストークノイズが発
生し、所謂アイソレーション特性が劣化するという問題
も生じる。

これら問題点は、最近の半導体装置の傾向としてパッケ
ージが多ピン化、すなわち伝送路が多本数化してきてお
り、しかも該半導体装置を高集積化するという要請から
上記伝送路１同士をかなり接近させなければならないの
で、極めて顕著となってきている。

ここで、上記問題点を回避するものとして、上記平面的
に並べられた伝送路１の間に基準電位線（グランド電位
線）を介在させるようにしてインピーダンス整合を取る
と共に、クロストークを防止するようにした半導体装置
が知られている。

しかしながら、この半導体装置においては、伝送路１が
平面的に並べられているために、高集積化が今−歩図れ
ず、しかも、伝送路が長くなってしまうことから伝送路
の所謂伝送特性が劣化してしまうという問題点がある。

また、第９図に示されるように、電話線等に利用されて
いる同軸ケーブル状に伝送路１の周囲を誘電体２を介し
て基準電位線（グランド電位線）３で囲むタイプも知ら
れている。これは、伝送路１を基準電位線３で完全に囲
むことからインピーダンス整合設計の簡易化及びクロス
トークの防止が図れることになるが、製造が難しく、半
導体ＩＣ用パッケージの配線としての実現性が乏しいと
いった問題点がある。

本発明は係る問題点に鑑みなされたものであって、イン
ピーダンス整合の設計が比較的簡易にできると共に、ア
イソレーション特性、伝送特性に優れ、しかも製造が容
易で、高集積化の図れる半導体装置を提供することを目
的としている。

［課題を解決するための手段］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。

すなわち、マイクロ波を伝送する伝送路を積層化すると
共に、該伝送路の上下左右方向に基準電位を有する配線
を離間配置したものである。

［作用］ 上記した手段によれば、マイクロ波を伝送する伝送路を
積層化すると共に、該伝送路の上下左右方向に基準電位
を有する配線を離間配置するようにしたので、基準電位
を有する配線が、隣接する伝送路間のクロストークノイ
ズを抑えることができるという作用によりアイソレーシ
ョン特性を劣化させることなく伝送路を近接配置でき、
しかも伝送路が立体的に積層されるという作用により配
線密度が向上されると共に伝送路の配線長を短くでき、
従って、アイソレーション特性、伝送特性に優れ、高集
積化の図られた半導体装置を提供するという上記目的が
達成されることになる。

また、伝送路同士の間に基準電位を有する配線が配置さ
れるという作用により、伝送路同士を近接させた場合に
おけるインピーダンス整合の設計を簡易にできるという
上記目的が達成されることになる。

また、その構成は上記のように極めて簡易であるので、
上記半導体装置を容易に製造できるという上記目的が達
成されることになる。

［実施例］ 以下、本発明の実施例を図面を参照しながら説明する。

第１図乃至第４図には本発明に係る半導体装置の第１実
施例が示されている。その概要を説明すれば次のとおり
である。

第４図は光通信、コンピュータ用に使用される超高速半
導体装置の縦断面図である。

同図において、この半導体装置の外郭はパッケージ部分
と、該パッケージから突出する５０本以上のピン（アウ
ターリード）３６とにより構成されている。パッケージ
部分は上部を形成するキャップ３４と、側部を形成する
積層セラミック（アルミナ）１２とにより封止された状
態になっており、この積層セラミック（アルミナ）１２
間には上記ピン（アウターリード）３６にそれぞれ接続
される伝送路（インナーリード）１１が形成されている
（詳しくは後述）。

上記パッケージ内にはＩＣベース３１に載置されるＩＣ
チップ３０が配置されている。このＩＣチップ３０上に
はポンディングパッド３２が多数形成されており、ポン
ディングパッド３２にはボンディングワイヤ３３の一端
が、このボンディングワイヤ３３の他端側には上記伝送
路（インナーリード）１１のパッケージ内端部がそれぞ
れ接続されている。この伝送路（インナーリード）１１
は、上記ピン（アウターリード）３６とＩＣチップ３０
との間におけるマイクロ波信号の伝送を行なうためのも
ので、本実施例においては約１０ＧＨｚのマイクロ波信
号を伝送するようになっている。

この伝送路（インナーリード）１１はタングステンより
なり、第１図に示されるように、アルミナよりなる誘電
体１２上に並列的にそれぞれ配置され，互いに一定間隔
を持って離間配置されている。この伝送路（インナーリ
ード）１１間士の間の中央には基準電位を有するタング
ステンよりなる配線（グランド線）１５がそれぞれ配置
されている。上記伝送路（インナーリード）１１及びグ
ランド線１５がプリントされた誘電体１２は階層状に積
層されており（本実施例においては２段）、上段の伝送
路（インナーリード）１１の真下にはグランド線１５が
、また上段のグランド線１５の真下には伝送路１１がそ
れぞれ配置される位置関係となるように積層されている
。これら積層部位の上下面には、基準電位層１３が形成
されており、従って、マイクロ波信号を伝送する伝送路
（インナーリード）１１の上下左右方向には基準電位部
分が離間配置された状態となっている。

上記各配線１１、１３、１５及び誘電体１２は、例えば
グリーンシート積層法等の周知の製造法により形成され
る。

なお、第４図における右半分は第１図のＣ−Ｃ矢視図、
左半分はＤ−Ｄ矢視図である。

このように、本実施例においては、伝送路（インナーリ
ード）１１の上下左右方向に基準電位部位（グランド線
１５、基準電位層１３）を離間配置しているので、伝送
路（インナーリード）１１間士を近接させた場合におけ
るインピーダンス整合の設計が非常に簡易にできる。

また、このように、伝送路（インナーリード）１１を該
伝送路（インナーリード）１１の上下左右方向に配置さ
れる基準電位部位によりシールドするようにしているの
で、伝送路１１同士を近接させても伝送路１１間のクロ
ストークノイズを抑えることができる。すなわち、アイ
ソレーション特性を劣化させることなく伝送路を近接配
置できる。因に、上述の如く構成すると、第９図で説明
した伝送路周囲を完全に基準電位部分で囲む場合と略同
様な機能を発揮することができる。

上記伝送路（インナーリード）１１は、第２図、第３図
にそれぞれ示されるように、直接ピン（アウターリード
）３６にそれぞれ接続されており、一方グランド線１５
及び基準電位層１３は、第２図乃至第４図に示されるよ
うに、パッケージ内においてスルーホール１９を介して
一括してグランド部分（基準電位部分）１７に短絡して
いる。すなわち、このグランド線１５は１本１本パッケ
ージ外に引き出されずにパッケージ内において一括して
グランド部分（基準電位部分）１７に短絡しており、従
って、パッケージ外に引き出されるビン数はＩＣ動作に
必要な伝送路（インナーリード）１１の数だけであり、
不必要なピン数の増大はなく、伝送路（インナーリード
）１１の近接配置化、積層化と相俟ってさらに高集積化
が図られるようになっている。

因に、上記伝送路１１の特性インピーダンス値は５０Ω
であり、このインピーダンス値となるように種々のパラ
メータが決定されている。

すなわち、グランド線１５及び伝送路１１の厚さＭ、Ｎ
をそれぞれ０．０２５ｍｍに、グランド線１５及び伝送
路１１の＠Ｘをそれぞれ０゜２ｍｍに、グランド線１５
と伝送路１１との間の距離Ｙを０．１５ｍｍに、誘電体
１２の厚さＬを０．３ｍｍにそれぞれ設定することによ
り伝送路１１の特性インピーダンス値を５０Ωとしてい
る。

なお、図が煩雑になるのを避けるために、第１図の矢視
部分は、第２図及び第３図においては断面部分のみに示
しである。

このように構成される半導体装置によれば次のような効
果を得ることができる。

すなわち、マイクロ波を伝送する伝送路（インナーリー
ド）１１を積層化すると共に、該伝送路（インナーリー
ド）１１の上下左右方向に基準電位部位（グランド線１
５、基準電位層１３）を離間配置するようにしたので、
基準電位部位（グランド線１５、基準電位層１３）が、
隣接する伝送路１１間のクロストークノイズを抑えるこ
とができるという作用によりアイソレーション特性を劣
化させることなく伝送路１１を近接配置でき、しかも伝
送路１１が立体的に積層されるという作用により配線密
度が向上されると共に伝送路の配線長を短くできる。

また、伝送路１１同士の間に基準電位を有する配線が配
置されるという作用により、伝送路同士を近接させた場
合におけるインピーダンス整合の設計を簡易にでき、従
って、伝送路の特性インピーダンスを所望の値（本実施
例においては５０Ω）に容易に設計できる。

また、その構成は、第９図に示されるような同軸ケーブ
ル状に伝送路１の周囲を誘電体２を介して基準電位線（
グランド電位線）３で囲むタイプに比べて極めて簡易で
あるので、上記半導体装置の製造は容易である。

第５図には本発明に係る半導体装置の第２実施例の要部
が示されている。

この第２実施例の半導体装置が第１実施例のそれと違う
点は、伝送路（インナーリード）１１、グランド線１５
及び誘電体１２よりなる積層部位の上下面に形成される
基準電位層１３を、基準電位を有する配線（グランド線
）２３に代えた点である。このグランド線２３は勿論伝
送路（インナーリード）１１の真上または真下に来るよ
うに配置されている。

このように構成されても、マイクロ波信号を伝送する伝
送路（インナーリード）１１の上下左右方向に基準電位
部分が離間配置されることには変わりないので、第１実
施例と同様な効果が発揮されるというのはいうまでもな
い。

第６図には本発明に係る半導体装置の第３実施例の要部
が示されている。

この半導体装置は、ピン（アウターリード）３６がＩＣ
ベース３１の底面から多数突出する所謂ピングリッドア
レイタイプのものであり、伝送路（インナーリード）４
１も同様にＩＣベース３１の底面に向かって延びている
ものである。第６図は、このＩＣベース３１の底面に向
かって延在する伝送路（インナーリード）４１の横断面
図（ＩＣベース３１の底面に並行な面で切断した図）で
あり、伝送路（インナーリード）４１及びグランド線４
３は、製造しやすいように誘電体（アルミナ）４２を円
形にくり抜いた中に充填されている。

このように構成されても、マイクロ波信号を伝送する伝
送路（インナーリード）４１の上下左右方向に基準電位
部分が離間配置されることには変わりないので、第１実
施例と同様な効果が発揮されるというのはいうまでもな
い。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。

例えば、上記実施例おいては、伝送路をインナーリード
としているが、インナーリードに限定されるものではな
く、ＩＣ内部のマイクロ波信号伝送路に対しても適用可
能である。

また、上記実施例においては、インピーダンス整合値を
５０Ωにしているが、５０Ωに限定されるものではなく
、インピーダンス値を決定するパラメータＭ、Ｎ、Ｘ、
Ｙ、Ｌも上記値に限定されるものではない。また、マイ
クロ波信号の周波数も約１０ＧＨｚに限定されるもので
はない。

また、上記実施例においては、伝送路（インナーリード
）及びグランド線がプリントされた誘電体は２段に積層
されているが２段以上に積層することも可能である。そ
の場合には上記実施例と同様に、伝送路の上下左右方向
に基準電位を有する配線が離間配置されるよう積層しな
ければならないというのはいうまでもない。

なお、本発明は数ＧＨｚ以上のマイクロ波信号により動
作する高速ＩＣ用の多ピンパツケージに適用するのが特
に有効である。

［発明の効果］ 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。

すなわち、マイクロ波を伝送する伝送路を積層化すると
共に、該伝送路の上下左右方向に基準電位を有する配線
を離間配置するようにしたので、基準電位を有する配線
が、隣接する伝送路間のクロストークノイズを抑えるこ
とができることとなり、アイソレーション特性を劣化さ
せることなく伝送路を近接配置でき、しかも伝送路が立
体的に積層されることから、配線密度が向上されると共
に伝送路の配線長を短くできる。その結果、アイソレー
ション特性、伝送特性に優れ、高集積化の図られた半導
体装置となる。

また、伝送路同士の間に基準電位を有する配線が配置さ
れるので、伝送路同士を近接させた場合におけるインピ
ーダンス整合の設計を簡易にすることが可能となる また、その構成は上記のように極めて簡易であるので、
上記半導体装置を容易に製造することが可能となる。

【図面の簡単な説明】 第１図は本発明に係る半導体装置の第１実施例の要部の
縦断面図、 第２図は同上装置のＡ−Ａ矢視図、 第３図は同上装置のＢ−Ｂ矢視図、 第４図は第１図の縦断面図、 第５図は本発明に係る半導体装置の第２実施例の要部の
縦断面図、 第６図は本発明に係る半導体装置の第３実施例の要部の
横断面図、 第７図乃至第９図は従来技術に係る半導体装置の要部の
各斜視図である。 １１．４１・・・・伝送路、 １３゜ １５゜ ２３゜ ４３・・・・基準電位を有する配線。 ３６・・・・ピ ン。 しく　しの ば） 手続補正帯 （自発） １、事件の表示 平成　１手持許願第２４５７６号 ２、発明の名称 半導体装置 ３、補正をする者 事件との関係　　特許出願人 住　所　〒１０１東京都千代田区神田駿河台四丁目６番
地名称（５１０）株式会社日立製作所 ４、代理人 居　所　　〒１６２東京都新宿区市谷本村町３番２０号
６、補正の内容

Claims (3)

【特許請求の範囲】
1. １．パッケージから突出する複数のピンを有し、このピ
   ンを介して該パッケージ内へのマイクロ波信号の授受を
   行うと共に、このパッケージ内の該マイクロ波信号の伝
   送を前記ピンに電気的に接続される伝送路によりそれぞ
   れ行うようにした半導体装置において、前記伝送路を積
   層化すると共に、該伝送路の上下左右方向に基準電位を
   有する配線を離間配置したことを特徴とする半導体装置
   。
2. ２．前記伝送路と前記基準電位を有する配線との間には
   アルミナが介在していることを特徴とする特許請求の範
   囲第１項記載の半導体装置。
3. ３．前記基準電位を有する配線は前記パッケージ内にお
   いて一括して基準電位に短絡していることを特徴とする
   特許請求の範囲第１項または第２項記載の半導体装置。