JP6491080B2 - 多層配線基板 - Google Patents
多層配線基板 Download PDFInfo
- Publication number
- JP6491080B2 JP6491080B2 JP2015237674A JP2015237674A JP6491080B2 JP 6491080 B2 JP6491080 B2 JP 6491080B2 JP 2015237674 A JP2015237674 A JP 2015237674A JP 2015237674 A JP2015237674 A JP 2015237674A JP 6491080 B2 JP6491080 B2 JP 6491080B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- signal line
- multilayer wiring
- substrate
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
図12は、RF−VIAを用いた上面実装型パッケージの断面図である。ここでは、セラミック多層基板からなる多層配線基板の基板上面にICチップを上面実装して、基板上面に形成されている上面線路とICチップとをワイヤボンディングで接続し、これらICチップおよびワイヤボンディングを蓋部により覆う構成となっている。
したがって、この底面線路を基板底面のリードピンと接続すれば、底面線路、信号VIA、上面線路を介して、リードピンとICチップとが接続されることになり、上面実装型パッケージの外部とICチップとの間で高周波信号をやり取りすることが可能となる。
まず、図1および図2を参照して、本発明の一実施の形態にかかる多層配線基板10について説明する。図1は、本発明の一実施の形態にかかる多層配線基板の平面図である。図2は、図1のA−A断面図である。図3は、ノッチ部を示す平面図である。
シミュレーション手法:有限要素法/HFSS
セラミック材料:アルミナ(Al2O3)
セラミック誘電率:εr1=9.8
セラミック誘電正接:tanδ=0.006
セラミック積層数:8
セラミック厚:0.254mm
信号VIA高さ:2.032mm(=0.254mm×8層分)
Auメタル厚:0.001mm
信号線路パラメータ(特性インピーダンスZo=50Ω)
信号線路幅L=0.1mm
信号線路−GNDギャップS=0.05mm
ノッチ部誘電率:εr2=100(>εr1)
ノッチ部誘電正接:tanδ=0.006
また、図5によれば、周波数領域のほぼ全般にわたって、特性33の反射量のほうが特性32と比べて小さくなっており、上面ノッチ部23Aおよび底面ノッチ部23Bを形成することにより接合部で発生する反射量を削減できていることがわかる。
したがって、ノッチ部23の形状・面積・誘電率は、独立して制御することができ、結果として、これらパラメータにより高周波特性を任意に調整することが可能となる。
このように、本実施の形態は、多層配線基板10を構成する基板部材より高い誘電率を持つ誘電体からなり、アンチパッド領域14のうち上面線路11Aまたは底面線路11Bからなる信号線路11の両脇位置に、信号線路11を挟んで対抗配置された一対のノッチ部23を設けたものである。
以上、実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。また、各実施形態については、矛盾しない範囲で任意に組み合わせて実施することができる。
Claims (3)
- グランドプレーンが選択的に除去された平面視円形状のアンチパッド領域の中心位置において基板上面から基板底面まで垂直方向に貫通して形成された信号線VIAと、前記アンチパッド領域の外周部に前記信号線VIAを中心とする同心円状に点在配置された複数のグランドVIAとからなる擬似同軸線路構造を有し、前記基板上面に形成された上面線路と前記基板底面に形成された底面線路とを前記信号線VIAを介して接続する多層配線基板であって、
前記多層配線基板を構成する基板部材より高い誘電率を持つ誘電体からなり、前記アンチパッド領域のうち前記上面線路または前記底面線路からなる信号線路の両脇位置に、前記信号線路を挟んで対抗配置された一対のノッチ部を備えることを特徴とする多層配線基板。 - 請求項1に記載の多層配線基板であって、
前記ノッチ部は、前記アンチパッド領域のうち前記上面線路および前記底面線路の両脇位置にそれぞれ配置されていることを特徴とする多層配線基板。 - 請求項1に記載の多層配線基板であって、
前記ノッチ部は、前記信号線VIAを中心とする同心円状に位置する内側円弧と外側円弧に挟まれた、半径方向に一定幅を持つ平面視扇状を呈しており、前記外側円弧が前記アンチパッド領域の外周縁に沿って形成され、前記内側円弧端部と前記外側円弧端部とを結ぶ一方の扇側面が前記信号線路に沿って形成されていることを特徴とする多層配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015237674A JP6491080B2 (ja) | 2015-12-04 | 2015-12-04 | 多層配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015237674A JP6491080B2 (ja) | 2015-12-04 | 2015-12-04 | 多層配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017103714A JP2017103714A (ja) | 2017-06-08 |
JP6491080B2 true JP6491080B2 (ja) | 2019-03-27 |
Family
ID=59017070
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015237674A Active JP6491080B2 (ja) | 2015-12-04 | 2015-12-04 | 多層配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6491080B2 (ja) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3710652B2 (ja) * | 1999-08-03 | 2005-10-26 | 三菱電機株式会社 | ストリップライン給電装置 |
JP2004047574A (ja) * | 2002-07-09 | 2004-02-12 | Sumitomo Electric Ind Ltd | 多層配線基板、光トランシーバ、およびトランスポンダ |
JP2004064174A (ja) * | 2002-07-25 | 2004-02-26 | Kyocera Corp | 高周波用配線基板 |
JP2008053799A (ja) * | 2006-08-22 | 2008-03-06 | Molex Inc | 回路基板 |
JP2013074256A (ja) * | 2011-09-29 | 2013-04-22 | Nec Corp | 多層配線基板及びその多層配線基板に実装された高周波回路 |
JP5922604B2 (ja) * | 2013-03-05 | 2016-05-24 | 日本電信電話株式会社 | 多層配線基板 |
JP5964785B2 (ja) * | 2013-06-17 | 2016-08-03 | 日本電信電話株式会社 | 高周波伝送線路 |
JP6013298B2 (ja) * | 2013-09-03 | 2016-10-25 | 日本電信電話株式会社 | 高周波伝送線路 |
-
2015
- 2015-12-04 JP JP2015237674A patent/JP6491080B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017103714A (ja) | 2017-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5725013B2 (ja) | 構造体、配線基板および配線基板の製造方法 | |
JP6013298B2 (ja) | 高周波伝送線路 | |
WO2018003332A1 (ja) | 高周波用セラミックス基板および高周波用半導体素子収納パッケージ | |
JP2006024618A (ja) | 配線基板 | |
US8952266B2 (en) | Structural body and interconnect substrate | |
JP2004320109A (ja) | 高周波伝送線路及び高周波基板 | |
JP6384648B1 (ja) | 伝送線路 | |
JP6151794B2 (ja) | 回路基板、電子部品収納用パッケージおよび電子装置 | |
JP2010021505A (ja) | 接続方法、基板 | |
JP5922604B2 (ja) | 多層配線基板 | |
JP6013297B2 (ja) | 高周波伝送線路 | |
JP2015056719A (ja) | 多層配線基板 | |
JP5519328B2 (ja) | 高周波用伝送線路基板 | |
JP6013296B2 (ja) | 高周波伝送線路 | |
JP6491080B2 (ja) | 多層配線基板 | |
JP2004247980A (ja) | 伝送線路の接続構造及び方法 | |
JPWO2019050046A1 (ja) | 配線基板とフレキシブル基板の接続構造および電子部品収納用パッケージ | |
JP5964785B2 (ja) | 高周波伝送線路 | |
JP2008141474A (ja) | 高周波伝送線路 | |
JP2004120659A (ja) | 高周波信号伝送用積層構造およびそれを用いた高周波半導体パッケージ | |
JP2009130453A (ja) | フィルタ機能付き伝送線路 | |
JP3748770B2 (ja) | 伝送線路基板、高周波伝送構造体およびこれを備えた高周波パッケージ | |
JP2014127502A (ja) | 高周波部品 | |
WO2023042466A1 (ja) | 導波路 | |
WO2016098340A1 (ja) | 半導体チップおよび導波管変換システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180219 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190226 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190228 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6491080 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |