JP2009212400A - 高周波パッケージ - Google Patents

Abstract

【課題】周囲の配線との干渉やノイズの影響を軽減でき、適切な特性インピーダンスへの整合が容易な差動伝送線路を有する高周波パッケージを提供する。
【解決手段】本発明の高周波パッケージは、電子部品が載置される積層基板と、積層基板の表面に形成された１対の電極パッド２０と、積層基板の裏面に形成された外部接続用の１対のＢＧＡパッド２７と、電極パッド２０とＢＧＡパッド２７の間で高周波差動信号を伝送する差動伝送線路を備えている。差動伝送線路は、積層基板の誘電体層に形成された１対の信号線路２４と、信号線路２４を取り囲むように形成されたグランド構造と、電極パッド２０と信号線路２４の一端側を接続する１対の第１信号ビア２１と、その周囲に配置された複数の第１グランドビア２３と、信号線路２４の他端側とＢＧＡパッド２７を接続する１対の第２信号ビア２６と、その周囲に配置された複数の第２グランドビア２９とにより構成される。
【選択図】図２

Description

本発明は、高周波信号を伝送可能な高周波パッケージに関し、特に、フリップチップ接続された半導体チップが載置され、ＢＧＡパッドを介して高周波信号を伝送可能に構成された高周波パッケージに関するものである。

従来から、積層基板上に半導体チップ等の電子部品を載置し、半導体チップと外部基板の間で伝送される信号の伝送線路を構成したパッケージが用いられている。一般的なリードタイプのパッケージの場合は、積層基板の表面に信号線路となる導体パターンを形成し、半導体チップのパッドから外周部のリードに信号を伝送させることができる。一方、近年では、ＢＧＡ（Ball Grid Array）タイプのパッケージが普及しつつある。ＢＧＡタイプのパッケージは、積層基板の裏面に形成されたＢＧＡパッドに半田ボールを接合し、外部基板上に容易に搭載可能であるため、パッケージにリードをロウ付けすることが不要でありパッケージの製造性が向上し、また外部基板への実装の製造性も向上し低コスト化が可能になる。また、半導体チップに関しても、ワイヤボンディングによる接続に加えて、フリップチップ接続が採用されるようになっている。フリップチップ接続の半導体チップをＢＧＡタイプのパッケージに搭載する場合は、積層基板の表面の中央付近から、積層基板の裏面の外周部付近に至る伝送線路を構成する必要がある（例えば、特許文献１参照）。
特開２００４−１５８５５３号公報

例えば、光通信の送受信器などの分野では、４０ＧＨｚ程度の極めて高い周波数を有する信号を伝送可能な高周波パッケージが要望されている。このような高周波パッケージには高周波特性に優れた差動伝送線路を構成し、差動伝送線路を経由して高周波の差動信号を伝送する構成が望ましい。しかし、差動伝送線路を構成したとしても、数１０ＧＨｚの周波数帯域では、伝送線路のインピーダンス不整合による反射、周囲の配線との干渉やノイズによる影響に起因する信号劣化の恐れがある。また、上述のような構造では、半導体チップのパッドとＢＧＡパッドは、積層方向と平面方向の両方で位置が異なるため、所望の特性インピーダンスに整合した差動伝送線路を構成することは構造上困難となる。一方で、リードタイプのパッケージを採用すれば、差動伝送線路と外部端子パッド（リード端子）とを同一平面に形成することができるので、線路構造が簡単になり、特性インピーダンスや耐ノイズ性能等の高周波特性を確保できるが、パッケージの製造の容易性、外部基板への実装の製造の容易性やコストの面で問題がある。このように、高周波パッケージにおいては、数１０ＧＨｚの高周波信号を良好な特性で伝送できる構成を実現できないことが問題となる。

そこで、本発明はこれらの問題を解決するためになされたものであり、半導体チップとＢＧＡパッドの間で高周波差動信号を伝送する差動伝送線路を構成し、周囲の配線との干渉やノイズの影響を軽減し、かつ適切な特性インピーダンスへの整合が容易であり、良好な伝送特性を低コストで実現可能な高周波パッケージを提供することを目的とする。

上記課題を解決するために、本発明の高周波パッケージは、電子部品が載置される積層基板と、前記積層基板の表面に形成され、前記電子部品の１対の外部端子に接続される１対の電極パッドと、前記積層基板の裏面に形成された外部回路接続用の１対のＢＧＡパッドと、前記１対の電極パッドと前記１対のＢＧＡパッドの間で高周波差動信号を伝送する差動伝送線路とを備え、前記差動伝送線路は、前記積層基板の所定の誘電体層に形成された１対の信号線路と、前記１対の信号線路を取り囲むように形成されたグランド構造と、前記１対の電極パッドと前記１対の信号線路の一端側を積層方向に接続する１対の第１信号ビアと、前記１対の第１信号ビアの周囲に配置された複数の第１グランドビアと、前記１対の信号線路の他端側と前記１対のＢＧＡパッドを積層方向に接続する１対の第２信号ビアと、前記１対の第２信号ビアの周囲に配置された複数の第２グランドビアとにより構成される。

本発明の高周波パッケージによれば、電子部品で用いる高周波差動信号を伝送する差動伝送線路は、積層基板の表面の１対の電極パッドから積層基板の裏面の１対のＢＧＡパッドまでを、１対の第１信号ビア、１対の信号線路、１対の第２信号ビアの順で接続した構造を有する。また、１対の第１信号ビアの周囲の複数の第１グランドビアと、１対の信号線路を取り囲むグランド構造と、１対の第２信号ビアの周囲の複数の第２グランドビアが形成される。よって、差動伝送線路は、積層基板の積層方向と平面方向を含む経路に構成されるとともに、その周囲がグランドで遮断された構造を有する。そのため、差動伝送線路の周辺に他の配線が高密度に配置されていたとしても、差動伝送線路への干渉やノイズの影響を軽減でき、さらには周囲の配線等の影響を受けずに差動伝送線路のパラメータのみで特性インピーダンスを整合可能となる。従って、数１０ＧＨｚの高周波信号を伝送する線路構造を有する高周波パッケージを、良好な伝送特性と低いコストで実現することができる。

本発明において、前記１対の第１信号ビア及び前記複数の第１グランドビアの積層方向の長さは、前記１対の第２信号ビア及び前記複数の第２グランドビアの積層方向の長さより短くしてもよい。これにより、半導体パッケージにおいて、高密度に電極パッドが配置される電子部品直下の領域では、第１信号ビア及び第１グランドビアをできるだけ短く構成できるので、他の回路が密集している電子部品直下の領域において、第１信号ビア及び第１グランドビアの配置（レイアウト）の自由度が増し、適切な特性インピーダンスへの整合が容易となる。

本発明において、前記グランド構造は、前記１対の信号線路の上層に配置された第１グランド導体層と、前記１対の信号線路の下層に配置された第２グランド導体層と、前記第１グランド導体層と前記第２グランド導体層を積層方向に接続する複数の第３グランドビアとを含めて構成してもよい。この場合、前記複数の第３グランドビアは、前記１対の信号線路の延伸方向において、前記高周波差動信号の波長の４分の１以下の一定間隔で配列してもよい。さらに、前記複数の第３グランビアは、前記１対の信号線路の両側で、それぞれ２列以上で配列してもよい。

本発明において、前記１対の信号線路が１対のコプレーナ線路を構成し、前記複数の第３グランドビアが前記１対の信号線路と同一平面内の両側に配置されたグランド導体に接続されるように構成してもよい。

本発明において、前記電子部品として、前記積層基板にフリップチップ接続される半導体チップを用いてもよい。

本発明において、前記１対のＢＧＡパッドは、直径０．３ｍｍ以下の円形の形状を有していてもよい。

本発明において、前記差動伝送線路の特性インピーダンスは、１００Ωに整合してもよい。

本発明によれば、高周波パッケージにおいて、電子部品とＢＧＡパッドの間で高周波信号を伝送するための差動伝送線路は、両端の積層方向の各１対の信号ビアに平面方向の一対の信号線路を組み合わせ、全体をグランド導体で囲むように構成される。よって、差動伝送線路の構造とグランド導体の構造を適切に設定することにより、特性インピーダンスを高精度に整合することができる。また、差動伝送線路の周囲がグランド導体により遮断されるので、周囲の他の配線との干渉やノイズの影響を軽減することができ、伝送信号の劣化を確実に防止することができる。さらに、製造性が良好なＢＧＡタイプのパッケージを採用し、パッケージサイズが増大することなく特殊な部材も不要であるので、高性能の高周波パッケージを低コストに実現することができる。

以下、本発明を適用した高周波パッケージの好適な実施形態について、図面を参照しながら説明する。

図１は、本実施形態の高周波パッケージの全体構成を示す概略平面図である。図１においては、高周波パッケージ１０の中央上部に、電子部品としての半導体チップ１１が載置された状態を示している。半導体チップ１１はフリップチップ接続により高周波パッケージ１０に接続され、半導体チップ１１の下面に形成された外部端子としての複数のパッド１２が、複数の半田バンプを挟んで高周波パッケージ１０の表面に形成された複数の電極パッドに接続されている。高周波パッケージ１０は、複数の誘電体層を積層した積層基板を用いて形成され、半導体チップ１１より十分大きい矩形の形状を有している。高周波パッケージ１０はＢＧＡタイプのパッケージであり、裏面に形成された複数のＢＧＡパッドが複数の半田ボール１３を介して外部回路と接続される。半導体チップ１１のパッド１２に比べ、半田ボール１３のサイズ及びピッチは大きくなっている。

本実施形態では、特定の１対のパッド１２を介して、数１０ＧＨｚの高周波差動信号が半導体チップ１１と外部回路との間で入出力される。そのため、高周波パッケージ１０には、半導体チップ１１の１対のパッド１２から１対の半田ボール１３までを接続する差動伝送線路１４が構成される。この差動伝送線路１４は、積層方向の信号ビアと平面方向の信号線路を組み合わせた構造を有するが、詳細については後述する。差動伝送線路１４の特性インピーダンスは、例えば１００Ωに整合される。

次に、図２及び図３を参照して、高周波パッケージ１０の詳細な構造を説明する。図２は、図１に示した差動伝送線路１４を含む高周波パッケージ１０の一部分１０ａの平面図を示している。図２の下部に示すように、便宜上、差動伝送線路１４の延伸方向をＸ方向と定め、その直交方向をＹ方向と定める。また、図３は、図１に示した差動伝送線路１４を含む高周波パッケージ１０の一部分１０ａの側面方向から見た主要な要素の配置状態を示した概念図である。図３の下部に示すように、Ｘ方向及びＹ方向に直交する方向（積層基板の積層方向）をＺ方向と定める。

図３に示すように、高周波パッケージ１０の積層基板は、上層から順に誘電体層Ｌ１〜Ｌ７が積層されている。各々の誘電体層Ｌ１〜Ｌ７は、それぞれに必要な電気的特性に応じて異なる厚さを有し、各々に固有の導体パターンが形成される。誘電体層Ｌ１〜Ｌ７からなる積層基板は、例えば、高温焼成多層セラミック（ＨＴＣＣ：High-Temperature Co-fireｄ Ceramics）を同時焼成して形成され、比較的高い誘電率（１０ＧＨｚで約９．２）を有する。

最上層の誘電体層Ｌ１には、半導体チップ１１の上述の１対のパッド１２に接続される１対の電極パッド２０が形成されている。この１対の電極パッド２０は、誘電体層Ｌ１から誘電体層Ｌ３までをＺ方向に貫く１対の信号ビア２１（本発明の第１信号ビア）に接続されている。図２に示すように、１対の電極パッド２０と１対の信号ビア２１は、周囲のグランドパターンが除去された領域２２において、Ｙ方向に所定の間隔を置いて配置されている。１対の信号ビア２１の周囲には、誘電体層Ｌ１から誘電体層Ｌ４までをＺ方向に貫く複数のグランドビア２３（本発明の第１グランドビア）が形成されている。これら複数のグランドビア２３は、領域２２の外側で各層のグランドパターンに接続されている。

誘電体層Ｌ３には、１対の信号ビア２１と後述の１対の信号ビア２６との間を接続する１対の信号線路２４が形成されている。１対の信号線路２４は、一端の信号ビア２１から他端の信号ビア２６まで長さＬ（図２）を有してＸ方向に延伸され、それぞれＹ方向に一定の線幅を有し、かつ一定の間隔を置いて平行に配置される。なお、１対の信号線路２４は、その間隔が１対の信号ビア２１及び１対の信号ビア２６のそれぞれの間隔より若干小さいため、両側が部分的に斜め方向に延伸されている。１対の信号線路２４の両側には、等ピッチで配列された複数のグランドビア２５（本発明の第３グランドビア）が形成されている。複数のグランドビア２５は、上下の誘電体層Ｌ２、Ｌ４のそれぞれのグランド導体層の間をＺ方向に接続している。なお、複数のグランドビア２５は、１対の信号線路２４を取り囲むグランド構造に含まれるが、詳しくは後述する。

１対の信号線路２４に対し、１対の信号ビア２１とは反対側の端部に１対の信号ビア２６（本発明の第２信号ビア）が接続されている。図３に示すように、１対の信号ビア２６は、誘電体層Ｌ３から誘電体層Ｌ７までをＺ方向に貫いて、積層基板の裏面に形成された１対のＢＧＡパッド２７に接続されている。図２に示すように、１対の信号ビア２６と１対のＢＧＡパッド２７は、周囲のグランドパターンが除去された領域２８において、Ｙ方向に所定の間隔を置いて配置されている。１対の信号ビア２６の周囲には、誘電体層Ｌ２から誘電体層Ｌ７の裏面までをＺ方向に貫く複数のグランドビア２９（本発明の第２グランドビア）が形成されている。これら複数のグランドビア２９は、領域２８の外側で各層のグランドパターンに接続されている。

上述したように、高周波パッケージ１０において、表面の１対の電極パッド２０と裏面のＢＧＡパッド２７の間を接続する差動伝送線路１４は、積層方向に延伸される１対の信号ビア２１と、平面方向に延伸される１対の信号線路２４と、積層方向に延伸される１対の信号ビア２６とにより構成される。また、１対の信号ビア２１の周囲の複数のグランドビア２３と、１対の信号線路２４の周囲のグランド構造と、１対の信号ビア２６の周囲の複数のグランドビア２９が形成され、周辺の信号線との干渉やノイズを遮断する構造となっている。第１実施形態の構造を採用することにより、高周波パッケージ１０の表面と裏面において積層方向の異なる位置に形成される１対の電極パッド２０と１対のＢＧＡパッド２７の間を接続し、特性インピーダンスを高精度に整合させ、かつ十分な耐ノイズ性能も確保することができる。

ここで、図３からわかるように、電極パッド２０側の信号ビア２１及びグランドビア２３のそれぞれの積層方向の長さは、ＢＧＡパッド２７側の信号ビア２６及びグランドビア２９の長さに比べて短くなっている。高周波パッケージ１０の中央部には半導体チップ１１のパッド１２が密集して配置され、その直下の領域には多数の信号配線のパターンが高密度に形成されることから、１対の信号ビア２１と複数のグランドビア２３が長くなると、それぞれの配置について構造上の制約を受ける場合がある。そのため、第１実施形態では、積層基板において比較的上部の誘電体層Ｌ３に１対の信号線路２４を形成することで、１対の信号ビア２１と複数のグランドビア２３の下方の領域を、他の信号配線のパターンを形成するために有効活用することができる。また、１対の信号ビア２１と複数のグランドビア２３の下方の領域における配置の自由度が増すため、インピーダンス整合が容易になる。

次に図４を参照して、差動伝送線路１４のうち１対の信号線路２４の構造とその周囲のグランド構造について具体的に説明する。図４（Ａ）は、図２の一部分１０ｂを拡大して示す図であり、図４（Ｂ）は、図４（Ａ）のａ−ａ断面を示す図である。図４（Ｂ）に示すように、誘電体層Ｌ３において、１対の信号線路２４の同一平面内の両側には、それぞれグランド導体層３１が配置されている。すなわち、１対の信号線路２４は１対のコプレーナ線路を構成する。図４（Ａ）に示すように、１対の信号線路２４は間隔Ｙａを置いて平行に配置され、それぞれ線幅Ｙｂに形成される。また、各々の信号線路２４は、グランド導体層３１と間隔Ｙｃだけ離して配置される。

図４（Ｂ）に示すように、１対の信号線路２４の上部には、誘電体層Ｌ２に形成されたグランド導体層３０が配置され、１対の信号線路２４の下部には、誘電体層Ｌ４に形成されたグランド導体層３２が配置される。グランド導体層３０とグランド導体層３１は間隔Ｚａで対向し、グランド導体層３１とグランド導体層３２は間隔Ｚｂで対向している。そして、複数のグランドビア２５は、グランド導体層３０、３１、３２を接続している。従って、１対の信号線路２４は、その断面で見たときに、誘電体層３０、３１、３２及び複数のグランドビア２５を含むグランド構造により取り囲まれる構造になっている。

図４（Ａ）に示すように、複数のグランドビア２５は、信号線路２４の延伸方向（Ｘ方向）において一定のピッチＰａ（ピッチ：ビア中心間の間隔）で配列されるとともに、その直交方向（Ｙ方向）において一定のピッチＰｂで２列に配列されている。この場合、Ｘ方向のピッチＰａは、差動伝送線路１４を伝送される信号の波長の４分の１以下に設定する必要がある。これにより、信号線路２４の平面方向に伝播する電磁波を遮断することができる。グランドビア２５の直径は、製造可能な範囲で、できるだけ大きく設定することが望ましい。また、複数のグランドビア２５は、電磁波の十分な遮断効果を得るために、Ｙ方向に２列以上で配列することが望ましい。

なお、図４に示した距離に関するパラメータＹａ、Ｙｂ、Ｙｃ、Ｐａ、Ｐｂ、Ｚａ、Ｚｂは、差動伝送信号の周波数において差動伝送線路１４の特性インピーダンスを１００Ωに整合できる所望の値でそれぞれ設計する必要がある。上記の各パラメータの設計条件の一例としては、比誘電率εｒ＝９．２のとき、Ｙａ＝０．２８ｍｍ、Ｙｂ＝０．０７ｍｍ、Ｙｃ＝０．２７ｍｍ、Ｐａ＝Ｐｂ＝０．４ｍｍ、Ｚａ＝Ｚｂ＝０．３ｍｍに設定することができる。

次に図５を参照して、差動伝送線路１４の両端に構成される各１対の信号ビア２１、２６と複数のグランドビア２３、２９の配置について具体的に説明する。図５（Ａ）は、電極パッド２０側の１対の信号ビア２１及び複数のグランドビア２３の配置を示している。１対の信号ビア２１は、互いに間隔Ｇ１を置いてＹ方向に並んで配置されている。図５（Ａ）では、８個のグランドビア２３が１対の信号ビア２１の周囲に並ぶ構成例を示している。各々のグランドビア２３は、互いに概ね等ピッチを保ちつつ、いずれかの信号ビア２１から等しい距離ｄ１を隔てて配置される。ただし、１対の信号線路２４に近接する領域(図５（Ａ）の右側）には、グランドビア２３が配置されない。信号ビア２１及びグランドビア２３は、いずれも直径Ｄ１の円形断面を有して形成される。

図５（Ｂ）は、ＢＧＡパッド２７側の１対の信号ビア２６及び複数のグランドビア２９の配置を示している。１対の信号ビア２６は、互いに間隔Ｇ２を置いてＹ方向に並んで配置されている。図５（Ｂ）は、１０個のグランドビア２９が１対の信号ビア２６の周囲に並ぶ構成例を示している。各々のグランドビア２９は、互いに概ね等ピッチを保ちつつ、いずれかの信号ビア２６から等しい距離ｄ２を隔てて並んで配置される。信号ビア２６及びグランドビア２９は、いずれも直径Ｄ２の円形断面を有して形成される。

なお、図５に示した距離及びサイズに関するパラメータＧ１、ｄ１、Ｄ１、Ｇ２、ｄ２、Ｄ２は、図４のパラメータと同様、差動伝送線路１４の特性インピーダンスを１００Ωに整合できる所望の値でそれぞれ設計する必要がある。上記の各パラメータの設計条件の一例としては、Ｇ１＝０．７ｍｍ、ｄ１＝０．８ｍｍ、Ｄ１＝０．１ｍｍ、Ｇ２＝１ｍｍ、ｄ２＝０．９ｍｍ、Ｄ２＝０．１３ｍｍに設定することができる。

次に図６を参照して、半導体パッケージ１０における１対の電極パッド２０及び１対のＢＧＡパッド２７のそれぞれの配置について具体的に説明する。図６（Ａ）は、１対の電極パッド２０の配置を示している。誘電体層Ｌ１のグランドパターンＧａには、Ｘ方向の長さＸ３、Ｙ方向の長さＹ３の領域２２が形成されている。領域２２の内部のグランドパターンは除去され、１対の電極パッド２０が図５（Ａ）と同様の間隔Ｇ１を置いてＹ方向に並んで配置されている。電極パッド２０は、その中心が信号ビア２１の中心軸に一致するように配置され、信号ビアの直径Ｄ１より大きい直径Ｄ３の円形に形成される。

図６（Ｂ）は、１対のＢＧＡパッド２７の配置を示している。誘電体層Ｌ７の裏面のグランドパターンＧｂには、Ｘ方向の長さＸ４、Ｙ方向の長さＹ４の領域２８が形成されている。領域２８の内部のグランドパターンは除去され、１対のＢＧＡパッド２７が図５（Ｂ）と同様の間隔Ｇ２を置いてＹ方向に並んで配置されている。ＢＧＡパッド２７は、その中心が信号ビア２６の中心軸に一致するように配置され、信号ビア２６の直径Ｄ２より大きい直径Ｄ４の円形に形成される。

なお、図６に示した距離及びサイズに関するパラメータＸ３、Ｙ３、Ｄ３、Ｘ４、Ｙ４、Ｄ４は、半導体チップ１０及びＢＧＡに関する仕様に適合し、かつ差動伝送線路１４の特性インピーダンスを１００Ωに整合できる所望の値でそれぞれ設計する必要がある。上記の各パラメータの設計条件の一例としては、Ｘ３＝１．２ｍｍ、Ｙ３＝１．９ｍｍ、Ｄ３＝０．１５ｍｍ、Ｘ４＝１．４ｍｍ、Ｙ４＝２．４ｍｍに設定することができる。直径Ｄ４に関しては設定の自由度があるが、後述の特性を最適化できるような値を設定することが望ましい。

次に図７及び図８を参照して、本実施形態の高周波パッケージ１０における差動伝送線路１４の伝送特性について説明する。図７は、差動伝送線路１４において、シミュレーションにより求めたＳパラメータを示している。ここでは、伝送信号の周波数２５ＧＨｚ、４０ＧＨｚに対し、差動伝送線路１４の特性インピーダンスを１００Ωに整合し、ＢＧＡパッド２７の直径Ｄ４を３通りに変えた場合を比較している。図７に示すように、出力側の反射特性に対応するＳ２２と、挿入損失に対応するＳ２１のいずれに関しても、ＢＧＡパッド２７の直径Ｄ４が０．３ｍｍの場合が良好な特性になっている。ＢＧＡパッド２７の直径Ｄ４が０．５ｍｍ、０．８ｍｍと大きくなるにつれ、Ｓ２１、Ｓ２２とも劣化していく。図７の結果から、ＢＧＡパッド２７の直径Ｄ４は０．３ｍｍ以下に設定することが望ましい。

図８は、Ｄ４＝０．３ｍｍの場合について、差動伝送線路１４のＳパラメータの周波数特性を示すグラフである。周波数０〜４０ＧＨｚの範囲内で、ＳパラメータとしてＳ１１、Ｓ２２、Ｓ２１をそれぞれシミュレーションにより求めた結果を示している。２５〜４０ＧＨｚの高周波領域において、Ｓ１１、Ｓ２２、Ｓ２１とも良好な特性を確保することができる。このように、本実施形態の高周波パッケージ１０は、特に数１０ＧＨｚの高周波信号を伝送する場合において、差動伝送線路１４の良好な伝送特性を確保できることが確認された。

以上、本実施形態に基づき本発明の内容を具体的に説明したが、本発明は上述の各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の変更を施すことができる。例えば、本実施形態では、高周波パッケージ１０に載置される半導体チップ１１がフリップチップ接続される構成を説明したが、半導体チップ１１が他の接続方式（ワイヤーボンディング等）により接続される場合であっても本発明を適用することができる。また、半導体チップ１１に限られず、電極パッド２０を介して接続可能な電子部品を高周波パッケージ１１に載置する場合であっても本発明を適用することができる。

本実施形態の高周波パッケージの全体構成を示す概略平面図である。 本実施形態の差動伝送線路を含む高周波パッケージの部分の平面図である。 本実施形態の差動伝送線路を含む高周波パッケージの部分の側面方向から見た概念図である。 本実施形態の差動伝送線路のうち１対の信号線路の構造とその周囲のグランド構造を示す図である。 本実施形態の差動伝送線路の両端に構成される各１対の信号ビアと複数のグランドビアの配置を示す図である。 本実施形態の半導体パッケージにおける１対の電極パッド及び１対のＢＧＡパッドのそれぞれの配置を示す図である。 本実施形態の差動伝送線路において、シミュレーションにより求めたＳパラメータを示す図である。 本実施形態の差動伝送線路において、Ｄ４＝０．３ｍｍの場合についてのＳパラメータの周波数特性を示すグラフである。

符号の説明

１０…高周波パッケージ
１１…半導体チップ
１２…パッド
１３…半田ボール
１４…差動伝送線路
２０…電極パッド
２１、２６…信号ビア
２２、２８…領域
２３、２５、２９…グランドビア
２４…信号線路
２７…ＢＧＡパッド
３０、３１、３２…グランド導体層

Claims (9)

1. 電子部品が載置される積層基板と、
   前記積層基板の表面に形成され、前記電子部品の１対の外部端子に接続される１対の電極パッドと、
   前記積層基板の裏面に形成された外部回路接続用の１対のＢＧＡパッドと、
   前記１対の電極パッドと前記１対のＢＧＡパッドの間で高周波差動信号を伝送する差動伝送線路と、
   を備え、
   前記差動伝送線路は、
   前記積層基板の所定の誘電体層に形成された１対の信号線路と、
   前記１対の信号線路を取り囲むように形成されたグランド構造と、
   前記１対の電極パッドと前記１対の信号線路の一端側を積層方向に接続する１対の第１信号ビアと、
   前記１対の第１信号ビアの周囲に配置された複数の第１グランドビアと、
   前記１対の信号線路の他端側と前記１対のＢＧＡパッドを積層方向に接続する１対の第２信号ビアと、
   前記１対の第２信号ビアの周囲に配置された複数の第２グランドビアと、
   により構成されることを特徴とする高周波パッケージ。
2. 前記１対の第１信号ビア及び前記複数の第１グランドビアの積層方向の長さは、前記１対の第２信号ビア及び前記複数の第２グランドビアの積層方向の長さより短いことを特徴とする請求項１に記載の高周波パッケージ。
3. 前記グランド構造は、
   前記１対の信号線路の上層に配置された第１グランド導体層と、
   前記１対の信号線路の下層に配置された第２グランド導体層と、
   前記第１グランド導体層と前記第２グランド導体層を積層方向に接続する複数の第３グランドビアと、
   を含むことを特徴とする請求項１に記載の高周波パッケージ。
4. 前記複数の第３グランドビアは、前記１対の信号線路の延伸方向において、前記高周波差動信号の波長の４分の１以下の一定間隔で配列されることを特徴とする請求項３に記載の高周波パッケージ。
5. 前記複数の第３グランドビアは、前記１対の信号線路の両側でそれぞれ２列以上で配列されることを特徴とする請求項４に記載の高周波パッケージ。
6. 前記１対の信号線路は１対のコプレーナ線路を構成し、前記複数の第３グランドビアが前記１対の信号線路と同一平面内の両側に配置されたグランド導体に接続されることを特徴とする請求項５に記載の高周波パッケージ
7. 前記電子部品は、前記積層基板にフリップチップ接続される半導体チップであることを特徴とする請求項１に記載の高周波パッケージ。
8. 前記１対のＢＧＡパッドは、直径０．３ｍｍ以下の円形の形状を有することを特徴とする請求項１に記載の高周波パッケージ。
9. 前記差動伝送線路の特性インピーダンスは、１００Ωに整合されることを特徴とする請求項１に記載の高周波パッケージ。

Images