JP2001185918A - 高周波用配線基板 - Google Patents

高周波用配線基板

Info

Publication number
JP2001185918A
JP2001185918A JP36683299A JP36683299A JP2001185918A JP 2001185918 A JP2001185918 A JP 2001185918A JP 36683299 A JP36683299 A JP 36683299A JP 36683299 A JP36683299 A JP 36683299A JP 2001185918 A JP2001185918 A JP 2001185918A
Authority
JP
Japan
Prior art keywords
conductor
ground
conductors
line
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP36683299A
Other languages
English (en)
Inventor
Yoshinobu Sawa
義信 澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP36683299A priority Critical patent/JP2001185918A/ja
Publication of JP2001185918A publication Critical patent/JP2001185918A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Waveguide Connection Structure (AREA)
  • Waveguides (AREA)

Abstract

(57)【要約】 【課題】 高精度のインピーダンス整合を行うことがで
き、高周波的な不整合を解消し、高周波信号の反射損失
をなお一層低減すること。 【解決手段】 貫通導体10から第1,第2のコプレー
ナ線路5,8に直交する方向の両側で0.1〜5mmの
位置において、両コプレーナ線路5,8の接地導体4,
7同士を2層の内層接地導体9a,9bと電気的に接続
された接地貫通導体で電気的に接続した高周波入出力部
を具備し、接地貫通導体は、接地導体4とその直下の内
層接地導体9aとを接続する上部接地貫通導体11a
と、接地導体7とその直上の内層接地導体9bとを接続
する下部接地貫通導体11bと、内層接地導体9a,9
b同士を接続する中間部接地貫通導体14とから成り、
中間部接地貫通導体14は上部接地貫通導体11aおよ
び下部接地貫通導体11bよりも貫通導体10に近接し
ている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は電気的特性を向上さ
せた高周波入出力部を具備する高周波用配線基板に関す
るものである。
【0002】
【従来の技術】高周波回路用基板や高周波用半導体素子
収納用パッケージ・高周波用半導体素子搭載用チップキ
ャリア等に用いられる高周波用配線基板においては、そ
の上面に搭載される高周波用半導体素子等の高周波用部
品とその高周波用配線基板が実装される外部電気回路基
板の高周波用回路とを電気的に接続するために、高周波
信号を伝送するための高周波用伝送線路を上面と下面と
に形成してそれらを貫通導体で電気的に接続して成る高
周波入出力部が形成される。そして、その高周波用配線
基板を外部電気回路基板に搭載するとともに下面の高周
波用伝送線路を外部電気回路基板の接続用線路導体に電
気的に接続することにより、高周波用配線基板が実装さ
れて使用されることとなる。
【0003】そのような従来の高周波用配線基板を高周
波用半導体装置を実装するパッケージに適用した例とし
て、例えば特許第2605502 号公報に記載されたパッケー
ジがある。このパッケージは、パッケージ基板と、この
パッケージ基板に装着されたパッケージ側壁と、パッケ
ージ側壁により囲まれて形成されたキャビティを封止す
るフタと、キャビティ内に設けられた半導体集積回路チ
ップを実装するダイボンディング領域と、キャビティ内
に設けられた誘電体基板の表面上に金属薄膜からなる内
部高周波伝送線路を有し、パッケージ基板の底面部に金
属薄膜により形成したリード端子をなす外部コプレーナ
線路と、内部高周波伝送線路と外部コプレーナ線路を電
気的に接続する金属からなるバイアホールとから構成さ
れたパッケージにおいて、キャビティ内に形成される内
部高周波伝送線路を、コプレーナ線路で構成し、内部高
周波伝送線路と外部コプレーナ線路のそれぞれの接地金
属間を金属からなる複数のバイアホールにより接続した
ことを特徴とするものである。
【0004】これによれば、内部高周波伝送線路をコプ
レーナ線路として構成したので、その信号線と接地金属
との間隔を適切に選択することにより、信号線の線路幅
をICチップ上のマイクロストリップ線路の線路幅と適
合させることが可能となり、損失を低く抑え、反射損失
も低下させることができるというものである。
【0005】また、外部コプレーナ線路と内部高周波伝
送線路を複数のバイアホールや同軸構造のバイアホール
により接続した場合には、高周波的な不整合も少なく、
かつアイソレーションを高めることが可能であるという
ものである。
【0006】なお、このように高周波用伝送線路として
コプレーナ線路が用いられるのは、高周波用配線基板に
高周波用部品が搭載される側(上面)の信号線路のパタ
ーン幅と下面の外部電気回路基板に実装される側(下
面)の信号線路のパターン幅との不連続性を補償した
り、信号線間のアイソレーションを向上させる目的から
は、マイクロストリップ線路に比べてコプレーナ線路同
士の接続が好ましいことによるものである。
【0007】
【発明が解決しようとする課題】しかしながら、上記特
許第2605502号公報に記載されたパッケージに適用され
た高周波用配線基板では、外部コプレーナ線路と内部高
周波伝送線路を複数のバイアホール(貫通導体)で接続
するに際し、それらのバイアホールで同軸構造を形成し
ているが、これらのバイアホールは貫通して外部接地導
体と内部接地導体とを接続しているため、インピーダン
ス整合を行う場合、表層では外部コプレーナ線路の線路
導体と接地導体若しくは内部コプレーナ線路と接地導体
とのギャップで行い、誘電体基板内ではバイアホールに
より同軸構造を形成するため、インピーダンスの整合が
実際上非常に困難であった。
【0008】よって、誘電体基板内でインピーダンス整
合のずれが生じ、高周波信号のインピーダンス不整合が
発生している部分(バイアホール)の距離が長くなり、
その結果その部分で伝送される高周波信号の反射が生
じ、反射損失が増大するという問題点があった。
【0009】本発明は上記従来技術の問題点に鑑みて完
成されたものであり、その目的は、誘電体基板内のイン
ピーダンス不整合の部分、即ちインピーダンス不整合を
生じている貫通導体の距離を小さくし、高周波信号の反
射損失を抑制する高周波入出力部を具備する高周波用配
線基板を提供することにある。
【0010】
【課題を解決するための手段】本発明の高周波用配線基
板は、複数の誘電体層を積層させて成る誘電体基板の上
面に形成された高周波信号を伝送するための第1のコプ
レーナ線路と、前記誘電体基板の下面に前記第1のコプ
レーナ線路と平行に形成された第2のコプレーナ線路と
を、前記誘電体基板の内部に形成された複数の内層接地
導体を挟んで対向配置するとともに、両コプレーナ線路
の線路導体の先端同士を前記複数の内層接地導体と絶縁
された貫通導体で電気的に接続し、かつ該貫通導体から
前記両コプレーナ線路に直交する方向の両側で0.1〜
5mmの位置において、両コプレーナ線路の接地導体同
士を前記複数の内層接地導体と電気的に接続された接地
貫通導体で電気的に接続して成る高周波入出力部を具備
して成り、前記接地貫通導体は、前記第1のコプレーナ
線路の接地導体とその直下の前記内層接地導体とを接続
する上部接地貫通導体と、前記第2のコプレーナ線路の
接地導体とその直上の前記内層接地導体とを接続する下
部接地貫通導体と、前記複数の内層接地導体同士を接続
する中間部接地貫通導体とから成り、前記中間部接地貫
通導体は、少なくとも1層の誘電体層に対応する部分が
前記上部接地貫通導体および下部接地貫通導体よりも前
記貫通導体に近接させて設けられていることを特徴とす
るものである。
【0011】本発明の高周波用配線基板によれば、上記
構成により、中間部接地貫通導体の少なくとも1層の誘
電体層に対応する部分を貫通導体の周りにより近接して
設けて配置したことで、貫通導体を同軸構造により近い
疑似同軸構造とするとともに、上部接地貫通導体および
下部接地貫通導体と中間部接地貫通導体の近接部分との
配置間隔を調整することで、より高精度のインピーダン
ス整合を行うことができる。従って、高周波的な不整合
を解消し、高周波信号の反射損失をなお一層低減するこ
とが可能となる。
【0012】また、本発明において、好ましくは、前記
接地貫通導体の上部接地貫通導体および下部接地貫通導
体と、前記貫通導体との間隔をd1、前記中間部接地貫
通導体の前記貫通導体に近接した部分と前記貫通導体と
の間隔をd2とした場合、0.2mm≦d1≦5mm,
0.1mm<d2<5mmかつd2<d1であることを
特徴とする。
【0013】さらに好ましくは、前記第1および第2の
コプレーナ線路の前記接地導体をそれぞれの前記線路導
体の先端を囲むように延設し、かつ該線路導体の先端の
前記伝送方向の延長方向で前記貫通導体から0.2〜5
mmの位置において、前記複数の内層接地導体と前記延
設した接地導体とをそれぞれ補助接地貫通導体で電気的
に接続して成り、前記補助接地貫通導体は、前記第1の
コプレーナ線路の延設した接地導体とその直下の内層接
地導体とを接続する第1の補助接地貫通導体と、前記第
2のコプレーナ線路の延設した接地導体とその直上の内
層接地導体とを接続する第2の補助接地貫通導体とから
成り、前記中間部接地貫通導体は、少なくとも1層の誘
電体層に対応する部分が前記第1の補助接地貫通導体お
よび第2の補助接地貫通導体よりも前記貫通導体に近接
させて設けられていることを特徴とする。
【0014】これにより、高周波信号の伝送方向の延長
方向に補助接地貫通導体を設けることで、接地導体の
壁、即ち接地電位の壁が強固に形成されるととなるた
め、誘電体基板内における線路導体の先端から伝送方向
の延長方向での高周波信号の電磁界の漏れを効果的に抑
制することができ、高周波入出力部における高周波信号
の反射損失をさらに抑制し、その透過特性を向上させ得
る。また、貫通導体の周りで前記伝送方向において、少
なくとも一部が貫通導体により近接している中間部接地
貫通導体を配置したことで、貫通導体を同軸構造により
近い疑似同軸構造とするとともに、第1の補助接地貫通
導体および第2の補助接地貫通導体と中間部接地貫通導
体の配置間隔を調整することで、より高精度のインピー
ダンス整合を行うことができる。従って、高周波的な不
整合を解消し、高周波信号の反射損失をなお一層低減す
ることが可能となる。
【0015】本発明において、さらに好ましくは、前記
第1の補助接地貫通導体および第2の補助接地貫通導体
と、前記貫通導体との間隔をL1とした場合、0.2m
m≦L1≦5mmかつd2<L1であることを特徴とす
る。
【0016】
【発明の実施の形態】以下、本発明の高周波用配線基板
を図面に基づいて説明する。
【0017】図1は本発明の高周波用配線基板の実施の
形態の一例を示すものであり、それぞれ(a)は上面
図、(b)は(a)のA−A’線断面図、(c)は
(a)のB−B’線断面図、(d)は下面図である。い
ずれも高周波入出力部の近傍を示している。
【0018】これらの図において、1は高周波用配線基
板である。2(2a,2b,2c)は複数の誘電体層を
積層させて成る誘電体基板、3は誘電体基板2の上面に
形成された高周波信号を伝送するための第1の線路導
体、4は第1の線路導体3の両側に配設された第1の接
地導体であり、これら線路導体3と接地導体4とで第1
のコプレーナ線路5が構成されている。6は誘電体基板
2の下面にその先端が第1の線路導体3と対向するよう
にして第1の線路導体3と平行に形成された第2の線路
導体、7は第2の線路導体6の両側に配設された第2の
接地導体であり、これら線路導体6と接地導体7とで第
2のコプレーナ線路8が構成されている。この例では、
第1および第2のコプレーナ線路5・8をそれぞれ2本
ずつ形成している。
【0019】また、9(9a,9b)は誘電体基板2の
内部に第1のコプレーナ線路5および第2のコプレーナ
線路8と対向するように形成された2層の内層接地導
体、10は第1のコプレーナ線路5の線路導体3の先端
と第2のコプレーナ線路8の線路導体6の先端とを電気
的に接続する貫通導体であり、貫通導体10は内層接地
導体9a,9bとは電気的に絶縁されている。
【0020】このようにして、誘電体基板2の上面に形
成された第1のコプレーナ線路5と、誘電体基板2の下
面に形成された第2のコプレーナ線路8とを、誘電体基
板2の内部に形成された内層接地導体9a,9bを挟ん
で対向配置するとともに、両コプレーナ線路5・8の線
路導体3・6の先端同士を貫通導体10で電気的に接続
し、高周波用配線基板1の高周波入出力部を構成してい
る。このような高周波入出力部では、第2のコプレーナ
線路8の線路導体7は外部電気回路基板との接続用の実
装電極も兼ねるものとなっている。
【0021】そして、11aは上部接地貫通導体、11
bは下部接地貫通導体、14は中間部接地貫通導体であ
り、上部接地貫通導体11aは接地導体4とその直下の
内層接地導体9aとを電気的に接続し、下部接地貫通導
体11bは接地導体7とその直上の内層接地導体9bと
を電気的に接続し、中間部接地貫通導体14は内層接地
導体9a,9b同士を電気的に接続するものである。こ
れらの上部接地貫通導体11a,下部接地貫通導体11
b,中間部接地貫通導体14は、貫通導体10から第1
および第2のコプレーナ線路5・8に直交する方向の両
側で0.1〜5mmの位置において、第1および第2の
コプレーナ線路5・8の接地導体4・7同士を電気的に
接続するものである。
【0022】なお、この例では、誘電体基板2の上面に
形成された第1の接地導体4および下面に形成された第
2の接地導体7はそれぞれの線路導体3・6の先端を囲
むように延設しており、これにより、より良好な接地状
態を得ることができるものとしている。
【0023】また、12は誘電体基板2の上面に接合さ
れた枠体であり、Mは誘電体基板2の上面に形成された
半導体素子等の電子部品の搭載部である。このように搭
載部Mおよび枠体12を備えることにより、この高周波
用配線基板1を高周波用電子部品を収容する電子部品収
納用パッケージとして使用することができる。このよう
な高周波用配線基板1は、例えばセラミックグリーンシ
ート積層法等により作製することができ、その場合に
は、誘電体基板2は複数の誘電体層2a・2b・2cを
積層して形成される。このとき、誘電体層2a・2b・
2cを適当な厚みに設定することにより、内層接地導体
9a,9bの位置すなわち内層接地導体9a,9bと第
1および第2のコプレーナ線路5・8との距離を高周波
入出力部に対する要求仕様に応じて所望の設定とするこ
とができる。
【0024】特に、内層接地導体9aを形成する位置
を、第1のコプレーナ線路5との距離が、内層接地導体
9bと第2のコプレーナ線路8との距離よりも小さくな
るように設定すると、インピーダンスマッチングができ
るとともに、第2のコプレーナ線路のパターン幅を広く
することができ、リード端子の取着強度が増加すること
となって好ましいものとなる。
【0025】このような本発明の高周波用配線基板1に
よれば、その高周波入出力部において、第1および第2
のコプレーナ線路5・8の接続部を、貫通導体10と内
層接地導体9a,9bと上部接地貫通導体11a,下部
接地貫通導体11b,中間部接地貫通導体14と第1の
補助接地貫通導体13a,第2の補助接地貫通導体13
bとにより、より同軸構造に近い疑似同軸構造としての
電気的特性を有するものとすることができる。その結
果、高周波的な不整合を少なくして反射損失を低減する
ことができ、また、線路導体3・6と貫通導体10との
接続部におけるグランドの位相を等しくしてそのずれを
なくすことができ、高周波信号の反射の発生を抑制して
反射損失を抑えることができる。
【0026】ここで、図3(a),(b)は本発明の要
部を拡大した断面図であり、図3(a)は図1(c),
図2(c)の要部、図3(b)は図2(b)の要部を拡
大したものである。この図3に示すように、上部接地貫
通導体11aおよび下部接地貫通導体11bを形成する
位置が貫通導体10から第1および第2のコプレーナ線
路5・8に直交する方向の両側で0.2mm未満の間隔
(d1)となると、貫通導体10と上部接地貫通導体1
1aおよび下部接地貫通導体11bとの電磁結合による
容量性成分と、誘導成分(自己誘導成分)のうち容量性
成分が増加する。すると、インピーダンス整合に適する
容量性成分と誘導成分との整合が損なわれて、共振点が
現れることとなりやすく、また製造も困難となる傾向が
ある。
【0027】他方、上部接地貫通導体11aおよび下部
接地貫通導体11bを形成する位置が5mmより遠い距
離の位置となると、容量性成分が減少し、相対的に誘導
成分が大きくなるため、同様に共振点が現れることとな
る傾向がある。従って、上部接地貫通導体11aおよび
下部接地貫通導体11bを形成する位置は、第1および
第2のコプレーナ線路5・8に直交する方向の両側で
0.2mm≦d1≦5mmとすることが好ましい。
【0028】また、中間部接地貫通導体14の近接部分
と貫通導体10との間隔d2は0.1mm<d2<5m
mかつd2<d1とするのが良く、d2が0.1mm以
下の場合、上記と同様に、貫通導体10と中間部接地貫
通導体14との電磁結合による容量性成分と、誘導成分
(自己誘導成分)のうち容量性成分が増加する。する
と、インピーダンス整合に適する容量性成分と誘導成分
との整合が損なわれて、共振点が現れることとなりやす
く、また製造も困難となる傾向がある。一方、d2が5
mm以上の場合、容量成分が減少し、相対的に誘導成分
が大きくなるため、共振点が現れることとなる。
【0029】上記d1,d2について、0<d1−d2
≦1mmとするのが良く、d1=d2では同軸構造によ
る伝送特性の向上ができず、1mm<d1−d2では貫
通導体10,上部接地貫通導体11a,下部接地貫通導
体11b,中間部接地貫通導体14,内層接地導体9
a,9b等によるインピーダンス整合が難しくなる。よ
り好ましくは、0<d1−d2≦0.5mmである。
【0030】さらに、中間部接地貫通導体14の長さは
50μm〜0.5mmとするのが良く、50μm未満で
は短すぎて製造が困難となり、0.5mmを超えると内
層接地導体9a,9b間の距離が遠くなるため、接地電
位が不安定になり易い。
【0031】そして、上部接地貫通導体11aの長さは
50μm〜0.5mmとするのが良く、50μm未満で
は、線路導体3に内層接地導体9aが近接することによ
りそれらの間で容量成分が発生し、インピーダンス整合
のためには高周波用配線基板の配線パターン幅が細くな
る。そのため、搭載する半導体チップと高周波用配線基
板との接続部で信号の反射特性の劣化が大きくなる。
0.5mmを超えると、高周波用配線基板の配線パター
ン幅が広くなり易く、そのため高周波用配線基板の小型
化を阻害することになる。
【0032】また、下部接地貫通導体11bの長さは5
0μm〜0.5mmとするのが良く、50μm未満で
は、上記と同様に高周波用配線基板の配線パタ−ン幅が
細くなり易く、そのためリード端子の接合部の強度が弱
くなる、若しくはリード端子の接合が困難になる。一
方、0.5mmを超えると、高周波用配線基板の配線パ
タ−ン幅が広くなり易く、そのため高周波用配線基板の
小型化を阻害することになる。
【0033】そして、このような本発明の高周波用配線
基板1を外部電気回路基板の上面に搭載するとともに、
第2のコプレーナ線路8の線路導体6を外部電気回路基
板の接続用線路導体に、また接地導体7を外部電気回路
基板の接地導体にそれぞれ半田バンプ等の導電性接続部
材により、あるいは半田材を用いたリフロープロセスに
より電気的に接続することによって、高周波用配線基板
1が外部電気回路基板に実装されることとなる。
【0034】次に、本発明の高周波用配線基板の実施の
形態の他の例を図2に図1と同様の図で示す。図2にお
いて、それぞれ(a)は上面図、(b)は(a)のA−
A’線断面図、(c)は(a)のB−B’線断面図、
(d)は下面図であり、いずれも高周波入出力部の近傍
を示している。また、図1と同様の箇所には同じ符号を
付してある。
【0035】これらの図において、1は高周波用配線基
板、2は複数の誘電体層2a・2bを積層して形成され
た誘電体基板、3は誘電体基板2の上面に形成された第
1の線路導体、4は第1の線路導体3の両側に配設され
た第1の接地導体、5はこれら線路導体3と接地導体4
とで構成された第1のコプレーナ線路である。6は誘電
体基板2の下面にその先端が第1の線路導体3と対向す
るようにして第1の線路導体3と平行に形成された第2
の線路導体、7は第2の線路導体6の両側に配設された
第2の接地導体、8はこれら線路導体6と接地導体7と
で構成された第2のコプレーナ線路である。この例でも
図1の例と同様に、第1および第2のコプレーナ線路5
・8をそれぞれ2本ずつ形成している。
【0036】9は誘電体基板2の内部に第1および第2
のコプレーナ線路5・8と対向するように形成された2
層の内層接地導体であり、9aは第1のコプレーナ線路
5の直下の内層接地導体、9bは第2のコプレーナ線路
8の直上の内層接地導体である。また、10は第1のコ
プレーナ線路5の線路導体3の先端と第2のコプレーナ
線路8の線路導体6の先端とを電気的に接続する貫通導
体である。図1と同様に、11aは上部接地貫通導体、
11bは下部接地貫通導体、14は中間部接地貫通導体
であり、上部接地貫通導体11aは接地導体4と内層接
地導体9aとを電気的に接続し、下部接地貫通導体11
bは接地導体7と内層接地導体9bとを電気的に接続
し、中間部接地貫通導体14は内層接地導体9a,9b
同士を電気的に接続するものである。これらの上部接地
貫通導体11a,下部接地貫通導体11b,中間部接地
貫通導体14は、貫通導体10から第1および第2のコ
プレーナ線路5・8に直交する方向の両側で0.1〜5
mmの位置において、第1および第2のコプレーナ線路
5・8の接地導体4・7同士を電気的に接続するもので
ある。
【0037】12は誘電体基板2の上面に接合された枠
体であり、Mは誘電体基板2の上面に形成された半導体
素子等の電子部品の搭載部である。
【0038】そして、13aは第1の補助接地貫通導
体、13bは第2の補助接地貫通導体であり、誘電体基
板2の上面に形成された第1の接地導体4および下面に
形成された第2の接地導体7をそれぞれの線路導体3・
6の先端を囲むように延設されて、より良好な接地状態
を得ることができるものとしている。そして、第1の補
助接地貫通導体13aは第1の接地導体4と内層接地導
体9aとを接続し、第2の補助接地貫通導体13bは第
2の接地導体7と内層接地導体9bとを接続している。
これらの第1の補助接地貫通導体13a,第2の補助接
地貫通導体13bは、第1のコプレーナ線路5の線路導
体3および第2のコプレーナ線路8の線路導体6のそれ
ぞれの先端の伝送方向の延長方向で、貫通導体10から
0.2〜5mmの位置において、内層接地導体9a,9
bと延設した接地導体4・7とをそれぞれ第1の補助接
地貫通導体13a,第2の補助接地貫通導体13bで電
気的に接続している。
【0039】このような本発明の高周波用配線基板1に
よれば、その高周波入出力部において、図1の例と同様
に第1および第2のコプレーナ線路5・8の接続部を、
貫通導体10と内層接地導体9a,9bと上部接地貫通
導体11a,下部接地貫通導体11b,中間部接地貫通
導体14とにより、同軸構造に近い疑似同軸構造として
の電気的特性を有するものとすることができる。その結
果、高周波的な不整合を少なくして反射損失を低減する
ことができ、また、線路導体3・6と貫通導体10との
接続部におけるグランドの位相を等しくしてそのずれを
なくすことができ、高周波信号の反射の発生を抑制して
反射損失を抑えることができる。そして、第1の補助接
地貫通導体13a,第2の補助接地貫通導体13bを上
記の如く所定の位置に設けたことにより、前述のように
線路導体3,7の先端から伝送方向の延長方向に向かう
誘電体基板2内への高周波信号の電磁界の漏れを効果的
に抑制することができ、高周波入出力部における高周波
信号の反射損失をさらに抑制することができるものとな
る。
【0040】ここで、図3に示すように、第1の補助接
地貫通導体13aおよび第2の補助接地貫通導体13b
を形成する位置(間隔L1)が、各線路導体3・6の延
長方向で貫通導体10から0.2mm未満となると、貫
通導体10と第1の補助接地貫通導体13aおよび第2
の補助接地貫通導体13bとの電磁結合による容量性成
分と、誘導成分(自己誘導成分)のうち容量性成分が増
加する。すると、インピーダンス整合に適する容量性成
分と誘導成分の整合が損なわれて共振点が現れる傾向が
ある。
【0041】他方、第1の補助接地貫通導体13aおよ
び第2の補助接地貫通導体13bを形成する位置(間隔
L1)が5mmより遠い距離の位置となると、容量性成
分が減少し、相対的に誘導性成分が大きくなるため、同
様に共振点が現れることとなる傾向がある。従って、第
1の補助接地貫通導体13aおよび第2の補助接地貫通
導体13bを形成する位置は、第1のコプレーナ線路5
の線路導体3および第2のコプレーナ線路8の線路導体
6のそれぞれの先端の伝送方向の延長方向で、貫通導体
10との間隔L1が0.2≦L1≦5mmの位置とする
ことが好ましい。また、d2<L1であることがよく、
それは図1のd1との関係で述べた理由と同様である。
【0042】そして、第1の補助接地貫通導体13aの
長さは上部接地貫通導体11aの場合と同様の理由で同
様の範囲が良く、第2の補助接地貫通導体13bの長さ
は下部接地貫通導体11bの場合と同様の理由で同様の
範囲が良い。
【0043】また、第1のコプレーナ線路5の接地導体
4および第2のコプレーナ線路8の接地導体7をそれぞ
れ線路導体3・6の先端を囲むように延設する場合、第
1のコプレーナ線路5から貫通導体10を介して第2の
コプレーナ線路8へ、あるいはその逆へ信号を伝達する
ときのロスを極小にするように容量成分を調整し、接地
導体4・7を形成する。また、このとき、抵抗・インダ
クタ・容量が、信号線路全体でマッチングした位置に形
成することが好ましい。
【0044】そして、このような本発明の高周波用配線
基板1についても、これを外部電気回路基板の上面に搭
載するとともに、第2のコプレーナ線路8の線路導体7
を外部電気回路基板の接続用線路導体に、また接地導体
7を外部電気回路基板の接地導体にそれぞれ半田バンプ
等の導電性接続部材により、あるいは半田材を用いたリ
フロープロセスにより電気的に接続することによって、
高周波用配線基板1が外部電気回路基板に実装されるこ
ととなる。
【0045】また、本発明でいう高周波帯域とは1〜1
00GHz程度の高周波帯域及びミリ波帯域であり、従
って本発明の高周波用配線基板1は1〜100GHz程
度の高周波帯域及びミリ波帯域で使用されるものである
が、1〜80GHz程度の比較的周波数の低い帯域で使
用するのが好ましい。それは、80GHzを超える高周
波帯域では高周波信号が外部磁場の影響を受け易くな
り、ノイズおよび損失の増大をもたらすからである。よ
り好ましくは、1〜40GHz程度で使用するのが良
い。
【0046】なお、本発明は以上の実施の形態の例に限
定されるものではなく、本発明の要旨を逸脱しない範囲
で種々の変更、改良を施すことは何ら差し支えない。例
えば、上記の実施の形態の例ではそれぞれ第1および第
2のコプレーナ線路として線路導体を2本ずつ設けた場
合について示したが、線路導体を1本設けた場合やさら
に複数本配設した多ポートの場合であってもよい。内層
接地導体9a,9bについて上記実施形態では2層のも
のについて示したが、3層以上あってもよく、また、中
間部接地貫通導体14の全てが貫通導体に近接している
場合について説明したが、中間部接地貫通導体14の一
部が近接していてもよいことはいうまでもない。
【0047】また、上部接地貫通導体11a,下部接地
貫通導体11b,中間部接地貫通導体14の近傍に、高
周波信号の波長の1/4以下程度の繰り返し間隔の位置
となるようにして、さらに複数の接地貫通導体を配設し
てもよい。さらにまた、第1の補助接地貫通導体13
a,第2の補助接地貫通導体13bの近傍に、高周波信
号の波長の1/4以下程度の繰り返し間隔の位置となる
ようにして、さらに複数の補助接地貫通導体を配設して
もよい。
【0048】また、コプレーナ線路の線路導体にリード
端子やボール等の接続用金属部材を取り付けた構造とし
てもよい。
【0049】
【発明の効果】本発明は、貫通導体から第1,第2のコ
プレーナ線路に直交する方向の両側で0.1〜5mmの
位置において、両コプレーナ線路の接地導体同士を複数
の内層接地導体と電気的に接続された接地貫通導体で電
気的に接続して成る高周波入出力部を具備して成り、接
地貫通導体は、第1のコプレーナ線路の接地導体とその
直下の内層接地導体とを接続する上部接地貫通導体と、
第2のコプレーナ線路の接地導体とその直上の内層接地
導体とを接続する下部接地貫通導体と、複数の内層接地
導体同士を接続する中間部接地貫通導体とから成り、中
間部接地貫通導体は、少なくとも1層の誘電体層に対応
する部分が上部接地貫通導体および下部接地貫通導体よ
りも貫通導体に近接させて設けられていることにより、
中間部接地貫通導体の少なくとも一部を貫通導体の周り
により近接して設けて配置したことで、貫通導体を同軸
構造により近い疑似同軸構造とするとともに、上部接地
貫通導体および下部接地貫通導体と中間部接地貫通導体
の配置間隔を調整することで、より高精度のインピーダ
ンス整合を行うことができる。従って、高周波的な不整
合を解消し、高周波信号の反射損失をなお一層低減する
ことが可能となる。また、コプレーナ線路間に複数の内
層接地導体を形成し、これらの内層接地導体と両方のコ
プレーナ線路の接地導体とを接地貫通導体で電気的に接
続したことから、線路導体と貫通導体との接続部におけ
るグランドの位相を等しくしてそのずれをなくすことが
でき、高周波信号の反射の発生を抑制して反射損失を抑
えることができる。
【0050】また、本発明は、第1および第2のコプレ
ーナ線路の接地導体をそれぞれの線路導体の先端を囲む
ように延設し、かつ線路導体の先端の伝送方向の延長方
向で貫通導体から0.2〜5mmの位置において、複数
の内層接地導体と延設した接地導体とをそれぞれ補助接
地貫通導体で電気的に接続して成り、補助接地貫通導体
は、第1のコプレーナ線路の延設した接地導体とその直
下の内層接地導体とを接続する第1の補助接地貫通導体
と、第2のコプレーナ線路の延設した接地導体とその直
上の内層接地導体とを接続する第2の補助接地貫通導体
と、中間部接地貫通導体とから成り、中間部接地貫通導
体は、少なくとも1層の誘電体基板に対応する部分が第
1の補助接地貫通導体および第2の補助接地貫通導体よ
りも貫通導体に近接させて設けられていることにより、
高周波信号の伝送方向の延長方向に補助接地貫通導体を
設けることで、接地電位の壁が強固に形成され、誘電体
基板内における線路導体の先端から伝送方向の延長方向
での高周波信号の電磁界の漏れを効果的に抑制すること
ができ、高周波入出力部における高周波信号の反射損失
をさらに抑制し、その透過特性を向上させ得る。また、
貫通導体の周りで伝送方向において、中間部接地貫通導
体の少なくとも一部を貫通導体により近接して設けて配
置したことで、貫通導体を同軸構造により近い疑似同軸
構造とするとともに、第1の補助接地貫通導体および第
2の補助接地貫通導体と中間部接地貫通導体の近接部の
配置間隔を調整することで、より高精度のインピーダン
ス整合を行うことができる。従って、高周波的な不整合
を解消し、高周波信号の反射損失をなお一層低減するこ
とが可能となる。
【0051】以上のように、本発明によれば、コプレー
ナ線路と貫通導体との接続部におけるグランドの位相の
ずれをなくし、高周波信号の反射損失を抑えることがで
きる高周波入出力部を具備する高周波用配線基板を提供
することができた。
【図面の簡単な説明】
【図1】(a)は本発明の高周波用配線基板の実施の形
態の一例を示す上面図、(b)は(a)のA−A’線断
面図、(c)は(a)のB−B’線断面図、(d)は下
面図である。
【図2】(a)は本発明の高周波用配線基板の実施の形
態の他の例を示す上面図、(b)は(a)のA−A’線
断面図、(c)は(a)のB−B’線断面図、(d)は
下面図である。
【図3】(a)は図1(c),図2(c)の要部拡大断
面図、図3(b)は図2(b)の要部拡大断面図であ
る。
【符号の説明】
1・・・高周波用配線基板 2・・・誘電体基板 3・・・第1の線路導体 4・・・第1の接地導体 5・・・第1のコプレーナ線路 6・・・第2の線路導体 7・・・第2の接地導体 8・・・第2のコプレーナ線路 9a・・・内層接地導体 9b・・・内層接地導体 10・・・貫通導体 11a・・・上部接地貫通導体 11b・・・下部接地貫通導体 13・・・補助接地貫通導体 13a・・・第1の補助接地貫通導体 13b・・・第2の補助接地貫通導体 14・・・中間部接地貫通導体

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 複数の誘電体層を積層させて成る誘電体
    基板の上面に形成された高周波信号を伝送するための第
    1のコプレーナ線路と、前記誘電体基板の下面に前記第
    1のコプレーナ線路と平行に形成された第2のコプレー
    ナ線路とを、前記誘電体基板の内部に形成された複数の
    内層接地導体を挟んで対向配置するとともに、両コプレ
    ーナ線路の線路導体の先端同士を前記複数の内層接地導
    体と絶縁された貫通導体で電気的に接続し、かつ該貫通
    導体から前記両コプレーナ線路に直交する方向の両側で
    0.1〜5mmの位置において、両コプレーナ線路の接
    地導体同士を前記複数の内層接地導体と電気的に接続さ
    れた接地貫通導体で電気的に接続して成る高周波入出力
    部を具備して成り、 前記接地貫通導体は、前記第1のコプレーナ線路の接地
    導体とその直下の内層接地導体とを接続する上部接地貫
    通導体と、前記第2のコプレーナ線路の接地導体とその
    直上の内層接地導体とを接続する下部接地貫通導体と、
    前記複数の内層接地導体同士を接続する中間部接地貫通
    導体とから成り、該中間部接地貫通導体は、少なくとも
    1層の誘電体層に対応する部分が前記上部接地貫通導体
    および下部接地貫通導体よりも前記貫通導体に近接させ
    て設けられていることを特徴とする高周波用配線基板。
  2. 【請求項2】 前記接地貫通導体の上部接地貫通導体お
    よび下部接地貫通導体と、前記貫通導体との間隔をd
    1、前記中間部接地貫通導体の前記貫通導体に近接した
    部分と前記貫通導体との間隔をd2とした場合、0.2
    mm≦d1≦5mm,0.1mm<d2<5mmかつd
    2<d1であることを特徴とする請求項1記載の高周波
    用配線基板。
  3. 【請求項3】 前記第1および第2のコプレーナ線路の
    前記接地導体をそれぞれの前記線路導体の先端を囲むよ
    うに延設し、かつ該線路導体の先端の前記伝送方向の延
    長方向で前記貫通導体から0.2〜5mmの位置におい
    て、前記複数の内層接地導体と前記延設した接地導体と
    をそれぞれ補助接地貫通導体で電気的に接続して成り、 前記補助接地貫通導体は、前記第1のコプレーナ線路の
    延設した接地導体とその直下の内層接地導体とを接続す
    る第1の補助接地貫通導体と、前記第2のコプレーナ線
    路の延設した接地導体とその直上の内層接地導体とを接
    続する第2の補助接地貫通導体とから成り、前記中間部
    接地貫通導体は、少なくとも1層の誘電体層に対応する
    部分が前記第1の補助接地貫通導体および第2の補助接
    地貫通導体よりも前記貫通導体に近接させて設けられて
    いることを特徴とする請求項1または2記載の高周波用
    配線基板。
  4. 【請求項4】 前記第1の補助接地貫通導体および第2
    の補助接地貫通導体と、前記貫通導体との間隔をL1と
    した場合、0.2mm≦L1≦5mmかつd2<L1で
    あることを特徴とする請求項3記載の高周波用配線基
    板。
JP36683299A 1999-12-24 1999-12-24 高周波用配線基板 Pending JP2001185918A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36683299A JP2001185918A (ja) 1999-12-24 1999-12-24 高周波用配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36683299A JP2001185918A (ja) 1999-12-24 1999-12-24 高周波用配線基板

Publications (1)

Publication Number Publication Date
JP2001185918A true JP2001185918A (ja) 2001-07-06

Family

ID=18487793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36683299A Pending JP2001185918A (ja) 1999-12-24 1999-12-24 高周波用配線基板

Country Status (1)

Country Link
JP (1) JP2001185918A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1414279A3 (en) * 2002-10-23 2006-10-25 Murata Manufacturing Co., Ltd. High-frequency module and communication apparatus
US7239222B2 (en) 2001-10-25 2007-07-03 Hitachi, Ltd. High frequency circuit module
JP2008251783A (ja) * 2007-03-30 2008-10-16 Kyocera Corp 配線基板および電子装置
JPWO2019171658A1 (ja) * 2018-03-09 2021-01-07 古河電気工業株式会社 高周波伝送線路、その高周波伝送線路を備えるレーダ装置及び無線機器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56154805A (en) * 1980-04-30 1981-11-30 Mitsubishi Electric Corp Multilayer uniting method for triplet strip line
JPS61191607U (ja) * 1985-05-21 1986-11-28
JPH07221512A (ja) * 1994-02-04 1995-08-18 Sony Corp 高周波接続線路
JPH09321501A (ja) * 1996-05-30 1997-12-12 Mitsubishi Electric Corp 多層高周波回路基板
US5842877A (en) * 1996-12-16 1998-12-01 Telefonaktiebolaget L M Ericsson Shielded and impedance-matched connector assembly, and associated method, for radio frequency circuit device
JPH1117413A (ja) * 1997-06-26 1999-01-22 Mitsubishi Electric Corp ストリップライン給電装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56154805A (en) * 1980-04-30 1981-11-30 Mitsubishi Electric Corp Multilayer uniting method for triplet strip line
JPS61191607U (ja) * 1985-05-21 1986-11-28
JPH07221512A (ja) * 1994-02-04 1995-08-18 Sony Corp 高周波接続線路
JPH09321501A (ja) * 1996-05-30 1997-12-12 Mitsubishi Electric Corp 多層高周波回路基板
US5842877A (en) * 1996-12-16 1998-12-01 Telefonaktiebolaget L M Ericsson Shielded and impedance-matched connector assembly, and associated method, for radio frequency circuit device
JPH1117413A (ja) * 1997-06-26 1999-01-22 Mitsubishi Electric Corp ストリップライン給電装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7239222B2 (en) 2001-10-25 2007-07-03 Hitachi, Ltd. High frequency circuit module
EP1414279A3 (en) * 2002-10-23 2006-10-25 Murata Manufacturing Co., Ltd. High-frequency module and communication apparatus
US7155197B2 (en) 2002-10-23 2006-12-26 Murata Manufacturing Co., Ltd. High-frequency module and communication apparatus
JP2008251783A (ja) * 2007-03-30 2008-10-16 Kyocera Corp 配線基板および電子装置
JPWO2019171658A1 (ja) * 2018-03-09 2021-01-07 古河電気工業株式会社 高周波伝送線路、その高周波伝送線路を備えるレーダ装置及び無線機器
JP7072563B2 (ja) 2018-03-09 2022-05-20 古河電気工業株式会社 高周波伝送線路、その高周波伝送線路を備えるレーダ装置及び無線機器

Similar Documents

Publication Publication Date Title
KR100430299B1 (ko) 다층 기판 상의 고주파 회로 모듈
US7504710B2 (en) Multilayer dielectric substrate and semiconductor package
JP3937433B2 (ja) 平面回路−導波管接続構造
US10056669B2 (en) Transmission line
US6617943B1 (en) Package substrate interconnect layout for providing bandpass/lowpass filtering
JP2002271111A (ja) 積層バラン素子
JPH0443703A (ja) 対称型ストリップライン共振器
JPH07221512A (ja) 高周波接続線路
US20040183629A1 (en) Electronic chip component
EP1585184B1 (en) Direct current cut structure
JP3610715B2 (ja) 多層実装mmic回路
JP3667274B2 (ja) 高周波用パッケージ
JP2000031651A (ja) 積層回路基板
JP2002185201A (ja) 高周波用配線基板
WO2022209278A1 (ja) 誘電体フィルタ
JP2001185918A (ja) 高周波用配線基板
JP3833426B2 (ja) 高周波用配線基板
JP5279424B2 (ja) 高周波伝送装置
JP3618046B2 (ja) 高周波回路用パッケージ
WO2022230286A1 (ja) フィルタ装置およびそれを搭載した高周波フロントエンド回路
JPH05199019A (ja) 高周波回路パッケージ
JP2000278008A (ja) 高周波用配線基板
JP4329702B2 (ja) 高周波デバイス装置
JP2002359443A (ja) 高周波パッケ−ジと配線基板との接続構造
JP2005130406A (ja) 導波管部材および導波管ならびに高周波モジュール

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050419

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050617

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050823