JPH02205054A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH02205054A JPH02205054A JP1024576A JP2457689A JPH02205054A JP H02205054 A JPH02205054 A JP H02205054A JP 1024576 A JP1024576 A JP 1024576A JP 2457689 A JP2457689 A JP 2457689A JP H02205054 A JPH02205054 A JP H02205054A
- Authority
- JP
- Japan
- Prior art keywords
- transmission lines
- reference potential
- transmission
- lines
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 30
- 230000005540 biological transmission Effects 0.000 claims abstract description 95
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 4
- 238000002955 isolation Methods 0.000 abstract description 9
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 239000003989 dielectric material Substances 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 4
- 230000000694 effects Effects 0.000 description 8
- 230000002542 deteriorative effect Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 241001590997 Moolgarda engeli Species 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Waveguides (AREA)
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体装置に適用して有効な技術に関するも
ので、例えば、マイクロ波信号により動作を行う半導体
装置に利用して有効な技術に関するものである。Detailed Description of the Invention [Field of Industrial Application] The present invention relates to a technique that is effective when applied to a semiconductor device, for example, a technique that is effective when applied to a semiconductor device that operates using a microwave signal. It is something.
［従来の技術］
従来、ＩＣを封止するパッケージ内外の電気的信号（所
謂低周波信号）のやり取りは、該パッケージから突出す
る複数のピン（アウターリード）を介して行われ、この
ピンを介してパッケージ内に伝送された電気的信号は、
前記ピンに電気的に接続される伝送路（インナーリード
）を介してＩＣ内に伝送されるようになっている。[Prior Art] Conventionally, electrical signals (so-called low frequency signals) are exchanged between the inside and outside of a package that seals an IC through a plurality of pins (outer leads) protruding from the package. The electrical signals transmitted within the package are
The signal is transmitted into the IC via a transmission path (inner lead) electrically connected to the pin.
ここで、近年においては、通信用のＩＣ等においてマイ
クロ波信号（Ｇ Ｈｚ単位）が使用されるようになって
きている。このマイクロ波信号の波長は従来の低周波信
号に比べて非常に短く、しかもこのマイクロ波信号は該
マイクロ波信号の波長に比べて長い配線長を有する伝送
路（インナーリード）中を伝送されるので、従って、こ
の伝送路において該マイクロ波信号の反射減衰等の現象
が発生し、波形が乱れてしまうという問題点が生じてい
る。In recent years, microwave signals (in GHz units) have come to be used in communication ICs and the like. The wavelength of this microwave signal is very short compared to conventional low frequency signals, and moreover, this microwave signal is transmitted through a transmission path (inner lead) that has a longer wiring length than the wavelength of the microwave signal. Therefore, a phenomenon such as reflection attenuation of the microwave signal occurs in this transmission path, resulting in a problem that the waveform is disturbed.
そこで、最近においては、上記伝送路の研ぐ異ンビーダ
ンスをＩＣ内の負荷インピーダンスに一致させる所謂イ
ンピーダンス整合をとるようにして、上記問題点に対処
していた。Therefore, recently, the above-mentioned problem has been dealt with by implementing so-called impedance matching in which the uneven beadance of the transmission line matches the load impedance inside the IC.
このインピーダンス整合については、例えば、昭和６０
年１１月１日に日経マグロウヒル社から発行された「日
経マイクロデバイス」第１１１頁〜第１１７頁に記載さ
れている。Regarding this impedance matching, for example,
It is described in "Nikkei Microdevices" published by Nikkei McGraw-Hill on November 1, 2008, pages 111 to 117.
このインピーダンス整合を取るように構成された伝送路
の一例を示したのが第７図、第８図である。FIGS. 7 and 8 show examples of transmission lines configured to achieve this impedance matching.
第７図は所謂マイクロストリップライン、第８図は所謂
ストリップラインと称されるもので、符号１はマイクロ
波信号の伝送路を、２は誘電体を、３は基準電位（グラ
ンド電位）をそれぞれ示しており、両者共、伝送路１の
幅、厚さ、誘電体２の誘電率、厚さ等を変化させること
により伝送路１の特性インピーダンスをＩＣ内の負荷イ
ンピーダンスに一致させようとするものである。Fig. 7 shows what is called a microstrip line, and Fig. 8 shows what is called a strip line, where 1 is the microwave signal transmission path, 2 is the dielectric, and 3 is the reference potential (ground potential). In both cases, the characteristic impedance of the transmission line 1 is made to match the load impedance inside the IC by changing the width and thickness of the transmission line 1, and the dielectric constant and thickness of the dielectric 2. It is.
［発明が解決しようとする課題］
しかしながら、上記マイクロストリップライン、ストリ
ップラインにおいては以下の問題点がある。[Problems to be Solved by the Invention] However, the above microstrip line and strip line have the following problems.
すなわち、上記伝送路１同士がある一定間隔以内に接近
してくるとインピーダンス値が設計値と一致しなくなり
、インピーダンスマツチングの設計が非常に難しくなっ
てしまうという問題である。That is, the problem is that when the transmission lines 1 approach each other within a certain distance, the impedance value no longer matches the design value, making impedance matching design extremely difficult.
しかも、上記伝送路１同士がある一定間隔以内に近接し
てくると、伝送路１間においてクロストークノイズが発
生し、所謂アイソレーション特性が劣化するという問題
も生じる。Furthermore, when the transmission lines 1 come close to each other within a certain distance, crosstalk noise occurs between the transmission lines 1, resulting in a problem of deterioration of so-called isolation characteristics.
これら問題点は、最近の半導体装置の傾向としてパッケ
ージが多ピン化、すなわち伝送路が多本数化してきてお
り、しかも該半導体装置を高集積化するという要請から
上記伝送路１同士をかなり接近させなければならないの
で、極めて顕著となってきている。These problems can be solved by the recent trend of semiconductor devices having more pins in their packages, that is, more transmission lines, and in addition, due to the demand for higher integration of semiconductor devices, the transmission lines 1 have been made to be quite close to each other. It has become extremely prominent.
ここで、上記問題点を回避するものとして、上記平面的
に並べられた伝送路１の間に基準電位線（グランド電位
線）を介在させるようにしてインピーダンス整合を取る
と共に、クロストークを防止するようにした半導体装置
が知られている。Here, in order to avoid the above problem, a reference potential line (ground potential line) is interposed between the transmission lines 1 arranged in a plane to achieve impedance matching and prevent crosstalk. A semiconductor device that does this is known.
しかしながら、この半導体装置においては、伝送路１が
平面的に並べられているために、高集積化が今−歩図れ
ず、しかも、伝送路が長くなってしまうことから伝送路
の所謂伝送特性が劣化してしまうという問題点がある。However, in this semiconductor device, since the transmission lines 1 are arranged in a plane, it is difficult to achieve high integration, and furthermore, the so-called transmission characteristics of the transmission lines are deteriorated because the transmission lines become long. The problem is that it deteriorates.
また、第９図に示されるように、電話線等に利用されて
いる同軸ケーブル状に伝送路１の周囲を誘電体２を介し
て基準電位線（グランド電位線）３で囲むタイプも知ら
れている。これは、伝送路１を基準電位線３で完全に囲
むことからインピーダンス整合設計の簡易化及びクロス
トークの防止が図れることになるが、製造が難しく、半
導体ＩＣ用パッケージの配線としての実現性が乏しいと
いった問題点がある。Furthermore, as shown in FIG. 9, a type in which a transmission line 1 is surrounded by a reference potential line (ground potential line) 3 via a dielectric 2 in the form of a coaxial cable used for telephone lines, etc. is also known. ing. This completely surrounds the transmission line 1 with the reference potential line 3, which simplifies the impedance matching design and prevents crosstalk, but it is difficult to manufacture and is not practical as wiring for semiconductor IC packages. There is a problem of scarcity.
本発明は係る問題点に鑑みなされたものであって、イン
ピーダンス整合の設計が比較的簡易にできると共に、ア
イソレーション特性、伝送特性に優れ、しかも製造が容
易で、高集積化の図れる半導体装置を提供することを目
的としている。The present invention has been devised in view of the above problems, and provides a semiconductor device that can relatively easily design impedance matching, has excellent isolation characteristics and transmission characteristics, is easy to manufacture, and can be highly integrated. is intended to provide.
［課題を解決するための手段］
本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。[Means for Solving the Problems] Representative inventions disclosed in this application will be summarized as follows.
すなわち、マイクロ波を伝送する伝送路を積層化すると
共に、該伝送路の上下左右方向に基準電位を有する配線
を離間配置したものである。That is, transmission lines for transmitting microwaves are stacked, and wiring having a reference potential is spaced apart from each other in the vertical and horizontal directions of the transmission lines.
［作用］
上記した手段によれば、マイクロ波を伝送する伝送路を
積層化すると共に、該伝送路の上下左右方向に基準電位
を有する配線を離間配置するようにしたので、基準電位
を有する配線が、隣接する伝送路間のクロストークノイ
ズを抑えることができるという作用によりアイソレーシ
ョン特性を劣化させることなく伝送路を近接配置でき、
しかも伝送路が立体的に積層されるという作用により配
線密度が向上されると共に伝送路の配線長を短くでき、
従って、アイソレーション特性、伝送特性に優れ、高集
積化の図られた半導体装置を提供するという上記目的が
達成されることになる。[Function] According to the above-described means, the transmission line for transmitting microwaves is laminated, and the wiring having the reference potential is spaced apart in the vertical and horizontal directions of the transmission line, so that the wiring having the reference potential is However, due to its ability to suppress crosstalk noise between adjacent transmission lines, transmission lines can be placed close together without deteriorating isolation characteristics.
Furthermore, the wiring density is improved due to the three-dimensional layering of the transmission lines, and the wiring length of the transmission lines can be shortened.
Therefore, the above object of providing a highly integrated semiconductor device with excellent isolation characteristics and transmission characteristics is achieved.
また、伝送路同士の間に基準電位を有する配線が配置さ
れるという作用により、伝送路同士を近接させた場合に
おけるインピーダンス整合の設計を簡易にできるという
上記目的が達成されることになる。In addition, due to the effect that wiring having a reference potential is placed between the transmission lines, the above object of simplifying the design of impedance matching when the transmission lines are placed close to each other can be achieved.
また、その構成は上記のように極めて簡易であるので、
上記半導体装置を容易に製造できるという上記目的が達
成されることになる。In addition, since its configuration is extremely simple as mentioned above,
The above object of being able to easily manufacture the above semiconductor device is achieved.
［実施例］ 以下、本発明の実施例を図面を参照しながら説明する。[Example] Embodiments of the present invention will be described below with reference to the drawings.
第１図乃至第４図には本発明に係る半導体装置の第１実
施例が示されている。その概要を説明すれば次のとおり
である。1 to 4 show a first embodiment of a semiconductor device according to the present invention. The outline is as follows.
第４図は光通信、コンピュータ用に使用される超高速半
導体装置の縦断面図である。FIG. 4 is a longitudinal cross-sectional view of an ultrahigh-speed semiconductor device used for optical communications and computers.
同図において、この半導体装置の外郭はパッケージ部分
と、該パッケージから突出する５０本以上のピン（アウ
ターリード）３６とにより構成されている。パッケージ
部分は上部を形成するキャップ３４と、側部を形成する
積層セラミック（アルミナ）１２とにより封止された状
態になっており、この積層セラミック（アルミナ）１２
間には上記ピン（アウターリード）３６にそれぞれ接続
される伝送路（インナーリード）１１が形成されている
（詳しくは後述）。In the figure, the outer shell of this semiconductor device is composed of a package portion and more than 50 pins (outer leads) 36 protruding from the package. The package part is sealed by a cap 34 forming an upper part and a multilayer ceramic (alumina) 12 forming a side part.
Transmission lines (inner leads) 11 each connected to the pins (outer leads) 36 are formed between them (details will be described later).
上記パッケージ内にはＩＣベース３１に載置されるＩＣ
チップ３０が配置されている。このＩＣチップ３０上に
はポンディングパッド３２が多数形成されており、ポン
ディングパッド３２にはボンディングワイヤ３３の一端
が、このボンディングワイヤ３３の他端側には上記伝送
路（インナーリード）１１のパッケージ内端部がそれぞ
れ接続されている。この伝送路（インナーリード）１１
は、上記ピン（アウターリード）３６とＩＣチップ３０
との間におけるマイクロ波信号の伝送を行なうためのも
ので、本実施例においては約１０ＧＨｚのマイクロ波信
号を伝送するようになっている。Inside the package is an IC mounted on the IC base 31.
A chip 30 is arranged. A large number of bonding pads 32 are formed on this IC chip 30, one end of a bonding wire 33 is connected to the bonding pad 32, and the transmission path (inner lead) 11 is connected to the other end of the bonding wire 33. The inner ends of the package are connected to each other. This transmission line (inner lead) 11
is the above pin (outer lead) 36 and IC chip 30
This is for transmitting microwave signals between the two, and in this embodiment, microwave signals of approximately 10 GHz are transmitted.
この伝送路（インナーリード）１１はタングステンより
なり、第１図に示されるように、アルミナよりなる誘電
体１２上に並列的にそれぞれ配置され，互いに一定間隔
を持って離間配置されている。この伝送路（インナーリ
ード）１１間士の間の中央には基準電位を有するタング
ステンよりなる配線（グランド線）１５がそれぞれ配置
されている。上記伝送路（インナーリード）１１及びグ
ランド線１５がプリントされた誘電体１２は階層状に積
層されており（本実施例においては２段）、上段の伝送
路（インナーリード）１１の真下にはグランド線１５が
、また上段のグランド線１５の真下には伝送路１１がそ
れぞれ配置される位置関係となるように積層されている
。これら積層部位の上下面には、基準電位層１３が形成
されており、従って、マイクロ波信号を伝送する伝送路
（インナーリード）１１の上下左右方向には基準電位部
分が離間配置された状態となっている。The transmission lines (inner leads) 11 are made of tungsten and, as shown in FIG. 1, are arranged in parallel on a dielectric material 12 made of alumina, and spaced apart from each other at a constant interval. Wiring (ground wire) 15 made of tungsten and having a reference potential is arranged in the center between the transmission lines (inner leads) 11, respectively. The dielectric material 12 on which the transmission line (inner lead) 11 and the ground line 15 are printed is layered (two layers in this embodiment), and the layer directly below the upper transmission line (inner lead) 11 is The ground lines 15 are stacked in a positional relationship such that the transmission lines 11 are arranged directly below the ground lines 15 in the upper stage. A reference potential layer 13 is formed on the upper and lower surfaces of these laminated parts, and therefore, reference potential parts are spaced apart in the vertical and horizontal directions of the transmission line (inner lead) 11 that transmits the microwave signal. It has become.
上記各配線１１、１３、１５及び誘電体１２は、例えば
グリーンシート積層法等の周知の製造法により形成され
る。Each of the wirings 11, 13, 15 and the dielectric 12 are formed by a well-known manufacturing method such as a green sheet lamination method.
なお、第４図における右半分は第１図のＣ−Ｃ矢視図、
左半分はＤ−Ｄ矢視図である。In addition, the right half in FIG. 4 is a view taken along the line C-C in FIG.
The left half is a DD arrow view.
このように、本実施例においては、伝送路（インナーリ
ード）１１の上下左右方向に基準電位部位（グランド線
１５、基準電位層１３）を離間配置しているので、伝送
路（インナーリード）１１間士を近接させた場合におけ
るインピーダンス整合の設計が非常に簡易にできる。As described above, in this embodiment, since the reference potential parts (ground wire 15, reference potential layer 13) are spaced apart in the vertical and horizontal directions of the transmission line (inner lead) 11, the transmission line (inner lead) 11 Impedance matching can be designed very easily when the impedances are placed close to each other.
また、このように、伝送路（インナーリード）１１を該
伝送路（インナーリード）１１の上下左右方向に配置さ
れる基準電位部位によりシールドするようにしているの
で、伝送路１１同士を近接させても伝送路１１間のクロ
ストークノイズを抑えることができる。すなわち、アイ
ソレーション特性を劣化させることなく伝送路を近接配
置できる。因に、上述の如く構成すると、第９図で説明
した伝送路周囲を完全に基準電位部分で囲む場合と略同
様な機能を発揮することができる。Moreover, since the transmission line (inner lead) 11 is shielded by the reference potential parts arranged in the vertical and horizontal directions of the transmission line (inner lead) 11 in this way, the transmission lines 11 can be placed close to each other. Also, crosstalk noise between the transmission lines 11 can be suppressed. That is, the transmission lines can be placed close to each other without deteriorating the isolation characteristics. Incidentally, when configured as described above, substantially the same function as in the case where the transmission line is completely surrounded by the reference potential portion described in FIG. 9 can be achieved.
上記伝送路（インナーリード）１１は、第２図、第３図
にそれぞれ示されるように、直接ピン（アウターリード
）３６にそれぞれ接続されており、一方グランド線１５
及び基準電位層１３は、第２図乃至第４図に示されるよ
うに、パッケージ内においてスルーホール１９を介して
一括してグランド部分（基準電位部分）１７に短絡して
いる。すなわち、このグランド線１５は１本１本パッケ
ージ外に引き出されずにパッケージ内において一括して
グランド部分（基準電位部分）１７に短絡しており、従
って、パッケージ外に引き出されるビン数はＩＣ動作に
必要な伝送路（インナーリード）１１の数だけであり、
不必要なピン数の増大はなく、伝送路（インナーリード
）１１の近接配置化、積層化と相俟ってさらに高集積化
が図られるようになっている。The transmission line (inner lead) 11 is directly connected to a pin (outer lead) 36, as shown in FIGS. 2 and 3, while the ground wire 15
As shown in FIGS. 2 to 4, the reference potential layer 13 is collectively short-circuited to a ground portion (reference potential portion) 17 via a through hole 19 within the package. In other words, the ground wires 15 are not drawn out of the package one by one, but are collectively short-circuited to the ground portion (reference potential portion) 17 within the package. Therefore, the number of pins drawn out of the package is limited to the IC operation. Only the number of necessary transmission lines (inner leads) 11 is required,
There is no unnecessary increase in the number of pins, and together with the close arrangement and lamination of the transmission lines (inner leads) 11, higher integration is achieved.
因に、上記伝送路１１の特性インピーダンス値は５０Ω
であり、このインピーダンス値となるように種々のパラ
メータが決定されている。Incidentally, the characteristic impedance value of the transmission line 11 is 50Ω.
Various parameters are determined to achieve this impedance value.
すなわち、グランド線１５及び伝送路１１の厚さＭ、Ｎ
をそれぞれ０．０２５ｍｍに、グランド線１５及び伝送
路１１の＠Ｘをそれぞれ０゜２ｍｍに、グランド線１５
と伝送路１１との間の距離Ｙを０．１５ｍｍに、誘電体
１２の厚さＬを０．３ｍｍにそれぞれ設定することによ
り伝送路１１の特性インピーダンス値を５０Ωとしてい
る。That is, the thicknesses M and N of the ground line 15 and the transmission line 11
to 0.025 mm each, the ground wire 15 and the @X of the transmission line 11 to 0.2 mm each, and the ground wire 15
The characteristic impedance value of the transmission line 11 is set to 50Ω by setting the distance Y between the transmission line 11 and the transmission line 11 to 0.15 mm, and the thickness L of the dielectric 12 to 0.3 mm.
なお、図が煩雑になるのを避けるために、第１図の矢視
部分は、第２図及び第３図においては断面部分のみに示
しである。In order to avoid complicating the drawings, the portion shown by the arrow in FIG. 1 is shown only in cross-section in FIGS. 2 and 3.
このように構成される半導体装置によれば次のような効
果を得ることができる。According to the semiconductor device configured in this way, the following effects can be obtained.
すなわち、マイクロ波を伝送する伝送路（インナーリー
ド）１１を積層化すると共に、該伝送路（インナーリー
ド）１１の上下左右方向に基準電位部位（グランド線１
５、基準電位層１３）を離間配置するようにしたので、
基準電位部位（グランド線１５、基準電位層１３）が、
隣接する伝送路１１間のクロストークノイズを抑えるこ
とができるという作用によりアイソレーション特性を劣
化させることなく伝送路１１を近接配置でき、しかも伝
送路１１が立体的に積層されるという作用により配線密
度が向上されると共に伝送路の配線長を短くできる。That is, the transmission line (inner lead) 11 for transmitting microwaves is laminated, and reference potential parts (ground wire 1
5. Since the reference potential layer 13) is arranged at a distance,
The reference potential portion (ground line 15, reference potential layer 13) is
The effect of suppressing crosstalk noise between adjacent transmission lines 11 allows the transmission lines 11 to be placed close together without deteriorating isolation characteristics, and the effect of stacking the transmission lines 11 three-dimensionally increases wiring density. In addition, the wiring length of the transmission path can be shortened.
また、伝送路１１同士の間に基準電位を有する配線が配
置されるという作用により、伝送路同士を近接させた場
合におけるインピーダンス整合の設計を簡易にでき、従
って、伝送路の特性インピーダンスを所望の値（本実施
例においては５０Ω）に容易に設計できる。In addition, by arranging the wiring having a reference potential between the transmission lines 11, it is possible to simplify the design of impedance matching when the transmission lines are placed close to each other. It can be easily designed to a value (50Ω in this example).
また、その構成は、第９図に示されるような同軸ケーブ
ル状に伝送路１の周囲を誘電体２を介して基準電位線（
グランド電位線）３で囲むタイプに比べて極めて簡易で
あるので、上記半導体装置の製造は容易である。In addition, the configuration is such that a reference potential line (
Since this is extremely simple compared to the type surrounded by the ground potential line (3), the above semiconductor device is easy to manufacture.
第５図には本発明に係る半導体装置の第２実施例の要部
が示されている。FIG. 5 shows the main parts of a second embodiment of the semiconductor device according to the present invention.
この第２実施例の半導体装置が第１実施例のそれと違う
点は、伝送路（インナーリード）１１、グランド線１５
及び誘電体１２よりなる積層部位の上下面に形成される
基準電位層１３を、基準電位を有する配線（グランド線
）２３に代えた点である。このグランド線２３は勿論伝
送路（インナーリード）１１の真上または真下に来るよ
うに配置されている。The semiconductor device of the second embodiment differs from that of the first embodiment in that a transmission line (inner lead) 11, a ground line 15,
The reference potential layer 13 formed on the upper and lower surfaces of the laminated portion made of the dielectric material 12 is replaced with a wiring (ground line) 23 having a reference potential. This ground line 23 is of course placed directly above or below the transmission line (inner lead) 11.
このように構成されても、マイクロ波信号を伝送する伝
送路（インナーリード）１１の上下左右方向に基準電位
部分が離間配置されることには変わりないので、第１実
施例と同様な効果が発揮されるというのはいうまでもな
い。Even with this configuration, the reference potential portions are still spaced apart in the vertical and horizontal directions of the transmission line (inner lead) 11 that transmits the microwave signal, so the same effect as in the first embodiment can be obtained. Needless to say, it will be demonstrated.
第６図には本発明に係る半導体装置の第３実施例の要部
が示されている。FIG. 6 shows main parts of a third embodiment of a semiconductor device according to the present invention.
この半導体装置は、ピン（アウターリード）３６がＩＣ
ベース３１の底面から多数突出する所謂ピングリッドア
レイタイプのものであり、伝送路（インナーリード）４
１も同様にＩＣベース３１の底面に向かって延びている
ものである。第６図は、このＩＣベース３１の底面に向
かって延在する伝送路（インナーリード）４１の横断面
図（ＩＣベース３１の底面に並行な面で切断した図）で
あり、伝送路（インナーリード）４１及びグランド線４
３は、製造しやすいように誘電体（アルミナ）４２を円
形にくり抜いた中に充填されている。In this semiconductor device, the pin (outer lead) 36 is an IC.
It is a so-called pin grid array type in which many protrudes from the bottom surface of the base 31, and the transmission line (inner lead) 4
1 also extends toward the bottom surface of the IC base 31. FIG. 6 is a cross-sectional view (cut along a plane parallel to the bottom surface of the IC base 31) of the transmission path (inner lead) 41 extending toward the bottom surface of the IC base 31. Lead) 41 and ground wire 4
3 is filled in a circular hollowed out dielectric (alumina) 42 for ease of manufacture.
このように構成されても、マイクロ波信号を伝送する伝
送路（インナーリード）４１の上下左右方向に基準電位
部分が離間配置されることには変わりないので、第１実
施例と同様な効果が発揮されるというのはいうまでもな
い。Even with this configuration, the reference potential portions are still spaced apart in the vertical and horizontal directions of the transmission line (inner lead) 41 that transmits the microwave signal, so the same effect as in the first embodiment can be obtained. Needless to say, it will be demonstrated.
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the above Examples and can be modified in various ways without departing from the gist thereof. Nor.
例えば、上記実施例おいては、伝送路をインナーリード
としているが、インナーリードに限定されるものではな
く、ＩＣ内部のマイクロ波信号伝送路に対しても適用可
能である。For example, in the above embodiment, the transmission path is an inner lead, but the present invention is not limited to an inner lead, and can also be applied to a microwave signal transmission path inside an IC.
また、上記実施例においては、インピーダンス整合値を
５０Ωにしているが、５０Ωに限定されるものではなく
、インピーダンス値を決定するパラメータＭ、Ｎ、Ｘ、
Ｙ、Ｌも上記値に限定されるものではない。また、マイ
クロ波信号の周波数も約１０ＧＨｚに限定されるもので
はない。Further, in the above embodiment, the impedance matching value is 50Ω, but it is not limited to 50Ω, and the parameters M, N, X, which determine the impedance value,
Y and L are also not limited to the above values. Furthermore, the frequency of the microwave signal is not limited to about 10 GHz either.
また、上記実施例においては、伝送路（インナーリード
）及びグランド線がプリントされた誘電体は２段に積層
されているが２段以上に積層することも可能である。そ
の場合には上記実施例と同様に、伝送路の上下左右方向
に基準電位を有する配線が離間配置されるよう積層しな
ければならないというのはいうまでもない。Further, in the above embodiment, the dielectric material on which the transmission line (inner lead) and the ground line are printed is laminated in two stages, but it is also possible to laminate it in two or more stages. In that case, it goes without saying that the wirings having reference potentials must be stacked so that they are spaced apart from each other in the vertical and horizontal directions of the transmission line, as in the above embodiment.
なお、本発明は数ＧＨｚ以上のマイクロ波信号により動
作する高速ＩＣ用の多ピンパツケージに適用するのが特
に有効である。The present invention is particularly effective when applied to multi-pin packages for high-speed ICs operated by microwave signals of several GHz or more.
［発明の効果］
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。[Effects of the Invention] The effects obtained by typical inventions disclosed in this application are briefly explained below.
すなわち、マイクロ波を伝送する伝送路を積層化すると
共に、該伝送路の上下左右方向に基準電位を有する配線
を離間配置するようにしたので、基準電位を有する配線
が、隣接する伝送路間のクロストークノイズを抑えるこ
とができることとなり、アイソレーション特性を劣化さ
せることなく伝送路を近接配置でき、しかも伝送路が立
体的に積層されることから、配線密度が向上されると共
に伝送路の配線長を短くできる。その結果、アイソレー
ション特性、伝送特性に優れ、高集積化の図られた半導
体装置となる。In other words, the transmission lines for transmitting microwaves are layered, and the wirings having reference potentials are spaced apart in the vertical and horizontal directions of the transmission lines, so that the wirings having the reference potentials are connected between adjacent transmission lines. Crosstalk noise can be suppressed, and transmission lines can be placed close together without deteriorating isolation characteristics. Moreover, since the transmission lines are stacked three-dimensionally, wiring density is improved and the wiring length of the transmission line can be reduced. can be shortened. As a result, a highly integrated semiconductor device with excellent isolation characteristics and transmission characteristics can be obtained.
また、伝送路同士の間に基準電位を有する配線が配置さ
れるので、伝送路同士を近接させた場合におけるインピ
ーダンス整合の設計を簡易にすることが可能となる
また、その構成は上記のように極めて簡易であるので、
上記半導体装置を容易に製造することが可能となる。In addition, since wiring with a reference potential is placed between the transmission lines, it is possible to simplify the design of impedance matching when the transmission lines are placed close to each other. Since it is extremely simple,
The above semiconductor device can be easily manufactured.
【図面の簡単な説明】
第１図は本発明に係る半導体装置の第１実施例の要部の
縦断面図、
第２図は同上装置のＡ−Ａ矢視図、
第３図は同上装置のＢ−Ｂ矢視図、
第４図は第１図の縦断面図、
第５図は本発明に係る半導体装置の第２実施例の要部の
縦断面図、
第６図は本発明に係る半導体装置の第３実施例の要部の
横断面図、
第７図乃至第９図は従来技術に係る半導体装置の要部の
各斜視図である。
１１．４１・・・・伝送路、
１３゜
１５゜
２３゜
４３・・・・基準電位を有する配線。
３６・・・・ピ
ン。
しく しの
ば）
手続補正帯
（自発）
１、事件の表示
平成 １手持許願第２４５７６号
２、発明の名称
半導体装置
３、補正をする者
事件との関係 特許出願人
住 所 〒１０１東京都千代田区神田駿河台四丁目６番
地名称（５１０）株式会社日立製作所
４、代理人
居 所 〒１６２東京都新宿区市谷本村町３番２０号
６、補正の内容[BRIEF DESCRIPTION OF THE DRAWINGS] FIG. 1 is a vertical cross-sectional view of a main part of a first embodiment of a semiconductor device according to the present invention, FIG. 2 is a view taken along arrow A-A of the same device, and FIG. 3 is a view of the same device as above. FIG. 4 is a vertical cross-sectional view of FIG. 1, FIG. 5 is a vertical cross-sectional view of a main part of a second embodiment of a semiconductor device according to the present invention, and FIG. A cross-sectional view of a main part of a third embodiment of the semiconductor device, and FIGS. 7 to 9 are perspective views of main parts of a semiconductor device according to the prior art. 11.41...Transmission line, 13゜15゜23゜43...Wiring with reference potential. 36...Pin. (Shiku Shinoba) Procedural amendment band (voluntary) 1. Display of the case Heisei 1. Hand-held patent application No. 24576 2. Name of the invention Semiconductor device 3. Person making the amendment Relationship to the case Patent applicant address 101 Chiyoda, Tokyo 4-6, Kanda Surugadai, Ward Name (510) Hitachi, Ltd. 4, Agent address: 3-20-6, Ichigaya Honmura-cho, Shinjuku-ku, Tokyo 162 Contents of amendment
Claims (3)
ンを介して該パッケージ内へのマイクロ波信号の授受を
行うと共に、このパッケージ内の該マイクロ波信号の伝
送を前記ピンに電気的に接続される伝送路によりそれぞ
れ行うようにした半導体装置において、前記伝送路を積
層化すると共に、該伝送路の上下左右方向に基準電位を
有する配線を離間配置したことを特徴とする半導体装置
。1. It has a plurality of pins protruding from the package, transmits and receives microwave signals into the package through the pins, and is electrically connected to the pins for transmitting the microwave signals within the package. What is claimed is: 1. A semiconductor device characterized in that the transmission paths are stacked, and wirings having a reference potential are spaced apart from each other in the vertical and horizontal directions of the transmission paths.
アルミナが介在していることを特徴とする特許請求の範
囲第１項記載の半導体装置。2. 2. The semiconductor device according to claim 1, wherein alumina is interposed between the transmission path and the wiring having the reference potential.
いて一括して基準電位に短絡していることを特徴とする
特許請求の範囲第１項または第２項記載の半導体装置。3. 3. The semiconductor device according to claim 1, wherein the wiring having the reference potential is collectively short-circuited to the reference potential within the package.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1024576A JPH02205054A (en) | 1989-02-02 | 1989-02-02 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1024576A JPH02205054A (en) | 1989-02-02 | 1989-02-02 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02205054A true JPH02205054A (en) | 1990-08-14 |
Family
ID=12141995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1024576A Pending JPH02205054A (en) | 1989-02-02 | 1989-02-02 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02205054A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08330474A (en) * | 1995-03-31 | 1996-12-13 | Toshiba Corp | Package for semiconductor |
| JP2012114215A (en) * | 2010-11-24 | 2012-06-14 | Elpida Memory Inc | Semiconductor device and layout method of the same |
-
1989
- 1989-02-02 JP JP1024576A patent/JPH02205054A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08330474A (en) * | 1995-03-31 | 1996-12-13 | Toshiba Corp | Package for semiconductor |
| JP2012114215A (en) * | 2010-11-24 | 2012-06-14 | Elpida Memory Inc | Semiconductor device and layout method of the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5770981A (en) | Composite microwave circuit module having a pseudo-waveguide structure | |
| US7436056B2 (en) | Electronic component package | |
| KR100669930B1 (en) | Multilayer wiring substrate and semiconductor device | |
| US7939907B2 (en) | Semiconductor device including a digital semiconductor element and an analog semiconductor element in a common semiconductor device | |
| US8119931B1 (en) | Differential vertical structure for high density, low layer count packages | |
| US10299368B2 (en) | Surface integrated waveguides and circuit structures therefor | |
| US10056669B2 (en) | Transmission line | |
| US20060082422A1 (en) | Connection structure of high frequency lines and optical transmission module using the connection structure | |
| JP2009212400A (en) | High-frequency package | |
| US8049319B2 (en) | Ultra wideband system-on-package | |
| JPH02205054A (en) | Semiconductor device | |
| JP4605930B2 (en) | High frequency semiconductor device storage package | |
| JP2002185201A (en) | Wiring board for high frequency | |
| JP3462062B2 (en) | Connection structure of high-frequency transmission line and wiring board | |
| US6646343B1 (en) | Matched impedance bonding technique in high-speed integrated circuits | |
| JP4329702B2 (en) | High frequency device equipment | |
| TWM550960U (en) | Flexible printed circuit board | |
| JP6491080B2 (en) | Multilayer wiring board | |
| JP6734750B2 (en) | High frequency package | |
| JP2001185918A (en) | Wiring board for high frequency | |
| JPS63216366A (en) | Package for integrated circuit | |
| JP2868576B2 (en) | Multilayer wiring board | |
| KR20240079753A (en) | Antenna module | |
| JP4885618B2 (en) | Electronic device having mounting structure of high-frequency circuit chip | |
| JP2005039407A (en) | Branching filter |