JP4605930B2 - 高周波半導体素子収納用パッケージ - Google Patents
高周波半導体素子収納用パッケージ Download PDFInfo
- Publication number
- JP4605930B2 JP4605930B2 JP2001097724A JP2001097724A JP4605930B2 JP 4605930 B2 JP4605930 B2 JP 4605930B2 JP 2001097724 A JP2001097724 A JP 2001097724A JP 2001097724 A JP2001097724 A JP 2001097724A JP 4605930 B2 JP4605930 B2 JP 4605930B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- signal
- ground conductor
- frequency semiconductor
- pad portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6616—Vertical connections, e.g. vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0243—Printed circuits associated with mounted high frequency components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はマイクロ波・ミリ波といった領域で使用される高周波用半導体回路素子等の高周波半導体素子を搭載収納し、外部電気回路基板に実装される高周波半導体素子収納用パッケージに関し、特に実装パッドにおける高周波信号の伝送効率が高く、かつ実装良品率が高い高周波半導体素子収納用パッケージに関する。
【０００２】
【従来の技術】
高周波半導体素子を搭載収納した高周波半導体素子収納用パッケージを実装するための実装ボード等の外部電気回路基板には、その表面の回路配線にマイクロストリップ線路のような平面系回路が用いられるが、特に絶縁基体の下面に多数のボール状端子を格子状の配列となるように配置したいわゆるボールグリッドアレイ型の高周波半導体素子収納用パッケージを外部電気回路基板上に表面実装するのに対しては、外部電気回路基板上の回路配線としては、コプレーナ線路等の接地導体層が信号用配線導体と同一平面上に形成されている形態のものが、パッケージの接地性の観点から親和性がよく好適なものである。
【０００３】
かかる構造の回路配線を有する実装ボードの信号用配線導体の端部に信号用ボール状端子実装用パッド部部を形成し、これをパッケージの下面に形成された信号用ボール状端子実装用パッド部部とはんだ等から成る信号用ボール状端子を介して接続し、さらに実装ボードの上面とパッケージの下面双方に信号用ボール状端子実装用パッド部部を取り囲むように形成された接地導体層同士およびバイアス回路用のボール状端子実装用パッド部部同士も、それぞれ同様に接地用ボール状端子およびバイアス用ボール状端子を介して相互に接続することにより、外部電気回路基板上への高周波半導体素子収納用パッケージの実装が行なわれる。
【０００４】
このような高周波半導体素子収納用パッケージは、従来の外部リード端子付パッケージに比べて実装面積を小さくすることが可能であり、さらにパッケージ内の回路配線を積層技術により多層配線化することによってパッケージ寸法の小型化にも対応しうるものである。
【０００５】
また、この高周波半導体素子収納用パッケージは、ボール状端子を用いた実装時には、ボール状端子が有するセルフアラインメント効果により、実装精度の向上と実装作業自動化との親和性に優れるという利点、および厚膜印刷技術や誘電体層の積層技術による量産性の高さといった利点も併せ持っている。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記のような従来のボールグリッドアレイ型の高周波半導体素子収納用パッケージにおいては、ボール状端子による実装信頼性を向上させる目的から、ボール状端子実装用パッド部部を大きくすることにより接合強度を上げる必要があるために、配線幅が細い信号用配線導体に比べてボール状端子実装用パッド部が大面積化してしまうという問題点があった。すなわち、特にマイクロ波・ミリ波において用いられる分布定数回路においては、回路配線中に配線幅の広い部分があると、その部分で発生する容量値が大きくなり、寄生容量が大きくなって回路配線の特性インピーダンスが低下してしまうために、インピーダンスの不整合による高周波信号の反射が増大してしまうため、信号の周波数が高くなるほど信号が伝送しにくくなってしまうという問題点があった。
【０００７】
本発明は上記従来技術における問題点に鑑みてなされたものであり、その目的は、実装精度の高さや実装作業自動化との親和性に優れ、実装面積の低減やパッケージ寸法の小型化が図れ、さらに厚膜印刷技術や誘電体の積層技術による量産性が高いといったボールグリッドアレイ型の高周波半導体素子収納用パッケージが有する利点を損なうことなく、マイクロ波・ミリ波帯においても信号用ボール状端子実装用パッド部における高周波信号の伝送特性の良好な高周波半導体素子収納用パッケージを提供することにある。
【０００８】
【課題を解決するための手段】
本発明の高周波半導体素子収納用パッケージは、複数の誘電体層を積層して成る誘電体基板と、前記誘電体基板の下面に形成された、信号用配線導体線路と該信号用配線導体線路の先端部に設けられた前記信号用配線導体線路よりも配線幅が広い実装用パッド部と前記実装用パッド部を取り囲んで形成された接地導体層と、前記誘電体基板の内部に形成され、前記信号用配線導体線路と対向するとともに、前記実装用パッド部の直上の領域に導体層非形成部を有する内層接地導体層と、を有して成り、前記実装用パッド部から前記内層接地導体層までの実効距離を、当該実装用パッド部から前記接地導体層までの実効距離よりも大きくしたことを特徴とするものである。
また、本発明の高周波半導体素子収納用パッケージは、上記構成において、前記内層接地導体層は、前記接地導体層と対向するとともに、前記実装用パッド部を取り囲むように配置され、前記接地導体層と前記内層接地導体層とを電気的に接続する複数の貫通導体を更に含むことを特徴とするものである。
また、本発明の高周波半導体素子収納用パッケージは、上記構成において、前記複数の貫通導体は、管内波長の１／４以下の間隔に配置されていることを特徴とするものである。
また、本発明の高周波半導体素子収納用パッケージは、上記構成において、前記誘電体基板は、上面に高周波半導体素子の搭載収納部を有し、前記誘電体基板の内部に、前記搭載収納部から下面にかけて形成された信号用内部配線導体をさらに含み、前記高周波半導体素子の電極は、前記高周波内層接地導体層および前記信号用内部配線導体に電気的に接続されており、前記信号用配線導体線路は、前記信号用内部配線導体に電気的に接続されているものである。
また、本発明の高周波半導体素子収納用パッケージは、上記構成において、前記接地導体層は、前記信号用配線導体層線路をさらに取り囲んで形成されていることを特徴とするものである。
【０００９】
本発明の高周波半導体素子収納用パッケージによれば、絶縁基体の下面の信号用配線導体線路に対向する内層接地導体層に対し、下面の信号用配線導体の先端部に設けられた実装用パッド部の直上の領域に導体層非形成部を設けて、実装用パッド部から内層接地導体層までの実効距離を実装用パッド部から下面でこれを取り囲むように形成された接地導体層までの実効距離よりも大きくしたことから、実装用パッド部とその直上の内層接地導体層との間で発生する容量値を低く抑えることが可能となり、この実装用パッド部を介して、マイクロ波・ミリ波といった高周波帯域までの信号を効率良く伝送させることが可能となる。
【００１０】
以下、本発明の高周波半導体素子収納用パッケージについて、図面を参照しつつ説明する。
【００１１】
図１は本発明の高周波半導体素子収納用パッケージの実施の形態の例を示す断面図である。図１において、11および12は誘電体層であり、複数の誘電体層11・12が積層されて誘電体基板を構成している。この誘電体基板の上面には、高周波半導体素子の搭載収納部（図示せず）が、誘電体基板の平坦面上あるいは凹部内に設けられている。
【００１２】
２は誘電体基板の下面に形成された信号用配線導体線路（信号用配線導体）であり、２ａは信号用配線導体２の先端部に設けられた実装用パッド部（信号用ボール状端子実装用パッド部）を示し、３はこの信号用ボール状端子実装用パッド部２ａに取着された信号用ボール状端子である。
【００１３】
41は誘電体基板の下面に信号用配線導体２および信号用ボール状端子２ａを取り囲むように形成された接地導体層、42は誘電体層11・12の層間すなわち誘電体基板の内層に下面の信号用配線導体２が対向するように形成された内層接地導体層、43は誘電体基板の上面に所定の高周波回路を形成する接地導体層である。また、５は誘電体基板内に誘電体層11・12を貫通して形成された接地用貫通導体であり、ここでは接地導体層41・内層接地導体層42・接地導体層43を相互に接続している。なお、符号は付していないが、下面の信号用配線導体２と内層の配線導体と上面の信号用配線導体とを接続する信号用貫通導体およびバイアス用貫通導体も形成されている。
【００１４】
６は実装ボード等の外部電気回路基板であり、外部電気回路基板６の上面には、信号用ボール状端子実装用パッド部２ａおよび接地導体層41に対応させて信号導体７および接地導体８が形成されており、パッケージの下面の信号用ボール状端子実装用パッド部２ａと外部電気回路基板６の上面の信号導体７とは、信号用ボール状端子３によって物理的および電気的に接続されている。また、９はパッケージの下面の接地導体層41と外部電気回路基板６の上面の接地導体８とを物理的および電気的に接続する接地用ボール状端子を示している。
【００１５】
そして、10は内層接地導体層42の信号用ボール状端子実装用パッド部２ａの直上の領域において信号用ボール状端子実装用パッド部２ａに対向させて内層接地導体層42に設けられた導体層非形成部である。これにより信号用ボール状端子実装用パッド部２ａから内層接地導体層42までの実効距離を信号用ボール状端子実装用パッド部２ａから接地導体層41までの実効距離よりも大きくしてあり、導体層非形成部10を設けない場合には信号用ボール状端子実装用パッド部２ａが内層接地導体層42との間で寄生容量を持つこととなるのに対して、その容量値を低減させることができ、マイクロ波やミリ波といった高周波帯域の信号を信号用ボール状端子実装用パッド部２ａを経由して効率良く伝送させることができる。
【００１６】
ここで、実効距離とは、物理的な距離ではなく、誘電体の分布に応じた電気的な実効距離を意味しており、パッケージ基板の内部のような一様な誘電率を有する誘電体で充填されているような場合は、比誘電率の平方根の逆数を物理的な距離に乗じた値となるが、パッケージの表面における導体間のような場合は、導体の表裏で誘電体の分布が異なるために、実効誘電率の平方根の逆数を乗じた値で表される。したがって、信号用ボール状端子実装用パッド部２ａから内層接地導体層42までの実効距離は物理的な距離にパッケージ材料である誘電体層11・12等の比誘電率の平方根の逆数を乗ずることにより、また信号用ボール状端子実装用パッド部２ａから接地導体層41までの実効距離は当該領域におけるパッケージ材料である誘電体層11・12の誘電体材料の充填率を元に求められる実効比誘電率の逆数を物理的な距離に乗ずることにより求められる。
【００１７】
この信号用ボール状端子実装用パッド部２ａから内層接地導体層42までの実効距離を信号用ボール状端子実装用パッド部２ａから接地導体層41までの実効距離よりも大きくする場合、その大きさは、パッケージ材料の誘電率、パッケージを構成する誘電体基板の厚み、誘電体層11・12の層数、信号用ボール状端子実装用パッド部２ａの形状、接地導体層41および内層接地導体層42の形状、信号用ボール状端子実装用パッド部２ａと接地導体層41および内層接地導体層42との相対的な配置関係等から求められるパッケージ材料の充填率を元に実効比誘電率を算出することになるが、現実的には数値解析等の近似的な計算を用いて信号用ボール状端子実装用パッド部２ａと接地導体41間の容量値を評価し、信号用ボール状端子実装用パッド部２ａと内層接地導体層42間における容量値と比較することにより設計を行なうことが可能である。
【００１８】
次に、図２に、本発明の高周波半導体素子収納用パッケージの実施の形態の例を要部分解斜視図で示す。図２は、図１に示す例におけるＡ−Ｂ間の領域の部分について、誘電体層11および12を分離して、それぞれ誘電体層11を上面側から、誘電体層12を下面側からた見た図となっており、図１と同様の箇所には同じ符号を付してある。
【００１９】
図２に示す例においては、誘電体基板の下面、ここでは誘電体層11の下面に形成された信号用配線導体２は、誘電体層12の下面側（誘電体層11の上面側）に位置する内層接地導体層42に対向して形成されるとともに、その先端部には信号用ボール状端子３が取着される信号用ボール状端子実装用パッド部２ａが設けられており、誘電体層11の下面にはこれらを取り囲んで接地導体層41が形成されている。そして、内層接地導体層42には、この信号用ボール状端子実装用パッド部２ａの直上でこれに対向する領域に、図２中に点線で示すように信号用ボール状端子実装用パッド部２ａと略相似形の導体層非形成部10を設けている。これにより、信号用ボール状端子実装用パッド部２ａからこの導体層非形成部10の周囲の内層接地導体層42までの実効距離を、信号用ボール状端子実装用パッド部２ａからその同一面上に形成されている接地導体層41までの実効距離よりも大きくしている。
【００２０】
また、接地導体層41と内層接地導体層42とを電気的に接続する貫通導体５は、接地導体層41および内層接地導体層42を導通させることにより接地すると同時に、高周波信号が誘電体基板内に侵入することを防ぐために、管内波長の4分の1以下の間隔で形成されている。
【００２１】
また、接地導体層41と外部電気回路基板６の上面の接地導体８とを物理的および電気的に接続する接地用ボール状端子９は、接地導体層41および外部電気回路基板６の上面の接地導体８を導通させることにより接地すると同時に、高周波信号が誘電体基板と外部電気回路基板６との間の空気層に漏れ出すことを防ぐために、信号波長の4分の1以下の間隔で配置されている。
【００２２】
以上のような構成の本発明の高周波半導体素子収納用パッケージによれば、パッケージに外部電気回路基板６から供給される高周波信号は、外部電気回路基板６の信号導体７に接続されている信号用ボール状端子３および信号用ボール状端子実装用パッド部２ａを経由してパッケージ側の信号用配線導体２に伝搬する。このとき、外部電気回路基板６の信号導体７の構造は通常コプレーナ線路もしくはそれに類する構造の平面系線路構造をとっており、信号伝搬に対する接地面は外部電気回路基板６の上面に形成された接地導体８であり、電界の分布状態は、信号導体７から接地導体８へと向かっているものである。次に、高周波信号が信号用ボール状端子３の部分に達したときの電界の分布状態は、信号用ボール状端子３から外部電気回路基板６の接地導体８・接地用ボール状端子９もしくはパッケージ下面の接地導体41へと向かう形をとる。さらに、高周波信号がパッケージの下面の信号用ボール状端子実装用パッド部２ａを経て信号用配線導体２に達するときには、導体層非形成部10により信号用ボール状端子実装用パッド部２ａから内層接地導体42までの実効距離が、また導体層非形成部10を見通した接地導体層43までの実効距離も、従来の内層接地導体層のように導体非形成部10を設けないものに比べて大きくなっており離れていることにより、信号用配線導体２の配線幅が信号用ボール状端子３の実装信頼性確保のために信号用ボール状端子実装用パッド部２ａにおいて広くなっているような場合においても、信号伝送線路に発生する不要な寄生容量の容量値の増加を抑えることが可能であり、信号用ボール状端子実装用パッド部２ａの近傍における電界の分布状態は、主として信号用配線導体２から信号用配線導体２と同一面上に形成されている接地導体41へと向かう形となり、高周波伝送線路として適当な分布状態となるので、高周波信号を効率良く伝送させることが可能となる。
【００２３】
以上のような本発明の高周波半導体素子収納用パッケージの誘電体基板およびこれを構成する誘電体層11・12、その上面に設けられる高周波半導体素子の搭載収納部、信号用内部配線導体、内層接地導体層42、接地用貫通導体５等の貫通導体、信号用配線導体２、信号用ボール状端子実装用パッド部２ａ、接地導体層41・43、信号用ボール状端子３・接地用ボール状端子９等のボール状端子、ならびにパッケージが実装される外部電気回路基板６やこれに形成される信号導体７・接地導体８等は、従来周知の材料や製法等により、種々の形状・寸法等に形成すればよく、それらに特に限定はない。
【００２４】
なお、以上はあくまで本発明の実施の形態の例示であって、本発明はこれらに限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更や改良を加えることは何ら差し支えない。
【００２５】
本発明の高周波半導体素子収納用パッケージによれば、絶縁基体の下面の信号用配線導体線路に対向する内層接地導体層に対し、下面の信号用配線導体線路の先端部に設けられた実装用パッド部の直上の領域に導体層非形成部を設けて、実装用パッド部から内層接地導体層までの実効距離を実装用パッド部から下面でこれを取り囲むように形成された接地導体層までの実効距離よりも大きくしたことから、実装用パッド部とその直上の内層接地導体層との間で発生する容量値を低く抑えることが可能となり、この実装用パッド部が接続される外部電気回路基板の上面の伝送線路と、この実装用パッド部がその一部をなすパッケージの下面の伝送線路との相互接続構造における寄生容量を低減させることができるので、この実装用パッド部を介して、マイクロ波・ミリ波といった高周波帯域までの信号を効率良く伝送させることが可能となる。
【００２６】
以上により、本発明によれば、実装精度の高さや実装作業自動化との親和性に優れ、実装面積の低減やパッケージ寸法の小型化が図れ、さらに厚膜印刷技術や誘電体の積層技術による量産性が高いといったボールグリッドアレイ型の高周波半導体素子収納用パッケージが有する利点を損なうことなく、マイクロ波・ミリ波帯においても信号用ボール状端子実装用パッド部における高周波信号の伝送特性の良好な高周波半導体素子収納用パッケージを提供することができた。
【図面の簡単な説明】
【図１】本発明の高周波半導体素子収納用パッケージの実施の形態の例を示す断面図である。
【図２】本発明の高周波半導体素子収納用パッケージの実施の形態の例を示す要部分解斜視図である。
【符号の説明】
11、12・・・・・・誘電体層
２・・・・・・・・信号用配線導体
２ａ・・・・・・・信号用ボール状端子実装用パッド部
３・・・・・・・・信号用ボール状端子
41・・・・・・・・接地導体層
42・・・・・・・・内層接地導体層
10・・・・・・・・導体層非形成部
【発明の属する技術分野】
本発明はマイクロ波・ミリ波といった領域で使用される高周波用半導体回路素子等の高周波半導体素子を搭載収納し、外部電気回路基板に実装される高周波半導体素子収納用パッケージに関し、特に実装パッドにおける高周波信号の伝送効率が高く、かつ実装良品率が高い高周波半導体素子収納用パッケージに関する。
【０００２】
【従来の技術】
高周波半導体素子を搭載収納した高周波半導体素子収納用パッケージを実装するための実装ボード等の外部電気回路基板には、その表面の回路配線にマイクロストリップ線路のような平面系回路が用いられるが、特に絶縁基体の下面に多数のボール状端子を格子状の配列となるように配置したいわゆるボールグリッドアレイ型の高周波半導体素子収納用パッケージを外部電気回路基板上に表面実装するのに対しては、外部電気回路基板上の回路配線としては、コプレーナ線路等の接地導体層が信号用配線導体と同一平面上に形成されている形態のものが、パッケージの接地性の観点から親和性がよく好適なものである。
【０００３】
かかる構造の回路配線を有する実装ボードの信号用配線導体の端部に信号用ボール状端子実装用パッド部部を形成し、これをパッケージの下面に形成された信号用ボール状端子実装用パッド部部とはんだ等から成る信号用ボール状端子を介して接続し、さらに実装ボードの上面とパッケージの下面双方に信号用ボール状端子実装用パッド部部を取り囲むように形成された接地導体層同士およびバイアス回路用のボール状端子実装用パッド部部同士も、それぞれ同様に接地用ボール状端子およびバイアス用ボール状端子を介して相互に接続することにより、外部電気回路基板上への高周波半導体素子収納用パッケージの実装が行なわれる。
【０００４】
このような高周波半導体素子収納用パッケージは、従来の外部リード端子付パッケージに比べて実装面積を小さくすることが可能であり、さらにパッケージ内の回路配線を積層技術により多層配線化することによってパッケージ寸法の小型化にも対応しうるものである。
【０００５】
また、この高周波半導体素子収納用パッケージは、ボール状端子を用いた実装時には、ボール状端子が有するセルフアラインメント効果により、実装精度の向上と実装作業自動化との親和性に優れるという利点、および厚膜印刷技術や誘電体層の積層技術による量産性の高さといった利点も併せ持っている。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記のような従来のボールグリッドアレイ型の高周波半導体素子収納用パッケージにおいては、ボール状端子による実装信頼性を向上させる目的から、ボール状端子実装用パッド部部を大きくすることにより接合強度を上げる必要があるために、配線幅が細い信号用配線導体に比べてボール状端子実装用パッド部が大面積化してしまうという問題点があった。すなわち、特にマイクロ波・ミリ波において用いられる分布定数回路においては、回路配線中に配線幅の広い部分があると、その部分で発生する容量値が大きくなり、寄生容量が大きくなって回路配線の特性インピーダンスが低下してしまうために、インピーダンスの不整合による高周波信号の反射が増大してしまうため、信号の周波数が高くなるほど信号が伝送しにくくなってしまうという問題点があった。
【０００７】
本発明は上記従来技術における問題点に鑑みてなされたものであり、その目的は、実装精度の高さや実装作業自動化との親和性に優れ、実装面積の低減やパッケージ寸法の小型化が図れ、さらに厚膜印刷技術や誘電体の積層技術による量産性が高いといったボールグリッドアレイ型の高周波半導体素子収納用パッケージが有する利点を損なうことなく、マイクロ波・ミリ波帯においても信号用ボール状端子実装用パッド部における高周波信号の伝送特性の良好な高周波半導体素子収納用パッケージを提供することにある。
【０００８】
【課題を解決するための手段】
本発明の高周波半導体素子収納用パッケージは、複数の誘電体層を積層して成る誘電体基板と、前記誘電体基板の下面に形成された、信号用配線導体線路と該信号用配線導体線路の先端部に設けられた前記信号用配線導体線路よりも配線幅が広い実装用パッド部と前記実装用パッド部を取り囲んで形成された接地導体層と、前記誘電体基板の内部に形成され、前記信号用配線導体線路と対向するとともに、前記実装用パッド部の直上の領域に導体層非形成部を有する内層接地導体層と、を有して成り、前記実装用パッド部から前記内層接地導体層までの実効距離を、当該実装用パッド部から前記接地導体層までの実効距離よりも大きくしたことを特徴とするものである。
また、本発明の高周波半導体素子収納用パッケージは、上記構成において、前記内層接地導体層は、前記接地導体層と対向するとともに、前記実装用パッド部を取り囲むように配置され、前記接地導体層と前記内層接地導体層とを電気的に接続する複数の貫通導体を更に含むことを特徴とするものである。
また、本発明の高周波半導体素子収納用パッケージは、上記構成において、前記複数の貫通導体は、管内波長の１／４以下の間隔に配置されていることを特徴とするものである。
また、本発明の高周波半導体素子収納用パッケージは、上記構成において、前記誘電体基板は、上面に高周波半導体素子の搭載収納部を有し、前記誘電体基板の内部に、前記搭載収納部から下面にかけて形成された信号用内部配線導体をさらに含み、前記高周波半導体素子の電極は、前記高周波内層接地導体層および前記信号用内部配線導体に電気的に接続されており、前記信号用配線導体線路は、前記信号用内部配線導体に電気的に接続されているものである。
また、本発明の高周波半導体素子収納用パッケージは、上記構成において、前記接地導体層は、前記信号用配線導体層線路をさらに取り囲んで形成されていることを特徴とするものである。
【０００９】
本発明の高周波半導体素子収納用パッケージによれば、絶縁基体の下面の信号用配線導体線路に対向する内層接地導体層に対し、下面の信号用配線導体の先端部に設けられた実装用パッド部の直上の領域に導体層非形成部を設けて、実装用パッド部から内層接地導体層までの実効距離を実装用パッド部から下面でこれを取り囲むように形成された接地導体層までの実効距離よりも大きくしたことから、実装用パッド部とその直上の内層接地導体層との間で発生する容量値を低く抑えることが可能となり、この実装用パッド部を介して、マイクロ波・ミリ波といった高周波帯域までの信号を効率良く伝送させることが可能となる。
【００１０】
以下、本発明の高周波半導体素子収納用パッケージについて、図面を参照しつつ説明する。
【００１１】
図１は本発明の高周波半導体素子収納用パッケージの実施の形態の例を示す断面図である。図１において、11および12は誘電体層であり、複数の誘電体層11・12が積層されて誘電体基板を構成している。この誘電体基板の上面には、高周波半導体素子の搭載収納部（図示せず）が、誘電体基板の平坦面上あるいは凹部内に設けられている。
【００１２】
２は誘電体基板の下面に形成された信号用配線導体線路（信号用配線導体）であり、２ａは信号用配線導体２の先端部に設けられた実装用パッド部（信号用ボール状端子実装用パッド部）を示し、３はこの信号用ボール状端子実装用パッド部２ａに取着された信号用ボール状端子である。
【００１３】
41は誘電体基板の下面に信号用配線導体２および信号用ボール状端子２ａを取り囲むように形成された接地導体層、42は誘電体層11・12の層間すなわち誘電体基板の内層に下面の信号用配線導体２が対向するように形成された内層接地導体層、43は誘電体基板の上面に所定の高周波回路を形成する接地導体層である。また、５は誘電体基板内に誘電体層11・12を貫通して形成された接地用貫通導体であり、ここでは接地導体層41・内層接地導体層42・接地導体層43を相互に接続している。なお、符号は付していないが、下面の信号用配線導体２と内層の配線導体と上面の信号用配線導体とを接続する信号用貫通導体およびバイアス用貫通導体も形成されている。
【００１４】
６は実装ボード等の外部電気回路基板であり、外部電気回路基板６の上面には、信号用ボール状端子実装用パッド部２ａおよび接地導体層41に対応させて信号導体７および接地導体８が形成されており、パッケージの下面の信号用ボール状端子実装用パッド部２ａと外部電気回路基板６の上面の信号導体７とは、信号用ボール状端子３によって物理的および電気的に接続されている。また、９はパッケージの下面の接地導体層41と外部電気回路基板６の上面の接地導体８とを物理的および電気的に接続する接地用ボール状端子を示している。
【００１５】
そして、10は内層接地導体層42の信号用ボール状端子実装用パッド部２ａの直上の領域において信号用ボール状端子実装用パッド部２ａに対向させて内層接地導体層42に設けられた導体層非形成部である。これにより信号用ボール状端子実装用パッド部２ａから内層接地導体層42までの実効距離を信号用ボール状端子実装用パッド部２ａから接地導体層41までの実効距離よりも大きくしてあり、導体層非形成部10を設けない場合には信号用ボール状端子実装用パッド部２ａが内層接地導体層42との間で寄生容量を持つこととなるのに対して、その容量値を低減させることができ、マイクロ波やミリ波といった高周波帯域の信号を信号用ボール状端子実装用パッド部２ａを経由して効率良く伝送させることができる。
【００１６】
ここで、実効距離とは、物理的な距離ではなく、誘電体の分布に応じた電気的な実効距離を意味しており、パッケージ基板の内部のような一様な誘電率を有する誘電体で充填されているような場合は、比誘電率の平方根の逆数を物理的な距離に乗じた値となるが、パッケージの表面における導体間のような場合は、導体の表裏で誘電体の分布が異なるために、実効誘電率の平方根の逆数を乗じた値で表される。したがって、信号用ボール状端子実装用パッド部２ａから内層接地導体層42までの実効距離は物理的な距離にパッケージ材料である誘電体層11・12等の比誘電率の平方根の逆数を乗ずることにより、また信号用ボール状端子実装用パッド部２ａから接地導体層41までの実効距離は当該領域におけるパッケージ材料である誘電体層11・12の誘電体材料の充填率を元に求められる実効比誘電率の逆数を物理的な距離に乗ずることにより求められる。
【００１７】
この信号用ボール状端子実装用パッド部２ａから内層接地導体層42までの実効距離を信号用ボール状端子実装用パッド部２ａから接地導体層41までの実効距離よりも大きくする場合、その大きさは、パッケージ材料の誘電率、パッケージを構成する誘電体基板の厚み、誘電体層11・12の層数、信号用ボール状端子実装用パッド部２ａの形状、接地導体層41および内層接地導体層42の形状、信号用ボール状端子実装用パッド部２ａと接地導体層41および内層接地導体層42との相対的な配置関係等から求められるパッケージ材料の充填率を元に実効比誘電率を算出することになるが、現実的には数値解析等の近似的な計算を用いて信号用ボール状端子実装用パッド部２ａと接地導体41間の容量値を評価し、信号用ボール状端子実装用パッド部２ａと内層接地導体層42間における容量値と比較することにより設計を行なうことが可能である。
【００１８】
次に、図２に、本発明の高周波半導体素子収納用パッケージの実施の形態の例を要部分解斜視図で示す。図２は、図１に示す例におけるＡ−Ｂ間の領域の部分について、誘電体層11および12を分離して、それぞれ誘電体層11を上面側から、誘電体層12を下面側からた見た図となっており、図１と同様の箇所には同じ符号を付してある。
【００１９】
図２に示す例においては、誘電体基板の下面、ここでは誘電体層11の下面に形成された信号用配線導体２は、誘電体層12の下面側（誘電体層11の上面側）に位置する内層接地導体層42に対向して形成されるとともに、その先端部には信号用ボール状端子３が取着される信号用ボール状端子実装用パッド部２ａが設けられており、誘電体層11の下面にはこれらを取り囲んで接地導体層41が形成されている。そして、内層接地導体層42には、この信号用ボール状端子実装用パッド部２ａの直上でこれに対向する領域に、図２中に点線で示すように信号用ボール状端子実装用パッド部２ａと略相似形の導体層非形成部10を設けている。これにより、信号用ボール状端子実装用パッド部２ａからこの導体層非形成部10の周囲の内層接地導体層42までの実効距離を、信号用ボール状端子実装用パッド部２ａからその同一面上に形成されている接地導体層41までの実効距離よりも大きくしている。
【００２０】
また、接地導体層41と内層接地導体層42とを電気的に接続する貫通導体５は、接地導体層41および内層接地導体層42を導通させることにより接地すると同時に、高周波信号が誘電体基板内に侵入することを防ぐために、管内波長の4分の1以下の間隔で形成されている。
【００２１】
また、接地導体層41と外部電気回路基板６の上面の接地導体８とを物理的および電気的に接続する接地用ボール状端子９は、接地導体層41および外部電気回路基板６の上面の接地導体８を導通させることにより接地すると同時に、高周波信号が誘電体基板と外部電気回路基板６との間の空気層に漏れ出すことを防ぐために、信号波長の4分の1以下の間隔で配置されている。
【００２２】
以上のような構成の本発明の高周波半導体素子収納用パッケージによれば、パッケージに外部電気回路基板６から供給される高周波信号は、外部電気回路基板６の信号導体７に接続されている信号用ボール状端子３および信号用ボール状端子実装用パッド部２ａを経由してパッケージ側の信号用配線導体２に伝搬する。このとき、外部電気回路基板６の信号導体７の構造は通常コプレーナ線路もしくはそれに類する構造の平面系線路構造をとっており、信号伝搬に対する接地面は外部電気回路基板６の上面に形成された接地導体８であり、電界の分布状態は、信号導体７から接地導体８へと向かっているものである。次に、高周波信号が信号用ボール状端子３の部分に達したときの電界の分布状態は、信号用ボール状端子３から外部電気回路基板６の接地導体８・接地用ボール状端子９もしくはパッケージ下面の接地導体41へと向かう形をとる。さらに、高周波信号がパッケージの下面の信号用ボール状端子実装用パッド部２ａを経て信号用配線導体２に達するときには、導体層非形成部10により信号用ボール状端子実装用パッド部２ａから内層接地導体42までの実効距離が、また導体層非形成部10を見通した接地導体層43までの実効距離も、従来の内層接地導体層のように導体非形成部10を設けないものに比べて大きくなっており離れていることにより、信号用配線導体２の配線幅が信号用ボール状端子３の実装信頼性確保のために信号用ボール状端子実装用パッド部２ａにおいて広くなっているような場合においても、信号伝送線路に発生する不要な寄生容量の容量値の増加を抑えることが可能であり、信号用ボール状端子実装用パッド部２ａの近傍における電界の分布状態は、主として信号用配線導体２から信号用配線導体２と同一面上に形成されている接地導体41へと向かう形となり、高周波伝送線路として適当な分布状態となるので、高周波信号を効率良く伝送させることが可能となる。
【００２３】
以上のような本発明の高周波半導体素子収納用パッケージの誘電体基板およびこれを構成する誘電体層11・12、その上面に設けられる高周波半導体素子の搭載収納部、信号用内部配線導体、内層接地導体層42、接地用貫通導体５等の貫通導体、信号用配線導体２、信号用ボール状端子実装用パッド部２ａ、接地導体層41・43、信号用ボール状端子３・接地用ボール状端子９等のボール状端子、ならびにパッケージが実装される外部電気回路基板６やこれに形成される信号導体７・接地導体８等は、従来周知の材料や製法等により、種々の形状・寸法等に形成すればよく、それらに特に限定はない。
【００２４】
なお、以上はあくまで本発明の実施の形態の例示であって、本発明はこれらに限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更や改良を加えることは何ら差し支えない。
【００２５】
本発明の高周波半導体素子収納用パッケージによれば、絶縁基体の下面の信号用配線導体線路に対向する内層接地導体層に対し、下面の信号用配線導体線路の先端部に設けられた実装用パッド部の直上の領域に導体層非形成部を設けて、実装用パッド部から内層接地導体層までの実効距離を実装用パッド部から下面でこれを取り囲むように形成された接地導体層までの実効距離よりも大きくしたことから、実装用パッド部とその直上の内層接地導体層との間で発生する容量値を低く抑えることが可能となり、この実装用パッド部が接続される外部電気回路基板の上面の伝送線路と、この実装用パッド部がその一部をなすパッケージの下面の伝送線路との相互接続構造における寄生容量を低減させることができるので、この実装用パッド部を介して、マイクロ波・ミリ波といった高周波帯域までの信号を効率良く伝送させることが可能となる。
【００２６】
以上により、本発明によれば、実装精度の高さや実装作業自動化との親和性に優れ、実装面積の低減やパッケージ寸法の小型化が図れ、さらに厚膜印刷技術や誘電体の積層技術による量産性が高いといったボールグリッドアレイ型の高周波半導体素子収納用パッケージが有する利点を損なうことなく、マイクロ波・ミリ波帯においても信号用ボール状端子実装用パッド部における高周波信号の伝送特性の良好な高周波半導体素子収納用パッケージを提供することができた。
【図面の簡単な説明】
【図１】本発明の高周波半導体素子収納用パッケージの実施の形態の例を示す断面図である。
【図２】本発明の高周波半導体素子収納用パッケージの実施の形態の例を示す要部分解斜視図である。
【符号の説明】
11、12・・・・・・誘電体層
２・・・・・・・・信号用配線導体
２ａ・・・・・・・信号用ボール状端子実装用パッド部
３・・・・・・・・信号用ボール状端子
41・・・・・・・・接地導体層
42・・・・・・・・内層接地導体層
10・・・・・・・・導体層非形成部
Claims (5)
- 複数の誘電体層を積層して成る誘電体基板と、
前記誘電体基板の下面に形成された、信号用配線導体線路と該信号用配線導体線路の先端部に設けられた前記信号用配線導体線路よりも配線幅が広い実装用パッド部と前記実装用パッド部を取り囲んで形成された接地導体層と、
前記誘電体基板の内部に形成され、前記信号用配線導体線路と対向するとともに、前記実装用パッド部の直上の領域に導体層非形成部を有する内層接地導体層と、を有して成り、
前記実装用パッド部から前記内層接地導体層までの実効距離を、当該実装用パッド部から前記接地導体層までの実効距離よりも大きくしたことを特徴とする高周波半導体素子収納用パッケージ。 - 前記内層接地導体層は、前記接地導体層と対向するとともに、
前記実装用パッド部を取り囲むように配置され、前記接地導体層と前記内層接地導体層とを電気的に接続する複数の貫通導体を更に含むことを特徴とする請求項１に記載の高周波半導体素子収納用パッケージ。 - 前記複数の貫通導体は、管内波長の１／４以下の間隔に配置されていることを特徴とする請求項２に記載の高周波半導体素子収納用パッケージ。
- 前記誘電体基板は、上面に高周波半導体素子の搭載収納部を有し、
前記誘電体基板の内部に、前記搭載収納部から下面にかけて形成された信号用内部配線導体をさらに含み、
前記高周波半導体素子の電極は、前記高周波内層接地導体層および前記信号用内部配線導体に電気的に接続されており、
前記信号用配線導体線路は、前記信号用内部配線導体に電気的に接続されていることを特徴とする請求項１乃至３のいずれかに記載の高周波半導体素子収納用パッケージ。 - 前記接地導体層は、前記信号用配線導体層線路をさらに取り囲んで形成されていることを特徴とする請求項１乃至４のいずれかに記載の高周波半導体素子収納用パッケージ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001097724A JP4605930B2 (ja) | 2001-03-29 | 2001-03-29 | 高周波半導体素子収納用パッケージ |
| US10/108,922 US6538316B2 (en) | 2001-03-29 | 2002-03-27 | High frequency semiconductor device housing package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001097724A JP4605930B2 (ja) | 2001-03-29 | 2001-03-29 | 高周波半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002299502A JP2002299502A (ja) | 2002-10-11 |
| JP4605930B2 true JP4605930B2 (ja) | 2011-01-05 |
Family
ID=18951467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001097724A Expired - Fee Related JP4605930B2 (ja) | 2001-03-29 | 2001-03-29 | 高周波半導体素子収納用パッケージ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6538316B2 (ja) |
| JP (1) | JP4605930B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6624521B2 (en) * | 2001-07-20 | 2003-09-23 | Georgia Tech Research Corp. | Flip chip design on a coplanar waveguide with a pseudo-coaxial ground bump configuration |
| JP3580803B2 (ja) * | 2002-08-09 | 2004-10-27 | 沖電気工業株式会社 | 半導体装置 |
| US8106496B2 (en) * | 2007-06-04 | 2012-01-31 | Stats Chippac, Inc. | Semiconductor packaging system with stacking and method of manufacturing thereof |
| GB2461882B (en) * | 2008-07-15 | 2012-07-25 | Thales Holdings Uk Plc | Integrated microwave circuit |
| JP5971000B2 (ja) | 2012-07-20 | 2016-08-17 | 富士通株式会社 | 配線基板、配線基板の製造方法、電子機器及び電子機器の製造方法 |
| JP2017121032A (ja) * | 2015-06-30 | 2017-07-06 | 住友電気工業株式会社 | 高周波装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0529772A (ja) * | 1991-07-19 | 1993-02-05 | Oki Electric Ind Co Ltd | 高速信号伝送用回路基板 |
| JPH07283340A (ja) * | 1994-04-08 | 1995-10-27 | Hitachi Ltd | 半導体チップ実装用パッケージおよびそれを有する半導体装置 |
| JPH08236655A (ja) * | 1995-02-27 | 1996-09-13 | Shinko Electric Ind Co Ltd | Ｂｇａパッケージと該パッケージの実装構造 |
| JP2001053506A (ja) * | 1999-08-11 | 2001-02-23 | Kyocera Corp | 高周波用配線基板および接続構造 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69015878T2 (de) * | 1989-04-17 | 1995-07-13 | Ibm | Mehrschichtleiterplattenstruktur. |
| US5483421A (en) * | 1992-03-09 | 1996-01-09 | International Business Machines Corporation | IC chip attachment |
| US5741729A (en) * | 1994-07-11 | 1998-04-21 | Sun Microsystems, Inc. | Ball grid array package for an integrated circuit |
| DE69613645T2 (de) * | 1995-03-02 | 2002-05-08 | Circuit Components Inc | Kostengünstiges hochleistungsgehäuse für mikrowellenschaltungen im 90 ghz-bereich mit bga ein/ausgangsformat und keramischer substrattechnologie |
| US5952709A (en) * | 1995-12-28 | 1999-09-14 | Kyocera Corporation | High-frequency semiconductor device and mounted structure thereof |
| JPH10178144A (ja) | 1996-12-19 | 1998-06-30 | Fujitsu Ltd | Ｂｇａ型電子部品の同軸電極構造 |
| US6057600A (en) * | 1997-11-27 | 2000-05-02 | Kyocera Corporation | Structure for mounting a high-frequency package |
| JP4462758B2 (ja) * | 2000-12-27 | 2010-05-12 | 京セラ株式会社 | 高周波用配線基板 |
-
2001
- 2001-03-29 JP JP2001097724A patent/JP4605930B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-27 US US10/108,922 patent/US6538316B2/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0529772A (ja) * | 1991-07-19 | 1993-02-05 | Oki Electric Ind Co Ltd | 高速信号伝送用回路基板 |
| JPH07283340A (ja) * | 1994-04-08 | 1995-10-27 | Hitachi Ltd | 半導体チップ実装用パッケージおよびそれを有する半導体装置 |
| JPH08236655A (ja) * | 1995-02-27 | 1996-09-13 | Shinko Electric Ind Co Ltd | Ｂｇａパッケージと該パッケージの実装構造 |
| JP2001053506A (ja) * | 1999-08-11 | 2001-02-23 | Kyocera Corp | 高周波用配線基板および接続構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6538316B2 (en) | 2003-03-25 |
| US20020140090A1 (en) | 2002-10-03 |
| JP2002299502A (ja) | 2002-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6573600B2 (en) | Multilayer wiring substrate having differential signal wires and a general signal wire in different planes | |
| JP6524986B2 (ja) | 高周波モジュール、アンテナ付き基板、及び高周波回路基板 | |
| US5770981A (en) | Composite microwave circuit module having a pseudo-waveguide structure | |
| KR100430299B1 (ko) | 다층 기판 상의 고주파 회로 모듈 | |
| JP4653005B2 (ja) | 電子部品パッケージ | |
| JP4814911B2 (ja) | 高周波遷移線の垂直遷移構造 | |
| JPH10242716A (ja) | 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ | |
| EP3493252B1 (en) | Substrate for mounting semiconductor element and semiconductor device | |
| JP6151794B2 (ja) | 回路基板、電子部品収納用パッケージおよび電子装置 | |
| JP2002289736A (ja) | 高周波半導体素子収納用パッケージおよびその実装構造 | |
| JP4054188B2 (ja) | 半導体装置 | |
| JP4605930B2 (ja) | 高周波半導体素子収納用パッケージ | |
| US6140698A (en) | Package for microwave and mm-wave integrated circuits | |
| WO2017218359A1 (en) | Electrical interface for printed circuit board, package and die | |
| JP3935082B2 (ja) | 高周波用パッケージ | |
| JP2002185201A (ja) | 高周波用配線基板 | |
| JP2021141370A (ja) | 半導体パッケージ | |
| JP2885775B2 (ja) | 二重モードマイクロ波ミリメートル波集積回路パッケージ | |
| US11984637B2 (en) | Transmission line and electronic device | |
| US11658374B2 (en) | Quasi-coaxial transmission line, semiconductor package including the same, and method of manufacturing the same | |
| JPH09213838A (ja) | 半導体容器の端子及び半導体気密封止容器 | |
| JP3600729B2 (ja) | 高周波回路用パッケージ | |
| JP2000269382A (ja) | 半導体装置及び半導体チップの実装方法 | |
| JP2004179198A (ja) | セラミックパッケージ | |
| JP2004363276A (ja) | 高周波回路モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071217 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090908 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090915 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091116 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100907 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101005 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4605930 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |