JP2002185201A - 高周波用配線基板 - Google Patents

高周波用配線基板

Info

Publication number
JP2002185201A
JP2002185201A JP2000374396A JP2000374396A JP2002185201A JP 2002185201 A JP2002185201 A JP 2002185201A JP 2000374396 A JP2000374396 A JP 2000374396A JP 2000374396 A JP2000374396 A JP 2000374396A JP 2002185201 A JP2002185201 A JP 2002185201A
Authority
JP
Japan
Prior art keywords
conductor
line
ground
frequency
conductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000374396A
Other languages
English (en)
Inventor
Shigeo Morioka
滋生 森岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000374396A priority Critical patent/JP2002185201A/ja
Publication of JP2002185201A publication Critical patent/JP2002185201A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Waveguide Connection Structure (AREA)

Abstract

(57)【要約】 【課題】高精度のインピーダンス整合を行うことがで
き、高周波的な不整合を解消し、高周波信号の反射損失
をなおいっそう低減すること。 【解決手段】誘電体基板2の上面および下面において、
貫通導体10を中心とした半径0.8Aの円と貫通導体
10を中心として両コプレーナ線路5,8に直交する方
向の短辺が3Aで両コプレーナ線路5,8方向の長辺が
4Aの長方形とで囲まれる領域内に、複数の入出力部接
地貫通導体11aを設ける。また、この領域外で第1の
コプレーナ線路5および/または第2のコプレーナ線路
8に沿ってその線路導体3,6の両側に、接地導体4,
7に電気的に接続された複数の伝送部接地貫通導体11
bを高周波信号の波長の4分の1以下の間隔で配設す
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は高周波帯域での電気
的特性を向上させた高周波入出力部を具備する高周波用
配線基板に関するものである。
【0002】
【従来の技術】従来、高周波回路用基板、高周波用半導
体素子収納用パッケージおよび高周波用半導体素子搭載
用チップキャリア等に用いられる高周波用配線基板にお
いては、その上面に搭載される高周波用半導体素子等の
高周波用部品とその高周波用配線基板が実装される外部
電気回路基板の高周波用回路とを電気的に接続するため
に、高周波信号を伝送するための高周波用伝送線路を上
面と下面とに形成して、それらを貫通導体で電気的に接
続して成る高周波入出力部が形成される。そして、その
高周波用配線基板を外部電気回路基板に搭載するととも
に、下面の高周波用伝送線路を外部電気回路基板の接続
用線路導体に電気的に接続することにより、高周波用配
線基板が実装されて使用されることとなる。
【0003】そのような従来の高周波用配線基板を高周
波用半導体装置を実装するパッケージに適用した例とし
て、例えば特許第2605502号公報に記載されたパ
ッケージがある。このパッケージは、パッケージ基板
と、このパッケージ基板に装着されたパッケージ側壁
と、パッケージ側壁により囲まれて形成されたキャビテ
ィを封止するフタと、キャビティ内に設けられた半導体
集積回路チップを実装するダイボンディング領域と、キ
ャビティ内に設けられた誘電体基板の表面上にメタライ
ズ金属層からなる内部高周波伝送線路を有し、パッケー
ジ基板の底面部にメタライズ金属層により形成したリー
ド端子をなす外部コプレーナ線路と、内部高周波伝送線
路と外部コプレーナ線路を電気的に接続する金属からな
るバイアホールとから構成されたパッケージにおいて、
キャビティ内に形成される内部高周波伝送線路を、コプ
レーナ線路で構成し、内部高周波伝送線路と外部コプレ
ーナ線路のそれぞれの接地金属間を金属からなる複数の
バイアホールにより接続したことを特徴とする。
【0004】これによれば、内部高周波伝送線路をコプ
レーナ線路として構成したので、その信号線と接地金属
との間隔を適切に選択することにより、信号線の線路幅
をICチップ上のマイクロストリップ線路の線路幅と適
合させることが可能となり、損失を低く抑え、反射損失
も低下させることができるというものである。
【0005】また、外部コプレーナ線路と内部高周波伝
送線路を複数のバイアホールや同軸構造のバイアホール
により接続した場合には、高周波的な不整合も少なく、
かつアイソレーションを高めることが可能であるという
ものである。
【0006】なお、このように高周波用伝送線路として
コプレーナ線路が用いられるのは、高周波用配線基板に
高周波用部品が搭載される側(上面)の信号線路のパタ
ーン幅と下面の外部電気回路基板に実装される側(下
面)の信号線路のパターン幅との不連続性を補償した
り、信号線間のアイソレーションを向上させる目的から
は、マイクロストリップ線路に比べてコプレーナ線路同
士の接続が好ましいことによるものである。
【0007】
【発明が解決しようとする課題】しかしながら、上記特
許第2605502号公報に記載されたパッケージに適
用された高周波用配線基板では、外部コプレーナ線路と
内部高周波伝送線路を複数のバイアホール(貫通導体)
で接続するに際し、それらのバイアホールで同軸構造を
形成しているが、これらのバイアホールは貫通して外部
接地導体と内部接地導体とを接続しているため、インピ
ーダンス整合を行う場合、表層では外部コプレーナ線路
の線路導体と接地導体若しくは内部コプレーナ線路と接
地導体とのギャップで行い、誘電体基板内ではバイアホ
ールにより同軸構造を形成するため、インピーダンスの
整合が実際上非常に困難であった。
【0008】よって、誘電体基板内でインピーダンス整
合のずれが生じ、インピーダンスの異なった伝送線路同
士を接続する部分で伝送される高周波信号の反射が生
じ、反射損失が増大するという問題点があった。
【0009】従って、本発明は上記従来技術の問題点に
鑑みて完成されたものであり、その目的は、貫通導体の
周囲の接地貫通導体等の配置をより同軸構造に近づける
とともに、高周波信号の伝送特性の高い配置として、高
周波信号の反射損失を抑制した高周波入出力部を具備し
た高周波用配線基板を提供することにある。
【0010】
【課題を解決するための手段】本発明の高周波用配線基
板は、複数の誘電体層を積層させて成る誘電体基板の上
面に形成された高周波信号を伝送するための第1のコプ
レーナ線路と、前記誘電体基板の下面に前記第1のコプ
レーナ線路と平行に形成された第2のコプレーナ線路と
を線路導体の先端同士を対向させて配置するとともに、
これら線路導体の先端同士を貫通導体で電気的に接続
し、かつ該貫通導体から前記両コプレーナ線路に直交す
る方向の両側で距離Aの位置において両コプレーナ線路
の接地導体同士を接地貫通導体で電気的に接続して成る
高周波入出力部を具備して成り、前記上面および前記下
面において、前記貫通導体を中心とした半径0.8Aの
円と前記貫通導体を中心として前記両コプレーナ線路に
直交する方向の短辺が3Aで前記両コプレーナ線路方向
の長辺が4Aの長方形とで囲まれる領域内に、複数の入
出力部接地貫通導体が設けられていることを特徴とす
る。
【0011】本発明の高周波用配線基板によれば、上記
構成により、入出力部接地貫通導体を貫通導体の周りに
より近接して設けて配置したことで、貫通導体を同軸構
造により近い疑似同軸構造とするとともに、貫通導体に
対する入出力部接地貫通導体の配置を所定の領域内とす
ることで、高精度のインピーダンス整合を行うことがで
きる。従って、高周波的な不整合を解消し、高周波信号
の反射損失を低減することが可能となる。
【0012】本発明において、好ましくは、前記領域外
で前記第1のコプレーナ線路および/または第2のコプ
レーナ線路に沿ってその前記線路導体の両側に、前記接
地導体に電気的に接続された複数の伝送部接地貫通導体
が高周波信号の波長の4分の1以下の間隔で配設されて
いることを特徴とする。
【0013】上記構成により、コプレーナ線路の接地導
体が良好な接地状態となり、伝送損失の小さい良好な伝
送線路を形成できる。
【0014】
【発明の実施の形態】以下、本発明の高周波用配線基板
を図面に基づいて説明する。図1は本発明の高周波用配
線基板の実施の形態の一例を示すものであり、それぞれ
(a)は上面図、(b)は(a)のX−X’線断面図、
(c)は(a)のY−Y’線断面図、(d)は下面図で
ある。いずれも高周波入出力部の近傍を示している。
【0015】これらの図において、1は高周波用配線基
板である。2は複数の誘電体層を積層させて成る誘電体
基板、3は誘電体基板2の上面に形成された高周波信号
を伝送するための第1の線路導体、4は第1の線路導体
3の両側に配設された第1の接地導体であり、これら線
路導体3と接地導体4とで第1のコプレーナ線路5が構
成されている。6は誘電体基板2の下面にその先端が第
1の線路導体3と対向するようにして第1の線路導体3
と平行に形成された第2の線路導体、7は第2の線路導
体6の両側に配設された第2の接地導体であり、これら
線路導体6と接地導体7とで第2のコプレーナ線路8が
構成されている。
【0016】また、10は第1のコプレーナ線路5の線
路導体3の先端と第2のコプレーナ線路8の線路導体6
の先端とを電気的に接続する貫通導体である。
【0017】このようにして、誘電体基板2の上面に形
成された第1のコプレーナ線路5と、誘電体基板2の下
面に形成された第2のコプレーナ線路8とを、誘電体基
板2の上下面に対向配置するとともに、両コプレーナ線
路5,8の線路導体3,6の先端同士を貫通導体10で
電気的に接続し、高周波用配線基板1の高周波入出力部
を構成している。このような高周波入出力部では、第2
のコプレーナ線路8の線路導体6は外部電気回路基板と
の接続用の実装電極も兼ねるものとなっている。
【0018】そして、11aは入出力部接地貫通導体で
あり、両コプレーナ線路5,8の第1の接地導体4,第
2の接地導体7を電気的に接続するものである。そし
て、貫通導体10を中心とした半径0.8Aの円と、貫
通導体10を中心として第1および第2のコプレーナ線
路5,8に直交する方向の短辺が3Aで第1および第2
のコプレーナ線路5,8方向の長辺が4Aの長方形とで
囲まれる領域内に、複数の入出力部接地貫通導体11a
が配置されており、貫通導体10を中心とした擬似同軸
構造を成している。
【0019】なお、この例では、誘電体基板2の上面に
形成された第1の接地導体4および下面に形成された第
2の接地導体7はそれぞれの線路導体3,6の先端を囲
むように延設しており、これにより、より良好な接地状
態を得ることができるものとしている。
【0020】また、12は誘電体基板2の上面に接合さ
れた枠体であり、Mは誘電体基板2の上面に形成された
半導体素子等の電子部品の搭載部である。このように搭
載部Mおよび枠体12を備えることにより、この高周波
用配線基板1を高周波用電子部品を収容する電子部品収
納用パッケージとして使用することができる。
【0021】このような本発明の高周波用配線基板1に
よれば、図3に本発明の要部の拡大上面図を示すよう
に、誘電体基板2の上面および下面において、貫通導体
10を中心とした半径0.8Aの円と貫通導体10を中
心として両コプレーナ線路5,8に直交する方向の短辺
が3Aで両コプレーナ線路方向の長辺が4Aの長方形と
で囲まれる領域内に、複数の入出力部接地貫通導体11
aを設けたことにより、その高周波入出力部において、
第1および第2のコプレーナ線路5,8の貫通導体10
を、入出力部接地貫通導体11aにより、より同軸構造
に近い疑似同軸構造としての電気的特性を有するものと
することができる。その結果、高周波的な不整合を少な
くして反射損失を低減することができ、また、線路導体
3,6と貫通導体10との接続部におけるグランドの位
相を等しくしてそのずれをなくすことができ、高周波信
号の反射の発生を抑制して反射損失を抑えることができ
る。
【0022】上記の距離Aは、具体的には0.2〜5m
m程度がよく、0.2mm未満では、貫通導体10と入
出力部接地貫通導体11aとの電磁結合による容量成分
と誘導成分(自己誘導成分)のうち、容量成分が増加す
る。すると、インピーダンス整合に適する容量成分と誘
導成分の整合が損なわれて共振点が現れる傾向にある。
5mmを超えると、容量成分が減少し、相対的に誘導成
分が大きくなるため、同様に共振点が現れる傾向にあ
る。
【0023】ここで、入出力部接地貫通導体11aが、
上記領域外にある場合、貫通導体10と入出力部接地貫
通導体11aとの間隔が大きくなりすぎるため、貫通導
体10を入出力部接地貫通導体11aにより擬似同軸構
造とできず、所望のインピーダンスを得ることが困難と
なる。
【0024】入出力部接地貫通導体11a同士のピッチ
は、距離Aと同様に0.2〜5mm程度がよい。
【0025】また、入出力部接地貫通導体11aと貫通
導体10とを結ぶ線について、隣接する線のなす角度は
10〜80°がよく、10°未満では、貫通導体10同
士が近づきすぎるため、誘電体基板の製法上誘電体基板
にクラックが発生し易くなる。80°を超えると、高周
波信号が貫通導体10を伝搬する際、入出力部貫通導体
11a間から電磁波が漏れてしまい伝送損失が大きくな
る傾向にある。
【0026】さらに上記角度について、より好ましく
は、第1のコプレーナ線路5に直交する方向の両側で距
離Aの位置にある入出力部接地貫通導体11aに対す
る、伝送方向の延長側(第1の線路導体3の先端の伝送
方向延長側)と伝送方向に戻る側(第1の線路導体3の
先端から伝送方向に戻る側)で隣接する入出力部接地貫
通導体11aの角度は、それぞれ10〜40°がよい。
【0027】また、第1のコプレーナ線路5に直交する
方向の両側で距離Aの位置にある入出力部接地貫通導体
11aに対して、伝送方向の延長側にある入出力部接地
貫通導体11aは、貫通導体10を中心とした半径0.
8A〜1.5Aの円で囲まれる範囲内にあることが好ま
しい。このように配置することで、より同軸構造に近似
したものとなる。半径0.8A未満の領域内にあると、
貫通導体10と入出力部接地貫通導体11aとの電磁結
合による容量成分と誘導成分(自己誘導成分)のうち、
容量成分が増加する。すると、インピーダンス整合に適
する容量成分と誘導成分の整合が損なわれて共振点が現
れる傾向にある。1.5Aを超えると、容量成分が減少
し、相対的に誘導成分が大きくなるため、同様に共振点
が現れる傾向にある。
【0028】第1のコプレーナ線路5に直交する方向の
両側で距離Aの位置にある入出力部接地貫通導体11a
に対して、伝送方向に戻る側にある入出力部接地貫通導
体11aは、伝送部接地貫通導体11bの配列線上にほ
ぼ存在することが好ましい。これにより、インピーダン
スの異なった伝送線路同士を接続する部分で伝送される
高周波信号の反射を有効に抑制し、反射損失の発生を防
止できるという効果が得られる。
【0029】また、入出力部接地貫通導体11aは、第
1のコプレーナ線路5方向(第1の線路導体3方向;伝
送方向)に対して略対称的に配置することがよく、その
場合良好な同軸構造を形成し得る。
【0030】上記のような種々の好ましい構成は、第2
のコプレーナ線路8においても同様に採り得る。
【0031】また、上記領域外には、第1のコプレーナ
線路5および/または第2のコプレーナ線路8に沿って
それらの線路導体3,6の両側に、接地導体4,7に電
気的に接続された複数の伝送部接地貫通導体11bが高
周波信号の波長の4分の1以下の間隔で配設されてい
る。
【0032】この伝送部接地貫通導体11bが高周波信
号の波長の4分の1を超えた間隔で設けられた場合、線
路導体3,6を伝送する高周波信号の電磁界の漏れを効
果的に抑制することが困難となり、高周波入出力部にお
ける高周波信号の反射損失を抑制することが難しくな
る。従って、伝送部接地貫通導体11bは高周波信号の
波長の4分の1以下の間隔で配設されることが好適であ
る。
【0033】なお、この伝送部接地貫通導体11bは、
第1および第2のコプレーナ線路方向(第1,第2の線
路導体3,6方向;伝送方向)に対して対称的に配設さ
れているのがよく、対称的に配設されていない場合、線
路導体3,6を伝送する高周波信号の電磁界の漏れを効
果的に抑制できない傾向にあり、高周波入出力部におけ
る高周波信号の反射損失を抑制できなくなる場合があ
る。
【0034】そして、このような本発明の高周波用配線
基板1を外部電気回路基板の上面に搭載するとともに、
第2のコプレーナ線路8の線路導体6を外部電気回路基
板の接続用線路導体に、また接地導体7を外部電気回路
基板の接地導体にそれぞれ半田バンプ等の導電性接続部
材により、あるいは半田材を用いたリフロープロセスに
より電気的に接続することによって、高周波用配線基板
1が外部電気回路基板に実装されることとなる。
【0035】次に、本発明の高周波用配線基板について
実施の形態の他の例を、図2に図1と同様の図で示す。
図2において、それぞれ(a)は上面図、(b)は
(a)のX−X’線断面図、(c)は(a)のY−Y’
線断面図、(d)は下面図であり、いずれも高周波入出
力部の近傍を示している。また、図1と同様の箇所には
同じ符号を付してある。
【0036】これらの図において、1は高周波用配線基
板、2は複数の誘電体層を積層して形成された誘電体基
板、3は誘電体基板2の上面に形成された第1の線路導
体、4は第1の線路導体3の両側に配設された第1の接
地導体、5はこれら線路導体3と接地導体4とで構成さ
れた第1のコプレーナ線路である。6は誘電体基板2の
下面にその先端が第1の線路導体3と対向するようにし
て第1の線路導体3と平行に形成された第2の線路導
体、7は第2の線路導体6の両側に配設された第2の接
地導体、8はこれら線路導体6と接地導体7とで構成さ
れた第2のコプレーナ線路である。
【0037】9は誘電体基板2の内部に第1および第2
のコプレーナ線路5,8と対向するように形成された2
層の内層接地導体であり、9aは第1のコプレーナ線路
5の直下の内層接地導体、9bは第2のコプレーナ線路
8の直上の内層接地導体である。また、10は第1の線
路導体3の先端と第2の線路導体6の先端とを電気的に
接続する貫通導体である。
【0038】また、12は誘電体基板2の上面に接合さ
れた枠体であり、Mは誘電体基板2の上面に形成された
半導体素子等の電子部品の搭載部である。
【0039】そして、13aは第1の入出力部補助接地
貫通導体、13bは第2の入出力部補助接地貫通導体で
あり、誘電体基板2の上面に形成された第1の接地導体
4および下面に形成された第2の接地導体7をそれぞれ
の線路導体3,6の先端を囲むように延設されて、より
良好な接地状態を得ることができるものとしている。そ
して、第1の入出力部補助接地貫通導体13aは第1の
接地導体4と内層接地導体9aとを接続し、第2の入出
力部補助接地貫通導体13bは第2の接地導体7と内層
接地導体9bとを接続している。また、内層接地導体9
a,9bは、中間部接地貫通導体14により、電気的に
接続されている。
【0040】これら第1の入出力部補助接地貫通導体1
3a,第2の入出力部補助接地貫通導体13bは、第1
の線路導体3および第2の線路導体6のそれぞれの先端
の伝送方向の延長方向で、貫通導体10から0.2〜5
mmの位置において、内層接地導体9a,9bと延設し
た接地導体4,7とをそれぞれ電気的に接続している。
【0041】このような本発明の高周波用配線基板1に
よれば、その高周波入出力部において、図1の例と同様
に第1および第2のコプレーナ線路5,8の接続部を、
貫通導体10と内層接地導体9a,9bと入出力部接地
貫通導体11a,中間部接地貫通導体14,第1の入出
力部補助接地貫通導体13a,第2の入出力部補助接地
貫通導体13bとにより、同軸構造により近い疑似同軸
構造としての電気的特性を有するものとなる。その結
果、高周波的な不整合をより少なくして反射損失を低減
することができ、また、線路導体3,6と貫通導体10
との接続部におけるグランドの位相を等しくしてそのず
れをなくすことができ、高周波信号の反射の発生を抑制
して反射損失を抑えることができる。
【0042】そして、第1の入出力部補助接地貫通導体
13a,第2の入出力部補助接地貫通導体13bを上記
の如く所定の位置に設けたことにより、前述のように線
路導体3,6の先端から伝送方向の延長方向に向かう誘
電体基板2内への高周波信号の電磁界の漏れを効果的に
抑制することができ、高周波入出力部における高周波信
号の反射損失をさらに抑制することができる。
【0043】ここで、第1の入出力部補助接地貫通導体
13aおよび第2の入出力部補助接地貫通導体13bを
形成する位置{間隔L1;図2(b)}が、各線路導体
3,6の延長方向で貫通導体10から0.2mm未満と
なると、貫通導体10と第1の補助接地貫通導体13a
および第2の補助接地貫通導体13bとの電磁結合によ
る容量成分と、誘導成分(自己誘導成分)のうち容量成
分が増加する。すると、インピーダンス整合に適する容
量成分と誘導成分の整合が損なわれて共振点が現れる傾
向がある。
【0044】他方、第1の入出力部補助接地貫通導体1
3aおよび第2の入出力部補助接地貫通導体13bを形
成する位置(間隔L1)が5mmより遠い距離の位置と
なると、容量成分が減少し、相対的に誘導性成分が大き
くなるため、同様に共振点が現れることとなる傾向があ
る。従って、第1の入出力部補助接地貫通導体13aお
よび第2の入出力部補助接地貫通導体13bを形成する
位置は、第1のコプレーナ線路5の線路導体3および第
2のコプレーナ線路8の線路導体6のそれぞれの先端の
伝送方向の延長方向で、貫通導体10との間隔L1が
0.2≦L1≦5mmの位置とすることが好ましい。
【0045】そして、第1の入出力部補助接地貫通導体
13aの長さは50μm〜0.5mmとするのが良く、
50μm未満では高周波用配線基板1の配線パターン幅
が細くなり易く、そのため搭載する半導体チップと高周
波用配線基板1との接続部で信号の反射特性の劣化が大
きくなる。0.5mmを超えると、高周波用配線基板1
の配線パターン幅が広くなり易く、そのため高周波用配
線基板1の小型化を阻害することになる。また第2の入
出力部補助接地貫通導体13bの長さは50μm〜0.
5mmとするのが良く、50μm未満では高周波用配線
基板1の配線パターン幅が細くなり易く、そのためリー
ド端子の接合部の強度が弱くなる、もしくはリード端子
の接合が困難になる。0.5mmを超えると、高周波用
配線基板1の配線パターン幅が広くなり易く、そのため
高周波用配線基板1の小型化を阻害することになる。
【0046】また、第1のコプレーナ線路5の接地導体
4および第2のコプレーナ線路8の接地導体7をそれぞ
れ線路導体3,6の先端を囲むように延設する場合、第
1のコプレーナ線路5から貫通導体10を介して第2の
コプレーナ線路8へ、あるいはその逆へ信号を伝達する
ときのロスを極小にするように容量成分を調整し、接地
導体4,7を形成する。また、このとき、抵抗,インダ
クタ,容量が、信号線路全体でマッチングした位置に形
成することが好ましい。
【0047】そして、このような本発明の高周波用配線
基板1についても、これを外部電気回路基板の上面に搭
載するとともに、第2のコプレーナ線路8の線路導体6
を外部電気回路基板の接続用線路導体に、また接地導体
7を外部電気回路基板の接地導体にそれぞれ半田バンプ
等の導電性接続部材により、あるいは半田材を用いたリ
フロープロセスにより電気的に接続することによって、
高周波用配線基板1が外部電気回路基板に実装されるこ
ととなる。
【0048】また、本発明でいう高周波帯域とは1〜1
00GHz程度の高周波帯域及びミリ波帯域であり、従
って本発明の高周波用配線基板1は1〜100GHz程
度の高周波帯域及びミリ波帯域で使用されるものである
が、1〜80GHz程度の比較的周波数の低い帯域で使
用するのが好ましい。それは、80GHzを超える高周
波帯域では高周波信号が外部磁場の影響を受け易くな
り、ノイズおよび損失の増大をもたらすからである。よ
り好ましくは、1〜40GHz程度で使用するのが良
い。
【0049】なお、本発明は上記の実施の形態に限定さ
れるものではなく、本発明の要旨を逸脱しない範囲で種
々の変更、改良を施すことは何ら差し支えない。例え
ば、上記実施の形態では、それぞれ第1および第2のコ
プレーナ線路として線路導体を1本ずつ設けた場合につ
いて示したが、線路導体を2本ずつ設けた場合やさらに
3本以上の複数本ずつ配設した多ポートの場合であって
もよい。内層接地導体9a,9bについて上記実施の形
態では2層のものについて示したが、3層以上あっても
よい。また、コプレーナ線路の線路導体にリード端子や
ボール等の接続用金属部材を取り付けた構造としてもよ
い。
【0050】
【発明の効果】本発明は、複数の誘電体層を積層させて
成る誘電体基板の上面に形成された高周波信号を伝送す
るための第1のコプレーナ線路と、誘電体基板の下面に
第1のコプレーナ線路と平行に形成された第2のコプレ
ーナ線路とを線路導体の先端同士を対向させて配置する
とともに、これら線路導体の先端同士を貫通導体で電気
的に接続し、かつこの貫通導体から両コプレーナ線路に
直交する方向の両側で距離Aの位置において両コプレー
ナ線路の接地導体同士を接地貫通導体で電気的に接続し
て成る高周波入出力部を具備して成り、誘電体基板の上
面および下面において、貫通導体を中心とした半径0.
8Aの円と貫通導体を中心として両コプレーナ線路に直
交する方向の短辺が3Aで両コプレーナ線路方向の長辺
が4Aの長方形とで囲まれる領域内に、複数の入出力部
接地貫通導体が設けられていることにより、入出力部接
地貫通導体を貫通導体の周りにより近接して設けて配置
したことで、貫通導体を同軸構造により近い疑似同軸構
造とするとともに、貫通導体に対する入出力部接地貫通
導体の配置を所定の領域内とすることで、高精度のイン
ピーダンス整合を行うことができる。従って、高周波的
な不整合を解消し、高周波信号の反射損失を低減するこ
とが可能となる。
【0051】また本発明は、好ましくは上記領域外で第
1のコプレーナ線路および/または第2のコプレーナ線
路に沿ってその線路導体の両側に、接地導体に電気的に
接続された複数の伝送部接地貫通導体が高周波信号の波
長の4分の1以下の間隔で配設されていることにより、
コプレーナ線路の接地導体が良好な接地状態となり、伝
送損失の小さい良好な伝送線路を形成できる。
【図面の簡単な説明】
【図1】(a)は本発明の高周波用配線基板について実
施の形態の一例を示す上面図、(b)は(a)のX−
X’線断面図、(c)は(a)のY−Y’線断面図、
(d)は下面図である。
【図2】(a)は本発明の高周波用配線基板について実
施の形態の他の例を示す上面図、(b)は(a)のX−
X’線断面図、(c)は(a)のY−Y’線断面図、
(d)は下面図である。
【図3】図1(a)の要部拡大上面図である。
【符号の説明】
1:高周波用配線基板 2:誘電体基板 3:第1の線路導体 4:第1の接地導体 5:第1のコプレーナ線路 6:第2の線路導体 7:第2の接地導体 8:第2のコプレーナ線路 10:貫通導体 11:接地貫通導体 11a:入出力部接地貫通導体 11b:伝送部接地貫通導体
フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 23/12 E

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】複数の誘電体層を積層させて成る誘電体基
    板の上面に形成された高周波信号を伝送するための第1
    のコプレーナ線路と、前記誘電体基板の下面に前記第1
    のコプレーナ線路と平行に形成された第2のコプレーナ
    線路とを線路導体の先端同士を対向させて配置するとと
    もに、これら線路導体の先端同士を貫通導体で電気的に
    接続し、かつ該貫通導体から前記両コプレーナ線路に直
    交する方向の両側で距離Aの位置において両コプレーナ
    線路の接地導体同士を接地貫通導体で電気的に接続して
    成る高周波入出力部を具備して成り、 前記上面および前記下面において、前記貫通導体を中心
    とした半径0.8Aの円と前記貫通導体を中心として前
    記両コプレーナ線路に直交する方向の短辺が3Aで前記
    両コプレーナ線路方向の長辺が4Aの長方形とで囲まれ
    る領域内に、複数の入出力部接地貫通導体が設けられて
    いることを特徴とする高周波用配線基板。
  2. 【請求項2】前記領域外で前記第1のコプレーナ線路お
    よび/または第2のコプレーナ線路に沿ってその前記線
    路導体の両側に、前記接地導体に電気的に接続された複
    数の伝送部接地貫通導体が高周波信号の波長の4分の1
    以下の間隔で配設されていることを特徴とする請求項1
    記載の高周波用配線基板。
JP2000374396A 2000-12-08 2000-12-08 高周波用配線基板 Pending JP2002185201A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000374396A JP2002185201A (ja) 2000-12-08 2000-12-08 高周波用配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000374396A JP2002185201A (ja) 2000-12-08 2000-12-08 高周波用配線基板

Publications (1)

Publication Number Publication Date
JP2002185201A true JP2002185201A (ja) 2002-06-28

Family

ID=18843594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000374396A Pending JP2002185201A (ja) 2000-12-08 2000-12-08 高周波用配線基板

Country Status (1)

Country Link
JP (1) JP2002185201A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252298A (ja) * 2001-02-26 2002-09-06 Matsushita Electric Ind Co Ltd 配線基板及びそれを用いた半導体装置
WO2004006382A1 (de) * 2002-07-02 2004-01-15 Robert Bosch Gmbh Elektrisches bauelement, insbesondere mikroelektronisches oder mikrroelektromechanisches hochfrequenzbauelement.
WO2004051746A1 (ja) * 2002-12-05 2004-06-17 Matsushita Electric Industrial Co., Ltd. 高周波回路および高周波パッケージ
JP2008141406A (ja) * 2006-11-30 2008-06-19 Kyocera Corp 実装用基板、送信器、受信器、送受信器およびレーダ装置
JP2008186918A (ja) * 2007-01-29 2008-08-14 Kyocera Corp 回路基板ならびにそれを用いた差動電子回路部品収納用パッケージおよび差動電子回路装置
WO2009054201A1 (ja) * 2007-10-25 2009-04-30 Nec Corporation 高周波基板および、これを用いた高周波モジュール
JP2018137382A (ja) * 2017-02-23 2018-08-30 京セラ株式会社 配線基板、電子部品用パッケージおよび電子装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252298A (ja) * 2001-02-26 2002-09-06 Matsushita Electric Ind Co Ltd 配線基板及びそれを用いた半導体装置
WO2004006382A1 (de) * 2002-07-02 2004-01-15 Robert Bosch Gmbh Elektrisches bauelement, insbesondere mikroelektronisches oder mikrroelektromechanisches hochfrequenzbauelement.
WO2004051746A1 (ja) * 2002-12-05 2004-06-17 Matsushita Electric Industrial Co., Ltd. 高周波回路および高周波パッケージ
US6985056B2 (en) 2002-12-05 2006-01-10 Matsushita Electric Industrial Co., Ltd. High-frequency circuit and high-frequency package
JPWO2004051746A1 (ja) * 2002-12-05 2006-04-06 松下電器産業株式会社 高周波回路および高周波パッケージ
JP2008141406A (ja) * 2006-11-30 2008-06-19 Kyocera Corp 実装用基板、送信器、受信器、送受信器およびレーダ装置
JP4745943B2 (ja) * 2006-11-30 2011-08-10 京セラ株式会社 電子回路、送信器、受信器、送受信器
JP2008186918A (ja) * 2007-01-29 2008-08-14 Kyocera Corp 回路基板ならびにそれを用いた差動電子回路部品収納用パッケージおよび差動電子回路装置
WO2009054201A1 (ja) * 2007-10-25 2009-04-30 Nec Corporation 高周波基板および、これを用いた高周波モジュール
JP2018137382A (ja) * 2017-02-23 2018-08-30 京セラ株式会社 配線基板、電子部品用パッケージおよび電子装置

Similar Documents

Publication Publication Date Title
KR100430299B1 (ko) 다층 기판 상의 고주파 회로 모듈
US7436056B2 (en) Electronic component package
EP0503200B1 (en) Package for microwave integrated circuit
US7964937B2 (en) Multilayer dielectric substrate and semiconductor package
US9048232B2 (en) Package with integrated pre-match circuit and harmonic suppression
JP3457802B2 (ja) 高周波用半導体装置
US20190371746A1 (en) Matching circuit for integrated circuit die
EP1585184B1 (en) Direct current cut structure
JP2002185201A (ja) 高周波用配線基板
JP3833426B2 (ja) 高周波用配線基板
JP2001185918A (ja) 高周波用配線基板
JP3462062B2 (ja) 高周波用伝送線路の接続構造および配線基板
JP3618046B2 (ja) 高周波回路用パッケージ
JP2004112143A (ja) 高周波信号用導体の接続構造、および半導体集積回路パッケージ
JPH05199019A (ja) 高周波回路パッケージ
JP2002190541A (ja) 高周波回路用パッケージ
JP4329702B2 (ja) 高周波デバイス装置
JP2000357763A (ja) 高周波回路基板
WO2022230286A1 (ja) フィルタ装置およびそれを搭載した高周波フロントエンド回路
JP2002359443A (ja) 高周波パッケ−ジと配線基板との接続構造
JP2000278008A (ja) 高周波用配線基板
JP3395290B2 (ja) 高周波用回路基板
JP3470053B2 (ja) 高周波用部品の接続構造
JP2000269382A (ja) 半導体装置及び半導体チップの実装方法
JP2004186606A (ja) 高周波用パッケージの実装構造

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050405

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050802