KR100669930B1 - 다층 배선 기판 및 반도체 장치 - Google Patents

다층 배선 기판 및 반도체 장치 Download PDF

Info

Publication number
KR100669930B1
KR100669930B1 KR1020010018943A KR20010018943A KR100669930B1 KR 100669930 B1 KR100669930 B1 KR 100669930B1 KR 1020010018943 A KR1020010018943 A KR 1020010018943A KR 20010018943 A KR20010018943 A KR 20010018943A KR 100669930 B1 KR100669930 B1 KR 100669930B1
Authority
KR
South Korea
Prior art keywords
signal line
plane
differential signal
ground plane
insulating layer
Prior art date
Application number
KR1020010018943A
Other languages
English (en)
Other versions
KR20020039214A (ko
Inventor
기쿠치아쯔시
이이지마마코토
이케모토요시히코
모리오카무네하루
기무라요시유키
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20020039214A publication Critical patent/KR20020039214A/ko
Application granted granted Critical
Publication of KR100669930B1 publication Critical patent/KR100669930B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09336—Signal conductors in same plane as power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09345—Power and ground in the same plane; Power planes for two voltages in one plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 전원부와 그라운드부를 기판 내의 각 층에 효율적으로 배치하여, 일반 신호선과 차동 신호선의 양방에 대하여 최적의 임피던스 특성을 달성할 수 있는 다층 배선 기판 및 반도체 장치를 제공하는 것을 과제로 한다.
일반 신호선(1-1, 1-2, 1-3, 1-4)과 차동 신호선(4-1, 4-1)을 다른 면에 배치한다. 차동 신호선이 배치되는 면에 있어서 차동 신호선을 제1영역에 배치하고, 제2영역에 전원 플레인(12-1, 12-3)과 그라운드 플레인 중의 어느 한쪽을 배치한다. 일반 신호선을 제2영역의 수직 방향으로 적층된 상태에서 배치함으로써, 일반 신호선 및 차동 신호선의 양방을 전원 플레인과 그라운드 플레인 사이에 배치한다.
그라운드 플레인, 전원 플레인

Description

다층 배선 기판 및 반도체 장치{MULTILAYER WIRING SUBSTRATE AND SEMICONDUCTOR DEVICE}
도1은 일반 신호선에 관한 스트립 라인 구조의 단면도.
도2는 차동 신호선에 관한 스트립 라인 구조의 단면도.
도3은 본 발명의 일실시형태에 의한 다층 배선 기판의 다층 구조를 설명하기 위한 모식도.
도4는 도3에 나타낸 다층 구조를 3차원적으로 표시한 모식도.
도5는 본 발명의 일실시형태에 의한 다층 배선 기판을 사용하여 형성한 반도체 장치의 제1의 예를 나타낸 단면도.
도6은 본 발명의 일실시형태에 의한 다층 배선 기판을 사용하여 형성한 반도체 장치의 제2의 예를 나타낸 단면도.
도7은 본 발명의 일실시형태에 의한 다층 배선 기판을 사용하여 형성한 반도체 장치의 제3의 예를 나타낸 단면도.
도8은 본 발명의 일실시형태에 의한 다층 배선 기판을 사용하여 형성한 반도체 장치의 제4의 예를 나타낸 단면도.
※ 도면의 주요 부분에 대한 부호의 설명 ※
1, 1-1, 1-2, 1-3, 1-4, 40, 50 일반 신호선
2 전원 또는 그라운드 플레인
3 절연층
4, 4-1, 4-1, 46 차동 신호선
10-1, 10-2, 10-3, 34, 54 그라운드 플레인
12-1, 12-2, 12-3, 36, 44 전원 플레인
14 표면
20 반도체 소자
20a 땜납 범프
22 다층 배선 기판
22a 개구
28, 38, 42, 48, 52, 56 절연층
30 전극
32 땜납볼
58 언더필재
60, 70 본딩 와이어
62, 72 포팅 수지
66, 68 히트 스프레더
본 발명은 일반적으로 반도체 장치에 관한 것이며, 특히 차동 신호선이 설치된 다층 배선 기판의 구조 및 그와 같은 다층 배선 기판에 반도체 소자를 탑재한 반도체 장치에 관한 것이다.
다층 배선 기판으로서는, 신호선이 배치되는 신호층을 전원층과 그라운드층 사이에 설치함으로써, 신호선의 임피던스를 정합(整合)하여 크로스토크 노이즈를 저감하고 있다. 신호층의 양측에 전원층 및 그라운드층을 배치한 구조를 스트립 라인 구조라 칭하고, 신호층의 한쪽에 전원층 또는 그라운드층을 배치한 구조를 마이크로 스트립 라인이라 칭한다.
일본 특원평5-136567호 공보는 전원부와 그라운드부를 동일층 내에 배치한 구조를 개시하고 있다. 이 공개특허 공보에 개시된 다층 배선 기판으로는, 전원선과 그라운드선의 각각을 빗살 모양으로 형성하고, 그것들은 소정의 거리를 두고 서로 맞물려서 전원층을 형성하고 있다.
또 일본 특개평9-18156호 공보는, 전원선을 기판 전체에서 메쉬 형상(mesh-like form)으로 배치한 구성을 개시하고 있다. 즉 이 공개특허 공보에 개시된 다층 배선 기판은 제1신호 배선부와 제1전원 배선부와 복수의 제1그라운드 배선부를 갖는 제1층과, 제2신호 배선부와 제2전원 배선부와 복수의 제2그라운드 배선부를 갖는 제2층으로 이루어진다. 제2층의 제2그라운드 배선부를 제1층의 제1그라운드 배선부에 접속함으로써, 다층 배선 기판 전체에서 그라운드 배선을 메쉬 형상으로 배치하여, 그라운드 배선부 전체의 인덕턴스 및 임피던스를 저감하고 있다.
상술과 같이 다층 배선 기판 전원부 및 그라운드부의 구성을 연구함으로써, 다층 배선 기판의 전기적 특성을 향상시키고 있다. 그러나 다층 배선 기판의 배선 밀도가 증대하고, 또한 고주파 영역에서의 동작이 필요한 경우, 신호 배선부의 임피던스를 정합하기가 곤란하게 되고, 신호선간의 크로스토크 노이즈의 억제가 어렵게 된다. 특히 일반의 신호선과 차동 신호선이 동일층 내에 혼재하는 경우에는, 신호 배선부의 임피던스의 정합이 더욱 곤란하게 된다.
즉 일반의 신호선과 차동 신호선은, 신호 배선부의 특성 임피던스가 크게 다르기 때문에, 일반의 신호선이 배치된 부분과, 차동 신호선이 배치된 부분에서는, 특성 임피던스를 달리 할 필요가 있다. 일반적으로 신호 배선부의 특성 임피던스는 신호 배선부가 설치되는 절연층의 두께 또는 유전율을 바꿈으로써 변경할 수 있다. 또 신호 배선의 폭 또는 두께를 변경함으로써, 신호 배선부의 특성 임피던스를 변경할 수도 있다.
여기서 하나의 절연층의 두께를 전체적으로 바꿀 수는 있으나, 하나의 절연층에서 부분적으로 두께를 바꾸기는 곤란하다. 또 절연층의 재질을 하나의 절연층 내에서 부분적으로 바꾸는 것도 현실적으로는 곤란하다. 따라서 임피던스 특성이 다른 배선이 혼재된 하나의 배선층을 형성하려면, 배선의 폭을 바꾸거나 배선의 두께를 바꾸거나 할 필요가 있다. 그러나 배선의 미세화가 진행하면, 배선폭 및 두께를 변경하는 것 만으로는, 임피던스 특성을 충분히 조정하기는 곤란하게 되는 등의 문제가 있다.
본 발명은 상기의 점을 감안하여 이루어진 것이며, 전원부와 그라운드부와 기판 내의 각 층에 효율적으로 배치하여, 일반 신호선과 차동 신호선의 양방에 대하여 최적의 임피던스 특성을 달성할 수 있는 다층 배선 기판, 및 그와 같은 다층 배선 기판을 사용한 반도체 장치를 제공하는 것을 목적으로 한다.
상기의 과제를 해결하기 위해서 본 발명에서는, 다음에 언급하는 각 수단을 강구한 것을 특징으로 한다.
태양 1에 따른 발명은 전원 플레인(plane)과 그라운드 플레인 사이에 절연층을 통해서 배치된 일반 신호선과 차동 신호선을 갖는 다층 배선 기판으로서,
일반 신호선과 차동 신호선과는 다른 면(面)에 배치되고,
차동 신호선이 배치되는 면은, 차동 신호선이 배치되는 제1영역과, 전원 플레인과 그라운드 플레인 중의 어느 한쪽이 배치되는 제2영역을 갖고,
일반 신호선은 이 제2영역의 수직 방향으로 적층된 상태에서 배치됨으로써, 전원 플레인과 그라운드 플레인 사이에 배치된 것을 특징으로 한다.
태양 2에 따른 발명은, 태양 1 기재의 다층 배선 기판으로서,
그라운드 플레인만이 형성된 제1면과, 전원 플레인이 상기 제1영역의 수직 방향으로 형성되고 또한 그라운드 플레인이 상기 제2영역의 수직 방향으로 형성된 제2면을 갖고,
차동 신호선은 상기 제1면에 형성된 그라운드 플레인과, 상기 제2면에 형성된 전원 플레인 사이에 배치된 것을 특징으로 한다.
태양 3에 따른 발명은 태양1 기재의 다층 배선 기판으로서,
전원 플레인만이 형성된 제1면과, 그라운드 플레인이 상기 제1영역의 수직 방향으로 형성되고, 또한 전원 플레인이 상기 제2영역의 수직 방향으로 형성된 제2면을 갖고,
차동 신호선은 상기 제1면에 형성된 전원 플레인과, 상기 제2면에 형성된 그라운드 플레인 사이에 배치된 것을 특징으로 한다.
태양 4에 따른 발명은 태양 1 내지 3 중의 어느 한 태양 기재의 다층 배선 기판으로서,
일반 신호선, 차동 신호선, 전원 플레인 및 그라운드 플레인의 각각은 소정 도전재료로 이루어지고,
일반 신호선, 차동 신호선, 전원 플레인 및 그라운드 플레인이 형성되는 면 사이에 소정의 절연 재료로 이루어지는 절연층이 형성된 것을 특징으로 하는 다층 배선 기판.
태양 5에 따른 발명은 태양 4 기재의 다층 배선 기판으로서,
상기 소정의 도전 재료 및 상기 소정의 절연 재료는 일반 신호선 및 차동 신호선에 관한 임피던스가 소정의 값으로 되도록 선정되는 것을 특징으로 한다.
태양 6에 따른 발명은,
태양 1 내지 5중의 어느 한 태양 기재의 다층 배선 기판과,
이 다층 배선 기판에 실장된 반도체 소자로 이루어지는 것을 특징으로 한다.
삭제
상기한 각 수단은, 다음과 같이 작용한다.
태양 1 및 6 기재의 발명에 의하면, 일반 신호선과 차동 신호선이 다른 면에 배치되므로, 일반 신호선으로부터 그라운드 플레인 또는 전극 플레인까지의 거리와, 차동 신호선으로부터 그라운드 플레인 또는 전극 플레인까지의 거리를 상이한 거리로 할 수 있다. 신호선에 관한 임피던스는 그라운드 플레인 및 전극 플레인까지의 거리에 의존하기 때문에 일반 신호선에 관한 임피던스와 차동 신호선에 관한 임피던스를, 그라운드 플레인 및 전극 플레인까지의 거리에 따라서 달리할 수 있다. 따라서 간단한 구조에서 일반 신호선과 차동 신호선의 양방을 갖는 다층 배선 기판을, 간단한 구조로 용이하게 제조할 수 있다. 또 그와 같은 다층 배선 기판에 의해서 미세한 배선 구조를 필요로 하는 반도체 장치를 용이하게 제조할 수 있다.
태양 2 및 3 기재의 발명에 의하면, 차동 신호선은 제1영역의 수직 방향으로 적층된 상태에서 설치된 전원 플레인과 그라운드 플레인 사이에 배치된다. 또 일반 신호선은 제2영역의 수직 방향으로 적층된 상태에서 형성된 전원 플레인과 그라운드 플레인 사이에 배치된다. 차동 신호선이 설치되는 면 중에서 제2영역에는 전원 플레인 또는 그라운드 플레인이 설치되므로, 일반 신호선이 설치되는 제2영역에서는, 제1영역보다 많은 전원 플레인 및 그라운드 플레인을 설치할 수 있다. 따라서 차동 신호선과 전원 플레인 또는 그라운드 플레인 사이의 거리를, 일반 신호선과 전원 플레인 또는 그라운드 플레인 사이의 거리보다 크게 할 수 있다.
태양 4 및 5 기재의 발명에 의하면, 일반 신호선, 차동 신호선, 전원 플레인, 그라운드 플레인 및 절연 재료를 적당한 재료로 함으로써, 이들의 재료 값에 의존하는 일반 신호선 및 차동 신호선에 관한 임피던스를 조정할 수 있다.
실시예
이하, 본 발명의 실시예에 대하여 도면을 참조하여 설명한다.
도1은 일반 신호선에 관한 스트립 라인 구조의 단면도이고, 도2는 차동 신호선에 관한 스트립 라인 구조의 단면도이다.
도1에 나타낸 스트립 라인 구조에 있어서, 일반 신호선(1)은, 유리 세라믹(glass ceramic) 등에 의해서 형성된 절연층(3)의 중앙에 배치된다. 절연층(3)의 한쪽에는 그라운드 플레인(그라운드층) 또는 전원 플레인(전원층)(2)이 배치되고, 반대측에도 그라운드 플레인(그라운드층) 또는 전원 플레인(전원층)(2)이 배치된다. 즉 일반 신호선(1)은, 절연층(3)의 절연재를 통해서, 2개의 그라운드 플레인 사이, 또는 2개의 전원 플레인 사이, 또는 그라운드 플레인과 전원 플레인 사이에 끼워진 상태로 배치된다.
도1에 있어서 일반 신호선(1)의 폭 w는 0.05mm이고, 두께 t는 0.015mm이다. 절연층(3)을 형성하는 재료를 유리 세라믹으로 한 경우의 유전율 εr은 5.4이다. 또 2개의 전원 또는 그라운드 플레인(2) 사이의 거리, 즉 절연층(3)의 두께 h는 0.2mm이다.
도1에 나타낸 것과 같은 스트립 라인 구조에 있어서, 일반 신호선에 관한 특성 임피던스는, 이하의 식에 의해서 구할 수 있다.
Z0=60/(εr) 1/2×In (1.9h/ (0.8w+t))
일반 신호선에 관한 특성 임피던스는, 통상 50Ω(Z0=50Ω)으로 되도록 상술 의 식의 각 값이 결정된다.
한편 도2에 나타낸 스트립 라인 구조는 차동 신호선에 관한 것이며, 한쌍의 신호선(4)에 의해서 차동 신호선이 구성되어 있다. 이하 한쌍의 신호선을 차동 신호선(4)이라 칭한다.
도2에 나타낸 스트립 라인 구조에 있어서, 도1에 나타낸 스트립 라인 구조와 같이, 차동 신호선(4)은 유리 세라믹 등에 의해서 형성된 절연층(3)의 중앙에 배치된다. 절연층(3)의 한쪽에는 그라운드 플레인(그라운드층) 또는 전원 플레인(전원층)(2)이 배치되고, 반대측에도 그라운드 플레인(그라운드층) 또는 전원 플레인(전원층)(2)이 배치된다. 즉 차동 신호선(4)은 절연층(3)의 절연재를 통해서, 2개의 그라운드 플레인 사이, 또는 2개의 전원 플레인 사이, 또는 그라운드 플레인과 전원 플레인 사이에 끼워진 상태로 배치된다.
도2에 있어서 차동 신호선(4)의 각각의 폭 w는 0.05mm이고, 두께 t는 0.015mm이다. 절연층(3)을 형성하는 재료를 유리 세라믹으로 한 경우의 유전율 εr은 5.4이다. 또 2개의 전원 또는 그라운드 플레인(2) 사이의 거리, 즉 절연층(3)의 두께 h는 0.4mm이다.
도2에 나타낸 것과 같은 스트립 라인 구조에 있어서, 차동 신호선에 관한 차동 임피던스는 이하의 식에 의해서 구할 수 있다.
Zdiff = 2Z0 (1-0.374e-2·9s/h)
차동 신호선에 관한 특성 임피던스는, 통상 100Ω(Zdiff=100Ω)으로 되도록 상술의 식의 각 값이 결정된다. 도2에 나타낸 예에 있어서 상술의 식으로 차동 임피던스를 계산하면, Zdiff=100.3Ω으로 된다. 또 차동 신호선(4)의 각각에 관한 특성 임피던스Z0는, 일반 신호선에 관한 특성 임피던스의 식에 의해서 계산하면 Z0= 67.8Ω으로 된다.
도1과 도2를 비교하면 알 수 있는 바와 같이, 차동 신호선(4)을 절연하기 위한 절연층(3)의 두께 h(0.4mm)는 일반 신호선(1)을 절연하기 위한 절연층(3)의 두께 h(0.2mm)의 2배로 되어 있다. 본 발명의 실시형태에서는 차동 신호선 절연층의 두께가, 일반 신호선 절연층 두께의 2배로 되도록 다층 배선 기판을 구성함으로써, 일반 신호선 및 차동 신호선의 양방에 대하여 최적의 임피던스 특성을 달성한다.
다음에 본 발명의 일 실시예에 대하여 도3 및 도4를 참조하여 설명한다. 도3은 본 발명의 일 실시예에 따른 다층 배선 기판의 다층 구조를 설명하기 위한 모식도이고, 도4는 도3에 나타낸 다층 구조를 3차원적으로 나타낸 모식도이다.
본 실시예에 따른 다층 배선 기판은 기판 내에 일반 신호선(이하, 간단히 신호선이라 칭한다)(1)과 차동 신호선(4) 양쪽을 갖는다. 신호선(1)은 차동 신호선(4)이 형성되는 층(또는 면)과는 다른 층(또는 면)에 형성된다. 또 다층 배선 기판은 위에서 본 경우 신호선(1)이 설치되는 영역과 차동 신호선(4)이 설치되는 영역으로 분리된다. 즉 도3에 나타낸 예에서는 다층 배선 기판의 중앙에서 좌측 부분(차동 신호선측 (제1영역))에는 차동 신호선이 설치되고, 우측 부분(일반 신호선측(제2영역))에는 일반 신호선이 설치된다.
도3에 있어서 상측 그라운드 플레인(GND 플레인)(10-1)은 다층 배선 기판 전면에 걸쳐서 형성된다. 그라운드 플레인(10-1)의 일반 신호선측의 하측에는, 0.10mm 두께의 절연층을 걸쳐서 신호선(1-1)이 형성되는 면이 설치된다. 신호선(1-1)은 일반 신호선측에만 형성되고, 차동 신호선측에는 형성되지 않는다. 그리고 신호선(1-1)이 형성된 면의 아래에는, 0.10mm 두께의 절연층을 거쳐서 전원 플레인(12-1)이 설치된다.
전원 플레인(12-1)의 면 내에서 차동 신호선측에는 차동 신호선(4-1)이 형성된다. 즉 전원 플레인(12-1)은 일반 신호선측에만 형성되고, 전원 플레인(12-1)과 같은 면의 차동 신호선측에는 차동 신호선(4-1)이 형성된다. 따라서 그라운드 플레인(10-1)과 차동 신호선(4-1)이 형성된 면 사이에는 0.20mm 두께의 절연층이 설치된다.
전원 플레인(12-1)의 아래에는, 0.10mm 두께의 절연층을 통해서 신호선(1-2)이 형성되는 면이 설치된다. 신호선(1-2)은 일반 신호선측에만 형성되고, 차동 신호선측에는 형성되지 않는다. 그리고 신호선(1-2)이 설치된 면의 하측에는, 0.10mm 두께의 절연층을 통해서 그라운드 플레인(10-2)이 설치된다. 그라운드 플레인(10-2)은 일반 신호선측에만 설치되고, 같은 면의 차동 신호선측에는 전원 플레인(12-2)이 설치된다. 즉 그라운드 플레인(10-2)과 전원 플레인(12-2)은 같은 면 내에 설치되고, 일반 신호선측이 그라운드 플레인(10-2)으로 되고, 차동 신호선측은 전원 플레인(12-2)으로 된다. 따라서, 차동 신호선(4-1)과 전원 플레인(12-2) 사이에는 0.2mm의 절연층이 설치된다.
상술의 구성과 같이, 그라운드 플레인(10-2)의 하측에는 0.10mm 두께의 절연층을 통해서 신호선(1-3)이 형성되는 면이 설치된다. 신호선(1-3)은 일반 신호선측에만 형성되고, 차동 신호선측에는 형성되지 않는다. 그리고 신호선(1-3)이 형성된 면의 하측에는 0.10mm 두께의 절연층을 통해서 전원 플레인(12-3)이 설치된다.
전원 플레인(12-3) 면 내에서 차동 신호선측에는, 차동 신호선(4-2)이 형성된다. 즉 전원 플레인(12-3)은 일반 신호선측에만 형성되고, 전원 플레인(12-3)과 같은 면의 차동 신호선측에는 차동 신호선(4-2)이 형성된다. 따라서 그라운드 플레인(10-2)과 차동 신호선(4-2)이 형성된 면 사이에는 0.20mm 두께의 절연층이 설치된다.
전원 플레인(12-3)의 아래에는 0.10mm 두께의 절연층을 거쳐서 신호선(1-4)이 형성되는 면이 설치된다. 신호선(1-4)은 일반 신호선측에만 형성되고, 차동 신호선측에는 형성되지 않는다. 그리고 신호선(1-4)이 설치된 면의 하측에는 0.10mm 두께의 절연층을 거쳐서 그라운드 플레인(10-3)이 설치된다. 그라운드 플레인(10-2)은 일반 신호선측에 설치될 뿐만 아니라, 같은 면의 차동 신호선측에도 연재(延在)한다. 따라서 차동 신호선(4-2)과 그라운드 플레인(12-3) 사이에는 0.20mm의 절연층이 설치된다.
본 실시형태에서는 그라운드 플레인, 전원 플레인, 신호선, 차동 신호선을 상술의 순서로 설치함으로써, 보다 많은 수의 층을 설치할 수 있다. 또 상측 그라운드 플레인(10-1)의 상측에는 두께 0.10mm의 절연층이 설치되어서 다층 배선 기판의 표면(14)이 형성된다. 도4에 있어서는 그라운드 플레인(10-1) 상측의 표면은 나타내고 있지 않다.
또 본 실시예에 따른 다층 배선 기판은 표면(14), 그라운드 플레인(10-1), 신호선(1-1), 전원 플레인(12-1), 신호선(1-2) 및 그라운드 플레인(10-2)을 포함한 층 구조만으로, 차동 신호선과 일반 신호선이 혼재된 다층 배선 기판으로서 형성할 수 있다.
상술한 실시예에 따르면, 일반 신호선(1-1, 1-2, 1-3, 1-4)의 각각의 상측 및 하측에는 두께 0.10mm의 절연층이 설치되고, 한편 차동 신호선(4-1, 4-2)의 각각의 상측 및 하측에는 두께 0.20mm의 절연층이 설치된다. 그리고 일반 신호선(1-1, 1-2, 1-3, 1-4) 및 차동 신호선(4-1, 4-2)의 각각은 그라운드 플레인과 전원 플레인 사이에 배치된다.
따라서 도3 및 도4에 나타낸 다층 구조는 도1 및 도2를 사용하여 설명한 바와 같이, 차동 신호선 절연층의 두께는 일반 신호선 절연층 두께의 2배로 되어 있고, 차동 신호선 및 일반 신호선의 양방에 대하여 최적의 임피던스 특성을 얻을 수 있는 구조로 되어 있다. 차동 신호선에 대하여서는 일반 신호선에 사용되는 0.10mm 두께의 절연층이 2층 겹쳐져 있을 뿐이므로, 간단한 구조로 차동 신호 절연층의 두께를 일반 신호선 절연층 두께의 2배로 할 수 있다.
이상과 같이 본 발명에 의한 다층 배선 기판으로는, 일반 신호선과 차동 신호선은 다른 면에 배치되고, 차동 신호선이 배치되는 면은 차동 신호선이 배치되는 제1영역과, 전원 플레인과 그라운드 플레인 중의 어느 한쪽이 배치되는 제2영역을 갖고 있다. 그리고 일반 신호선은 제 2 영역에서 전원 플레인과 그라운드 플레인 사이에서 상기 플레인들에 대해서 평행하게 적층되어(laminated) 배치된다.
그리고 상술의 다층 배선 기판은 그라운드 플레인만이 형성된 제 1 면과, 전원 플레인이 제 1 면에 대해서 평행하게 제 1 영역에서 형성되고, 또한 그라운드 플레인이 제 1 면에 대해서 평행하게 제 2 영역에서 형성된 제 2 면을 갖고, 차동 신호선은 제1면에 형성된 그라운드 플레인과, 제2면에 형성된 전원 플레인 사이에 배치되어도 좋다.
또 본 발명에 의한 다층 배선 기판은 전원 플레인만이 형성된 제 1 면과, 그라운드 플레인이 제 1 면에 대해서 평행하게 제 1 영역에서 형성되고, 또한 전원 플레인이 제 1 면에 대해서 평행하게 제 2 영역에서 형성된 제 2 면을 갖고, 차동 신호선은 제1면에 형성된 전원 플레인과, 제2면에 형성된 그라운드 플레인 사이에 배치되는 것이라도 좋다.
다음에 상술의 실시형태에 의한 다층 배선 기판을 사용한 반도체 장치에 대하여 설명하겠다.
도5는 상술의 실시형태에 의한 다층 배선 기판을 형성한 반도체 장치의 제1예를 나타낸 단면도이다. 도5에 나타낸 반도체 장치는 반도체 소자(20)를 다층 배선 기판(22)에 플립칩(flip chip) 실장한 것이다.
다층 배선 기판(22)은 도3에 나타낸 다층 구조의 표면(14)으로부터 그라운드 플레인(10-2) (전원 플레인(12-1))까지의 구조에 상당한다. 따라서 차동 신호선은 1층 설치되고, 일반 신호선은 2층에 걸쳐서 설치된다.
다층 배선 기판(22)의 최하층은 절연층(28)이고, 절연층(28)의 하면에 외부 접속용 전극(30)이 형성된다. 외부 접속용 전극(30)의 각각에는, 땜납 볼(solder ball)(32)이 형성되어 반도체 장치의 외부 접속용 단자로서 기능한다.
절연층(28)의 상면 일부(도5에서는 우측 절반)에는 그라운드 플레인(34)이 형성되고, 나머지 부분(도5에서는 좌측 절반)에는 전원 플레인(36)이 형성된다. 그라운드 플레인(34) 및 전원 플레인(36) 위에는, 절연층(38)이 설치된다. 그리고 그라운드 플레인(34)의 위쪽 위치에서, 절연층(38)의 위에는 일반 신호선(40)이 형성된다. 그러나 전원 플레인(36)의 위쪽 위치에 있어서 절연층(38)의 위에는 일반 신호선도 차동 신호선도 형성되지 않는다.
그리고 일반 신호선(38)의 위(즉 절연층(38)의 위)에는 또 절연층(42)이 형성된다. 따라서 일반 신호선(40)은 절연층(38)과 절연층(42) 사이에 끼워진 상태이다.
절연층(42)의 상면에는 일반 신호선(40)이 설치된 영역의 위쪽에 전원 플레인(44)이 형성된다. 또 일반 신호선(40)이 설치되어 있지 않은 영역의 위쪽에, 절연층(42)의 상면에는 차동 신호선(46)이 형성된다. 따라서 절연층(42) 상면의 일부 에는 차동 신호선(46)이 형성되고, 나머지 부분에는 전원 플레인(44)이 형성된다. 즉 절연층(42)의 상면에는 차동 신호선(46) 및 전원 플레인(44)의 양방이 형성된다.
전원 플레인(44) 및 차동 신호선의 위(즉 절연층(42)의 위)에는 또 절연층(48)이 형성된다. 그리고 전원 플레인(44)의 위쪽에는 절연층(48)의 상면에 일반 신호선(50)이 형성된다. 그러나 차동 신호선(46)의 위쪽 위치에 있어서의 절연층(48)의 상면에는, 일반 신호선이나 차동 신호선도 형성되지 않는다.
그리고 일반 신호선(50)의 위(즉 절연층(48)의 위)에는, 또 절연층(52)이 형성된다. 따라서 일반 신호선(50)은 절연층(48)과 절연층(52) 사이에 끼워진 상태이다.
절연층(52)의 상면에는 그라운드 플레인(54)이 그 전체에 걸쳐서 형성되고, 그라운드 플레인의 상면에는 절연층(56)이 형성된다. 절연층(56)은 다층 배선 기판(22)의 최상층이고, 절연층(56)의 상면에 반도체 소자 실장용의 전극(도시하지 않음)이 설치된다.
여기서 절연층(38, 42, 48, 52)은 예를 들면 유리세라믹에 의해서 형성되며, 실질적으로 같은 두께를 갖고 있다. 절연층(38, 42, 48, 52)은 유리세라믹과 같은 무기재료 이외에 수지와 같은 유기재료에 의해서 형성되어도 좋다. 또 일반 신호선, 작동 신호선, 전원 플레인 및 그라운드 플레인은 동(銅) 또는 텅스텐 등의 도전재료에 의해서 형성된다.
또 다층 배선 기판(22)의 전극, 차동 신호선, 일반 신호선, 그라운드 플레 인, 전원 플레인은 반도체 장치가 소정의 기능을 갖도록 각 층에 형성된 회로패턴 및 비어 홀 등에 의해서 전기적으로 접속된다. 그와 같은 층간의 전기적 접속은 당업자에 있어서는 주지의 기술이므로 도시 및 설명은 생략한다.
이상과 같은 구조의 다층 배선 기판(22)의 반도체 소자 실장용 전극에 대하여, 반도체 소자(20)가 땜납 범프(20)를 사용하여 플립칩 실장된다. 그 후 반도체 소자(20)와 다층 배선 기판(22)의 절연층(56) 사이에 언더필 수지(underfill resin)(58)가 충전되어서 반도체 장치는 완성된다.
도5에서 명백한 바와 같이, 차동 신호선(46)의 하측에는 절연층(42)과 절연층(38)을 통해서 전원 플레인(36)이 설치되고, 그 상측에는 절연층(48)과 절연층(52)을 통해서 그라운드 플레인이 설치된다. 따라서 차동 신호선(46)의 절연층의 두께는, 일반 신호선 절연층 두께의 2배이고, 차동 신호선(46) 및 일반 신호선(40, 50)의 각각에 대하여 최적의 임피던스 특성을 제공할 수 있다.
도6은 상술의 실시예에 따른 다층 배선 기판을 사용하여 형성한 반도체 장치의 제2의 예를 나타낸 단면도이다. 도6에 있어서 도5에 나타낸 구성부품과 동등한 부품에는 같은 부호를 매겨서 그 설명은 생략한다. 도6에 나타낸 반도체 장치는 반도체 소자(20)를 다층 배선 기판(22)에 와이어 본딩에 의해서 실장한 것이다.
즉 도5에 나타낸 다층 배선 기판(22)의 위에 반도체 소자층 (20)의 배면을 고정하고, 반도체 소자(20)의 전극과 다층 배선 기판의 전극을 본딩 와이어(60)에 의해서 전기적으로 접속한 것이다. 반도체 소자(20) 및 본딩 와이어(60)는 포팅 수지(potting resin)(62)에 의해서 봉지된다.
도7은 상술의 실시형태에 의한 다층 배선 기판을 사용하여 형성한 반도체 장치의 제3의 예를 나타낸 단면도이다. 도7에 있어서 도5에 나타낸 구성부품과 동등한 부품에는 같은 부호를 매겨서 그 설명은 생략한다.
도7에 나타낸 반도체 장치는 반도체 소자(20)를 다층 배선 기판(22)에 플립칩 실장하고, 또 방열용의 히트 스프레더(heat spreader)(66)를 설치한 것이다. 히트 스프레더(66)는 반도체 소자(20)를 수용하는 오목(凹)부를 갖고 있고, 반도체 소자(20)의 배면에 접촉하여 반도체 소자의 열을 확산한다.
도8은 상술의 실시형태에 의한 다층 배선 기판을 사용하여 형성한 반도체 장치의 제4의 예를 나타낸 단면도이다. 도8에 있어서 도5에 나타낸 구성부품과 동등한 부품에는 같은 부호를 매겨서 그 설명은 생략한다.
도8에 나타낸 반도체 장치는 다층 배선 기판(22)에 미리 개구(22a)를 형성해두고, 개구(22a)에 반도체 소자(20)를 수용한 구성이다. 즉 개구(22a)의 개구부를 덮도록, 히트 스프레더(68)를 최상층인 절연층(56)의 표면에 고정한다. 그리고 개구(22a) 내에서 반도체 소자(20)의 배면을 히트 스프레더(68)의 개구(22a) 내에 노출한 면에 고정한다.
개구(22a)에는 단차가 설치되어 있고, 단차면에 설치된 전극(도시하지 않음)에 반도체 소자(20)의 전극을 본딩 와이어(70)에 의해서 전기적으로 접속한다. 그 후 개구(22a) 내의 반도체 소자(20)와 본딩 와이어(70)를 포팅 수지(72)에 의해서 봉지하여 반도체 장치는 완성된다.
상술과 같이 본 발명에 의하면, 다음에 언급하는 여러가지의 효과를 실현할 수 있다. 태양 1 및 6 기재의 발명에 의하면, 일반 신호선과 차동 신호선이 다른 면에 배치되므로, 일반 신호선으로부터 그라운드 플레인 또는 전극 플레인까지의 거리와, 차동 신호선으로부터 그라운드 플레인 또는 전극 플레인까지의 거리를 상이한 거리로 할 수 있다. 신호선에 관한 임피던스는 그라운드 플레인 및 전극 플레인까지의 거리에 의존하기 때문에, 일반 신호선에 관한 임피던스와 차동 신호선에 관한 임피던스를, 그라운드 플레인 및 전극 플레인까지의 거리에 따라서 달리할 수 있다. 따라서 간단한 구조로 일반 신호선과 차동 신호선 양쪽을 갖는 다층 배선 기판을, 간단한 구조로 용이하게 제조할 수 있다. 또 그와 같은 다층 배선 기판에 의해서 미세한 배선 구조를 필요로 하는 반도체 장치를 용이하게 제조할 수 있다.
태양 2 및 3 기재의 발명에 의하면, 차동 신호선은 제1영역의 수직 방향에 적층된 상태에서 설치된 전원 플레인과 그라운드 플레인 사이에 배치된다. 또 일반 신호선은 제2영역의 수직 방향에 적층된 상태에서 형성된 전원 플레인과 그라운드 플레인 사이에 배치된다. 차동 신호선이 설치되는 면 중에서 제2영역에는 전원 플레인 또는 그라운드 플레인이 설치되므로, 일반 신호선이 설치되는 제2영역에서는, 제1영역보다 많은 전원 플레인 및 그라운드 플레인을 설치할 수 있다. 따라서 차동 신호선과 전원 플레인 또는 그라운드 플레인 사이의 거리를 일반 신호선과 전원 플레인 또는 그라운드 플레인 사이의 거리보다 크게 할 수 있다.
태양 4 및 5 기재의 발명에 의하면, 일반 신호선, 차동 신호선, 전원 플레인, 그라운드 플레인 및 절연 재료를 적당한 재료로 함으로써, 이들 재료의 값에 의존하는 일반 신호선 및 차동 신호선에 관한 임피던스를 조정할 수 있다.

Claims (6)

  1. 기판의 제 1 영역에 형성되며, 제 1 전원 플레인(plane)과 제 1 그라운드 플레인 사이의 제 1 절연층 내에 배치되고, 소정의 차동 임피던스(differential impedance)를 얻도록 구성되는 차동 신호선과,
    기판의 제 2 영역에 형성되며, 제 2 전원 플레인과 제 2 그라운드 플레인 사이의 제 2 절연층 내에 배치되고 소정의 특성 임피던스(characteristic impedance)를 얻도록 구성되는 일반 신호선들을 구비하는 다층 배선 기판으로서,
    상기 차동 신호선이 존재하는 면은 상기 차동 신호선이 배치되는 제 1 영역과, 상기 제 2 전원 플레인 또는 상기 제 2 그라운드 플레인이 배치되는 제 2 영역을 가지고,
    상기 일반 신호선들은 상기 제 2 영역에서 상기 제 2 전원 플레인과 상기 제 2 그라운드 플레인 사이에서 상기 플레인들에 대해 평행하게 적층되어(laminated) 배치되는 것을 특징으로 하는 다층 배선 기판.
  2. 제 1 항에 있어서,
    상기 제 1 그라운드 플레인과 상기 제 2 그라운드 플레인은 동일한 면에 존재하며,
    상기 차동 신호선은 상기 제 2 전원 플레인과 동일한 면에 존재하고,
    상기 제 1 영역의 상기 제 1 전원 플레인과 동일한 면에 존재하는 제 3 그라운드 플레인을 상기 제 2 영역에서 더 구비하며,
    상기 일반 신호선들이 상기 제 2 전원 플레인과 상기 제 3 그라운드 플레인 사이에서 상기 플레인들에 대해 평행하게 적층되어 배치되는 것을 특징으로 하는 다층 배선 기판.
  3. 제 1 항에 있어서,
    상기 제 1 전원 플레인과 상기 제 2 전원 플레인은 동일한 면에 존재하며,
    상기 차동 신호선은 상기 제 2 그라운드 플레인과 동일한 면에 존재하고,
    상기 제 1 영역의 상기 제 1 그라운드 플레인과 동일한 면에 존재하는 제 3 전원 플레인을 상기 제 2 영역에서 더 구비하며,
    상기 일반 신호선들이 상기 제 2 그라운드 플레인과 상기 제 3 전원 플레인 사이에서 상기 플레인들에 대해 평행하게 적층되어 배치되는 것을 특징으로 하는 다층 배선 기판.
  4. 제 1 항에 있어서,
    상기 차동 신호선, 상기 일반 신호선, 상기 제 1 전원 플레인, 상기 제 1 그라운드 플레인, 상기 제 2 전원 플레인, 및 상기 제 2 그라운드 플레인의 각각은 소정의 도전 재료로 이루어지며,
    상기 제 1 절연층 및 상기 제 2 절연층 각각은 소정의 절연 재료로 이루어지는 다층 배선 기판.
  5. 제 4 항에 있어서,
    상기 소정의 도전 재료 및 상기 소정의 절연 재료는 상기 차동 신호선에 관한 임피던스가 소정의 값이 되고, 각각의 상기 일반 신호선에 관한 임피던스가 소정의 값이 되도록 선택되는 다층 배선 기판.
  6. 다층 배선 기판과 상기 다층 배선 기판에 실장되는 반도체 소자를 구비하는 반도체 장치로서,
    상기 다층 배선 기판은,
    기판의 제 1 영역에 형성되며, 제 1 전원 플레인과 제 1 그라운드 플레인 사이의 제 1 절연층 내에 배치되고, 소정의 차동 임피던스를 얻도록 구성되는 차동 신호선과,
    기판의 제 2 영역에 형성되며, 제 2 전원 플레인과 제 2 그라운드 플레인 사이의 제 2 절연층 내에 배치되고 소정의 특성 임피던스를 얻도록 구성되는 일반 신호선들을 구비하며,
    상기 차동 신호선이 존재하는 면은 상기 차동 신호선이 배치되는 제 1 영역과, 상기 제 2 전원 플레인 또는 상기 제 2 그라운드 플레인이 배치되는 제 2 영역을 가지고,
    상기 일반 신호선들은 상기 제 2 영역에서 상기 제 2 전원 플레인과 상기 제 2 그라운드 플레인 사이에서 상기 플레인들에 대해 평행하게 적층되어 배치되는 것을 특징으로 하는 반도체 장치.
KR1020010018943A 2000-11-20 2001-04-10 다층 배선 기판 및 반도체 장치 KR100669930B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000353497A JP3877132B2 (ja) 2000-11-20 2000-11-20 多層配線基板及び半導体装置
JP2000-353497 2000-11-20

Publications (2)

Publication Number Publication Date
KR20020039214A KR20020039214A (ko) 2002-05-25
KR100669930B1 true KR100669930B1 (ko) 2007-01-17

Family

ID=18826255

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010018943A KR100669930B1 (ko) 2000-11-20 2001-04-10 다층 배선 기판 및 반도체 장치

Country Status (4)

Country Link
US (1) US6573600B2 (ko)
JP (1) JP3877132B2 (ko)
KR (1) KR100669930B1 (ko)
TW (1) TW517337B (ko)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6937480B2 (en) * 2001-05-14 2005-08-30 Fuji Xerox Co., Ltd. Printed wiring board
US7088711B2 (en) * 2002-02-05 2006-08-08 Forcelo Networks, Inc. High-speed router backplane
US6988162B2 (en) * 2002-02-05 2006-01-17 Force10 Networks, Inc. High-speed router with single backplane distributing both power and signaling
US6822876B2 (en) * 2002-02-05 2004-11-23 Force10 Networks, Inc. High-speed electrical router backplane with noise-isolated power distribution
US6812803B2 (en) 2002-02-05 2004-11-02 Force10 Networks, Inc. Passive transmission line equalization using circuit-board thru-holes
US6941649B2 (en) 2002-02-05 2005-09-13 Force10 Networks, Inc. Method of fabricating a high-layer-count backplane
JP2003258510A (ja) * 2002-02-26 2003-09-12 Matsushita Electric Ind Co Ltd 有線伝送路
JP3646098B2 (ja) * 2002-03-27 2005-05-11 コニカミノルタビジネステクノロジーズ株式会社 回路基板
JP4349827B2 (ja) * 2003-01-15 2009-10-21 京セラ株式会社 配線基板
DE10315768A1 (de) * 2003-04-07 2004-11-25 Siemens Ag Mehrlagige Leiterplatte
US7336502B1 (en) 2003-06-03 2008-02-26 Force10 Networks, Inc. High-speed router with backplane using tuned-impedance thru-holes and vias
JP3748868B2 (ja) * 2003-09-30 2006-02-22 日本圧着端子製造株式会社 高速伝送用接続シート
US7230187B2 (en) * 2003-12-22 2007-06-12 Nokia Corporation Printed wire board and associated mobile terminal
KR101107975B1 (ko) * 2004-02-04 2012-01-30 이비덴 가부시키가이샤 다층프린트배선판
US7005371B2 (en) * 2004-04-29 2006-02-28 International Business Machines Corporation Method of forming suspended transmission line structures in back end of line processing
KR100712074B1 (ko) 2004-12-10 2007-05-02 한국전자통신연구원 전원 플레인이 분리된 인쇄회로기판
JP4106568B2 (ja) 2005-09-26 2008-06-25 船井電機株式会社 デジタルチューナ用多層基板および多層基板
US7790504B2 (en) * 2006-03-10 2010-09-07 Stats Chippac Ltd. Integrated circuit package system
JP5196868B2 (ja) * 2006-06-16 2013-05-15 キヤノン株式会社 プリント回路板
JP4829028B2 (ja) * 2006-07-31 2011-11-30 富士通株式会社 回路基板及び回路基板の製造方法
US8018052B2 (en) * 2007-06-29 2011-09-13 Stats Chippac Ltd. Integrated circuit package system with side substrate having a top layer
KR101385094B1 (ko) * 2007-09-11 2014-04-14 삼성디스플레이 주식회사 인쇄회로기판, 이를 갖는 표시장치 및 이의 제조방법
US8120927B2 (en) 2008-04-07 2012-02-21 Mediatek Inc. Printed circuit board
US9681554B2 (en) * 2008-04-07 2017-06-13 Mediatek Inc. Printed circuit board
KR101573959B1 (ko) 2008-06-06 2015-12-02 고쿠리츠 다이가쿠 호진 도호쿠 다이가쿠 다층 배선 기판
WO2010106977A1 (ja) * 2009-03-16 2010-09-23 株式会社村田製作所 高周波スイッチモジュール
US9401330B1 (en) * 2009-10-13 2016-07-26 Altera Corporation IC package with non-uniform dielectric layer thickness
US8264848B2 (en) 2009-10-30 2012-09-11 Research In Motion Limited Electrical assembly having impedance controlled signal traces
JP5881400B2 (ja) * 2011-12-13 2016-03-09 三菱電機株式会社 高周波伝送線路
WO2014027486A1 (ja) 2012-08-13 2014-02-20 株式会社村田製作所 電子部品およびその製造方法
US9545003B2 (en) * 2012-12-28 2017-01-10 Fci Americas Technology Llc Connector footprints in printed circuit board (PCB)
JP5690428B1 (ja) * 2014-05-21 2015-03-25 株式会社フジクラ プリント配線板
TW201519720A (zh) * 2014-09-19 2015-05-16 Kuang Ying Comp Equipment Co 高頻印刷電路板堆疊結構
DE102015220806B4 (de) * 2015-10-23 2020-08-27 Ihp Gmbh - Innovations For High Performance Microelectronics/Leibniz-Institut Für Innovative Mikroelektronik Schaltelement zum Schalten von differentiellen Signalen und Schaltungsanordnung
TWI687136B (zh) * 2016-05-09 2020-03-01 易鼎股份有限公司 可選擇對應接地層的電路板結構
CN107548225A (zh) * 2017-07-20 2018-01-05 郑州云海信息技术有限公司 一种印刷电路板
JP2021153211A (ja) * 2018-06-25 2021-09-30 ソニーセミコンダクタソリューションズ株式会社 回路基板、半導体装置、および、電子機器
CN109451651A (zh) * 2018-10-23 2019-03-08 惠科股份有限公司 一种电路板的差分走线及电路板
US11557552B2 (en) * 2019-06-12 2023-01-17 Intel Corporation 3D trench reference planes for integrated-circuit die packages
DE102020203971A1 (de) * 2020-03-26 2021-09-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Hochfrequenzanordnung mit zwei miteinander verbundenen Hochfrequenzkomponenten
CN114552155B (zh) * 2022-04-25 2022-07-05 电子科技大学成都学院 双模传输线

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4310811A (en) * 1980-03-17 1982-01-12 Sperry Corporation Reworkable multi-layer printed circuit board
FR2567684B1 (fr) * 1984-07-10 1988-11-04 Nec Corp Module ayant un substrat ceramique multicouche et un circuit multicouche sur ce substrat et procede pour sa fabrication
JPS6156493A (ja) * 1984-08-28 1986-03-22 日本電気株式会社 多層回路基板の電源配線構造
JPS61248375A (ja) * 1985-04-25 1986-11-05 アンプ　インコ−ポレ−テツド 電気コネクタ
JP2510747B2 (ja) * 1990-02-26 1996-06-26 株式会社日立製作所 実装基板
JPH05136567A (ja) 1991-11-13 1993-06-01 Toshiba Corp 薄膜多層配線基板
JP3113153B2 (ja) * 1994-07-26 2000-11-27 株式会社東芝 多層配線構造の半導体装置
US5574630A (en) * 1995-05-11 1996-11-12 International Business Machines Corporation Laminated electronic package including a power/ground assembly
JPH0918156A (ja) 1995-06-27 1997-01-17 Mitsubishi Electric Corp 多層プリント配線板
JP2734447B2 (ja) * 1995-09-14 1998-03-30 日本電気株式会社 多層プリント基板
US5757079A (en) * 1995-12-21 1998-05-26 International Business Machines Corporation Method for repairing defective electrical connections on multi-layer thin film (MLTF) electronic packages and the resulting MLTF structure

Also Published As

Publication number Publication date
KR20020039214A (ko) 2002-05-25
US6573600B2 (en) 2003-06-03
TW517337B (en) 2003-01-11
US20020060366A1 (en) 2002-05-23
JP2002158452A (ja) 2002-05-31
JP3877132B2 (ja) 2007-02-07

Similar Documents

Publication Publication Date Title
KR100669930B1 (ko) 다층 배선 기판 및 반도체 장치
US6501157B1 (en) Substrate for accepting wire bonded or flip-chip components
US7649499B2 (en) High-frequency module
US7436056B2 (en) Electronic component package
US20090170240A1 (en) Optimized Circuit Design Layout for High Performance Ball Grid Array Packages
JPH0697362A (ja) 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法
JP2000150772A (ja) マルチチップモジュール及びその製造方法
JP2008513998A (ja) 多層基板アッセンブリにおいて容量結合を低減するための同心スペーサー
JP3443408B2 (ja) 配線基板及びそれを用いた半導体装置
US6762367B2 (en) Electronic package having high density signal wires with low resistance
US20080186112A1 (en) Package structure for a high-frequency electronic component
JP3578366B2 (ja) 混成集積回路装置
US7310239B1 (en) IC packaging interposer having controlled impedance or optical interconnections and an integral heat spreader
EP1372215A2 (en) Semiconductor module structure incorporating antenna
US6538316B2 (en) High frequency semiconductor device housing package
JP2001291799A (ja) 配線基板
JP7455730B2 (ja) 配線基板
JP2924583B2 (ja) 素子分離型複合マイクロ波回路モジュール
JPH0851171A (ja) 半導体セラミックパッケージ
JP4099072B2 (ja) 部品内蔵モジュール
JP2004179198A (ja) セラミックパッケージ
JPH11177245A (ja) ３次元実装方式
EP0399661B1 (en) Integrated circuit lead assembly structure
JP2002124622A (ja) 低温焼成セラミックからなるマルチチップモジュール及びその実装方法
JPH09223894A (ja) 伝送線路およびパッケージ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131218

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200103

Year of fee payment: 14