JPH02105455A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH02105455A JPH02105455A JP63258665A JP25866588A JPH02105455A JP H02105455 A JPH02105455 A JP H02105455A JP 63258665 A JP63258665 A JP 63258665A JP 25866588 A JP25866588 A JP 25866588A JP H02105455 A JPH02105455 A JP H02105455A
- Authority
- JP
- Japan
- Prior art keywords
- collector
- transistor
- power supply
- constant potential
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000000034 method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
- Dram (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置に係り、特にＥＣＬ（エミ
ッタ結合論理）インターフェース・デバイ−の１０にタ
イプと１００にタイプとの半導体記憶素子に関する。
ッタ結合論理）インターフェース・デバイ−の１０にタ
イプと１００にタイプとの半導体記憶素子に関する。
第６図に示すように、従来の１００にタイプのＥＣＬイ
ンターフェース・デバイスは、Ｓ入力端子９．８入力端
子１０を各々ベースに有する第１゜第２のトランジスタ
３，４からなる差動増幅器を設け、第１のトランジスタ
３のコレクタが抵抗５を介してＶｃｃ定電位源に接続さ
れ、第２のトランジスタ４のコレクタが抵抗６を介して
ｓ ＶＣＣ定電位源に接続され、第２のトランジスタ４
のコレクタがベースに接続された出力トランジスタ１３
を設け、この出力トランジスタ１３のエミッタが０出力
端子に接続され、コレクタがＶＣＣＡ定電位源に接続さ
れる。
ンターフェース・デバイスは、Ｓ入力端子９．８入力端
子１０を各々ベースに有する第１゜第２のトランジスタ
３，４からなる差動増幅器を設け、第１のトランジスタ
３のコレクタが抵抗５を介してＶｃｃ定電位源に接続さ
れ、第２のトランジスタ４のコレクタが抵抗６を介して
ｓ ＶＣＣ定電位源に接続され、第２のトランジスタ４
のコレクタがベースに接続された出力トランジスタ１３
を設け、この出力トランジスタ１３のエミッタが０出力
端子に接続され、コレクタがＶＣＣＡ定電位源に接続さ
れる。
また、抵抗５，６は共通接続され、さらに第７図にも示
すように、デュアル・インライン・パッケージ１１の端
のリード１５に接続され、一方出力トランジスタ１３の
コレクタ拡他の端のリード１６に接続される６また、第
１．第２のトランジスタ３，４のコレクタ間には、互い
に逆極性に接続されたダイオード１．２の並列体と抵抗
１２との直列体が接続される。この直列体は、１０にタ
イプのＥＣＬインターフェース・デバイスでは除去され
る。
すように、デュアル・インライン・パッケージ１１の端
のリード１５に接続され、一方出力トランジスタ１３の
コレクタ拡他の端のリード１６に接続される６また、第
１．第２のトランジスタ３，４のコレクタ間には、互い
に逆極性に接続されたダイオード１．２の並列体と抵抗
１２との直列体が接続される。この直列体は、１０にタ
イプのＥＣＬインターフェース・デバイスでは除去され
る。
以上水したように、ＥＣＬインターフェース・デバイス
には、１０にタイプと１ｏｏＫタイプとがある。双方を
外部から識別する場合、双方のビンコネタシ１ンが異な
る時は容易であるが、１０にと１００にとで同じ場合に
は判別が困難である。しかしながら１０ タイプの出力
レベルは、温度に対して傾きをもっているが１ １００
にタイプは温度補償回路があるため、第８図、第９図に
示すように。
には、１０にタイプと１ｏｏＫタイプとがある。双方を
外部から識別する場合、双方のビンコネタシ１ンが異な
る時は容易であるが、１０にと１００にとで同じ場合に
は判別が困難である。しかしながら１０ タイプの出力
レベルは、温度に対して傾きをもっているが１ １００
にタイプは温度補償回路があるため、第８図、第９図に
示すように。
温度に対してほぼフラットな出力特性を示す。
第８図において、出力レベルのうち高位（ｈｉｇｈ）側
の温度特性が示されている。１０にタイプ（電源電圧−
５，２■で使用されるタイプ）は点線で示され、温度特
性を有するが、１００にタイプ（電源電圧４．５■で使
用されるタイプ）は実線で示され、温度特性がは譬一定
である。
の温度特性が示されている。１０にタイプ（電源電圧−
５，２■で使用されるタイプ）は点線で示され、温度特
性を有するが、１００にタイプ（電源電圧４．５■で使
用されるタイプ）は実線で示され、温度特性がは譬一定
である。
第９図において、出力レベルのうち低位（＋ｏｗ）側の
温度特性が示されておシ、同様に１００にタイプは温度
特性がはソ一定である。この特性を利用して、出力レベ
ルの温度特性をしらべ、１０にと１００にとを外部から
識別することができる。
温度特性が示されておシ、同様に１００にタイプは温度
特性がはソ一定である。この特性を利用して、出力レベ
ルの温度特性をしらべ、１０にと１００にとを外部から
識別することができる。
前述した従来の方法では、出力レベルの温度特性をひと
つひとつとらなければならないので、非常に手間がかか
るし、また製品の製造バラツキや、測定系の不具合によ
っては温度特性からだけでは。
つひとつとらなければならないので、非常に手間がかか
るし、また製品の製造バラツキや、測定系の不具合によ
っては温度特性からだけでは。
判断しがたいという欠点もある。
本発明の目的は、前記欠点が解決され、温度特性を測定
せずとも、タイプの識別ができるようにした半導体集積
回路装置を提供することにある。
せずとも、タイプの識別ができるようにした半導体集積
回路装置を提供することにある。
本発明の構成は、第１．第２のトランジスタを備えた差
動増幅回路を設け、前記第１のトランジスタのコレクタ
が第１の抵抗を介して第１の定電位源に接続され、前記
第２のトランジスタのコレクタが第２の抵抗を介して第
２の定電位源に接続され、前記第１又は第２のトランジ
スタのコレクタにベースが接続された出力トランジスタ
を設け、前記出力トランジスタのコレクタが前記第２の
定電位源に接続されていることを特徴とする。
動増幅回路を設け、前記第１のトランジスタのコレクタ
が第１の抵抗を介して第１の定電位源に接続され、前記
第２のトランジスタのコレクタが第２の抵抗を介して第
２の定電位源に接続され、前記第１又は第２のトランジ
スタのコレクタにベースが接続された出力トランジスタ
を設け、前記出力トランジスタのコレクタが前記第２の
定電位源に接続されていることを特徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の半導体集積回路装置を示す
回路図、第２図は第１図の半導体素子を内蔵したパッケ
ージを示す上面図である。これら図において、本発明の
一実施例の半導体集積回路装置が従来例と異なる点は、
出力トランジスタ１３０ベースに接続している抵抗６を
つる最高電位ＶｃｃｌｌＥ源と出力トランジスタ１３の
コレクタをつるＶＣＣＡ電源とが電気的にショートされ
、もう−方の抵抗５をつるｖｃｃ ２電源とは電気的に
分離されている点である。さらにｓ ＶＣＣＡ電源とシ
ョートされたＶＣＣｌ電源と、ＶＣＣ！電源とは、第２
図に示すように、パッケージ上でも別々のり−ド７゜８
に接続されている。即ちｓ ＶＣＣ２電源はパッケージ
１１のリード７に接続され、ＶＣＣＩ＋ＶＣＣＡ電源は
共に、パッケージ１１のリード８に接続される。
回路図、第２図は第１図の半導体素子を内蔵したパッケ
ージを示す上面図である。これら図において、本発明の
一実施例の半導体集積回路装置が従来例と異なる点は、
出力トランジスタ１３０ベースに接続している抵抗６を
つる最高電位ＶｃｃｌｌＥ源と出力トランジスタ１３の
コレクタをつるＶＣＣＡ電源とが電気的にショートされ
、もう−方の抵抗５をつるｖｃｃ ２電源とは電気的に
分離されている点である。さらにｓ ＶＣＣＡ電源とシ
ョートされたＶＣＣｌ電源と、ＶＣＣ！電源とは、第２
図に示すように、パッケージ上でも別々のり−ド７゜８
に接続されている。即ちｓ ＶＣＣ２電源はパッケージ
１１のリード７に接続され、ＶＣＣＩ＋ＶＣＣＡ電源は
共に、パッケージ１１のリード８に接続される。
この構成では、ｖｃｃ２電源電圧と出力ビン（リード）
との間の電圧−電流特性を、リード７とリード８との間
に測定器を接続して測定ができる。第５図に示すように
、ＶＣＣ２電源と、出力トランジスタ１３のエミッタ（
出力ＰＩＮ）とのＶ−Ｉ特性を測定してみれば、１００
にタイプのときはダイオード２を介して％ ２段分の順
方向電圧２Ｖｆで電流が流れだす。一方、１０にタイプ
のときはダイオード２がないため、ダイオード１がブレ
ークダウンするまで電流は流れない。このことによって
、外部から１０にタイプと１００にタイプとの識別が可
能となる。
との間の電圧−電流特性を、リード７とリード８との間
に測定器を接続して測定ができる。第５図に示すように
、ＶＣＣ２電源と、出力トランジスタ１３のエミッタ（
出力ＰＩＮ）とのＶ−Ｉ特性を測定してみれば、１００
にタイプのときはダイオード２を介して％ ２段分の順
方向電圧２Ｖｆで電流が流れだす。一方、１０にタイプ
のときはダイオード２がないため、ダイオード１がブレ
ークダウンするまで電流は流れない。このことによって
、外部から１０にタイプと１００にタイプとの識別が可
能となる。
第３図は本発明の他の実施例の半導体集積回路装置を示
す回路図、第４図は第５図の半導体素子を内蔵したパッ
ケージを示す上面図である。これら図において、本実施
例は、出力トランジスタ１３のベースとコレクタを別々
の最高電位源に接続している。即チ、ベースはトランジ
スタ３のコレクタに、コレクタはリード８に接続されて
おり、出力の影響が、出力のベースに伝達しない様にし
ている。これにより、出力の発振等の可能性はなくなる
。
す回路図、第４図は第５図の半導体素子を内蔵したパッ
ケージを示す上面図である。これら図において、本実施
例は、出力トランジスタ１３のベースとコレクタを別々
の最高電位源に接続している。即チ、ベースはトランジ
スタ３のコレクタに、コレクタはリード８に接続されて
おり、出力の影響が、出力のベースに伝達しない様にし
ている。これにより、出力の発振等の可能性はなくなる
。
本実施例も、最高電位ＰＩＮと出力ＰＩＮとのＶ−Ｉ特
性を見ることで、１０にタイプと１００にタイプとの識
別ができる。
性を見ることで、１０にタイプと１００にタイプとの識
別ができる。
以上説明したように、本発明は、外部よりＶｃｃＰＩＮ
と出力ＰＩＮとの間のＶ−Ｉ％性をみることＫよシ、１
０にと１００にとの識別が可能となる効果がある。
と出力ＰＩＮとの間のＶ−Ｉ％性をみることＫよシ、１
０にと１００にとの識別が可能となる効果がある。
積回路装置を示す回路図、第７図は第６図の装置を内蔵
したパッケージを示す上面図、第８図は従来の半導体集
積回路装置の出力レベル（高位）の温度特性を示す特性
図、第９図は従来の半導体集積回路装置の出力レベル（
低位）の温度特性を示す特性図である。
したパッケージを示す上面図、第８図は従来の半導体集
積回路装置の出力レベル（高位）の温度特性を示す特性
図、第９図は従来の半導体集積回路装置の出力レベル（
低位）の温度特性を示す特性図である。
１．２・・・ダイオード、３，４．１３・・・トランジ
スタ、５，６．１２・・・抵抗、７，８・・・リード、
９，１０・・・入力端子、１１・・・パッケージ、１４
・・・出力端子。
スタ、５，６．１２・・・抵抗、７，８・・・リード、
９，１０・・・入力端子、１１・・・パッケージ、１４
・・・出力端子。
ζ
Claims (1)
- 第１、第２のトランジスタを備えた差動増幅回路を設け
、前記第１のトランジスタのコレクターが第１の抵抗を
介して第１の定電位源に接続され、前記第２のトランジ
スタのコレクタが第２の抵抗を介して第２の定電位源に
接続され、前記第１又は第２のトランジスタのコレクタ
にベースが接続された出力トランジスタを設け、前記出
力トランジスタのコレクタが前記第２の定電位源に接続
されていることを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63258665A JP2705142B2 (ja) | 1988-10-13 | 1988-10-13 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63258665A JP2705142B2 (ja) | 1988-10-13 | 1988-10-13 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02105455A true JPH02105455A (ja) | 1990-04-18 |
| JP2705142B2 JP2705142B2 (ja) | 1998-01-26 |
Family
ID=17323400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63258665A Expired - Lifetime JP2705142B2 (ja) | 1988-10-13 | 1988-10-13 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2705142B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0428088A (ja) * | 1990-05-23 | 1992-01-30 | Samsung Electron Co Ltd | 半導体集積回路チップ |
-
1988
- 1988-10-13 JP JP63258665A patent/JP2705142B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0428088A (ja) * | 1990-05-23 | 1992-01-30 | Samsung Electron Co Ltd | 半導体集積回路チップ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2705142B2 (ja) | 1998-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4743841A (en) | Semiconductor integrated circuit including circuit elements evaluating the same and having means for testing the circuit elements | |
| EP0084260B1 (en) | Semiconductor integrated-circuit device with test circuit | |
| JP3279645B2 (ja) | 試験物体から取り出された電位降下を所定の入力電圧範囲から所望の出力電圧範囲へ変換するための回路構成 | |
| JPS62230222A (ja) | 入力回路 | |
| JPH02105455A (ja) | 半導体集積回路装置 | |
| US6968249B2 (en) | Current measuring circuit for measuring drive current to load | |
| EP0836273B1 (en) | Semiconductor device | |
| JP2000010643A (ja) | 定電流源 | |
| JP3644168B2 (ja) | 半導体集積回路 | |
| JPH0354841A (ja) | ＢｉＣＭＯＳ半導体装置 | |
| JPH0541429A (ja) | 半導体ｉｃウエーハおよび半導体ｉｃの製造方法 | |
| JP2521486B2 (ja) | 集積回路装置の分類方法 | |
| JPH08181584A (ja) | 可変遅延回路および遅延時間検査方法 | |
| JPH0326678Y2 (ja) | ||
| JPS61274341A (ja) | 半導体論理装置 | |
| JP4258837B2 (ja) | ２線式伝送回路 | |
| SU1228055A1 (ru) | Зонд дл проверки сигналов цифровых микросхем | |
| JP3194740B2 (ja) | リーク電流測定可能な半導体集積回路 | |
| JPH02122287A (ja) | 半導体回路装置 | |
| JPH06311013A (ja) | 半導体集積回路装置 | |
| JPH05308275A (ja) | 半導体集積回路 | |
| JPS5977529A (ja) | 定電流回路 | |
| JPH0338103A (ja) | 半導体電子回路 | |
| JPS63152142A (ja) | 半導体集積回路の良品・不良品判別方法 | |
| JPS6080307A (ja) | 電流反転回路 |