JPS5977529A - 定電流回路 - Google Patents
定電流回路Info
- Publication number
- JPS5977529A JPS5977529A JP18855882A JP18855882A JPS5977529A JP S5977529 A JPS5977529 A JP S5977529A JP 18855882 A JP18855882 A JP 18855882A JP 18855882 A JP18855882 A JP 18855882A JP S5977529 A JPS5977529 A JP S5977529A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistors
- constant current
- voltage drop
- constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は一定の電流を得る定電流回路に関するもので、
竹に電源又はアースの電圧変動を抑圧するＳ Ｖ ＲＲ
（Ｓｕｐｐｌｙ Ｖｏｌｔａｇｅ Ｒｅｊｅｃｔｉｏｎ
Ｒａｔｉｏ）％性の改善を図ったものに関するもので
ある。
竹に電源又はアースの電圧変動を抑圧するＳ Ｖ ＲＲ
（Ｓｕｐｐｌｙ Ｖｏｌｔａｇｅ Ｒｅｊｅｃｔｉｏｎ
Ｒａｔｉｏ）％性の改善を図ったものに関するもので
ある。
第１図に従来の定電流回路を示す。図において、ｑ】は
ダイオード接続されたトランジスタ、Ｑ２はトランジス
タＱ１とベースおよびエミッタが共通接続されたトラン
ジスタ、ｒは両トランジスタＱ＋ ｒ Ｑ２のエミッタ
間の配線が有する抵抗、ＩＲはトランジスタ窃に流れる
基準電流、ＩａはトランジスタＱ２に流れる定電流、Ｉ
ａはアルスミ流、△Ｖは上記抵抗１による両エミッタ間
の電圧降下である。
ダイオード接続されたトランジスタ、Ｑ２はトランジス
タＱ１とベースおよびエミッタが共通接続されたトラン
ジスタ、ｒは両トランジスタＱ＋ ｒ Ｑ２のエミッタ
間の配線が有する抵抗、ＩＲはトランジスタ窃に流れる
基準電流、ＩａはトランジスタＱ２に流れる定電流、Ｉ
ａはアルスミ流、△Ｖは上記抵抗１による両エミッタ間
の電圧降下である。
次に動作について説明する。
第１図において、コレクタベース短絡されたトランジス
タＱ１はダイオードとして動作するもので、トランジス
タＱ、にはこのトランジスタ（１に流す基準電流ＩＲに
等しい定電流ＩＯが流れる。但し、ここでトランジスタ
Ｑ、、Ｑ２のベース電流は無視し１両トランノスタ窃＋
Ｑｔの特性は等しいとしている。
タＱ１はダイオードとして動作するもので、トランジス
タＱ、にはこのトランジスタ（１に流す基準電流ＩＲに
等しい定電流ＩＯが流れる。但し、ここでトランジスタ
Ｑ、、Ｑ２のベース電流は無視し１両トランノスタ窃＋
Ｑｔの特性は等しいとしている。
この定電流回路を集積回路（以ドＩＣと称す）で実現す
る場合、第２図に示す接続となる。同図において、第１
図と同一符号は同一のものを示し、Ｂはベース、Ｅはエ
ミッタ、Ｃはコレクタ、（１）はアルミ配線、（２）は
コンタクトである。
る場合、第２図に示す接続となる。同図において、第１
図と同一符号は同一のものを示し、Ｂはベース、Ｅはエ
ミッタ、Ｃはコレクタ、（１）はアルミ配線、（２）は
コンタクトである。
次に動作について説明する。
接続のためのアルミ配線（１）は有限の抵抗値を持ち、
一般に面抵抗約５０ｍΩの値を有する。このため、トラ
ンジスタＷ＋、Ｑ２の各エミッタＥを結ぶ配線（１）は
抵抗ｒを有し、この配線（１）に他の系からの電流も含
め、アース電流ＩＱが流れると、この抵抗ｒの両端に電
圧降下△Ｖ−ｒｘｌａが生じる。この時、基準電流ＩＲ
と定電流１０との比は次式で表わされる。
一般に面抵抗約５０ｍΩの値を有する。このため、トラ
ンジスタＷ＋、Ｑ２の各エミッタＥを結ぶ配線（１）は
抵抗ｒを有し、この配線（１）に他の系からの電流も含
め、アース電流ＩＱが流れると、この抵抗ｒの両端に電
圧降下△Ｖ−ｒｘｌａが生じる。この時、基準電流ＩＲ
と定電流１０との比は次式で表わされる。
ＩＯ／１Ｒ−ｅｘＰ（轟Δｖ）（１）
但し、ｑは電子の電荷、Ｋはボルツマン定数、Ｔは絶対
温度である。
温度である。
ココテ、△Ｖ −２ｍＶの時”Ｉｐｔ−１，０８となり
、わずか２ｍＶ （ｒ−１００ｍΩとしテＩＧ−２０ｍ
Ａ） （Ｄ 電圧降下ｊｃよって８％もの誤差が生じ、
定電流弔−性゛に及ぼす影響は太きい。特にアース電流
１ｏに交流成分が含まれると、交流的な電流変化により
上記電圧降下△Ｖが生じ、該電圧降下ΔＶがトランジス
タ＜２２で増幅され、出力に大きな誤差信号が生じてし
まうという弊害があった。
、わずか２ｍＶ （ｒ−１００ｍΩとしテＩＧ−２０ｍ
Ａ） （Ｄ 電圧降下ｊｃよって８％もの誤差が生じ、
定電流弔−性゛に及ぼす影響は太きい。特にアース電流
１ｏに交流成分が含まれると、交流的な電流変化により
上記電圧降下△Ｖが生じ、該電圧降下ΔＶがトランジス
タ＜２２で増幅され、出力に大きな誤差信号が生じてし
まうという弊害があった。
本発明は上記のような従来のものの欠点を除去するため
になされたもので、定電流回路を構成するベースおよび
エミッタがすべて共通接続されたトランジスタを３個以
上とし、上記エミッタを共通接続する配線に流れる回路
電流により生じるｆｌｊ圧降下による各トランジスタの
電流誤差分がなくなるようＩこ所要のトランジスタのコ
レクタ同志を接続することにより、５ＶＲＲ竹性の改善
を１ヌすることができる定電流回路を提供することを目
的としている。
になされたもので、定電流回路を構成するベースおよび
エミッタがすべて共通接続されたトランジスタを３個以
上とし、上記エミッタを共通接続する配線に流れる回路
電流により生じるｆｌｊ圧降下による各トランジスタの
電流誤差分がなくなるようＩこ所要のトランジスタのコ
レクタ同志を接続することにより、５ＶＲＲ竹性の改善
を１ヌすることができる定電流回路を提供することを目
的としている。
以下、この発明の一実施例を図について説明する。
第３図は本発明の一実施例による定電流回路を示す。図
において、Ｑ＋、 Ｑｔ、 Ｑ３． Ｑ、はベースおよ
Ｏ・エミッタが共通接続されたトランジスタであり、こ
のうちトランジスタＱ１はダイオード接続されでいる。
において、Ｑ＋、 Ｑｔ、 Ｑ３． Ｑ、はベースおよ
Ｏ・エミッタが共通接続されたトランジスタであり、こ
のうちトランジスタＱ１はダイオード接続されでいる。
またｒｌｌ ｒ２． ｒＨはそれぞれトランジスタ９０
見２１ Ｑ３１ Ｑ４ のエミッタ間の配線が何する
抵抗、１（３はアース電流、Ｉ ｎｉ１基準重’１ＡＬ
−ＩＣは定電流である１、第４μｍは第３図の回路をＩ
Ｃ化した時の〕くターンを示し、図において、第２ｒＡ
と同一符号は同一のものを示す。
見２１ Ｑ３１ Ｑ４ のエミッタ間の配線が何する
抵抗、１（３はアース電流、Ｉ ｎｉ１基準重’１ＡＬ
−ＩＣは定電流である１、第４μｍは第３図の回路をＩ
Ｃ化した時の〕くターンを示し、図において、第２ｒＡ
と同一符号は同一のものを示す。
木定電流回路では、トランジスタＱ、−Ｑ、をハｊい、
アース電流ＩＱにより生ずる電圧降下の一術太きいトラ
ンジスタＱ４と一番少ないトランジスタＱ１のコレクタ
同志を接続し、さらに上記電圧降下が２番目と３番目に
大きいトランジスタＱ２１Ｑａ ノコレクタ同志を接続
し、上記寄生抵抗ｒ１ｒ ｒ２． ｒＨによる影響をお
互いにキャンセルするようにしている。
アース電流ＩＱにより生ずる電圧降下の一術太きいトラ
ンジスタＱ４と一番少ないトランジスタＱ１のコレクタ
同志を接続し、さらに上記電圧降下が２番目と３番目に
大きいトランジスタＱ２１Ｑａ ノコレクタ同志を接続
し、上記寄生抵抗ｒ１ｒ ｒ２． ｒＨによる影響をお
互いにキャンセルするようにしている。
ここで寄生抵抗’１＋ ”２＋ ｒｊはアルミ配線（１
）の形状によりその大きさの比を正確に設定することが
できるので、上記抵抗ｒ、、 ｒ２． ｒＨの比および
アース電流ＩＧの値を選ぶことによって、定電流１ｃを
アース電流１ａに影響されないように設定することがで
きる。
）の形状によりその大きさの比を正確に設定することが
できるので、上記抵抗ｒ、、 ｒ２． ｒＨの比および
アース電流ＩＧの値を選ぶことによって、定電流１ｃを
アース電流１ａに影響されないように設定することがで
きる。
本実施例は以上のように構成されており、従来のものよ
りもトランジスタの数は増えるが、トランジスタはＩＣ
において最も安価、即ち面積が小さい部品であり、この
ため全体のコストアップに及ぼす影魯の割合は少ない。
りもトランジスタの数は増えるが、トランジスタはＩＣ
において最も安価、即ち面積が小さい部品であり、この
ため全体のコストアップに及ぼす影魯の割合は少ない。
第５図は本発明の他の実施例による定・電流回路を示し
、トランジスタＱｔ、Ｑｓ 、）ランジスタＱｌ、Ｑ４
をそれぞれマルチエミッタトランジスタで構成した例で
あり、この場合、トランジスタＱ２． Ｑ、とトランジ
スタＱｌ、 Ｑ、はそれぞれコレクタ、ベースを共通に
することが市米るため、同一ベースの中に２つのエミッ
タを構成することができる。このため第３図の実施例に
比較【７てトランジスタ面積を小さくし、且つマツチン
グ％１」゛を改善することができる。
、トランジスタＱｔ、Ｑｓ 、）ランジスタＱｌ、Ｑ４
をそれぞれマルチエミッタトランジスタで構成した例で
あり、この場合、トランジスタＱ２． Ｑ、とトランジ
スタＱｌ、 Ｑ、はそれぞれコレクタ、ベースを共通に
することが市米るため、同一ベースの中に２つのエミッ
タを構成することができる。このため第３図の実施例に
比較【７てトランジスタ面積を小さくし、且つマツチン
グ％１」゛を改善することができる。
なお１本発明による定電流回路はＰＮＰ）ランジスタに
より構成することも出来、上＋Ｔｃ’：実施例と同様に
電源電流によるＳ Ｖ ＲＲを改善することができる。
より構成することも出来、上＋Ｔｃ’：実施例と同様に
電源電流によるＳ Ｖ ＲＲを改善することができる。
また、定電流回路を子細以上の多数のトランジスタ接カ
バ、・により構成してもよく、この場合さらによい効果
を得ることができる。
バ、・により構成してもよく、この場合さらによい効果
を得ることができる。
以上のように本発明によれば、定電流回路を構成するベ
ースおよびエミッタが共通接続されたトランジスタを３
個以上とし、上記エミッタ間の配線に流れる回路電流に
より生じる電圧降下による各トランジスタの電流誤差分
がなくなるように所要のトランジスタのコレクタ同志を
接続したので、特にＩＣにおける定電流源の場合、その
５ＶＲＲ％性を著しく改善できる効果がある。
ースおよびエミッタが共通接続されたトランジスタを３
個以上とし、上記エミッタ間の配線に流れる回路電流に
より生じる電圧降下による各トランジスタの電流誤差分
がなくなるように所要のトランジスタのコレクタ同志を
接続したので、特にＩＣにおける定電流源の場合、その
５ＶＲＲ％性を著しく改善できる効果がある。
第１図は従来の定電流回路の回路図、第２図は第１図の
回路をｉｃ化した時のパターン図、第３図は本発明の一
実施例による定電流回路の回路図。 第４図は第３図の回路をＩＣ化した時のパターン図％第
５図は本発明の他の実施例による定電流回路をＩＣ化し
た時のパターン図である。 Ｑ、 −Ｑ、・・・トンンジスタ、（１）・・・アルミ
配線。 なお図中同一符号は同−又は相当部分を示す。 代理人 葛 野 信 − 手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭５７−１８８５５８
号２、発明の名称 定電流回路 ３、補正をする者 事件との関係 特許出願人 住 所 東ｆ、Ｃ都千代ＩＴＩ区丸の内二丁１
１２番３号名 称（（ｉｏｌ） 三菱゛市機株式会
社代表者片由仁八部 ５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容
回路をｉｃ化した時のパターン図、第３図は本発明の一
実施例による定電流回路の回路図。 第４図は第３図の回路をＩＣ化した時のパターン図％第
５図は本発明の他の実施例による定電流回路をＩＣ化し
た時のパターン図である。 Ｑ、 −Ｑ、・・・トンンジスタ、（１）・・・アルミ
配線。 なお図中同一符号は同−又は相当部分を示す。 代理人 葛 野 信 − 手続補正書（自発） 特許庁長官殿 １、事件の表示 特願昭５７−１８８５５８
号２、発明の名称 定電流回路 ３、補正をする者 事件との関係 特許出願人 住 所 東ｆ、Ｃ都千代ＩＴＩ区丸の内二丁１
１２番３号名 称（（ｉｏｌ） 三菱゛市機株式会
社代表者片由仁八部 ５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容
Claims (1)
- （１）少くとも１個がダイオード接続されベースおよび
エミッタがすべて共通接続された３個以上のトランジス
タを備え、上記エミッタを共通接続する配線に流れる回
路電流により上記トランジスタの各エミッタ間に生じる
電圧降下による上記各トランジス−タの電流誤差分がな
くなるように上記所要のトランジスタのコレクタ同志を
接゛続したことを特徴とする定電流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18855882A JPS5977529A (ja) | 1982-10-25 | 1982-10-25 | 定電流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18855882A JPS5977529A (ja) | 1982-10-25 | 1982-10-25 | 定電流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5977529A true JPS5977529A (ja) | 1984-05-04 |
| JPH0117170B2 JPH0117170B2 (ja) | 1989-03-29 |
Family
ID=16225790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18855882A Granted JPS5977529A (ja) | 1982-10-25 | 1982-10-25 | 定電流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5977529A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60222168A (ja) * | 1984-04-19 | 1985-11-06 | Canon Inc | 成膜装置 |
| EP3979036A1 (en) * | 2020-09-30 | 2022-04-06 | Ams Ag | Current mirror arrangement |
-
1982
- 1982-10-25 JP JP18855882A patent/JPS5977529A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60222168A (ja) * | 1984-04-19 | 1985-11-06 | Canon Inc | 成膜装置 |
| EP3979036A1 (en) * | 2020-09-30 | 2022-04-06 | Ams Ag | Current mirror arrangement |
| WO2022069131A1 (en) * | 2020-09-30 | 2022-04-07 | Ams Ag | Current mirror arrangement |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0117170B2 (ja) | 1989-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0153807B2 (ja) | ||
| JPS5990412A (ja) | 双方向性定電流駆動回路 | |
| US5175489A (en) | Current-detecting circuit | |
| JPS5977529A (ja) | 定電流回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH0334026B2 (ja) | ||
| JP2985766B2 (ja) | 温度独立型の電圧監視回路 | |
| JP2647725B2 (ja) | 電圧比較器 | |
| JPH0330888B2 (ja) | ||
| JPS59163916A (ja) | リセツトパルス発生装置 | |
| JPS6077506A (ja) | 電圧発生回路 | |
| JPS6145625Y2 (ja) | ||
| JPS5855454Y2 (ja) | 定電流回路 | |
| JPS61140209A (ja) | 電流源回路 | |
| JPS5882321A (ja) | 絶対温度比例電流発生回路 | |
| JPS61120219A (ja) | 定電圧回路 | |
| JPH022545B2 (ja) | ||
| JPH03136111A (ja) | 定電流回路 | |
| JPS5897714A (ja) | 基準電圧発生回路 | |
| JPH07111661B2 (ja) | 集積回路用の定電圧発生回路 | |
| JPS59127410A (ja) | カレントミラ−回路 | |
| JPS5875221A (ja) | 基準電圧発生回路 | |
| JPS59210704A (ja) | 半導体集積回路装置 | |
| JPH0338103A (ja) | 半導体電子回路 | |
| JPH05315869A (ja) | 半導体集積回路装置 |