JP3194740B2 - リーク電流測定可能な半導体集積回路 - Google Patents
リーク電流測定可能な半導体集積回路Info
- Publication number
- JP3194740B2 JP3194740B2 JP26265290A JP26265290A JP3194740B2 JP 3194740 B2 JP3194740 B2 JP 3194740B2 JP 26265290 A JP26265290 A JP 26265290A JP 26265290 A JP26265290 A JP 26265290A JP 3194740 B2 JP3194740 B2 JP 3194740B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- leak current
- semiconductor integrated
- integrated circuit
- measuring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】 〔概要〕 本発明は、リーク電流測定可能な半導体集積回路に関
し、 簡易な回路構成により容易に且つ効率的にリーク電流
を検出する事を目的とし、 直流パスの存在する回路と電源との間に、リーク電流
測定用電圧が該回路に印加された場合にカットオフされ
るスイッチング素子を設ける様に構成する。
し、 簡易な回路構成により容易に且つ効率的にリーク電流
を検出する事を目的とし、 直流パスの存在する回路と電源との間に、リーク電流
測定用電圧が該回路に印加された場合にカットオフされ
るスイッチング素子を設ける様に構成する。
本発明は、リーク電流測定可能な半導体集積回路に関
するものである。
するものである。
従来、半導体集積回路に於いては、当該回路内のショ
ート、或いは断線等の不良箇所の存在により、予期しな
いリーク電流が流れてしまう事があり、当該回路が、当
初の設計通りに配線されていない場合も、発生する。
ート、或いは断線等の不良箇所の存在により、予期しな
いリーク電流が流れてしまう事があり、当該回路が、当
初の設計通りに配線されていない場合も、発生する。
係る回路上の問題を早期に発見する為に、半導体集積
回路に於けるリーク電流の測定を行う事が必要になって
いる。
回路に於けるリーク電流の測定を行う事が必要になって
いる。
近年、半導体集積回路の微細化に伴い、半導体素子が
製造上のストレスに対して敏感となり、引いては素子の
破壊の原因となる為、該ストレスを検出する方法とし
て、微小リーク電流を検出する必要が高まってきてい
る。
製造上のストレスに対して敏感となり、引いては素子の
破壊の原因となる為、該ストレスを検出する方法とし
て、微小リーク電流を検出する必要が高まってきてい
る。
その為、半導体集積回路の有らゆる直流パスに対し
て、精密に且つ短時間に効率良くリーク電流を測定する
事が必要となって来ている。
て、精密に且つ短時間に効率良くリーク電流を測定する
事が必要となって来ている。
従来に於ける半導体集積回路に於いては、単に抵抗等
の素子のみを介して、電源間、或いは電源とパッドとの
間を接続するパスを形成していた。
の素子のみを介して、電源間、或いは電源とパッドとの
間を接続するパスを形成していた。
然かしながら、抵抗のみを介在させたパスに於いては
直流パスとなってしまうので、本来その抵抗を流れる電
流が支配的となってしまうので、リーク電流を検出する
事が不可能であった。
直流パスとなってしまうので、本来その抵抗を流れる電
流が支配的となってしまうので、リーク電流を検出する
事が不可能であった。
又、従来に於ける、該リーク電流測定回路として、第
４図に示す様に、直流パスと電源との間にMOSトランジ
スタを設けた例が見られるが、係る例に於ける該MOSト
ランジスタは単に、該直流パスと電源間をオン−オフす
る為、別に論理回路を組み込んだ制御系Ｃを設け、バッ
ファＢ等を介して該MOSトランジスタを駆動させるもの
であるので、回路構成が複雑となり、半導体集積回路の
小型化には受け入れられないものであった。
４図に示す様に、直流パスと電源との間にMOSトランジ
スタを設けた例が見られるが、係る例に於ける該MOSト
ランジスタは単に、該直流パスと電源間をオン−オフす
る為、別に論理回路を組み込んだ制御系Ｃを設け、バッ
ファＢ等を介して該MOSトランジスタを駆動させるもの
であるので、回路構成が複雑となり、半導体集積回路の
小型化には受け入れられないものであった。
本発明は上記した目的を達成するため、以下に記載さ
れたような技術構成を採用するものである。即ち、直流
パスの存在する回路と電源との間に、リーク電流測定用
電圧が該回路に印加された場合にカットオフされるスイ
ッチング素子を設けたリーク電流測定可能な半導体集積
回路である。
れたような技術構成を採用するものである。即ち、直流
パスの存在する回路と電源との間に、リーク電流測定用
電圧が該回路に印加された場合にカットオフされるスイ
ッチング素子を設けたリーク電流測定可能な半導体集積
回路である。
本発明に於いては、上記の様な技術構成を採用してい
るので、該スイッチング素子は、何ら特別の論理回路を
設ける事なしに、単に、通常の回路動作を実行する為の
所定の電圧が印加される場合には、該スイッチング素子
は導通して該直流パスに所定の電流を供給する様に作動
し、リーク電流を測定する場合に当該リーク電流測定に
必要な所定の低電圧が印加されると非導通となり、該直
流パスには電流を流さない様に作動するので、その間に
リーク電流を測定する事が出来る。
るので、該スイッチング素子は、何ら特別の論理回路を
設ける事なしに、単に、通常の回路動作を実行する為の
所定の電圧が印加される場合には、該スイッチング素子
は導通して該直流パスに所定の電流を供給する様に作動
し、リーク電流を測定する場合に当該リーク電流測定に
必要な所定の低電圧が印加されると非導通となり、該直
流パスには電流を流さない様に作動するので、その間に
リーク電流を測定する事が出来る。
以下に本発明に係るリーク電流測定可能な半導体集積
回路の具体例を図面を参照しながら、詳細に説明する。
回路の具体例を図面を参照しながら、詳細に説明する。
第１図は、本発明に係るリーク電流測定可能な半導体
集積回路の１具体例を示す回路図であり、直流パスの存
在する回路１と電源例えばVCC或いはVEEとの間に、リー
ク電流測定用電圧が該回路に印加された場合にカットオ
フされるスイッチング素子２を設けたものである。
集積回路の１具体例を示す回路図であり、直流パスの存
在する回路１と電源例えばVCC或いはVEEとの間に、リー
ク電流測定用電圧が該回路に印加された場合にカットオ
フされるスイッチング素子２を設けたものである。
本発明に於ける該直流パスが存在する回路１が接続さ
れる電源としては、高電位電源例えばVCC、と低電位電
源例えばGND或いはVEEが使用される。
れる電源としては、高電位電源例えばVCC、と低電位電
源例えばGND或いはVEEが使用される。
該高電位電源はGNDで、該低電位電源が負電圧を構成
するものであっても良い。
するものであっても良い。
又、該スイッチング素子としては、上記の機能を発揮
する素子であれば、特に特定されるものでは無いが、回
路的には、製造工程を勘案するとトランジスタである事
が好ましく、更にはMOSトランジスタが望ましい。
する素子であれば、特に特定されるものでは無いが、回
路的には、製造工程を勘案するとトランジスタである事
が好ましく、更にはMOSトランジスタが望ましい。
第１図の原理説明図を参照すると、本発明に於いて
は、上記した両電源間VCCとGNDとの間に設けられた直流
パスを含む回路１に於いて、該回路１と高電位電源VCC
との間にMOSトランジスタ２を直列に接続挿入したもの
である。
は、上記した両電源間VCCとGNDとの間に設けられた直流
パスを含む回路１に於いて、該回路１と高電位電源VCC
との間にMOSトランジスタ２を直列に接続挿入したもの
である。
該MOSトランジスタのゲートは、該回路１が接続する
他の電源である低電位電源GNDと同レベルの電位に保持
されている。
他の電源である低電位電源GNDと同レベルの電位に保持
されている。
処で、本発明に於いては、該直流パスの存在する回路
１が正常の動作を実行する場合には、該回路には所定の
電圧、本具体例ではVCCであり、例えば5Vの電圧が該回
路１に印加される。
１が正常の動作を実行する場合には、該回路には所定の
電圧、本具体例ではVCCであり、例えば5Vの電圧が該回
路１に印加される。
この時、該MOSトランジスタは、ゲート−ソース間電
圧が5Vとなるので、係る電圧が該MOSトランジスタのし
きい値Vthより高ければ、当然該トランジスタは導通
し、当該電圧が該回路１に印加される。
圧が5Vとなるので、係る電圧が該MOSトランジスタのし
きい値Vthより高ければ、当然該トランジスタは導通
し、当該電圧が該回路１に印加される。
一方、リーク電流を測定する場合には、通常低電圧で
測定するものであり、例えば0.1〜0.3Vが良く使用され
る。
測定するものであり、例えば0.1〜0.3Vが良く使用され
る。
そこで、該MOSトランジスタのしきい値Vthを該リーク
電流を測定する場合の電圧以上に設定しておけば、該MO
Sトランジスタは、通常の動作を実行する場合には、導
通して該回路に所定の高電圧を印加させ、又該リーク電
流を測定する場合には非導通となり、該回路１への電流
の供給を遮断する事が可能となる。
電流を測定する場合の電圧以上に設定しておけば、該MO
Sトランジスタは、通常の動作を実行する場合には、導
通して該回路に所定の高電圧を印加させ、又該リーク電
流を測定する場合には非導通となり、該回路１への電流
の供給を遮断する事が可能となる。
然かも本発明に於いては、係るトランジスタに特別の
論理回路を接続しなくとも、該トランジスタのゲート電
極を、通常の電源電圧印加時にON状態に、又該トランジ
タのしきい値以下の電源電圧印加時にOFF状態となる様
にバイアスする事により、通常動作時に該直流が流れる
パスについても内部回路を設定する事なくリーク電流を
測定する事が可能となる。
論理回路を接続しなくとも、該トランジスタのゲート電
極を、通常の電源電圧印加時にON状態に、又該トランジ
タのしきい値以下の電源電圧印加時にOFF状態となる様
にバイアスする事により、通常動作時に該直流が流れる
パスについても内部回路を設定する事なくリーク電流を
測定する事が可能となる。
本発明に於いては、第１図のリーク電流測定可能な半
導体集積回路の該直流パスを含む回路１に接続される配
線の適宜の位置に所定の電流計を接続させることによっ
て、該スイッチング素子に特別な指示操作をしなくと
も、簡単にリーク電流を測定する事が出来る。つまり、
本発明に於いては、該トランジスタのしきい値を、リー
ク電流を測定する際の印加電圧より高くなる様に選択す
る事によって、簡単に且つ正確なリーク電流の測定を実
行する事が出来る。
導体集積回路の該直流パスを含む回路１に接続される配
線の適宜の位置に所定の電流計を接続させることによっ
て、該スイッチング素子に特別な指示操作をしなくと
も、簡単にリーク電流を測定する事が出来る。つまり、
本発明に於いては、該トランジスタのしきい値を、リー
ク電流を測定する際の印加電圧より高くなる様に選択す
る事によって、簡単に且つ正確なリーク電流の測定を実
行する事が出来る。
従って、多数の回路に於けるリーク電流を高速に且つ
正確に然かも効率的に測定することが可能なリーク電流
測定可能な半導体集積回路を提供する事が出来るのであ
る。
正確に然かも効率的に測定することが可能なリーク電流
測定可能な半導体集積回路を提供する事が出来るのであ
る。
本発明に於いてはトランジスタとして、バイポーラト
ランジスタも使用することが可能であるが、入力インピ
ーダンスの大きいMOSトランジスタを使用する事が、よ
り好ましい。
ランジスタも使用することが可能であるが、入力インピ
ーダンスの大きいMOSトランジスタを使用する事が、よ
り好ましい。
本具体例に置いては、ｎ−チャネル型MOSトランジス
タを使用した例を示しているが、ｐ−チャネル型MOSト
ランジスタを使用することが出来る事は勿論であり、そ
の場合には、使用される電源の関係を上記の例と反対の
関係にすることが必要となる。
タを使用した例を示しているが、ｐ−チャネル型MOSト
ランジスタを使用することが出来る事は勿論であり、そ
の場合には、使用される電源の関係を上記の例と反対の
関係にすることが必要となる。
更に、本具体例に於いては、該MOSトランジスタ２を
該回路１と高電位電源VCCとの間に配置した例を示して
いるが、該MOSトランジスタ２を該回路１と低電位電源G
NDとの間に配置したものであっても良い。
該回路１と高電位電源VCCとの間に配置した例を示して
いるが、該MOSトランジスタ２を該回路１と低電位電源G
NDとの間に配置したものであっても良い。
第２図は、本発明に係るリーク電流測定可能な回路を
使用した半導体集積回路の例を示したものである。
使用した半導体集積回路の例を示したものである。
即ち、抵抗R1とR2とを抵抗分割した電圧を基準電圧と
して適宜のA/D変換回路４に接続されているオペアンプ
３の基準電圧入力端に入力する回路に於いて、従来は単
に該抵抗R1とR2とが設けられていたが、本発明に係るリ
ーク電流測定可能な回路10に於いては、該抵抗R1と高電
位電源VCCとの間にＰチャネルMOSトランジスタQ1を配置
し且つ該抵抗R2と低電位電源GNDとの間にＮチャネルMOS
トランジスタQ2を配置したものである。
して適宜のA/D変換回路４に接続されているオペアンプ
３の基準電圧入力端に入力する回路に於いて、従来は単
に該抵抗R1とR2とが設けられていたが、本発明に係るリ
ーク電流測定可能な回路10に於いては、該抵抗R1と高電
位電源VCCとの間にＰチャネルMOSトランジスタQ1を配置
し且つ該抵抗R2と低電位電源GNDとの間にＮチャネルMOS
トランジスタQ2を配置したものである。
更に該MOSトランジスタQ1とQ2は本発明の原理に従っ
て、そのしきい値Vthは該リーク電流を測定する場合の
電圧以上に設定されており、通常の動作を実行する場合
には、導通して該回路に所定の高電圧を印加させ、又該
リーク電流を測定する場合には非導通となる機能を有す
るものである。
て、そのしきい値Vthは該リーク電流を測定する場合の
電圧以上に設定されており、通常の動作を実行する場合
には、導通して該回路に所定の高電圧を印加させ、又該
リーク電流を測定する場合には非導通となる機能を有す
るものである。
従って、通常の電源電圧5V程度が印加される場合には
両MOSトランジスタQ1とQ2はONの状態となり、実動作に
は影響を及ぼさない。
両MOSトランジスタQ1とQ2はONの状態となり、実動作に
は影響を及ぼさない。
一方、電源電圧がしきい値Vth0.4〜1.0V程度より下が
ると、両MOSトランジスタQ1とQ2はOFFの状態となり直流
パスは存在しなくなる。
ると、両MOSトランジスタQ1とQ2はOFFの状態となり直流
パスは存在しなくなる。
従って、測定すべき回路のリーク電流を正確に計るこ
とが出来る。
とが出来る。
又第３図は、本発明に係るリーク電流測定可能な回路
を使用した半導体集積回路の他の例を示すものである。
を使用した半導体集積回路の他の例を示すものである。
即ち、本具体例に於いては、入力回路が示されてお
り、パッド５から抵抗R3、R4、ダイオードD1、D2とで構
成された保護回路８を介して、バッファ６を有する内部
回路７と接続されている場合において、該保護回路８と
バッファ６との間にプルアップ抵抗R5が設けられている
場合を示すものである。
り、パッド５から抵抗R3、R4、ダイオードD1、D2とで構
成された保護回路８を介して、バッファ６を有する内部
回路７と接続されている場合において、該保護回路８と
バッファ６との間にプルアップ抵抗R5が設けられている
場合を示すものである。
係る回路に於いて、本発明に係るリーク電流測定可能
な回路10を該抵抗R5と電源VCCとの間にMOSトランジスタ
Q3を配置させることにより形成したものである。
な回路10を該抵抗R5と電源VCCとの間にMOSトランジスタ
Q3を配置させることにより形成したものである。
つまり、本具体例に置いては矢印Ｌの方向に流れるリ
ーク電流を測定するものであって、通常の電源電圧5V程
度が印加される場合にはMOSトランジスタQ3はONの状態
となり、実動作には影響を及ぼさない。
ーク電流を測定するものであって、通常の電源電圧5V程
度が印加される場合にはMOSトランジスタQ3はONの状態
となり、実動作には影響を及ぼさない。
一方、電源電圧がしきい値Vth0.4〜1.0V程度より下が
ると、MOSトランジスタQ3はOFFの状態となり直流パスは
存在しなくなる。
ると、MOSトランジスタQ3はOFFの状態となり直流パスは
存在しなくなる。
従って、しきい値電圧に対して充分小さい印加電圧で
行うリーク電流の測定、例えばピン間リーク電流測定に
於いては、プルアップ付き入力回路に付いてもリーク電
流の測定が可能となる。
行うリーク電流の測定、例えばピン間リーク電流測定に
於いては、プルアップ付き入力回路に付いてもリーク電
流の測定が可能となる。
又、同様の考え方によれば、プルダウン入力回路に付
いても適用が可能である。
いても適用が可能である。
以上、説明した様に、本発明によれば通常の電源電圧
印加時に直流パスの存在する回路に対して、特別の内部
回路、論理回路を含む制御回路を設ける事なく、簡単に
且つ容易にしかも、回路全体のサイズを大きくすること
なく高速且つ高能率にリーク電流を測定することが出来
る。
印加時に直流パスの存在する回路に対して、特別の内部
回路、論理回路を含む制御回路を設ける事なく、簡単に
且つ容易にしかも、回路全体のサイズを大きくすること
なく高速且つ高能率にリーク電流を測定することが出来
る。
従って、半導体素子の欠陥を未然に検出して不良品を
排除しその性能向上に寄与する事が出来る。
排除しその性能向上に寄与する事が出来る。
第１図は本発明に係るリーク電流測定可能な回路の原理
説明図であり、又一具体例を示す回路図である。 第２図は本発明に係るリーク電流測定可能な回路を組み
込んだ半導体集積回路の例を示す図である。 第３図は本発明に係るリーク電流測定可能な回路を組み
込んだ半導体集積回路の他の例を示す図である。 第４図は従来におけるリーク電流測定回路の例を示す図
である。 １……直流パスを含む回路、 ２……スイッチング素子、 ３……オペアンプ、 ４……A/D変換回路、 ５……パッド、 ６……バッファ、 ７……内部回路、 ８……保護回路、 10……リーク電流測定可能な回路。
説明図であり、又一具体例を示す回路図である。 第２図は本発明に係るリーク電流測定可能な回路を組み
込んだ半導体集積回路の例を示す図である。 第３図は本発明に係るリーク電流測定可能な回路を組み
込んだ半導体集積回路の他の例を示す図である。 第４図は従来におけるリーク電流測定回路の例を示す図
である。 １……直流パスを含む回路、 ２……スイッチング素子、 ３……オペアンプ、 ４……A/D変換回路、 ５……パッド、 ６……バッファ、 ７……内部回路、 ８……保護回路、 10……リーク電流測定可能な回路。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/66
Claims (3)
- 【請求項１】直流パスの存在する回路と電源との間にス
イッチング素子が挿入されたリーク電流測定可能な半導
体集積回路であって、 該スイッチング素子は、該電源から通常の回路動作を行
わせるための電圧が供給されたとき導通状態となり、該
回路のリーク電流を測定するための電圧が供給されたと
き非導通状態となることを特徴とするリーク電流測定可
能な半導体集積回路。 - 【請求項２】該スイッチング素子はトランジタで構成さ
れている事を特徴とする請求項１記載の半導体集積回
路。 - 【請求項３】該トランジスタはMOSトランジスタである
事を特徴とする請求項２記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26265290A JP3194740B2 (ja) | 1990-09-29 | 1990-09-29 | リーク電流測定可能な半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26265290A JP3194740B2 (ja) | 1990-09-29 | 1990-09-29 | リーク電流測定可能な半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04139740A JPH04139740A (ja) | 1992-05-13 |
| JP3194740B2 true JP3194740B2 (ja) | 2001-08-06 |
Family
ID=17378752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26265290A Expired - Fee Related JP3194740B2 (ja) | 1990-09-29 | 1990-09-29 | リーク電流測定可能な半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3194740B2 (ja) |
-
1990
- 1990-09-29 JP JP26265290A patent/JP3194740B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04139740A (ja) | 1992-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3864864B2 (ja) | クランプ回路 | |
| US6472912B1 (en) | Device for power supply detection and power on reset | |
| TW200805881A (en) | Method and apparatus to test the power-on-reset trip point of an integrated circuit | |
| JPH06500397A (ja) | センサ用検査回路 | |
| JPH04290975A (ja) | 内蔵電流試験機能つき集積回路及び集積回路の電流試験方法 | |
| JP3194740B2 (ja) | リーク電流測定可能な半導体集積回路 | |
| JPH04198772A (ja) | 電力用半導体装置 | |
| US6219808B1 (en) | Semiconductor device capable of carrying out high speed fault detecting test | |
| JP3644168B2 (ja) | 半導体集積回路 | |
| JP2968642B2 (ja) | 集積回路装置 | |
| KR100649827B1 (ko) | 입력 보호회로 | |
| JP2671547B2 (ja) | Ｃｍｏｓデイジタル集積回路 | |
| JP2894090B2 (ja) | 半導体装置 | |
| JP4042510B2 (ja) | 半導体集積回路装置および半導体集積回路装置のスクリーニング方法 | |
| JPH0336748A (ja) | 半導体集積回路装置 | |
| JP3019628B2 (ja) | 半導体集積回路 | |
| JP3486892B2 (ja) | 測温抵抗体入力の過大電圧入力保護回路 | |
| JPS61208315A (ja) | 半導体集積回路装置 | |
| JPH05343622A (ja) | 自己診断回路を有する半導体集積回路 | |
| JP2001091599A (ja) | 半導体集積回路 | |
| JPH0448277A (ja) | 半導体集積回路 | |
| JPH04213849A (ja) | 半導体装置及びその初期不良検出方法 | |
| JPS63223577A (ja) | 半導体集積回路 | |
| JP3236072B2 (ja) | テスト回路およびテスト方法 | |
| JPH01152378A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |