JP6862321B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6862321B2 JP6862321B2 JP2017176264A JP2017176264A JP6862321B2 JP 6862321 B2 JP6862321 B2 JP 6862321B2 JP 2017176264 A JP2017176264 A JP 2017176264A JP 2017176264 A JP2017176264 A JP 2017176264A JP 6862321 B2 JP6862321 B2 JP 6862321B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- trenches
- cell
- semiconductor layer
- field plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 321
- 239000010410 layer Substances 0.000 description 179
- 230000000052 comparative effect Effects 0.000 description 46
- 230000005684 electric field Effects 0.000 description 46
- 239000012535 impurity Substances 0.000 description 29
- 238000010586 diagram Methods 0.000 description 11
- 230000007423 decrease Effects 0.000 description 8
- 230000010354 integration Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 7
- 238000009413 insulation Methods 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本実施形態の半導体装置は、第1の面と、第1の面と対向する第2の面を有する半導体層と、第1の面に接する第1の電極と、第2の面に接する第2の電極と、半導体層の中に設けられ、第1の面に略平行な第1の方向に伸長する複数の第1のトレンチと、半導体層の中に設けられ、複数の第1のトレンチを囲む第2のトレンチと、複数の第1のトレンチの、それぞれの中に設けられたゲート電極と、複数の第1のトレンチの、それぞれの中に設けられ、ゲート電極と第2の面との間に設けられた第1のフィールドプレート電極と、複数の第1のトレンチの、それぞれの中に設けられ、ゲート電極と半導体層との間に位置し第1の膜厚を有する第1の部分と、第1のフィールドプレート電極と半導体層との間に位置し第1の膜厚よりも厚い第2の膜厚を有する第2の部分と、第1のフィールドプレート電極と半導体層との間の第2の部分と第2の面との間に位置し第2の膜厚よりも厚い第3の膜厚を有する第3の部分と、を有する第1の絶縁層と、第2のトレンチの中に設けられた第2のフィールドプレート電極と、第2のトレンチの中に設けられ、第2のフィールドプレート電極と半導体層との間に設けられた第2の絶縁層と、半導体層の中に設けられ、複数の第1のトレンチの中の隣接する2本の第1のトレンチの間に位置する第1導電型の第1の半導体領域と、半導体層の中に設けられ、第1の半導体領域と第2の面との間に位置する第2導電型の第2の半導体領域と、半導体層の中に設けられ、第1の半導体領域と第1の電極との間に位置し、第1の電極に電気的に接続された第2導電型の第3の半導体領域と、を備える。
本実施形態の半導体装置は、複数の第1のトレンチの、それぞれの第1の方向の端部とゲート電極との間に、フィールドプレート電極が位置する点で、第1の実施形態と異なっている。以下、第1の実施形態と重複する内容については記述を省略する。
本実施形態の半導体装置は、第2の半導体領域と第1の半導体領域の第1の方向の端部との間に、第1の半導体領域に接し、第1の半導体領域よりも第1導電型の不純物濃度の低い第1導電型の第4の半導体領域が位置する点で、第1の実施形態と異なっている。以下、第1の実施形態と重複する内容については記述を省略する。
本実施形態の半導体装置は、複数の第1のトレンチと第1の方向の端部と第2のトレンチとの間に、第1の半導体領域が位置する点で、第1の実施形態と異なっている。以下、第1の実施形態と重複する内容については記述を省略する。
本実施形態の半導体装置は、半導体層の中に設けられ、第1の方向に伸長し、複数の第1のトレンチよりも第1の方向の長さの短い複数の第3のトレンチと、半導体層の中に設けられ、複数の第3のトレンチを囲む第4のトレンチと、を更に備える点で、第1の実施形態と異なっている。以下、第1の実施形態と重複する内容については記述を省略する。
本実施形態の半導体装置は、半導体層の中に設けられ、第1の方向に伸長し、複数の第1のトレンチよりも第1の方向の長さの短い複数の第3のトレンチと、半導体層の中に設けられ、第1の方向に伸長し、複数の第1のトレンチと複数の第3のトレンチとの間に位置する第4のトレンチを、更に備え、第2のトレンチが、複数の第1のトレンチ、複数の第3のトレンチ、及び、第4のトレンチを囲み、第4のトレンチの第1の方向の端部と第2のトレンチとの間の距離が、複数の第1のトレンチの、それぞれの第1の方向の端部と第2のトレンチとの間の距離、及び、複数の第3のトレンチの、それぞれの第1の方向の端部と第2のトレンチとの間の距離よりも小さい点で、第1の実施形態と異なっている。以下、第1の実施形態と重複する内容については記述を省略する。
本実施形態の半導体装置は、複数の第1のトレンチの一部の中の隣接する2本の第1のトレンチの間の第1の半導体領域の第1の方向の長さが、複数の第1のトレンチの残部の中の隣接する2本の第1のトレンチの間の第1の半導体領域の第1の方向の長さよりも短い点で、第1の実施形態と異なっている。以下、第1の実施形態と重複する内容については記述を省略する。
本実施形態の半導体装置は、第1の面と、第1の面と対向する第2の面を有する半導体層と、第1の面に接する第1の電極と、第2の面に接する第2の電極と、半導体層の中に設けられ、第1の面に略平行な第1の方向に伸長する複数のトレンチと、複数のトレンチの、それぞれの中に設けられたゲート電極と、複数のトレンチの、それぞれの中に設けられ、ゲート電極と第2の面との間に設けられたフィールドプレート電極と、複数のトレンチの、それぞれの中に設けられ、ゲート電極と半導体層との間に位置し第1の膜厚を有する第1の部分と、フィールドプレート電極と半導体層との間に位置し第1の膜厚よりも厚い第2の膜厚を有する第2の部分と、フィールドプレート電極と半導体層との間の第2の部分と第2の面との間に位置し第2の膜厚よりも厚い第3の膜厚を有する第3の部分と、フィールドプレート電極の第1の方向の端部と半導体層との間であって第2の部分と第1の面から略同一の深さに位置し、第2の膜厚よりも厚い第4の膜厚を有する第4の部分、を有する絶縁層と、半導体層の中に設けられ、複数のトレンチの中の隣接する2本のトレンチの間に位置する第1導電型の第1の半導体領域と、半導体層の中に設けられ、第1の半導体領域と第2の面との間に位置する第2導電型の第2の半導体領域と、半導体層の中に設けられ、第1の半導体領域と第1の電極との間に位置し、第1の電極に電気的に接続された第2導電型の第3の半導体領域と、を備える。
本実施形態の半導体装置は、複数のトレンチの、それぞれの第1の方向の端部とゲート電極との間に、フィールドプレート電極が位置する点で、第8の実施形態と異なっている。以下、第8の実施形態と重複する内容については記述を省略する。
12 ソース電極(第1の電極)
14 ドレイン電極(第2の電極)
16 ドレイン領域
18 ドリフト領域(第2の半導体領域)
20 ベース領域(第1の半導体領域)
22 ソース領域(第3の半導体領域)
24 ベースコンタクト領域
30 セルゲート電極(第1のゲート電極)
32 セルフィールドプレート電極(第1のフィールドプレート電極、フィールドプレート電極)
34 セルトレンチ絶縁層(第1の絶縁層、絶縁層)
34a ゲート絶縁膜(第1の部分)
34b 上部フィールドプレート絶縁膜(第2の部分)
34c 下部フィールドプレート絶縁膜(第3の部分)
34d 端部フィールドプレート絶縁膜(第4の部分)
40 終端ゲート電極(第2のゲート電極)
42 終端フィールドプレート電極(第2のフィールドプレート電極)
44 終端トレンチ絶縁層(第2の絶縁層)
46 層間絶縁層
50 ゲートパッド電極
52 リサーフ領域(第4の半導体領域)
CT1 セルトレンチ、第1のセルトレンチ(第1のトレンチ、トレンチ)
CT2 第2のセルトレンチ(第3のトレンチ)
CT3 第3のセルトレンチ(第4のトレンチ)
TT1 終端トレンチ、第1の終端トレンチ(第2のトレンチ)
TT2 第2の終端トレンチ(第4のトレンチ)
P1 第1の面
P2 第2の面
Claims (9)
- 第1の面と、前記第1の面と対向する第2の面を有する半導体層と、
前記第1の面に接する第1の電極と、
前記第2の面に接する第2の電極と、
前記半導体層の中に設けられ、前記第1の面に略平行な第1の方向に伸長する複数の第1のトレンチと、
前記半導体層の中に設けられ、前記複数の第1のトレンチを囲む第2のトレンチと、
前記複数の第1のトレンチの、それぞれの中に設けられた第1のゲート電極と、
前記複数の第1のトレンチの、それぞれの中に設けられ、前記第1のゲート電極と前記第2の面との間に設けられた第1のフィールドプレート電極と、
前記複数の第1のトレンチの、それぞれの中に設けられ、前記第1のゲート電極と前記半導体層との間に位置し第1の膜厚を有する第1の部分と、前記第1のフィールドプレート電極と前記半導体層との間に位置し前記第1の膜厚よりも厚い第2の膜厚を有する第2の部分と、前記第1のフィールドプレート電極と前記半導体層との間の前記第2の部分と前記第2の面との間に位置し前記第2の膜厚よりも厚い第3の膜厚を有する第3の部分と、を有する第1の絶縁層と、
前記第2のトレンチの中に設けられた第2のゲート電極と、
前記第2のトレンチの中に設けられ、前記第2のゲート電極と前記第2の面との間に設けられた第2のフィールドプレート電極と、
前記第2のトレンチの中に設けられ、前記第2のフィールドプレート電極と前記半導体層との間に設けられた第2の絶縁層と、
前記半導体層の中に設けられ、前記複数の第1のトレンチの中の隣接する2本の第1のトレンチの間に位置する第1導電型の第1の半導体領域と、
前記半導体層の中に設けられ、前記第1の半導体領域と前記第2の面との間に位置する第2導電型の第2の半導体領域と、
前記半導体層の中に設けられ、前記第1の半導体領域と前記第1の電極との間に位置し、前記第1の電極に電気的に接続された第2導電型の第3の半導体領域と、
を備える半導体装置。 - 第1の面と、前記第1の面と対向する第2の面を有する半導体層と、
前記第1の面に接する第1の電極と、
前記第2の面に接する第2の電極と、
前記半導体層の中に設けられ、前記第1の面に略平行な第1の方向に伸長する複数の第1のトレンチと、
前記半導体層の中に設けられ、前記複数の第1のトレンチを囲む第2のトレンチと、
前記半導体層の中に設けられ、前記第1の方向に伸長し、前記複数の第1のトレンチよりも前記第1の方向の長さの短い複数の第3のトレンチと、
前記半導体層の中に設けられ、前記複数の第3のトレンチを囲む第4のトレンチと、
前記複数の第1のトレンチの、それぞれの中に設けられた第1のゲート電極と、
前記複数の第1のトレンチの、それぞれの中に設けられ、前記第1のゲート電極と前記第2の面との間に設けられた第1のフィールドプレート電極と、
前記複数の第1のトレンチの、それぞれの中に設けられ、前記第1のゲート電極と前記半導体層との間に位置し第1の膜厚を有する第1の部分と、前記第1のフィールドプレート電極と前記半導体層との間に位置し前記第1の膜厚よりも厚い第2の膜厚を有する第2の部分と、前記第1のフィールドプレート電極と前記半導体層との間の前記第2の部分と前記第2の面との間に位置し前記第2の膜厚よりも厚い第3の膜厚を有する第3の部分と、を有する第1の絶縁層と、
前記第2のトレンチの中に設けられた第2のフィールドプレート電極と、
前記第2のトレンチの中に設けられ、前記第2のフィールドプレート電極と前記半導体層との間に設けられた第2の絶縁層と、
前記半導体層の中に設けられ、前記複数の第1のトレンチの中の隣接する2本の第1のトレンチの間に位置する第1導電型の第1の半導体領域と、
前記半導体層の中に設けられ、前記第1の半導体領域と前記第2の面との間に位置する第2導電型の第2の半導体領域と、
前記半導体層の中に設けられ、前記第1の半導体領域と前記第1の電極との間に位置し、前記第1の電極に電気的に接続された第2導電型の第3の半導体領域と、
を備える半導体装置。 - 第1の面と、前記第1の面と対向する第2の面を有する半導体層と、
前記第1の面に接する第1の電極と、
前記第2の面に接する第2の電極と、
前記半導体層の中に設けられ、前記第1の面に略平行な第1の方向に伸長する複数の第1のトレンチと、
前記半導体層の中に設けられ、前記複数の第1のトレンチを囲む第2のトレンチと、
前記複数の第1のトレンチの、それぞれの中に設けられた第1のゲート電極と、
前記複数の第1のトレンチの、それぞれの中に設けられ、前記第1のゲート電極と前記第2の面との間に設けられた第1のフィールドプレート電極と、
前記複数の第1のトレンチの、それぞれの中に設けられ、前記第1のゲート電極と前記半導体層との間に位置し第1の膜厚を有する第1の部分と、前記第1のフィールドプレート電極と前記半導体層との間に位置し前記第1の膜厚よりも厚い第2の膜厚を有する第2の部分と、前記第1のフィールドプレート電極と前記半導体層との間の前記第2の部分と前記第2の面との間に位置し前記第2の膜厚よりも厚い第3の膜厚を有する第3の部分と、を有する第1の絶縁層と、
前記第2のトレンチの中に設けられた第2のフィールドプレート電極と、
前記第2のトレンチの中に設けられ、前記第2のフィールドプレート電極と前記半導体層との間に設けられた第2の絶縁層と、
前記半導体層の中に設けられ、前記複数の第1のトレンチの中の隣接する2本の第1のトレンチの間に位置する第1導電型の第1の半導体領域と、
前記半導体層の中に設けられ、前記第1の半導体領域と前記第2の面との間に位置する第2導電型の第2の半導体領域と、
前記半導体層の中に設けられ、前記第1の半導体領域と前記第1の電極との間に位置し、前記第1の電極に電気的に接続された第2導電型の第3の半導体領域と、
を備え、
前記複数の第1のトレンチの一部の中の隣接する2本の第1のトレンチの間の前記第1の半導体領域の前記第1の方向の長さが、前記複数の第1のトレンチの残部の中の隣接する2本の第1のトレンチの間の前記第1の半導体領域の前記第1の方向の長さよりも短い、半導体装置。 - 前記複数の第1のトレンチの、それぞれの前記第1の方向の端部と前記第2のトレンチとの間の第1の距離が、前記複数の第1のトレンチの中の隣接する2本の第1のトレンチの間の第2の距離よりも小さい請求項1ないし請求項3いずれか一項記載の半導体装置。
- 前記第1の距離が前記第2の距離の90%以下である請求項4記載の半導体装置。
- 前記複数の第1のトレンチの、それぞれの前記第1の方向の端部と前記第1の半導体領域の前記第1の方向の端部との間の距離が、前記第1の半導体領域と前記複数の第1のトレンチの前記第2の面の側の端部との間の距離以上である請求項1ないし請求項5いずれか一項記載の半導体装置。
- 前記複数の第1のトレンチの、それぞれの前記第1の方向の端部と前記第1のゲート電極との間に、前記第1のフィールドプレート電極が位置する請求項1ないし請求項6いずれか一項記載の半導体装置。
- 前記複数の第1のトレンチの、それぞれの前記第1の方向の端部と前記第2のトレンチとの間に、前記第1の半導体領域が位置する請求項1ないし請求項7いずれか一項記載の半導体装置。
- 前記第2の膜厚が前記第3の膜厚の40%以上60%以下である請求項1ないし請求項8いずれか一項記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017176264A JP6862321B2 (ja) | 2017-09-14 | 2017-09-14 | 半導体装置 |
CN201810052145.4A CN109509785B (zh) | 2017-09-14 | 2018-01-19 | 半导体装置 |
US15/903,955 US20190081173A1 (en) | 2017-09-14 | 2018-02-23 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017176264A JP6862321B2 (ja) | 2017-09-14 | 2017-09-14 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2019054071A JP2019054071A (ja) | 2019-04-04 |
JP2019054071A5 JP2019054071A5 (ja) | 2019-10-31 |
JP6862321B2 true JP6862321B2 (ja) | 2021-04-21 |
Family
ID=65631616
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017176264A Active JP6862321B2 (ja) | 2017-09-14 | 2017-09-14 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20190081173A1 (ja) |
JP (1) | JP6862321B2 (ja) |
CN (1) | CN109509785B (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7157719B2 (ja) * | 2019-09-09 | 2022-10-20 | 株式会社東芝 | 半導体装置の製造方法 |
JP7242486B2 (ja) * | 2019-09-13 | 2023-03-20 | 株式会社東芝 | 半導体装置 |
US20230072989A1 (en) * | 2020-02-07 | 2023-03-09 | Rohm Co., Ltd. | Semiconductor device |
JP7297708B2 (ja) * | 2020-03-19 | 2023-06-26 | 株式会社東芝 | 半導体装置 |
US11329150B2 (en) * | 2020-04-14 | 2022-05-10 | Nxp Usa, Inc. | Termination for trench field plate power MOSFET |
JP7337756B2 (ja) | 2020-07-30 | 2023-09-04 | 株式会社東芝 | 半導体装置 |
JP7319754B2 (ja) * | 2020-08-19 | 2023-08-02 | 株式会社東芝 | 半導体装置 |
JP7392612B2 (ja) * | 2020-08-26 | 2023-12-06 | 株式会社デンソー | 半導体装置 |
JP7392613B2 (ja) * | 2020-08-26 | 2023-12-06 | 株式会社デンソー | 半導体装置 |
US11621331B2 (en) * | 2020-09-10 | 2023-04-04 | Semiconductor Components Industries, Llc | Electronic device including a charge storage component |
JP7374871B2 (ja) * | 2020-09-11 | 2023-11-07 | 株式会社東芝 | 半導体装置 |
JP7492438B2 (ja) | 2020-11-02 | 2024-05-29 | 株式会社東芝 | 半導体装置 |
JP7474214B2 (ja) * | 2021-03-17 | 2024-04-24 | 株式会社東芝 | 半導体装置 |
JPWO2022202009A1 (ja) * | 2021-03-26 | 2022-09-29 | ||
WO2024053486A1 (ja) * | 2022-09-07 | 2024-03-14 | ローム株式会社 | 半導体装置 |
WO2024053485A1 (ja) * | 2022-09-07 | 2024-03-14 | ローム株式会社 | 半導体装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4150496B2 (ja) * | 2000-12-28 | 2008-09-17 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
JP2006202931A (ja) * | 2005-01-20 | 2006-08-03 | Renesas Technology Corp | 半導体装置およびその製造方法 |
US20100264486A1 (en) * | 2009-04-20 | 2010-10-21 | Texas Instruments Incorporated | Field plate trench mosfet transistor with graded dielectric liner thickness |
US8608074B2 (en) * | 2011-12-20 | 2013-12-17 | Seiko Epson Corporation | Method and apparatus for locating and decoding machine-readable symbols |
JP2013258327A (ja) * | 2012-06-13 | 2013-12-26 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2014187141A (ja) * | 2013-03-22 | 2014-10-02 | Toshiba Corp | 半導体装置 |
JP6231377B2 (ja) * | 2013-12-25 | 2017-11-15 | トヨタ自動車株式会社 | 半導体装置及び半導体装置の製造方法 |
JP6203697B2 (ja) * | 2014-09-30 | 2017-09-27 | 株式会社東芝 | 半導体装置およびその製造方法 |
-
2017
- 2017-09-14 JP JP2017176264A patent/JP6862321B2/ja active Active
-
2018
- 2018-01-19 CN CN201810052145.4A patent/CN109509785B/zh active Active
- 2018-02-23 US US15/903,955 patent/US20190081173A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
CN109509785A (zh) | 2019-03-22 |
CN109509785B (zh) | 2022-06-28 |
JP2019054071A (ja) | 2019-04-04 |
US20190081173A1 (en) | 2019-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6862321B2 (ja) | 半導体装置 | |
US9343453B2 (en) | Semiconductor device | |
JP7091204B2 (ja) | 半導体装置 | |
US9496388B2 (en) | Trench MOSFET having reduced gate charge | |
US11004931B2 (en) | Semiconductor device | |
JP7442699B2 (ja) | 半導体装置 | |
US10068965B1 (en) | Lateral high-voltage device | |
US9818743B2 (en) | Power semiconductor device with contiguous gate trenches and offset source trenches | |
WO2019159351A1 (ja) | 炭化珪素半導体装置 | |
TW201533901A (zh) | 半導體裝置 | |
JP5586546B2 (ja) | 半導体装置 | |
JP2010182740A (ja) | 半導体装置 | |
JP2022143238A (ja) | 半導体装置 | |
US20140159110A1 (en) | Semiconductor device and operating method for the same | |
JP5092202B2 (ja) | 半導体装置 | |
US8952744B1 (en) | Semiconductor device and operating method for the same | |
KR20120004954A (ko) | 반도체 장치 | |
JP6678615B2 (ja) | 半導体装置 | |
JP6458994B2 (ja) | 半導体装置 | |
US11508841B2 (en) | Semiconductor device | |
JP7135819B2 (ja) | 半導体装置 | |
JP6441191B2 (ja) | 半導体装置 | |
US20160307849A1 (en) | Semiconductor Device and Manufacturing Method | |
CN112913030A (zh) | 半导体装置 | |
KR20220079262A (ko) | 전력 반도체 소자 및 전력 반도체 칩 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190919 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190919 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200911 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200929 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210302 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210331 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6862321 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |