JP7091204B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7091204B2
JP7091204B2 JP2018175440A JP2018175440A JP7091204B2 JP 7091204 B2 JP7091204 B2 JP 7091204B2 JP 2018175440 A JP2018175440 A JP 2018175440A JP 2018175440 A JP2018175440 A JP 2018175440A JP 7091204 B2 JP7091204 B2 JP 7091204B2
Authority
JP
Japan
Prior art keywords
voltage
region
gate
semiconductor
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018175440A
Other languages
English (en)
Other versions
JP2020047790A (ja
Inventor
陽子 岩鍜治
知子 末代
剛史 諏訪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2018175440A priority Critical patent/JP7091204B2/ja
Priority to CN201910018752.3A priority patent/CN110931551B/zh
Priority to US16/284,091 priority patent/US10811524B2/en
Publication of JP2020047790A publication Critical patent/JP2020047790A/ja
Application granted granted Critical
Publication of JP7091204B2 publication Critical patent/JP7091204B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明の実施形態は、半導体装置に関する。
電力用の半導体装置の一例として、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）がある。ＩＧＢＴは、例えば、コレクタ電極上に、ｐ形のコレクタ領域、ｎ形のドリフト領域、ｐ形のベース領域が設けられる。そして、ｐ形のベース領域を貫通し、ｎ形のドリフト領域に達するトレンチ内に、ゲート絶縁膜を間に挟んでゲート電極が設けられる。さらに、ｐ形のベース領域表面のトレンチに隣接する領域に、エミッタ電極に接続されるｎ形のエミッタ領域が設けられる。
ＩＧＢＴでは、ゲート電極に閾値電圧以上の正電圧が印加されることにより、ｐ形のベース領域にチャネルが形成される。そして、ｎ形のエミッタ領域からｎ形のドリフト領域に電子が注入されると同時に、コレクタ領域からｎ形のドリフト領域にホールが注入される。これにより、コレクタ電極とエミッタ電極間に電子とホールをキャリアとする電流が流れる。
ＩＧＢＴのオン抵抗を低減するためには、オン状態のｎ形のドリフト領域のキャリア濃度を大きくすることが有効である。一方、ＩＧＢＴのターンオフ時に、ｎ形のドリフト領域のキャリアの排出が遅くなると、ターンオフ時間が長くなり、スイッチング損失が増大する。オン抵抗の低減と、スイッチング損失の低減の両立を図る方法として、ダブルゲート駆動が提案されている。ダブルゲート駆動は、ゲートの駆動系統を２系統にし、２つのゲートの駆動タイミングを変えることで、ＩＧＢＴのスイッチング時間を短縮し、スイッチング損失を低減させる技術である。したがって、オン抵抗の低減と、スイッチング損失の低減の両立を図ることが可能となる。
特開２０１３－２５１２９６号公報 特開２０１３－９８４１５号公報
本発明が解決しようとする課題は、スイッチング損失の低減を可能とする半導体装置を提供することにある。
実施形態の半導体装置は、第１の面と、前記第１の面と対向する第２の面を有する半導体層と、前記半導体層の中に設けられた第１導電形の第１の半導体領域と、前記半導体層の中に、前記第１の半導体領域と前記第１の面との間に設けられた第２導電形の第２の半導体領域と、前記半導体層の中に、前記第２の半導体領域と前記第１の面との間に設けられた第１導電形の第３の半導体領域と、前記第３の半導体領域を貫通し前記第２の半導体領域に達する第１のトレンチと、前記第１のトレンチの中に設けられた第１のゲート電極と、前記第１のゲート電極と前記半導体層との間に設けられた第１のゲート絶縁膜と、前記第３の半導体領域を貫通し前記第２の半導体領域に達する第２のトレンチと、前記第２のトレンチの中に設けられた第２のゲート電極と、前記第２のゲート電極と前記半導体層との間に設けられた第２のゲート絶縁膜と、前記半導体層の中に、前記第３の半導体領域と前記第１の面との間に設けられ、前記第１のゲート絶縁膜に接し、前記第２のゲート絶縁膜と離間した第２導電形の第４の半導体領域と、前記半導体層の前記第１の面の側に設けられ、前記第４の半導体領域に電気的に接続された第１の電極と、前記半導体層の前記第２の面の側に設けられ、前記第１の半導体領域に電気的に接続された第２の電極と、前記半導体層の前記第１の面の側に設けられ、前記第１のゲート電極と電気的に接続され、第１のゲート電圧が印加される第１のゲート電極パッドと、前記半導体層の前記第１の面の側に設けられ、前記第２のゲート電極と電気的に接続され、第２のゲート電圧が印加される第２のゲート電極パッドと、を備え、前記第１のゲート電圧をターンオン電圧からターンオフ電圧に変化させる前に、前記第２のゲート電圧を第１の電圧から第２の電圧に変化させ、前記第２の電圧は、前記第１導電形がｐ形の場合には負電圧であり、前記第１導電形がｎ形の場合には正電圧である。
第１の実施形態の半導体装置の模式図。 第１の実施形態の半導体装置の一部の模式断面図。 第１の実施形態の半導体装置の一部の模式上面図。 第１の実施形態の半導体装置の駆動方法の説明図。 第２の実施形態の半導体装置の一部の模式断面図。 第２の実施形態の半導体装置の駆動方法の説明図。 第２の実施形態の半導体装置のシミュレーション結果を示す図。 第３の実施形態の半導体装置の一部の模式断面図。 第４の実施形態の半導体装置の一部の模式断面図。 第４の実施形態の半導体装置の一部の模式上面図。 第５の実施形態の半導体装置の一部の模式断面図。 第５の実施形態の半導体装置の一部の模式上面図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材などには同一の符号を付し、一度説明した部材などについては適宜その説明を省略する。
本明細書中、ｎ＋形、ｎ形、ｎ－形との表記がある場合、ｎ＋形、ｎ形、ｎ－形の順でｎ形の不純物濃度が低くなっていることを意味する。また、ｐ＋形、ｐ形、ｐ－形の表記がある場合、ｐ＋形、ｐ形、ｐ－形の順で、ｐ形の不純物濃度が低くなっていることを意味する。
本明細書中、「深さ」とは第１の面Ｐ１から第２の面Ｐ２に向かう方向の深さと定義する。
（第１の実施形態）
第１の実施形態の半導体装置は、第１の面と、第１の面と対向する第２の面を有する半導体層と、半導体層の中に設けられた第１導電形の第１の半導体領域と、半導体層の中に、第１の半導体領域と第１の面との間に設けられた第２導電形の第２の半導体領域と、半導体層の中に、第２の半導体領域と第１の面との間に設けられた第１導電形の第３の半導体領域と、第３の半導体領域を貫通し第２の半導体領域に達する第１のトレンチと、第１のトレンチの中に設けられた第１のゲート電極と、第１のゲート電極と半導体層との間に設けられた第１のゲート絶縁膜と、第３の半導体領域を貫通し第２の半導体領域に達する第２のトレンチと、第２のトレンチの中に設けられた第２のゲート電極と、第２のゲート電極と半導体層との間に設けられた第２のゲート絶縁膜と、半導体層の中に、第３の半導体領域と第１の面との間に設けられ、第１のゲート絶縁膜に接し、第２のゲート絶縁膜と離間した第２導電形の第４の半導体領域と、半導体層の第１の面の側に設けられ、第４の半導体領域に電気的に接続された第１の電極と、半導体層の第２の面の側に設けられ第１の半導体領域に電気的に接続された第２の電極と、半導体層の第１の面の側に設けられ、第１のゲート電極と電気的に接続され、第１のゲート電圧が印加される第１のゲート電極パッドと、半導体層の第１の面の側に設けられ、第２のゲート電極と電気的に接続され、第２のゲート電圧が印加される第２のゲート電極パッドと、を備え、第１のゲート電圧をターンオン電圧からターンオフ電圧に変化させる前に、第２のゲート電圧を第１の電圧から第２の電圧に変化させ、第２の電圧は、第１導電形がｐ形の場合には負電圧であり、第１導電形がｎ形の場合には正電圧である。
図１は、第１の実施形態の半導体装置の模式図である。図１は、第１のトレンチ、第２のトレンチ、第１のゲート電極、第２のゲート電極、第１のゲート電極パッド、及び、第２のゲート電極パッドの配置と接続関係を示す。図２は、第１の実施形態の半導体装置の一部の模式断面図である。図３は、第１の実施形態の半導体装置の一部の模式上面図である。図３は、第１の面Ｐ１における上面図である。図２は、図３のＡＡ’断面である。
第１の実施形態の半導体装置は、半導体層に形成されたトレンチの中にゲート電極を備えるトレンチゲート形のＩＧＢＴ１００である。第１の実施形態の半導体装置は、ダブルゲート駆動が可能なＩＧＢＴ１００である。以下、第１導電形がｐ形、第２導電形がｎ形である場合を例に説明する。
第１の実施形態のＩＧＢＴ１００は、半導体層１０、エミッタ電極１２（第１の電極）、コレクタ電極１４（第２の電極）、絶縁層６０、第１のゲート電極パッド１０１、第２のゲート電極パッド１０２を備える。
半導体層１０の中には、第１のゲートトレンチ２１（第１のトレンチ）、第２のゲートトレンチ２２（第２のトレンチ）、コレクタ領域２８（第１の半導体領域）、バッファ領域３０、ドリフト領域３２（第２の半導体領域）、ベース領域３４（第３の半導体領域）、エミッタ領域３６（第４の半導体領域）、コンタクト領域３８、第１のゲート絶縁膜４１、第２のゲート絶縁膜４２、第１のゲート電極５１、第２のゲート電極５２が設けられる。
半導体層１０は、第１の面Ｐ１と、第１の面Ｐ１に対向する第２の面Ｐ２とを有する。半導体層１０は、例えば、単結晶シリコンである。半導体層１０の膜厚は、例えば、４０μｍ以上７００μｍ以下である。
エミッタ電極１２は、半導体層１０の第１の面Ｐ１の側に設けられる。エミッタ電極１２の少なくとも一部は半導体層１０の第１の面Ｐ１に接する。エミッタ電極１２は、例えば、金属である。
エミッタ電極１２は、エミッタ領域３６及びコンタクト領域３８に電気的に接続される。エミッタ電極１２には、エミッタ電圧が印加される。エミッタ電圧は、例えば、０Ｖである。
コレクタ電極１４は、半導体層１０の第２の面Ｐ２の側に設けられる。コレクタ電極１４の少なくとも一部は半導体層１０の第２の面Ｐ２に接する。コレクタ電極１４は、例えば、金属である。
コレクタ電極１４は、ｐ形のコレクタ領域２８に電気的に接続される。コレクタ電極１４には、コレクタ電圧が印加される。コレクタ電圧は、例えば、２００Ｖ以上６５００Ｖ以下である。
コレクタ領域２８は、ｐ形の半導体領域である。コレクタ領域２８は、コレクタ電極１４に電気的に接続される。コレクタ領域２８は、コレクタ電極１４に接する。
コレクタ領域２８は、ＩＧＢＴ１００のオン状態の際にホールの供給源となる。
バッファ領域３０は、ｎ形の半導体領域である。バッファ領域３０は、コレクタ領域２８と第１の面Ｐ１との間に設けられる。バッファ領域３０は、ＩＧＢＴ１００のオフ状態の際に、空乏層の伸びを抑制する機能を有する。バッファ領域３０を設けない構成とすることも可能である。
ドリフト領域３２は、ｎ－形の半導体領域である。ドリフト領域３２は、コレクタ領域２８と第１の面Ｐ１との間に設けられる。ドリフト領域３２は、バッファ領域３０と第１の面Ｐ１との間に設けられる。ドリフト領域３２のｎ形不純物濃度は、バッファ領域３０のｎ形不純物濃度より低い。
ドリフト領域３２は、ＩＧＢＴ１００のオン状態の際にオン電流の経路となる。ドリフト領域３２は、ＩＧＢＴ１００のオフ状態の際に空乏化し、ＩＧＢＴ１００の耐圧を維持する機能を有する。
ベース領域３４は、ｐ形の半導体領域である。ベース領域３４は、ドリフト領域３２と第１の面Ｐ１との間に設けられる。ベース領域３４の第１の面Ｐ１から第２の面Ｐ２に向かう方向の深さは、例えば、６μｍ以下である。ベース領域３４は、ＩＧＢＴ１００のオン状態の際に反転層が形成され、トランジスタのチャネル領域として機能する。
エミッタ領域３６は、ｎ＋形の半導体領域である。エミッタ領域３６は、ベース領域３４と第１の面Ｐ１との間に設けられる。エミッタ領域３６は、第１の面Ｐ１において、第１の方向に延伸する。
エミッタ領域３６は、第１のゲート絶縁膜４１に接する。エミッタ領域３６は、第２のゲート絶縁膜４２と離間する。エミッタ領域３６は、第２のゲート絶縁膜４２と接していない。エミッタ領域３６のｎ形不純物濃度は、ドリフト領域３２のｎ形不純物濃度より高い。
エミッタ領域３６は、エミッタ電極１２に電気的に接続される。エミッタ領域３６は、エミッタ電極１２に接する。エミッタ領域３６は、第１のゲート電極５１を有するトランジスタのオン状態の際に電子の供給源となる。
コンタクト領域３８は、ｐ＋形の半導体領域である。コンタクト領域３８は、ベース領域３４と第１の面Ｐ１との間に設けられる。コンタクト領域３８は、第１の面Ｐ１において、第１の方向に延伸する。コンタクト領域３８は、エミッタ電極１２に電気的に接続される。
第１のゲートトレンチ２１は、図３に示すように、第１の面Ｐ１において、第１の面Ｐ１に平行な第１の方向に延伸する。第１のゲートトレンチ２１は、ストライプ形状を有する。複数の第１のゲートトレンチ２１は、第１の方向に直交する第２の方向に繰り返し配置される。
第１のゲートトレンチ２１は、ベース領域３４を貫通し、ドリフト領域３２に達する。第１のゲートトレンチ２１の深さは、例えば、４μｍ以上６μｍ以下である。
第１のゲート電極５１は、第１のゲートトレンチ２１の中に設けられる。第１のゲート電極５１は、例えば、半導体又は金属である。第１のゲート電極５１は、例えば、ｎ形不純物又はｐ形不純物を含む、アモルファスシリコン又は多結晶シリコンである。第１のゲート電極５１は、第１のゲート電極パッド１０１に電気的に接続される。
第１のゲート絶縁膜４１は、第１のゲート電極５１と半導体層１０との間に設けられる。第１のゲート絶縁膜４１は、第１のゲート電極５１とドリフト領域３２との間、第１のゲート電極５１とベース領域３４との間、及び、第１のゲート電極５１とエミッタ領域３６との間に設けられる。第１のゲート絶縁膜４１は、ドリフト領域３２、ベース領域３４、及び、エミッタ領域３６に接する。第１のゲート絶縁膜４１は、例えば、酸化シリコンである。
第２のゲートトレンチ２２は、図３に示すように、第１の面Ｐ１において、第１の面Ｐ１に平行な第１の方向に延伸する。第２のゲートトレンチ２２は、ストライプ形状を有する。第２のゲートトレンチ２２は、第１の方向に直交する第２の方向に繰り返し配置される。
第２のゲートトレンチ２２は、ベース領域３４を貫通し、ドリフト領域３２に達する。第２のゲートトレンチ２２の深さは、例えば、４μｍ以上６μｍ以下である。
第２のゲートトレンチ２２は、例えば、第１のゲートトレンチ２１と同一の形状を有する。
第２のゲート電極５２は、第２のゲートトレンチ２２の中に設けられる。第２のゲート電極５２は、例えば、半導体又は金属である。第２のゲート電極５２は、例えば、ｎ形不純物又はｐ形不純物を含む、アモルファスシリコン、又は、多結晶シリコンである。第２のゲート電極５２は、第２のゲート電極パッド１０２に電気的に接続される。
第２のゲート絶縁膜４２は、第２のゲート電極５２と半導体層１０との間に設けられる。第２のゲート絶縁膜４２は、第２のゲート電極５２とドリフト領域３２との間、第２のゲート電極５２とベース領域３４との間、及び、第２のゲート電極５２とコンタクト領域３８との間に設けられる。第２のゲート絶縁膜４２は、ドリフト領域３２、及び、ベース領域３４に接する。第２のゲート絶縁膜４２は、エミッタ領域３６に接しない。第２のゲート絶縁膜４２は、例えば、酸化シリコンである。
絶縁層６０は、第１のゲート電極５１とエミッタ電極１２との間、及び、第２のゲート電極５２とエミッタ電極１２との間に設けられる。絶縁層６０は、第１のゲート電極５１とエミッタ電極１２との間、及び、第２のゲート電極５２とエミッタ電極１２との間を電気的に分離する。絶縁層６０は、例えば、酸化シリコンである。
第１のゲート電極パッド１０１は、半導体層１０の第１の面Ｐ１の側に設けられる。第１のゲート電極パッド１０１は、第１のゲート電極５１に電気的に接続される。第１のゲート電極パッド１０１と第１のゲート電極５１は、例えば、図示しない金属配線で接続される。第１のゲート電極パッド１０１には、第１のゲート電圧（Ｖｇ１）が印加される。
第２のゲート電極パッド１０２は、第２のゲート電極５２に電気的に接続される。第２のゲート電極パッド１０２と第２のゲート電極５２は、例えば、図示しない金属配線で接続される。第２のゲート電極パッド１０２には、第２のゲート電圧（Ｖｇ２）が印加される。
次に、ＩＧＢＴ１００の駆動方法について説明する。
図４は、第１の実施形態の半導体装置の駆動方法の説明図である。図４は、第１のゲート電極パッド１０１に印加される第１のゲート電圧（Ｖｇ１）と、第２のゲート電極パッド１０２に印加される第２のゲート電圧（Ｖｇ２）のタイミングチャートである。
以下、第１のゲート電極５１を有するトランジスタと、第２のゲート電極５２を有する構造は、明確に分離された構造ではないが、動作説明の便宜上、第１のゲート電極５１を有するトランジスタという記載をするものとする。
ＩＧＢＴ１００のオフ状態では、例えば、エミッタ電極１２には、エミッタ電圧が印加される。エミッタ電圧は、例えば、０Ｖである。コレクタ電極１４には、コレクタ電圧が印加される。コレクタ電圧は、例えば、２００Ｖ以上６５００Ｖ以下である。
ＩＧＢＴ１００のオフ状態では、第１のゲート電極パッド１０１には、ターンオフ電圧（Ｖｏｆｆ）が印加されている。第１のゲート電圧（Ｖｇ１）がターンオフ電圧（Ｖｏｆｆ）となる。したがって、第１のゲート電極５１にもターンオフ電圧（Ｖｏｆｆ）が印加されている。
ターンオフ電圧（Ｖｏｆｆ）は、第１のゲート電極５１を有するトランジスタがオン状態とならない閾値電圧未満の電圧であり、例えば、０Ｖ又は負電圧である。
オフ状態では、第１のゲート電極５１と対向し、第１のゲート絶縁膜４１に接するベース領域３４には、ｎ形反転層は形成されない。
ＩＧＢＴ１００のオフ状態では、第２のゲート電極パッド１０２には、第１の電圧（Ｖ１）が印加されている。第１の電圧（Ｖ１）は、第２のゲート電極５２と対向し、第２のゲート絶縁膜４２に接するドリフト領域３２にｐ形反転層が形成されない電圧である。第１の電圧（Ｖ１）は、例えば、０Ｖ又は正電圧である。
ＩＧＢＴ１００をオン状態にする際（図４の時刻ｔ１）に、第１のゲート電極パッド１０１にターンオン電圧（Ｖｏｎ）を印加する。第１のゲート電圧（Ｖｇ１）がターンオン電圧となる。第１のゲート電極５１にもターンオン電圧（Ｖｏｎ）が印加される。
ターンオン電圧（Ｖｏｎ）とは、第１のゲート電極５１を有するトランジスタの閾値電圧を超える正電圧である。ターンオン電圧（Ｖｏｎ）は、例えば、１５Ｖである。第１のゲート電極５１へのターンオン電圧（Ｖｏｎ）の印加により、第１のゲート電極５１を有するトランジスタがオン状態になる。
第２のゲート電極パッド１０２には、引き続き、第１の電圧（Ｖ１）が印加される。すなわち、第２のゲート電圧（Ｖｇ２）は、引き続き、第１の電圧（Ｖ１）となる。
ＩＧＢＴ１００をオフ状態にする際（図４の時刻ｔ３）に、第１のゲート電極パッド１０１にターンオフ電圧（Ｖｏｆｆ）を印加する。第１のゲート電圧（Ｖｇ１）がターンオフ電圧（Ｖｏｆｆ）となる。
第１のゲート電圧（Ｖｇ１）をターンオン電圧（Ｖｏｎ）からターンオフ電圧（Ｖｏｆｆ）に変化させる前、すなわち時刻ｔ３の前に、第２のゲート電圧（Ｖｇ２）を第１の電圧（Ｖ１）から第２の電圧（Ｖ２）に変化させる。第２のゲート電極パッド１０２に印加する電圧を時刻ｔ２に、第１の電圧（Ｖ１）から第２の電圧（Ｖ２）に変化させる。
第２の電圧（Ｖ２）は負電圧である。第２の電圧（Ｖ２）は、例えば、－１５Ｖ以上０Ｖ未満である。第２のゲート電極パッド１０２に第２の電圧（Ｖ２）が印加されることにより、第２のゲート絶縁膜４２に接するドリフト領域３２にｐ形反転層が形成される。
時刻ｔ２と時刻ｔ３との間は、例えば、０．１マイクロ秒以上１０マイクロ秒以下である。時刻ｔ２と時刻ｔ３との間は、例えば、１マイクロ秒である。
次に、第１の実施形態の半導体装置の作用及び効果について説明する。
ＩＧＢＴのオン抵抗を低減するためには、オン状態のドリフト領域のキャリア濃度を大きくすることが有効である。一方、ＩＧＢＴのターンオフ時に、ドリフト領域からのキャリアの排出が遅くなると、ターンオフ時間が長くなり、スイッチング損失が増大する。したがって、オン抵抗の低減と、スイッチング損失の低減の両立を図ることが望まれる。
第１の実施形態のＩＧＢＴ１００は、第１のゲートトレンチ２１内の第１のゲート電極５１と、第２のゲートトレンチ２２内の第２のゲート電極５２とを備える。第１のゲート電極５１に印加される第１のゲート電圧（Ｖｇ１）と、第２のゲート電極５２に印加される第２のゲート電圧（Ｖｇ２）は独立に制御される。
ＩＧＢＴ１００は、第１のゲート電圧（Ｖｇ１）をターンオン電圧（Ｖｏｎ）からターンオフ電圧（Ｖｏｆｆ）に変化させる前に、第２のゲート電圧（Ｖｇ２）を負電圧にする。第２のゲート電圧（Ｖｇ２）を負電圧にすることにより、第２のゲート電極５２と対向し、第２のゲート絶縁膜４２に接するドリフト領域３２にｐ形反転層が形成される。
ドリフト領域３２のホールが、このｐ形反転層を通ってエミッタ電極１２へ排出される。したがって、ドリフト領域３２の第１の面Ｐ１側のキャリア蓄積量が少なくなる。
第１のゲート電圧（Ｖｇ１）をターンオン電圧（Ｖｏｎ）からターンオフ電圧（Ｖｏｆｆ）に変化させる際（図４の時刻ｔ３）には、既に、ドリフト領域３２の第１の面Ｐ１側のキャリア蓄積量が少なくなっているため、ターンオフ時間が短くなる。よって、ＩＧＢＴ１００のスイッチング損失を低減することが可能となる。
以上、第１の実施形態のＩＧＢＴによれば、スイッチング損失の低減が可能となる。
（第２の実施形態）
第２の実施形態の半導体装置は、半導体層の中に、第２の半導体領域と第３の半導体領域との間に設けられ、第２の半導体領域よりも第２導電形不純物濃度の高い第２導電形の第５の半導体領域を、更に備える点で、第１の実施形態の半導体装置と異なっている。以下、第１の実施形態と重複する内容については、一部記述を省略する。
図５は、第２の実施形態の半導体装置の一部の模式断面図である。
第２の実施形態の半導体装置は、半導体層に形成されたトレンチの中にゲート電極を備えるトレンチゲート形のＩＧＢＴ２００である。第２の実施形態の半導体装置は、ダブルゲート駆動が可能なＩＧＢＴ２００である。以下、第１導電形がｐ形、第２導電形がｎ形である場合を例に説明する。
第２の実施形態のＩＧＢＴ２００は、半導体層１０、エミッタ電極１２（第１の電極）、コレクタ電極１４（第２の電極）、絶縁層６０、第１のゲート電極パッド１０１、第２のゲート電極パッド１０２を備える。
半導体層１０の中には、第１のゲートトレンチ２１（第１のトレンチ）、第２のゲートトレンチ２２（第２のトレンチ）、コレクタ領域２８（第１の半導体領域）、バッファ領域３０、ドリフト領域３２（第２の半導体領域）、ベース領域３４（第３の半導体領域）、エミッタ領域３６（第４の半導体領域）、コンタクト領域３８、第１のゲート絶縁膜４１、第２のゲート絶縁膜４２、第１のゲート電極５１、第２のゲート電極５２、バリア領域７０（第５の半導体領域）が設けられる。
バリア領域７０は、ｎ形の半導体領域である。バリア領域７０は、ドリフト領域３２とベース領域３４との間に設けられる。バリア領域７０のｎ形不純物濃度は、ドリフト領域３２のｎ形不純物濃度より高い。バリア領域７０のｎ形不純物の最大濃度は、ドリフト領域３２のｎ形不純物濃度の１００倍以上であることが好ましい。
ドリフト領域３２よりもｎ形不純物濃度の高いバリア領域７０を、第１の面Ｐ１側に設けることにより、ＩＧＢＴ２００がオン状態の際に、ドリフト領域３２の中のホールがエミッタ電極１２への排出が制限される。したがって、ドリフト領域の第１の面Ｐ１側のキャリア濃度が高くなる。よって、ＩＧＢＴ２００のオン抵抗が低減する。
次に、ＩＧＢＴ２００の駆動方法について説明する。
図６は、第２の実施形態の半導体装置の駆動方法の説明図である。図６は、第１のゲート電極パッド１０１に印加される第１のゲート電圧（Ｖｇ１）と、第２のゲート電極パッド１０２に印加される第２のゲート電圧（Ｖｇ２）のタイミングチャートである。
以下、第１のゲート電極５１を有するトランジスタと、第２のゲート電極５２を有する構造は、明確に分離された構造ではないが、動作説明の便宜上、第１のゲート電極５１を有するトランジスタという記載をするものとする。
ＩＧＢＴ２００のオフ状態では、例えば、エミッタ電極１２には、エミッタ電圧が印加される。エミッタ電圧は、例えば、０Ｖである。コレクタ電極１４には、コレクタ電圧が印加される。コレクタ電圧は、例えば、２００Ｖ以上６５００Ｖ以下である。
ＩＧＢＴ２００のオフ状態では、第１のゲート電極パッド１０１には、ターンオフ電圧（Ｖｏｆｆ）が印加されている。第１のゲート電圧（Ｖｇ１）がターンオフ電圧（Ｖｏｆｆ）となる。したがって、第１のゲート電極５１にもターンオフ電圧（Ｖｏｆｆ）が印加されている。
ターンオフ電圧（Ｖｏｆｆ）は、第１のゲート電極５１を有するトランジスタがオン状態とならない閾値電圧未満の電圧であり、例えば、０Ｖ又は負電圧である。
オフ状態では、第１のゲート電極５１と対向し、第１のゲート絶縁膜４１に接するベース領域３４には、ｎ形反転層は形成されない。
ＩＧＢＴ２００のオフ状態では、第２のゲート電極パッド１０２には、初期電圧（Ｖ０）が印加されている。初期電圧（Ｖ０）は、例えば、第２のゲート電極５２と対向し、第２のゲート絶縁膜４２に接するドリフト領域３２にｐ形反転層が形成されない電圧である。初期電圧（Ｖ０）は、例えば、０Ｖ又は正電圧である。
ＩＧＢＴ２００をオン状態にする際（図６の時刻ｔ１）に、第１のゲート電極パッド１０１にターンオン電圧（Ｖｏｎ）を印加する。第１のゲート電圧（Ｖｇ１）がターンオン電圧（Ｖｏｎ）となる。第１のゲート電極５１にもターンオン電圧（Ｖｏｎ）が印加される。
ターンオン電圧（Ｖｏｎ）とは、第１のゲート電極５１を有するトランジスタの閾値電圧を超える正電圧である。ターンオン電圧（Ｖｏｎ）は、例えば、１５Ｖである。第１のゲート電極５１へのターンオン電圧（Ｖｏｎ）の印加により、第１のゲート電極５１を有するトランジスタがオン状態になる。
ＩＧＢＴ２００をオン状態にする際（図６の時刻ｔ１）に、第２のゲート電極パッド１０２には、第１の電圧（Ｖ１）が印加される。第２のゲート電圧（Ｖｇ２）は、第１の電圧（Ｖ１）となる。
第１の電圧（Ｖ１）は、例えば、初期電圧（Ｖ０）よりも高い正電圧である。第１の電圧（Ｖ１）は、例えば、ターンオン電圧（Ｖｏｎ）に等しい。第２のゲート電極パッド１０２に第１の電圧（Ｖ１）が印加されることにより、第２のゲート絶縁膜４２に接するバリア領域７０にｎ形蓄積層が形成される。
ＩＧＢＴ２００をオフ状態にする際（図６の時刻ｔ３）に、第１のゲート電極パッド１０１にターンオフ電圧（Ｖｏｆｆ）を印加する。第１のゲート電圧（Ｖｇ１）がターンオフ電圧（Ｖｏｆｆ）となる。
第１のゲート電圧（Ｖｇ１）をターンオン電圧（Ｖｏｎ）からターンオフ電圧（Ｖｏｆｆ）に変化させる前、すなわち時刻ｔ３の前に、第２のゲート電圧（Ｖｇ２）を第１の電圧（Ｖ１）から第２の電圧（Ｖ２）に変化させる。第２のゲート電極パッド１０２に印加する電圧を時刻ｔ２に、第１の電圧（Ｖ１）から第２の電圧（Ｖ２）に変化させる。
第２の電圧（Ｖ２）は負電圧である。第２の電圧（Ｖ２）は、例えば、－１５Ｖ以上０Ｖ未満である。第２のゲート電極パッド１０２に第２の電圧（Ｖ２）が印加されることにより、第２のゲート絶縁膜４２に接するドリフト領域３２及び第２のゲート絶縁膜４２に接するバリア領域７０にｐ形反転層が形成される。
時刻ｔ２と時刻ｔ３との間は、例えば、０．１マイクロ秒以上３マイクロ秒以下である。時刻ｔ２と時刻ｔ３との間は、例えば、１マイクロ秒である。
次に、第２の実施形態の半導体装置の作用及び効果について説明する。
第２の実施形態のＩＧＢＴ２００は、第１のゲートトレンチ２１内の第１のゲート電極５１と、第２のゲートトレンチ２２内の第２のゲート電極５２とを備える。第１のゲート電極５１に印加される第１のゲート電圧（Ｖｇ１）と、第２のゲート電極５２に印加される第２のゲート電圧（Ｖｇ２）は独立に制御される。
ＩＧＢＴ２００は、第１のゲート電圧（Ｖｇ１）をターンオン電圧（Ｖｏｎ）からターンオフ電圧（Ｖｏｆｆ）に変化させる前に、第２のゲート電圧（Ｖｇ２）を負電圧にする。第２のゲート電圧（Ｖｇ２）を負電圧にすることにより、第２のゲート電極５２と対向し、第２のゲート絶縁膜４２に接するドリフト領域３２及び第２のゲート絶縁膜４２に接するバリア領域７０にｐ形反転層が形成される。
第２のゲート電圧（Ｖｇ２）を負電圧にすることで、ドリフト領域３２よりもｎ形不純物濃度の高いバリア領域７０にもｐ形反転層を形成することが可能となる。
ドリフト領域３２のホールが、このｐ形反転層を通ってエミッタ電極１２へ排出される。したがって、ドリフト領域３２の第１の面Ｐ１側のキャリア蓄積量が少なくなる。
第１のゲート電圧（Ｖｇ１）をターンオン電圧（Ｖｏｎ）からターンオフ電圧（Ｖｏｆｆ）に変化させる際（図６の時刻ｔ３）には、既に、ドリフト領域３２の第１の面Ｐ１側のキャリア蓄積量が少なくなっているため、ターンオフ時間が短くなる。よって、ＩＧＢＴ２００のスイッチング損失を低減することが可能となる。
上述のように、バリア領域７０を設けることで、オン状態の際に、ドリフト領域３２の中のホールがエミッタ電極１２への排出が制限され、オン抵抗が低減する。更に、ＩＧＢＴ２００では、第２のゲート電極パッド１０２に第１の電圧（Ｖ１）が印加されることにより、オン状態の際に、第２のゲート絶縁膜４２に接するバリア領域７０にｎ形蓄積層が形成される。ｎ形蓄積層が形成されることで、更に、バリア領域７０を通ってエミッタ電極１２へホールが排出されることが制限される。したがって、更にオン抵抗が低減する。
一般に、バリア領域を設けることで、ＩＧＢＴのオン抵抗が低減する。しかし、ドリフト領域のキャリア濃度が大きくなるため、ドリフト領域からのホールの排出が遅くなり、ターンオフ時間が長くなる。第２の実施形態のＩＧＢＴ２００では、ターンオフ時にバリア領域７０にもｐ形反転層を形成することで、ドリフト領域３２からのホールの排出が促進され、ターンオフ時間を短くすることが可能となる。
なお、第２の実施形態のＩＧＢＴ２００においても、第１の電圧（Ｖ１）を、例えば、０Ｖとすることも可能である。
図７は、第２の実施形態の半導体装置のシミュレーション結果を示す図である。図７は、ＩＧＢＴ２００のターンオフ時のスイッチング損失のシミュレーション結果を示す。
図７の横軸は、第２のゲート電圧（Ｖｇ２）を第１の電圧（Ｖ１）から第２の電圧（Ｖ２）に変化させた時刻（図６中の時刻ｔ２）から、第１のゲート電圧（Ｖｇ１）をターンオン電圧（Ｖｏｎ）からターンオフ電圧（Ｖｏｆｆ）に変化させる時刻（図６中の時刻ｔ３）までの時間（ｔ３－ｔ２）である。図７の横軸は、ターンオフ時のスイッチング損失である。
なお、点線がバリア領域７０のｎ型不純物の最大濃度がドリフト領域３２のｎ型不純物濃度の５００倍の場合、実線が１５００倍の場合である。
ｔ３－ｔ２＝０秒、つまり、第２のゲート電圧（Ｖｇ２）を第１の電圧（Ｖ１）から第２の電圧（Ｖ２）に変化させると同時に、第１のゲート電圧（Ｖｇ１）をターンオン電圧（Ｖｏｎ）からターンオフ電圧（Ｖｏｆｆ）に変化させた場合のスイッチング損失に対し、ｔ３－ｔ２＝４マイクロ秒以上のスイッチング損失は、約２０％低減することが分かる。
また、ｔ３－ｔ２＝０秒の時には、バリア領域７０のｎ型不純物濃度が濃い場合に、スイッチング損失が大きくなるが、ｔ３－ｔ２＝４マイクロ秒以上では、ｎ型不純物濃度によるスイッチング損失の差は見られない。
以上より、第２の実施形態のＩＧＢＴによれば、バリア領域７０を設けた場合でも、ターンオフ時のスイッチング損失が低減できることが分かる。
一般に、バリア領域のｎ型不純物濃度が高くなると、ターンオフ時にＩＧＢＴの破壊が生ずるおそれがある。第２の実施形態のＩＧＢＴ２００によれば、ダブルゲート駆動を行うことによって、ドリフト領域３２のキャリア濃度をあらかじめ低減させておくことで、ターンオフ時の破壊が抑制される。
以上、第２の実施形態のＩＧＢＴによれば、第１の実施形態のＩＧＢＴと同様、スイッチング損失の低減が可能となる。更に、バリア領域７０を設けることで、オン抵抗の低減が可能となる。
（第３の実施形態）
第３の実施形態の半導体装置は、半導体層の中に、第２の半導体領域と第５の半導体領域との間に設けられた第１導電形の第６の半導体領域を、更に備える点で、第２の実施形態の半導体装置と異なっている。以下、第１の実施形態及び第２の実施形態と重複する内容については、一部記述を省略する。
図８は、第３の実施形態の半導体装置の一部の模式断面図である。
第３の実施形態の半導体装置は、半導体層に形成されたトレンチの中にゲート電極を備えるトレンチゲート形のＩＧＢＴ３００である。第３の実施形態の半導体装置は、ダブルゲート駆動が可能なＩＧＢＴ３００である。以下、第１導電形がｐ形、第２導電形がｎ形である場合を例に説明する。
第３の実施形態のＩＧＢＴ３００は、半導体層１０、エミッタ電極１２（第１の電極）、コレクタ電極１４（第２の電極）、絶縁層６０、第１のゲート電極パッド１０１、第２のゲート電極パッド１０２を備える。
半導体層１０の中には、第１のゲートトレンチ２１（第１のトレンチ）、第２のゲートトレンチ２２（第２のトレンチ）、コレクタ領域２８（第１の半導体領域）、バッファ領域３０、ドリフト領域３２（第２の半導体領域）、ベース領域３４（第３の半導体領域）、エミッタ領域３６（第４の半導体領域）、コンタクト領域３８、第１のゲート絶縁膜４１、第２のゲート絶縁膜４２、第１のゲート電極５１、第２のゲート電極５２、バリア領域７０（第５の半導体領域）、ｐ形領域８０（第６の半導体領域）が設けられる。
バリア領域７０は、ｎ形の半導体領域である。バリア領域７０は、ドリフト領域３２とベース領域３４との間に設けられる。バリア領域７０のｎ形不純物濃度は、ドリフト領域３２のｎ形不純物濃度より高い。
ｐ形領域８０は、ｐ形の半導体領域である。ｐ形領域８０は、ドリフト領域３２とバリア領域７０との間に設けられる。ｐ形領域８０を設けることにより、ＩＧＢＴ３００のターンオフ時の破壊が抑制され、信頼性が向上する。なお、ＩＧＢＴ３００のターンオフ時の破壊は、ダブルゲート駆動を行うことによって、ドリフト領域３２のキャリア濃度を低減させておくことによっても抑制されている。
以上、第３の実施形態のＩＧＢＴによれば、第２の実施形態のＩＧＢＴと同様、スイッチング損失の低減及びオン抵抗の低減が可能となる。更に、ターンオフ時の破壊が抑制され、信頼性が向上する。
（第４の実施形態）
第４の実施形態の半導体装置は、第１の面と、第１の面と対向する第２の面を有する半導体層と、半導体層の中に設けられた第１導電形の第１の半導体領域と、半導体層の中に、第１の半導体領域と第１の面との間に設けられた第２導電形の第２の半導体領域と、半導体層の中に、第２の半導体領域と第１の面との間に設けられた第１導電形の第３の半導体領域と、第３の半導体領域を貫通し第２の半導体領域に達する第１のトレンチと、第１のトレンチの中に設けられた第１のゲート電極と、第１のゲート電極と半導体層との間に設けられた第１のゲート絶縁膜と、第３の半導体領域を貫通し第２の半導体領域に達する第２のトレンチと、第２のトレンチの中に設けられた第２のゲート電極と、第２のゲート電極と半導体層との間に設けられた第２のゲート絶縁膜と、半導体層の中に、第３の半導体領域と第１の面との間に設けられ、第１のゲート絶縁膜及び第２のゲート絶縁膜に接した第２導電形の第４の半導体領域と、半導体層の中に、第２の半導体領域と第３の半導体領域との間に設けられ、第２の半導体領域よりも第２導電形不純物濃度の高い第２導電形の第５の半導体領域と、半導体層の第１の面の側に設けられ、第４の半導体領域に電気的に接続された第１の電極と、半導体層の第２の面の側に設けられ第１の半導体領域に電気的に接続された第２の電極と、半導体層の第１の面の側に設けられ、第１のゲート電極と電気的に接続され、第１のゲート電圧が印加される第１のゲート電極パッドと、半導体層の第１の面の側に設けられ、第２のゲート電極と電気的に接続され、第２のゲート電圧が印加される第２のゲート電極パッドと、を備え、第１のゲート電圧をターンオン電圧からターンオフ電圧に変化させる前に、第２のゲート電圧を第１の電圧から第２の電圧に変化させ、第２の電圧は、第１導電形がｐ形の場合には負電圧であり、第１導電形がｎ形の場合には正電圧である。
第４の実施形態の半導体装置は、第２導電形の第４の半導体領域が第２のゲート絶縁膜にも接する点で、第２の実施形態の半導体装置と異なっている。以下、第１の実施形態及び第２の実施形態と重複する内容については、一部記述を省略する。
図９は、第４の実施形態の半導体装置の一部の模式断面図である。図１０は、第４の実施形態の半導体装置の一部の模式上面図である。図１０は、第１の面Ｐ１における上面図である。図９は、図１０のＢＢ’断面である。
第４の実施形態の半導体装置は、半導体層に形成されたトレンチの中にゲート電極を備えるトレンチゲート形のＩＧＢＴ４００である。第４の実施形態の半導体装置は、ダブルゲート駆動が可能なＩＧＢＴ４００である。以下、第１導電形がｐ形、第２導電形がｎ形である場合を例に説明する。
第４の実施形態のＩＧＢＴ４００は、半導体層１０、エミッタ電極１２（第１の電極）、コレクタ電極１４（第２の電極）、絶縁層６０、第１のゲート電極パッド１０１、第２のゲート電極パッド１０２を備える。
半導体層１０の中には、第１のゲートトレンチ２１（第１のトレンチ）、第２のゲートトレンチ２２（第２のトレンチ）、コレクタ領域２８（第１の半導体領域）、バッファ領域３０、ドリフト領域３２（第２の半導体領域）、ベース領域３４（第３の半導体領域）、エミッタ領域３６（第４の半導体領域）、コンタクト領域３８、第１のゲート絶縁膜４１、第２のゲート絶縁膜４２、第１のゲート電極５１、第２のゲート電極５２、バリア領域７０（第５の半導体領域）が設けられる。
エミッタ領域３６は、ｎ＋形の半導体領域である。エミッタ領域３６は、ベース領域３４と第１の面Ｐ１との間に設けられる。エミッタ領域３６は、第１の面Ｐ１において、第１の方向に延伸する。エミッタ領域３６は、第１のゲート絶縁膜４１及び第２のゲート絶縁膜４２に接する。エミッタ領域３６のｎ形不純物濃度は、ドリフト領域３２のｎ形不純物濃度より高い。
第４の実施形態のＩＧＢＴ４００の駆動方法は、例えば、第１の実施形態のＩＧＢＴ１００の駆動方法と同様である。
すなわち、第１のゲート電圧（Ｖｇ１）をターンオン電圧（Ｖｏｎ）からターンオフ電圧（Ｖｏｆｆ）に変化させる前、すなわち時刻ｔ３の前に、第２のゲート電圧（Ｖｇ２）を第１の電圧（Ｖ１）から第２の電圧（Ｖ２）に変化させる。第２のゲート電極パッド１０２に印加する電圧を時刻ｔ２に、第１の電圧（Ｖ１）から第２の電圧（Ｖ２）に変化させる。
第２の電圧（Ｖ２）は負電圧である。第２の電圧（Ｖ２）は、例えば、－１５Ｖ以上０Ｖ未満である。
第１の電圧（Ｖ１）は、例えば、ターンオン電圧（Ｖｏｎ）未満の電圧である。第１の電圧（Ｖ１）は、例えば、第２のゲート電極５２を有するトランジスタの閾値電圧未満の電圧である。
なお、第１の電圧（Ｖ１）を、例えば、ターンオン電圧（Ｖｏｎ）と等しくすることも可能である。この場合、エミッタ領域３６が第２のゲート絶縁膜４２に接するため、第１のゲート電極５１を有するトランジスタに加え、第２のゲート電極５２を有するトランジスタもオン状態となる。
以上、第４の実施形態のＩＧＢＴによれば、第２の実施形態のＩＧＢＴと同様、スイッチング損失の低減及びオン抵抗の低減が可能となる。
（第５の実施形態）
第５の実施形態の半導体装置は、第４の半導体領域のパターンが異なる点で、第４の実施形態の半導体装置と異なっている。以下、第４の実施形態と重複する内容については、一部記述を省略する。
図１１は、第５の実施形態の半導体装置の一部の模式断面図である。図１２は、第５の実施形態の半導体装置の一部の模式上面図である。図１２は、第１の面Ｐ１における上面図である。図１１は、図１２のＣＣ’断面である。
第５の実施形態の半導体装置は、半導体層に形成されたトレンチの中にゲート電極を備えるトレンチゲート形のＩＧＢＴ５００である。第５の実施形態の半導体装置は、ダブルゲート駆動が可能なＩＧＢＴ５００である。以下、第１導電形がｐ形、第２導電形がｎ形である場合を例に説明する。
第５の実施形態のＩＧＢＴ５００は、半導体層１０、エミッタ電極１２（第１の電極）、コレクタ電極１４（第２の電極）、絶縁層６０、第１のゲート電極パッド１０１、第２のゲート電極パッド１０２を備える。
半導体層１０の中には、第１のゲートトレンチ２１（第１のトレンチ）、第２のゲートトレンチ２２（第２のトレンチ）、コレクタ領域２８（第１の半導体領域）、バッファ領域３０、ドリフト領域３２（第２の半導体領域）、ベース領域３４（第３の半導体領域）、エミッタ領域３６（第４の半導体領域）、コンタクト領域３８、第１のゲート絶縁膜４１、第２のゲート絶縁膜４２、第１のゲート電極５１、第２のゲート電極５２、バリア領域７０（第５の半導体領域）が設けられる。
エミッタ領域３６は、ｎ＋形の半導体領域である。エミッタ領域３６は、ベース領域３４と第１の面Ｐ１との間に設けられる。エミッタ領域３６は、第１の面Ｐ１において、第２の方向に延伸する。エミッタ領域３６は、第１の面Ｐ１において、第１の方向にコンタクト領域３８と交互に配置される。
エミッタ領域３６は、第１のゲート絶縁膜４１及び第２のゲート絶縁膜４２に接する。エミッタ領域３６のｎ形不純物濃度は、ドリフト領域３２のｎ形不純物濃度より高い。
第５の実施形態のＩＧＢＴ５００の駆動方法は、例えば、第４の実施形態のＩＧＢＴ４００の駆動方法と同様である。
以上、第５の実施形態のＩＧＢＴによれば、第４の実施形態のＩＧＢＴと同様、スイッチング損失の低減及びオン抵抗の低減が可能となる。
第１ないし第５の実施形態においては、半導体層が単結晶シリコンである場合を例に説明したが、半導体層は単結晶シリコンに限られることはない。例えば、単結晶炭化珪素など、その他の単結晶半導体であっても構わない。
第１ないし第５の実施形態においては、トレンチが平行に配置されているストライプ形状の場合を例に説明したが、トレンチが交差するメッシュ形状又はドット形状のトレンチにも本発明を適用することは可能である。
第１ないし第５の実施形態においては、第１導電形がｐ形、第２導電形がｎ形である場合を例に説明したが、第１導電形をｎ形、第２導電形をｐ形とすることも可能である。第１導電形をｎ形、第２導電形をｐ形とする場合、例えば、第２の電圧（Ｖ２）は正電圧となる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 半導体層
１２ エミッタ電極（第１の電極）
１４ コレクタ電極（第２の電極）
２１ 第１のゲートトレンチ（第１のトレンチ）
２２ 第２のゲートトレンチ（第２のトレンチ）
２８ コレクタ領域（第１の半導体領域）
３２ ドリフト領域（第２の半導体領域）
３４ ベース領域（第３の半導体領域）
３６ エミッタ領域（第４の半導体領域）
４１ 第１のゲート絶縁膜
４２ 第２のゲート絶縁膜
５１ 第１のゲート電極
５２ 第２のゲート電極
７０ バリア領域（第５の半導体領域）
８０ ｐ形領域（第６の半導体領域）
１００ ＩＧＢＴ（半導体装置）
１０１ 第１のゲート電極パッド
１０２ 第２のゲート電極パッド
２００ ＩＧＢＴ（半導体装置）
３００ ＩＧＢＴ（半導体装置）
４００ ＩＧＢＴ（半導体装置）
５００ ＩＧＢＴ（半導体装置）
Ｐ１ 第１の面
Ｐ２ 第２の面

Claims (6)

  1. 第１の面と、前記第１の面と対向する第２の面を有する半導体層と、
    前記半導体層の中に設けられた第１導電形の第１の半導体領域と、
    前記半導体層の中に、前記第１の半導体領域と前記第１の面との間に設けられた第２導電形の第２の半導体領域と、
    前記半導体層の中に、前記第２の半導体領域と前記第１の面との間に設けられた第１導電形の第３の半導体領域と、
    前記第３の半導体領域を貫通し前記第２の半導体領域に達する第１のトレンチと、
    前記第１のトレンチの中に設けられた第１のゲート電極と、
    前記第１のゲート電極と前記半導体層との間に設けられた第１のゲート絶縁膜と、
    前記第３の半導体領域を貫通し前記第２の半導体領域に達する第２のトレンチと、
    前記第２のトレンチの中に設けられた第２のゲート電極と、
    前記第２のゲート電極と前記半導体層との間に設けられた第２のゲート絶縁膜と、
    前記半導体層の中に、前記第３の半導体領域と前記第１の面との間に設けられ、前記第１のゲート絶縁膜に接し、前記第２のゲート絶縁膜と離間した第２導電形の第４の半導体領域と、
    前記半導体層の前記第１の面の側に設けられ、前記第４の半導体領域に電気的に接続された第１の電極と、
    前記半導体層の前記第２の面の側に設けられ、前記第１の半導体領域に電気的に接続された第２の電極と、
    前記半導体層の前記第１の面の側に設けられ、前記第１のゲート電極と電気的に接続され、第１のゲート電圧が印加される第１のゲート電極パッドと、
    前記半導体層の前記第１の面の側に設けられ、前記第２のゲート電極と電気的に接続され、第２のゲート電圧が印加される第２のゲート電極パッドと、を備え、
    前記第１のゲート電圧をターンオン電圧からターンオフ電圧に変化させる前に、前記第２のゲート電圧を第１の電圧から第２の電圧に変化させ、前記第２の電圧は、第１導電形がｐ形の場合には負電圧であり、第１導電形がｎ形の場合には正電圧である半導体装置。
  2. 前記半導体層の中に、前記第２の半導体領域と前記第３の半導体領域との間に設けられ、前記第２の半導体領域よりも第２導電形不純物濃度の高い第２導電形の第５の半導体領域を、更に備える請求項１記載の半導体装置。
  3. 前記半導体層の中に、前記第２の半導体領域と前記第５の半導体領域との間に設けられた第１導電形の第６の半導体領域を、更に備える請求項２記載の半導体装置。
  4. 前記第２のゲート電極パッドに前記第２の電圧が印加されることにより、前記第２のゲート絶縁膜に接する前記第２の半導体領域に反転層が形成される請求項１ないし請求項３いずれか一項記載の半導体装置。
  5. 前記第２のゲート電極パッドに前記第２の電圧が印加されることにより、前記第２のゲート絶縁膜に接する前記第５の半導体領域に反転層が形成される請求項２記載の半導体装置。
  6. 前記第１のゲート電圧に前記ターンオン電圧が印加されている際の前記第１の電圧の絶対値は、前記ターンオン電圧の絶対値よりも小さい請求項１ないし請求項５いずれか一項記載の半導体装置。
JP2018175440A 2018-09-19 2018-09-19 半導体装置 Active JP7091204B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018175440A JP7091204B2 (ja) 2018-09-19 2018-09-19 半導体装置
CN201910018752.3A CN110931551B (zh) 2018-09-19 2019-01-09 半导体电路以及控制电路
US16/284,091 US10811524B2 (en) 2018-09-19 2019-02-25 Semiconductor circuit and control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018175440A JP7091204B2 (ja) 2018-09-19 2018-09-19 半導体装置

Publications (2)

Publication Number Publication Date
JP2020047790A JP2020047790A (ja) 2020-03-26
JP7091204B2 true JP7091204B2 (ja) 2022-06-27

Family

ID=69774507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018175440A Active JP7091204B2 (ja) 2018-09-19 2018-09-19 半導体装置

Country Status (3)

Country Link
US (1) US10811524B2 (ja)
JP (1) JP7091204B2 (ja)
CN (1) CN110931551B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11101375B2 (en) 2019-03-19 2021-08-24 Kabushiki Kaisha Toshiba Semiconductor device and method of controlling same
JP7199270B2 (ja) 2019-03-20 2023-01-05 株式会社東芝 半導体装置及び半導体回路
JP7346170B2 (ja) 2019-08-30 2023-09-19 株式会社東芝 半導体装置及び半導体モジュール
JP7242491B2 (ja) 2019-09-20 2023-03-20 株式会社東芝 半導体装置及び半導体回路
US11374563B2 (en) * 2020-03-03 2022-06-28 Kabushiki Kaisha Toshiba Method for controlling semiconductor device
JP7198236B2 (ja) 2020-03-13 2022-12-28 株式会社東芝 半導体装置
JP7305589B2 (ja) 2020-03-19 2023-07-10 株式会社東芝 半導体装置及び半導体回路
JP2022018931A (ja) * 2020-07-16 2022-01-27 富士電機株式会社 半導体装置
JP7330154B2 (ja) 2020-09-16 2023-08-21 株式会社東芝 半導体装置及び半導体回路
JP7330155B2 (ja) 2020-09-16 2023-08-21 株式会社東芝 半導体装置及び半導体回路
JP7490604B2 (ja) * 2021-03-22 2024-05-27 株式会社東芝 半導体装置
CN115207112A (zh) 2021-04-09 2022-10-18 株式会社东芝 半导体装置及半导体装置的控制方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005109521A1 (ja) 2004-05-12 2005-11-17 Kabushiki Kaisha Toyota Chuo Kenkyusho 半導体装置
JP2016162855A (ja) 2015-02-27 2016-09-05 株式会社日立製作所 半導体装置およびそれを用いた電力変換装置
JP2017139328A (ja) 2016-02-03 2017-08-10 株式会社デンソー ダイオードおよび半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3288218B2 (ja) 1995-03-14 2002-06-04 三菱電機株式会社 絶縁ゲート型半導体装置およびその製造方法
JP5228800B2 (ja) 2008-10-29 2013-07-03 株式会社デンソー 絶縁ゲート型半導体装置の駆動回路
JP5633468B2 (ja) 2011-05-11 2014-12-03 三菱電機株式会社 半導体装置
JP5742672B2 (ja) 2011-11-02 2015-07-01 株式会社デンソー 半導体装置
JP6064371B2 (ja) 2012-05-30 2017-01-25 株式会社デンソー 半導体装置
JP5700025B2 (ja) * 2012-11-27 2015-04-15 トヨタ自動車株式会社 半導体装置とその製造方法
JP6421570B2 (ja) * 2013-12-20 2018-11-14 株式会社デンソー 半導体装置
JP2016058654A (ja) * 2014-09-11 2016-04-21 株式会社東芝 半導体装置
JP6318061B2 (ja) 2014-09-22 2018-04-25 株式会社日立製作所 半導体装置
DE102015117286B4 (de) * 2015-10-09 2018-04-05 Infineon Technologies Ag Verfahren zum herstellen einer siliziumcarbidhalbleitervorrichtung durch entfernen amorphisierter abschnitte
JP6952483B2 (ja) * 2017-04-06 2021-10-20 三菱電機株式会社 半導体装置、半導体装置の製造方法、および電力変換装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005109521A1 (ja) 2004-05-12 2005-11-17 Kabushiki Kaisha Toyota Chuo Kenkyusho 半導体装置
JP2016162855A (ja) 2015-02-27 2016-09-05 株式会社日立製作所 半導体装置およびそれを用いた電力変換装置
JP2017139328A (ja) 2016-02-03 2017-08-10 株式会社デンソー ダイオードおよび半導体装置

Also Published As

Publication number Publication date
JP2020047790A (ja) 2020-03-26
US10811524B2 (en) 2020-10-20
CN110931551A (zh) 2020-03-27
CN110931551B (zh) 2024-01-02
US20200091326A1 (en) 2020-03-19

Similar Documents

Publication Publication Date Title
JP7091204B2 (ja) 半導体装置
JP6896673B2 (ja) 半導体装置
JP7027287B2 (ja) 半導体装置
JP6946219B2 (ja) 半導体装置
JP7199270B2 (ja) 半導体装置及び半導体回路
WO2013065247A1 (ja) 半導体装置
JP6287407B2 (ja) 半導体装置
JP2021048338A (ja) 半導体装置及び半導体回路
JP4947230B2 (ja) 半導体装置
US11715776B2 (en) Semiconductor device and semiconductor circuit
KR20160029630A (ko) 반도체 장치
JP2021150544A (ja) 半導体装置及び半導体回路
JP7472068B2 (ja) 半導体装置及び半導体回路
JP7305589B2 (ja) 半導体装置及び半導体回路
JP7352437B2 (ja) 半導体装置
KR20150076716A (ko) 전력 반도체 소자
JP2022049610A (ja) 半導体装置及び半導体回路
KR20150061972A (ko) 전력 반도체 소자
US11830790B2 (en) Semiconductor device
JP2022161789A (ja) 半導体装置および半導体装置の制御方法
JP7434848B2 (ja) 半導体装置
CN115207112A (zh) 半导体装置及半导体装置的控制方法
KR20160099884A (ko) 반도체 소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220615

R150 Certificate of patent or registration of utility model

Ref document number: 7091204

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150