JP7492438B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7492438B2
JP7492438B2 JP2020183591A JP2020183591A JP7492438B2 JP 7492438 B2 JP7492438 B2 JP 7492438B2 JP 2020183591 A JP2020183591 A JP 2020183591A JP 2020183591 A JP2020183591 A JP 2020183591A JP 7492438 B2 JP7492438 B2 JP 7492438B2
Authority
JP
Japan
Prior art keywords
electrode
along
ratio
semiconductor
conductive member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020183591A
Other languages
English (en)
Other versions
JP2022073544A (ja
Inventor
比呂 雁木
安則 田口
智明 井口
勇介 小林
宏樹 根本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2020183591A priority Critical patent/JP7492438B2/ja
Priority to US17/395,910 priority patent/US12027618B2/en
Publication of JP2022073544A publication Critical patent/JP2022073544A/ja
Application granted granted Critical
Publication of JP7492438B2 publication Critical patent/JP7492438B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明の実施形態は、半導体装置に関する。
例えば、トランジスタなどの半導体装置において、特性の向上が望まれる。
特開２０１９－０５４０７１号公報
本発明の実施形態は、特性を向上可能な半導体装置を提供する。
本発明の実施形態によれば、半導体装置は、第１電極、第２電極、第３電極、半導体部材、第１導電部材及び第１絶縁部材を含む。前記第１電極から前記第２電極への方向は、第１方向に沿う。前記半導体部材は、第１導電形の第１半導体領域と、第２導電形の第２半導体領域と、前記第１導電形の第３半導体領域と、を含む。前記第１半導体領域は、第１部分領域と第２部分領域と、を含む。前記第２半導体領域は、前記第１方向において前記第１部分領域と前記第３半導体領域との間にある。前記第１半導体領域は前記第１電極と電気的に接続される。前記第３半導体領域は前記第２電極と電気的に接続される。前記第３電極の一部から前記第２半導体領域への第２方向は、前記第１方向と交差する。前記第２部分領域から前記第３電極への方向は前記第１方向に沿う。前記第１導電部材は、前記第２部分領域と前記第３電極との間に設けられる。前記第１導電部材は、前記第２電極と電気的に接続される。または、前記第１導電部材は、前記第２電極と電気的に接続されることが可能である。前記第１導電部材から前記第１部分領域への方向は、前記第２方向に沿う。前記第１導電部材は、第１端部と第１他端部とを含む。前記第１端部は、前記第１他端部と前記第３電極との間にある。前記第１導電部材は、第１部分と第２部分と第３部分とを含む。前記第２部分は、前記第３部分と前記第３電極との間にある。前記第１部分は、前記第２部分と前記第３電極との間にある。前記第１部分は、前記第１端部を含む。前記第２部分は、前記第１部分及び第３部分と接する。前記第１部分の前記第２方向に沿う第１幅は、前記第３部分の前記第２方向に沿う第３幅よりも広い。前記第２部分の前記第２方向に沿う第２幅は、前記第１幅と前記第３幅との間である。前記第１部分は、前記第１方向に沿う第１長さを有する。前記第２部分は、前記第１方向に沿う第２長さを有する。第１比の第２比に対する比は、２．５以上である。前記第１比は、前記第１部分と前記第１部分領域との間の前記第２方向に沿う第１距離に対する前記第１長さの比である。前記第２比は、前記第２部分と前記第１部分領域との間の前記第２方向に沿う第２距離に対する前記第２長さの比である。前記第１絶縁部材の少なくとも一部は、前記第３電極と前記半導体部材との間、前記第１導電部材と前記半導体部材との間、及び、前記第１導電部材と前記第３電極との間にある。
図１は、第１実施形態に係る半導体装置を例示する模式的断面図である。 図２（ａ）及び図２（ｂ）は、半導体装置の特性を例示するグラフである。 図３（ａ）及び図３（ｂ）は、半導体装置の特性を例示するグラフである。 図４（ａ）及び図４（ｂ）は、半導体装置の特性を例示するグラフである。 図５（ａ）及び図５（ｂ）は、半導体装置の特性を例示するグラフである。 図６は、第２実施形態に係る半導体装置を例示する模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図１に示すように、実施形態に係る半導体装置１１０は、第１電極５１、第２電極５２、第３電極５３、半導体部材１０、第１導電部材６１、及び、第１絶縁部材４１を含む。
第１電極５１から第２電極５２への方向は、第１方向に沿う。第１方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。
半導体部材１０は、第１導電形の第１半導体領域１１と、第２導電形の第２半導体領域１２と、第１導電形の第３半導体領域１３と、を含む。例えば、第１導電形はｎ形であり、第２導電形はｐ形である。実施形態において、第１導電形がｐ形で第２導電形がｎ形でも良い。以下では、第１導電形がｎ形で、第２導電形がｐ形とする。
第１半導体領域１１は、第１部分領域１１ａと第２部分領域１１ｂと、を含む。第２半導体領域１２は、第１方向（Ｚ軸方向）において、第１部分領域１１ａと第３半導体領域１３との間にある。第１半導体領域１１は第１電極５１と電気的に接続される。第３半導体領域１３は、第２電極５２と電気的に接続される。例えば、第２半導体領域１２は、第２電極５２と電気的に接続される。
第３電極５３の一部から第２半導体領域１２への第２方向は、第１方向（Ｚ軸方向）と交差する。第２方向は、例えば、Ｘ軸方向である。第２部分領域１１ｂから第３電極５３への方向は、第１方向（Ｚ軸方向）に沿う。
第１導電部材６１は、第２部分領域１１ｂと第３電極５３との間に設けられる。第１導電部材６１は、第２電極５２と電気的に接続される。または、第１導電部材６１は、第２電極５２と電気的に接続されることが可能である。
１つの例において、第１導電部材６１は、接続部材６１Ｃ、接続部材５２Ｌ及び接続部材５２Ｃを介して第２電極５２と電気的に接続される。例えば、半導体装置１１０は、第１導電部材６１と電気的に接続された端子６１Ｔ、及び、第２電極５２と電気的に接続された端子５２Ｔを含んでも良い。端子６１Ｔ及び端子５２Ｔが、接続部材５２Ｌにより電気的に接続されても良い。半導体装置１１０は、接続部材５２Ｌを含んでも良い。接続部材５２Ｌは、半導体装置１１０とは別に設けられても良い。
第１導電部材６１から第１部分領域１１ａへの方向は、第２方向（例えばＸ軸方向）に沿う。第１導電部材６１は、第１端部ｅ１と第１他端部ｆ１とを含む。第１端部ｅ１及び第１他端部ｆ１は、第１方向（Ｚ軸方向）の端部である。第１端部ｅ１は、第１他端部ｆ１と第３電極５３との間にある。第１端部ｅ１は、第３電極５３の側の端部である。第１他端部ｆ１は、第２部分領域１１ｂの側の端部である。
第１導電部材６１は、第１部分６１ａと第２部分６１ｂと第３部分６１ｃとを含む。第２部分６１ｂは、第３部分６１ｃと第３電極５３との間にある。第１部分６１ａは、第２部分６１ｂと第３電極５３との間にある。第１部分６１ａは、上記の第１端部ｅ１を含む。第１部分６１ａは、第３電極５３の側の部分である。第２部分６１ｂは、第１部分６１ａ及び第３部分６１ｃと接する。
第１部分６１ａの第２方向（例えばＸ軸方向）に沿う第１幅ｗ１は、第３部分６１ｃの第２方向に沿う第３幅ｗ３よりも広い。第２部分６１ｂの第２方向に沿う第２幅ｗ２は、第１幅ｗ１と第３幅ｗ３との間である。第１部分６１ａは、第１方向（Ｚ軸方向）に沿う第１長さＬ１を有する。第２部分６１ｂは、第１方向に沿う第２長さＬ２を有する。第３部分６１ｃは、第１方向に沿う第３長さＬ３を有する。
第１部分６１ａと第１部分領域１１ａとの間の第２方向（Ｘ軸方向）に沿う距離を第１距離ｄ１とする。第２部分６１ｂと第１部分領域１１ａとの間の第２方向に沿う距離を第２距離ｄ２とする。第３部分６１ｃと第１部分領域１１ａとの間の第２方向に沿う距離を第３距離ｄ３とする。例えば、第２距離ｄ２は、第１距離ｄ１よりも長い。第３距離ｄ３は、第２距離ｄ２よりも長い。
実施形態において、第１比の第２比に対する比は、２．５以上である。第１比は、第１距離ｄ１に対する第１長さＬ１の比（すなわち、Ｌ１／ｄ１）である。第２比は、第２距離ｄ２に対する第２長さＬ２の比（すなわち、Ｌ２／ｄ２）である。
第１絶縁部材４１の少なくとも一部は、第３電極５３と半導体部材１０との間、第１導電部材６１と半導体部材１０との間、及び、第１導電部材６１と第３電極５３との間にある。第１絶縁部材４１は、第３電極５３、第１導電部材６１、及び、半導体部材１０を互いに電気的に絶縁する。例えば、第１絶縁部材４１の一部４１ｇは、第３電極５３と第２半導体領域１２との間にある。例えば、第１絶縁部材４１の別の一部４１ｈは、第１導電部材６１と第３電極５３との間にある。
第１電極５１と第２電極５２との間に流れる電流は、第３電極５３の電位により制御できる。第３電極５３の電位は、例えば、第２電極５２の電位を基準とした電位である。第１電極５１は、例えば、ドレイン電極である。第２電極５２は、例えば、ソース電極である。第３電極５３は、ゲート電極である。半導体装置１１０は、例えば、トランジスタである。
第１導電部材６１は、例えば、フィールドプレートとして機能する。第１導電部材６１が設けられることで、電界の集中が抑制できる。これにより、例えば、高い耐圧が得易くなる。
実施形態において、第３半導体領域１３における第１導電形のキャリア濃度は、第１半導体領域１１における第１導電形のキャリア濃度よりも高い。例えば、第３半導体領域１３における第１導電形の不純物濃度は、第１半導体領域１１における第１導電形の不純物濃度よりも高い。第１半導体領域１１は、例えば、ｎ領域またはｎ－領域である。第３半導体領域１３は、例えば、ｎ＋領域である。
図１に示すように、半導体部材１０は、第１導電形の第４半導体領域１４をさらに含んでも良い。第４半導体領域１４は、第１電極５１と第１半導体領域１１との間に設けられる。第４半導体領域１４における第１導電形のキャリア濃度は、第１半導体領域１１における第１導電形のキャリア濃度よりも高い。例えば、第４半導体領域１４における第１導電形の不純物濃度は、第１半導体領域１１における第１導電形の不純物濃度よりも高い。第４半導体領域１４は、例えば、ｎ＋領域である。第４半導体領域１４は、半導体基板でも良い。
図１に示すように、この例では、半導体装置１１０は、第２絶縁部材４２をさらに含む。第２絶縁部材４２は、第３電極５３と第２電極５２との間に設けられる。第２絶縁部材４２は、第３電極５３と第２電極５２とを互いに電気的に絶縁する。
上記のように、実施形態においては、第１比の第２比に対する比は、２．５以上である。これにより、例えば、高い耐圧と、低いオン抵抗と、が得られることが分かった。
以下、半導体装置の特性のシミュレーション結果の例について説明する。シミュレーションのモデルにおいて、第１半導体領域１１における第１導電形の不純物濃度は均一とされる。第１半導体領域１１における第１導電形（例えばｎ形）の不純物濃度が均一であることで、製造が容易であり、実用的である。
図２（ａ）、図２（ｂ）、図３（ａ）、図３（ｂ）、図４（ａ）及び図４（ｂ）は、半導体装置の特性を例示するグラフである。
図２（ａ）及び図２（ｂ）においては、第１半導体領域１１におけるｎ形の不純物濃度Ｃ１は、５．０×１０１６／ｃｍ３である。図３（ａ）及び図３（ｂ）においては、不純物濃度Ｃ１は、４．５×１０１６／ｃｍ３である。図４（ａ）及び図４（ｂ）においては、不純物濃度Ｃ１は、４．０×１０１６／ｃｍ３である。図２（ａ）、図２（ｂ）、図３（ａ）、図３（ｂ）、図４（ａ）及び図４（ｂ）において、横軸は、第１比の第２比に対する比ＲＲ１である。比ＲＲ１は、（Ｌ１／ｄ１）／（Ｌ２／ｄ２）である。図２（ａ）、図３（ａ）及び図４（ａ）の縦軸は、耐圧Ｖｂである。図２（ｂ）、図３（ｂ）及び図４（ｂ）の縦軸は、オン抵抗ＲｏｎＡである。
図２（ａ）に示すように、比ＲＲ１が高いと、高い耐圧Ｖｂが得られる。図２（ｂ）に示すように、比ＲＲ１が高いと、オン抵抗ＲｏｎＡが上昇する。例えば、耐圧Ｖｂに関する基準値Ｓ１として１１０Ｖを採用した場合、比ＲＲ１が２．５以上のときに、基準値Ｓ１以上の耐圧Ｖｂが得られる。例えば、オン抵抗ＲｏｎＡに関する基準値Ｓ２として３０．５ｍΩｍｍ２を採用した場合、比ＲＲ１と関係なく、基準値Ｓ２以下のオン抵抗ＲｏｎＡが得られる。第１半導体領域１１におけるｎ形の不純物濃度Ｃ１が５．０×１０１６／ｃｍ３の場合、例えば、比ＲＲ１は、２．５以上であることが好ましい。
図３（ａ）及び図３（ｂ）に示す例においても、比ＲＲ１が高いと、高い耐圧Ｖｂが得られる。比ＲＲ１が高いと、オン抵抗ＲｏｎＡが上昇する。比ＲＲ１が２．０以上のときに、基準値Ｓ１以上の耐圧Ｖｂが得られる。比ＲＲ１と関係なく、基準値Ｓ２以下のオン抵抗ＲｏｎＡが得られる。第１半導体領域１１におけるｎ形の不純物濃度Ｃ１が４．５×１０１６／ｃｍ３の場合、例えば、比ＲＲ１は、２．０以上であることが好ましい。
図４（ａ）に示すように、不純物濃度Ｃ１が４．０×１０１６／ｃｍ３の場合、比ＲＲ１に実質的に依存せずに高い耐圧Ｖｂが得られる。耐圧Ｖｂの基準値Ｓ１として１１０Ｖを採用した場合、比ＲＲ１が約２．０以上のときに、基準値Ｓ１以上の耐圧Ｖｂが得られる。
図４（ｂ）に示すように、比ＲＲ１が高いと、オン抵抗ＲｏｎＡが上昇する。オン抵抗ＲｏｎＡに関する基準値Ｓ２として３０．５ｍΩｍｍ２を採用した場合、比ＲＲ１と関係なく、基準値Ｓ２以下のオン抵抗ＲｏｎＡが得られる。
実施形態において、比ＲＲ１を２．５以上であることで、高い耐圧Ｖｂと、低いオン抵抗ＲｏｎＡが得られる。実施形態によれば、特性を向上可能な半導体装置が提供できる。
例えば、不純物濃度Ｃ１が４．２×１０１６／ｃｍ３以上の場合、不純物濃度Ｃ１が４．５×１０１６／ｃｍ３以上のときと同様の傾向の特性が得られる。従って、実施形態において、不純物濃度Ｃ１が４．２×１０１６／ｃｍ３以上であることが好ましい。これにより、高い耐圧Ｖｂと、低いオン抵抗ＲｏｎＡと、がより安定して得られる。
実施形態において、不純物濃度Ｃ１が５．６×１０１６／ｃｍ３を超えると、例えば、耐圧が低下し易くなる。実施形態において、不純物濃度Ｃ１は、５．６×１０１６／ｃｍ３以下であることが好ましい。これにより、耐圧の低下が抑制できる。
第１比は、「Ｌ１／ｄ１」である。第１比は、第１部分６１ａで生じる静電容量に対応する値である。第２比は、「Ｌ２／ｄ２」である。第２比は、第２部分６１ｂで生じる静電容量に対応する値である。従って、比ＲＲ１は、第１部分６１ａと第２部分６１ｂとにおける静電容量の比に対応する。
第１導電部材６１において、第１部分６１ａが第１半導体領域１１に最も近い。第１半導体領域１１は、第１半導体領域１１に最も近い第１部分６１ａの下端と対向する領域を含む。比ＲＲ１を制御することで、「下端と対向する領域」における電界を制御できる。比ＲＲ１が高いと、「下端に対向する領域」の電界が、比ＲＲ１が低いときと比べて強くなる。これにより、第１半導体領域１１の電界分布がより均一になる。高い耐圧が得られる。
第１部分６１ａの「下端に対向する領域」において電界が強まる効果は、導電部材の角部に電界が集中しやすいことにより生じる。電界は、角部を形成する第１部分６１ａ及び第２部分６１ｂの静電容量比ＲＲ１に大きく依存する。電界は、例えば、角部から離れた第３部分６１ｃの静電容量には大きく依存しない。このため、実用的に、比ＲＲ１を適切に制御することで、低いオン抵抗ＲｏｎＡを維持しつつ、高い耐圧Ｖｂが得られる。
既に説明したように、第１半導体領域１１における第１導電形の不純物濃度Ｃ１を変化させると、生産性が低下する。実施形態において、第１半導体領域１１における第１導電形の不純物濃度Ｃ１は、実質的に均一で良い。
例えば、図１に示すように、第１部分領域１１ａは、第１位置ｐ１と、第２位置ｐ２と、を含む。第１導電部材６１の第１端部ｅ１から第１位置ｐ１への方向は、第２方向（例えばｘ軸方向）に沿う。第１他端部ｆ１から第２位置ｐ２への方向は、第２方向に沿う。例えば、第１電極５１を基準にした、第１位置ｐ１の高さは、第１電極５１を基準にした第１導電部材６１の上端の高さに対応する。例えば、第１電極５１を基準にした、第２位置ｐ２の高さは、第１電極５１を基準にした第１導電部材６１の下端の高さに対応する。第１位置ｐ１における第１導電形の第１不純物濃度は、第２位置ｐ２における第１導電形の第２不純物濃度と実質的に同じでよい。例えば、第１不純物濃度は、第２不純物濃度の０．８倍以上１．２倍以下である。不純物の濃度が実質的に均一であることで、高い生産性で半導体装置が得られる。このような条件において、不純物濃度Ｃ１は４．２×１０１６／ｃｍ３以上であることが好ましい。比ＲＲ１が２．５以上であることで、高い耐圧と、低いオン抵抗と、が得られる。
実施形態において、比ＲＲ１は、８以下であることが好ましい。比ＲＲ１が過度に高いと、例えば、耐圧が低下し易くなる。比ＲＲ１が８以下であることで、耐圧の低下が抑制できる。
図１に示すように、第３電極５３の第２方向（例えばＸ軸方向）に沿う幅を幅ｗ５３とする。第１導電部材６１の第１部分６１ａの第１幅ｗ１は、第３電極５３の第２方向に沿う幅ｗ５３よりも狭い。
図１に示すように、第３電極５３と第２半導体領域１２との間の第２方向（例えばＸ軸方向）に沿う距離を距離ｄ５３とする。距離ｄ５３は、第３電極５３と第２半導体領域１２との間における第１絶縁部材４１の厚さに対応する。第１距離ｄ１は、距離ｄ５３の１．１倍以上３．２倍以下であることが好ましい。第１距離ｄ１が距離ｄ５３の１．１倍以上であることで、例えば、耐圧が向上し易くなる。第１距離ｄ１が距離ｄ５３の３．２倍以下であることで、例えば、耐圧が向上し易くなる。距離ｄ５３は、例えば、２５ｎｍ以上１００ｎｍ以下である。距離ｄ５３は、例えば、ゲート絶縁膜の厚さに対応する。
１つの例において、第１距離ｄ１は、第２距離ｄ２よりも短い。第１長さＬ１は、第２長さＬ２よりも長い。
１つの例において、第１長さＬ１は、第２長さＬ２の１．１倍以上２．４倍以下である。１つの例において、第１距離ｄ１は、第２距離ｄ２の０．４倍以上０．６倍以下である。
図１に示すように、第１導電部材６１の第１方向（Ｚ軸方向）に沿う長さを長さＬ６１とする。第１長さＬ１は、長さＬ６１の０．１倍以上０．３倍以下であることが好ましい。第１長さＬ１が長さＬ６１の０．１倍以上であることで、例えば、耐圧が向上し易くなる。第１長さＬ１が長さＬ６１の０．３倍以下であることで、例えば、耐圧が向上し易くなる。例えば、第２長さＬ２は、長さＬ６１の０．１倍以上０．２倍以下である。
図１に示すように、第３電極５３は、第２端部ｅ２と第２他端部ｆ２とを含む。第２他端部ｆ２は、第１方向（Ｚ軸方向）において第１導電部材６１と第２端部ｅ２との間にある。第１電極５１と第２他端部ｆ２との間の第１方向に沿う距離は、第１電極５１と第２半導体領域１２との間の第１方向に沿う距離よりも短い。すなわち、第１電極５１を基準にして、第２他端部ｆ２の高さは、第２半導体領域１２の下端の高さよりも低い。第１電極５１と第２端部ｅ２との間の第１方向に沿う距離は、第１電極５１と第３半導体領域１３との間の第１方向に沿う距離よりも長い。すなわち、第１電極５１を基準にして、第２他端部ｆ２の高さは、第３半導体領域１３の下端に高さよりも高い。適正なスイッチング動作が得られる。
図１に示すように、第１端部ｅ１と第３電極５３との間の第１方向（Ｚ軸方向）に沿う距離を距離ｄｆ１とする。第１位置ｐ１と第２半導体領域１２との間の第１方向（Ｚ軸方向）に沿う距離を距離ｄｆ２とする。距離ｄｆ２は、第１端部ｅ１と第２半導体領域１２との間の第１方向に沿う距離に対応する。距離ｄｆ１は、距離ｄｆ２よりも短い。これにより、適正なスイッチング動作が得られる。距離ｄｆ１は、距離ｄｆ２の０．６倍以上０．９５倍以下であることが好ましい。距離ｄｆ１は、距離ｄｆ２の０．６倍以上であることで、例えば、耐圧が向上し易くなる。距離ｄｆ１は、距離ｄｆ２の０．９５倍以下であることで、例えば、オン抵抗ＲｏｎＡが低下し易くなる。
例えば、第１距離ｄ１は、第１端部ｅ１と第２半導体領域１２との間の第１方向に沿う距離（すなわち、距離ｄｆ２）の０．１倍以上０．５倍以下であることが好ましい。
距離ｄｆ１（第１端部ｅ１と第３電極５３との間の第１方向に沿う距離）は、第１距離ｄ１よりも長いことが好ましい。例えば、距離ｄｆ１は、第１距離ｄ１の２倍以上であることが好ましい。以下、距離ｄｆ１と第１距離ｄ１との間の関係の例について説明する。
図５（ａ）及び図５（ｂ）は、半導体装置の特性を例示するグラフである。
図５（ａ）及び図５（ｂ）において、横軸は、距離ｄｆ１の第１距離ｄ１に対する比ＲＦ１である。比ＲＦ１は、ｄｆ１／ｄ１である。図５（ａ）の縦軸は、耐圧Ｖｂである。図５（ｂ）の縦軸は、オン抵抗ＲｏｎＡである。これらの図には、比ＲＲ１は、１．１７の場合と、２．５の場合と、が示されている。
図５（ｂ）に示すように、比ＲＲ１がいずれの場合も、比ＲＦ１が低いと、低いオン抵抗ＲｏｎＡが得られる。同じＲＦ１において、比ＲＲ１が２．５の場合のオン抵抗ＲｏｎＡは、比ＲＲ１が１．１７の場合のオン抵抗ＲｏｎＡと比べてかなり低い。
図５（ａ）に示すように、比ＲＲ１がいずれの場合も、比ＲＦ１が過度に低いと、耐圧Ｖｂが低い。
比ＲＲ１が１．１７の場合は、比ＲＦ１が２未満において、低いオン抵抗ＲｏｎＡと、高い耐圧Ｖｂが得られる。
比ＲＲ１は２．５の場合は、比ＲＦ１が２以上でも、かなり低いオン抵抗ＲｏｎＡと、高い耐圧Ｖｂが得られる。従って、比ＲＲ１は２．５の場合は、比ＲＦ１は２以上でも良い。比ＲＲ１は２．５の場合は、オン抵抗ＲｏｎＡがかなり低いため、比ＲＦ１は５程度でも良い。
実施形態において、距離ｄｆ１（第１端部ｅ１と第３電極５３との間の第１方向に沿う距離）の第１距離ｄ１に対する比ＲＦ１は、２以上であることが好ましい。これにより、高い耐圧Ｖｂと、低いオン抵抗ＲｏｎＡと、が得られる。比ＲＦ１は、５以下であることが好ましい。高い耐圧Ｖｂと、低いオン抵抗ＲｏｎＡと、が得られる。上記のように、この条件は、比ＲＲ１が２．５以上であるときの特別な条件である。
図１に示すように、第３部分６１ｃは、第１方向（Ｚ軸方向）に沿う第３長さＬ３を有する。第３部分６１ｃと第１部分領域１１ａとの間の第２方向（Ｘ軸方向）に沿う距離を第３距離ｄ３とする。第３距離ｄ３に対する第３長さＬ３の比を第３比とする。第３比は、Ｌ３／ｄ３である。既に説明した第２比は、Ｌ２／ｄ２である。実施形態において、第２比の第３比に対する比は、０．２以上１．２以下で良い。上記の比ＲＲ１が２．５以上のときに、第２比の第３比に対する比に大きく依存せずに、高い耐圧Ｖｂと、低いオン抵抗ＲｏｎＡと、が得られる。
例えば、第２比の第３比に対する比は、第１比の第２比に対する比ＲＲ１の０．２５倍以上３倍以下でも良い。既に説明したように、第１半導体領域１１は、第１半導体領域１１に最も近い第１部分領域６１ａの「下端と対向する領域」を含む。「下端に対向する領域」において電界が強まる効果は、角部を形成する第１部分６１ａ及び第２部分６１ｂの静電容量比ＲＲ１に大きく依存する。例えば、第２比の第３比に対する比に大きく依存せずに、高い耐圧Ｖｂと低いオン抵抗ＲｏｎＡとが得られる。
（第２実施形態）
図６は、第２実施形態に係る半導体装置を例示する模式的断面図である。
図６に示すように、実施形態に係る半導体装置１１１においては、第１導電部材６１は、第１～第３部分６１ａ～６１ｃに加えて、さらに別の部分を含む。半導体装置１１１におけるこれ以外の構成は、半導体装置１１０における構成と同様で良い。
例えば、半導体装置１１１において、半導体部材１０は、第４～第７部分６１ｄ～６１ｇを含む。第４部分６１ｄは、第１方向（Ｚ軸方向）において、第１電極５１と第３部分６１ｃとの間にある。第５部分６１ｅは、第１方向において、第１電極５１と第４部分６１ｄとの間にある。第６部分６１ｆは、第１方向において、第１電極５１と第５部分６１ｅとの間にある。第７部分６１ｇは、第１方向において、第１電極５１と第６部分６１ｆとの間にある。
第４部分６１ｄの第２方向（Ｘ軸方向）に沿う第４幅ｗ４は、第３幅ｗ３よりも狭い。 第５部分６１ｅの第２方向に沿う第５幅ｗ５は、第４幅ｗ４よりも狭い。第６部分６１ｆの第２方向に沿う第６幅ｗ６は、第５幅ｗ５よりも狭い。第７部分６１ｇの第２方向に沿う第７幅ｗ７は、第６幅ｗ６よりも狭い。
半導体装置１１０においても、比ＲＲ１は、例えば、２．５以上である。高い耐圧Ｖｂと、低いオン抵抗ＲｏｎＡと、が得られる。
上記の実施形態において、第２半導体領域１２における第２導電形のキャリア濃度は、１．０×１０１７／ｃｍ３以上１．０×１０１８／ｃｍ３以下であることが好ましい。第３半導体領域１３における第１導電形のキャリア濃度は１．０×１０１８／ｃｍ３以上１．０×１０２０／ｃｍ３以下であることが好ましい。第４半導体領域１４における第１導電形のキャリア濃度は、１．０×１０１８／ｃｍ３以上１．０×１０２０／ｃｍ３以下であることが好ましい。半導体領域における不純物の濃度は、その半導体領域におけるキャリア濃度と、実質的に同じで良い。
半導体部材は、例えば、シリコンを含む。半導体部材は、例えば、化合物半導体などを含んでも良い。第１電極５１は、例えば、アルミニウム、チタン、ニッケル、及び、金よりなる群から選択された少なくとも１つを含む。第２電極５２は、例えば、アルミニウム、チタン、ニッケル、及び、金よりなる群から選択された少なくとも１つを含む。第３電極５３、及び、第１導電部材６１は、例えば、導電性のシリコン、または、ポリシリコンを含む。第１絶縁部材４１及び第２絶縁部材４２は、例えば、酸化シリコン、窒化シリコン、及び、酸窒化シリコンよりなる群から選択された少なくとも１つを含む。
実施形態において、半導体領域の形状などに関する情報は、例えば、電子顕微鏡観察などにより得られる。半導体領域における不純物濃度に関する情報は、例えば、ＥＤＸ（Energy Dispersive X-ray Spectroscopy）、または、ＳＩＭＳ（Secondary Ion Mass Spectrometry）などにより得られる。半導体領域におけるキャリア濃度に関する情報は、例えば、ＳＣＭ（Scanning Capacitance Microscopy）などにより得られる。
実施形態によれば、特性を向上可能な半導体装置を提供できる。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる、半導体部材、半導体領域、導電部材、電極及び絶縁部材などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…半導体部材、 １１～１４…第１～第４半導体領域、 １１ａ、１１ｂ…第１、第２部分領域、 ４１、４２…第１、第２絶縁部材、 ４１ｇ、４１ｈ…一部、 ５１～５３…第１～第３電極、 ５２Ｃ、５２Ｌ…接続部材、 ５２Ｔ…端子、 ６１…第１導電部材、 ６１Ｃ…接続部材、 ６１Ｔ…端子、 ６１ａ～６１ｇ…第１～第７部分、 １１０、１１１…半導体装置、 Ｃ１…不純物濃度、 Ｌ１～Ｌ３…第１～第３長さ、 Ｌ６１…長さ、 ＲＦ１、ＲＲ１…比、 ＲｏｎＡ…オン抵抗、 Ｓ１、Ｓ２…基準値、 Ｖｂ…耐圧、 ｄ１～ｄ３…第１～第３距離、 ｄ５３…距離、 ｄｆ１、ｄｆ２…距離、 ｅ１、ｅ２…第１、第２端部、 ｆ１、ｆ２…第１、第２他端部、 ｐ１、ｐ２…第１、第２位置、 ｗ１～ｗ７…第１～第７幅、 ｗ５３…幅

Claims (20)

  1. 第１電極と、
    第２電極であって、前記第１電極から前記第２電極への方向は、第１方向に沿う、前記第２電極と、
    半導体部材であって、前記半導体部材は、第１導電形の第１半導体領域と、第２導電形の第２半導体領域と、前記第１導電形の第３半導体領域と、を含み、前記第１半導体領域は、第１部分領域と第２部分領域と、を含み、前記第２半導体領域は、前記第１方向において前記第１部分領域と前記第３半導体領域との間にあり、前記第１半導体領域は前記第１電極と電気的に接続され、前記第３半導体領域は前記第２電極と電気的に接続された、前記半導体部材と、
    第３電極であって、前記第３電極の一部から前記第２半導体領域への第２方向は、前記第１方向と交差し、前記第２部分領域から前記第３電極への方向は前記第１方向に沿う、前記第３電極と、
    前記第２部分領域と前記第３電極との間に設けられた第１導電部材であって、前記第１導電部材は、前記第２電極と電気的に接続された、または、前記第１導電部材は、前記第２電極と電気的に接続されることが可能であり、前記第１導電部材から前記第１部分領域への方向は、前記第２方向に沿い、前記第１導電部材は、第１端部と第１他端部とを含み、前記第１端部は、前記第１他端部と前記第３電極との間にあり、前記第１導電部材は、第１部分と第２部分と第３部分とを含み、前記第２部分は、前記第３部分と前記第３電極との間にあり、前記第１部分は、前記第２部分と前記第３電極との間にあり、前記第１部分は、前記第１端部を含み、前記第２部分は、前記第１部分及び前記第３部分と接し、前記第１部分の前記第２方向に沿う第１幅は、前記第３部分の前記第２方向に沿う第３幅よりも広く、前記第２部分の前記第２方向に沿う第２幅は、前記第１幅と前記第３幅との間であり、前記第１部分は、前記第１方向に沿う第１長さを有し、前記第２部分は、前記第１方向に沿う第２長さを有し、第１比の第２比に対する比は、２．５以上であり、前記第１比は、前記第１部分と前記第１部分領域との間の前記第２方向に沿う第１距離に対する前記第１長さの比であり、前記第２比は、前記第２部分と前記第１部分領域との間の前記第２方向に沿う第２距離に対する前記第２長さの比である、前記第１導電部材と、
    第１絶縁部材であって、前記第１絶縁部材の少なくとも一部は、前記第３電極と前記半導体部材との間、前記第１導電部材と前記半導体部材との間、及び、前記第１導電部材と前記第３電極との間にある、前記第１絶縁部材と、
    を備え、
    前記第１部分領域は、第１位置と、第２位置とを含み、
    前記第１端部から前記第１位置への方向は、前記第２方向に沿い、
    前記第１他端部から前記第２位置への方向は、前記第２方向に沿い、
    前記第１位置における前記第１導電形の第１不純物濃度は、前記第２位置における前記第１導電形の第２不純物濃度の０．８倍以上１．２倍以下であり、
    前記第１不純物濃度は、４．２×１０ １６ ／ｃｍ ３ 以上５．６×１０ １６ ／ｃｍ ３ 以下である、半導体装置。
  2. 前記第１比の前記第２比に対する前記比は、８以下である、請求項１記載の半導体装置。
  3. 前記第１幅は、前記第３電極の前記第２方向に沿う幅よりも狭い、請求項１または２に記載の半導体装置。
  4. 前記第１長さは、前記第１導電部材の前記第１方向に沿う長さの０．１倍以上０．３倍以下である、請求項１～３のいずれか１つに記載の半導体装置。
  5. 第１電極と、
    第２電極であって、前記第１電極から前記第２電極への方向は、第１方向に沿う、前記第２電極と、
    半導体部材であって、前記半導体部材は、第１導電形の第１半導体領域と、第２導電形の第２半導体領域と、前記第１導電形の第３半導体領域と、を含み、前記第１半導体領域は、第１部分領域と第２部分領域と、を含み、前記第２半導体領域は、前記第１方向において前記第１部分領域と前記第３半導体領域との間にあり、前記第１半導体領域は前記第１電極と電気的に接続され、前記第３半導体領域は前記第２電極と電気的に接続された、前記半導体部材と、
    第３電極であって、前記第３電極の一部から前記第２半導体領域への第２方向は、前記第１方向と交差し、前記第２部分領域から前記第３電極への方向は前記第１方向に沿う、前記第３電極と、
    前記第２部分領域と前記第３電極との間に設けられた第１導電部材であって、前記第１導電部材は、前記第２電極と電気的に接続された、または、前記第１導電部材は、前記第２電極と電気的に接続されることが可能であり、前記第１導電部材から前記第１部分領域への方向は、前記第２方向に沿い、前記第１導電部材は、第１端部と第１他端部とを含み、前記第１端部は、前記第１他端部と前記第３電極との間にあり、前記第１導電部材は、第１部分と第２部分と第３部分とを含み、前記第２部分は、前記第３部分と前記第３電極との間にあり、前記第１部分は、前記第２部分と前記第３電極との間にあり、前記第１部分は、前記第１端部を含み、前記第２部分は、前記第１部分及び前記第３部分と接し、前記第１部分の前記第２方向に沿う第１幅は、前記第３部分の前記第２方向に沿う第３幅よりも広く、前記第２部分の前記第２方向に沿う第２幅は、前記第１幅と前記第３幅との間であり、前記第１部分は、前記第１方向に沿う第１長さを有し、前記第２部分は、前記第１方向に沿う第２長さを有し、第１比の第２比に対する比は、２．５以上であり、前記第１比は、前記第１部分と前記第１部分領域との間の前記第２方向に沿う第１距離に対する前記第１長さの比であり、前記第２比は、前記第２部分と前記第１部分領域との間の前記第２方向に沿う第２距離に対する前記第２長さの比である、前記第１導電部材と、
    第１絶縁部材であって、前記第１絶縁部材の少なくとも一部は、前記第３電極と前記半導体部材との間、前記第１導電部材と前記半導体部材との間、及び、前記第１導電部材と前記第３電極との間にある、前記第１絶縁部材と、
    を備え、
    前記第１長さは、前記第１導電部材の前記第１方向に沿う長さの０．１倍以上０．３倍以下である、半導体装置。
  6. 前記第２長さは、前記第１導電部材の前記第１方向に沿う前記長さの０．１倍以上０．２倍以下である、請求項４または５に記載の半導体装置。
  7. 前記第１距離は、前記第２距離よりも短く、
    前記第１長さは、前記第２長さよりも長い、請求項１～６のいずれか１つに記載の半導体装置。
  8. 第１電極と、
    第２電極であって、前記第１電極から前記第２電極への方向は、第１方向に沿う、前記第２電極と、
    半導体部材であって、前記半導体部材は、第１導電形の第１半導体領域と、第２導電形の第２半導体領域と、前記第１導電形の第３半導体領域と、を含み、前記第１半導体領域は、第１部分領域と第２部分領域と、を含み、前記第２半導体領域は、前記第１方向において前記第１部分領域と前記第３半導体領域との間にあり、前記第１半導体領域は前記第１電極と電気的に接続され、前記第３半導体領域は前記第２電極と電気的に接続された、前記半導体部材と、
    第３電極であって、前記第３電極の一部から前記第２半導体領域への第２方向は、前記第１方向と交差し、前記第２部分領域から前記第３電極への方向は前記第１方向に沿う、前記第３電極と、
    前記第２部分領域と前記第３電極との間に設けられた第１導電部材であって、前記第１導電部材は、前記第２電極と電気的に接続された、または、前記第１導電部材は、前記第２電極と電気的に接続されることが可能であり、前記第１導電部材から前記第１部分領域への方向は、前記第２方向に沿い、前記第１導電部材は、第１端部と第１他端部とを含み、前記第１端部は、前記第１他端部と前記第３電極との間にあり、前記第１導電部材は、第１部分と第２部分と第３部分とを含み、前記第２部分は、前記第３部分と前記第３電極との間にあり、前記第１部分は、前記第２部分と前記第３電極との間にあり、前記第１部分は、前記第１端部を含み、前記第２部分は、前記第１部分及び前記第３部分と接し、前記第１部分の前記第２方向に沿う第１幅は、前記第３部分の前記第２方向に沿う第３幅よりも広く、前記第２部分の前記第２方向に沿う第２幅は、前記第１幅と前記第３幅との間であり、前記第１部分は、前記第１方向に沿う第１長さを有し、前記第２部分は、前記第１方向に沿う第２長さを有し、第１比の第２比に対する比は、２．５以上であり、前記第１比は、前記第１部分と前記第１部分領域との間の前記第２方向に沿う第１距離に対する前記第１長さの比であり、前記第２比は、前記第２部分と前記第１部分領域との間の前記第２方向に沿う第２距離に対する前記第２長さの比である、前記第１導電部材と、
    第１絶縁部材であって、前記第１絶縁部材の少なくとも一部は、前記第３電極と前記半導体部材との間、前記第１導電部材と前記半導体部材との間、及び、前記第１導電部材と前記第３電極との間にある、前記第１絶縁部材と、
    を備え、
    前記第１距離は、前記第２距離よりも短く、
    前記第１長さは、前記第２長さよりも長い、半導体装置。
  9. 前記第１距離は、前記第３電極と前記第２半導体領域との間の前記第２方向に沿う距離の１．１倍以上３．２倍以下である、請求項１～８のいずれか１つに記載の半導体装置。
  10. 第１電極と、
    第２電極であって、前記第１電極から前記第２電極への方向は、第１方向に沿う、前記第２電極と、
    半導体部材であって、前記半導体部材は、第１導電形の第１半導体領域と、第２導電形の第２半導体領域と、前記第１導電形の第３半導体領域と、を含み、前記第１半導体領域は、第１部分領域と第２部分領域と、を含み、前記第２半導体領域は、前記第１方向において前記第１部分領域と前記第３半導体領域との間にあり、前記第１半導体領域は前記第１電極と電気的に接続され、前記第３半導体領域は前記第２電極と電気的に接続された、前記半導体部材と、
    第３電極であって、前記第３電極の一部から前記第２半導体領域への第２方向は、前記第１方向と交差し、前記第２部分領域から前記第３電極への方向は前記第１方向に沿う、前記第３電極と、
    前記第２部分領域と前記第３電極との間に設けられた第１導電部材であって、前記第１導電部材は、前記第２電極と電気的に接続された、または、前記第１導電部材は、前記第２電極と電気的に接続されることが可能であり、前記第１導電部材から前記第１部分領域への方向は、前記第２方向に沿い、前記第１導電部材は、第１端部と第１他端部とを含み、前記第１端部は、前記第１他端部と前記第３電極との間にあり、前記第１導電部材は、第１部分と第２部分と第３部分とを含み、前記第２部分は、前記第３部分と前記第３電極との間にあり、前記第１部分は、前記第２部分と前記第３電極との間にあり、前記第１部分は、前記第１端部を含み、前記第２部分は、前記第１部分及び前記第３部分と接し、前記第１部分の前記第２方向に沿う第１幅は、前記第３部分の前記第２方向に沿う第３幅よりも広く、前記第２部分の前記第２方向に沿う第２幅は、前記第１幅と前記第３幅との間であり、前記第１部分は、前記第１方向に沿う第１長さを有し、前記第２部分は、前記第１方向に沿う第２長さを有し、第１比の第２比に対する比は、２．５以上であり、前記第１比は、前記第１部分と前記第１部分領域との間の前記第２方向に沿う第１距離に対する前記第１長さの比であり、前記第２比は、前記第２部分と前記第１部分領域との間の前記第２方向に沿う第２距離に対する前記第２長さの比である、前記第１導電部材と、
    第１絶縁部材であって、前記第１絶縁部材の少なくとも一部は、前記第３電極と前記半導体部材との間、前記第１導電部材と前記半導体部材との間、及び、前記第１導電部材と前記第３電極との間にある、前記第１絶縁部材と、
    を備え、
    前記第１端部と前記第３電極との間の前記第１方向に沿う距離の、前記第１距離に対する比は、２以上である、半導体装置。
  11. 第１電極と、
    第２電極であって、前記第１電極から前記第２電極への方向は、第１方向に沿う、前記第２電極と、
    半導体部材であって、前記半導体部材は、第１導電形の第１半導体領域と、第２導電形の第２半導体領域と、前記第１導電形の第３半導体領域と、を含み、前記第１半導体領域は、第１部分領域と第２部分領域と、を含み、前記第２半導体領域は、前記第１方向において前記第１部分領域と前記第３半導体領域との間にあり、前記第１半導体領域は前記第１電極と電気的に接続され、前記第３半導体領域は前記第２電極と電気的に接続された、前記半導体部材と、
    第３電極であって、前記第３電極の一部から前記第２半導体領域への第２方向は、前記第１方向と交差し、前記第２部分領域から前記第３電極への方向は前記第１方向に沿う、前記第３電極と、
    前記第２部分領域と前記第３電極との間に設けられた第１導電部材であって、前記第１導電部材は、前記第２電極と電気的に接続された、または、前記第１導電部材は、前記第２電極と電気的に接続されることが可能であり、前記第１導電部材から前記第１部分領域への方向は、前記第２方向に沿い、前記第１導電部材は、第１端部と第１他端部とを含み、前記第１端部は、前記第１他端部と前記第３電極との間にあり、前記第１導電部材は、第１部分と第２部分と第３部分とを含み、前記第２部分は、前記第３部分と前記第３電極との間にあり、前記第１部分は、前記第２部分と前記第３電極との間にあり、前記第１部分は、前記第１端部を含み、前記第２部分は、前記第１部分及び前記第３部分と接し、前記第１部分の前記第２方向に沿う第１幅は、前記第３部分の前記第２方向に沿う第３幅よりも広く、前記第２部分の前記第２方向に沿う第２幅は、前記第１幅と前記第３幅との間であり、前記第１部分は、前記第１方向に沿う第１長さを有し、前記第２部分は、前記第１方向に沿う第２長さを有し、第１比の第２比に対する比は、２．５以上であり、前記第１比は、前記第１部分と前記第１部分領域との間の前記第２方向に沿う第１距離に対する前記第１長さの比であり、前記第２比は、前記第２部分と前記第１部分領域との間の前記第２方向に沿う第２距離に対する前記第２長さの比である、前記第１導電部材と、
    第１絶縁部材であって、前記第１絶縁部材の少なくとも一部は、前記第３電極と前記半導体部材との間、前記第１導電部材と前記半導体部材との間、及び、前記第１導電部材と前記第３電極との間にある、前記第１絶縁部材と、
    を備え、
    前記第１部分領域は、第１位置と、第２位置とを含み、
    前記第１端部から前記第１位置への方向は、前記第２方向に沿い、
    前記第１他端部から前記第２位置への方向は、前記第２方向に沿い、
    前記第１端部と前記第３電極との間の前記第１方向に沿う距離は、前記第１位置と前記第２半導体領域との間の前記第１方向に沿う距離よりも短い、半導体装置。
  12. 第１電極と、
    第２電極であって、前記第１電極から前記第２電極への方向は、第１方向に沿う、前記第２電極と、
    半導体部材であって、前記半導体部材は、第１導電形の第１半導体領域と、第２導電形の第２半導体領域と、前記第１導電形の第３半導体領域と、を含み、前記第１半導体領域は、第１部分領域と第２部分領域と、を含み、前記第２半導体領域は、前記第１方向において前記第１部分領域と前記第３半導体領域との間にあり、前記第１半導体領域は前記第１電極と電気的に接続され、前記第３半導体領域は前記第２電極と電気的に接続された、前記半導体部材と、
    第３電極であって、前記第３電極の一部から前記第２半導体領域への第２方向は、前記第１方向と交差し、前記第２部分領域から前記第３電極への方向は前記第１方向に沿う、前記第３電極と、
    前記第２部分領域と前記第３電極との間に設けられた第１導電部材であって、前記第１導電部材は、前記第２電極と電気的に接続された、または、前記第１導電部材は、前記第２電極と電気的に接続されることが可能であり、前記第１導電部材から前記第１部分領域への方向は、前記第２方向に沿い、前記第１導電部材は、第１端部と第１他端部とを含み、前記第１端部は、前記第１他端部と前記第３電極との間にあり、前記第１導電部材は、第１部分と第２部分と第３部分とを含み、前記第２部分は、前記第３部分と前記第３電極との間にあり、前記第１部分は、前記第２部分と前記第３電極との間にあり、前記第１部分は、前記第１端部を含み、前記第２部分は、前記第１部分及び前記第３部分と接し、前記第１部分の前記第２方向に沿う第１幅は、前記第３部分の前記第２方向に沿う第３幅よりも広く、前記第２部分の前記第２方向に沿う第２幅は、前記第１幅と前記第３幅との間であり、前記第１部分は、前記第１方向に沿う第１長さを有し、前記第２部分は、前記第１方向に沿う第２長さを有し、第１比の第２比に対する比は、２．５以上であり、前記第１比は、前記第１部分と前記第１部分領域との間の前記第２方向に沿う第１距離に対する前記第１長さの比であり、前記第２比は、前記第２部分と前記第１部分領域との間の前記第２方向に沿う第２距離に対する前記第２長さの比である、前記第１導電部材と、
    第１絶縁部材であって、前記第１絶縁部材の少なくとも一部は、前記第３電極と前記半導体部材との間、前記第１導電部材と前記半導体部材との間、及び、前記第１導電部材と前記第３電極との間にある、前記第１絶縁部材と、
    を備え、
    前記第１距離は、前記第１端部と前記第２半導体領域との間の前記第１方向に沿う距離の０．１倍以上０．５倍以下である、半導体装置。
  13. 前記第３電極は、第２端部と第２他端部とを含み、
    前記第２他端部は、前記第１方向において前記第１導電部材と前記第２端部との間にあり、
    前記第１電極と前記第２他端部との間の前記第１方向に沿う距離は、前記第１電極と前記第２半導体領域との間の前記第１方向に沿う距離よりも短く、
    前記第１電極と前記第２端部との間の前記第１方向に沿う距離は、前記第１電極と前記第３半導体領域との間の前記第１方向に沿う距離よりも長い、請求項１～１２のいずれか１つに記載の半導体装置。
  14. 前記第１長さは、前記第２長さの１．１倍以上２．４倍以下である、請求項１～１３のいずれか１つに記載の半導体装置。
  15. 第１電極と、
    第２電極であって、前記第１電極から前記第２電極への方向は、第１方向に沿う、前記第２電極と、
    半導体部材であって、前記半導体部材は、第１導電形の第１半導体領域と、第２導電形の第２半導体領域と、前記第１導電形の第３半導体領域と、を含み、前記第１半導体領域は、第１部分領域と第２部分領域と、を含み、前記第２半導体領域は、前記第１方向において前記第１部分領域と前記第３半導体領域との間にあり、前記第１半導体領域は前記第１電極と電気的に接続され、前記第３半導体領域は前記第２電極と電気的に接続された、前記半導体部材と、
    第３電極であって、前記第３電極の一部から前記第２半導体領域への第２方向は、前記第１方向と交差し、前記第２部分領域から前記第３電極への方向は前記第１方向に沿う、前記第３電極と、
    前記第２部分領域と前記第３電極との間に設けられた第１導電部材であって、前記第１導電部材は、前記第２電極と電気的に接続された、または、前記第１導電部材は、前記第２電極と電気的に接続されることが可能であり、前記第１導電部材から前記第１部分領域への方向は、前記第２方向に沿い、前記第１導電部材は、第１端部と第１他端部とを含み、前記第１端部は、前記第１他端部と前記第３電極との間にあり、前記第１導電部材は、第１部分と第２部分と第３部分とを含み、前記第２部分は、前記第３部分と前記第３電極との間にあり、前記第１部分は、前記第２部分と前記第３電極との間にあり、前記第１部分は、前記第１端部を含み、前記第２部分は、前記第１部分及び前記第３部分と接し、前記第１部分の前記第２方向に沿う第１幅は、前記第３部分の前記第２方向に沿う第３幅よりも広く、前記第２部分の前記第２方向に沿う第２幅は、前記第１幅と前記第３幅との間であり、前記第１部分は、前記第１方向に沿う第１長さを有し、前記第２部分は、前記第１方向に沿う第２長さを有し、第１比の第２比に対する比は、２．５以上であり、前記第１比は、前記第１部分と前記第１部分領域との間の前記第２方向に沿う第１距離に対する前記第１長さの比であり、前記第２比は、前記第２部分と前記第１部分領域との間の前記第２方向に沿う第２距離に対する前記第２長さの比である、前記第１導電部材と、
    第１絶縁部材であって、前記第１絶縁部材の少なくとも一部は、前記第３電極と前記半導体部材との間、前記第１導電部材と前記半導体部材との間、及び、前記第１導電部材と前記第３電極との間にある、前記第１絶縁部材と、
    を備え、
    前記第１距離は、前記第２距離の０．４倍以上０．６倍以下である、半導体装置。
  16. 前記第３部分は、前記第１方向に沿う第３長さを有し、
    前記第２比の第３比に対する比は、０．２以上であり、
    前記第３比は、前記第３部分と前記第１部分領域との間の前記第２方向に沿う第３距離に対する前記第３長さの比である、請求項１～１５のいずれか１つに記載の半導体装置。
  17. 前記第２比の前記第３比に対する前記比は、前記第１比の前記第２比に対する前記比の０．２５倍以上３倍以下である、請求項１６に記載の半導体装置。
  18. 前記第３半導体領域における前記第１導電形のキャリア濃度は、前記第１半導体領域における前記第１導電形のキャリア濃度よりも高い、請求項１～１７のいずれか１つに記載の半導体装置。
  19. 前記半導体部材は、前記第１導電形の第４半導体領域をさらに含み、
    前記第４半導体領域は、前記第１電極と前記第１半導体領域との間に設けられ、
    前記第４半導体領域における前記第１導電形のキャリア濃度は、前記第１半導体領域における前記第１導電形の前記キャリア濃度よりも高い、請求項１８記載の半導体装置。
  20. 前記第１導電部材は、第４部分をさらに含み、
    前記第４部分は、前記第１方向において前記第１電極と前記第３部分との間にあり、
    前記第４部分の前記第２方向に沿う第４幅は、前記第３幅よりも狭い、請求項１～１９のいずれか１つに記載の半導体装置。
JP2020183591A 2020-11-02 2020-11-02 半導体装置 Active JP7492438B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020183591A JP7492438B2 (ja) 2020-11-02 2020-11-02 半導体装置
US17/395,910 US12027618B2 (en) 2020-11-02 2021-08-06 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020183591A JP7492438B2 (ja) 2020-11-02 2020-11-02 半導体装置

Publications (2)

Publication Number Publication Date
JP2022073544A JP2022073544A (ja) 2022-05-17
JP7492438B2 true JP7492438B2 (ja) 2024-05-29

Family

ID=81380452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020183591A Active JP7492438B2 (ja) 2020-11-02 2020-11-02 半導体装置

Country Status (2)

Country Link
US (1) US12027618B2 (ja)
JP (1) JP7492438B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022181754A (ja) * 2021-05-27 2022-12-08 株式会社東芝 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015529017A (ja) 2012-07-25 2015-10-01 パワー・インテグレーションズ・インコーポレーテッド テーパ付けされた酸化物の堆積／エッチング
JP2016072482A (ja) 2014-09-30 2016-05-09 株式会社東芝 半導体装置およびその製造方法
US20170012118A1 (en) 2015-07-08 2017-01-12 Vishay-Siliconix Semiconductor device with non-uniform trench oxide layer
JP2019054071A (ja) 2017-09-14 2019-04-04 株式会社東芝 半導体装置
US20190334000A1 (en) 2018-04-25 2019-10-31 Infineon Technologies Ag Transistor Component

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9543389B2 (en) * 2013-12-11 2017-01-10 Infineon Technologies Ag Semiconductor device with recombination region
JP6840611B2 (ja) 2017-04-21 2021-03-10 株式会社東芝 半導体装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015529017A (ja) 2012-07-25 2015-10-01 パワー・インテグレーションズ・インコーポレーテッド テーパ付けされた酸化物の堆積／エッチング
JP2016072482A (ja) 2014-09-30 2016-05-09 株式会社東芝 半導体装置およびその製造方法
US20170012118A1 (en) 2015-07-08 2017-01-12 Vishay-Siliconix Semiconductor device with non-uniform trench oxide layer
JP2019054071A (ja) 2017-09-14 2019-04-04 株式会社東芝 半導体装置
US20190334000A1 (en) 2018-04-25 2019-10-31 Infineon Technologies Ag Transistor Component

Also Published As

Publication number Publication date
JP2022073544A (ja) 2022-05-17
US12027618B2 (en) 2024-07-02
US20220140133A1 (en) 2022-05-05

Similar Documents

Publication Publication Date Title
US10177251B2 (en) Semiconductor device, inverter circuit, drive device, vehicle, and elevator
US20160218101A1 (en) Semiconductor device
US20190088769A1 (en) Semiconductor device
JPH09246552A (ja) 重畳されたフィールドプレート構造を有する電力半導体装置およびその製造方法
US9660071B2 (en) Semiconductor device
JP6640691B2 (ja) 半導体装置及びその製造方法
US10770549B2 (en) Semiconductor device, inverter circuit, driving device, vehicle, and elevator
JP7492438B2 (ja) 半導体装置
US20180277667A1 (en) Semiconductor device
CN111092114A (zh) 半导体装置及半导体装置的制造方法
US20180277625A1 (en) Semiconductor device
JP6847887B2 (ja) 半導体装置
US20230090314A1 (en) Semiconductor device
JP7278913B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP2023043340A (ja) 半導体装置
JP6782213B2 (ja) 半導体装置
JP6678615B2 (ja) 半導体装置
JP6258561B1 (ja) 半導体装置
US20220231135A1 (en) Semiconductor device
WO2011086721A1 (ja) 半導体装置
US20230253485A1 (en) Semiconductor device
US11784246B2 (en) Semiconductor device and semiconductor module
US20230197810A1 (en) Semiconductor device and method for manufacturing the same
JP2023045165A (ja) 半導体装置
US20230006057A1 (en) Semiconductor device and semiconductor module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230214

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240517

R150 Certificate of patent or registration of utility model

Ref document number: 7492438

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150