JP6458994B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6458994B2 JP6458994B2 JP2015070369A JP2015070369A JP6458994B2 JP 6458994 B2 JP6458994 B2 JP 6458994B2 JP 2015070369 A JP2015070369 A JP 2015070369A JP 2015070369 A JP2015070369 A JP 2015070369A JP 6458994 B2 JP6458994 B2 JP 6458994B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- region
- groove
- semiconductor device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 104
- 239000000758 substrate Substances 0.000 claims description 45
- 238000009751 slip forming Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 36
- 230000015556 catabolic process Effects 0.000 description 15
- 239000011229 interlayer Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Description
また、特許文献1の図3の構造を半導体装置の一方の端側と半導体装置の他方の端側に活性領域を並べて配置した場合、活性領域内の耐圧と活性領域間の耐圧とのバランスが崩れてしまい、半導体装置の耐圧が低下してしまう問題もある。
本発明の半導体装置は、第1導電型の第1半導体領域と、第1半導体領域上に配置された第2導電型の第2半導体領域と、第2半導体領域上に配置された第1導電型の第3半導体領域と、を含む半導体基板と、第3半導体領域から第2半導体領域を貫通して第1半導体領域に達する溝と、溝の側面に絶縁膜を介して配置された制御電極と、溝内に制御電極と絶縁されて配置された補助電極とを含む活性領域を備え、平面視において、溝の延伸する方向に複数の活性領域を含み、溝は活性領域間にも延びており、前記活性領域間の前記溝内において前記制御電極は有しておらず前記補助電極を有することを特徴とする。
また、ゲート電極60が溝100内に設けられている。しかし、半導体基板2の端部2a、2bで挟まれた半導体基板2の中央側の引揚げ領域内の溝100において、ゲート電極60は設けられておらず、半導体基板2の一方の端部2a側のゲート電極60と他方の端部2b側のゲート電極60は分断されている。つまり、引揚げ領域内はMOSFETとして動作しない領域であり、図2のように平面的に見て、引揚げ領域を挟むように半導体基板2の一方の端部2a側と半導体基板2の他方の端部2b側にMOSFETとして機能する活性領域が形成されている。
なお、図2で示すように、ゲート電極60はn+層40よりも引き揚げ領域側まで延びており、ゲート電極60はn+層40よりも半導体基板2の端部2a、2b側まで延びていることが望ましい。
また、活性領域間の溝100内にゲート電極60を形成していないので、ゲート容量の増加を抑制することもできる。
活性領域の耐圧と活性領域間の耐圧のバランスを崩さないように、溝100は、活性領域内と第1の上部電極300の直下において同じ幅と間隔とすることが望ましい。
図2において、半導体基板2の一方の端部と他方の端部との間に挟まれた中央側には、溝100と交差し、溝100から隣り合う溝100の方向へと複数の溝100上にわたって延伸する第1の上部電極(バスライン)200が配置されている。第1の上部電極200はソース電極90と電気的に接続している。第1の上部電極200の各々は前述のソース電極90と電気的に接続しているが、図2で示すように第1の上部電極200とソース電極90とが一体化されても良い。
特に補助電極50の延伸方向に沿って切断した断面である図4の半導体装置1の断面によれば、引揚げ領域内において補助電極50が第1の上部電極200と接続している。
図2の半導体装置1の平面図で示すように、第1の上部電極200から離間し、第1の上部電極200を挟むように、半導体基板2の一方の端部2a側の領域と半導体基板2の他方の端部2b側の領域のそれぞれには、第2の上部電極300が配置されている。半導体装置1によれば、半導体基板2の一方の端部2a側の領域と半導体基板2の他方の端部2b側の領域のそれぞれに第2の上部電極300が配置され、第2の上部電極300の各々がそれに対応する半導体基板2の一方の端部2a側と半導体基板2の他方の端部2b側の活性領域内のゲート電極60と接続している。これにより、溝100内に設けられたゲート電極60の長さが短くなり、ゲート抵抗を低減することができる。その結果、半導体基板の面内で不均一な動作を抑制することができる。
また、図2及び図6の半導体装置1の断面図で示すように、第2の上部電極300の一端(図6の右側の端)は接続溝101上には達していない。図6は溝100内のゲート電極60に沿って切断した断面のため、p−層30は断面図上では見えないが、説明のためにp−層30の下面(p−層30におけるn−層20とのpn界面)を波線で示している。p−層30の下面はゲート電極60の端よりも半導体基板2の中央側で終わっており、第2の上部電極300の一端(図6の右側の端)の下はp−層30が無い。よって、第2の上部電極300の一端を接続溝101まで延伸させないようにすることで、ゲート・ドレイン間容量Cgdを低減することができる。
また、上記においては、半導体装置がトレンチゲート型のパワーMOSFETであるものとしたが、IGBT等のトレンチゲート型の素子においても同様の構造を用いることができる。すなわち、半導体基板の表面において溝が形成され、その溝内にゲート電極とゲート電極と絶縁した補助電極が設けられ、半導体基板の表面側に形成された第1の主電極と裏面側に形成された第2の主電極との間に流れる動作電流がゲート電極に印加された電圧によってスイッチング制御される半導体装置であれば、同様の構造を採用することができ、同様の効果を奏することは明らかである。
また、上記の構成は、いずれもnチャネル型の素子であったが、導電型(p型、n型)を逆転させ、pチャネル型の素子を同様に得ることができることは明らかである。この場合、図1に示されたアクセプタ濃度は、p−層23に対応するn−層におけるドナー濃度となる。また、半導体基板、ゲート電極等を構成する材料によらずに、上記の構造、製造方法を実現することができ、同様の効果を奏することも明らかである。
2 半導体基板
10 N+層
20 n−層
30 p―層
40 n+層
50 補助電極
60 ゲート電極
70 層間絶縁膜
80 ソース電極(第1の主電極)
90 ドレイン電極(第2の主電極)
100 溝
101 接続溝
200 第2の上部電極
300 第1の上部電極
Claims (7)
- 第1導電型の第1半導体領域と、
前記第1半導体領域上に配置された第2導電型の第2半導体領域と、
前記第2半導体領域上に配置された第1導電型の第3半導体領域と、
を含む半導体基板と、
前記第3半導体領域から前記第2半導体領域を貫通して前記第1半導体領域に達する溝と、
前記溝の側面に絶縁膜を介して配置された制御電極と、
前記溝内に前記制御電極と絶縁されて配置された補助電極と、
を含む活性領域を備え、
平面視において、前記溝の延伸する方向に複数の前記活性領域を含み、
前記溝は活性領域間にも延びており、
前記活性領域間の前記溝内において前記制御電極は有しておらず前記補助電極を有することを特徴とする半導体装置。 - 前記活性領域間における前記補助電極の幅は前記活性領域内における前記補助電極の幅より広いことを特徴とする請求項1の半導体装置。
- 前記半導体基板上に前記第3半導体領域と電気的に接続する第1の電極を備え、
前記活性領域間において、前記補助電極は前記第1の電極と電気的に接続していることを特徴とする請求項1または2の半導体装置。 - 前記半導体基板の端部側の前記半導体基板上に上部電極を備え、
前記上部電極は前記制御電極と接続することを特徴とする請求項1〜3のいずれか1項に記載の半導体装置。 - 前記活性領域間において、
前記溝内の前記制御電極は分断され、
且つ前記補助電極は前記活性領域内の前記補助電極を接続するように、前記溝内に連続して形成されていることを特徴とする請求項1〜4のいずれか1項に記載の半導体装置。 - 隣り合う前記溝の端部は接続溝で接続されており、
隣り合う前記溝内の前記補助電極は前記接続溝内の補助電極を介して接続していることを特徴とする請求項1〜5のいずれか1項に記載の半導体装置。 - 前記第2半導体領域の深さは、前記活性領域内と前記活性領域間で実質的に同じ深さとなっていることを特徴とする請求項1〜6のいずれか1項に記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015070369A JP6458994B2 (ja) | 2015-03-30 | 2015-03-30 | 半導体装置 |
PCT/JP2016/060587 WO2016194462A1 (ja) | 2015-03-30 | 2016-03-30 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015070369A JP6458994B2 (ja) | 2015-03-30 | 2015-03-30 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016192440A JP2016192440A (ja) | 2016-11-10 |
JP6458994B2 true JP6458994B2 (ja) | 2019-01-30 |
Family
ID=57245766
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015070369A Active JP6458994B2 (ja) | 2015-03-30 | 2015-03-30 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6458994B2 (ja) |
WO (1) | WO2016194462A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6970068B2 (ja) * | 2018-09-14 | 2021-11-24 | 株式会社東芝 | 半導体装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102007061191B4 (de) * | 2007-12-17 | 2012-04-05 | Infineon Technologies Austria Ag | Halbleiterbauelement mit einem Halbleiterkörper |
US8362548B2 (en) * | 2008-11-14 | 2013-01-29 | Semiconductor Components Industries, Llc | Contact structure for semiconductor device having trench shield electrode and method |
JP5422252B2 (ja) * | 2009-04-23 | 2014-02-19 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
EP2701201B1 (en) * | 2011-04-19 | 2020-04-08 | Nissan Motor Co., Ltd | Semiconductor device |
JP5609939B2 (ja) * | 2011-09-27 | 2014-10-22 | 株式会社デンソー | 半導体装置 |
JP5802636B2 (ja) * | 2012-09-18 | 2015-10-28 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP2014067753A (ja) * | 2012-09-24 | 2014-04-17 | Toshiba Corp | 電力用半導体素子 |
JP2014120656A (ja) * | 2012-12-18 | 2014-06-30 | Toshiba Corp | 半導体装置 |
-
2015
- 2015-03-30 JP JP2015070369A patent/JP6458994B2/ja active Active
-
2016
- 2016-03-30 WO PCT/JP2016/060587 patent/WO2016194462A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
JP2016192440A (ja) | 2016-11-10 |
WO2016194462A1 (ja) | 2016-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5762689B2 (ja) | 半導体装置 | |
JP4967236B2 (ja) | 半導体素子 | |
WO2016152058A1 (ja) | 半導体装置 | |
JP6356803B2 (ja) | 絶縁ゲートバイポーラトランジスタ | |
US9735149B2 (en) | Schottky barrier diode | |
JP5833277B1 (ja) | 半導体装置 | |
JP5687582B2 (ja) | 半導体素子およびその製造方法 | |
JP2011233701A (ja) | 電力用半導体素子 | |
JP2013069866A (ja) | 半導体装置 | |
CN107919383B (zh) | 开关元件 | |
JP6573107B2 (ja) | 半導体装置 | |
JP7343315B2 (ja) | 炭化ケイ素半導体装置 | |
JP6381101B2 (ja) | 炭化珪素半導体装置 | |
JP6624370B2 (ja) | 半導体装置 | |
US20160079350A1 (en) | Semiconductor device and manufacturing method thereof | |
JP6299658B2 (ja) | 絶縁ゲート型スイッチング素子 | |
JP6458994B2 (ja) | 半導体装置 | |
US9356100B2 (en) | Semiconductor device | |
JP7326991B2 (ja) | スイッチング素子 | |
JP6758592B2 (ja) | 半導体装置 | |
KR20150142220A (ko) | 전력 반도체 소자 | |
JP2016072532A (ja) | 半導体素子 | |
JP6089070B2 (ja) | 半導体装置 | |
CN112889158B (zh) | 半导体装置 | |
JP2018046254A (ja) | スイッチング素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180613 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180727 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181212 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6458994 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |