JP6441191B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6441191B2 JP6441191B2 JP2015179330A JP2015179330A JP6441191B2 JP 6441191 B2 JP6441191 B2 JP 6441191B2 JP 2015179330 A JP2015179330 A JP 2015179330A JP 2015179330 A JP2015179330 A JP 2015179330A JP 6441191 B2 JP6441191 B2 JP 6441191B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- gate electrode
- insulating film
- film
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
22 ゲート絶縁膜
24 ゲート電極
24a トレンチゲート電極(第1の部分)
24b 引出ゲート電極(第2の部分)
30 第1の層間絶縁膜
32 半導体膜
32a n型領域(第1の領域)
32b p型領域(第2の領域)
32e n型領域(第3の領域)
34 第2の層間絶縁膜
36 ソース電極パッド(第1の電極)
38 ゲート電極パッド(第2の電極)
40 ドレイン電極(第3の電極)
100 MOSFET(半導体装置)
Claims (6)
- 第1の面と第2の面とを有する半導体層と、
前記第1の面側の前記半導体層上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極と、
前記ゲート電極上に設けられた第1の層間絶縁膜と、
前記第1の層間絶縁膜上に設けられ、第1導電型の第1の領域と、前記第1の領域を囲む第2導電型の第2の領域と、前記第2の領域を囲む第1導電型の第3の領域を有する半導体膜と、
前記半導体膜上に設けられた第2の層間絶縁膜と、
一部が前記第1の面に接し、一部が前記第2の層間絶縁膜上に設けられ、前記半導体層及び前記第3の領域と電気的に接続され、前記ゲート電極との間に、前記半導体膜の一部を挟んで設けられた第1の電極と、
前記第2の層間絶縁膜上に設けられ、前記ゲート電極及び前記第1の領域と電気的に接続された第2の電極と、
を備え、
前記ゲート電極が第1導電型である場合、前記第1の領域の第1導電型の不純物の濃度が前記ゲート電極の第1導電型の不純物の濃度よりも低く、前記ゲート電極が第2導電型である場合、前記第2の領域の第2導電型の不純物の濃度が前記ゲート電極の第2導電型の不純物の濃度よりも低い半導体装置。 - 第1の面と第2の面とを有する半導体層と、
前記第1の面側の前記半導体層上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極と、
前記ゲート電極上に設けられた第1の層間絶縁膜と、
前記第1の層間絶縁膜上に設けられ、第1導電型の第1の領域と、前記第1の領域を囲む第2導電型の第2の領域と、前記第2の領域を囲む第1導電型の第3の領域を有する半導体膜と、
前記半導体膜上に設けられた第2の層間絶縁膜と、
一部が前記第1の面に接し、一部が前記第2の層間絶縁膜上に設けられ、前記半導体層及び前記第3の領域と電気的に接続され、前記ゲート電極との間に、前記半導体膜の一部を挟んで設けられた第1の電極と、
前記第2の層間絶縁膜上に設けられ、前記ゲート電極及び前記第1の領域と電気的に接続された第2の電極と、
を備え、
前記ゲート電極の一部が前記第1の面上に設けられ、前記第1の面上の前記ゲート電極の膜厚が、前記半導体膜の膜厚よりも薄い半導体装置。 - 前記第2の面に設けられた第3の電極を、更に備える請求項1又は請求項2記載の半導体装置。
- 前記ゲート電極の一部が、前記半導体層の間に挟まれる請求項1乃至請求項3いずれか一項記載の半導体装置。
- 第1の面と第2の面とを有する半導体層と、
前記第1の面側の前記半導体層上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極と、
前記ゲート電極上に設けられた第1の層間絶縁膜と、
前記第1の層間絶縁膜上に設けられ、第1導電型の第1の領域と、前記第1の領域を囲む第2導電型の第2の領域と、前記第2の領域を囲む第1導電型の第3の領域を有する半導体膜と、
前記半導体膜上に設けられた第2の層間絶縁膜と、
一部が前記第1の面に接し、一部が前記第2の層間絶縁膜上に設けられ、前記半導体層及び前記第3の領域と電気的に接続され、前記ゲート電極との間に、前記半導体膜の一部を挟んで設けられた第1の電極と、
前記第2の層間絶縁膜上に設けられ、前記ゲート電極及び前記第1の領域と電気的に接続された第2の電極と、
を備え、
前記ゲート電極の第1の部分が前記半導体層の間に挟まれ、前記ゲート電極の第2の部分が前記第1の面上に設けられ、前記第1の部分と前記第1の電極との間に前記半導体膜の一部が設けられ、前記第2の部分と前記第2の電極との間に前記半導体膜の別の一部が設けられた半導体装置。 - 前記ゲート電極及び前記半導体膜は、多結晶シリコンである請求項1乃至請求項5いずれか一項記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015179330A JP6441191B2 (ja) | 2015-09-11 | 2015-09-11 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015179330A JP6441191B2 (ja) | 2015-09-11 | 2015-09-11 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017055029A JP2017055029A (ja) | 2017-03-16 |
JP6441191B2 true JP6441191B2 (ja) | 2018-12-19 |
Family
ID=58317462
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015179330A Active JP6441191B2 (ja) | 2015-09-11 | 2015-09-11 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6441191B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0456163A (ja) * | 1990-06-21 | 1992-02-24 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JP3432577B2 (ja) * | 1994-03-31 | 2003-08-04 | 株式会社東芝 | 半導体装置 |
JP2002208702A (ja) * | 2001-01-10 | 2002-07-26 | Mitsubishi Electric Corp | パワー半導体装置 |
JP2011155289A (ja) * | 2011-03-25 | 2011-08-11 | Renesas Electronics Corp | トレンチ型絶縁ゲート半導体装置及びその製造方法 |
US8466514B2 (en) * | 2011-10-17 | 2013-06-18 | Force Mos Technology Co., Ltd. | Semiconductor power device integrated with improved gate source ESD clamp diodes |
-
2015
- 2015-09-11 JP JP2015179330A patent/JP6441191B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017055029A (ja) | 2017-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109509785B (zh) | 半导体装置 | |
US20170263768A1 (en) | Semiconductor device | |
JP6659516B2 (ja) | 半導体装置 | |
US11004931B2 (en) | Semiconductor device | |
JP5968548B2 (ja) | 半導体装置 | |
US9472543B2 (en) | Wide band gap semiconductor device | |
US20130248994A1 (en) | Power semiconductor device | |
JP2013069783A (ja) | 電力用半導体装置 | |
JP6338776B2 (ja) | 半導体装置 | |
JP6363540B2 (ja) | 半導体装置 | |
US20160276474A1 (en) | Semiconductor device | |
JP2015159235A (ja) | 半導体装置 | |
US11437506B2 (en) | Wide-gap semiconductor device | |
JP6408405B2 (ja) | 半導体装置 | |
JP2018046247A (ja) | 半導体装置 | |
JP6441191B2 (ja) | 半導体装置 | |
US20180337172A1 (en) | Semiconductor Device | |
US11088073B2 (en) | Semiconductor device | |
US20160268421A1 (en) | Semiconductor device | |
JP6782213B2 (ja) | 半導体装置 | |
JP6678615B2 (ja) | 半導体装置 | |
US20150221641A1 (en) | Semiconductor device | |
CN107710408B (zh) | 半导体装置 | |
US20230299212A1 (en) | Semiconductor device | |
JP2019054170A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170831 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170914 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20170915 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180605 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180806 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181023 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181121 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6441191 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |