JP6756694B2 - 半導体装置 - Google Patents

Description

本発明は、シフトレジスタに関する。また、該シフトレジスタを有する表示装置に関す
る。

液晶表示装置に代表されるように、ガラス基板などの平板に形成される薄膜トランジス
タ（以下、ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒともいう）は、主にアモ
ルファスシリコン又は多結晶シリコンなどの半導体材料を用いて作製される。アモルファ
スシリコンを用いたＴＦＴは、電界効果移動度が低いがガラス基板の大面積化に対応する
ことができる。一方、多結晶シリコンを用いたＴＦＴは、電界効果移動度が高いがレーザ
アニールなどの結晶化工程が必要であり、ガラス基板の大面積化には必ずしも適応しない
といった特性を有している。

これに対し、半導体材料として酸化物半導体を用いるＴＦＴが注目されている。例えば
、半導体材料として酸化亜鉛又はＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いてＴＦＴを
作製し、画像表示装置のスイッチング素子として用いる技術が特許文献１及び特許文献２
で開示されている。

酸化物半導体にチャネル形成領域を設けたＴＦＴは、アモルファスシリコンを用いたＴ
ＦＴよりも高い電界効果移動度が得られている。また、酸化物半導体膜は、スパッタ法な
どによって３００℃以下の温度での膜形成が可能であり、多結晶シリコンを用いたＴＦＴ
よりも作製が容易である。

このような酸化物半導体を用いて作製されたＴＦＴは、液晶ディスプレイ、エレクトロ
ルミネセンスディスプレイ又は電子ペーパなどの表示装置の画素部及び駆動回路を構成す
るスイッチング素子に適用することが期待されている。例えば、上記の酸化物半導体を用
いて作製されたＴＦＴによって表示装置の画素部及び駆動回路を構成する技術が非特許文
献１で開示されている。

ただし、上記の酸化物半導体を用いて作製されたＴＦＴは、全てｎチャネル型トランジ
スタである。そのため、酸化物半導体を用いて作製したＴＦＴを用いて駆動回路を構成す
る場合、当該駆動回路は、ｎチャネル型ＴＦＴのみ（以下、単極性ともいう）によって構
成されることになる。

特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報

Ｔ．Ｏｓａｄａ，他８名，ＳＩＤ ０９ ＤＩＧＥＳＴ，ｐｐ．１８４−１８７（２００９）

駆動回路は、シフトレジスタ及びバッファなどによって構成される。当該シフトレジス
タが単極性のＴＦＴによって構成される場合、信号がＴＦＴのしきい値電圧分低下する又
は増加するなどの問題が生じる。そのため、当該問題が生じる箇所においては、ブートス
トラップが利用されることが多い。具体的には、表示装置の信号線又は走査線を駆動する
アナログスイッチなどを駆動する際に利用されることが多い。

さらに、ブートストラップを利用した駆動回路の負荷が大きくなるような場合、当該駆
動回路を構成するＴＦＴのゲート幅を大きくする必要がある。また、それに伴い、当該Ｔ
ＦＴに生じる寄生容量も大きくなる。特に、ゲート端子として機能する導電層とソース端
子又はドレイン端子として機能する導電層を、ゲート絶縁層を介して重畳させる必要があ
るＴＦＴ（いわゆる、逆スタガ型のＴＦＴなど）では、寄生容量が大きくなる。その結果
、当該駆動回路に入力されるクロック信号の消費電力が寄生容量によって大きくなるとい
う問題がある。

上述した課題に鑑み、本発明の一態様は、シフトレジスタ又は該シフトレジスタを有す
る表示装置の消費電力を低減することを課題の一とする。

上記課題は、シフトレジスタが有するクロック信号線を複数のパルス信号線に分割する
ことによって解決することができる。つまり、シフトレジスタが有する複数のフリップフ
ロップが１本のクロック信号線に電気的に接続されるのではなく、複数のパルス信号線が
設けられ且つ複数のフリップフロップの一部が当該複数のパルス信号線のいずれか一に電
気的に接続される。さらに、当該パルス信号線は、シフトレジスタの動作期間を通してク
ロック信号を供給するのではなく、該動作期間に含まれる一部の期間においてクロック信
号を供給する。これにより、シフトレジスタに対するクロック信号の供給に伴い駆動され
る容量負荷を低減することができる。その結果、シフトレジスタの消費電力を低減するこ
とができる。

すなわち、本発明の一態様は、動作期間が、第１の期間、第２の期間、第１の期間と重
畳する期間を含む第３の期間、及び第２の期間と重畳する期間を含む第４の期間を有する
シフトレジスタであって、第１の期間を通して、低電源電位及び高電源電位を周期的に繰
り返すクロック信号を供給する配線として機能する第１のパルス信号線と、第２の期間を
通して、クロック信号を供給する配線として機能する第２のパルス信号線と、第３の期間
を通して、クロック信号の反転信号である反転クロック信号を供給する配線として機能す
る第３のパルス信号線と、第４の期間を通して、反転クロック信号を供給する配線として
機能する第４のパルス信号線と、第１のパルス信号線に電気的に接続された、第１の期間
において高電源電位を出力する第１のフリップフロップと、第２のパルス信号線に電気的
に接続された、第２の期間において高電源電位を出力する第２のフリップフロップと、第
１のフリップフロップ及び第３のパルス信号線に電気的に接続された、第３の期間におい
て高電源電位を出力する第３のフリップフロップと、第２のフリップフロップ及び第４の
パルス信号線に電気的に接続された、第４の期間において高電源電位を出力する第４のフ
リップフロップと、を有するシフトレジスタである。

また、本発明の一態様は、上記構成において、第１のパルス信号線が、第１の期間以外
の期間を通して、低電源電位を供給する配線として機能し、第２のパルス信号線が、第２
の期間以外の期間を通して、低電源電位を供給する配線として機能し、第３のパルス信号
線が、第３の期間以外の期間を通して、低電源電位を供給する配線として機能し、第４の
パルス信号線が、第４の期間以外の期間を通して、低電源電位を供給する配線として機能
するシフトレジスタである。

なお、上記構成において、フリップフロップがチャネル形成領域が酸化物半導体によっ
て構成されるトランジスタを有するシフトレジスタも本発明の一態様である。

また、上記構成において、パルス信号線が、該パルス信号線がクロック信号又は反転ク
ロック信号を供給する期間においてオンするトランジスタを介して、基準クロック信号線
又は基準反転クロック信号線に電気的に接続されるシフトレジスタも本発明の一態様であ
る。

また、上記構成において、パルス信号線が、該パルス信号線がクロック信号又は反転ク
ロック信号を供給しない期間においてオンするトランジスタを介して、低電源電位を供給
する配線に電気的に接続されるシフトレジスタも本発明の一態様である。

さらに、上記構成のシフトレジスタを有する表示装置も本発明の一態様である。

本発明の一態様のシフトレジスタは、クロック信号が１本の配線によって供給されるの
ではなく、複数の配線によって供給される。さらに、該複数の配線のいずれか一は、シフ
トレジスタの動作期間を通してクロック信号を供給するのではなく一部の期間においての
みクロック信号を供給する。そのため、クロック信号の供給に伴い駆動される容量負荷を
低減することができる。その結果、シフトレジスタの消費電力を低減することができる。

実施の形態１で説明するシフトレジスタの（Ａ）構成例を示す図、（Ｂ）タイミングチャート。 実施の形態１で説明するフリップフロップの（Ａ）構成例を示す図、（Ｂ）タイミングチャート。 実施の形態１で説明するパルス信号線の（Ａ）構成例を示す図、（Ｂ）タイミングチャート。 実施の形態１で説明するパルス信号線の（Ａ）構成例を示す図、（Ｂ）タイミングチャート。 （Ａ）〜（Ｃ）実施の形態１で説明するシフトレジスタの変形例を示す図。 実施の形態１で説明するシフトレジスタの（Ａ）、（Ｂ）変形例を示す図、（Ｃ）変形例を示すタイミングチャート。 実施の形態１で説明するフリップフロップの（Ａ）変形例を示す図、（Ｂ）変形例を示すタイミングチャート。 実施の形態２で説明するトランジスタの（Ａ）上面図、（Ｂ）、（Ｃ）断面図。 実施の形態２で説明するトランジスタの（Ａ）上面図、（Ｂ）断面図。 実施の形態２で説明する複数のトランジスタの（Ａ）上面図、（Ｂ）断面図。 （Ａ）〜（Ｄ）実施の形態２で説明するトランジスタの作製工程を示す断面図。 実施の形態３で説明する複数のトランジスタの（Ａ）上面図、（Ｂ）断面図。 実施の形態４で説明する複数のトランジスタの（Ａ）上面図、（Ｂ）断面図。 実施の形態５で説明する表示装置の（Ａ）ブロック図、（Ｂ）走査線駆動回路のブロック図、（Ｃ）信号線駆動回路のブロック図。 実施の形態６で説明する液晶表示装置の（Ａ）画素の回路図、（Ｂ）画素の上面図、（Ｃ）断面図。 実施の形態７で説明する発光表示装置の（Ａ）画素の回路図、（Ｂ）〜（Ｄ）断面図。 実施の形態７で説明する発光表示装置の（Ａ）上面図、（Ｂ）断面図。 実施の形態７で説明する電子ペーパの画素の（Ａ）回路図、（Ｂ）上面図、（Ｃ）断面図。 実施の形態８で説明する電子書籍の一例を示す図。 （Ａ）、（Ｂ）実施の形態９で説明する電子機器の一例を示す図。 （Ａ）、（Ｂ）実施の形態９で説明する電子機器の一例を示す図。 （Ａ）、（Ｂ）実施の形態９で説明する電子機器の一例を示す図。

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明
は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態
および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、
本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。

なお、トランジスタのソース端子及びドレイン端子は、トランジスタの構造や動作条件
等によって変わるため、いずれがソース端子又はドレイン端子であるかを特定することが
困難である。そこで、本書類においては、ソース端子及びドレイン端子の一方を第１端子
、ソース端子及びドレイン端子の他方を第２端子と表記し、区別することとする。

また、各実施の形態の図面等において示す各構成の、大きさ、層の厚さ、又は領域は、
明瞭化のために誇張されて表記している場合がある。よって、必ずしもそのスケールに限
定されない。また、本明細書にて用いる「第１」、「第２」、「第３」などの序数は、構
成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記
する。

（実施の形態１）
本実施の形態では、シフトレジスタの構成及びその動作の一例について図１乃至図７を
参照しながら説明する。具体的には、シフトレジスタの動作期間に含まれる一部の期間に
おいてクロック信号を供給する配線として機能し、当該期間以外の期間において低電源電
位を供給する配線として機能するパルス信号線と、該パルス信号線に電気的に接続された
フリップフロップとを有するシフトレジスタについて説明する。

＜シフトレジスタの構成例＞
本実施の形態のシフトレジスタは、第１のパルス信号線乃至第６のパルス信号線と、第
１のフリップフロップ乃至第１０のフリップフロップとを有する。

なお、第１のパルス信号線（ＰＳ１）は、第１のフリップフロップ（ＦＦ１）及び第３
のフリップフロップ（ＦＦ３）に電気的に接続され、第２のパルス信号線（ＰＳ２）は、
第５のフリップフロップ（ＦＦ５）及び第７のフリップフロップ（ＦＦ７）に電気的に接
続され、第３のパルス信号線（ＰＳ３）は、第９のフリップフロップ（ＦＦ９）に電気的
に接続され、第４のパルス信号線（ＰＳ４）は、第２のフリップフロップ（ＦＦ２）及び
第４のフリップフロップ（ＦＦ４）に電気的に接続され、第５のパルス信号線（ＰＳ５）
は、第６のフリップフロップ（ＦＦ６）及び第８のフリップフロップ（ＦＦ８）に電気的
に接続され、第６のパルス信号線（ＰＳ６）は、第１０のフリップフロップ（ＦＦ１０）
に電気的に接続される（図１（Ａ）参照）。

さらに、各フリップフロップの出力端子は、次段のフリップフロップの入力端子に電気
的に接続されている。なお、第１のフリップフロップ（ＦＦ１）の入力端子は、スタート
パルス（ＳＰ）を供給する配線に電気的に接続されている。

また、第１のパルス信号線（ＰＳ１）は、第１の期間（ｔ１）において高電源電位と低
電源電位を周期的に繰り返すクロック信号を供給する配線として機能し、第２のパルス信
号線（ＰＳ２）は、第２の期間（ｔ２）においてクロック信号を供給する配線として機能
し、第３のパルス信号線（ＰＳ３）は、第３の期間（ｔ３）においてクロック信号を供給
する配線として機能し、第４のパルス信号線（ＰＳ４）は、第４の期間（ｔ４）において
クロック信号の反転信号である反転クロック信号を供給する配線として機能し、第５のパ
ルス信号線（ＰＳ５）は、第５の期間（ｔ５）において反転クロック信号を供給する配線
として機能し、第６のパルス信号線（ＰＳ６）は、第６の期間（ｔ６）において反転クロ
ック信号を供給する配線として機能する（図１（Ｂ）参照）。

＜シフトレジスタの動作例＞
本実施の形態のシフトレジスタの動作について以下に説明する。

まず、第１のフリップフロップ（ＦＦ１）の入力端子にスタートパルス（ＳＰ）として
高電源電位の信号が入力される。第１のフリップフロップ（ＦＦ１）は、入力された信号
を用いて動作し、半クロック周期後に高電源電位の信号を第１のフリップフロップの出力
信号（ＦＦ１ｏｕｔ）として出力する。

該出力信号（ＦＦ１ｏｕｔ）は、第２のフリップフロップ（ＦＦ２）の入力端子に入力
される。第２のフリップフロップ（ＦＦ２）は、第１のフリップフロップ（ＦＦ１）と同
様に、入力された信号を用いて動作し、半クロック周期後に高電源電位の信号を第２のフ
リップフロップの出力信号（ＦＦ２ｏｕｔ）として出力する。

以下同様に、高電源電位の信号が次段のフリップフロップの入力端子に入力され、半ク
ロック周期後に該フリップフロップから高電源電位の信号が出力される。

＜フリップフロップの具体例＞
本実施の形態のフリップフロップの具体的な回路構成例を図２（Ａ）に示す。なお、図
２（Ａ）においては、便宜上第１のフリップフロップ（ＦＦ１）及び第２のフリップフロ
ップ（ＦＦ２）の構成のみを示す。

第１のフリップフロップ（ＦＦ１）は、トランジスタ１０１乃至トランジスタ１０６を
有する。なお、ここでは、トランジスタ１０１乃至トランジスタ１０６は、ｎチャネル型
トランジスタであるとする。

トランジスタ１０１は、ゲート端子が第２のフリップフロップ（ＦＦ２）の出力端子に
電気的に接続され、第１端子が高電源電位（ＶＤＤ）を供給する配線（以下、高電源電位
線ともいう）に電気的に接続される。

トランジスタ１０２は、ゲート端子がスタートパルス（ＳＰ）を供給する配線（以下、
スタートパルス線ともいう）に電気的に接続され、第１端子がトランジスタ１０１の第２
端子に電気的に接続され、第２端子が低電源電位（ＶＳＳ）を供給する配線（以下、低電
源電位線ともいう）に電気的に接続される。

トランジスタ１０３は、ゲート端子がスタートパルス線に電気的に接続され、第１端子
が高電源電位線に電気的に接続される。

トランジスタ１０４は、ゲート端子がトランジスタ１０１の第２端子及びトランジスタ
１０２の第１端子に電気的に接続され、第１端子がトランジスタ１０３の第２端子に電気
的に接続され、第２端子が低電源電位線に電気的に接続される。

トランジスタ１０５は、ゲート端子がトランジスタ１０３の第２端子及びトランジスタ
１０４の第１端子に電気的に接続され、第１端子が第１のパルス信号線（ＰＳ１）に電気
的に接続される。

トランジスタ１０６は、ゲート端子がトランジスタ１０１の第２端子、トランジスタ１
０２の第１端子及びトランジスタ１０４のゲート端子に電気的に接続され、第１端子がト
ランジスタ１０５の第２端子に電気的に接続され、第２端子が低電源電位線に電気的に接
続される。

なお、以下においては、便宜上、トランジスタ１０１の第２端子、トランジスタ１０２
の第１端子、トランジスタ１０４のゲート端子、及びトランジスタ１０６のゲート端子が
電気的に接続する点をノードＡ、トランジスタ１０３の第２端子、トランジスタ１０４の
第１端子、及びトランジスタ１０５のゲート端子が電気的に接続する点をノードＢと呼ぶ
こととする。

また、上記構成に加えて、トランジスタ１０５のゲート端子及びソース端子の間に容量
素子を設ける構成であってもよい。該容量素子を設けることによって、以下において説明
するブートストラップ動作を確実に行うことができる。

＜フリップフロップの動作例＞
以下に第１のフリップフロップ（ＦＦ１）を例として、上述したフリップフロップの動
作について図２（Ｂ）を参照しながら説明する。

まず、第１のフリップフロップ（ＦＦ１）と電気的に接続されたスタートパルス線の電
位がハイレベル（以下、Ｈレベルという）へと増加する。これにより、Ｈレベルの信号が
トランジスタ１０２のゲート端子及びトランジスタ１０３のゲート端子に入力される。そ
のため、トランジスタ１０２及びトランジスタ１０３がオンする。これにより、ノードＡ
の電位がロウレベル（以下、Ｌレベルという）へと低下し、ノードＢの電位がＨレベルへ
と増加する。これに伴い、トランジスタ１０５もオンする。その結果、当該期間における
第１のパルス信号線（ＰＳ１）の電位であるＬレベルの電位が第１のフリップフロップの
出力信号（ＦＦ１ｏｕｔ）として出力される。

続く期間において、スタートパルス線の電位がＬレベルへと低下する。そのため、トラ
ンジスタ１０２及びトランジスタ１０３がオフする。その結果、ノードＡ及びノードＢが
浮遊状態となる。この時、トランジスタ１０５のソース端子とゲート端子の間にはＬレベ
ルからＨレベルの電位差が存在しており、ノードＢが浮遊状態になったことにより、当該
電位差が保持される。つまり、トランジスタ１０５はソース端子の電位の状態に依存せず
、オンし続ける。また、第１のパルス信号線（ＰＳ１）の電位がＨレベルへと増加する。
これにより、浮遊状態にあり且つトランジスタ１０５のゲート端子と電気的に接続された
ノードＢの電位は、当該期間の第１のパルス信号線（ＰＳ１）のＨレベルの電位によって
さらに増加する。このように、浮遊状態にあるノードＢに電気的に接続されたトランジス
タ１０５のゲート端子とソース端子との容量結合によって、ノードＢの電位が増加する動
作はブートストラップと呼ばれる。以上により、第１のパルス信号線（ＰＳ１）の電位で
あるＨレベルの電位が第１のフリップフロップの出力信号（ＦＦ１ｏｕｔ）として出力さ
れる。

なお、ここでは、トランジスタ１０５はｎチャネル型トランジスタである。つまり、第
１のパルス信号線（ＰＳ１）の電位がＨレベルになる当該期間において、トランジスタ１
０５では、第１のフリップフロップ（ＦＦ１）の出力端子に電気的に接続する端子がソー
ス端子となり、第１のパルス信号線（ＰＳ１）に電気的に接続する端子がドレイン端子と
なる。また、トランジスタのオン、オフは、ソース端子とゲート端子の間の電位差によっ
て決まる。そのため、ブートストラップを行っていないｎチャネル型トランジスタを介し
て、第１のパルス信号線（ＰＳ１）のＨレベルの電位が第１のフリップフロップの出力信
号（ＦＦ１ｏｕｔ）として出力される場合、出力される電位は、当該Ｈレベルの電位から
当該ｎチャネルトランジスタのしきい値電圧（Ｖｔｈ）だけ低下することになる。しかし
ながら、トランジスタ１０５がブートストラップを行っているため、第１のパルス信号線
（ＰＳ１）の電位を低下させることなく、第１のフリップフロップの出力信号（ＦＦ１ｏ
ｕｔ）とすることができる。

また、第１のフリップフロップ（ＦＦ１）の出力信号であるＨレベルの信号が、第２の
フリップフロップ（ＦＦ２）に入力される。ここでは、第２のフリップフロップ（ＦＦ２
）は、第１のフリップフロップ（ＦＦ１）に電気的に接続する第１のパルス信号線（ＰＳ
１）を第４のパルス信号線（ＰＳ４）に置換した点を除いて、第１のフリップフロップ（
ＦＦ１）と同一構成となる。そのため、詳細な回路動作については、前述の説明を援用す
ることとする。当該期間においては、第２のフリップフロップ（ＦＦ２）は、当該期間に
おける第４のパルス信号線（ＰＳ４）の電位であるＬレベルの電位を出力する。

続く期間において、第１のパルス信号線（ＰＳ１）の電位がＬレベルへと低下すると共
に第４のパルス信号線（ＰＳ４）の電位がＨレベルへと増加する。その結果、第１のフリ
ップフロップの出力信号（ＦＦ１ｏｕｔ）がＬレベルへと低下する。また、第４のパルス
信号線（ＰＳ４）の電位であるＨレベルの電位が第２のフリップフロップの出力信号（Ｆ
Ｆ２ｏｕｔ）として出力される。

なお、第２のフリップフロップの出力信号（ＦＦ２ｏｕｔ）は、第３のフリップフロッ
プ（図示しない）に入力されると共に第１のフリップフロップ（ＦＦ１）が有するトラン
ジスタ１０１のゲート端子にも入力される。そのため、第１のフリップフロップ（ＦＦ１
）が有するトランジスタ１０１がオンする。これにより、ノードＡの電位がＨレベルとな
る。これに伴い、トランジスタ１０４及びトランジスタ１０６もオンする。トランジスタ
１０４がオンすることにより、ノードＢの電位がＬレベルへと低下する。つまり、トラン
ジスタ１０５のゲート端子の電位がＬレベルへと低下する。そのため、トランジスタ１０
５がオフする。加えて、トランジスタ１０６がオンすることにより、第１のフリップフロ
ップの出力信号（ＦＦ１ｏｕｔ）が、当該期間におけるトランジスタ１０５を介した第１
のパルス信号（ＰＳ１）のＬレベルから、トランジスタ１０６を介した低電源電位（ＶＳ
Ｓ）のＬレベルへと変化する。つまり、第１のフリップフロップの出力信号（ＦＦ１ｏｕ
ｔ）に実質的な変化はないがその由来が変化する。

続く期間において、第４のパルス信号線（ＰＳ４）の電位がＬレベルへと低下する。つ
まり、第２のフリップフロップの出力信号（ＦＦ２ｏｕｔ）がＬレベルへと低下する。そ
のため、第１のフリップフロップ（ＦＦ１）が有するトランジスタ１０１がオフする。そ
の結果、トランジスタ１０４のゲート端子に電気的に接続されたノード及びトランジスタ
１０６のゲート端子に電気的に接続されたノードがＨレベルの信号を保持したまま浮遊状
態となる。つまり、トランジスタ１０４及びトランジスタ１０６はオンし続け、第１のフ
リップフロップの出力信号（ＦＦ１ｏｕｔ）はＬレベルを維持する。なお、当該状態は、
第１のフリップフロップ（ＦＦ１）の入力端子に、再度Ｈレベルの電位が入力されるまで
維持される。

図２（Ａ）に示した第１のフリップフロップ（ＦＦ１）は、上述した動作によって、入
力された信号を半クロック周期分遅延させて出力することができる。

＜パルス信号線の一例＞
本実施の形態のシフトレジスタが有する第１のパルス信号線（ＰＳ１）乃至第６のパル
ス信号線（ＰＳ６）は、動作期間に含まれる一部の期間においてクロック信号を供給する
配線として機能し、当該期間以外の期間においては低電源電位を供給する配線として機能
する。該機能を有する配線の一例について図３及び図４を参照しながら以下に述べる。

図３（Ａ）に示す第１のパルス信号線（ＰＳ１）乃至第６のパルス信号線（ＰＳ６）の
それぞれは、クロック信号選択用トランジスタ１１１、１１２、１１３及び反転クロック
信号選択用トランジスタ１１４、１１５、１１６のいずれか一のソース端子及びドレイン
端子を介して、基準クロック信号線（ＣＫ）又は基準反転クロック信号線（ＣＫＢ）と電
気的に接続される。なお、ここでは、クロック信号選択用トランジスタ１１１、１１２、
１１３及び反転クロック信号選択用トランジスタ１１４、１１５、１１６は、ｎチャネル
型トランジスタであるとする。

具体的には、クロック信号選択用トランジスタ１１１は、ゲート端子が制御端子ａに電
気的に接続され、第１端子が第１のパルス信号線（ＰＳ１）に電気的に接続され、第２端
子が基準クロック信号線（ＣＫ）に電気的に接続される。クロック信号選択用トランジス
タ１１２は、ゲート端子が制御端子ｂに電気的に接続され、第１端子が第２のパルス信号
線（ＰＳ２）に電気的に接続され、第２端子が基準クロック信号線（ＣＫ）に電気的に接
続される。クロック信号選択用トランジスタ１１３は、ゲート端子が制御端子ｃに電気的
に接続され、第１端子が第３のパルス信号線（ＰＳ３）に電気的に接続され、第２端子が
基準クロック信号線（ＣＫ）に電気的に接続される。

反転クロック信号選択用トランジスタ１１４は、ゲート端子が制御端子ｄに電気的に接
続され、第１端子が第４のパルス信号線（ＰＳ４）に電気的に接続され、第２端子が基準
反転クロック信号線（ＣＫＢ）に電気的に接続される。反転クロック信号選択用トランジ
スタ１１５は、ゲート端子が制御端子ｅに電気的に接続され、第１端子が第５のパルス信
号線（ＰＳ５）に電気的に接続され、第２端子が基準反転クロック信号線（ＣＫＢ）に電
気的に接続される。反転クロック信号選択用トランジスタ１１６は、ゲート端子が制御端
子ｆに電気的に接続され、第１端子が第６のパルス信号線（ＰＳ６）に電気的に接続され
、第２端子が基準反転クロック信号線（ＣＫＢ）に電気的に接続される。

また、図３（Ｂ）に示す様に、基準クロック信号線は、期間によらず高電源電位及び低
電源電位を周期的に繰り返すクロック信号を供給する配線であり、反転クロック信号線は
、期間によらずクロック信号の反転信号である反転クロック信号を供給する配線である。

さらに、制御端子ａの電位は、第１の期間（ｔ１）においてＨレベルになり、それ以外
の期間においてＬレベルになる。これにより、第１のパルス信号線（ＰＳ１）を第１の期
間（ｔ１）においてクロック信号を供給する配線として機能させることができる。なお、
換言すると、第１の期間は制御端子ａの電位がＨレベルとなる期間である。

同様に、制御端子ｂ〜ｆの電位は、それぞれ第２の期間（ｔ２）〜第６の期間（ｔ６）
のいずれかにおいてＨレベルになり、それ以外の期間においてＬレベルとなる。これによ
り第２のパルス信号線を第２の期間において、第３のパルス信号線を第３の期間において
、クロック信号を供給する配線として機能させ、第４のパルス信号線を第４の期間におい
て、第５のパルス信号線を第５の期間において、第６のパルス信号線を第６の期間におい
て、反転クロック信号を供給する配線として機能させることができる。なお、換言すると
、第２の期間（ｔ２）〜第６の期間（ｔ６）はそれぞれ制御端子ｂ〜ｆの電位がＨレベル
となる期間である。

また、図４（Ａ）に示す第１のパルス信号線（ＰＳ１）乃至第６のパルス信号線（ＰＳ
６）のそれぞれは、低電源電位選択用トランジスタ１２１〜１２６のいずれか一のソース
端子及びドレイン端子を介して、低電源電位（ＶＳＳ）を供給する配線と電気的に接続さ
れる。なお、ここでは、低電源電位選択用トランジスタ１２１〜１２６は、ｎチャネル型
トランジスタであるとする。

低電源電位選択用トランジスタ１２１は、ゲート端子が制御端子ｇに電気的に接続され
、第１端子が第１のパルス信号線（ＰＳ１）に電気的に接続され、第２端子が低電源電位
（ＶＳＳ）を供給する配線に電気的に接続される。低電源電位選択用トランジスタ１２２
は、ゲート端子が制御端子ｈに電気的に接続され、第１端子が第２のパルス信号線（ＰＳ
２）に電気的に接続され、第２端子が低電源電位（ＶＳＳ）を供給する配線に電気的に接
続される。低電源電位選択用トランジスタ１２３は、ゲート端子が制御端子ｉに電気的に
接続され、第１端子が第３のパルス信号線（ＰＳ３）に電気的に接続され、第２端子が低
電源電位（ＶＳＳ）を供給する配線に電気的に接続される。低電源電位選択用トランジス
タ１２４は、ゲート端子が制御端子ｊに電気的に接続され、第１端子が第４のパルス信号
線（ＰＳ４）に電気的に接続され、第２端子が低電源電位（ＶＳＳ）を供給する配線に電
気的に接続される。低電源電位選択用トランジスタ１２５は、ゲート端子が制御端子ｋに
電気的に接続され、第１端子が第５のパルス信号線（ＰＳ５）に電気的に接続され、第２
端子が低電源電位（ＶＳＳ）を供給する配線に電気的に接続される。低電源電位選択用ト
ランジスタ１２６は、ゲート端子が制御端子ｌに電気的に接続され、第１端子が第６のパ
ルス信号線（ＰＳ６）に電気的に接続され、第２端子が低電源電位（ＶＳＳ）を供給する
配線に電気的に接続される。

さらに、制御端子ｇの電位は、第１の期間（ｔ１）においてＬレベルになり、それ以外
の期間においてＨレベルになる。これにより、第１のパルス信号線（ＰＳ１）を第１の期
間（ｔ１）以外の期間において低電源電位（ＶＳＳ）を供給する配線として機能させるこ
とができる。

同様に、制御端子ｈ〜ｌの電位は、それぞれ第２の期間（ｔ２）〜第６の期間（ｔ６）
においてＬレベルになり、それ以外の期間においてＨレベルとなる。これにより第２のパ
ルス信号線を第２の期間以外の期間において、第３のパルス信号線を第３の期間以外の期
間において、第４のパルス信号線を第４の期間以外の期間において、第５のパルス信号線
を第５の期間以外の期間において、第６のパルス信号線を第６の期間以外の期間において
、低電源電位（ＶＳＳ）を供給する配線として機能させることができる。

本実施の形態のシフトレジスタは、クロック信号が１つの配線によって供給されるので
はなく、複数の配線によって供給される。さらに、該複数の配線のいずれか一は、シフト
レジスタの動作期間を通してクロック信号を供給するのではなく一部の期間においてのみ
クロック信号を供給する。そのため、クロック信号の供給に伴い駆動される容量負荷を低
減することができる。その結果、シフトレジスタの消費電力を低減することができる。

＜変形例＞
上述したシフトレジスタは実施の形態の一例であり、上述の説明とは異なる点をもつシ
フトレジスタも本実施の形態には含まれる。

例えば、上述したシフトレジスタでは、各パルス信号線に対して２つのフリップフロッ
プが電気的に接続されたシフトレジスタについて示した（図１（Ａ）参照）が、各パルス
信号線に対してより多くのフリップフロップが電気的に接続される構成であってもよい。
具体的には、図５（Ａ）に示すように、各パルス信号線に対してｘ（ｘは、３以上の自然
数）個のフリップフロップが電気的に接続される構成などとすることができる。

また、上述したシフトレジスタでは、６本のパルス信号線を有するシフトレジスタにつ
いて示した（図１（Ａ）参照）が、より多くのパルス信号線を有する構成であってもよい
。具体的には、図５（Ｂ）に示すように、動作期間に含まれる一部の期間においてクロッ
ク信号を供給する第１のパルス信号線（ＰＳ１）乃至第ｙ（ｙは、４以上の自然数）のパ
ルス信号線（ＰＳｙ）と、動作期間に含まれる一部の期間において反転クロック信号を供
給する第ｙ＋１のパルス信号線（ＰＳｙ＋１）乃至第２ｙのパルス信号線（ＰＳ２ｙ）と
を有し、各パルス信号線に２個のフリップフロップが電気的に接続される構成などとする
ことができる。

また、上述したシフトレジスタでは、各パルス信号線に対して２つのフリップフロップ
が電気的に接続され、且つ６本のパルス信号線を有するシフトレジスタについて示した（
図１（Ａ）参照）が、各パルス信号線に対してより多くのフリップフロップが電気的に接
続され、且つより多くのパルス信号線を有する構成であってもよい。具体的には、図５（
Ｃ）に示すように、動作期間に含まれる一部の期間においてクロック信号を供給する第１
のパルス信号線（ＰＳ１）乃至第ｙ（ｙは、４以上の自然数）のパルス信号線（ＰＳｙ）
と、動作期間に含まれる一部の期間において反転クロック信号を供給する第ｙ＋１のパル
ス信号線（ＰＳｙ＋１）乃至第２ｙのパルス信号線（ＰＳ２ｙ）とを有し、各パルス信号
線にｘ個のフリップフロップが電気的に接続される構成などとすることができる。

また、上述したシフトレジスタでは、各パルス信号線に電気的に接続されるフリップフ
ロップの個数がそれぞれ等しいシフトレジスタについて示した（図１（Ａ）、図５（Ａ）
〜（Ｃ）参照）が、電気的に接続されるフリップフロップの個数がパルス信号線毎に異な
る構成であってもよい。具体的には、図６（Ａ）に示すように、第１のパルス信号線（Ｐ
Ｓ１）及び第４のパルス信号線（ＰＳ４）にはｘ個のフリップフロップが電気的に接続さ
れ、第２のパルス信号線（ＰＳ２）及び第５のパルス信号線（ＰＳ５）にはｚ（ｚは、ｘ
と異なる２以上の自然数）個のフリップフロップが電気的に接続される構成などとするこ
とができる。

また、上述したシフトレジスタでは、第１のパルス信号線（ＰＳ１）と第４のパルス信
号線（ＰＳ４）に電気的に接続されるフリップフロップの個数がそれぞれ等しいシフトレ
ジスタについて示した（図１（Ａ）、図５（Ａ）及び図６（Ａ）参照）が、第１のパルス
信号線（ＰＳ１）と、第４のパルス信号線（ＰＳ４）とで電気的に接続されるフリップフ
ロップの個数が異なっていてもよい。具体的には、図６（Ｂ）に示すように、第１のパル
ス信号線（ＰＳ１）にはｘ個のフリップフロップが電気的に接続され、第４のパルス信号
線（ＰＳ４）にはｘ＋ｚ個のフリップフロップが電気的に接続される構成などとすること
ができる。

また、上述したシフトレジスタでは、第１の期間（ｔ１）と、第２の期間（ｔ２）とが
重畳しないシフトレジスタについて示した（図１（Ｂ）参照）が、第１の期間（ｔ１）と
、第２の期間（ｔ２）とが重畳する期間を有する構成であっても良い。具体的には、図６
（Ｃ）に示すように、第１の期間（ｔ１）と、第２の期間（ｔ２）とが重畳する期間（Ｔ
）を含む構成などとすることができる。端的に述べると、図１（Ｂ）及び図６（Ｃ）に示
すように、シフトレジスタが有する複数のパルス信号線の少なくとも一がクロック信号を
供給する配線として機能し且つ該複数のパルス信号線の少なくとも一が反転クロック信号
を供給する配線として機能するように、各期間を設ければよい。

また、図２（Ａ）に示したフリップフロップの回路構成は一例であり、入力された信号
を遅延し出力する回路であればどのような回路構成であっても良い。具体的には、図７（
Ａ）に示すような回路などを本実施の形態のフリップフロップに適用することが可能であ
る。

図７（Ａ）に示す第１のフリップフロップ（ＦＦ１）は、トランジスタ１３１乃至トラ
ンジスタ１３４を有する。なお、ここでは、トランジスタ１３１乃至トランジスタ１３４
は、ｎチャネル型トランジスタであるとする。

トランジスタ１３１は、ゲート端子及び第１端子がスタートパルス線に電気的に接続さ
れる。

トランジスタ１３２は、ゲート端子が第２のフリップフロップ（ＦＦ２）の出力端子に
電気的に接続され、第１端子がトランジスタ１３１の第２の端子に電気的に接続され、第
２端子が低電源電位線に電気的に接続される。

トランジスタ１３３は、ゲート端子がトランジスタ１３１の第２端子及びトランジスタ
１３２の第１端子に電気的に接続され、第１端子が第１のパルス信号線（ＰＳ１）に電気
的に接続される。

トランジスタ１３４は、ゲート端子が第２のフリップフロップ（ＦＦ２）の出力端子に
電気的に接続され、第１端子がトランジスタ１３３の第２端子に電気的に接続され、第２
端子が低電源電位線に電気的に接続される。

なお、以下においては、便宜上、トランジスタ１３１の第２端子、トランジスタ１３２
の第１端子、及びトランジスタ１３３のゲート端子が電気的に接続する点をノードＣと呼
ぶこととする。

以下に、図７（Ａ）に示した第１のフリップフロップ（ＦＦ１）の動作について図７（
Ｂ）を参照しながら説明する。

まず、第１のフリップフロップ（ＦＦ１）と電気的に接続されたスタートパルス線の電
位がＨレベルへと増加する。これにより、Ｈレベルの信号がトランジスタ１３１のゲート
端子及び第１端子に入力され、ダイオード接続されたトランジスタ１３１がオンする。こ
れにより、ノードＣの電位がＨレベルへと増加する。これに伴い、トランジスタ１３３も
オンする。その結果、当該期間における第１のパルス信号線（ＰＳ１）の電位であるＬレ
ベルの電位が第１のフリップフロップの出力信号（ＦＦ１ｏｕｔ）として出力される。

続く期間において、スタートパルス線の電位がＬレベルへと低下する。そのためトラン
ジスタ１３１がオフする。これにより、ノードＣが浮遊状態となる。この時、トランジス
タ１３１のソース端子とゲート端子の間にはＬレベルからＨレベルの電位差が存在してお
り、ノードＣが浮遊状態になったことにより、当該電位差が保持される。つまり、トラン
ジスタ１３１はソース端子の電位の状態に依存せず、オンし続ける。また、第１のパルス
信号線（ＰＳ１）の電位がＨレベルへと増加する。これにより、浮遊状態にあり且つトラ
ンジスタ１３３のゲート端子と電気的に接続されたノードＣの電位は、当該期間の第１の
パルス信号線（ＰＳ１）のＨレベルの電位によってさらに増加する。以上により、第１の
パルス信号線（ＰＳ１）の電位であるＨレベルの電位が第１のフリップフロップの出力信
号（ＦＦ１ｏｕｔ）として出力される。

また、第１のフリップフロップ（ＦＦ１）の出力信号であるＨレベルの信号が、第２の
フリップフロップ（ＦＦ２）に入力される。ここでは、第２のフリップフロップ（ＦＦ２
）は、第１のフリップフロップ（ＦＦ１）に電気的に接続される第１のパルス信号線（Ｐ
Ｓ１）を第４のパルス信号線（ＰＳ４）に置換した点を除いて、第１のフリップフロップ
（ＦＦ１）と同一構成となる。そのため、詳細な回路動作については、前述の説明を援用
することとする。当該期間においては、第２のフリップフロップ（ＦＦ２）は、当該期間
における第４のパルス信号線（ＰＳ４）の電位であるＬレベルの電位を出力する。

続く期間において、第１のパルス信号線（ＰＳ１）の電位がＬレベルへと低下すると共
に第４のパルス信号線（ＰＳ４）の電位がＨレベルへと増加する。その結果、第１のフリ
ップフロップの出力信号（ＦＦ１ｏｕｔ）がＬレベルへと低下する。また、第４のパルス
信号線（ＰＳ４）の電位であるＨレベルの電位が第２のフリップフロップの出力信号（Ｆ
Ｆ２ｏｕｔ）として出力される。

なお、第２のフリップフロップの出力信号（ＦＦ２ｏｕｔ）は、第３のフリップフロッ
プ（図示しない）に入力されると共に第１のフリップフロップ（ＦＦ１）が有するトラン
ジスタ１３２及びトランジスタ１３４のゲート端子にも入力される。そのため、第１のフ
リップフロップ（ＦＦ１）が有するトランジスタ１３２及びトランジスタ１３４がオンす
る。これにより、トランジスタ１３２のゲート端子（ノードＣ）の電位がＬレベルとなり
、且つ、第１のフリップフロップの出力信号（ＦＦ１ｏｕｔ）が、当該期間におけるトラ
ンジスタ１３３を介した第１のパルス信号（ＰＳ１）のＬレベルから、トランジスタ１３
４を介した低電源電位（ＶＳＳ）のＬレベルへと変化する。

続く期間において、第４のパルス信号線（ＰＳ４）の電位がＬレベルへと低下する。つ
まり、第２のフリップフロップの出力信号（ＦＦ２ｏｕｔ）がＬレベルへと低下する。そ
のため、第１のフリップフロップ（ＦＦ１）が有するトランジスタ１３２及びトランジス
タ１３４がオフする。なお、当該状態は、第１のフリップフロップ（ＦＦ１）の入力端子
に、再度Ｈレベルの電位が入力されるまで維持される。

図７（Ａ）に示した第１のフリップフロップ（ＦＦ１）は、上述した動作によって入力
された信号を半クロック周期分遅延させて出力することができる。そのため、本実施の形
態のフリップフロップに適用することが可能である。

なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一
部と自由に組み合わせることが可能である。

（実施の形態２）
本実施の形態では、実施の形態１に示したシフトレジスタを構成するトランジスタに適
用可能なトランジスタの一例について説明する。

本実施の形態におけるトランジスタの構造例について図８を用いて説明する。図８は、
本実施の形態におけるトランジスタの構造の一例を示す図であり、図８（Ａ）は、該トラ
ンジスタの上面図であり、図８（Ｂ）は図８（Ａ）の線分Ｚ１−Ｚ２における断面図であ
る。

図８（Ａ）及び図８（Ｂ）に示すトランジスタは、基板２０１上の導電層２１１と、導
電層２１１上の絶縁層２０２と、絶縁層２０２上の酸化物半導体層２１３と、酸化物半導
体層２１３上の導電層２１５ａ及び導電層２１５ｂと、を有する。

なお、当該トランジスタにおいて、導電層２１１はゲート端子として機能し、絶縁層２
０２はゲート絶縁層として機能し、導電層２１５ａ及び導電層２１５ｂの一方はソース端
子として機能し、他方はドレイン端子として機能する。また、酸化物半導体層２１３はチ
ャネル形成領域を有する。なお、酸化物半導体層２１３は、形成の際に脱水化または脱水
素化処理が施されている。

さらに、図８（Ａ）及び図８（Ｂ）に示すトランジスタは、酸化物半導体層２１３に脱
水化処理又は脱水素化処理が施されるだけでなく、酸化物半導体層２１３の一部に接して
酸化物絶縁層２０７が設けられる。脱水化または脱水素化処理が施された後に、酸化物絶
縁層２０７が形成された酸化物半導体層２１３をチャネル形成領域として用いたトランジ
スタは、長期間の使用や高負荷に伴うしきい値電圧（Ｖｔｈ）のシフトが起こりにくいた
め、信頼性が高い。

なお、酸化物絶縁層２０７の上に窒化物絶縁層を設けてもよい。窒化物絶縁層は、酸化
物絶縁層２０７の下方に設ける絶縁層２０２または下地となる絶縁層と接する構成とする
ことが好ましく、基板の側面近傍からの水分や、水素イオンや、ＯＨ⁻などの不純物が侵
入することをブロックする。特に、酸化物絶縁層２０７と接する絶縁層２０２または下地
となる絶縁層を窒化珪素層とすると有効である。即ち、酸化物半導体層２１３の下面、上
面、及び側面を囲むように窒化珪素層を設けると、トランジスタの信頼性が向上する。

また、酸化物絶縁層２０７の上（窒化物絶縁層を有する場合には窒化物絶縁層の上）に
平坦化絶縁層を設けることもできる。

また、本実施の形態のトランジスタは、図８（Ｃ）に示すように、酸化物半導体層２１
３の一部の上に酸化物導電層２１４ａ及び酸化物導電層２１４ｂが設けられ、酸化物導電
層２１４ａに接するように導電層２１５ａが設けられ、酸化物導電層２１４ｂに接するよ
うに導電層２１５ｂが設けられた構造とすることもできる。

酸化物導電層２１４ａ及び酸化物導電層２１４ｂは、酸化物半導体層２１３より高い導
電率を有しており、トランジスタ２５１のソース領域（低抵抗ソース領域ともいう）及び
ドレイン領域（低抵抗ドレイン領域ともいう）として機能する。

酸化物導電層２１４ａ及び酸化物導電層２１４ｂを形成するために用いられる酸化物導
電膜としては、例えば可視光に対して透光性を有する導電材料、例えばＩｎ−Ｓｎ−Ｚｎ
−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、
Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉ
ｎ−Ｓｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の金属酸化物を適用することがで
き、膜厚は１ｎｍ以上３００ｎｍ以下の範囲内で適宜選択する。また、スパッタ法を用い
る場合、ＳｉＯ_２を２重量％以上１０重量％以下含むターゲットを用いて成膜を行い、透
光性を有する導電膜に結晶化を阻害するＳｉＯｘ（Ｘ＞０）を含ませ、後の工程で行う脱
水化または脱水素化のための加熱処理の際に酸化物半導体層２１３が結晶化してしまうの
を抑制することができる。

また、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ系膜を酸化物半導体層に用いる場合、チャネル形成
領域として機能する酸化物半導体層２１３と、酸化物導電層２１４ａ及び酸化物導電層２
１４ｂとを異なる成膜条件によって、作り分けることができる。

例えば、スパッタ法で成膜する場合、アルゴンガス中で成膜した酸化物半導体膜で形成
した酸化物導電層２１４ａ及び酸化物導電層２１４ｂは、Ｎ型の導電型を有し、活性化エ
ネルギー（ΔＥ）が０．０１ｅＶ以上０．１ｅＶ以下である。

なお、本実施の形態において、酸化物導電層２１４ａ及び酸化物導電層２１４ｂは、Ｉ
ｎ−Ｇａ−Ｚｎ−Ｏ系膜であり、少なくともアモルファス成分を含んでいるものとする。
また、酸化物導電層２１４ａ及び酸化物導電層２１４ｂの中に結晶粒（ナノクリスタル）
を含む場合がある。この酸化物導電層２１４ａ及び酸化物導電層２１４ｂ中の結晶粒（ナ
ノクリスタル）は直径１ｎｍ〜１０ｎｍ、代表的には２ｎｍ〜４ｎｍ程度である。

酸化物導電層２１４ａ及び酸化物導電層２１４ｂは、必ずしも設ける必要はないが、チ
ャネル形成領域として機能する酸化物半導体層２１３とソース端子並びにドレイン端子と
して機能する導電層２１５ａ及び導電層２１５ｂの間に酸化物導電層２１４ａ及び酸化物
導電層２１４ｂを設けることにより、良好な電気的な接合が得られ、トランジスタ２５１
は安定な動作を行うことができる。また高いドレイン電圧でも良好な移動度を保持するこ
ともできる。

また、図８（Ａ）及び図８（Ｂ）に示すトランジスタは、図９（Ａ）及び図９（Ｂ）に
示すように、酸化物絶縁層２０７（窒化物絶縁層を有する場合には酸化物絶縁層２０７及
び窒化物絶縁層）を挟んで酸化物半導体層２１３の上に導電層２１７を有する構造にする
こともできる。図９（Ａ）及び図９（Ｂ）は、本実施の形態のトランジスタの構造の一例
を示す図であり、図９（Ａ）は該トランジスタの上面図であり、図９（Ｂ）は図９（Ａ）
の線分Ｚ１−Ｚ２における断面図である。導電層２１７は、第２のゲート端子としての機
能を有し、第２のゲート端子を介して第２のゲート電圧を導電層２１７に印加することに
より、トランジスタ２５１のしきい値電圧を制御することができる。また、平坦化絶縁層
を設ける場合には、平坦化絶縁層の上に導電層２１７を設けることもできる。

例えば、第２のゲート端子の電位をソース端子の電位よりも高くなるようにすると、ト
ランジスタのしきい値電圧は負の方向へシフトし、ソース端子の電位より低くなるように
すると、トランジスタのしきい値電圧は正の方向へシフトする。

図８及び図９に一例として示すように、本実施の形態のトランジスタは、チャネル形成
領域に酸化物半導体を用いたトランジスタである。該トランジスタは、チャネル形成領域
にアモルファスシリコンを用いた従来のトランジスタに比べ、高い移動度を有する。その
ため、該トランジスタによって構成されるシフトレジスタは高速動作を行うことができる
。

また、図８（Ａ）及び図８（Ｃ）に示すトランジスタを複数用いる場合の一形態につい
て図１０を用いて説明する。図１０は、本発明の一態様であるシフトレジスタに適用可能
な複数のトランジスタの構造の一例を示す図であり、図１０（Ａ）は２つのトランジスタ
の上面図であり、図１０（Ｂ）は、図１０（Ａ）の線分Ｘ１−Ｘ２における断面図である
。

図１０（Ａ）ではトランジスタ２５１及びトランジスタ２５２を示している。なお、こ
こでは一例として、酸化物半導体層と、ソース端子又はドレイン端子として機能する導電
層との間に酸化物導電層を有する構造について示す。

トランジスタ２５１は、図８（Ａ）及び図８（Ｃ）に示したトランジスタである。その
ため、ここでは前述の説明を援用することとする。

トランジスタ２５２は、基板２０１上の導電層２１１と、導電層２１１上の絶縁層２０
２と、絶縁層２０２上の酸化物半導体層２１３と、酸化物半導体層２１３上の酸化物導電
層２１４ａ及び酸化物導電層２１４ｂと、導電層２１５ａ及び導電層２１５ｂと、を有す
る。

なお、トランジスタ２５２において、導電層２１１はゲート端子として機能し、絶縁層
２０２はゲート絶縁層として機能し、酸化物半導体層２１３よりも導電率が高い酸化物導
電層２１４ａ及び酸化物導電層２１４ｂはソース領域（低抵抗ソース領域ともいう）又は
ドレイン領域（低抵抗ドレイン領域ともいう）として機能し、導電層２１５ａ、導電層２
１５ｂはソース端子又はドレイン端子として機能する。また、酸化物半導体層２１３はチ
ャネル形成領域を有する。なお、酸化物半導体層２１３は、形成の際に脱水化または脱水
素化処理が施されている。

さらに、図１０（Ａ）及び図１０（Ｂ）に示すトランジスタ２５１及びトランジスタ２
５２は、酸化物半導体層に脱水化処理又は脱水素化処理が施されるだけでなく、酸化物半
導体層２１３及び酸化物半導体層２１３２の一部に接して酸化物絶縁層２０７が設けられ
る。

さらに、トランジスタ２５１の導電層２１１は、絶縁層２０２に設けられた開口部を介
して導電層２１５ｂに接する。これにより良好なコンタクトを得ることができ、接触抵抗
を低減することができる。よって開口の数の低減、開口の数の低減による占有面積の縮小
を図ることができる。よって例えばこの構造である２つのトランジスタを用いて論理回路
（例えばインバータ）などを構成することもできる。

図１０に一例として示すように、実施の形態１に示したシフトレジスタでは、あるトラ
ンジスタのゲート端子として機能する導電層がゲート絶縁層として機能する絶縁層に設け
られた開口部を介して他のトランジスタのソース端子又はドレイン端子として機能する導
電層と電気的に接続された構造にすることもできる。

次に、図８（Ｂ）に示すトランジスタの作製方法の一例について図１１（Ａ）〜（Ｄ）
を用いて説明する。図１１（Ａ）〜（Ｄ）は、図８（Ｂ）に示すトランジスタの作製方法
の一例を示す断面図である。

なお、以下において、「膜」とは、基板全面に形成されたものであって、後にフォトリ
ソグラフィ工程等によって所望の形状に加工されるものが、加工前の状態にあるものをい
う。そして、「層」とは、「膜」からフォトリソグラフィ工程等により所望の形状に加工
、形成されたもの、及び基板全面に形成することを目的としたもののことをいう。

まず、基板２０１を準備し、基板２０１の上に導電膜を形成した後、第１のフォトリソ
グラフィ工程により導電層２１１を形成する（図１１（Ａ）参照）。なお、形成された導
電層２１１はテーパ形状であることが好ましい。導電層２１１をテーパ形状とすることに
より、上部に接する膜との密着性を高めることができる。

基板２０１としては、絶縁表面を有し、少なくとも、後の加熱処理に耐えうる程度の耐
熱性を有していることが必要となる。基板２０１としては、例えばガラス基板などを用い
ることができる。

また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以
上のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、
アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられてい
る。一般に、ホウ酸（Ｂ_２Ｏ_３）と比較して酸化バリウム（ＢａＯ）を多く含ませること
で、より実用的な耐熱ガラスが得られる。このため、Ｂ_２Ｏ_３よりＢａＯを多く含むガラ
ス基板を用いることが好ましい。

なお、上記のガラス基板に代えて、基板２０１としてセラミック基板、石英基板、サフ
ァイア基板などの絶縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いる
ことができる。

また、下地層となる絶縁層を基板２０１と、導電層２１１との間に設けてもよい。下地
層は、基板２０１からの不純物元素の拡散を防止する機能があり、窒化珪素、酸化珪素、
窒化酸化珪素、又は酸化窒化珪素によって構成される層又はそれらの層による積層構造に
より形成することができる。

導電層２１１を形成するための導電膜の材料としては、例えばモリブデン、チタン、ク
ロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材
料又はこれらを主成分とする合金材料を用いることができ、導電層２１１を形成するため
の導電膜は、これらの材料のいずれか一つ又は複数を含む膜の単層膜又は積層膜により形
成することができる。

また、導電層２１１を形成するための導電膜は、チタン層上にアルミニウム層と、該ア
ルミニウム層上にチタン層が積層された３層の積層構造、またはモリブデン層上にアルミ
ニウム層と、該アルミニウム層上にモリブデン層を積層した３層の積層構造とすることが
好ましい。勿論、導電膜として単層、２層構造、または４層以上の積層構造としてもよい
。また、導電膜として、チタン膜、アルミニウム膜及びチタン膜の積層導電膜を用いた場
合は、塩素ガスを用いたドライエッチング法でエッチングすることができる。

次に、導電層２１１の上に絶縁層２０２を形成する。

絶縁層２０２は、プラズマＣＶＤ法又はスパッタ法等を用いて、酸化珪素層、窒化珪素
層、酸化窒化珪素層又は窒化酸化珪素層を単層で又は積層して形成することができる。例
えば、成膜ガスとして、ＳｉＨ_４、酸素及び窒素を用いてプラズマＣＶＤ法により酸化窒
化珪素層を形成すればよい。絶縁層２０２の膜厚は、１００ｎｍ以上５００ｎｍ以下とし
、積層の場合は、例えば、膜厚５０ｎｍ以上２００ｎｍ以下の第１の絶縁層と、第１の絶
縁層上に膜厚５ｎｍ以上３００ｎｍ以下の第２の絶縁層の積層とする。また、絶縁層２０
２として、リン又はボロンがドープされたシリコンターゲット材を用いて成膜された酸化
シリコン膜を用いることにより不純物（水分や、水素イオンや、ＯＨ⁻など）の侵入を抑
制することができる。

本実施の形態では、一例としてプラズマＣＶＤ法により膜厚２００ｎｍの窒化珪素を成
膜することにより絶縁層２０２を形成する。

次に、絶縁層２０２の上に酸化物半導体膜を形成する。酸化物半導体膜の膜厚は、２ｎ
ｍ以上２００ｎｍ以下であることが好ましい。例えば膜厚を５０ｎｍ以下と薄くすること
により、酸化物半導体膜の形成後に脱水化または脱水素化のための加熱処理を行っても酸
化物半導体膜を非晶質な状態にすることができる。また、酸化物半導体膜の膜厚を薄くす
ることで酸化物半導体膜の形成後に加熱処理した場合に、結晶化してしまうのを抑制する
ことができる。

なお、酸化物半導体膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラ
ズマを発生させる逆スパッタを行い、絶縁層２０２の表面に付着しているゴミを除去して
もよい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側
にＲＦ電源を用いて電圧を印加して基板にプラズマを形成して表面を改質する方法である
。なお、アルゴンに代えて窒素、ヘリウム、酸素などを用いてもよい。

酸化物半導体膜としては、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系膜、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ
−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−
Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｓｎ−Ｏ
系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体膜を用いる。本実施の形態では
、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタ法により成膜する。ま
た、酸化物半導体膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希
ガス（代表的にはアルゴン）及び酸素雰囲気下においてスパッタ法により形成することが
できる。また、スパッタ法を用いる場合、ＳｉＯ_２を２重量％以上１０重量％以下含むタ
ーゲットを用いて成膜を行い、酸化物半導体膜に結晶化を阻害するＳｉＯｘ（ｘ＞０）を
含ませてもよい。これにより、後の工程で行う脱水化または脱水素化のための加熱処理の
際に結晶化してしまうのを抑制することができる。

ここでは、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲット（組成比として、Ｉｎ_２
Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１［ｍｏｌ］、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５
［ａｔ］）を用いて、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直
流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下で成膜する。なお、
パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質（パーティクル、ゴミと
もいう）が軽減でき、膜厚分布も均一となるために好ましい。本実施の形態では、酸化物
半導体膜として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ターゲットを用いてスパッタ法によ
りＩｎ−Ｇａ−Ｚｎ−Ｏ系膜を成膜する。

なお、当該金属酸化物ターゲットとしては、上記組成のターゲットの他、組成比として
、Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：０．５［ｍｏｌ］、Ｉｎ：Ｇａ：Ｚｎ＝１
：１：０．２５［ａｔ］又はＩｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：２［ｍｏｌ］、
Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［ａｔ］などを用いることもできる。

スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法と、ＤＣスパッタ
法があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法もある。ＲＦスパッ
タ法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に金属導電膜を成膜す
る場合に用いられる。

また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッ
タ装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数
種類の材料を同時に放電させて成膜することもできる。

また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装
置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッ
タ法を用いるスパッタ装置がある。

また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成
分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中
に基板にも電圧をかけるバイアススパッタ法もある。

また、スパッタを行う成膜室の排気手段としては、クライオポンプを用いることが好ま
しい。クライオポンプを用いて排気を行うことにより、成膜室内の水分など、不純物を除
去することができる。

次に、酸化物半導体膜を第２のフォトリソグラフィ工程により島状に加工し、酸化物半
導体層２１３を形成する（図１１（Ｂ）参照）。なお、第２のフォトリソグラフィ工程の
後、酸化物半導体層２１３を不活性気体雰囲気（窒素、またはヘリウム、ネオン、アルゴ
ン等）下において加熱処理（４００℃以上であって７５０℃未満）を行い、層内に含まれ
る水素及び水などの不純物を除去してもよい。

次に、酸化物半導体層２１３の脱水化または脱水素化を行う。脱水化または脱水素化を
行う第１の加熱処理の温度は、４００℃以上であって７５０℃未満、好ましくは４２５℃
以上とする。なお、４２５℃以上であれば熱処理時間は１時間以下でよいが、４２５℃以
下であれば加熱処理時間は、１時間よりも長時間行うこととする。ここでは、加熱処理装
置の一つである電気炉に基板を導入し、酸化物半導体層２１３に対して窒素雰囲気下にお
いて加熱処理を行った後、大気に触れることなく、酸化物半導体層２１３への水や水素の
混入を防ぐ。本実施の形態では、酸化物半導体層２１３の脱水化または脱水素化を行う加
熱温度から、再び水が入らないような十分な温度まで同じ炉を用いて徐冷する。具体的に
は、当該加熱温度よりも１００℃以上下がるまで窒素雰囲気下で徐冷する。なお、当該雰
囲気は、窒素雰囲気に限定されず、ヘリウム、ネオン、アルゴンなどの不活性気体雰囲気
であればどのような雰囲気であってもよい。

なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または
熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａ
ｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉ
ｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａ
ｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハラ
イドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高
圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装
置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。当該ガスと
しては、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応
しない不活性気体が用いられる。

酸化物半導体層２１３を４００℃以上７５０℃未満の温度で熱処理することで、酸化物
半導体層の脱水化、脱水素化が図られ、その後の水（Ｈ_２Ｏ）の再含浸を防ぐことができ
る。

また、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガ
スに、水、水素などが含まれないことが好ましい。また、加熱処理装置に導入する窒素、
またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上
、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ま
しくは０．１ｐｐｍ以下）とすることが好ましい。

なお、第１の加熱処理の条件または酸化物半導体層２１３の材料によっては、酸化物半
導体層２１３が、微結晶粒及び非晶質領域を含んで構成される場合または結晶粒のみによ
って構成される場合がある。例えば、結晶化率が９０％以上、または８０％以上の微結晶
の酸化物半導体膜となる場合もある。また、第１の加熱処理の条件または酸化物半導体層
２１３の材料によっては、酸化物半導体層２１３が結晶粒を含まない非晶質領域のみによ
って構成される場合もある。

酸化物半導体層２１３は、第１の加熱処理後に酸素欠乏型となり、低抵抗化する。第１
の加熱処理後の酸化物半導体膜は、成膜直後の酸化物半導体膜よりもキャリア濃度が高ま
り、好ましくは１×１０^１８／ｃｍ^３以上のキャリア濃度を有する酸化物半導体層となる
。

なお、導電層２１１は、第１の加熱処理の条件、またはその材料によっては、微結晶層
または多結晶層となる場合もある。例えば、導電層２１１として、酸化インジウム酸化ス
ズ合金膜を用いる場合は４５０℃１時間の熱処理で結晶化し、導電層２１１として、酸化
珪素を含む酸化インジウム酸化スズ合金膜を用いる場合は結晶化しない。

また、酸化物半導体層２１３の第１の加熱処理は、島状の酸化物半導体層に加工する前
の酸化物半導体膜に行うこともできる。その場合には、第１の加熱処理後に、加熱装置か
ら基板を取り出し、フォトリソグラフィ工程を行う。

次に、絶縁層２０２、及び酸化物半導体層２１３の上に導電膜を形成する。

該導電膜としては、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、アル
ミニウム（Ａｌ）、クロム（Ｃｒ）、銅（Ｃｕ）、及びタンタル（Ｔａ）から選ばれた元
素、または上述した元素を成分とする合金か、上述した元素を組み合わせた化合物等を用
いる。導電膜は、上述した元素を含む単層に限定されず、２層以上の積層を用いることが
できる。本実施の形態では、チタン膜（膜厚１００ｎｍ）とアルミニウム膜（膜厚２００
ｎｍ）とチタン膜（膜厚１００ｎｍ）の３層構造の導電膜を形成する。また、チタン膜に
変えて窒化チタン膜を用いてもよい。

なお、後に２００℃〜６００℃の熱処理を行う場合には、この熱処理に耐える耐熱性を
導電膜に持たせることが好ましい。例えばヒロック防止元素が添加されたアルミニウム合
金や、耐熱性導電膜と積層した導電膜を用いることが好ましい。なお、導電膜の成膜方法
は、スパッタ法や真空蒸着法（電子ビーム蒸着法など）や、アーク放電イオンプレーティ
ング法や、スプレー法を用いる。また、銀、金、銅などの導電性ナノペーストを用いてス
クリーン印刷法、インクジェット法などを用いて吐出し焼成して形成しても良い。

次に、第３のフォトリソグラフィ工程によりレジストマスク２３３ａ及びレジストマス
ク２３３ｂを形成し、当該導電膜を選択的にエッチングして導電層２１５ａ及び導電層２
１５ｂを形成する（図１１（Ｃ）参照）。

また、第３のフォトリソグラフィ工程においては、酸化物半導体層２１３上に接する導
電膜のみを選択的に除去する。例えばＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体層上に接する
金属導電膜のみを選択的に除去するためにアルカリ性のエッチャントとしてアンモニア過
水（組成の重量比として、過酸化水素：アンモニア：水＝５：２：２）などを用いると、
当該導電膜を選択的に除去し、酸化物半導体からなる酸化物半導体層を残存させることが
できる。

また、エッチング条件にもよるが第３のフォトリソグラフィ工程において酸化物半導体
層２１３の露出領域がエッチングされる場合がある。その場合、導電層２１５ａと導電層
２１５ｂに挟まれる領域の酸化物半導体層は、導電層２１１上で導電層２１５ａ及び導電
層２１５ｂが重なる領域の酸化物半導体層に比べ、膜厚が薄くなる。

次に、絶縁層２０２、酸化物半導体層２１３の上に酸化物絶縁層２０７を形成する。こ
の段階で、酸化物半導体層２１３の一部は、酸化物絶縁層２０７と接する。なお、絶縁層
２０２を挟んで導電層２１１と重なる酸化物半導体層の領域がチャネル形成領域となる。

酸化物絶縁層２０７は、少なくとも１ｎｍ以上の膜厚とし、スパッタ法など、酸化物絶
縁層に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。本実
施の形態では、スパッタ法を用いて、酸化物絶縁層として酸化珪素膜を成膜する。成膜時
の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。
酸化珪素膜のスパッタ法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰
囲気下、または希ガス（代表的にはアルゴン）及び酸素の混合雰囲気下において行うこと
ができる。また、ターゲットとして酸化珪素ターゲットまたは珪素ターゲットを用いるこ
とができる。例えば、珪素ターゲットを用いて、酸素、及び希ガス雰囲気下でスパッタ法
により酸化珪素を形成することができる。低抵抗化した酸化物半導体層に接して形成する
酸化物絶縁層は、水分や、水素イオンや、ＯＨ⁻などの不純物を含まず、これらが外部か
ら侵入することをブロックする無機絶縁膜を用い、代表的には酸化珪素膜、窒化酸化珪素
膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いる。なお、スパッタ
法で形成した酸化物絶縁層は特に緻密であり、接する層へ不純物が拡散する現象を抑制す
る保護膜として単層であっても利用することができる。また、リン（Ｐ）や硼素（Ｂ）を
ドープしたターゲットを用い、酸化物絶縁層にリン（Ｐ）や硼素（Ｂ）を添加することも
できる。

本実施の形態では、純度が６Ｎであり、柱状多結晶Ｂドープの珪素ターゲット（抵抗値
０．０１Ωｃｍ）を用い、基板とターゲットの間との距離（Ｔ−Ｓ間距離）を８９ｍｍ、
圧力０．４Ｐａ、直流（ＤＣ）電源６ｋＷ、酸素（酸素流量比率１００％）雰囲気下でパ
ルスＤＣスパッタ法により成膜する。膜厚は３００ｎｍとする。

なお、酸化物絶縁層２０７は酸化物半導体層２１３のチャネル形成領域となる領域上に
接して設けられ、チャネル保護層としての機能も有する。

次いで、第２の加熱処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上
３５０℃以下）を不活性ガス雰囲気下、または窒素ガス雰囲気下で行ってもよい。例えば
、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、
酸化物半導体層２１３の一部が酸化物絶縁層２０７と接した状態で加熱され、また、酸化
物半導体層２１３の他の一部が導電層２１５ａ及び導電層２１５ｂと接した状態で加熱さ
れる。

第１の加熱処理で低抵抗化された酸化物半導体層２１３が酸化物絶縁層２０７と接した
状態で第２の加熱処理が施されると、酸化物絶縁層２０７が接した領域が酸素過剰な状態
となる。その結果、酸化物半導体層２１３のうち酸化物絶縁層２０７と接する領域から、
酸化物半導体層２１３の深さ方向に向けて、高抵抗化（Ｉ型化）する（図１１（Ｄ）参照
）。

なお、第２の加熱処理を行うタイミングは、第３のフォトリソグラフィ工程の終了直後
に限定されず、第３のフォトリソグラフィ工程よりも後の工程であれば特に限定されない
。

以上により、図８（Ｂ）に示したトランジスタを作製することができる。

なお、本実施例の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一部と
自由に組み合わせることが可能である。

（実施の形態３）
本実施の形態では、実施の形態１に示したシフトレジスタを構成するトランジスタに適
用可能な、実施の形態２に示したトランジスタとは異なるトランジスタの一例について説
明する。

本実施の形態におけるトランジスタの構造の一例について図１２を用いて説明する。図
１２は、本実施の形態におけるトランジスタの構造の一例を示す図であり、図１２（Ａ）
は該トランジスタの上面図であり、図１２（Ｂ）は図１２（Ａ）の線分Ｚ１−Ｚ２におけ
る断面図である。

図１２（Ａ）及び図１２（Ｂ）に示すトランジスタは、基板２０１上の導電層２１１と
、導電層２１１上の絶縁層２０２と、絶縁層２０２上の導電層２１５ａ及び導電層２１５
ｂと、絶縁層２０２並びに導電層２１５ａ及び導電層２１５ｂ上の酸化物半導体層２１３
と、を有する。

なお、当該トランジスタにおいて、導電層２１１はゲート端子として機能し、絶縁層２
０２はゲート絶縁層として機能し、導電層２１５ａ及び導電層２１５ｂの一方はソース端
子として機能し、他方はドレイン端子として機能する。また、酸化物半導体層２１３はチ
ャネル形成領域を有する。なお、酸化物半導体層２１３は、形成の際に脱水化または脱水
素化処理が施されている。

さらに、図１２（Ａ）及び図１２（Ｂ）に示すトランジスタは、酸化物半導体層２１３
に脱水化処理又は脱水素化処理が施されるだけでなく、酸化物半導体層２１３の一部に接
して酸化物絶縁層２０７が設けられる。脱水化または脱水素化処理が施された後に、酸化
物絶縁層２０７が形成された酸化物半導体層２１３をチャネル形成領域として用いたトラ
ンジスタは、長期間の使用や高負荷に伴うしきい値電圧（Ｖｔｈ）のシフトが起こりにく
いため、信頼性が高い。

なお、酸化物絶縁層２０７の上に窒化物絶縁層を設けてもよい。窒化物絶縁層は、酸化
物絶縁層２０７の下方に設ける絶縁層２０２または下地となる絶縁層と接する構成とする
ことが好ましく、基板の側面近傍からの水分や、水素イオンや、ＯＨ⁻などの不純物が侵
入することをブロックする。特に、酸化物絶縁層２０７と接する絶縁層２０２または下地
となる絶縁層を窒化珪素層とすると有効である。即ち、酸化物半導体層２１３の下面、上
面、及び側面を囲むように窒化珪素層を設けると、トランジスタの信頼性が向上する。

また、酸化物絶縁層２０７の上（上記窒化物絶縁層を設ける場合には窒化物絶縁層の上
）に平坦化絶縁層を設けることもできる。

また、図９（Ａ）及び図９（Ｂ）と同様に図１２に示すトランジスタは、酸化物半導体
層２１３と重なる領域の酸化物絶縁層２０７の上（上記平坦化絶縁層を設ける場合には平
坦化絶縁層の上）に導電層を有する構造にすることもできる。該導電層は、第２のゲート
端子としての機能を有する。第２のゲート電圧を当該導電層に印加することにより、トラ
ンジスタのしきい値電圧を制御することができる。

なお、平坦化絶縁層は必ずしも設ける必要はない。平坦化絶縁層を設けない場合には、
酸化物絶縁層２０７の上（窒化物絶縁層を有する場合には窒化物絶縁層の上）に第２のゲ
ート端子としての機能を有する導電層を有する構造とすることもできる。

例えば、第２のゲート端子の電位がソース端子の電位よりも高くなるようにすると、ト
ランジスタのしきい値電圧は負の方向へシフトし、ソース端子の電位より低くなるように
すると、トランジスタのしきい値電圧は正の方向へシフトする。

図１２に示すように、本実施の形態のトランジスタは、ソース端子又はドレイン端子と
して機能する導電層上に酸化物半導体層を有する、いわゆるボトムコンタクト型のトラン
ジスタである。該トランジスタは、チャネル形成領域にアモルファスシリコンを用いた従
来のトランジスタに比べ、高い移動度を有する。そのため、該トランジスタによって構成
されるシフトレジスタは高速動作を行うことができる。また、ボトムコンタクト型のトラ
ンジスタを適用することにより、酸化物半導体層とソース端子又はドレイン端子として機
能する導電層との接触面積を増やすことができ、ピーリングなどを防止することができる
。

なお、本実施例の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一部と
自由に組み合わせることが可能である。

（実施の形態４）
本実施の形態では、実施の形態１に示したシフトレジスタを構成するトランジスタに適
用可能な、実施の形態２及び実施の形態３に示したトランジスタとは異なるトランジスタ
の一例について説明する。

本実施の形態におけるトランジスタの構造の一例について図１３を用いて説明する。図
１３は、本実施の形態におけるトランジスタの構造の一例を示す図であり、図１３（Ａ）
は該トランジスタの上面図であり、図１３（Ｂ）は図１３（Ａ）の線分Ｚ１−Ｚ２におけ
る断面図である。

図１３（Ａ）及び図１３（Ｂ）に示すトランジスタは、図８に示すトランジスタと同様
に、基板２０１上の導電層２１１と、導電層２１１上の絶縁層２０２と、絶縁層２０２上
の酸化物半導体層２１３と、酸化物半導体層２１３上の導電層２１５ａ及び導電層２１５
ｂと、を有する。

なお、当該トランジスタにおいて、導電層２１１はゲート端子として機能し、絶縁層２
０２はゲート絶縁層として機能し、導電層２１５ａ及び導電層２１５ｂの一方はソース端
子として機能し、他方はドレイン端子として機能する。また、酸化物半導体層２１３はチ
ャネル形成領域を有する。なお、酸化物半導体層２１３は、形成の際に脱水化または脱水
素化処理が施されている。

さらに、図１３（Ａ）及び図１３（Ｂ）に示すトランジスタは、酸化物半導体層２１３
に脱水化処理又は脱水素化処理が施されるだけでなく、酸化物半導体層２１３の一部に接
して酸化物絶縁層２０７が、導電層２１５ａ及び導電層２１５ｂの下に設けられる。図１
３（Ａ）及び図１３（Ｂ）に示す酸化物絶縁層２０７は、チャネル保護層としての機能を
有する。

なお、酸化物絶縁層２０７並びに導電層２１５ａ及び導電層２１５ｂの上に窒化物絶縁
層を設けてもよい。窒化物絶縁層は、酸化物絶縁層２０７の下方に設ける絶縁層２０２ま
たは下地となる絶縁層と接する構成とすることが好ましく、基板の側面近傍からの水分や
、水素イオンや、ＯＨ⁻などの不純物が侵入することをブロックする。特に、酸化物絶縁
層２０７と接する絶縁層２０２または下地となる絶縁層を窒化珪素層とすると有効である
。即ち、酸化物半導体層２１３の下面、上面、及び側面を囲むように窒化珪素層を設ける
と、トランジスタの信頼性が向上する。

また、酸化物絶縁層２０７並びに導電層２１５ａ及び導電層２１５ｂの上（上記窒化物
絶縁層を設ける場合には窒化物絶縁層の上）に平坦化絶縁層を設けることもできる。

また、酸化物絶縁層２０７の上（上記平坦化絶縁層を設ける場合には平坦化絶縁層の上
）に酸化物絶縁層２０７を挟んで酸化物半導体層２１３の上に導電層を有する構造にする
こともできる。該導電層は、第２のゲート端子としての機能を有する。第２のゲート電圧
を導電層に印加することにより、トランジスタ２５１のしきい値電圧を制御することがで
きる。

なお、平坦化絶縁層は必ずしも設ける必要はない。平坦化絶縁層を設けない場合には、
酸化物絶縁層２０７の上（窒化物絶縁層を有する場合には窒化物絶縁層の上）に当該導電
層を有する構造とすることもできる。

例えば、第２のゲート端子の電位がソース端子の電位よりも高くなるようにすると、ト
ランジスタのしきい値電圧は負の方向へシフトし、ソース端子の電位より低くなるように
すると、トランジスタのしきい値電圧は正の方向へシフトする。

また、本実施の形態のトランジスタは、図８（Ｃ）に示すトランジスタと同様に、酸化
物半導体層２１３の一部の上に一対のバッファ層として機能する一対の酸化物導電層が設
けられ、一対の酸化物導電層にそれぞれ接するように一対の電極である導電層２１５ａ及
び導電層２１５ｂが設けられた構造とすることもできる。

以上のように、本実施の形態におけるトランジスタは、酸化物半導体層の一部の上にチ
ャネル保護層となる絶縁層を有する、いわゆるチャネル保護型のトランジスタである。該
トランジスタは、チャネル形成領域にアモルファスシリコンを用いた従来のトランジスタ
に比べ、高い移動度を有する。そのため、該トランジスタによって構成されるシフトレジ
スタは高速動作を行うことができる。

なお、本実施例の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一部と
自由に組み合わせることが可能である。

（実施の形態５）
本実施の形態では、実施の形態１に示したシフトレジスタを有する表示装置の一例につ
いて図１４を用いて説明する。

実施の形態１に示したシフトレジスタを有する表示装置としては、液晶表示装置又はエ
レクトロルミネセンス（以下、ＥＬともいう）表示装置など、様々な表示装置が挙げられ
る。本実施の形態における表示装置の構成について図１４（Ａ）を用いて説明する。図１
４（Ａ）は本実施の形態における表示装置の構成を示すブロック図である。

図１４（Ａ）に示す表示装置は、画素部７０１と、走査線駆動回路７０２と、信号線駆
動回路７０３と、を有する。

さらに、画素部７０１は、複数の画素７０４を有するドットマトリクス構造である。具
体的には、複数の画素７０４は、行列方向に複数配置されている。各画素７０４は走査線
７０５を介して走査線駆動回路７０２に電気的に接続され、信号線７０６を介して信号線
駆動回路７０３に電気的に接続される。

走査線駆動回路７０２は、データ信号を入力する画素７０４を選択する回路であり、走
査線７０５を介して選択信号を画素７０４に出力する。

信号線駆動回路７０３は、画素７０４に書き込むデータを信号として出力する回路であ
り、信号線７０６を介して走査線駆動回路７０２により選択された画素７０４に画素デー
タを信号として出力する。

画素７０４は、少なくとも表示素子と、スイッチング素子とを有する。表示素子として
は、例えば液晶素子又はＥＬ素子などの発光素子を適用することができ、スイッチング素
子としては、例えばトランジスタなどを適用することができる。

次に、走査線駆動回路７０２及び信号線駆動回路７０３の構成例について図１４（Ｂ）
、（Ｃ）を用いて説明する。図１４（Ｂ）、（Ｃ）は駆動回路の構成を示すブロック図で
あり、図１４（Ｂ）は走査線駆動回路７０２の構成を示すブロック図であり、図１４（Ｃ
）は信号線駆動回路７０３の構成を示すブロック図である。

走査線駆動回路７０２は、図１４（Ｂ）に示すように、シフトレジスタ９００と、レベ
ルシフタ９０１と、バッファ９０２とを有する。

シフトレジスタ９００は、走査線駆動回路用スタートパルス（ＧＳＰ）、走査線駆動回
路用基準クロック信号（ＧＣＫ）などの信号が入力され、各順序論理回路において順次選
択信号が出力される。本実施の形態のシフトレジスタ９００は、実施の形態１で示したよ
うに走査線駆動回路用基準クロック信号（ＧＣＫ）が、動作期間に含まれる一部の期間に
おいて走査線駆動回路用基準クロック信号を供給する複数の配線を有する。

信号線駆動回路７０３は、図１４（Ｃ）に示すように、シフトレジスタ９０３、第１の
ラッチ回路９０４、第２のラッチ回路９０５、レベルシフタ９０６、バッファ９０７と、
を有する。

シフトレジスタ９０３には、信号線駆動回路用スタートパルス（ＳＳＰ）、信号線駆動
回路用基準クロック信号（ＳＣＫ）などの信号が入力され、各順序論理回路において順次
選択信号が出力される。本実施の形態のシフトレジスタ９０３は、実施の形態１で示した
ように信号線駆動回路用基準クロック信号（ＳＣＫ）が、動作期間に含まれる一部の期間
において信号線駆動回路用基準クロック信号を供給する複数の配線を有する。

なお、シフトレジスタ９００及びシフトレジスタ９０３のどちらか一つのみが実施の形
態１に示したシフトレジスタであってもよい。

第１のラッチ回路９０４にはデータ信号（ＤＡＴＡ）が入力される。第１のラッチ回路
９０４は、論理回路を用いて構成することができる。

バッファ９０７は、信号を増幅させる機能を有し、オペアンプなどを有する。バッファ
９０７は、論理回路を用いて構成することができる。

第２のラッチ回路９０５にはラッチ（ＬＡＴ）信号を一時保持することができ、保持さ
れたラッチ信号を一斉に図１４（Ａ）における画素部７０１に出力させる。これを線順次
駆動と呼ぶ。そのため、線順次駆動ではなく、点順次駆動を行う画素であれば、第２のラ
ッチ回路９０５は不要とすることができる。また、第２のラッチ回路９０５は、論理回路
を用いて構成することができる。

次に、本実施の形態の表示装置の動作について説明する。

まず、走査線駆動回路７０２で走査線７０５が選択される。選択された走査線７０５に
電気的に接続された画素７０４は、信号線７０６を介して信号線駆動回路７０３からデー
タ信号が入力される。これにより、当該画素７０４は、データの書き込みが行われ表示状
態になる。走査線駆動回路７０２により走査線７０５が選択され、すべての画素７０４に
おいてデータ書き込みが行われる。以上が本実施の形態における表示装置の動作である。

図１４に示す表示装置の各回路は、すべて同一基板上に設けることができる。また、同
一の導電型のトランジスタにより構成することができる。同一基板上に設けることにより
小型化することができ、同一の導電型のトランジスタで構成することにより工程を簡略化
することができる。

なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一
部と自由に組み合わせることが可能である。

（実施の形態６）
本実施の形態では、実施の形態５に示した表示装置の一例として液晶表示装置について
図１５を用いて説明する。

図１５（Ａ）に本実施の形態の液晶表示装置が有する画素の回路図を示す。図１５（Ａ
）に示す画素は、トランジスタ８２１と、液晶素子８２２と、容量素子８２３と、を有す
る。

トランジスタ８２１は、ゲート端子が走査線８０４に電気的に接続され、第１端子が信
号線８０５に電気的に接続される。なお、トランジスタ８２１は、当該画素が有する液晶
素子８２２への電圧の印加を制御する選択トランジスタとして機能する。

液晶素子８２２は、一方の端子がトランジスタ８２１の第２端子に電気的に接続され、
他方の端子が共通電位（Ｖｃｏｍ）を供給する配線（以下、共通電位線ともいう）に電気
的に接続される。なお、液晶素子８２２は、一方の端子の一部または全部となる第１の電
極と、他方の端子の一部または全部となる第２の電極と、第１の電極と第２の電極の間に
電圧が印加されることにより配向が変化する液晶分子を有する層（液晶層という）とによ
り構成される。

容量素子８２３は、一方の端子がトランジスタ８２１の第２端子に電気的に接続され、
他方の端子が共通電位線に電気的に接続される。なお、容量素子８２３は、一方の端子の
一部または全部となる第１の電極と、他方の端子の一部または全部となる第２の電極と、
第１の電極と第２の電極の間に設けられた誘電体層とにより構成される。また、容量素子
８２３は、画素の保持容量としての機能を有する。なお、容量素子８２３は必ずしも設け
る必要はないが、容量素子８２３を設けることにより、トランジスタ８２１のリーク電流
による影響を抑制することができる。

なお、本実施の形態における液晶表示装置の液晶の駆動方式としては、ＴＮ（Ｔｗｉｓ
ｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モ
ード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕ
ｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａ
ｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌ
ｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（
Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、
ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬ
Ｃ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）などが挙げ
られる。

また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つ
であり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する
直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改
善するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる
。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１０μｓ〜１００
μｓと短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。

画素に信号が入力される際には、まず、データが書き込まれる画素が選択され、選択さ
れた画素は、走査線８０４から入力される信号によりトランジスタ８２１がオン状態にな
る。

このとき信号線８０５からのデータ信号がトランジスタ８２１を介して画素に入力され
、液晶素子８２２の一方の端子の電位はデータ信号の電位となる。これにより、液晶素子
８２２には、一方の端子と他方の端子の間に印加される電圧に応じた配向状態に設定され
る。データ書き込み後、走査線８０４から入力される信号によりトランジスタ８２１がオ
フ状態になり、液晶素子８２２は表示期間の間設定された配向状態を維持し、表示状態と
なる。上記動作を走査線８０４毎に順次行い、液晶表示装置が有する全ての画素において
上記動作が行われる。

液晶表示装置の動画表示において、液晶分子自体の応答が遅いため、残像が生じる、ま
たは動画のぼけが生じるという問題がある。液晶表示装置の動画特性を改善するため、全
面黒表示を１フレームおきに行う、所謂、黒挿入と呼ばれる駆動技術がある。

また、通常の垂直同期周波数を１．５倍、好ましくは２倍以上にすることで応答速度を
改善する、所謂、倍速駆動と呼ばれる駆動技術もある。

また、液晶表示装置の動画特性を改善するため、バックライトとして複数のＬＥＤ（発
光ダイオード）光源または複数のＥＬ光源などを用いて面光源を構成し、面光源を構成し
ている各光源を独立して１フレーム期間内で間欠点灯駆動する駆動技術もある。面光源と
して、３種類以上のＬＥＤを用いてもよいし、白色発光のＬＥＤを用いてもよい。独立し
て複数のＬＥＤを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてＬ
ＥＤの発光タイミングを同期させることもできる。この駆動技術は、ＬＥＤを部分的に消
灯することができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合
には、消費電力の低減効果が図れる。

これらの駆動技術を組み合わせることによって、液晶表示装置の動画特性などの表示特
性を従来よりも改善することができる。

次に、上記画素を含む本実施の形態における液晶表示装置の構造について図１５（Ｂ）
、（Ｃ）を用いて説明する。図１５（Ｂ）、（Ｃ）は本実施の形態における表示装置の画
素の構造を示す図であり、図１５（Ｂ）は該画素の上面図であり、図１５（Ｃ）は、図１
５（Ｂ）におけるＡ１−Ａ２、Ｂ１−Ｂ２の断面図である。

図１５（Ｂ）及び図１５（Ｃ）に示す液晶表示装置は、Ａ１−Ａ２の断面において、基
板２０００上の導電層２００１と、導電層２００１上の絶縁層２００２と、絶縁層２００
２上の酸化物半導体層２００３と、酸化物半導体層２００３上の導電層２００５ａ及び導
電層２００５ｂと、導電層２００５ａ、導電層２００５ｂ、及び酸化物半導体層２００３
上の酸化物絶縁層２００７と、酸化物絶縁層２００７に設けられた開口部を介して導電層
２００５ｂに接する透明導電層２０２０と、を有する。

なお、導電層２００１はゲート端子として機能し、絶縁層２００２はゲート絶縁層とし
て機能し、導電層２００５ａ及び導電層２００５ｂの一方は第１端子として機能し、他方
は第２端子として機能する。また、ここでは、実施の形態２において説明したトランジス
タ（図８（Ｂ）参照）を適用したが、当該トランジスタとして、実施の形態３又は実施の
形態４に示したトランジスタを適用することも可能である。

また、図１５（Ｂ）及び図１５（Ｃ）に示す液晶表示装置は、Ｂ１−Ｂ２の断面におい
て、基板２０００上の導電層２００８と、導電層２００８上の絶縁層２００２と、絶縁層
２００２上の酸化物絶縁層２００７と、酸化物絶縁層２００７上の透明導電層２０２０と
、を有する。

さらに、本実施の形態の液晶表示装置は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ
Ｃｉｒｃｕｉｔｓ）に接続するための電極または配線として機能する、導電層２０２２
及び透明導電層２０２９と、導電層２０２３、導電層２０２４、及び透明導電層２０２８
とを有する。

透明導電層２０２０、透明導電層２０２９、及び透明導電層２０２８は、酸化インジウ
ム（Ｉｎ_２Ｏ_３）や酸化インジウム酸化スズ合金（Ｉｎ_２Ｏ_３―ＳｎＯ_２、ＩＴＯと略記
する）などを用いてスパッタ法や真空蒸着法などにより形成される。このような材料のエ
ッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは残渣が発生
しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ_２
Ｏ_３―ＺｎＯ）を用いても良い。

なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一
部と自由に組み合わせることが可能である。

（実施の形態７）
本実施の形態では、実施の形態５に示した表示装置の一例として、エレクトロルミネッ
センスを利用した発光素子を有する発光表示装置について図１６及び図１７を用いて説明
する。

エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無
機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素
子と呼ばれている。

有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正
孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキ
ャリア（電子および正孔）が再結合することにより発光する。このようなメカニズムから
、このような発光素子は、電流励起型の発光素子と呼ばれる。

無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに
分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を
有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−
アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み
、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を
利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明
する。

図１６（Ａ）は、本実施の形態における発光表示装置の画素の回路構成を示す回路図で
ある。

図１６（Ａ）に示すように、実施の形態における表示装置の画素は、トランジスタ８５
１と、画素の保持容量としての機能を有する容量素子８５２と、トランジスタ８５３と、
発光素子８５４と、を有する。

トランジスタ８５１は、ゲート端子が走査線８５５に電気的に接続され、第１端子が信
号線８５６に電気的に接続される。

容量素子８５２は、一方の端子がトランジスタ８５１の第２端子に電気的に接続され、
他方の端子が低電源電位線に電気的に接続される。

トランジスタ８５３は、ゲート端子がトランジスタ８５１の第２端子及び容量素子８５
２の一方の端子に電気的に接続され、第１端子が低電源電位線に電気的に接続される。

発光素子８５４は、第１端子がトランジスタ８５３の第２端子に電気的に接続され、第
２端子が高電源電位線に電気的に接続される。

画素に信号が入力される際には、まず、データ書き込みを行う画素が選択される。選択
された画素は、走査線８５５から入力される走査信号によりトランジスタ８５１がオン状
態になり、所定の値の電圧であるビデオ信号（データ信号ともいう）が信号線８５６から
トランジスタ８５３のゲート端子に入力される。

トランジスタ８５３はゲート端子に入力されるデータ信号に応じた電位によりオン状態
またはオフ状態になる。このとき、発光素子８５４の一方の端子及び他方の端子の間に印
加された電圧に応じて電流が流れ、発光素子８５４は流れる電流の量に応じた輝度で発光
する。また、容量素子８５２によりトランジスタ８５３のゲート電圧は一定時間保持され
るため、発光素子８５４は一定時間発光状態を維持する。

また、信号線８５６から画素に入力されるデータ信号がデジタル形式の場合、画素はト
ランジスタのオンとオフの切り替えによって、発光状態が制御される。よって、面積階調
法または時間階調法を用いて階調の表示を行うことができる。なお、面積階調法は、１画
素を複数の副画素に分割し、各副画素を図１６（Ａ）に示す回路構成にして独立にデータ
信号に基づいて駆動させることによって、階調表示を行う駆動法である。また、時間階調
法は、画素が発光する期間を制御することによって、階調表示を行う駆動法である。

発光素子は、液晶素子などに比べて応答速度が高いので、液晶素子よりも時間階調法に
適している。時間階調法で表示を行う場合、１フレーム期間を複数のサブフレーム期間に
分割する。そしてビデオ信号に従い、各サブフレーム期間において画素の発光素子の発光
状態を制御する。１フレーム期間を複数のサブフレーム期間に分割することによって、１
フレーム期間中に画素が実際に発光する期間のトータルの長さを、ビデオ信号により制御
することができ、階調を表示することができる。

次に、発光素子の構成について、図１６（Ｂ）〜図１６（Ｄ）を用いて説明する。ここ
では、トランジスタ８５３がｎチャネル型の場合を例に挙げて、画素の断面構造について
説明する。なお、図１６（Ｂ）〜（Ｄ）の発光表示装置に用いられるトランジスタ８５３
は、駆動用トランジスタである。

発光素子８５４は、発光を取り出すために少なくとも陽極または陰極の一方が透明であ
ればよい。そして、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から
発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板
とは反対側の面から発光を取り出す両面射出構造の発光素子があり、本発明の画素構成は
どの射出構造の発光素子にも適用することができる。

上面射出構造の発光素子について図１６（Ｂ）を用いて説明する。

図１６（Ｂ）に、駆動用トランジスタであるトランジスタ８５３がｎチャネル型で、発
光素子８５４から発せられる光が陽極７００５側に抜ける場合の、画素の断面図を示す。
図１６（Ｂ）では、発光素子８５４の陰極７００３と駆動用トランジスタであるトランジ
スタ８５３が電気的に接続されており、陰極７００３上に発光層７００４、陽極７００５
が順に積層されている。陰極７００３は仕事関数が小さく、なおかつ光を反射する導電層
であれば様々の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、Ａ
ｌＬｉなどが望ましい。そして発光層７００４は、単数の層で構成されていても、複数の
層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合
、陰極７００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順
に積層する。なお、これらの層を全て設ける必要はない。陽極７００５は光を透過する透
光性を有する導電性材料を用いて形成し、例えば、酸化タングステンを含むインジウム酸
化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化
物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯともいう
）、インジウム亜鉛酸化物、酸化珪素を添加したインジウム錫酸化物などの透光性を有す
る導電性導電材料を用いればよい。

陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子８５４に
相当する。図１６（Ｂ）に示した画素の場合、発光素子８５４から発せられる光は、矢印
で示すように陽極７００５側に射出する。

次に、下面射出構造の発光素子について図１６（Ｃ）を用いて説明する。トランジスタ
８５３がｎチャネル型で、発光素子８５４から発せられる光が陰極７０１３側に射出する
場合の、画素の断面図を示す。図１６（Ｃ）では、トランジスタ８５３と電気的に接続す
る透光性を有する導電層７０１７上に、発光素子８５４の陰極７０１３が成膜されており
、陰極７０１３上に発光層７０１４、陽極７０１５が順に積層されている。なお、陽極７
０１５が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽するための遮蔽
層７０１６が成膜されていてもよい。陰極７０１３は、図１６（Ｂ）の場合と同様に、仕
事関数が小さい導電性材料であれば様々な材料を用いることができる。ただし、その膜厚
は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば、２０ｎｍ
の膜厚を有するアルミニウム層を、陰極７０１３として用いることができる。そして、発
光層７０１４は、図１６（Ｂ）と同様に、単数の層で構成されていても、複数の層が積層
されるように構成されていてもどちらでも良い。陽極７０１５は光を透過する必要はない
が、図１６（Ｂ）と同様に、透光性を有する導電性材料を用いて形成することができる。
そして遮蔽層７０１６は、例えば光を反射する金属などを用いることができるが、金属に
限定されない。例えば黒の顔料を添加した樹脂などを用いることもできる。

陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子８５４
に相当する。図１６（Ｃ）に示した画素の場合、発光素子８５４から発せられる光は、矢
印で示すように陰極７０１３側に射出する。

次に、両面射出構造の発光素子について、図１６（Ｄ）を用いて説明する。図１６（Ｄ
）では、トランジスタ８５３と電気的に接続する透光性を有する導電層７０２７上に、発
光素子８５４の陰極７０２３が成膜されており、陰極７０２３上に発光層７０２４、陽極
７０２５が順に積層されている。陰極７０２３は、図１６（Ｂ）の場合と同様に、仕事関
数が小さい導電性材料であれば様々な材料を用いることができる。ただし、その膜厚は、
光を透過する程度とする。例えば２０ｎｍの膜厚を有するアルミニウム層を、陰極７０２
３として用いることができる。そして、発光層７０２４は、図１６（Ｂ）と同様に、単数
の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い
。陽極７０２５は、図１６（Ｂ）と同様に、光を透過する透光性を有する導電性材料を用
いて形成することができる。

陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子８
５４に相当する。図１６（Ｄ）に示した画素の場合、発光素子８５４から発せられる光は
、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。

なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機
ＥＬ素子を設けることも可能である。

なお、本実施の形態では、発光素子の駆動を制御するトランジスタ（駆動用トランジス
タともいう）と発光素子が電気的に接続されている例を示したが、駆動用トランジスタと
、発光素子との間に電流制御用トランジスタが接続されている構成であってもよい。

次に、本実施の形態における発光表示装置（発光パネルともいう）の外観及び断面につ
いて、図１７を用いて説明する。図１７（Ａ）は、第１の基板上に形成されたトランジス
タ及び発光素子を、第２の基板との間にシール材によって封止した発光表示装置の上面図
であり、図１７（Ｂ）は、図１７（Ａ）のＨ−Ｉにおける断面図に相当する。

第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５
０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０
５が設けられている。また、画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、
及び走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている
。つまり、画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回
路４５０４ａ、４５０４ｂは、第１の基板４５０１と、シール材４５０５と、第２の基板
４５０６とによって、充填材４５０７と共に密封されている。このように外気に曝されな
いように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化
樹脂フィルムなど）やカバー材でパッケージング（封入）することが好ましい。

また、第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ
、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、トランジスタを複数有し
ており、図１７（Ｂ）では、画素部４５０２に含まれるトランジスタ４５１０と、信号線
駆動回路４５０３ａに含まれるトランジスタ４５０９、トランジスタ４５５５とを例示し
ている。

トランジスタ４５０９、４５１０、４５５５は、酸化物半導体層を半導体層として含む
信頼性の高い実施の形態２乃至実施の形態４に示すトランジスタのいずれかを適用するこ
とができる。本実施の形態において、トランジスタ４５０９、４５１０、４５５５はｎチ
ャネル型である。また、トランジスタ４５０９、４５１０、４５５５の上には絶縁層４５
４２が形成され、絶縁層４５４２の上には絶縁層４５４４が形成され、絶縁層４５４２及
び絶縁層４５４４を挟んでトランジスタ４５０９の上に導電層４５４０を有する。導電層
４５４０は第２のゲート端子としての機能を有する。

なお、画素部４５０２においては、絶縁層４５４２上に平坦化絶縁層４５４５が設けら
れ、平坦化絶縁層４５４５上に絶縁層４５４３が設けられている。

また、４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の
電極４５１７は、トランジスタ４５１０の第２端子と電気的に接続されている。なお、発
光素子４５１１の構成は、第１の電極４５１７、発光層４５１２、第２の電極４５１３の
積層構造であるが、本実施の形態に示した構成に限定されない。発光素子４５１１から取
り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変えることができる。

隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する
。特に感光性の材料を用い、第１の電極４５１７上に開口部を形成し、その開口部の側壁
が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。

発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成さ
れていてもどちらでも良い。

発光素子４５１１に酸素、水素、水分、二酸化炭素などが侵入しないように、第２の電
極４５１３及び隔壁４５２０上に保護層を形成してもよい。保護層としては、窒化珪素層
、窒化酸化珪素層、ＤＬＣ層（Ｄｉａｍｏｎｄ ｌｉｋｅ Ｃａｒｂｏｎ）などを形成す
ることができる。

また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４
ｂ、または画素部４５０２に与えられる各種信号及び電圧は、ＦＰＣ４５１８ａ、４５１
８ｂから供給されている。

図１７に示す発光表示装置では、接続端子電極４５１５が、発光素子４５１１が有する
第１の電極４５１７が形成される導電膜と同じ導電膜から形成され、端子電極４５１６は
、トランジスタ４５０９、４５１０、４５５５が有するソース電極及びドレイン電極とし
て機能する導電層が形成される導電膜と同じ導電膜から形成されている。

接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電層４５１９を
介して電気的に接続されている。

発光素子４５１１からの光の取り出し方向に位置する基板は、透光性を有する必要があ
る。その場合には、該基板として、ガラス、プラスチック、ポリエステルフィルムまたは
アクリルフィルムのような透光性を有する材料を用いる。

また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化
樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル
、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥ
ＶＡ（エチレンビニルアセテート）を用いることができる。本実施の形態は充填材４５０
７として窒素を用いている。

また、必要であれば、発光素子の射出面に偏光板、または円偏光板（楕円偏光板を含む
）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けて
もよい。また、偏光板または円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸
により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。

信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂ
として、別途用意された基板上に単結晶半導体層または多結晶半導体層を用いて形成され
た駆動回路を実装してもよい。また、信号線駆動回路４５０３ａ、４５０３ｂのみ、若し
くは一部、又は走査線駆動回路４５０４ａ、４５０４ｂのみ、若しくは一部のみを別途形
成して実装しても良く、本実施の形態は図１７の構成に限定されない。

以上の工程により、発光表示装置（表示パネル）を作製することができる。

なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一
部と自由に組み合わせることが可能である。

（実施の形態８）
本実施の形態では、実施の形態５に示した表示装置の一例として、ＦＰＣなどの外部接
続配線を必要とせずに表示が可能な電子ペーパについて図１８及び図１９を用いて説明す
る。

なお、本実施の形態の電子ペーパは、画像が保持される期間（画像保持期間）と、画像
が書き換えられる期間（画像書き換え期間）とを有する。また、当該画像保持期間におい
ては、画像表示を維持するための電力を必要としない。そのため、当該電子ペーパは、消
費電力が少ない表示装置である。

当該電子ペーパは、表示素子として、電圧の印加によって表示が制御でき且つ電圧が印
加されない状態において該表示を保持する素子を有する。例えば、当該素子としては、電
気泳動を用いる素子（電気泳動素子）、ツイストボールを用いる粒子回転素子、帯電トナ
ーや電子粉流体（登録商標）を用いる粒子移動素子、磁気によって階調を表現する磁気泳
動素子、液体移動素子、光散乱素子、相変化素子、などが挙げられる。本実施の形態では
、電子ペーパの一例として、電気泳動素子を有する電子ペーパについて説明する。

電気泳動素子としては、正電荷に帯電した第１の粒子と、第１の粒子と異なる色を呈し
且つ負電荷に帯電した第２の粒子と、溶媒となる液体とが封入されたマイクロカプセルを
有する素子などが挙げられる。当該電気泳動素子に電圧が印加されることによって、マイ
クロカプセルの一方側に第１の粒子又は第２の粒子を集合させることで、表示を行うこと
ができる。なお、当該電気泳動表示素子に電圧が印加されない状態においては、第１の粒
子及び第２の粒子は移動しない。つまり、当該電気泳動素子の表示を保持する。また、電
気泳動素子としては、正負のいずれかに帯電した粒子と、該粒子と異なる色を呈し且つ溶
媒となる液体とが封入されたマイクロカプセルを有する素子などを用いることもできる。

なお、マイクロカプセル中に封入される正負のいずれかに帯電した粒子としては、導電
体材料、絶縁体材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミ
ネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、また
はこれらの複合材料を用いればよい。

次に、本実施の形態における電子ペーパの構造例について図１８を用いて説明する。な
お、図１８（Ａ）は、電子ペーパの画素の回路図であり、図１８（Ｂ）は、当該画素の上
面図であり、図１８（Ｃ）は、図１８（Ｂ）のＡ−Ｂ線に対応する断面図である。

本実施の形態の電子ペーパの画素は、ゲート端子が走査線６３０に電気的に接続され、
第１端子が信号線６３１に電気的に接続されたトランジスタ６０１と、一方の端子がトラ
ンジスタ６０１の第２端子に電気的に接続され、他方の端子が共通電位線に電気的に接続
された容量素子６０２と、一方の端子がトランジスタ６０１の第２端子及び容量素子６０
２の一方の端子に電気的に接続され、他方の端子が共通電位線に電気的に接続された電気
泳動素子６０３とを有する（図１８（Ａ）参照）。なお、本実施の形態において、共通電
位（Ｖ_ｃｏｍ）として、接地電位又は０Ｖなどが挙げられる。

構造としては、当該画素は、基板６００と、基板６００上に設けられたトランジスタ６
０１及び容量素子６０２と、トランジスタ６０１及び容量素子６０２上に設けられた電気
泳動素子６０３と、電気泳動素子６０３上に設けられた基板６０４とを有する（図１８（
Ｂ）、（Ｃ）参照）。なお、図１８（Ｂ）では、電気泳動素子６０３は省略している。

トランジスタ６０１は、走査線６３０と電気的に接続された導電層６１０と、導電層６
１０上の絶縁層６１１と、絶縁層６１１上の半導体層６１２と、半導体層６１２上の信号
線６３１に電気的に接続された導電層６１３及び導電層６１４とによって構成される。な
お、導電層６１０はゲート端子として機能し、絶縁層６１１はゲート絶縁層として機能し
、導電層６１３は第１端子として機能し、導電層６１４は第２端子として機能する。また
、導電層６１０は、走査線６３０の一部であり、導電層６１３は、信号線６３１の一部で
あると表現することもできる。

容量素子６０２は、導電層６１４と、絶縁層６１１と、共通電位線６３２に電気的に接
続された導電層６１５とによって構成される。なお、導電層６１４は一方の端子として機
能し、絶縁層６１１は誘電体として機能し、導電層６１５は他方の端子として機能する。
また、導電層６１５は、共通電位線６３２の一部であると表現することもできる。

電気泳動素子６０３は、絶縁層６２０に設けられた開口部において導電層６１４に電気
的に接続された画素電極６１６と、導電層６１５と同じ電位が与えられる対向電極６１７
と、画素電極６１６及び対向電極６１７の間に設けられた帯電粒子を含有する層６１８に
よって構成される。なお、画素電極６１６は一方の端子として機能し、対向電極６１７は
他方の端子として機能する。

本実施の形態の電子ペーパは、帯電粒子を含有する層６１８に印加される電圧を制御す
ることにより、帯電粒子を含有する層６１８中に分散した帯電粒子の移動を制御すること
ができる。また、本実施の形態の電子ペーパは、対向電極６１７及び基板６０４が透光性
を有する。つまり、本実施の形態の表示装置は、基板６０４側を表示面とする反射型の表
示装置である。

以下に、本実施の形態の電子ペーパの各構成要素に適用可能な材料について列挙する。

基板６００としては、半導体基板（例えば単結晶基板又はシリコン基板）、ＳＯＩ基板
、ガラス基板、石英基板、表面に絶縁層が設けられた導電性基板、又はプラスチック基板
、貼り合わせフィルム、繊維状の材料を含む紙、若しくは基材フィルムなどの可撓性基板
などがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ
酸ガラス、又はソーダライムガラスなどがある。可撓性基板の一例としては、ポリエチレ
ンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサル
フォン（ＰＥＳ）に代表されるプラスチック、又はアクリル等の可撓性を有する合成樹脂
などがある。

導電層６１０、導電層６１５、走査線６３０及び共通電位線６３２としては、アルミニ
ウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、
モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選
ばれた元素、上述した元素を成分とする合金、または上述した元素を成分とする窒化物を
適用することができる。また、これらの材料の積層構造を適用することもできる。

絶縁層６１１としては、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シ
リコン、酸化アルミニウム、酸化タンタルなどの絶縁体を適用することができる。また、
これらの材料の積層構造を適用することもできる。なお、酸化窒化シリコンとは、その組
成として、窒素よりも酸素の含有量が多いものであり、濃度範囲として酸素が５５〜６５
原子％、窒素が１〜２０原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子
％の範囲において、合計１００原子％となるように各元素を任意の濃度で含むものをいう
。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いもので
あり、濃度範囲として酸素が１５〜３０原子％、窒素が２０〜３５原子％、Ｓｉが２５〜
３５原子％、水素が１５〜２５原子％の範囲において、合計１００原子％となるように各
元素を任意の濃度で含むものをいう。

半導体層６１２としては、シリコン（Ｓｉ）若しくはゲルマニウム（Ｇｅ）などの周期
表第１４族元素を主構成元素とする材料、シリコンゲルマニウム（ＳｉＧｅ）若しくはガ
リウムヒ素（ＧａＡｓ）などの化合物、酸化亜鉛（ＺｎＯ）若しくはインジウム（Ｉｎ）
及びガリウム（Ｇａ）を含む酸化亜鉛などの酸化物、又は半導体特性を示す有機化合物な
どの半導体材料を適用することができる。また、これらの半導体材料からなる層の積層構
造を適用することもできる。

導電層６１３、導電層６１４及び信号線６３１としては、アルミニウム（Ａｌ）、銅（
Ｃｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）
、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素、または
上述した元素を成分とする合金、または上述した元素を成分とする窒化物を適用すること
ができる。また、これらの材料の積層構造を適用することもできる。

絶縁層６２０としては、酸化シリコン、酸化窒化シリコン、窒化シリコン、又は窒化酸
化シリコン、酸化アルミニウム、酸化タンタルなどの絶縁体を適用することができる。ま
た、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル若
しくはエポキシ等の有機材料、シロキサン樹脂等のシロキサン材料、又はオキサゾール樹
脂などを適用することもできる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む
材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構
成される。置換基として、有機基（例えばアルキル基、芳香族炭化水素）やフルオロ基を
用いても良い。有機基は、フルオロ基を有していてもよい。

画素電極６１６としては、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、タン
タル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（
Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素、または上述した元素を成分とする合金
、または上述した元素を成分とする窒化物を適用することができる。また、これらの材料
の積層構造を適用することもできる。さらに、酸化タングステンを含むインジウム酸化物
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸
化シリコンを添加したインジウム錫酸化物などの透光性を有する導電性材料を適用するこ
ともできる。

帯電粒子を含有する層６１８に含まれる帯電粒子としては、正に帯電した粒子として酸
化チタン、負に帯電した粒子としてカーボンブラックを適用することができる。また、導
電体材料、絶縁体材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロル
ミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、ま
たはこれらの複合材料を適用することもできる。

対向電極６１７としては、酸化タングステンを含むインジウム酸化物、酸化タングステ
ンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含む
インジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加
したインジウム錫酸化物などの透光性を有する導電性材料を適用することができる。

基板６０４としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、若しく
はソーダライムガラスなどのガラス基板、又はポリエチレンテレフタレート（ＰＥＴ）な
どの可撓性基板に代表される透光性を有する基板を適用することができる。

なお、本実施の形態の電子ペーパは、情報を表示するものであればあらゆる分野の電子
機器に用いることが可能である。例えば、電子ペーパを用いて、電子書籍（電子ブック）
、ポスター、電車などの乗り物の車内広告、クレジットカードなどの各種カードにおける
表示などに適用することができる。電子機器の一例を図１９に示す。図１９は、電子書籍
２７００の一例を示している。

図１９に示すように、電子書籍２７００は、筐体２７０１および筐体２７０３の２つの
筐体で構成されている。筐体２７０１および筐体２７０３は、軸部２７１１により一体と
されており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成に
より、紙の書籍のような動作を行うことが可能となる。

筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組
み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成とし
てもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とする
ことで、例えば右側の表示部（図１９では表示部２７０５）に文章を表示し、左側の表示
部（図１９では表示部２７０７）に画像を表示することができる。

また、図１９では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体
２７０１において、電源スイッチ２７２１、操作キー２７２３、スピーカ２７２５などを
備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同
一面にキーボードやポインティングディバイスなどを備える構成としてもよい。また、筐
体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタお
よびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを
備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせ
た構成としてもよい。

また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により
、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とするこ
とも可能である。

なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一
部と組み合わせることが可能である。

（実施の形態９）
上記実施の形態５乃至実施の形態８に示した表示装置は、さまざまな電子機器（遊技機
も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレ
ビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメ
ラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話
装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型
ゲーム機などが挙げられる。

図２０（Ａ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は
、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表
示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持
した構成を示している。

テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリ
モコン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キ
ー９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示さ
れる映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作
機９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。

なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機
により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線
による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方
向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である
。

図２０（Ｂ）は、デジタルフォトフレームの一例を示している。例えば、デジタルフォ
トフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示部９７
０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画
像データを表示させることで、通常の写真立てと同様に機能させることができる。

なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、Ｕ
ＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える
構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面
に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録
媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像デ
ータを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。

また、デジタルフォトフレーム９７００は、無線で情報を送受信出来る構成としてもよ
い。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。

図２１（Ａ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成
されており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示
部９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、
図２１（Ａ）に示す携帯型遊技機は、その他、スピーカ９８８４、記録媒体挿入部９８８
６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９
８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、
化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振
動、においまたは赤外線を測定する機能を含むもの）、マイクロフォン９８８９）などを
備えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも表示
装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができ
る。図２１（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプログラムまたはデ
ータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を
共有する機能を有する。なお、図２１（Ａ）に示す携帯型遊技機が有する機能はこれに限
定されず、様々な機能を有することができる。

図２１（Ｂ）は大型遊技機であるスロットマシンの一例を示している。スロットマシン
９９００は、筐体９９０１に表示部９９０３が組み込まれている。また、スロットマシン
９９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイン投入口
、スピーカなどを備えている。もちろん、スロットマシン９９００の構成は上述のものに
限定されず、少なくとも上記実施の形態に示した表示装置を備えた構成であればよく、そ
の他付属設備が適宜設けられた構成とすることができる。

図２２（Ａ）は、携帯電話機の一例を示している。携帯電話機９０００は、筐体９００
１に組み込まれた表示部９００２の他、操作ボタン９００３、外部接続ポート９００４、
スピーカ９００５、マイクロフォン９００６などを備えている。

図２２（Ａ）に示す携帯電話機９０００は、表示部９００２を指などで触れることで、
情報を入力することができる。また、電話を掛ける又はメールを打つなどの操作は、表示
部９００２を指などで触れることにより行うことができる。

表示部９００２の画面は主として３つのモードがある。第１のモードは、画像の表示を
主とする表示モードであり、第２のモードは、文字などの情報の入力を主とする入力モー
ドである。第３のモードは、表示モードと入力モードの２つのモードが混合した表示＋入
力モードである。

例えば、電話を掛ける又はメールを作成する場合は、表示部９００２を文字の入力を主
とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、
表示部９００２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好ま
しい。

また、携帯電話機９０００内部に、ジャイロ、加速度センサなどの傾きを検出するセン
サを有する検出装置を設けることで、携帯電話機９０００の向き（縦か横か）を判断して
、表示部９００２の画面表示を自動的に切り替えるようにすることができる。

また、画面モードの切り替えは、表示部９００２に触れること、又は筐体９００１の操
作ボタン９００３の操作により行われる。また、表示部９００２に表示される画像の種類
によって切り替えるようにすることもできる。例えば、表示部９００２に表示する画像信
号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替える
。

また、入力モードにおいて、表示部９００２の光センサで検出される信号を検知し、表
示部９００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モー
ドから表示モードに切り替えるように制御してもよい。

表示部９００２は、イメージセンサとして機能させることもできる。例えば、表示部９
００２に掌や指を触れ、掌紋、指紋などを撮像することで、本人認証を行うことができる
。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング
用光源を用いれば、指静脈、掌静脈などを撮像することもできる。

図２２（Ｂ）も携帯電話機の一例である。図２２（Ｂ）の携帯電話機は、筐体９４１１
に、表示部９４１２、及び操作ボタン９４１３を含む表示装置９４１０と、筐体９４０１
に操作ボタン９４０２、外部入力端子９４０３、マイクロフォン９４０４、スピーカ９４
０５、及び着信時に発光する発光部９４０６を含む通信装置９４００とを有しており、表
示機能を有する表示装置９４１０は電話機能を有する通信装置９４００と矢印の２方向に
脱着可能である。よって、表示装置９４１０と通信装置９４００の短軸同士を取り付ける
ことも、表示装置９４１０と通信装置９４００の長軸同士を取り付けることもできる。ま
た、表示機能のみを必要とする場合、通信装置９４００より表示装置９４１０を取り外し
、表示装置９４１０を単独で用いることもできる。通信装置９４００と表示装置９４１０
とは無線通信または有線通信により画像または入力情報を授受することができ、それぞれ
充電可能なバッテリーを有する。

なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容又は該内容の一
部と組み合わせることが可能である。

１０１ トランジスタ
１０２ トランジスタ
１０３ トランジスタ
１０４ トランジスタ
１０５ トランジスタ
１０６ トランジスタ
１１１ クロック信号選択用トランジスタ
１１２ クロック信号選択用トランジスタ
１１３ クロック信号選択用トランジスタ
１１４ クロック信号選択用トランジスタ
１１５ クロック信号選択用トランジスタ
１１６ クロック信号選択用トランジスタ
１２１ 低電源電位選択用トランジスタ
１２２ 低電源電位選択用トランジスタ
１２３ 低電源電位選択用トランジスタ
１２４ 低電源電位選択用トランジスタ
１２５ 低電源電位選択用トランジスタ
１２６ 低電源電位選択用トランジスタ
１３１ トランジスタ
１３２ トランジスタ
１３３ トランジスタ
１３４ トランジスタ
２０１ 基板
２０２ 絶縁層
２０７ 酸化物絶縁層
２１１ 導電層
２１３ 酸化物半導体層
２１４ａ 酸化物導電層
２１４ｂ 酸化物導電層
２１５ａ 導電層
２１５ｂ 導電層
２１５ｃ 導電層
２１７ 導電層
２３３ａ レジストマスク
２３３ｂ レジストマスク
２５１ トランジスタ
２５２ トランジスタ
６００ 基板
６０１ トランジスタ
６０２ 容量素子
６０３ 電気泳動素子
６０４ 基板
６１０ 導電層
６１１ 絶縁層
６１２ 半導体層
６１３ 導電層
６１４ 導電層
６１５ 導電層
６１６ 画素電極
６１７ 対向電極
６１８ 帯電粒子を含有する層
６２０ 絶縁層
６３０ 走査線
６３１ 信号線
６３２ 共通電位線
７０１ 画素部
７０２ 走査線駆動回路
７０３ 信号線駆動回路
７０４ 画素
７０５ 走査線
７０６ 信号線
８０４ 走査線
８０５ 信号線
８２１ トランジスタ
８２２ 液晶素子
８２３ 容量素子
８５１ トランジスタ
８５２ 容量素子
８５３ トランジスタ
８５４ 発光素子
８５５ 走査線
８５６ 信号線
９００ シフトレジスタ
９０１ レベルシフタ
９０２ バッファ
９０３ シフトレジスタ
９０４ ラッチ回路
９０５ ラッチ回路
９０６ レベルシフタ
９０７ バッファ
２０００ 基板
２００１ 導電層
２００２ 絶縁層
２００３ 酸化物半導体層
２００５ａ 導電層
２００５ｂ 導電層
２００７ 酸化物絶縁層
２００８ 導電層
２０２０ 透明導電層
２０２２ 導電層
２０２３ 導電層
２０２４ 導電層
２０２８ 透明導電層
２０２９ 透明導電層
２１１２ 導電層
２１３２ 酸化物半導体層
２１４２ａ 酸化物導電層
２１４２ｂ 酸化物導電層
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源スイッチ
２７２３ 操作キー
２７２５ スピーカ
４５０１ 基板
４５０２ 画素部
４５０３ａ 信号線駆動回路
４５０３ｂ 信号線駆動回路
４５０４ａ 走査線駆動回路
４５０４ｂ 走査線駆動回路
４５０５ シール材
４５０６ 基板
４５０７ 充填材
４５０９ トランジスタ
４５１０ トランジスタ
４５１１ 発光素子
４５１２ 発光層
４５１３ 電極
４５１５ 接続端子電極
４５１６ 端子電極
４５１７ 電極
４５１８ａ ＦＰＣ
４５１８ｂ ＦＰＣ
４５１９ 異方性導電層
４５２０ 隔壁
４５４０ 導電層
４５４２ 絶縁層
４５４３ 絶縁層
４５４４ 絶縁層
４５４５ 平坦化絶縁層
４５５５ トランジスタ
７００３ 陰極
７００４ 発光層
７００５ 陽極
７０１３ 陰極
７０１４ 発光層
７０１５ 陽極
７０１６ 遮蔽層
７０１７ 導電層
７０２３ 陰極
７０２４ 発光層
７０２５ 陽極
７０２７ 導電層
９０００ 携帯電話機
９００１ 筐体
９００２ 表示部
９００３ 操作ボタン
９００４ 外部接続ポート
９００５ スピーカ
９００６ マイクロフォン
９４００ 通信装置
９４０１ 筐体
９４０２ 操作ボタン
９４０３ 外部入力端子
９４０４ マイクロフォン
９４０５ スピーカ
９４０６ 発光部
９４１０ 表示装置
９４１１ 筐体
９４１２ 表示部
９４１３ 操作ボタン
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
９６０７ 表示部
９６０９ 操作キー
９６１０ リモコン操作機
９７００ デジタルフォトフレーム
９７０１ 筐体
９７０３ 表示部
９８８１ 筐体
９８８２ 表示部
９８８３ 表示部
９８８４ スピーカ
９８８５ 操作キー
９８８６ 記録媒体挿入部
９８８７ 接続端子
９８８８ センサ
９８８９ マイクロフォン
９８９０ ＬＥＤランプ
９８９１ 筐体
９８９３ 連結部
９９００ スロットマシン
９９０１ 筐体
９９０３ 表示部

Claims (2)

1. 複数段の回路を走査線駆動回路に有し、
   前記複数段の回路は、順に電気的に接続された第１の回路乃至第３の回路を有し、
   前記第１の回路乃至前記第３の回路は、第１のトランジスタ乃至第６のトランジスタをそれぞれ有し、
   前記第１の回路乃至前記第３の回路のそれぞれにおいて、
   前記第１のトランジスタのソース又はドレインの一方と、前記第２のトランジスタのソース又はドレインの一方とは、前記第４のトランジスタのゲートに電気的に接続され、
   前記第３のトランジスタのソース又はドレインの一方と、前記第４のトランジスタのソース又はドレインの一方とは、前記第５のトランジスタのゲートに電気的に接続され、
   前記第６のトランジスタのゲートは、前記第４のトランジスタのゲートに電気的に接続され、
   かつ、前記第１のトランジスタのソース又はドレインの他方は、前記第３のトランジスタのソース又はドレインの他方に電気的に接続され、
   前記第１の回路において、前記第５のトランジスタのソース又はドレインの一方と、前記第６のトランジスタのソース又はドレインの一方とは、第１の配線に電気的に接続され、前記第２のトランジスタのゲートは、前記第３のトランジスタのゲートに電気的に接続され、かつ、前記第５のトランジスタのソース又はドレインの他方は、第２の配線に電気的に接続され、
   前記第２の回路において、前記第５のトランジスタのソース又はドレインの一方と、前記第６のトランジスタのソース又はドレインの一方とは、第３の配線に電気的に接続され、前記第２のトランジスタのゲートと、前記第３のトランジスタのゲートとは、前記第１の配線に電気的に接続され、かつ、前記第５のトランジスタのソース又はドレインの他方は、第４の配線に電気的に接続され、
   前記第３の回路において、前記第５のトランジスタのソース又はドレインの一方と、前記第６のトランジスタのソース又はドレインの一方とは、第６の配線に電気的に接続され、前記第３のトランジスタのゲートは、前記第３の配線に電気的に接続され、かつ、前記第５のトランジスタのソース又はドレインの他方は、第５の配線に電気的に接続され、
   前記第１のトランジスタ乃至前記第６のトランジスタのそれぞれは、チャネル形成領域を酸化物半導体層に有し、
   前記酸化物半導体層は、Ｉｎと、Ｇａと、Ｚｎと、を有し、
   前記第１の回路は、前記第１の配線に第１の走査信号を出力する機能を有し、
   前記第２の回路は、前記第３の配線に第２の走査信号を出力する機能を有し、
   前記第３の回路は、前記第６の配線に第３の走査信号を出力する機能を有し、
   前記第２の配線は、第１のクロック信号を前記第１の回路に供給する機能を有し、
   前記第４の配線は、第２のクロック信号を前記第２の回路に供給する機能を有し、
   前記第５の配線は、第３のクロック信号を前記第３の回路に供給する機能を有する半導体装置であって、
   前記複数段の回路の初段の回路から出力される走査信号の電位がローレベルからハイレベルに変化してから、前記複数段の回路の最終段の回路から出力される走査信号の電位がローレベルからハイレベルに変化するまでの期間を有し、
   前記期間において、前記第１のクロック信号の前記第２の配線への入力が停止された後に、前記第２のクロック信号の前記第４の配線への入力が停止され、
   前記期間において、前記第２のクロック信号の前記第４の配線への入力が停止された後に、前記第３のクロック信号の前記第５の配線への入力が停止されることを特徴とする半導体装置。
2. 複数段の回路を走査線駆動回路に有し、
   前記複数段の回路は、順に電気的に接続された第１の回路乃至第３の回路を有し、
   前記第１の回路乃至前記第３の回路は、第１のトランジスタ乃至第６のトランジスタをそれぞれ有し、
   前記第１の回路乃至前記第３の回路のそれぞれにおいて、
   前記第１のトランジスタのソース又はドレインの一方と、前記第２のトランジスタのソース又はドレインの一方とは、前記第４のトランジスタのゲートに電気的に接続され、
   前記第３のトランジスタのソース又はドレインの一方と、前記第４のトランジスタのソース又はドレインの一方とは、前記第５のトランジスタのゲートに電気的に接続され、
   前記第６のトランジスタのゲートは、前記第４のトランジスタのゲートに電気的に接続され、
   かつ、前記第１のトランジスタのソース又はドレインの他方は、前記第３のトランジスタのソース又はドレインの他方に電気的に接続され、
   前記第１の回路において、前記第５のトランジスタのソース又はドレインの一方と、前記第６のトランジスタのソース又はドレインの一方とは、第１の配線に電気的に接続され、前記第２のトランジスタのゲートは、前記第３のトランジスタのゲートに電気的に接続され、かつ、前記第５のトランジスタのソース又はドレインの他方は、第２の配線に電気的に接続され、
   前記第２の回路において、前記第５のトランジスタのソース又はドレインの一方と、前記第６のトランジスタのソース又はドレインの一方とは、第３の配線に電気的に接続され、前記第２のトランジスタのゲートと、前記第３のトランジスタのゲートとは、前記第１の配線に電気的に接続され、かつ、前記第５のトランジスタのソース又はドレインの他方は、第４の配線に電気的に接続され、
   前記第３の回路において、前記第５のトランジスタのソース又はドレインの一方と、前記第６のトランジスタのソース又はドレインの一方とは、第６の配線に電気的に接続され、前記第３のトランジスタのゲートは、前記第３の配線に電気的に接続され、かつ、前記第５のトランジスタのソース又はドレインの他方は、第５の配線に電気的に接続され、
   前記第１のトランジスタ乃至前記第６のトランジスタのそれぞれは、チャネル形成領域を酸化物半導体層に有し、
   前記酸化物半導体層は、Ｉｎと、Ｇａと、Ｚｎと、を有し、
   前記第１の回路は、前記第１の配線に第１の走査信号を出力する機能を有し、
   前記第２の回路は、前記第３の配線に第２の走査信号を出力する機能を有し、
   前記第３の回路は、前記第６の配線に第３の走査信号を出力する機能を有し、
   前記第２の配線は、第１のクロック信号を前記第１の回路に供給する機能を有し、
   前記第４の配線は、第２のクロック信号を前記第２の回路に供給する機能を有し、
   前記第５の配線は、第３のクロック信号を前記第３の回路に供給する機能を有する半導体装置であって、
   １フレーム期間において、前記第１のクロック信号の前記第２の配線への入力が停止された後に、前記第２のクロック信号の前記第４の配線への入力が停止され、
   前記１フレーム期間において、前記第２のクロック信号の前記第４の配線への入力が停止された後に、前記第３のクロック信号の前記第５の配線への入力が停止されることを特徴とする半導体装置。

Images