JP6611894B2 - 半導体装置及びその作製方法 - Google Patents

半導体装置及びその作製方法 Download PDF

Info

Publication number
JP6611894B2
JP6611894B2 JP2018211586A JP2018211586A JP6611894B2 JP 6611894 B2 JP6611894 B2 JP 6611894B2 JP 2018211586 A JP2018211586 A JP 2018211586A JP 2018211586 A JP2018211586 A JP 2018211586A JP 6611894 B2 JP6611894 B2 JP 6611894B2
Authority
JP
Japan
Prior art keywords
layer
electrode
region
semiconductor layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018211586A
Other languages
English (en)
Other versions
JP2019036752A (ja
Inventor
舜平 山崎
みゆき 細羽
鈴之介 平石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2019036752A publication Critical patent/JP2019036752A/ja
Application granted granted Critical
Publication of JP6611894B2 publication Critical patent/JP6611894B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0041—Devices characterised by their operation characterised by field-effect operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Noodles (AREA)
  • Dram (AREA)

Description

半導体素子を用いた半導体装置、及び半導体装置の作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、トランジスタ等の半導体素子、半導体素子を用いた半導体回路、電気光学装
置、および電子機器は全て半導体装置である。
近年、半導体材料として酸化物半導体を用いてトランジスタを作製し、該トランジスタを
半導体回路、ＩＣ、電気光学装置、および電子機器等に応用する技術が注目されている。
例えば、絶縁表面を有する基板上に酸化亜鉛、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体等を
含む半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ
Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒともいう）を作製し、画像表示装置のスイッチング素
子などに用いる技術が特許文献１及び特許文献２で開示されている。
従来のトランジスタとしては、主にアモルファスシリコン、または多結晶シリコンなどを
半導体材料に用いて作製される。アモルファスシリコンを用いたＴＦＴは、電界効果移動
度が低いもののガラス基板等の作製基板の大面積化に対応することが比較的容易であり、
一方、多結晶シリコンを用いたＴＦＴは、電界効果移動度が高いもののレーザアニールな
どの結晶化工程が必要なため、ガラス基板等の作製基板の大面積化には必ずしも適応しな
いといった特性を有している。
これに対し、酸化物半導体にチャネル形成領域（チャネル領域ともいう）を設けたＴＦＴ
は、アモルファスシリコンを用いたＴＦＴよりも高い電界効果移動度が得られている。ま
た、酸化物半導体膜はスパッタリング法などによって膜形成が可能であり、多結晶シリコ
ンを用いたＴＦＴよりも製造工程が簡単であり、作製基板の大型化に対応し易い。
このようにガラス基板やプラスチック基板などに高性能のトランジスタを形成できる酸化
物半導体は、液晶ディスプレイ、エレクトロルミネセンスディスプレイ（ＥＬディスプレ
イともいう）または電子ペーパーなどの表示装置への応用が期待されている。
特に、液晶表示装置に代表されるアクティブマトリクス型半導体装置においては、画面サ
イズが対角６０インチ以上と大型化する傾向にあり、さらには、対角１２０インチ以上の
画面サイズも視野に入れた開発が行われている。加えて、画面の解像度も、ハイビジョン
画質（ＨＤ、１３６６×７６８）、フルハイビジョン画質（ＦＨＤ、１９２０×１０８０
）と高精細化の傾向にあり、解像度が３８４０×２０４８または４０９６×２１８０とい
った、いわゆる４Ｋデジタルシネマ用表示装置の開発も急がれている。
表示装置の大型化と高精細化に伴い必要とされる画素数が著しく増加している。その結果
、一画素当たりの書き込み時間が短くなり、画素に配置されるトランジスタには動作特性
の速さと大きなオン電流等が求められている。一方で近年のエネルギーの枯渇問題もあっ
て、消費電力を抑制した表示装置が求められ、オフ電流が低く無駄な漏れ電流が抑制され
たトランジスタが求められている。
このように、オン電流とオフ電流の比が大きいトランジスタが望まれている。酸化物半導
体を用いたトランジスタにおいても、オン電流とオフ電流の比を１０３程度に高めたトラ
ンジスタに関する技術が特許文献３に開示されている。
また、画面サイズの大型化や高精細化は、表示部内の配線抵抗を増大させる傾向にある。
配線抵抗の増大は、信号線の終端への信号伝達の遅れや、電源線の電圧降下などを引き起
こし、結果として、表示ムラや階調不良などの表示品質の低下や、消費電力の増加を招い
てしまう。
その結果、配線抵抗の増大を抑えるために、銅（Ｃｕ）を使用して低抵抗の配線層を形成
する技術が検討されている。（例えば、特許文献４及び特許文献５参照）。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報 特開２００７―１３４４９６号公報 特開２００４―１３３４２２号公報 特開２００４―１６３９０１号公報
大型の表示装置のように遅延抵抗を問題とする半導体装置においては、配線抵抗の低減が
望まれ、例えば銅配線を用いる方法が検討されている。しかしながら、作製基板の大面積
化に対応し易く、高い電界効果移動度を有する酸化物半導体と、配線抵抗が低い銅配線を
接続したトランジスタのオン電流とオフ電流の比が１０３程度にすぎず、充分でないとい
う問題があった。
また、長期間の使用に伴いトランジスタの内部に外部から不純物が侵入し、閾値などトラ
ンジスタ特性が変化してしまう問題があった。
本発明の一態様は、配線抵抗に伴う電圧降下や信号遅延によって生じる、トランジスタへ
の信号の書き込み不良を防止した半導体装置を提供することを課題の一つとする。例えば
、表示装置の画素に設けたトランジスタへの書き込み不良が引き起こす階調不良などを防
止し、表示品質の高い表示装置を提供することを課題の一つとする。
また、本発明の一態様は、半導体装置の高速動作を実現することを課題の一つとする。
また、本発明の一態様は、半導体装置の省電力化を実現することを課題の一つとする。
また、本発明の一態様は、安定して動作するトランジスタ及びそれを用いた半導体装置を
提供することを課題の一つとする。
また、本発明の一態様は、生産性に優れた半導体装置を実現することを課題の一つとする
。
また、本発明の一態様は、信頼性に優れた半導体装置を実現することを課題の一つとする
。
配線抵抗が低い銅を含む配線に、バンドギャップが広く、且つキャリア濃度が低い高純度
化された酸化物半導体を接続してトランジスタを作製すればよい。バンドギャップが広い
酸化物半導体を用いて、トランジスタのオフ電流を低減するだけでなく、キャリア濃度が
低い高純度化された酸化物半導体を用いることにより、正のしきい値電圧を有し、所謂ノ
ーマリーオフ特性のトランジスタとして、オフ電流とオン電流の比を大きくすればよい。
上記課題を解決するために、本発明はソース配線、及びゲート配線、並びにソース電極、
及びドレイン電極に電気伝導率が高い銅を主成分として含む導電膜を用い、当該導電膜と
高純度化されキャリア濃度が抑制された酸化物半導体層とを接続する。また、酸化物半導
体を用いたトランジスタを絶縁膜で囲んで封止すればよい。
すなわち、本発明の一態様は、基板上に窒化珪素を含む絶縁性の下地膜と、下地膜上に第
１の導電層からなるゲート電極と、ゲート電極上に窒化珪素を含む第１の絶縁層と、第１
の絶縁層上に高純度化された酸化物半導体層と、ゲート電極上に端部を重畳し、高純度化
された酸化物半導体層に接する第２の導電層からなるソース電極及びドレイン電極を有し
、第２の導電層と高純度化された酸化物半導体層上に窒化珪素を含む第２の絶縁層を有し
、第１の導電層で形成されるゲート配線と、第２の導電層で形成されるソース配線を有し
、第１の導電層、及び第２の導電層が銅を主成分とする導電層を含み、高純度化された酸
化物半導体層のキャリア濃度が、１×１０１２ｃｍ−３未満である半導体装置である。
また、本発明の一態様は、第２の導電層の銅を主成分とする導電層が、導電性の金属窒化
物を介して高純度化された酸化物半導体層と接続する上記半導体装置である。
また、本発明の一態様は、第１の導電層で形成されるゲート配線と、第２の導電層で形成
されるソース配線が、高純度化された酸化物半導体層を間に挟んで交差する上記半導体装
置である。
また、本発明の一態様は、下地膜と第１の絶縁層が第１の導電層の周囲を囲んで接し、第
１の絶縁層と第２の絶縁層が酸化物半導体層と第２の導電層の周囲を囲んで接する上記半
導体装置である。また、第１の絶縁層と第２の絶縁層は同じ材料を含んでいても良い。
また、本発明の一態様は、基板上に窒化珪素を含む絶縁性の下地膜を形成し、下地膜上に
第１の導電層からなるゲート電極、及びゲート配線を形成し、第１の導電層上に窒化珪素
を含む第１の絶縁層を形成し、第１の絶縁層上に酸化物半導体層を形成し、窒素中で酸化
物半導体層を設けた基板の温度を３５０℃以上７００℃以下に加熱した後、酸素を含む乾
燥気体中で冷却し、ゲート電極上に端部を重畳し、酸化物半導体層に電気的に接続する第
２の導電層からなるソース電極及びドレイン電極、並びに第１の絶縁層上にソース配線を
形成し、第２の導電層と酸化物半導体層上に窒化珪素を含む第２の絶縁層を形成する半導
体装置の作製方法である。
また、本発明の一態様は、酸化物半導体層を設けた基板を窒素中で加熱し、該基板の温度
を３５０℃以上７００℃以下にした後に冷却し、該基板を、酸素を含む乾燥気体中で加熱
し、基板の温度を３５０℃以上７００℃以下にした後に冷却する上記半導体装置の作製方
法である。
また、本発明の一態様は、酸化物半導体層を設けた前記基板を窒素中で加熱し、該基板の
温度を３５０℃以上７００℃以下にし、該基板の温度を保ちつつ酸素を含む乾燥気体中で
加熱し、酸素を含む乾燥気体中で冷却する上記半導体装置の作製方法である。
なお、本明細書において、ゲートとは、ゲート電極及びゲート配線の一部または全部のこ
とをいう。ゲート配線とは、少なくとも一つのトランジスタのゲート電極と、別の電極や
別の配線とを電気的に接続させるための配線のことをいい、例えば表示装置における走査
線もゲート配線に含まれる。
またソースとは、ソース領域、ソース電極、及びソース配線の一部または全部のことをい
う。ソース領域とは、半導体層のうち、抵抗率が一定値以下の領域のことをいう。ソース
電極とは、ソース領域に接続される部分の導電層のことをいう。ソース配線とは、少なく
とも一つのトランジスタのソース電極と、別の電極や別の配線とを電気的に接続させるた
めの配線のことをいい、例えば表示装置における信号線がソース電極に電気的に接続され
る場合にはソース配線に信号線も含まれる。
またドレインとは、ドレイン領域、ドレイン電極、及びドレイン配線の一部または全部の
ことをいう。ドレイン領域とは、半導体層のうち、抵抗率が一定値以下の領域のことをい
う。ドレイン電極とは、ドレイン領域に接続される部分の導電層のことをいう。ドレイン
配線とは、少なくとも一つのトランジスタのドレイン電極と、別の電極や別の配線とを電
気的に接続させるための配線のことをいい、例えば表示装置における信号線がドレイン電
極に電気的に接続される場合にはドレイン配線に信号線も含まれる。
また、本書類（明細書、特許請求の範囲または図面）において、トランジスタのソースと
ドレインは、トランジスタの構造や動作条件などによって互いに入れ替わるため、いずれ
がソースまたはドレインであるかを限定することが困難である。そこで、本書類（明細書
、特許請求の範囲または図面）においては、ソース及びドレインのいずれかから任意に選
択した一方をソース及びドレインの一方と表記し、他方の端子をソース及びドレインの他
方と表記する。
なお、本明細書中において、窒化酸化珪素とは、その組成として、酸素よりも窒素の含有
量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、組成範
囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、珪素が２５〜３５原子％、水
素が１０〜３０原子％の範囲で含まれるものをいう。
なお、本明細書中において、発光装置とは画像表示デバイス、発光デバイス、もしくは光
源（照明装置含む）を指す。また、発光装置にコネクター、例えばＦＰＣ（Ｆｌｅｘｉｂ
ｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅ
ｄ Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇ
ｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けら
れたモジュール、または発光素子が形成された基板にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓ
ｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て発光装置に含むもの
とする。
本発明によれば、オン電流とオフ電流の比が大きく、配線抵抗が低減された半導体装置を
提供できる。
また、長期間の使用に伴う外部から浸入する不純物によるトランジスタ特性の変化が生じ
難い半導体装置を提供できる。
また、配線抵抗による電圧降下の影響や画素への信号書き込み不良や階調不良などを防止
し、より表示品質の良い表示装置を代表とする半導体装置を提供できる。
また、高速に動作する半導体装置の提供できる。
また、省電力化された半導体装置を提供できる。
また、安定して動作するトランジスタ及びそれを用いた半導体装置を提供できる。
また、生産性に優れた半導体装置を提供できる。
また、信頼性に優れた半導体装置を提供できる。
実施の形態に係わる半導体装置を説明する図。 酸化物半導体を用いた逆スタガ型のトランジスタの縦断面図 図２のＡ−Ａ’断面におけるエネルギーバンド図（模式図） （Ａ）ゲート（Ｇ１）に正の電位（＋ＶＧ）が与えられた状態を示し、（Ｂ）ゲート（Ｇ１）に負の電位（−ＶＧ）が与えられた状態示す図 真空準位と金属の仕事関数（φＭ）、酸化物半導体の電子親和力（χ）の関係を示す図 シリコン（Ｓｉ）において、ホットキャリア注入に要するエネルギーを示す図 Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体（ＩＧＺＯ）において、ホットキャリア注入に要するエネルギーを示す図 炭化シリコン（４Ｈ−ＳｉＣ）において、ホットキャリア注入に要するエネルギーを示す図 短チャネル効果に関するデバイスシミュレーションの結果を示す図 短チャネル効果に関するデバイスシミュレーションの結果を示す図 Ｃ−Ｖ特性を示す図 Ｖｇと（１／Ｃ）２との関係を示す図 実施の形態に係わる半導体装置の作製方法を説明する図。 実施の形態に係わる加熱過程を説明する図。 実施の形態に係わる半導体装置を説明する図。 実施の形態に係わるインバータ回路を説明する図。 表示装置のブロック図を説明する図。 信号線駆動回路の構成を説明する図及び動作を説明するタイミングチャート。 シフトレジスタの構成を示す回路図。 シフトレジスタの構成を説明する図及び動作を説明するタイミングチャート。 実施の形態に係わる半導体装置を説明する図。 実施の形態に係わる半導体装置を説明する図。 実施の形態に係わる半導体装置の画素等価回路を説明する図。 実施の形態に係わる半導体装置を説明する図。 実施の形態に係わる半導体装置を説明する図。 実施の形態に係わる半導体装置を説明する図。 電子ペーパーの使用形態の例を説明する図。 電子書籍の一例を示す外観図。 テレビジョン装置およびデジタルフォトフレームの例を示す外観図。 遊技機の例を示す外観図。 携帯電話機の一例を示す外観図。 実施の形態に係わる半導体装置を説明する図。 実施の形態に係わる半導体装置を説明する図。 実施の形態に係わる半導体装置を説明する図。 実施の形態に係わる半導体装置を説明する図。 実施の形態に係わる半導体装置を説明する図。 実施の形態に係わる半導体装置を説明する図。 実施の形態に係わる半導体装置を説明する図。 実施の形態に係わる半導体装置を説明する図。 実施の形態に係わる半導体装置を説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ
れず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し
得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の
記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において
、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、
その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、半導体装置の一形態として表示装置の回路付き基板の一形態を、図１
を用いて説明する。
表示装置に設ける画素の構成を図１に示す。図１（Ａ）は、画素の平面構成を示す上面図
であり、図１（Ｂ）は画素の積層構成を示す断面図である。なお、図１（Ａ）におけるＡ
１−Ａ２、Ｂ１−Ｂ２、Ｃ１−Ｃ２の鎖線は、図１（Ｂ）における断面Ａ１−Ａ２、断面
Ｂ１−Ｂ２、断面Ｃ１−Ｃ２にそれぞれ相当する。
断面Ａ１−Ａ２は、画素部で用いられるトランジスタ１５１の積層構造を示している。ト
ランジスタ１５１はボトムゲート構造の一態様である。
また、断面Ｂ１−Ｂ２は画素部に形成される容量部の積層構造を示している。
また、断面Ｃ１−Ｃ２はゲート配線とソース配線の交差部の積層構造を示している。
トランジスタ１５１は、基板１００上に下地膜１０１と、下地膜１０１上に第１の導電層
で形成されるゲート電極１１１ａを有し、ゲート電極１１１ａ上に第１の絶縁層１０２を
有する。また、ゲート電極１１１ａ上の第１の絶縁層１０２に接してチャネル形成領域を
含む酸化物半導体層１１３ａを有する。また、第２の導電層で形成され、ゲート電極１１
１ａ上に端部を重畳し、酸化物半導体層１１３ａに接する第１の電極１１５ａと第２の電
極１１５ｂを有する。なお、第１の電極１１５ａと第２の電極１１５ｂはトランジスタ１
５１のソース電極またはドレイン電極として機能する。また、第１の電極１１５ａ、第２
の電極１１５ｂ、第１の絶縁層１０２、並びに酸化物半導体層１１３ａ上に第２の絶縁層
１０７を有する。また、第２の絶縁層１０７上に第３の絶縁層１０８を有し、第３の絶縁
層１０８上に第２の絶縁層１０７と第３の絶縁層１０８に形成したコンタクトホール１２
８を介して、第２の電極１１５ｂと接続する第３の導電層で形成される第１の画素電極１
０９を有する。
なお、画素部に形成される容量部は、第１の導電層で形成される容量配線１１１ｂと第３
の導電層で形成される第１の画素電極１０９の間に第１の絶縁層１０２、第２の絶縁層１
０７、及び第３の絶縁層１０８を挟んだ構成を有する。
また、ゲート配線とソース配線の交差部は、第１の導電層で形成されるゲート配線１１１
ｃと第２の導電層で形成されるソース配線１１５ｃの間に第１の絶縁層１０２と酸化物半
導体層１１３ｂを挟んだ構成としてもよい。酸化物半導体層１１３ｂを挟むことにより、
配線間の距離を広げ、配線の交差部に生じる容量を低減できる。
本実施の形態では第１の導電層に銅を用いる。また、第１の導電層として、銅を主成分と
して含む層を単層または、他の導電層と積層されたものを用いることができる。銅を主成
分として含む第１の導電層は導電率が高く、配線抵抗を下げることができる。
また、銅を主成分として含む層の一方または双方の面に接してＣｒ、Ｔａ、Ｔｉ、Ｍｏ、
Ｗなどの高融点金属材料層、または該金属材料を成分とする合金材料を積層させた構成と
しても良い。また、Ｓｉ、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ｃｒ、Ｎｄ、Ｓｃ、ＹなどＡｌ膜に生
ずるヒロックやウィスカーの発生を防止する元素が添加されているＡｌ材料を用いること
で耐熱性を向上させることが可能となる。なお、該導電層は少なくとも加熱処理に耐えう
る程度の耐熱性を有していることが好ましい。
また、銅を主成分として含む層に重ねて、例えば窒化タンタル膜を形成し、銅の拡散を抑
制するバリア膜を形成してもよい。
また、銅を主成分として含む第１の導電層は波長４００ｎｍから４５０ｎｍ近傍の光を遮
光する。銅を主成分として含む第１の導電層を用いて酸化物半導体層と重畳するゲート電
極１１１ａを形成することにより、基板１００側から酸化物半導体層に波長４００ｎｍか
ら４５０ｎｍ近傍の光が到達しないようにできる。酸化物半導体層は波長４００ｎｍから
４５０ｎｍ近傍の光に感度を有するため、銅を主成分として含む第１の導電層で形成した
ゲート電極１１１ａは、酸化物半導体層を用いたトランジスタの電気特性、又は酸化物半
導体層を用いた半導体装置の動作が波長４００ｎｍから４５０ｎｍ近傍の光により不安定
になる現象を防止できる。
また、銅を主成分として含む第１の導電層は、下地膜１０１と第１の絶縁層１０２の間に
形成される。
なお、配線材料は表示装置が求められる性能に応じて適宜選択すればよい。例えば、ゲー
ト配線に比べ高い伝達特性が要求されるソース配線を含む第２導電層のみをＣｕを含む配
線としてもよい。
本実施の形態では、下地膜１０１に窒化珪素（ＳｉＮｙ（ｙ＞０））膜を用いる。窒化珪
素層を用いることにより、銅を主成分として含む第１の導電層から銅が拡散する現象を防
ぐことができる。また、基板１００から不純物元素が半導体素子に拡散する現象を防止で
きる。
また、下地膜１０１と第１の絶縁層１０２は少なくとも窒化珪素層を含み、他の絶縁層と
積層してもよい。積層する他の絶縁層としては、例えば窒化酸化珪素層、酸化窒化珪素層
、または酸化珪素層の他、アルミニウム、タンタル、イットリウム、またはハフニウムの
酸化物、窒化物、酸化窒化物、又は窒化酸化物の一種又はそれらの化合物を少なくとも２
種以上含む化合物層を用いることもできる。
特に、窒化珪素層に、窒化珪素より高い誘電率を有する絶縁膜を組み合わせて用いると、
ゲート絶縁膜としての特性が向上するため好ましい。
なお、二つの窒化珪素膜の間に銅を主成分として含む第１の導電層を形成することにより
、銅の拡散を抑制できる。
なお、下地膜１０１と第１の絶縁層１０２はスパッタ法、ＣＶＤ法または高密度プラズマ
ＣＶＤ法で作製した絶縁膜が好ましい。
本実施の形態では、キャリア濃度が１×１０１２ｃｍ−３未満に高純度化され、広いバン
ドギャップを有するＩｎ−Ｇａ−Ｚｎ−Ｏ酸化物半導体を酸化物半導体層に用いる。
キャリア濃度が１×１０１２ｃｍ−３未満に高純度化された酸化物半導体層を用いて作製
されるトランジスタは、閾値電圧が正の値となり、所謂ノーマリーオフ特性を有する。ま
た、バンドギャップが広い酸化物半導体を用いて作製されるトランジスタは、オフ電流が
小さい。このような特性の酸化物半導体を適用したトランジスタの電気特性については、
本実施の形態の最後に詳しく説明する。
また、酸化物半導体層に用いる酸化物半導体としては、四元系金属酸化物であるＩｎ−Ｓ
ｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系
酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半
導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓ
ｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物
半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−
Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉ
ｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用いる
ことができる。また、上記酸化物半導体層に酸化珪素を含ませても良い。酸化物半導体層
に結晶化を阻害する酸化珪素（ＳｉＯｘ（Ｘ＞０））を含ませることで、製造プロセス中
において酸化物半導体層の形成後に加熱処理した場合に、結晶化してしまうのを抑制する
ことができる。
また、酸化物半導体層としては、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を
用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または
複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧ
ａ及びＣｏなどがある。ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の酸化物半
導体膜のうち、ＭとしてＧａを含む構造の酸化物半導体を、上記したＩｎ−Ｇａ−Ｚｎ−
Ｏ酸化物半導体とよび、その薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ非単結晶膜ともよぶこととする
。
また、酸化物半導体層には、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ：ラピ
ッドサーマルアニール）法等で高温短時間の脱水または脱水素化処理をしたものを用いる
。この加熱工程により、酸化物半導体層の表層部は粒子サイズが１ｎｍ以上２０ｎｍ以下
の所謂ナノクリスタル（ナノ結晶とも表記する）で構成された結晶領域を有するようにな
り、その他の部分は非晶質、または、非晶質領域中に微結晶が点在した非晶質と微結晶の
混合物となる。なお、ナノ結晶の大きさは一例に過ぎず、発明が上記数値範囲に限定して
解釈されるものではない。
この様な構成をした酸化物半導体層を用いることにより、表層部はナノ結晶で構成された
緻密な結晶領域が存在するため、表層部からの水分の再侵入や酸素の脱離によるＮ型化を
防止できる。その結果、Ｎ型化が影響する電気特性の劣化、具体的にはオフ電流の上昇を
防ぐことができる。
なお、結晶領域は、結晶粒以外のものを含んでいても良い。また、結晶粒の結晶構造も上
記に限定されず、他の結晶構造の結晶粒を含んでいても良い。例えば、Ｉｎ−Ｇａ−Ｚｎ
−Ｏ系の酸化物半導体材料を用いる場合には、Ｉｎ２Ｇａ２ＺｎＯ７の結晶粒に加え、Ｉ
ｎＧａＺｎＯ４の結晶粒などを含んでいても良い。
本実施の形態では第２の導電層に銅を用いる。また、銅を主成分として含む層に重ねて、
例えば窒化タンタル膜を形成し、銅の拡散を抑制するバリア膜を形成してもよい。
なお、第２の導電層は、第１の導電層と同様に銅を主成分として含む層を少なくとも有し
、単層または、他の導電層との積層であっても良い。銅を主成分として含む第２の導電層
は導電率が高く、配線抵抗を下げることができる。
第２の導電層が有する、銅を主成分として含む層が酸化物半導体層に接する構成において
は、酸化物半導体層の高純度化に必要な加熱処理により、銅を主成分として含む層と酸化
物半導体層の間に銅酸化物が生成する場合がある。銅を主成分として含む層と、酸化物半
導体層の間に生じた銅酸化物は半導体であり、酸化物半導体層と第２の導電層の電気的な
接続を妨げない。
なお、銅を主成分として含む層が酸化物半導体層に接する構成において、銅が酸化物半導
体層に拡散する場合がある。しかし、シリコン半導体とは異なり、酸化物半導体層の特性
は銅などに代表される重原子の拡散に影響を受けにくい。
銅を主成分として含む層と酸化物半導体層の間に別の導電層を設けて第２の導電層を構成
してもよい。
銅を主成分として含む層と酸化物半導体層の間に設ける別の導電層としては、酸素親和性
の高い金属を含む材料が好ましい。酸素親和性の高い金属としては、チタン（Ｔｉ）、マ
ンガン（Ｍｎ）、マグネシウム（Ｍｇ）、ジルコニウム、ベリリウム、トリウムなどが挙
げられる。上記金属のいずれか一または複数から選択された金属を含む材料であることが
好ましい。
酸化物半導体層と酸素親和性の高い導電層を接して形成すると、界面付近のキャリア密度
が増加し、低抵抗な領域が形成され、酸化物半導体と、導電層のコンタクト抵抗を低減で
きる。これは、酸素親和性の高い導電層が酸化物半導体層から酸素を引き抜くことにより
、酸化物半導体層と導電層の界面に、酸化物半導体層中の金属が過剰な層（複合層とも呼
ぶ。）または酸化された導電膜のいずれか、もしくはその両方が形成されることによる。
例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体層とチタン膜が接する構成においては、
酸化物半導体層とチタン膜に接する界面付近に、インジウムが過剰な層と酸化チタン層が
生成する場合がある。また、酸化物半導体層とチタン膜に接する界面付近に、インジウム
が過剰な層または酸化チタン層のいずれかが生成する場合がある。Ｉｎ−Ｇａ−Ｚｎ−Ｏ
系の酸化物半導体層から酸素が欠損したインジウムが過剰な層は電気伝導度が高く、酸化
物半導体層と導電層との接触抵抗の低減を図ることができる。
なお、酸化物半導体層と接する導電膜としてチタン、もしくは導電性を有する酸化チタン
膜を用いても良い。その場合、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体層と酸化チタン膜
が接する構成においては、酸化物半導体層と酸化チタン膜に接する界面付近に、インジウ
ムが過剰な層が生成する場合がある。
また、銅を主成分として含む層と酸化物半導体層の間に設ける別の導電層としては、電気
陰性度が低い金属を含む導電層が好ましい。電気陰性度が低い金属としては、チタン、マ
グネシウム、イットリウム、アルミニウム、タングステン、モリブデンなどが挙げられる
。上記金属のいずれか一つまたは複数を含む材料であることが好ましい。
銅を主成分として含む層と酸化物半導体層の間に電気陰性度が低い金属を含む導電層を設
けて、酸化物半導体層から水分、水素などの不純物を脱離し、ｉ型（真性半導体）又はｉ
型に限りなく近い酸化物半導体とすることにより、上記不純物により閾値電圧がシフトす
るなどのトランジスタの特性の劣化が促進されるのを防ぎ、オフ電流を低減させることが
できる。
電気陰性度の低い金属を含む導電層により吸い取られた水素、水などの不純物は、電気陰
性度の低い金属と化合しやすい。導電層中において金属と化学結合を形成している不純物
は、金属との結合が安定しており、一度、導電層中に吸い取られた後は、酸化物半導体層
中に放出されにくい。
よって、電気陰性度が低い金属を含む導電層に水素または水などの不純物が捕獲された状
態が維持されており、電気陰性度が低い金属を含む導電層中の水素濃度が、酸化物半導体
層中の水素濃度よりも高い。具体的には、第１の電極１１５ａと第２の電極１１５ｂ中の
水素濃度が、酸化物半導体層中の水素濃度の１．２倍以上、好ましくは５倍以上となる。
なお、導電層中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ
Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）による測定値を用いる。
ここで、酸化物半導体膜中及び導電膜中の、水素濃度の分析について触れておく。酸化物
半導体膜中及び導電膜中の水素濃度測定は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏ
ｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で行う。ＳＩＭＳ分析は、
その原理上、試料表面近傍や、材質が異なる膜との積層界面近傍のデータを正確に得るこ
とが困難であることが知られている。そこで、膜中における水素濃度の厚さ方向の分布を
、ＳＩＭＳで分析する場合、水素濃度は、対象となる膜の存在する範囲において、極端な
変動が無く、ほぼ一定の強度が得られる領域における平均値を採用する。また、測定の対
象となる膜の厚さが小さい場合、隣接する膜の影響を受けて、ほぼ一定の強度が得られる
領域を見いだせない場合がある。この場合、当該膜の存在する領域における、最大値、最
小値を、水素濃度として採用する。さらに、当該膜の存在する領域において、最大値のピ
ーク、最小値のピークが存在しない場合、変曲点の値を水素濃度として採用する。
なお、電気陰性度が低い上記金属のうち、チタン、モリブデン、タングステンは、酸化物
半導体層との接触抵抗が低い。このため、酸化物半導体層との接触抵抗が低い第１の電極
１１５ａと第２の電極１１５ｂを形成することが可能となる。また、チタン、モリブデン
、タングステンを酸化物半導体膜に接する導電層に用いることで、酸化物半導体膜中の不
純物を低減することができる。
また、銅を主成分として含む層と酸化物半導体層の間に設ける別の導電層としては、Ａｌ
、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗなどの金属材料、または該金属材料を成分とする合金材料
を用いることができる。
また、導電性の金属酸化物を用いることができる。導電性の金属酸化物としては酸化イン
ジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸
化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛合金
（Ｉｎ２Ｏ３―ＺｎＯ）または前記金属酸化物材料にシリコン若しくは酸化シリコンを含
ませたものを用いることができる。
また、上述した導電層は単層に限定されず、二層以上の積層を用いることができる。なお
、該導電膜は少なくとも加熱処理に耐えうる程度の耐熱性を有していることが好ましい。
なお、銅を主成分として含む層の一方または双方にＣｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗなどの高
融点金属層を積層させた構成としても良い。また、Ｓｉ、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ｃｒ、
Ｎｄ、Ｓｃ、ＹなどＡｌ膜に生ずるヒロックやウィスカーの発生を防止する元素が添加さ
れているＡｌ材料を用いることで耐熱性を向上させることが可能となる。
本実施の形態では、窒化珪素（ＳｉＮｙ（ｙ＞０））層を第２の絶縁層１０７とする。
第２の絶縁層１０７は水分や、水素イオンや、ＯＨ−などの不純物を含まず、これらが外
部から侵入することを防ぐ無機絶縁層である。窒化珪素膜を用いることにより、銅を主成
分として含む第１の導電層や第２の導電層から銅が拡散する現象を防ぐことができる。
本実施の形態では、第１の絶縁層１０２と第２の絶縁層１０７は共に窒化珪素を用いて形
成されている。また、第１の絶縁層１０２と第２の絶縁層１０７が接する構成を有してい
る。このように、同種の無機絶縁層が互いに接してトランジスタ１５１の周囲を囲む構造
とすることで、トランジスタの封止状態がより良好な状態にできる。また、同種の無機絶
縁膜同士を接する構造とする場合、上述の無機絶縁膜を用いることができるが、特に窒化
シリコン膜は不純物のバリア性に優れているため好ましい。
また、第２の絶縁層１０７は少なくとも窒化珪素層を含み、他の絶縁層と積層してもよい
。積層する他の絶縁層としては、酸化物絶縁層、酸化窒化物絶縁層、窒化物絶縁層、窒化
酸化物絶縁層などの無機絶縁層を用いることができる。例えば、窒化酸化珪素層、酸化窒
化珪素層、酸化珪素層などを積層してもよい。
また、酸化物半導体層に接して酸化物絶縁膜を設け、当該酸化物絶縁膜に窒化珪素（Ｓｉ
Ｎｙ（ｙ＞０））層を積層すると、酸化物半導体層における酸素の欠損を低減できる。具
体的には、酸化物半導体層と接する側の第２の絶縁層１０７に酸化珪素層（ＳｉＯｘ（ｘ
＞０））を形成し、該酸化珪素層上に窒化珪素層を積層してもよい。また、銅を主成分と
して含む第２の導電層を窒化珪素層で覆うことで、銅の拡散を抑制できる。
なお、酸化物半導体層が水分や、水素イオンや、ＯＨ−などの不純物に汚染されないよう
に、第２の絶縁層１０７はスパッタ法で形成した膜が好ましい。
第３の絶縁層１０８を設けることができる。第３の絶縁層１０８は単層膜又は積層膜で形
成し、下層に形成されたトランジスタ等の構造体による凹凸を平滑化して、平坦な表面を
形成する。第３の絶縁層１０８としては、例えばポリイミド、アクリル樹脂、ベンゾシク
ロブテン系樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機材料を用いること
ができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹
脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。な
お、これらの材料で形成される絶縁膜を複数積層させることで、第３の絶縁層１０８を形
成してもよい。
第１の画素電極１０９をトランジスタと電気的に接続し、表示装置の画素に用いることが
できる。第１の画素電極１０９は、表示素子の電極として働き、可視光に対する透光性を
有する導電膜を用いて形成する。
透光性を有する導電膜としては、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジ
ウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性
材料を用いることができる。
以下にキャリア濃度が１×１０１２ｃｍ−３未満に高純度化され、広いバンドギャップを
有する酸化物半導体を酸化物半導体層に適用する意義について説明する。
＜酸化物半導体の真性化＞
酸化物半導体において、ＤＯＳ（ｄｅｎｓｉｔｙ ｏｆ ｓｔａｔｅｓ）等の物性研究は
多くなされているが、これらの研究は、局在準位そのものを十分に減らすという思想を含
まない。開示する発明の一態様では、エネルギーギャップ中のＤＯＳの原因たり得る水や
水素を酸化物半導体中より除去することで、高純度化し、真性化（Ｉ型化）した酸化物半
導体を作製する。これは、局在準位そのものを十分に減らすという思想に立脚するもので
ある。そして、これによって極めて優れた工業製品の製造を可能とするものである。
なお、水素や水などを除去する際には、同時に酸素が除去されてしまうことがある。この
ため、酸素欠乏により発生する金属の未結合手に対して酸素を供給し、酸素欠陥による局
在準位を減少させることにより、酸化物半導体をさらに高純度化、真性化（ｉ型化）する
のは好適である。たとえば、チャネル形成領域に密接して酸素過剰の酸化膜を形成し、２
００℃〜４００℃、代表的には２５０℃程度の温度条件での熱処理を行うことで、当該酸
化膜から酸素を供給して、酸素欠陥による局在準位を低減させることが可能である。
酸化物半導体の特性を悪化させる要因は、過剰な水素による伝導帯下０．１ｅＶ〜０．２
ｅＶの準位や、酸素欠損による深い準位、などに起因するものと考えられる。これらの欠
陥をなくすために、水素を徹底的に除去し、酸素を十分に供給する。
なお、酸化物半導体は一般にｎ型とされているが、開示する発明の一態様では、水や水素
などの不純物を除去すると共に、酸化物半導体の構成元素である酸素を供給することでｉ
型化を実現する。この点、シリコンなどのように不純物元素を添加してのｉ型化ではなく
、従来にない技術思想を含むものといえる。
＜酸化物半導体を用いたトランジスタの電導機構＞
酸化物半導体を用いたトランジスタは、幾つかの特徴を有する。ここで、その電導機構に
ついて、図２乃至図５を用いて説明する。なお、以下の説明では、理解の容易のため理想
的な状況を仮定しており、そのすべてが現実の様子を反映しているとは限らない。また、
以下の説明はあくまでも一考察に過ぎず、発明の有効性に影響を与えるものではないこと
を付記する。
図２は、酸化物半導体を用いた逆スタガ型のトランジスタの断面図である。ゲート電極（
ＧＥ１）上にゲート絶縁層（ＧＩ）を介して酸化物半導体層（ＯＳ）が設けられ、その上
にソース電極（Ｓ）およびドレイン電極（Ｄ）が設けられている。さらに、その上に絶縁
層を介してバックゲート（ＧＥ２）が設けられている。
図３には、図２に示すＡ−Ａ’断面におけるエネルギーバンド図（模式図）を示す。図３
（Ａ）はソースとドレインの間の電位差をゼロ（等電位、ＶＤ＝ＶＳ＝０Ｖ）とした場合
を示しており、図３（Ｂ）はソースに対しドレインの電位を高くした場合（ＶＤ＞ＶＳ）
を示している。
図４には、図２におけるＢ−Ｂ’の断面におけるエネルギーバンド図（模式図）を示す。
図４（Ａ）は、ゲート電極（ＧＥ１）に正の電圧（ＶＧ＞０）が与えられた状態であり、
ソースとドレインとの間にキャリア（電子）が流れるオン状態を示している。また、図４
（Ｂ）は、ゲート電極（ＧＥ１）に負の電圧（ＶＧ＜０）が印加された状態であり、オフ
状態（少数キャリアは流れない状態）である場合を示す。
図５は、真空準位と金属の仕事関数（φＭ）、酸化物半導体の電子親和力（χ）の関係を
示す。
常温において金属中の電子は縮退しており、フェルミ準位は伝導帯内に位置する。一方、
従来の酸化物半導体はｎ型であり、そのフェルミ準位（ＥＦ）は、バンドギャップ中央に
位置する真性フェルミ準位（Ｅｉ）から離れて、伝導帯寄りに位置している。なお、酸化
物半導体において水素の一部はドナーとなりｎ型化する要因の一つであることが知られて
いる。
これに対して開示する発明の一態様に係る酸化物半導体は、ｎ型化の要因である水素を酸
化物半導体から除去し、酸化物半導体の主成分以外の元素（不純物元素）が極力含まれな
いように高純度化することにより真性（ｉ型）とし、または真性化しようとしたものであ
る。すなわち、不純物元素を添加してｉ型化するのでなく、水素や水等の不純物を極力除
去することにより、高純度化されたｉ型（真性半導体）またはそれに近づけることを特徴
としている。これにより、フェルミ準位（ＥＦ）は真性フェルミ準位（Ｅｉ）と同程度と
することができる。
酸化物半導体のバンドギャップ（Ｅｇ）は３．１５ｅＶで、電子親和力（χ）は４．３Ｖ
と言われている。ソース電極およびドレイン電極を構成する銅（Ｃｕ）の仕事関数は４．
６ｅＶであり、酸化物半導体の電子親和力（χ）より若干低く、チタン（Ｔｉ）の仕事関
数は、酸化物半導体の電子親和力（χ）とほぼ等しい。この場合、金属−酸化物半導体界
面において、電子に対して大きなショットキー型の障壁は形成されない。
金属の仕事関数（φＭ）と酸化物半導体の電子親和力（χ）がほぼ等しい場合、両者が接
触すると図３（Ａ）で示すようなエネルギーバンド図（模式図）が示される。
図３（Ｂ）において黒丸（●）は電子を示し、ドレインに正の電圧（ＶＤ＞０）を印加し
た上で、ゲートに電圧を印加しない場合（ＶＧ＝０）を破線で示し、ゲートに正の電圧（
ＶＧ＞０）を印加した場合を実線で示す。ゲートに正の電圧（ＶＧ＞０）を印加した場合
、ドレインに正の電位が与えられると、電子はバリア（ｈ）をこえて酸化物半導体に注入
され、ドレインに向かって流れる。バリアの高さ（ｈ）は、ゲート電圧とドレイン電圧に
依存して変化するが、ゲートに正の電圧（ＶＧ＞０）を印加し正のドレイン電圧が印加さ
れる場合には、電圧印加のない図３（Ａ）のバリアの高さ（ｈ）、すなわちバンドギャッ
プ（Ｅｇ）の１／２、よりもバリアの高さ（ｈ）は低くなる。ゲートに電圧を印加しない
場合は、高いポテンシャル障壁のために、電極から酸化物半導体側へキャリア（電子）が
注入されず、電流を流さないオフ状態を示す。一方、ゲートに正の電圧を印加すると、ポ
テンシャル障壁が低下し、電流を流すオン状態を示す。
このとき酸化物半導体に注入された電子は、図４（Ａ）で示すように、ゲート絶縁層と高
純度化された酸化物半導体との界面付近（酸化物半導体のエネルギー的に安定な最低部）
を移動する。
また、図４（Ｂ）に示すように、ゲート電極（ＧＥ１）に負の電位（逆バイアス）が与え
られると、少数キャリアであるホールは実質的にゼロであるため、電流は限りなくゼロに
近い値となる。
このように酸化物半導体の主成分以外の元素（不純物元素）が極力含まれないように高純
度化することにより、真性（ｉ型）とし、または実質的に真性となるため、ゲート絶縁層
との界面特性が顕在化する。そのため、ゲート絶縁層には、酸化物半導体と良好な界面を
形成できるものが要求される。具体的には、例えば、ＶＨＦ帯〜マイクロ波帯の電源周波
数で生成される高密度プラズマを用いたＣＶＤ法で作製される絶縁層や、スパッタリング
法で作製される絶縁層などを用いることが好ましい。
酸化物半導体を高純度化しつつ、酸化物半導体とゲート絶縁層との界面を良好なものとす
ることにより、例えば、トランジスタのチャネル幅（Ｗ）が１×１０４μｍ、チャネル長
（Ｌ）が３μｍの場合には、常温において１０−１３Ａ以下のオフ電流、０．１Ｖ／ｄｅ
ｃ．のサブスレッショルドスイング値（Ｓ値）（ゲート絶縁層の厚さ：１００ｎｍ）が実
現され得る。
このように、酸化物半導体の主成分以外の元素（不純物元素）が極力含まれないように高
純度化することにより、トランジスタの動作を良好なものとすることができる。
＜酸化物半導体を用いたトランジスタのホットキャリア劣化耐性＞
次に、酸化物半導体を用いたトランジスタのホットキャリア劣化耐性につき、図６乃至図
８を用いて説明する。なお、以下の説明では、理解の容易のため理想的な状況を仮定して
おり、そのすべてが現実の様子を反映しているとは限らない。また、以下の説明はあくま
でも一考察に過ぎないことを付記する。
ホットキャリア劣化の主要因としては、チャネルホットエレクトロン注入（ＣＨＥ注入）
とドレインアバランシェホットキャリア注入（ＤＡＨＣ注入）がある。なお、以下では簡
単のため、電子のみを考慮する。
ＣＨＥ注入とは、半導体層中においてゲート絶縁層の障壁以上のエネルギーを有するよう
になった電子が、ゲート絶縁層などに注入される現象をいう。電子へのエネルギーの授与
は、電子が低電界で加速されることによって行われる。
ＤＡＨＣ注入とは、高電界により加速された電子の衝突によってエネルギーを受け取った
電子がゲート絶縁層などに注入される現象を言う。ＤＡＨＣ注入とＣＨＥ注入との相違は
、衝突イオン化によるアバランシェ降伏を伴うか否かにある。なお、ＤＡＨＣ注入では、
半導体のバンドギャップ以上の運動エネルギーを持つ電子が必要となる。
図６に、シリコン（Ｓｉ）のバンド構造から見積もった各種ホットキャリア注入に要する
エネルギーを示し、図７に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体（ＩＧＺＯ）のバン
ド構造から見積もった各種ホットキャリア注入に要するエネルギーを示す。図６（Ａ）お
よび図７（Ａ）はＣＨＥ注入を表し、図６（Ｂ）および図７（Ｂ）は、ＤＡＨＣ注入を表
す。
シリコンでは、ＣＨＥ注入よりもＤＡＨＣ注入による劣化が深刻となる。これは、シリコ
ン中において衝突せずに加速されるキャリア（例えば電子）はごく僅かであるのに対して
、シリコンはバンドギャップが小さく、アバランシェ降伏が生じやすいことに起因してい
る。アバランシェ降伏によりゲート絶縁層の障壁を越えられる電子の数は増加し、ＣＨＥ
注入の確率を容易に上回るのである。
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体では、ＣＨＥ注入に必要なエネルギーはシリコン
の場合と大きく異ならず、やはりその確率は低いものである。また、ＤＡＨＣ注入に必要
なエネルギーは、バンドギャップの広さからＣＨＥ注入に必要なエネルギーと同程度とな
る。
つまり、ＣＨＥ注入とＤＡＨＣ注入の確率はいずれも低く、シリコンと比較してホットキ
ャリア劣化の耐性は高い。
ところで、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体のバンドギャップは高耐圧材料として
注目される炭化シリコン（ＳｉＣ）と同程度である。図８に、４Ｈ−ＳｉＣについての各
種ホットキャリア注入に必要なエネルギーを示す。また、図８（Ａ）はＣＨＥ注入を表し
、図８（Ｂ）はＤＡＨＣ注入を表す。ＣＨＥ注入に関しては、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の
酸化物半導体の方が若干そのしきいが高く、有利といえる。
以上、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体はシリコンと比較してホットキャリア劣化
への耐性やソース−ドレイン破壊への耐性が非常に高いということが分かる。また、炭化
シリコンと比較しても遜色のない耐圧が得られるといえる。
＜酸化物半導体を用いたトランジスタにおける短チャネル効果＞
次に、酸化物半導体を用いたトランジスタにおける短チャネル効果に関し、図９、及び図
１０を用いて説明する。なお、以下の説明では、理解の容易のため理想的な状況を仮定し
ており、そのすべてが現実の様子を反映しているとは限らない。また、以下の説明はあく
までも一考察に過ぎないことを付記する。
短チャネル効果とは、トランジスタの微細化（チャネル長（Ｌ）の縮小）に伴って顕在化
する電気特性の劣化をいう。短チャネル効果は、ドレインの効果がソースにまでおよぶこ
とに起因するものである。短チャネル効果の具体例としては、しきい値電圧の低下、Ｓ値
の増大、漏れ電流の増大などがある。
ここでは、計算結果（デバイスシミュレーション）を用い、短チャネル効果を抑制するこ
とができる構造に関して検証した。具体的には、キャリア濃度および酸化物半導体層の厚
さを異ならせた４種類のモデルを用意して、チャネル長（Ｌ）としきい値電圧（Ｖｔｈ）
の関係を検討した。モデルとしては、ボトムゲート構造のトランジスタを採用し、酸化物
半導体のキャリア濃度を１．７×１０−８／ｃｍ３、または１．０×１０１５／ｃｍ３の
いずれかとし、酸化物半導体層の厚さを１μｍ、または３０ｎｍのいずれかとした。なお
、酸化物半導体としてＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体を、ゲート絶縁層として１
００ｎｍの厚さの酸化窒化珪素膜を採用した。酸化物半導体のバンドギャップを３．１５
ｅＶ、電子親和力を４．３ｅＶ、比誘電率を１５、電子移動度を１０ｃｍ２／Ｖｓと仮定
した。酸化窒化珪素膜の比誘電率を４．０と仮定した。計算にはシルバコ社製デバイスシ
ミュレーションソフト「Ａｔｌａｓ」を使用した。
なお、トップゲート構造とボトムゲート構造では、計算結果に大きな相違は無かった。
計算結果を図９および図１０に示す。図９は、キャリア濃度が１．７×１０−８／ｃｍ３
の場合、図１０は、キャリア濃度が１．０×１０１５／ｃｍ３の場合である。図９および
図１０には、チャネル長（Ｌ）が１０μｍのトランジスタを基準とし、チャネル長（Ｌ）
を１０μｍから１μｍまで変化させたときのしきい値電圧（Ｖｔｈ）の変化量（ΔＶｔｈ
）を示している。図９に示すとおり、酸化物半導体のキャリア濃度が１．７×１０−８／
ｃｍ３であり、酸化物半導体層の厚さが１μｍの場合は、しきい値電圧の変化量（ΔＶｔ
ｈ）はΔＶｔｈ＝−３．６Ｖであった。また、図９同図に示すとおり、酸化物半導体のキ
ャリア濃度が１．７×１０−８／ｃｍ３であり、酸化物半導体層の厚さが３０ｎｍの場合
は、しきい値電圧の変化量（ΔＶｔｈ）はΔＶｔｈ＝−０．２Ｖであった。また、図１０
に示すとおり、酸化物半導体のキャリア濃度が１．０×１０１５／ｃｍ３であり、酸化物
半導体層の厚さが１μｍの場合は、しきい値電圧の変化量（ΔＶｔｈ）はΔＶｔｈ＝−３
．６Ｖであった。また、図１０同図に示すとおり、酸化物半導体のキャリア濃度が１．０
×１０１５／ｃｍ３であり、酸化物半導体層の厚さが３０ｎｍの場合は、しきい値電圧の
変化量（ΔＶｔｈ）はΔＶｔｈ＝−０．２Ｖであった。当該結果は、酸化物半導体を用い
たトランジスタにおいて、酸化物半導体層の厚さを薄くすることで、短チャネル効果を抑
制できることを示すものといえる。例えば、チャネル長が１μｍ程度の場合、キャリア濃
度が十分に大きい酸化物半導体層であっても、その厚さを３０ｎｍ程度とすれば、短チャ
ネル効果を十分に抑制できることが理解される。
＜キャリア濃度について＞
開示する発明に係る技術思想は、酸化物半導体層におけるキャリア濃度を十分に小さくし
、できるだけ真性（ｉ型）に近づけようとするものである。以下、キャリア濃度の求め方
、および、実際に測定したキャリア濃度に関し、図１１および図１２を参照して説明する
。
まず、キャリア濃度の求め方について簡単に説明する。キャリア濃度は、ＭＯＳキャパシ
タを作製し、ＭＯＳキャパシタのＣＶ測定（Ｃａｐａｃｉｔａｎｃｅ−Ｖｏｌｔａｇｅ
ｍｅａｓｕｒｅｍｅｎｔ）の結果（ＣＶ特性）を評価することで求めることが可能である
。
より具体的には、ＭＯＳキャパシタのゲート電圧Ｖｇと容量Ｃとの関係をプロットしたＣ
−Ｖ特性を取得し、当該Ｃ−Ｖ特性からゲート電圧Ｖｇと（１／Ｃ）２との関係を表すグ
ラフを取得し、当該グラフにおいて弱反転領域での（１／Ｃ）２の微分値を求め、当該微
分値を式（１）に代入することによりキャリア濃度Ｎｄの大きさが求められる。なお、式
（１）において、ｅは電気素量、ε０は真空の誘電率、εは酸化物半導体の比誘電率であ
る。
次に、上記の方法を用いて実際に測定したキャリア濃度について説明する。測定には、ガ
ラス基板上にチタン膜を３００ｎｍの厚さで形成し、チタン膜上に窒化チタン膜を１００
ｎｍの厚さで形成し、窒化チタン膜上に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体を用い
た酸化物半導体層を２μｍの厚さで形成し、酸化物半導体層上に酸窒化珪素膜を３００ｎ
ｍの厚さで形成し、酸窒化珪素膜上に銀膜を３００ｎｍの厚さで形成した試料（ＭＯＳキ
ャパシタ）を用いた。なお、酸化物半導体層は、Ｉｎ、Ｇａ、およびＺｎを含む金属酸化
物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［ａｔｏｍ％］）を用いたスパッタリ
ング法により形成した。また、酸化物半導体層の形成雰囲気は、アルゴンと酸素の混合雰
囲気（流量比は、Ａｒ：Ｏ２＝３０（ｓｃｃｍ）：１５（ｓｃｃｍ））とした。
図１１にはＣ−Ｖ特性を、図１２にはＶｇと（１／Ｃ）２との関係を、それぞれ示す。図
１２の弱反転領域における（１／Ｃ）２の微分値から式（１）を用いて得られたキャリア
濃度は、６．０×１０１０／ｃｍ３であった。
このように、ｉ型化または実質的にｉ型化された酸化物半導体（例えば、キャリア濃度が
１×１０１２／ｃｍ３未満、望ましくは、１×１０１１／ｃｍ３以下、さらに望ましくは
１．４×１０１０／ｃｍ３以下）を用いることで、極めて優れたオフ電流特性のトランジ
スタを得ることが可能である。
本実施の形態では、第１の導電層、及び第２の導電層に銅を主成分として含む導電層を用
いことにより、配線抵抗が低減された半導体装置を提供できる。本実施の形態で説明した
半導体装置を大画面の表示装置、高精細な表示装置に適用すれば、信号線の終端への信号
伝達の遅れや、電源線の電圧降下などが起こりにくくなり、表示ムラや階調不良などの表
示品質が向上した表示装置を提供できる。
また、キャリア濃度が１×１０１２ｃｍ−３未満に高純度化された酸化物半導体層を用い
ることにより、正のしきい値電圧を有し、所謂ノーマリーオフ特性のスイッチング素子を
実現できる。
また、２ｅＶを越える広いバンドギャップを有する酸化物半導体をトランジスタに適用す
ることにより、オフ電流を低減できる。例えば３．１５ｅＶのバンドギャップを有するＩ
ｎ−Ｇａ−Ｚｎ−Ｏ酸化物半導体を用いて、チャネル長１０μｍのＭＯＳＦＥＴの逆方向
バイアスでのリーク電流は、１×１０−１６Ａ／μｍ（チャネル幅１μｍあたり）以下と
なる。また、オン電流とオフ電流の比は１０１０以上の充分大きな値となる。
その結果、オフ状態で電力を消費せず、漏れ電流も抑制された省電力化された半導体装置
を提供できる。また、オン電流とオフ電流の比が大きい半導体装置を提供できる。また、
コントラストが優れ、表示品位が高い表示装置を提供できる。
また、高純度化された酸化物半導体層を用いることにより、電界効果移動度が高く、高速
に動作する半導体装置の提供できる。
また、銅を主成分として含む配線を窒化膜で封止する構成を有するため、銅の拡散が抑制
され、信頼性に優れた半導体装置を提供できる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態２）
本実施の形態では、本実施の形態１で説明した半導体装置の作製工程について、図１３を
用いて説明する。なお、図１３における断面Ａ１−Ａ２、断面Ｂ１−Ｂ２、及び断面Ｃ１
−Ｃ２は、図１（Ａ）におけるＡ１−Ａ２、Ｂ１−Ｂ２、及びＣ１−Ｃ２の鎖線で示した
部位の断面図である。
まず、基板１００上に窒化珪素を含む下地膜１０１を５０ｎｍ以上３００ｎｍ以下、好ま
しくは１００ｎｍ以上２００ｎｍ以下の厚さで形成する。基板１００は、ガラス基板、セ
ラミック基板の他、本作製工程の処理温度に耐えうる程度の耐熱性を有するプラスチック
基板等を用いることができる。また、基板に透光性を要しない場合には、ステンレス合金
等の金属の基板の表面に絶縁膜を設けたものを用いてもよい。ガラス基板としては、例え
ば、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノケイ酸ガラ
ス等の無アルカリガラス基板を用いるとよい。他に、石英基板、サファイア基板などを用
いることができる。また、基板１００として、第３世代（５５０ｍｍ×６５０ｍｍ）、第
３．５世代（６００ｍｍ×７２０ｍｍ、または６２０ｍｍ×７５０ｍｍ）、第４世代（６
８０ｍｍ×８８０ｍｍ、または７３０ｍｍ×９２０ｍｍ）、第５世代（１１００ｍｍ×１
３００ｍｍ）、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２
２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２
８００ｍｍ、２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ
）等のガラス基板を用いることができる。
本実施の形態では、基板１００にアルミノホウケイ酸ガラスを用いる。
下地膜１０１は、窒化珪素膜、窒化酸化珪素膜を、単層若しくは積層して形成することが
できる。下地膜１０１は、スパッタリング法、ＣＶＤ法、塗布法、印刷法等を適宜用いる
ことができる。なお、膜中にリン（Ｐ）や硼素（Ｂ）がドープされていても良い。
本実施の形態では、下地膜１０１にＰＣＶＤ法で成膜した１００ｎｍの厚さの窒化珪素を
用いる。
次いで、ゲート電極１１１ａ、保持容量配線１１１ｂ、及びゲート配線１１１ｃを形成す
る。まず、下地膜１０１上に、スパッタリング法、真空蒸着法、またはメッキ法を用いて
１００ｎｍ以上５００ｎｍ以下、好ましくは２００ｎｍ以上３００ｎｍ以下の厚さでＣｕ
を含む第１の導電層を形成する。該導電層上にフォトリソグラフィ法またはインクジェッ
ト法等によりマスクを形成し、該マスクを用いて第１の導電層をエッチングしてゲート電
極１１１ａ、保持容量配線１１１ｂ、及びゲート配線１１１ｃを形成する。下地膜１０１
と第１の導電層の密着性を改善するため、下地膜１０１に接する第１の導電層に、Ｗ、Ｔ
ａ、Ｍｏ、Ｔｉ、Ｃｒなどを用いた金属層、もしくはこれらを組み合わせた合金層、もし
くはこれらの窒化物や酸化物を形成しても良い。
なお、レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、
製造コストを低減できる。また、銅等の導電性ナノペーストをインクジェット法により基
板上に吐出し、焼成することで安価にゲート電極１１１ａ、保持容量配線１１１ｂ、及び
ゲート配線１１１ｃを形成できる。
本実施の形態では、下地膜１０１上に厚さ２５０ｎｍのＣｕ膜を形成し、第１のフォトリ
ソグラフィ工程で形成したレジストマスクを用いてＣｕ膜を選択的にエッチングし、ゲー
ト電極１１１ａ、保持容量配線１１１ｂ、及びゲート配線１１１ｃを形成する。
次いで、第１の絶縁層１０２を形成する。第１の絶縁層１０２は、ゲート絶縁層として機
能し、第１の導電層と下地膜１０１上に５０ｎｍ以上８００ｎｍ以下、好ましくは１００
ｎｍ以上６００ｎｍ以下の厚さで形成する。
本実施の形態では、スパッタリング法により第１の導電層と下地膜１０１上に窒化珪素層
（ＳｉＮｙ（ｙ＞０））を成膜し、膜厚１００ｎｍの第１の絶縁層１０２を形成する。
なお、不純物を除去することによりｉ型化又は実質的にｉ型化された酸化物半導体（高純
度化された酸化物半導体）は界面準位、界面電荷に対して極めて敏感であるため、絶縁膜
との界面は重要である。そのため高純度化された酸化物半導体に接する絶縁膜は、高品質
化が要求される。
例えば、μ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で絶縁耐圧の高
い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物半導体と高品質ゲー
ト絶縁膜とが密接することにより、界面準位を低減して界面特性を良好なものとすること
ができるからである。
また、高密度プラズマＣＶＤ装置により得られた絶縁膜は、一定した厚さの膜形成ができ
るため段差被覆性に優れている。また、高密度プラズマＣＶＤ装置により得られる絶縁膜
は、薄い膜の厚みを精密に制御することができる。なお、本明細書において、高密度プラ
ズマＣＶＤ装置は１×１０１１／ｃｍ３以上のプラズマ密度を達成できる装置を指す。
もちろん、ゲート絶縁膜として良質な絶縁膜を形成できるものであれば、スパッタリング
法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、成膜後の熱処理
によってゲート絶縁膜の膜質、酸化物半導体との界面特性が改質される絶縁膜であっても
良い。いずれにしても、ゲート絶縁膜としての膜質が良好であることは勿論のこと、酸化
物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
次いで、酸化物半導体膜１０３を形成する。酸化物半導体膜１０３の膜厚は、第１の絶縁
層１０２上に、５ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以上２０ｎｍ以下とする
（図１３（Ａ）参照）。
本実施の形態では、酸化物半導体膜として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲ
ットを用いてスパッタ法により膜厚１５ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を成膜
する。
なお、酸化物半導体膜１０３を成膜する前に、アルゴンガスを導入してプラズマを発生さ
せる逆スパッタを行い、第１の絶縁層１０２の表面に付着しているゴミを除去することが
好ましい。逆スパッタとは、アルゴン雰囲気下で基板にＲＦ電源を用いて電圧を印加して
プラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘ
リウムなどを用いてもよい。また、アルゴン雰囲気に酸素、Ｎ２Ｏなどを加えた雰囲気で
行ってもよい。また、アルゴン雰囲気にＣｌ２、ＣＦ４などを加えた雰囲気で行ってもよ
い。逆スパッタ処理後、大気に曝すことなく酸化物半導体膜を成膜することによって、第
１の絶縁層１０２と酸化物半導体膜１０３の界面にゴミや水分が付着するのを防ぐことが
できる。
酸化物半導体膜は、実施の形態１に挙げた四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚ
ｎ−Ｏ系酸化物半導体や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体
、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−
Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚ
ｎ−Ｏ系酸化物半導体や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ
−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半
導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体や、Ｉｎ−Ｏ系酸
化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用いることができ
る。また、上記酸化物半導体膜に酸化珪素を含ませてもよい。また、酸化物半導体膜は、
先に挙げたＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用いることができる。
また、酸化物半導体膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は
希ガス（代表的にはアルゴン）及び酸素雰囲気下においてスパッタ法により形成すること
ができる。また、スパッタ法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含む
ターゲットを用いて成膜を行い、酸化物半導体膜に結晶化を阻害するＳｉＯｘ（Ｘ＞０）
を含ませても良い。
ここでは、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット（モル数比がＩｎ２Ｏ３
：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１、またはＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：
２）を用いて、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（Ｄ
Ｃ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下で成膜する。なお、パルス
直流（ＤＣ）電源を用いると、ごみの発生を軽減でき、膜厚分布も小さくなるために好ま
しい。
この場合において、処理室内の残留水分を除去しつつ酸化物半導体膜を成膜することが好
ましい。酸化物半導体膜に水素、水酸基を有する物質、又は水分が含まれないようにする
ためである。
本実施の形態で用いるマルチチャンバー型のスパッタリング装置は、珪素もしくは酸化珪
素（人工石英）ターゲットと、酸化物半導体膜用のターゲットを備えており、少なくとも
、酸化物半導体膜用のターゲットを設けた成膜室は、排気手段としてクライオポンプを有
している。なお、クライオポンプに代えて、ターボ分子ポンプを用い、当該ターボ分子ポ
ンプの吸気口上に水分などを吸着させるべくコールドトラップを設ける構成としても良い
。
クライオポンプを用いて排気した成膜室は、例えば、水素原子や、Ｈ２Ｏなど水素原子を
含む化合物や、炭素原子や炭素原子を含む化合物等が排気されるため、当該成膜室で成膜
した酸化物半導体膜に含まれる不純物の濃度を低減できる。
なお、酸化物半導体膜を第１の絶縁層１０２上に連続成膜するのが好ましい。
酸化物半導体膜を、成膜する際に用いるスパッタガスは水素、水、水酸基を有する物質、
又は水素化物などの不純物が、濃度ｐｐｍ程度、濃度ｐｐｂ程度まで除去された高純度ガ
スを用いることが好ましい。
また、酸化物半導体膜は基板を加熱しながら成膜してもよい。このとき基板温度を１００
℃以上６００℃以下好ましくは２００℃以上４００℃以下とする。基板を加熱しながら成
膜することにより、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができ
る。
スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法と、ＤＣスパッタ法
があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法もある。ＲＦスパッタ
法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に金属導電膜を成膜する
場合に用いられる。
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ
装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種
類の材料を同時に放電させて成膜することもできる。
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置
や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ
法を用いるスパッタ装置がある。
また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分
とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に
基板にも電圧をかけるバイアススパッタ法もある。
次に、第２のフォトリソグラフィ工程を行い、レジストマスクを形成し、Ｉｎ−Ｇａ−Ｚ
ｎ−Ｏ系非単結晶膜からなる酸化物半導体膜１０３を島状にエッチングする。エッチング
には、例えば、クエン酸やシュウ酸などの有機酸をエッチングとして用いることができる
。島状の酸化物半導体層の端部をテーパー状にエッチングすることで、段差形状による配
線の段切れを防ぐことができる。なお、ここでのエッチングは、ウェットエッチングに限
定されずドライエッチングを用いてもよい。
次いで、島状の酸化物半導体層を設けた基板に第１の加熱処理を施し、島状の酸化物半導
体層の脱水化または脱水素化を行う。
なお、本明細書では、窒素、または希ガス等の不活性気体雰囲気下での加熱処理を脱水化
または脱水素化のための加熱処理と呼ぶ。本明細書では、この加熱処理によってＨ２とし
て脱離させていることのみを脱水素化と呼んでいるわけではなく、Ｈ、ＯＨなどを脱離す
ることを含めて脱水化または脱水素化と便宜上呼ぶこととする。
本実施の形態では、第１の加熱処理として、島状の酸化物半導体層を設けた基板の基板温
度を温度Ｔに加熱する。温度Ｔは７００℃以下（若しくはガラス基板の歪点以下の温度）
、好ましくは３５０℃以上５００℃以下で、第１の加熱処理は１分間以上１０分間以下程
度のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）処理で行う
第１の加熱処理として、基板の温度を時間と共に図１４（Ａ）に示すように変化させる。
期間ａ−１では、基板を含む雰囲気を窒素雰囲気とし、基板温度をＴまで昇温して維持し
た後、窒素雰囲気で降温する。続く期間ａ−２では、はじめに基板を含む雰囲気を窒素か
ら酸素もしくは乾燥空気雰囲気に切り替える。次いで、基板温度をＴまで昇温して維持し
た後、酸素もしくは乾燥空気雰囲気で降温する。
なお、期間ａ−１における処理と期間ａ−２における処理を異なる装置で行ってもよい。
異なる装置で処理を並列することで、工程時間を短縮できる。
また、第１の加熱処理において、基板の温度を時間と共に図１４（Ｂ）に示すように変化
させてもよい。
期間ｂ−１では、基板を含む雰囲気を窒素雰囲気とし、基板温度をＴまで昇温して維持す
る。続く期間ｂ−２では、基板温度をＴで維持しながら基板を含む雰囲気を窒素から酸素
もしくは乾燥空気雰囲気に切り替え、基板温度をＴで維持した後、酸素もしくは乾燥空気
雰囲気で降温してもよい。
なお、期間ｂ−１における処理と期間ｂ−２における処理を同一の装置で行うと、基板を
搬送する時間を短縮でき好ましい。
第１の加熱処理に用いる不活性ガス雰囲気としては、窒素、または希ガス（ヘリウム、ネ
オン、アルゴン等）を主成分とする雰囲気であって、雰囲気中に、水、水素などが含まれ
ないことが好ましい。または、加熱処理装置に導入する不活性ガスの純度を、６Ｎ（９９
．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を
１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
また、加熱処理装置に導入する酸素、または乾燥空気は、それぞれ高純度の酸素ガス、ま
たは超乾燥エア（露点が−４０℃以下、好ましくは−６０℃以下）とすることが好ましい
。
また、酸化物半導体層に対して脱水化または脱水素化をおこなう際は、酸化物半導体層を
大気にさらすことなく、水または水素を再び混入させないことが重要である。
なお、第１の加熱処理を行う熱処理装置は電気炉や、加熱されたガスなどの媒体からの熱
伝導、または熱輻射によって、被処理物を加熱する装置であっても良い。例えば、ＧＲＴ
Ａ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ
Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍ
ａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メ
タルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムラ
ンプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加
熱する装置である。
ＲＴＡ法を用いれば、短時間に脱水化または脱水素化が行えるため、ガラス基板の歪点を
超える温度でも処理することができる。また、ＧＲＴＡ装置は、高温のガスを用いて熱処
理を行う装置である。
また、加熱処理は、このタイミングに限らず、フォトリソグラフィ工程や成膜工程の前後
などで複数回行っても良い。
上記条件で脱水化または脱水素化を十分に行った酸化物半導体層は、昇温脱離ガス分析法
（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で４５
０℃まで昇温しても水分の脱離を示すスペクトルに２つのピーク、少なくとも２５０〜３
００℃付近に現れる１つのピークは検出されない。
なお、酸化物半導体層は、成膜された段階では多くの未結合手を有する非晶質であるが、
上記脱水化または脱水素化処理の第１の加熱処理を施すことで、近距離にある未結合手同
士が結合し合い、秩序化された非晶質構造とすることができる。また、秩序化が発展する
と、非晶質領域中に微結晶が点在した非晶質と微結晶の混合物が形成される。
また、第１の加熱処理の窒素中の加熱処理により脱水化または脱水素化と共に、酸素欠乏
型となり、酸化物半導体層が低抵抗化、即ちＮ型化（Ｎ−化、Ｎ＋化など）する。例えば
、第１の加熱処理の窒素中の加熱処理により、酸化物半導体層は成膜直後よりもキャリア
濃度が高まり、好ましくは１×１０１８／ｃｍ３以上のキャリア濃度を有する。
しかし、Ｎ型化（Ｎ−化、Ｎ＋化など）した酸化物半導体層は、酸素もしくは乾燥空気雰
囲気で加熱、降温処理されて、酸素欠損部に酸素が供給される。酸素欠損部に酸素が補充
された酸化物半導体層は、高抵抗化、即ちＩ型化する。
このような工程を経て酸化物半導体層１１３ａ、１１３ｂは高純度化される。また、高純
度化された酸化物半導体層１１３ａを用いて作製したトランジスタは、正のしきい値電圧
を有し、所謂ノーマリーオフ特性のスイッチング素子を実現できる。
なお、トランジスタの電気特性のうち、特にしきい値電圧（Ｖｔｈ）は重要である。電界
効果移動度が高くともしきい値電圧値が高い、或いはしきい値電圧値がマイナスであると
、回路として制御することが困難である。しきい値電圧値が高く、しきい値電圧の絶対値
が大きいトランジスタの場合には、駆動電圧が低い状態ではトランジスタとしてのスイッ
チング機能を果たすことができず、負荷となる恐れがある。
ｎチャネル型のトランジスタの場合、ゲート電圧に正の電圧を印加してはじめてチャネル
が形成されて、ドレイン電流が流れ出すトランジスタが望ましい。駆動電圧を高くしない
とチャネルが形成されないトランジスタや、負の電圧状態でもチャネルが形成されてドレ
イン電流が流れるトランジスタは、回路に用いるトランジスタとしては不向きである。な
お、トランジスタのしきい値電圧値がマイナスであると、ゲート電圧が０Ｖでもソース電
極とドレイン電極の間に電流が流れる、所謂ノーマリーオン特性となりやすい。
アクティブマトリクス型の表示装置においては、回路を構成するトランジスタの電気特性
が重要であり、この電気特性が表示装置の性能を左右する。トランジスタを表示装置に用
いる場合、０Ｖにできるだけ近い正のしきい値電圧をゲートに加えてチャネルが形成され
ることが表示装置には望ましい。
なお、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物
半導体膜１０３に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から
基板を取り出し、島状の酸化物半導体層に加工するためのフォトリソグラフィ工程を行う
。
また、Ｃｕを含む第２の導電層を形成する前に、第１の絶縁層１０２を選択的にエッチン
グし、第１の導電層に達するコンタクトホールを形成してもよい。第１の導電層に達する
コンタクトホールを形成した後に第２の導電層を形成すると、他の導電層を介することな
く第１の導電層と第２の導電層を直接接続できる。接続に要するコンタクトホールの数を
減らすと、電気抵抗を小さくできるだけでなく、コンタクトホールが占有する面積を小さ
くできる。
次に、Ｃｕを含む第２の導電層を形成する。Ｃｕを含む第２の導電層は、酸化物半導体層
１１３ａ、１１３ｂ、並びに第１の絶縁層上に、スパッタリング法、真空蒸着法、または
メッキ法を用いて１００ｎｍ以上５００ｎｍ以下、好ましくは２００ｎｍ以上３００ｎｍ
以下の厚さで形成する。次いで、該導電層上にフォトリソグラフィ法またはインクジェッ
ト法等によりマスクを形成し、該マスクを用いて第２の導電層をエッチングして、ソース
電極及びドレイン電極として機能する第１の電極１１５ａ、第２の電極１１５ｂ、及びソ
ース配線１１５ｃを形成する。
本実施の形態では、酸化物半導体層１１３ａ、１１３ｂ、並びに第１の絶縁膜上に厚さ２
５０ｎｍのＣｕ膜を形成し、第３のフォトリソグラフィ工程で形成したレジストマスクを
用いてＣｕ膜を選択的にエッチングして、ソース電極及びドレイン電極となる第１の電極
１１５ａ及び第２の電極１１５ｂ、並びにソース配線１１５ｃを形成する。
なお、エッチング条件にもよるが第３のフォトリソグラフィ工程において酸化物半導体層
の露出領域がエッチングされる場合がある。その場合、ゲート電極１１１ａ上で第１の電
極１１５ａ、または第２の電極１１５ｂと重なる酸化物半導体層の厚みに比べ、第１の電
極１１５ａ、または第２の電極１１５ｂと重ならない酸化物半導体の厚みは薄くなる（図
１３（Ｃ）参照）。
なお、本実施の形態で説明する半導体装置の作製工程で加える熱により、酸化物半導体層
に接するＣｕ膜の面に銅酸化物が生じるが、銅酸化物は半導体であるため電気的な接続の
障壁とはならない。
次に、第２の絶縁層１０７を形成する。第２の絶縁層１０７は、少なくとも窒化珪素膜を
含み、高純度化された酸化物半導体層を汚染しないように、水、水素等の不純物が混入し
ない方法（例えばスパッタリング法など）を選択して用いる。
本実施の形態では、第１の電極１１５ａ及び第２の電極１１５ｂ、ソース配線１１５ｃ、
第１の絶縁層１０２、並びに酸化物半導体層に接して、第２の絶縁層１０７として窒化珪
素層（ＳｉＮｙ（ｙ＞０））を形成する。窒化珪素層（ＳｉＮｙ（ｙ＞０））は、例えば
、窒化珪素ターゲットを希ガス（例えばアルゴンガス）中でＲＦスパッタリング法を用い
て厚さ４００ｎｍ成膜する。
窒化珪素膜のスパッタリング法による成膜は高純度のガスと、クライオポンプを搭載した
スパッタリング装置を用いて行う。なお、スパッタ法で形成した窒化物絶縁膜は特に緻密
であり、接する層へ不純物が拡散する現象を抑制する保護膜として単層であっても利用す
ることができる。
なお、この段階で、酸化物半導体層と第２の絶縁層１０７が接する領域が形成される。ゲ
ート電極に重畳し、第１の絶縁層１０２と第２の絶縁層１０７に接して挟まれる酸化物半
導体層の領域がチャネル形成領域となる。また、第２の絶縁層１０７はチャネル保護層と
して機能する（図１３（Ｄ）参照）。
次いで、不活性ガス雰囲気下、または酸素雰囲気下で第２の加熱処理を行う。加熱処理の
温度は、２００℃以上４００℃以下、望ましくは２５０℃以上３５０℃以下である。例え
ば、窒素雰囲気下で２５０℃、１時間の熱処理を行えばよい。第２の加熱処理を行うと、
トランジスタの電気的特性のばらつきを軽減することができる。なお、本実施の形態では
、第２の絶縁層１０７の形成後に第２の加熱処理を行っているが、第２の加熱処理のタイ
ミングは、第１の熱処理の後であれば特に限定されない。
次いで、第３の絶縁層１０８を形成する。第３の絶縁層１０８は５０ｎｍ以上３００ｎｍ
以下、好ましくは１００ｎｍ以上２００ｎｍ以下の厚さで形成する。第３の絶縁層１０８
の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート
、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセッ
ト印刷等）を用いることができる。
材料液を塗布し、ベークして第３の絶縁層１０８を形成する場合、酸化物半導体層の第２
の加熱処理（２００℃以上４００℃以下、望ましくは２５０℃以上３５０℃以下）を当該
ベーク工程で行ってもよい。第３の絶縁層１０８の焼成工程と酸化物半導体層のアニール
を兼ねることで効率よく半導体装置を作製することが可能となる。
次いで、第２の電極１１５ｂと第１の画素電極１０９を接続するためのコンタクトホール
１２８を第２の絶縁層１０７及び第３の絶縁層１０８に形成する。第３の絶縁層１０８上
にフォトリソグラフィ法またはインクジェット法等によりマスクを形成し、該マスクを用
いて第２の絶縁層１０７及び第３の絶縁層１０８を選択的にエッチングしてコンタクトホ
ールを形成する。本実施の形態では、第４のフォトリソグラフィ工程で形成したレジスト
マスクを用いて第２の絶縁層１０７及び第３の絶縁層１０８を選択的にエッチングして、
コンタクトホール１２８を形成する。
次いで、第１の画素電極１０９を形成する。まず、第３の絶縁層１０８、及びコンタクト
ホール１２８を介して第２の電極１１５ｂに接して、可視光に対する透光性を有する導電
膜を３０ｎｍ以上２００ｎｍ以下、好ましくは５０ｎｍ以上１００ｎｍ以下の厚さで、ス
パッタリング法、真空蒸着法などを用いて形成する。該導電膜上にフォトリソグラフィ法
またはインクジェット法等によりマスクを形成し、該マスクを用いて該導電膜をエッチン
グして第１の画素電極１０９を形成する。
本実施の形態では、可視光に対する透光性を有する導電膜として厚さ８０ｎｍのインジウ
ム錫酸化物（以下、ＩＴＯと示す。）を形成し、第５のフォトリソグラフィ工程で形成し
たレジストマスクを用いて可視光に対する透光性を有する導電膜を選択的にエッチングし
て、第１の画素電極１０９を形成する（図１３（Ｅ）参照）。
なお、可視光を透過する導電膜としては、酸化タングステンを含むインジウム酸化物、酸
化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化
チタンを含むインジウム錫酸化物、ＩＴＯ、インジウム亜鉛酸化物、酸化ケイ素を添加し
たインジウム錫酸化物などの導電性材料を用いることができる。
また、可視光を透過する導電膜を、導電性高分子（導電性ポリマーともいう）を含む導電
性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極は、シ
ート抵抗が１００００Ω／以下、波長５５０ｎｍにおける透光率が７０％以上であること
が好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下
であることが好ましい。
本実施の形態では、高純度のガスとクライオポンプ等を用いて水素原子や、Ｈ２Ｏなど水
素原子を含む化合物に代表される不純物を除去して作製した酸化物半導体層に、さらに第
１の加熱処理を施して高純度化することにより、キャリア濃度が低減された酸化物半導体
層が形成できる。その結果、ｉ型化または実質的にｉ型化された酸化物半導体（例えば、
キャリア濃度が１×１０１２／ｃｍ３未満、望ましくは、１×１０１１／ｃｍ３以下）を
用いてトランジスタを作製することが可能になり、極めて優れたオフ電流特性のトランジ
スタを提供できる。
また、本実施の形態では、第１の加熱処理の不活性気体雰囲気における脱水化または脱水
素化と、酸素もしくは乾燥空気雰囲気における酸素欠損部への酸素の補充が連続して行わ
れるため、工程時間を短縮できる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態３）
本実施の形態では、実施の形態１とは異なる構成の表示装置の回路付き基板の一形態を、
図１５を用いて説明する。
表示装置に設ける画素の構成を図１５に示す。図１５（Ａ）は、画素の平面構成を示す上
面図であり、図１５（Ｂ）は画素の積層構成を示す断面図である。なお、図１５（Ａ）に
おけるＡ１−Ａ２、Ｂ１−Ｂ２、Ｃ１−Ｃ２の鎖線は、図１５（Ｂ）における断面Ａ１−
Ａ２、断面Ｂ１−Ｂ２、断面Ｃ１−Ｃ２にそれぞれ相当する。
断面Ａ１−Ａ２は、画素部で用いられるトランジスタ１５２の積層構造を示している。ト
ランジスタ１５２はボトムゲート構造の一態様である。
また、断面Ｂ１−Ｂ２は画素部に形成される容量部の積層構造を示している。
また、断面Ｃ１−Ｃ２はゲート配線とソース配線の交差部の積層構造を示している。
本実施の形態で例示する表示装置の回路付き基板は、実施の形態１で例示する表示装置の
回路付き基板と、第１の絶縁層１０２、及び第２の絶縁層１０７、並びに第２の導電層の
構成が異なる。また、ゲート配線とソース配線の交差部の構成が異なる。
具体的には、第１の絶縁層１０２は絶縁層１０２ａと絶縁層１０２ｂが積層され、第２の
絶縁層１０７は絶縁層１０７ａと絶縁層１０７ｂが積層されている。また、第２の導電層
の銅を主成分として含む層はバリア層と接する構成を有する。また、ゲート配線とソース
配線の交差部において、第１の導電層で形成されるゲート配線１１１ｃと第２の導電層で
形成されるソース配線１１５ｃの間に第１の絶縁層１０２が挟まれている。
本実施の形態で例示する表示装置の回路付き基板は、実施の形態１で例示する表示装置の
回路付き基板と、第１の絶縁層１０２、及び第２の絶縁層１０７、並びに第２の導電層の
銅を主成分として含む層と接するバリア層、並びにゲート配線とソース配線の交差部の構
成以外は同じであるため、ここでは詳細な説明を省略する。
本実施の形態において、第１の絶縁層１０２は二層からなる。銅を主成分として含む第１
の導電層と下地膜１０１に接する側の絶縁層１０２ａに窒化珪素（ＳｉＮｙ（ｙ＞０））
層を用い、酸化物半導体層と接する側の絶縁層１０２ｂに酸化珪素（ＳｉＯｘ（ｘ＞０）
）層を用いる。第１の絶縁層１０２の膜厚は１００ｎｍとする。
第１の絶縁層１０２は、ゲート絶縁層として機能し、第１の導電層と下地膜１０１上に５
０ｎｍ以上８００ｎｍ以下、好ましくは１００ｎｍ以上６００ｎｍ以下の厚さで形成する
。
下地膜１０１と絶縁層１０２ａの二つの窒化珪素膜の間に、銅を主成分として含む第１の
導電層を形成することにより、銅の拡散を抑制できる。
なお、不純物を除去することによりｉ型化又は実質的にｉ型化された酸化物半導体（高純
度化された酸化物半導体）は、界面準位、界面電荷に対して極めて敏感であるため、絶縁
膜との界面は重要である。そのため高純度化された酸化物半導体に接する絶縁層１０２ｂ
は、高品質化が要求される。
例えば、μ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で絶縁耐圧の高
い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物半導体と高品質ゲー
ト絶縁膜とが密接することにより、界面準位を低減して界面特性を良好なものとすること
ができるからである。
また、高密度プラズマＣＶＤ装置により得られた絶縁膜は、一定した厚さの膜形成ができ
るため段差被覆性に優れている。また、高密度プラズマＣＶＤ装置により得られる絶縁膜
は、薄い膜の厚みを精密に制御することができる。
もちろん、ゲート絶縁膜として良質な絶縁膜を形成できるものであれば、スパッタリング
法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、成膜後の熱処理
によってゲート絶縁膜の膜質、酸化物半導体との界面特性が改質される絶縁膜であっても
良い。いずれにしても、ゲート絶縁膜としての膜質が良好であることは勿論のこと、酸化
物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
本実施の形態では、絶縁層１０２ｂを、高密度プラズマＣＶＤ装置（本明細書において、
高密度プラズマＣＶＤ装置は１×１０１１／ｃｍ３以上のプラズマ密度を達成できる装置
を指す）により行う場合、例えば、３ｋＷ〜６ｋＷのマイクロ波電力を印加してプラズマ
を発生させて、絶縁膜の成膜を行う。
チャンバーに材料ガスとしてモノシランガス（ＳｉＨ４）と亜酸化窒素（Ｎ２Ｏ）と希ガ
スを導入し、１０Ｐａ〜３０Ｐａの圧力下で高密度プラズマを発生させて、ガラス等の絶
縁表面を有する基板上に絶縁膜を形成する。その後、モノシランガスの供給を停止し、大
気に曝すことなく亜酸化窒素（Ｎ２Ｏ）と希ガスとを導入して絶縁膜表面にプラズマ処理
を行ってもよい。少なくとも亜酸化窒素（Ｎ２Ｏ）と希ガスとを導入して絶縁膜表面に行
われるプラズマ処理は、絶縁膜の成膜より後に行う。上記プロセス順序を経た絶縁膜は、
膜厚が薄く、例えば１００ｎｍ未満であっても信頼性を確保することができる絶縁膜であ
る。
絶縁層１０２ｂの形成の際、チャンバーに導入するモノシランガス（ＳｉＨ４）と亜酸化
窒素（Ｎ２Ｏ）との流量比は、１：１０から１：２００の範囲とする。また、チャンバー
に導入する希ガスとしては、ヘリウム、アルゴン、クリプトン、キセノンなどを用いるこ
とができるが、中でも安価であるアルゴンを用いることが好ましい。
また、高密度プラズマ装置により得られた絶縁膜は、一定した厚さの膜形成ができるため
段差被覆性に優れている。また、高密度プラズマ装置により得られる絶縁膜は、薄い膜の
厚みを精密に制御することができる。
上記プロセス順序を経た絶縁膜は、従来の平行平板型のＰＣＶＤ装置で得られる絶縁膜と
は大きく異なっており、同じエッチャントを用いてエッチング速度を比較した場合におい
て、平行平板型のＰＣＶＤ装置で得られる絶縁膜の１０％以上または２０％以上遅く、高
密度プラズマ装置で得られる絶縁膜は緻密な膜と言える。
また、絶縁層１０２ｂとして、有機シランガスを用いたＣＶＤ法により酸化シリコン層を
形成することも可能である。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓ
ｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テト
ラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン
（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（
ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシ
リコン含有化合物を用いることができる。
本実施の形態では、第２の導電層の銅を主成分として含む層はバリア層と接する構成を有
し、バリア層として導電性の金属窒化物である窒化タンタルを用いる。具体的には、第２
の導電層から形成した第１の電極１１５ａ、第２の電極１１５ｂ、並びにソース配線１１
５ｃは窒化タンタルの間に銅を主成分として含む層を積層した構成を有する。
バリア層は銅の拡散を抑制する材料を用いて形成すれば良く、特に金属窒化物が好ましい
。なお、銅を主成分として含む層と接する第１の絶縁層１０２、または第２の絶縁層１０
７が金属窒化物であれば、これらがバリア層を兼ねる構造としても良い。
特に、酸化物半導体層１１３ａと接するバリア層は導電性を有する金属窒化物を用いる。
例えば、窒化チタン、窒化タンタル、窒化タングステン等をバリア層に用いることができ
る。導電性を有するバリア層を介して酸化物半導体層１１３ａと第２の導電層の銅を主成
分として含む層を積層することにより、銅の拡散を抑制しつつ、酸化物半導体層１１３ａ
と第２の導電層の銅を主成分として含む層を電気的に接続できる。
第２の導電層のバリア層を酸化物半導体層１１３ａ、並びに第１の絶縁層１０２上に成膜
し、該バリア層に接して銅を主成分として含む層を成膜する。また、第２の導電層はスパ
ッタリング法、真空蒸着法、またはメッキ法等を用いて、１００ｎｍ以上５００ｎｍ以下
、好ましくは２００ｎｍ以上３００ｎｍ以下の厚さで形成する。
次いで、第２の導電層上にフォトリソグラフィ法またはインクジェット法等によりマスク
を形成し、該マスクを用いてエッチングして、ソース電極及びドレイン電極として機能す
る第１の電極１１５ａ、第２の電極１１５ｂ、及びソース配線１１５ｃを形成する。
本実施の形態では、第２の絶縁層１０７を絶縁層１０７ａと絶縁層１０７ｂの積層構造と
する。第２の導電層のバリア層、及び酸化物半導体層に接する絶縁層１０７ａを酸化珪素
（ＳｉＯｘ（ｘ＞０））層で形成し、絶縁層１０７ａに接する絶縁層１０７ｂを厚さ４０
０ｎｍの窒化珪素（ＳｉＮｙ（ｙ＞０））層で形成する。
第２の絶縁層１０７は、高純度化された酸化物半導体層を汚染しないように、水、水素等
の不純物が混入しない方法（例えばスパッタリング法など）を選択して用いる。
絶縁層１０７ａは、純度が６Ｎであり、柱状多結晶Ｂドープの珪素ターゲット（抵抗値０
．０１Ωｃｍ）を用い、基板とターゲットの間との距離（Ｔ−Ｓ間距離）を８９ｍｍ、圧
力０．４Ｐａ、直流（ＤＣ）電源６ｋＷ、酸素（酸素流量比率１００％）雰囲気下でパル
スＤＣスパッタ法により成膜する。膜厚は３００ｎｍとする。
成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃と
する。
酸化珪素層のスパッタリング法による成膜は高純度のガスと、クライオポンプを搭載した
スパッタリング装置を用いて行う。また、希ガス（代表的にはアルゴン）雰囲気下、酸素
雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下において行うことがで
きる。なお、スパッタ法で形成した酸化物絶縁膜は特に緻密であり、接する層へ不純物が
拡散する現象を抑制する保護膜として単層であっても利用することができる。
また、ターゲットとして酸化珪素ターゲットまたは珪素ターゲットを用いることができる
。また、リン（Ｐ）や硼素（Ｂ）をドープしたターゲットを用い、酸化物絶縁膜にリン（
Ｐ）や硼素（Ｂ）を添加することもできる。
なお、酸化物半導体層に接する絶縁層１０７ａに酸化物絶縁膜を形成する場合、例えば１
ｎｍ以上の膜厚の酸化珪素（ＳｉＯｘ（ｘ＞０））層を形成する場合、珪素ターゲットが
好ましい。珪素ターゲットを用いて、酸素、及び希ガス雰囲気下でスパッタリング法によ
り成膜した酸化珪素膜は、珪素原子または酸素原子の未結合手（ダングリングボンド）を
多く含んでいる。
酸化物半導体層に残存する不純物は、珪素原子または酸素原子の未結合手（ダングリング
ボンド）を多く含む絶縁層１０７ａに拡散し、固定化される。具体的には、酸化物半導体
層に含まれる水素原子や、Ｈ２Ｏなど水素原子を含む化合物等が絶縁層１０７ａに拡散移
動し易くなり、絶縁層１０７ａに固定化される。
なお、この段階で、酸化物半導体層と絶縁層１０７ａが接する領域が形成される。ゲート
電極に重畳し、絶縁層１０２ｂと絶縁層１０７ａに接して挟まれる酸化物半導体層の領域
がチャネル形成領域となる。また、第２の絶縁層１０７はチャネル保護層として機能する
。
なお、本実施の形態では、絶縁層１０７ｂをＲＦスパッタ法により形成する。
本実施の形態では、第２の導電層の銅を主成分として含む層がバリア層と接する構成を有
するため、銅の拡散が抑制される。また、導電性を有するバリア層を介して酸化物半導体
層と第２の導電層の銅を主成分として含む層を積層することにより、銅の拡散を抑制しつ
つ、酸化物半導体層と第２の導電層の銅を主成分として含む層を電気的に接続できる。
酸化物半導体層と接する側の第２の絶縁層に酸化物絶縁層を用いることにより、酸化物半
導体層における酸素の欠損を低減できる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
（実施の形態４）
本実施の形態では、酸化物半導体層のチャネル形成領域の上下に絶縁膜を介して一対の電
極層を配置する４端子構造のトランジスタを２つ用いてインバータ回路を構成する例を、
図１６を用いて以下に説明する。図１６（Ａ）に示すトランジスタは、実施の形態１の図
１に示したトランジスタ１５１と同一の方法で作製できる。なお、本実施の形態のインバ
ータ回路は画素部を駆動する駆動回路に用いることができる。
画素部を駆動するための駆動回路は、例えば画素部の周辺に配置され、インバータ回路、
容量、抵抗などを用いて構成する。インバータ回路の一態様には２つのｎチャネル型トラ
ンジスタを組み合わせて形成するものがある。例えば、エンハンスメント型トランジスタ
とデプレッション型トランジスタとを組み合わせて形成するもの（以下、ＥＤＭＯＳ回路
という）と、エンハンスメント型トランジスタ同士で形成するもの（以下、ＥＥＭＯＳ回
路という）がある。
駆動回路のインバータ回路の断面構造を図１６（Ａ）に示す。第１のトランジスタ４４０
Ａは、基板４００上に下地膜と、下地膜上に第１の導電層で形成されるゲート電極４２１
ａを有し、ゲート電極４２１ａ上に第１の絶縁層４０２に接してチャネル形成領域を含む
酸化物半導体層４０４ａを有する。また、第２の導電層で形成され、ゲート電極４２１ａ
上に端部を重畳し、酸化物半導体層４０４ａに接する第１の電極４５５ａと第２の電極４
５５ｂを有する。なお、第１の電極４５５ａと第２の電極４５５ｂは第１のトランジスタ
４４０Ａのソース電極またはドレイン電極として機能する。また、第１の電極４５５ａ、
第２の電極４５５ｂ、第１の絶縁層４０２、並びに酸化物半導体層４０４ａ上に、第２の
絶縁層４２８を有し、第２の絶縁層４２８上に第３の導電層からなる電極４２２ａを有す
る。
第２のトランジスタ４４０Ｂは、基板４００上に下地膜と、下地膜上に第１の導電層で形
成されるゲート電極４２１ｂを有し、ゲート電極４２１ｂ上に第１の絶縁層４０２に接し
てチャネル形成領域を含む酸化物半導体層４０４ｂを有する。また、第２の導電層で形成
され、ゲート電極４２１ｂ上に端部を重畳し、酸化物半導体層４０４ｂに接する第３の電
極４５５ｃと第４の電極４５５ｄを有する。なお、第３の電極４５５ｃと第４の電極４５
５ｄは第２のトランジスタ４４０Ｂのソース電極またはドレイン電極として機能する。ま
た、第３の電極４５５ｃ、第４の電極４５５ｄ、第１の絶縁層４０２、並びに酸化物半導
体層４０４ｂ上に、第２の絶縁層４２８を有し、第２の絶縁層４２８上に第３の導電層か
らなる電極４２２ｂを有する。
なお、第１のトランジスタ４４０Ａと第２のトランジスタ４４０Ｂは第２の配線４１０ｂ
を介して第２の電極４５５ｂと第３の電極４５５ｃが接続されている。また、第３の電極
４５５ｃは、コンタクトホール４０８を介して第２のトランジスタ４４０Ｂのゲート電極
４２１ｂと接続されている。
第１のトランジスタ４４０Ａ及び第２のトランジスタ４４０Ｂは、実施の形態２と同様に
形成できるため、その作製方法の詳細な説明を省略する。なお、第１の絶縁層４０２にコ
ンタクトホール４０８を形成した後に、第２の導電層を設け、コンタクトホール４０８を
介して第３の電極４５５ｃと接続された第２の配線４１０ｂとゲート電極４２１ｂが直接
接続する構成が好ましい。接続に要するコンタクトホールの数が少ないため、電気抵抗を
小さくできるだけでなく、コンタクトホールが占有する面積を小さくできる。なお、第２
の電極４５５ｂ、第３の電極４５５ｃ、および第２の配線４１０ｂは第２の導電層で形成
され、電気的に接続されている。
第１のトランジスタ４４０Ａが有する第１の電極４５５ａと接続する第１の配線４１０ａ
は、負の電圧ＶＤＬが印加される電源線（負電源線）である。この電源線は、接地電位の
電源線（接地電源線）としてもよい。
また、第２のトランジスタ４４０Ｂが有する第４の電極４５５ｄと接続する第３の配線４
１０ｃは、正の電圧ＶＤＨが印加される電源線（正電源線）である。
また、駆動回路のインバータ回路の上面図を図１６（Ｃ）に示す。図１６（Ｃ）において
、鎖線Ｚ１−Ｚ２で切断した断面が図１６（Ａ）に相当する。
また、ＥＤＭＯＳ回路の等価回路を図１６（Ｂ）に示す。図１６（Ａ）に示す回路接続は
、図１６（Ｂ）に相当し、第１のトランジスタ４４０Ａをエンハンスメント型のｎチャネ
ル型トランジスタとし、第２のトランジスタ４４０Ｂをデプレッション型のｎチャネル型
トランジスタとする例である。なお、図中のＯＳは酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉ
ｃｏｎｄｕｃｔｏｒ）を用いたトランジスタであることを示している。
本実施の形態では、第１のトランジスタ４４０Ａ、及び第２のトランジスタ４４０Ｂの閾
値を制御するため、高純度化された酸化物半導体層のチャネル形成領域の上に絶縁膜を介
して設けた第３の導電層からなる電極を用いる。具体的には、第１のトランジスタ４４０
Ａをエンハンスメント型、第２のトランジスタ４４０Ｂをデプレッション型にするよう、
それぞれの電極４２２ａと電極４２２ｂに電圧を与える。
なお、図１６（Ａ）及び図１６（Ｃ）では、第２の配線４１０ｂは、第１の絶縁層４０２
に形成されたコンタクトホール４０８を介してゲート電極４２１ｂと直接接続する例を示
したが、特に限定されず、接続電極を別途設けて第２の配線４１０ｂとゲート電極４２１
ｂとを電気的に接続してもよい。
以上のように、酸化物半導体層のチャネル形成領域の上に絶縁膜を介して電極層を配置し
て、トランジスタの閾値を制御し、インバータ回路を構成できる。デュアルゲート構造に
よりトランジスタの閾値を制御することで、酸化物半導体膜を作り分けずにエンハンスメ
ント型トランジスタとデプレッション型トランジスタを同一基板上に作製できるため作製
工程が簡便である。
また、高純度化された酸化物半導体により高い電界効果移動度を有するトランジスタと、
導電率の高い銅配線を用いて、動特性に優れたインバータ回路を提供できる。
また、本実施の形態は、他の実施の形態と自由に組み合わせることができる。
（実施の形態５）
本実施の形態では、同一基板上に画素部と、画素部が備えるトランジスタと、当該画素部
を駆動する駆動回路の少なくとも一部を作製する例について以下に説明する。
画素部と、画素部に配置するトランジスタは、実施の形態１乃至実施の形態３に従って形
成する。また、実施の形態１乃至実施の形態３に示すトランジスタはｎチャネル型トラン
ジスタであるため、駆動回路のうち、ｎチャネル型トランジスタで構成することができる
駆動回路の一部を画素部のトランジスタと同一基板上に形成する。
アクティブマトリクス型表示装置のブロック図の一例を図１７（Ａ）に示す。表示装置の
基板５３００上には、画素部５３０１、第１の走査線駆動回路５３０２、第２の走査線駆
動回路５３０３、信号線駆動回路５３０４を有する。画素部５３０１には、複数の信号線
が信号線駆動回路５３０４から延伸して配置され、複数の走査線が第１の走査線駆動回路
５３０２、及び走査線駆動回路５３０３から延伸して配置されている。なお走査線と信号
線との交差領域には、各々、表示素子を有する画素がマトリクス状に配置されている。ま
た、表示装置の基板５３００はＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕ
ｉｔ）等の接続部を介して、タイミング制御回路５３０５（コントローラ、制御ＩＣとも
いう）に接続されている。
図１７（Ａ）では、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３、信
号線駆動回路５３０４は、画素部５３０１と同じ基板５３００上に形成される。そのため
、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。ま
た、基板５３００外部に駆動回路を設けた場合、配線を延伸させる必要が生じ、配線間の
接続数が増える。同じ基板５３００上に駆動回路を設けた場合、その配線間の接続数を減
らすことができ、信頼性の向上、又は歩留まりの向上を図ることができる。
なお、タイミング制御回路５３０５は、第１の走査線駆動回路５３０２に対し、一例とし
て、第１の走査線駆動回路用スタート信号（ＧＳＰ１）、走査線駆動回路用クロック信号
（ＧＣＫ１）を供給する。また、タイミング制御回路５３０５は、第２の走査線駆動回路
５３０３に対し、一例として、第２の走査線駆動回路用スタート信号（ＧＳＰ２）（スタ
ートパルスともいう）、走査線駆動回路用クロック信号（ＧＣＫ２）を供給する。信号線
駆動回路５３０４に、信号線駆動回路用スタート信号（ＳＳＰ）、信号線駆動回路用クロ
ック信号（ＳＣＫ）、ビデオ信号用データ（ＤＡＴＡ）（単にビデオ信号ともいう）、ラ
ッチ信号（ＬＡＴ）を供給するものとする。なお各クロック信号は、周期のずれた複数の
クロック信号でもよいし、クロック信号を反転させた信号（ＣＫＢ）とともに供給される
ものであってもよい。なお、第１の走査線駆動回路５３０２と第２の走査線駆動回路５３
０３との一方を省略することが可能である。
図１７（Ｂ）では、駆動周波数が低い回路（例えば、第１の走査線駆動回路５３０２、第
２の走査線駆動回路５３０３）を画素部５３０１と同じ基板５３００に形成し、信号線駆
動回路５３０４を画素部５３０１とは別の基板に形成する構成について示している。当該
構成により、単結晶半導体を用いたトランジスタと比較すると電界効果移動度が小さいト
ランジスタによって、基板５３００に形成する駆動回路を構成することができる。したが
って、表示装置の大型化、工程数の削減、コストの低減、又は歩留まりの向上などを図る
ことができる。
また、実施の形態１乃至実施の形態３に示すトランジスタは、ｎチャネル型ＴＦＴである
。図１８（Ａ）、図１８（Ｂ）ではｎチャネル型ＴＦＴで構成する信号線駆動回路の構成
、動作について一例を示し説明する。
信号線駆動回路は、シフトレジスタ５６０１、及びスイッチング回路５６０２を有する。
スイッチング回路５６０２は、スイッチング回路５６０２＿１〜５６０２＿Ｎ（Ｎは自然
数）という複数の回路を有する。スイッチング回路５６０２＿１〜５６０２＿Ｎは、各々
、トランジスタ５６０３＿１〜５６０３＿ｋ（ｋは自然数）という複数のトランジスタを
有する。トランジスタ５６０３＿１〜５６０３＿ｋは、Ｎチャネル型ＴＦＴである例を説
明する。
信号線駆動回路の接続関係について、スイッチング回路５６０２＿１を例にして説明する
。トランジスタ５６０３＿１〜５６０３＿ｋの第１端子は、各々、配線５６０４＿１〜５
６０４＿ｋと接続される。トランジスタ５６０３＿１〜５６０３＿ｋの第２端子は、各々
、信号線Ｓ１〜Ｓｋと接続される。トランジスタ５６０３＿１〜５６０３＿ｋのゲートは
、配線５６０５＿１と接続される。
シフトレジスタ５６０１は、配線５６０５＿１〜５６０５＿Ｎに順番にＨレベル（Ｈ信号
、高電源電位レベル、ともいう）の信号を出力し、スイッチング回路５６０２＿１〜５６
０２＿Ｎを順番に選択する機能を有する。
スイッチング回路５６０２＿１は、配線５６０４＿１〜５６０４＿ｋと信号線Ｓ１〜Ｓｋ
との導通状態（第１端子と第２端子との間の導通）に制御する機能、即ち配線５６０４＿
１〜５６０４＿ｋの電位を信号線Ｓ１〜Ｓｋに供給するか否かを制御する機能を有する。
このように、スイッチング回路５６０２＿１は、セレクタとしの機能を有する。またトラ
ンジスタ５６０３＿１〜５６０３＿ｋは、各々、配線５６０４＿１〜５６０４＿ｋと信号
線Ｓ１〜Ｓｋとの導通状態を制御する機能、即ち配線５６０４＿１〜５６０４＿ｋの電位
を信号線Ｓ１〜Ｓｋに供給する機能を有する。このように、トランジスタ５６０３＿１〜
５６０３＿ｋは、各々、スイッチとしての機能を有する。
なお、配線５６０４＿１〜５６０４＿ｋには、各々、ビデオ信号用データ（ＤＡＴＡ）が
入力される。ビデオ信号用データ（ＤＡＴＡ）は、画像情報又は画像信号に応じたアナロ
グ信号である場合が多い。
次に、図１８（Ａ）の信号線駆動回路の動作について、図１８（Ｂ）のタイミングチャー
トを参照して説明する。図１８（Ｂ）には、信号Ｓｏｕｔ＿１〜Ｓｏｕｔ＿Ｎ、及び信号
Ｖｄａｔａ＿１〜Ｖｄａｔａ＿ｋの一例を示す。信号Ｓｏｕｔ＿１〜Ｓｏｕｔ＿Ｎは、各
々、シフトレジスタ５６０１の出力信号の一例であり、信号Ｖｄａｔａ＿１〜Ｖｄａｔａ
＿ｋは、各々、配線５６０４＿１〜５６０４＿ｋに入力される信号の一例である。なお、
信号線駆動回路の１動作期間は、表示装置における１ゲート選択期間に対応する。１ゲー
ト選択期間は、一例として、期間Ｔ１〜期間ＴＮに分割される。期間Ｔ１〜ＴＮは、各々
、選択された行に属する画素にビデオ信号用データ（ＤＡＴＡ）を書き込むための期間で
ある。
期間Ｔ１〜期間ＴＮにおいて、シフトレジスタ５６０１は、Ｈレベルの信号を配線５６０
５＿１〜５６０５＿Ｎに順番に出力する。例えば、期間Ｔ１において、シフトレジスタ５
６０１は、ハイレベルの信号を配線５６０５＿１に出力する。すると、トランジスタ５６
０３＿１〜５６０３＿ｋはオンになるので、配線５６０４＿１〜５６０４＿ｋと、信号線
Ｓ１〜Ｓｋとが導通状態になる。このとき、配線５６０４＿１〜５６０４＿ｋには、Ｄａ
ｔａ（Ｓ１）〜Ｄａｔａ（Ｓｋ）が入力される。Ｄａｔａ（Ｓ１）〜Ｄａｔａ（Ｓｋ）は
、各々、トランジスタ５６０３＿１〜５６０３＿ｋを介して、選択される行に属する画素
のうち、１列目〜ｋ列目の画素に書き込まれる。こうして、期間Ｔ１〜ＴＮにおいて、選
択された行に属する画素に、ｋ列ずつ順番にビデオ信号用データ（ＤＡＴＡ）が書き込ま
れる。
以上のように、ビデオ信号用データ（ＤＡＴＡ）が複数の列ずつ画素に書き込まれること
によって、ビデオ信号用データ（ＤＡＴＡ）の数、又は配線の数を減らすことができる。
よって、外部回路との接続数を減らすことができる。また、ビデオ信号が複数の列ずつ画
素に書き込まれることによって、書き込み時間を長くすることができ、ビデオ信号の書き
込み不足を防止することができる。
なお、シフトレジスタ５６０１及びスイッチング回路５６０２としては、実施の形態１乃
至実施の形態３に示すトランジスタで構成される回路を用いることが可能である。
また、走査線駆動回路の構成について説明する。走査線駆動回路は、シフトレジスタを有
している。また場合によってはレベルシフタ、バッファ等を有していても良い。走査線駆
動回路において、シフトレジスタにクロック信号（ＣＬＫ）及びスタートパルス信号（Ｓ
Ｐ）が入力されることによって、選択信号が生成される。生成された選択信号はバッファ
において緩衝増幅され、対応する走査線に供給される。走査線には、１ライン分の画素の
トランジスタのゲート電極が接続されている。そして、１ライン分の画素のトランジスタ
を一斉にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能なもの
が用いられる。
走査線駆動回路及び／または信号線駆動回路の一部に用いるシフトレジスタの一形態につ
いて図１９及び図２０を用いて説明する。
走査線駆動回路、信号線駆動回路のシフトレジスタについて、図１９及び図２０を参照し
て説明する。シフトレジスタは、第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回
路１０＿Ｎ（Ｎ≧３の自然数）を有している（図１９（Ａ）参照）。図１９（Ａ）に示す
シフトレジスタの第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎには
、第１の配線１１より第１のクロック信号ＣＫ１、第２の配線１２より第２のクロック信
号ＣＫ２、第３の配線１３より第３のクロック信号ＣＫ３、第４の配線１４より第４のク
ロック信号ＣＫ４が供給される。また第１のパルス出力回路１０＿１では、第５の配線１
５からのスタートパルスＳＰ１（第１のスタートパルス）が入力される。また２段目以降
の第ｎのパルス出力回路１０＿ｎ（ｎは、２≦ｎ≦Ｎの自然数）では、一段前段のパルス
出力回路からの信号（前段信号ＯＵＴ（ｎ−１）という）（ｎ≧２の自然数）が入力され
る。また第１のパルス出力回路１０＿１では、２段後段の第３のパルス出力回路１０＿３
からの信号が入力される。同様に２段目以降の第ｎのパルス出力回路１０＿ｎでは、２段
後段の第（ｎ＋２）のパルス出力回路１０＿（ｎ＋２）からの信号（後段信号ＯＵＴ（ｎ
＋２）という）が入力される。従って、各段のパルス出力回路からは、後段及び／または
二つ前段のパルス出力回路に入力するための第１の出力信号（ＯＵＴ（１）（ＳＲ）〜Ｏ
ＵＴ（Ｎ）（ＳＲ））、別の配線等に電気的に接続される第２の出力信号（ＯＵＴ（１）
〜ＯＵＴ（Ｎ））が出力される。なお、図１９（Ａ）に示すように、シフトレジスタの最
終段の２つの段には、後段信号ＯＵＴ（ｎ＋２）が入力されないが、一例としては、別途
第６の配線１６より第２のスタートパルスＳＰ２、第７の配線１７より第３のスタートパ
ルスＳＰ３をそれぞれ入力する構成とすればよい。または、別途シフトレジスタの内部で
生成された信号であってもよい。例えば、画素部へのパルス出力に寄与しない第（ｎ＋１
）のパルス出力回路１０＿（Ｎ＋１）、第（Ｎ＋２）のパルス出力回路１０＿（Ｎ＋２）
を設け（ダミー段ともいう）、当該ダミー段より第２のスタートパルス（ＳＰ２）及び第
３のスタートパルス（ＳＰ３）に相当する信号を生成する構成としてもよい。
なお、クロック信号（ＣＫ）は、一定の間隔でＨレベルとＬレベル（Ｌ信号、低電源電位
レベル、ともいう）を繰り返す信号である。ここで、第１のクロック信号（ＣＫ１）〜第
４のクロック信号（ＣＫ４）は、順に１／４周期分遅延している。本実施の形態では、第
１のクロック信号（ＣＫ１）〜第４のクロック信号（ＣＫ４）を利用して、パルス出力回
路の駆動の制御を行う。なお、クロック信号は、入力される駆動回路に応じて、ＧＣＫ、
ＳＣＫということもあるが、ここではＣＫとして説明を行う
第１の入力端子２１、第２の入力端子２２及び第３の入力端子２３は、第１の配線１１〜
第４の配線１４のいずれかと電気的に接続されている。例えば、図１９（Ａ）において、
第１のパルス出力回路１０＿１は、第１の入力端子２１が第１の配線１１と電気的に接続
され、第２の入力端子２２が第２の配線１２と電気的に接続され、第３の入力端子２３が
第３の配線１３と電気的に接続されている。また、第２のパルス出力回路１０＿２は、第
１の入力端子２１が第２の配線１２と電気的に接続され、第２の入力端子２２が第３の配
線１３と電気的に接続され、第３の入力端子２３が第４の配線１４と電気的に接続されて
いる。
第１のパルス出力回路１０＿１〜第Ｎのパルス出力回路１０＿Ｎの各々は、第１の入力端
子２１、第２の入力端子２２、第３の入力端子２３、第４の入力端子２４、第５の入力端
子２５、第１の出力端子２６、第２の出力端子２７を有しているとする（図１９（Ｂ）参
照）。第１のパルス出力回路１０＿１において、第１の入力端子２１に第１のクロック信
号ＣＫ１が入力され、第２の入力端子２２に第２のクロック信号ＣＫ２が入力され、第３
の入力端子２３に第３のクロック信号ＣＫ３が入力され、第４の入力端子２４にスタート
パルスＳＰ１が入力され、第５の入力端子２５に後段信号ＯＵＴ（３）が入力され、第１
の出力端子２６より第１の出力信号ＯＵＴ（１）（ＳＲ）が出力され、第２の出力端子２
７より第２の出力信号ＯＵＴ（１）が出力されていることとなる。
次に、パルス出力回路の具体的な回路構成の一例について、図１９（Ｃ）で説明する。
第１のパルス出力回路１０＿１は、第１のトランジスタ３１〜第１１のトランジスタ４１
を有している（図１９（Ｃ）参照）。また、上述した第１の入力端子２１〜第５の入力端
子２５、及び第１の出力端子２６、第２の出力端子２７に加え、第１の高電源電位ＶＤＤ
が供給される電源線５１、第２の高電源電位ＶＣＣが供給される電源線５２、低電源電位
ＶＳＳが供給される電源線５３から、第１のトランジスタ３１〜第１１のトランジスタ４
１に信号、または電源電位が供給される。ここで図１９（Ｃ）における各電源線の電源電
位の大小関係は、第１の高電源電位ＶＤＤは第２の高電源電位ＶＣＣ以上の電位とし、第
２の電源電位ＶＣＣは第３の電源電位ＶＳＳより大きい電位とする。なお、第１のクロッ
ク信号（ＣＫ１）〜第４のクロック信号（ＣＫ４）は、一定の間隔でＨレベルとＬレベル
を繰り返す信号であるが、ＨレベルのときＶＤＤ、ＬレベルのときＶＳＳであるとする。
なお電源線５１の電位ＶＤＤを、電源線５２の電位ＶＣＣより高くすることにより、動作
に影響を与えることなく、トランジスタのゲート電極に印加される電位を低く抑えること
ができ、トランジスタのしきい値のシフトを低減し、劣化を抑制することができる。
図１９（Ｃ）において、第１のトランジスタ３１は、第１端子が電源線５１に電気的に接
続され、第２端子が第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極
が第４の入力端子２４に電気的に接続されている。第２のトランジスタ３２は、第１端子
が電源線５３に電気的に接続され、第２端子が第９のトランジスタ３９の第１端子に電気
的に接続され、ゲート電極が第４のトランジスタ３４のゲート電極に電気的に接続されて
いる。第３のトランジスタ３３は、第１端子が第１の入力端子２１に電気的に接続され、
第２端子が第１の出力端子２６に電気的に接続されている。第４のトランジスタ３４は、
第１端子が電源線５３に電気的に接続され、第２端子が第１の出力端子２６に電気的に接
続されている。第５のトランジスタ３５は、第１端子が電源線５３に電気的に接続され、
第２端子が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電
極に電気的に接続され、ゲート電極が第４の入力端子２４に電気的に接続されている。第
６のトランジスタ３６は、第１端子が電源線５２に電気的に接続され、第２端子が第２の
トランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続
され、ゲート電極が第５の入力端子２５に電気的に接続されている。第７のトランジスタ
３７は、第１端子が電源線５２に電気的に接続され、第２端子が第８のトランジスタ３８
の第２端子に電気的に接続され、ゲート電極が第３の入力端子２３に電気的に接続されて
いる。第８のトランジスタ３８は、第１端子が第２のトランジスタ３２のゲート電極及び
第４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極が第２の入力端子
２２に電気的に接続されている。第９のトランジスタ３９は、第１端子が第１のトランジ
スタ３１の第２端子及び第２のトランジスタ３２の第２端子に電気的に接続され、第２端
子が第３のトランジスタ３３のゲート電極及び第１０のトランジスタ４０のゲート電極に
電気的に接続され、ゲート電極が電源線５１に電気的に接続されている。第１０のトラン
ジスタ４０は、第１端子が第１の入力端子２１に電気的に接続され、第２端子が第２の出
力端子２７に電気的に接続され、ゲート電極が第９のトランジスタ３９の第２端子に電気
的に接続されている。第１１のトランジスタ４１は、第１端子が電源線５３に電気的に接
続され、第２端子が第２の出力端子２７に電気的に接続され、ゲート電極が第２のトラン
ジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的に接続されて
いる。
図１９（Ｃ）において、第３のトランジスタ３３のゲート電極、第１０のトランジスタ４
０のゲート電極、及び第９のトランジスタ３９の第２端子の接続箇所をノードＡとする。
また、第２のトランジスタ３２のゲート電極、第４のトランジスタ３４のゲート電極、第
５のトランジスタ３５の第２端子、第６のトランジスタ３６の第２端子、第８のトランジ
スタ３８の第１端子、及び第１１のトランジスタ４１のゲート電極の接続箇所をノードＢ
とする（図２０（Ａ）参照）。
なお、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子
を有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有しており、ドレ
イン領域とチャネル領域とソース領域とを介して電流を流すことが出来る。ここで、ソー
スとドレインとは、トランジスタの構造や動作条件等によって変わるため、いずれがソー
スまたはドレインであるかを限定することが困難である。そこで、ソース及びドレインと
して機能する領域を、ソースもしくはドレインと呼ばない場合がある。その場合、一例と
しては、それぞれを第１端子、第２端子と表記する場合がある。
ここで、図２０（Ａ）に示したパルス出力回路を複数具備するシフトレジスタのタイミン
グチャートについて図２０（Ｂ）に示す。なおシフトレジスタが走査線駆動回路である場
合、図２０（Ｂ）中の期間６１は垂直帰線期間であり、期間６２はゲート選択期間に相当
する。
なお、図２０（Ａ）に示すように、ゲートに第２の電源電位ＶＣＣが印加される第９のト
ランジスタ３９を設けておくことにより、ブートストラップ動作の前後において、以下の
ような利点がある。
ゲート電極に第２の電位ＶＣＣが印加される第９のトランジスタ３９がない場合、ブート
ストラップ動作によりノードＡの電位が上昇すると、第１のトランジスタ３１の第２端子
であるソースの電位が上昇していき、第１の電源電位ＶＤＤより大きくなる。そして、第
１のトランジスタ３１のソースが第１端子側、即ち電源線５１側に切り替わる。そのため
、第１のトランジスタ３１においては、ゲートとソースの間、ゲートとドレインの間とも
に、大きなバイアス電圧が印加されるために大きなストレスがかかり、トランジスタの劣
化の要因となりうる。そこで、ゲート電極に第２の電源電位ＶＣＣが印加される第９のト
ランジスタ３９を設けておくことにより、ブートストラップ動作によりノードＡの電位は
上昇するものの、第１のトランジスタ３１の第２端子の電位の上昇を生じないようにする
ことができる。つまり、第９のトランジスタ３９を設けることにより、第１のトランジス
タ３１のゲートとソースの間に印加される負のバイアス電圧の値を小さくすることができ
る。よって、本実施の形態の回路構成とすることにより、第１のトランジスタ３１のゲー
トとソースの間に印加される負のバイアス電圧も小さくできるため、ストレスによる第１
のトランジスタ３１の劣化を抑制することができる。
なお、第９のトランジスタ３９を設ける箇所については、第１のトランジスタ３１の第２
端子と第３のトランジスタ３３のゲートとの間に第１端子と第２端子を介して接続される
ように設ける構成であればよい。なお、本実施形態でのパルス出力回路を複数具備するシ
フトレジスタの場合、走査線駆動回路より段数の多い信号線駆動回路では、第９のトラン
ジスタ３９を省略してもよく、トランジスタ数を削減する利点がある。
なお第１のトランジスタ３１乃至第１１のトランジスタ４１の半導体層として、酸化物半
導体を用いることにより、トランジスタのオフ電流を低減すると共に、オン電流及び電界
効果移動度を高めることが出来ると共に、劣化の度合いを低減することが出来るため、回
路内の誤動作を低減することができる。また酸化物半導体を用いたトランジスタは、アモ
ルファスシリコンを用いたトランジスタに比べ、ゲート電極に高電位が印加されることに
よるトランジスタの劣化の程度が小さい。そのため、第２の電源電位ＶＣＣを供給する電
源線に、第１の電源電位ＶＤＤを供給しても同様の動作が得られ、且つ回路間を引き回す
電源線の数を低減することができるため、回路の小型化を図ることが出来る。
なお、第７のトランジスタ３７のゲート電極に第３の入力端子２３によって供給されるク
ロック信号、第８のトランジスタ３８のゲート電極に第２の入力端子２２によって供給さ
れるクロック信号は、第７のトランジスタのゲート電極に第２の入力端子２２によって供
給されるクロック信号、第８のゲート電極に第３の入力端子２３によって供給されるクロ
ック信号となるように、結線関係を入れ替えても同様の作用を奏する。なお、図２０（Ａ
）に示すシフトレジスタにおいて、第７のトランジスタ３７及び第８のトランジスタ３８
が共にオンの状態から、第７のトランジスタ３７がオフ、第８のトランジスタ３８がオン
の状態、次いで第７のトランジスタ３７がオフ、第８のトランジスタ３８がオフの状態と
することによって、第２の入力端子２２及び第３の入力端子２３の電位が低下することで
生じる、ノードＢの電位の低下が第７のトランジスタ３７のゲート電極の電位の低下、及
び第８のトランジスタ３８のゲート電極の電位の低下に起因して２回生じることとなる。
一方、図２０（Ａ）に示すシフトレジスタにおいて、第７のトランジスタ３７及び第８の
トランジスタ３８が共にオンの状態から、第７のトランジスタ３７がオン、第８のトラン
ジスタ３８がオフの状態、次いで、第７のトランジスタ３７がオフ、第８のトランジスタ
３８がオフの状態とすることによって、第２の入力端子２２及び第３の入力端子２３の電
位が低下することで生じるノードＢの電位の低下を、第８のトランジスタ３８のゲート電
極の電位の低下による一回に低減することができる。そのため、第７のトランジスタ３７
のゲート電極に第３の入力端子から供給されるクロック信号が供給され、第８のトランジ
スタ３８のゲート電極に第２の入力端子からクロック信号が供給される結線関係とするこ
とが好適である。ノードＢの電位の変動回数が低減され、ノイズを低減することが出来る
からである。
このように、第１の出力端子２６及び第２の出力端子２７の電位をＬレベルに保持する期
間に、ノードＢに定期的にＨレベルの信号が供給される構成とすることにより、パルス出
力回路の誤動作を抑制することができる。
（実施の形態６）
本実施の形態では、本発明の半導体装置の一例として、実施の形態１または実施の形態３
と同様に形成したトランジスタを画素部、さらには駆動回路に有し、且つ表示機能を有す
る半導体装置（表示装置ともいう）を示す。また、実施の形態１または実施の形態３と同
様に形成したトランジスタを駆動回路の一部または全体を、画素部と同じ基板上に一体形
成し、システムオンパネルを形成することができる。
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光
素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によ
って輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒ
ｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気
的作用によりコントラストが変化する表示媒体も適用することができる。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。さらに本発明の一態様は、該表
示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関
し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子
基板は、具体的には、表示素子の画素電極層のみが形成された状態であっても良いし、画
素電極層となる導電膜を成膜した後であって、エッチングして画素電極層を形成する前の
状態であっても良いし、あらゆる形態があてはまる。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒ
ｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎ
ｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り
付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュ
ール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回
路）が直接実装されたモジュールも全て表示装置に含むものとする。
本実施の形態では、本発明の半導体装置の一形態に相当する液晶表示パネルの外観及び断
面について、図２１を用いて説明する。図２１は、第１の基板４００１上に実施の形態１
と同様に形成したトランジスタ４０１０、４０１１、及び液晶素子４０１３を、第１の基
板４００１と第２の基板４００６との間にシール材４００５によって封止した、パネルの
上面図であり、図２１（Ｂ）は、図２１（Ａ１）（Ａ２）のＭ−Ｎにおける断面図に相当
する。
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲む
ようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回
路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査
線駆動回路４００４とは、第１の基板４００１と第２の基板４００６によって、液晶層４
００８と共に封止されている。なお、第１の基板４００１上のシール材４００５によって
囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶
半導体膜で形成された信号線駆動回路４００３を実装してもよい。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ法、ワ
イヤボンディング法、或いはＴＡＢ法などを用いることができる。図２１（Ａ１）は、Ｃ
ＯＧ方法により信号線駆動回路４００３を実装する例であり、図２１（Ａ２）は、ＴＡＢ
法により信号線駆動回路４００３を実装する例である。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
トランジスタを複数有しており、図２１（Ｂ）では、画素部４００２に含まれるトランジ
スタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示して
いる。トランジスタ４０１０、４０１１上には絶縁層４０２０、４０２１が設けられてい
る。
トランジスタ４０１０、４０１１は、例えば実施の形態１または実施の形態３に示すトラ
ンジスタを適用することができる。本実施の形態において、トランジスタ４０１０、４０
１１はｎチャネル型トランジスタである。
また、液晶素子４０１３が有する画素電極層４０３０は、トランジスタ４０１０と電気的
に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４００６
上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８とが重
なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向電極
層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、絶縁
層４０３２、４０３３を介して液晶層４００８を挟持している。
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはス
テンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては
、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶ
Ｆ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィ
ルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステル
フィルムで挟んだ構造のシートを用いることもできる。
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するため
に設けられている。なお球状のスペーサを用いていても良い。また、対向電極層４０３１
は、トランジスタ４０１０と同一基板上に設けられる共通電位線と導電性粒子を介して電
気的に接続される。なお、導電性粒子はシール材４００５に含有させる。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８を
形成する。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１０μｓ
〜１００μｓと短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小
さい。
なお本実施の形態は透過型液晶表示装置の例であるが、本発明の一態様は反射型液晶表示
装置でも半透過型液晶表示装置でも適用できる。
また、本実施の形態の液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に
着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設
けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び
着色層の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリクスと
して機能する遮光膜を設けてもよい。
また、本実施の形態では、トランジスタの表面凹凸に起因する影響を低減するため、及び
トランジスタの信頼性を向上させるため、実施の形態１または実施の形態３で得られたト
ランジスタを保護膜や平坦化絶縁膜として機能する絶縁層（絶縁層４０２０、絶縁層４０
２１）で覆う構成となっている。なお、保護膜は、大気中に浮遊する有機物や金属物、水
蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。保護膜は、
窒化珪素膜の単層、あるいは窒化珪素と、酸化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜
、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、又は窒化酸化ア
ルミニウム膜の積層を、スパッタ法を用いて形成すればよい。本実施の形態では保護膜を
スパッタ法で形成する例を示すが、特に限定されず種々の方法で形成すればよい。
また、保護膜を形成した後に、インジウム、ガリウム、及び亜鉛を含む酸化物半導体層の
アニール（３００℃〜４００℃）を行ってもよい。
また、平坦化絶縁膜として絶縁層４０２１を形成する。絶縁層４０２１としては、ポリイ
ミド、アクリル樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂等の、耐熱
性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌ
ｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラ
ス）等を用いることができる。シロキサン系樹脂は、置換基としては有機基（例えばアル
キル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有して
いても良い。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層４
０２１を形成してもよい。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓ
ｉ結合を含む樹脂に相当する。
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法
、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン
印刷、オフセット印刷等）等を用いることができる。絶縁層４０２１を材料液を用いて形
成する場合、ベークする工程で同時に、インジウム、ガリウム、及び亜鉛を含む酸化物半
導体層のアニール（３００℃〜４００℃）を行ってもよい。絶縁層４０２１の焼成工程と
インジウム、ガリウム、及び亜鉛を含む酸化物半導体層のアニールを兼ねることで効率よ
く半導体装置を作製することが可能となる。
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、
インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する
導電性材料を用いることができる。
また、画素電極層４０３０、対向電極層４０３１として、導電性高分子（導電性ポリマー
ともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形
成した画素電極層は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光
率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵
抗率が０．１Ω・ｃｍ以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例え
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４と、画素部４０
０２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
本実施の形態では、接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０
３０と同じ導電膜から形成され、端子電極４０１６は、トランジスタ４０１０、４０１１
のソース電極層及びドレイン電極層と同じ導電膜で形成されている。
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介し
て電気的に接続されている。
また図２１においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実
装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路
を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部の
みを別途形成して実装しても良い。
図２２は、本発明の一態様を適用して作製されるＴＦＴ基板２６００を用いて半導体装置
として液晶表示モジュールを構成する一例を示している。
図２２は液晶表示モジュールの一例であり、ＴＦＴ基板２６００と対向基板２６０１がシ
ール材２６０２により固着され、その間にＴＦＴ等を含む画素部２６０３、液晶層を含む
表示素子２６０４、着色層２６０５が設けられ表示領域を形成している。着色層２６０５
はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応し
た着色層が各画素に対応して設けられている。ＴＦＴ基板２６００と対向基板２６０１の
外側には偏光板２６０６、偏光板２６０７、拡散板２６１３が配設されている。光源は冷
陰極管２６１０と反射板２６１１により構成され、回路基板２６１２は、フレキシブル配
線基板２６０９によりＴＦＴ基板２６００の配線回路部２６０８と接続され、コントロー
ル回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位
相差板を有した状態で積層してもよい。
液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉ
ｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓ
ｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａ
ｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇ
ｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
以上の工程により、動作の安定性に優れたトランジスタを搭載した表示装置を作製できる
。本実施の形態の液晶表示装置は動作の安定性に優れたトランジスタを搭載しているため
信頼性が高い。
本実施の形態では、銅を主成分として含む導電層を用いことにより、配線抵抗が低減され
た表示装置を提供できる。本実施の形態を適用した大画面の表示装置、高精細な表示装置
は、信号線の終端への信号伝達の遅れや、電源線の電圧降下などが起こりにくくなり、表
示ムラや階調不良などの表示品質が向上する。
また、キャリア濃度が１×１０１２ｃｍ−３未満に高純度化された酸化物半導体層を用い
ることにより、１×１０−１３Ａ以下の極めて小さいオフ電流を実現できる。その結果、
漏れ電流が抑制され省電力化された表示装置を提供できる。また、オン電流とオフ電流の
比が大きい表示装置を提供できる。また、コントラストが優れ、表示品位が高い表示装置
を提供できる。
また、本実施の形態の表示装置は、高純度化された酸化物半導体層を用いた電界効果移動
度が高いトランジスタを搭載しているため、高速に動作し、動画の表示特性や、高精細な
表示が可能である。
また、銅を主成分として含む配線を窒化膜で封止する構成を有するため、銅の拡散が抑制
され、信頼性に優れた半導体装置を提供できる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態７）
本実施の形態では、本発明の半導体装置の一例として発光表示装置を示す。表示装置の有
する表示素子としては、本実施の形態ではエレクトロルミネッセンスを利用する発光素子
を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物
であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者
は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子及び正孔が
それぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリ
ア（電子及び正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、
その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発
光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、本実施の形態では、発光素子として有機ＥＬ素子を用い
て説明する。
図２３は、本発明の一態様を適用した半導体装置の例としてデジタル時間階調駆動を適用
可能な画素構成の一例を示す図である。なお、図中のＯＳは酸化物半導体（Ｏｘｉｄｅ
Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いたトランジスタであることを示している。
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。本実施
の形態では実施の形態１または実施の形態３で示した酸化物半導体層（Ｉｎ−Ｇａ−Ｚｎ
−Ｏ系半導体層）をチャネル形成領域に用いるｎチャネル型のトランジスタを１つの画素
に２つ用いる例を示す。
画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、
発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４
０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一
方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆
動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、
ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０
７に接続され、第２電極が発光素子６４０４の第１電極（画素電極層）に接続されている
。発光素子６４０４の第２電極は共通電極６４０８に相当する。共通電極６４０８は、同
一基板上に形成される共通電位線と電気的に接続される。
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されてい
る。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源
電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設
定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加
して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位
と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれ
ぞれの電位を設定する。なお、共通電極６４０８に高電源電位、電源線６４０７に低電源
電位が設定されていても良い。その場合、発光素子６４０４に流れる電流が逆になるため
、発光素子６４０４の構成を適宜変更してもよい。
なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略する
ことも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル領域
とゲート電極層との間で容量が形成されていてもよい。
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、
駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるような
ビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。
駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも
高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、
（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異な
らせることで、図２３と同じ画素構成を用いることができる。
アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに発光素子６４０４
の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４
０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向し
きい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデ
オ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジ
スタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジス
タ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子
６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
なお、図２３に示す画素構成は、これに限定されない。例えば、図２３に示す画素に新た
にスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
次に、発光素子の構成について、図２４を用いて説明する。本実施の形態では、駆動用Ｔ
ＦＴがｎ型の場合を例に挙げて、画素の断面構造について説明する。図２４（Ａ）（Ｂ）
（Ｃ）の半導体装置に用いられる駆動用ＴＦＴ７０１１、７０２１、７００１は、実施の
形態１または実施の形態３で示すトランジスタと同様に作製できる。
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そ
して、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出
す上面射出や、基板側の面から発光を取り出す下面射出や、基板側の面及び基板とは反対
側の面から発光を取り出す両面射出構造の発光素子があり、本発明の一態様の画素構成は
どの射出構造の発光素子にも適用することができる。
下面射出構造の発光素子について図２４（Ａ）を用いて説明する。
駆動用ＴＦＴ７０１１がｎ型で、発光素子７０１２から発せられる光が第１の電極７０１
３側に射出する場合の、画素の断面図を示す。図２４（Ａ）では、駆動用ＴＦＴ７０１１
のソース電極またはドレイン電極と電気的に接続された可視光に対する透光性を有する導
電膜７０１７上に、発光素子７０１２の第１の電極７０１３が形成されており、第１の電
極７０１３上にＥＬ層７０１４、第２の電極７０１５が順に積層されている。
可視光に対する透光性を有する導電膜７０１７としては、酸化タングステンを含むインジ
ウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウ
ム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛
酸化物、酸化ケイ素を添加したインジウム錫酸化物などの可視光に対する透光性を有する
導電性導電膜を用いることができる。
また、発光素子の第１の電極７０１３は様々な材料を用いることができる。例えば、第１
の電極７０１３を陰極として用いる場合には、仕事関数が小さい材料、具体的には、例え
ば、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、及び
これらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属等が
好ましい。図２４（Ａ）では、第１の電極７０１３の膜厚は、可視光を透過する程度（好
ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニウム
膜を、第１の電極７０１３として用いる。
なお、可視光に対する透光性を有する導電膜とアルミニウム膜を積層成膜した後、選択的
にエッチングして可視光に対する透光性を有する導電膜７０１７と第１の電極７０１３を
形成してもよく、この場合、同じマスクを用いてエッチングすることができるため、好ま
しい。
また、第１の電極７０１３の周縁部は、隔壁７０１９で覆う。隔壁７０１９は、ポリイミ
ド、アクリル樹脂、ポリアミド、エポキシ樹脂等の有機樹脂膜、無機絶縁膜または有機ポ
リシロキサンを用いて形成する。隔壁７０１９は、特に感光性の樹脂材料を用い、第１の
電極７０１３上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される
傾斜面となるように形成することが好ましい。隔壁７０１９として感光性の樹脂材料を用
いる場合、レジストマスクを形成する工程を省略することができる。
また、第１の電極７０１３及び隔壁７０１９上に形成するＥＬ層７０１４は、少なくとも
発光層を含めば良く、単数の層で構成されていても、複数の層が積層されるように構成さ
れていてもどちらでも良い。ＥＬ層７０１４を複数の層で構成し、第１の電極７０１３を
陰極として用いる場合は、第１の電極７０１３上に電子注入層、電子輸送層、発光層、ホ
ール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。
また、上記積層順に限定されず、第１の電極７０１３を陽極として用いる場合は、陽極上
にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層してもよい
。ただし、消費電力を比較する場合、第１の電極７０１３を陰極として機能させ、第１の
電極７０１３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に
積層するほうが、駆動回路部の電圧上昇を抑制でき、消費電力を少なくできるため好まし
い。
また、ＥＬ層７０１４上に形成する第２の電極７０１５としては、様々な材料を用いるこ
とができる。例えば、第２の電極７０１５を陽極として用いる場合、仕事関数が大きい材
料（具体的には４．０ｅＶ以上）、例えば、ＺｒＮ、Ｔｉ、Ｗ、Ｎｉ、Ｐｔ、Ｃｒ等や、
ＩＴＯ、ＩＺＯ、ＺｎＯなどの透明導電性材料が好ましい。また、第２の電極７０１５上
に遮蔽膜７０１６、例えば光を遮光する金属、光を反射する金属等を用いる。本実施の形
態では、第２の電極７０１５としてＩＴＯ膜を用い、遮蔽膜７０１６としてＴｉ膜を用い
る。
第１の電極７０１３及び第２の電極７０１５で、発光層を含むＥＬ層７０１４を挟んでい
る領域が発光素子７０１２に相当する。図２４（Ａ）に示した素子構造の場合、発光素子
７０１２から発せられる光は、矢印で示すように第１の電極７０１３側に射出する。
なお、図２４（Ａ）において、発光素子７０１２から発せられる光は、カラーフィルタ層
７０３３を通過し、絶縁層７０３２、ゲート絶縁層７０３０、及び基板７０１０を通過し
て射出させる。
カラーフィルタ層７０３３はインクジェット法などの液滴吐出法や、印刷法、フォトリソ
グラフィ技術を用いたエッチング方法などでそれぞれ形成する。
また、カラーフィルタ層７０３３はオーバーコート層７０３４で覆われ、さらに保護絶縁
層７０３５によって覆う。なお、図２４（Ａ）ではオーバーコート層７０３４は薄い膜厚
で図示したが、オーバーコート層７０３４は、アクリル樹脂などの樹脂材料を用い、カラ
ーフィルタ層７０３３に起因する凹凸を平坦化する機能を有している。
また、保護絶縁層７０３５及び絶縁層７０３２に形成され、且つ、ソース電極またはドレ
イン電極に達するコンタクトホールは、隔壁７０１９と重なる位置に配置する。
次に、両面射出構造の発光素子について、図２４（Ｂ）を用いて説明する。
図２４（Ｂ）では、駆動用ＴＦＴ７０２１のソース電極またはドレイン電極と電気的に接
続された可視光に対する透光性を有する導電膜７０２７上に、発光素子７０２２の第１の
電極７０２３が形成されており、第１の電極７０２３上にＥＬ層７０２４、第２の電極７
０２５が順に積層されている。
可視光に対する透光性を有する導電膜７０２７としては、酸化タングステンを含むインジ
ウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウ
ム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛
酸化物、酸化ケイ素を添加したインジウム錫酸化物などの可視光に対する透光性を有する
導電性導電膜を用いることができる。
また、第１の電極７０２３は様々な材料を用いることができる。例えば、第１の電極７０
２３を陰極として用いる場合、仕事関数が小さい材料、具体的には、例えば、ＬｉやＣｓ
等のアルカリ金属、及びＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、及びこれらを含む合金
（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属等が好ましい。金属膜
を第１の電極７０２３に用いる場合、その膜厚は光を透過する程度（好ましくは、５ｎｍ
〜３０ｎｍ程度）とする。例えば、第１の電極７０２３を陰極に用いる場合、２０ｎｍの
膜厚を有するアルミニウム膜を適用できる。
なお、可視光に対する透光性を有する導電膜と透光性を有する金属膜を積層成膜した後、
選択的にエッチングして可視光に対する透光性を有する導電膜７０２７と第１の電極７０
２３を形成してもよく、この場合、同じマスクを用いてエッチングすることができ、好ま
しい。
また、第１の電極７０２３の周縁部は、隔壁７０２９で覆う。隔壁７０２９は、ポリイミ
ド、アクリル樹脂、ポリアミド、エポキシ樹脂等の有機樹脂膜、無機絶縁膜または有機ポ
リシロキサンを用いて形成する。隔壁７０２９は、特に感光性の樹脂材料を用い、電極７
０２３上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面
となるように形成することが好ましい。隔壁７０２９として感光性の樹脂材料を用いる場
合、レジストマスクを形成する工程を省略することができる。
また、第１の電極７０２３及び隔壁７０２９上に形成するＥＬ層７０２４は、発光層を含
めば良く、単数の層で構成されていても、複数の層が積層されるように構成されていても
どちらでも良い。ＥＬ層７０２４を複数の層で構成し、第１の電極７０２３を陰極として
用いる場合は、電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積
層する。なおこれらの層を全て設ける必要はない。
また、上記積層順に限定されず、第１の電極７０２３を陽極として用いる場合は、陽極上
にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層してもよい
。ただし、消費電力を比較する場合、第１の電極７０２３を陰極として用い、陰極上に電
子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層するほうが駆動
回路部の電圧上昇を抑制でき、消費電力が少ないため好ましい。
また、ＥＬ層７０２４上に形成する第２の電極７０２５としては、様々な材料を用いるこ
とができる。例えば、第２の電極７０２５を陽極として用いる場合、仕事関数が大きい材
料、例えば、ＩＴＯ、ＩＺＯ、ＺｎＯなどの透明導電性材料を好ましく用いることができ
る。本実施の形態では、第２の電極７０２５を陽極として用い、酸化珪素を含むＩＴＯ膜
を形成する。
第１の電極７０２３及び第２の電極７０２５で、発光層を含むＥＬ層７０２４を挟んでい
る領域が発光素子７０２２に相当する。図２４（Ｂ）に示した素子構造の場合、発光素子
７０２２から発せられる光は、矢印で示すように第２の電極７０２５側と第１の電極７０
２３側の両方に射出する。
なお、図２４（Ｂ）において、発光素子７０２２から第１の電極７０２３側に発せられる
一方の光は、カラーフィルタ層７０４３を通過し、絶縁層７０４２、ゲート絶縁層７０４
０、及び基板７０２０を通過して射出させる。
カラーフィルタ層７０４３はインクジェット法などの液滴吐出法や、印刷法、フォトリソ
グラフィ技術を用いたエッチング方法などでそれぞれ形成する。
また、カラーフィルタ層７０４３はオーバーコート層７０４４で覆われ、さらに保護絶縁
層７０４５によって覆う。
また、保護絶縁層７０４５及び絶縁層７０４２に形成され、且つ、ドレイン電極層に達す
るコンタクトホールは、隔壁７０２９と重なる位置に配置する。
ただし、両面射出構造の発光素子を用い、どちらの表示面もフルカラー表示とする場合、
第２の電極７０２５側からの光はカラーフィルタ層７０４３を通過しないため、別途カラ
ーフィルタ層を備えた封止基板を第２の電極７０２５上方に設けることが好ましい。
次に、上面射出構造の発光素子について、図２４（Ｃ）を用いて説明する。
図２４（Ｃ）に、駆動用ＴＦＴ７００１がｎ型で、発光素子７００２から発せられる光が
第２の電極７００５側に抜ける場合の、画素の断面図を示す。図２４（Ｃ）では、駆動用
ＴＦＴ７００１のソース電極またはドレイン電極と電気的に接続された発光素子７００２
の第１の電極７００３が形成されており、第１の電極７００３上にＥＬ層７００４、第２
の電極７００５が順に積層されている。
また、第１の電極７００３は様々な材料を用いることができる。例えば、第１の電極７０
０３を陰極として用いる場合、仕事関数が小さい材料、具体的には、例えば、ＬｉやＣｓ
等のアルカリ金属、及びＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、及びこれらを含む合金
（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属等が好ましい。
また、第１の電極７００３の周縁部は、隔壁７００９で覆う。隔壁７００９は、ポリイミ
ド、アクリル樹脂、ポリアミド、エポキシ樹脂等の有機樹脂膜、無機絶縁膜または有機ポ
リシロキサンを用いて形成する。隔壁７００９は、特に感光性の樹脂材料を用い、第１の
電極７００３上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される
傾斜面となるように形成することが好ましい。隔壁７００９として感光性の樹脂材料を用
いる場合、レジストマスクを形成する工程を省略することができる。
また、第１の電極７００３及び隔壁７００９上に形成するＥＬ層７００４は、少なくとも
発光層を含めば良く、単数の層で構成されていても、複数の層が積層されるように構成さ
れていてもどちらでも良い。ＥＬ層７００４を複数の層で構成し、第１の電極７００３を
陰極として用いる場合は、電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入
層の順に積層する。なお、これらの層を全て設ける必要はない。
また、上記積層順に限定されず、第１の電極７００３を陽極として用いる場合は、陽極上
にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層してもよい
。
例えば、Ｔｉ膜、アルミニウム膜、Ｔｉ膜を積層した第１の電極７００３を陽極とし、陽
極上に、ホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層し、
その上にＭｇ：Ａｇ合金薄膜とＩＴＯとの積層を形成する。
なお、駆動用ＴＦＴ７００１がｎ型の場合、第１の電極７００３上に電子注入層、電子輸
送層、発光層、ホール輸送層、ホール注入層の順に積層するほうが、駆動回路における電
圧上昇を抑制することができ、消費電力を少なくできるため好ましい。
第２の電極７００５は可視光に対する透光性を有する導電性材料を用いて形成し、例えば
酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化
物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジ
ウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの
可視光に対する透光性を有する導電性導電膜を用いても良い。
第１の電極７００３及び第２の電極７００５で発光層を含むＥＬ層７００４を挟んでいる
領域が発光素子７００２に相当する。図２４（Ｃ）に示した画素の場合、発光素子７００
２から発せられる光は、矢印で示すように第２の電極７００５側に射出する。
また、図２４（Ｃ）において、駆動用ＴＦＴ７００１のドレイン電極層は、保護絶縁層７
０５２及び絶縁層７０５５に設けられたコンタクトホールを介して第１の電極７００３と
電気的に接続する。平坦化絶縁層７０５３は、ポリイミド、アクリル樹脂、ベンゾシクロ
ブテン系樹脂、ポリアミド、エポキシ樹脂等の樹脂材料を用いることができる。また上記
樹脂材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガ
ラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で
形成される絶縁膜を複数積層させることで、平坦化絶縁層７０５３を形成してもよい。平
坦化絶縁層７０５３の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯ
Ｇ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリ
ーン印刷、オフセット印刷等）等を用いることができる。
また、第１の電極７００３と、隣り合う画素の第１の電極７００８（図示せず）とを絶縁
するために隔壁７００９を設ける。隔壁７００９は、ポリイミド、アクリル樹脂、ポリア
ミド、エポキシ樹脂等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成
する。隔壁７００９は、特に感光性の樹脂材料を用い、第１の電極７００３上に開口部を
形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成す
ることが好ましい。隔壁７００９として感光性の樹脂材料を用いる場合、レジストマスク
を形成する工程を省略することができる。
また、図２４（Ｃ）の構造においては、フルカラー表示を行う場合、例えば発光素子７０
０２として緑色発光素子とし、隣り合う一方の発光素子を赤色発光素子とし、もう一方の
発光素子を青色発光素子とする。また、３種類の発光素子だけでなく白色素子を加えた４
種類の発光素子でフルカラー表示ができる発光表示装置を作製してもよい。
また、図２４（Ｃ）の構造においては、配置する複数の発光素子を全て白色発光素子とし
て、発光素子７００２上方にカラーフィルタなどを有する封止基板を配置する構成とし、
フルカラー表示ができる発光表示装置を作製してもよい。青色、あるいは白色などの単色
の発光を示す材料を形成し、カラーフィルタや色変換層を組み合わせることによりフルカ
ラー表示を行うことができる。
もちろん単色発光の表示を行ってもよい。例えば、白色発光を用いて照明装置を形成して
もよいし、単色発光を用いてエリアカラータイプの発光装置を形成してもよい。
また、必要があれば、円偏光板などの偏光フィルムなどの光学フィルムを設けてもよい。
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機Ｅ
Ｌ素子を設けることも可能である。
なお、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と発光素子が電気的
に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流制御用ＴＦＴが接
続されている構成であってもよい。
なお本実施の形態で示す半導体装置は、図２４に示した構成に限定されるものではなく、
本発明の技術的思想に基づく各種の変形が可能である。
次に、実施の形態１または実施の形態３に示すトランジスタを適用した半導体装置の一形
態に相当する発光表示パネル（発光パネルともいう）の外観及び断面について、図２５を
用いて説明する。図２５は、第１の基板上に形成されたトランジスタ及び発光素子を、第
２の基板との間にシール材によって封止した、パネルの上面図であり、図２５（Ｂ）は、
図２５（Ａ）のＨ−Ｉにおける断面図に相当する。
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０
３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５
が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び
走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よ
って画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５
０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６と
によって、充填材４５０７と共に密封されている。外気に曝されないように気密性が高く
、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカ
バー材でパッケージング（封入）することが好ましい。
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４
５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、トランジスタを複数有してお
り、図２５（Ｂ）では、画素部４５０２に含まれるトランジスタ４５１０と、信号線駆動
回路４５０３ａに含まれるトランジスタ４５０９とを例示している。
トランジスタ４５０９、４５１０は、酸化物半導体層（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系半導体層
）を含む信頼性の高い実施の形態１または実施の形態３に示すトランジスタを適用するこ
とができる。本実施の形態において、トランジスタ４５０９、４５１０はｎチャネル型ト
ランジスタである。
絶縁層４５４４上において駆動回路用のトランジスタ４５０９の酸化物半導体層のチャネ
ル形成領域と重なる位置に導電層４５４０が設けられている。導電層４５４０を酸化物半
導体層のチャネル形成領域と重なる位置に設けることによって、トランジスタ４５０９の
しきい値電圧の変化を抑制することができる。また、導電層４５４０は、電位がトランジ
スタ４５０９のゲート電極層と同じでもよいし、異なっていても良く、第２のゲート電極
層として機能させることもできる。また、導電層４０４０の電位がＧＮＤ、０Ｖ、或いは
フローティング状態であってもよい。
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極
層４５１７は、トランジスタ４５１０のソース電極層またはドレイン電極層と電気的に接
続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、電界発光層４５
１２、第２の電極層４５１３の積層構造であるが、本実施の形態に示した構成に限定され
ない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成
は適宜変えることができる。
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。
特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁
が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層
４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化シリコン
膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ
、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８
ｂから供給されている。
本実施の形態では、接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４
５１７と同じ導電膜から形成され、端子電極４５１６は、トランジスタ４５０９、４５１
０が有するソース電極層及びドレイン電極層と同じ導電膜から形成されている。
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介
して電気的に接続されている。
発光素子４５１１からの光の取り出し方向に位置する第２の基板は可視光に対し透光性を
有していなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフ
ィルムまたはアクリルフィルムのような可視光に対する透光性を有する材料を用いる。
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル樹
脂、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）または
ＥＶＡ（エチレンビニルアセテート共重合体）を用いることができる。本実施の形態は充
填材として窒素を用いる。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは
、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回
路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回
路のみ、或いは一部のみを別途形成して実装しても良く、本実施の形態は図２５の構成に
限定されない。
本実施の形態の発光表示装置は動作の安定性に優れたトランジスタを搭載しているため信
頼性が高い。
本実施の形態では、銅を主成分として含む導電層を用いことにより、配線抵抗が低減され
た表示装置を提供できる。本実施の形態を適用した大画面の表示装置、高精細な表示装置
は、信号線の終端への信号伝達の遅れや、電源線の電圧降下などが起こりにくくなり、表
示ムラや階調不良などの表示品質が向上する。
また、キャリア濃度が１×１０１２ｃｍ−３未満に高純度化された酸化物半導体層を用い
ることにより、１×１０−１３Ａ以下の極めて小さいオフ電流を実現できる。その結果、
漏れ電流が抑制され省電力化された表示装置を提供できる。また、オン電流とオフ電流の
比が大きい表示装置を提供できる。また、コントラストが優れ、表示品位が高い表示装置
を提供できる。
また、本実施の形態の表示装置は、高純度化された酸化物半導体層を用いた電界効果移動
度が高いトランジスタを搭載しているため、高速に動作し、動画の表示特性や、高精細な
表示が可能である。
また、銅を主成分として含む配線を窒化膜で封止する構成を有するため、銅の拡散が抑制
され、信頼性に優れた半導体装置を提供できる。
なお、本実施の形態に示す構成は、他の実施の形態に示した構成を適宜組み合わせて用い
ることができることとする。
（実施の形態８）
本実施の形態では、本発明の半導体装置の一例である表示装置として電子ペーパーの例を
示す。
図２６は、本発明の一態様を適用した表示装置の例としてアクティブマトリクス型の電子
ペーパーを示す。表示装置に用いられるトランジスタ５８１としては、実施の形態１また
は実施の形態３と同様に作製できる。
図２６の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイス
トボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層であ
る第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差
を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
トランジスタ５８１のソース電極層又はドレイン電極層は、第１の電極層５８７と絶縁層
５８５に形成された開口を介して接しており電気的に接続している。第１の電極層５８７
と第２の電極層５８８との間には、黒色領域５９０ａと白色領域５９０ｂと、黒色領域５
９０ａと白色領域５９０ｂの周りに設けられ液体で満たされているキャビティ５９４とを
有する球形粒子５８９が設けられており、球形粒子５８９の周囲は樹脂等の充填材５９５
で充填されている（図２６参照。）。なお、図２６において５８０は基板、５８３は層間
絶縁膜、５９６は基板である。
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体
と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２０
０μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられ
るマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白
い微粒子と、黒い微粒子が互いに逆の方向に移動し、白または黒を表示することができる
。この原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよば
れている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは
不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である
。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが
可能である。従って、例えば電源供給源となる電波発信源から表示機能付き半導体装置（
単に表示装置、又は表示装置を具備する半導体装置ともいう）を遠ざけた場合であっても
、表示された像を保存しておくことが可能となる。
以上の工程により、動作の安定性に優れたトランジスタを搭載した電子ペーパーを作製で
きる。本実施例の電子ペーパーは動作の安定性に優れたトランジスタを搭載しているため
信頼性が高い。
本実施の形態では、銅を主成分として含む導電層を用いことにより、配線抵抗が低減され
た表示装置を提供できる。本実施の形態を適用した大画面の表示装置は、信号線の終端へ
の信号伝達の遅れや、電源線の電圧降下などが起こりにくくなり、表示ムラや階調不良な
どの表示品質が向上する。
また、キャリア濃度が１×１０１２ｃｍ−３未満に高純度化された酸化物半導体層を用い
ることにより、１×１０−１３Ａ以下の極めて小さいオフ電流を実現できる。その結果、
漏れ電流が抑制され省電力化された表示装置を提供できる。また、オン電流とオフ電流の
比が大きい表示装置を提供できる。また、コントラストが優れ、表示品位が高い表示装置
を提供できる。
また、銅を主成分として含む配線を窒化膜で封止する構成を有するため、銅の拡散が抑制
され、信頼性に優れた半導体装置を提供できる。
本実施の形態は、実施の形態１または実施の形態３に記載した構成と適宜組み合わせて実
施することが可能である。
（実施の形態９）
本発明の一態様の表示装置は、電子ペーパーとして適用することができる。電子ペーパー
は、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例
えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り物の
車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電
子機器の一例を図２７、図２８に示す。
図２７（Ａ）は、電子ペーパーで作られたポスター２６３１を示している。広告媒体が紙
の印刷物である場合には、広告の交換は人手によって行われるが、本発明の一態様を適用
した電子ペーパーを用いれば短時間で広告の表示を変えることができる。また、表示も崩
れることなく安定した画像が得られる。なお、ポスターは無線で情報を送受信できる構成
としてもよい。
また、図２７（Ｂ）は、電車などの乗り物の車内広告２６３２を示している。広告媒体が
紙の印刷物である場合には、広告の交換は人手によって行われるが、本発明の一態様を適
用した電子ペーパーを用いれば人手を多くかけることなく短時間で広告の表示を変えるこ
とができる。また表示も崩れることなく安定した画像が得られる。なお、車内広告は無線
で情報を送受信できる構成としてもよい。
また、図２８は、電子書籍の一例を示している。例えば、電子書籍２７００は、筐体２７
０１及び筐体２７０３の２つの筐体で構成されている。筐体２７０１及び筐体２７０３は
、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うこと
ができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５及び表示部２７０７は、続き画面を表示する構成としても
よいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすること
で、例えば右側の表示部（図２８では表示部２７０５）に文章を表示し、左側の表示部（
図２８では表示部２７０７）に画像を表示することができる。
また、図２８では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２
７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている
。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキー
ボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や
側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢ
ケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成
としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成とし
てもよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
以上の工程により、動作の安定性に優れたトランジスタを搭載した表示装置を作製できる
。動作の安定性に優れたトランジスタを搭載した表示装置は信頼性が高い。
（実施の形態１０）
本発明の一態様に係る半導体装置は、さまざまな電子機器（遊技機も含む）に適用するこ
とができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョ
ン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカ
メラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯
型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げら
れる。
図２９（Ａ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は、
筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示
することが可能である。また、本実施の形態では、スタンド９６０５により筐体９６０１
を支持した構成を示している。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー
９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示され
る映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機
９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図２９（Ｂ）は、デジタルフォトフレームの一例を示している。例えば、デジタルフォト
フレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示部９７０
３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像
データを表示させることで、通常の写真立てと同様に機能させることができる。
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳ
Ｂケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒
体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像デー
タを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
また、デジタルフォトフレーム９７００は、無線で情報を送受信出来る構成としてもよい
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図３０（Ａ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成さ
れており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部
９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図
３０（Ａ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８
６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９
８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、
化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振
動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備え
ている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本発明の
一態様に係る半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構
成とすることができる。図３０（Ａ）に示す携帯型遊技機は、記録媒体に記録されている
プログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通
信を行って情報を共有する機能を有する。なお、図３０（Ａ）に示す携帯型遊技機が有す
る機能はこれに限定されず、様々な機能を有することができる。
図３０（Ｂ）は大型遊技機であるスロットマシンの一例を示している。スロットマシン９
９００は、筐体９９０１に表示部９９０３が組み込まれている。また、スロットマシン９
９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイン投入口、
スピーカなどを備えている。もちろん、スロットマシン９９００の構成は上述のものに限
定されず、少なくとも本発明の一態様に係る半導体装置を備えた構成であればよく、その
他付属設備が適宜設けられた構成とすることができる。
図３１は、携帯電話機の一例を示している。携帯電話機１０００は、筐体１００１に組み
込まれた表示部１００２の他、操作ボタン１００３、外部接続ポート１００４、スピーカ
１００５、マイク１００６などを備えている。
図３１に示す携帯電話機１０００は、表示部１００２を指などで触れることで、情報を入
力することができる。また、電話を掛ける、或いはメールを作成するなどの操作は、表示
部１００２を指などで触れることにより行うことができる。
表示部１００２の画面は主として３つのモードがある。第１は、画像の表示を主とする表
示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示
モードと入力モードの２つのモードが混合した表示＋入力モードである。
例えば、電話を掛ける、或いはメールを作製する場合は、表示部１００２を文字の入力を
主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合
、表示部１００２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好
ましい。
また、携帯電話機１０００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを
有する検出装置を設けることで、携帯電話機１０００の向き（縦か横か）を判断して、表
示部１００２の画面表示を自動的に切り替えるようにすることができる。
また、画面モードの切り替えは、表示部１００２を触れること、又は筐体１００１の操作
ボタン１００３の操作により行われる。また、表示部１００２に表示される画像の種類に
よって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画の
データであれば表示モード、テキストデータであれば入力モードに切り替える。
また、入力モードにおいて、表示部１００２の光センサで検出される信号を検知し、表示
部１００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モード
から表示モードに切り替えるように制御してもよい。
表示部１００２は、イメージセンサとして機能させることもできる。例えば、表示部１０
０２に掌や指で触れ、掌紋、指紋等を撮像することで、本人認証を行うことができる。ま
た、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光
源を用いれば、指静脈、掌静脈などを撮像することもできる。
以上の工程により、動作の安定性に優れたトランジスタを搭載した表示装置を作製できる
。以上の電子機器は動作の安定性に優れたトランジスタを搭載しているため、信頼性が高
い。
（実施の形態１１）
本実施の形態では、半導体装置の一形態として、実施の形態１または実施の形態３で示す
トランジスタを有する液晶素子を用いた液晶表示装置の例を図３２乃至図３５を用いて説
明する。図３２乃至図３５の液晶表示装置に用いられるＴＦＴ６２８、ＴＦＴ６２９は、
実施の形態１で示すトランジスタを適用することができ、実施の形態２で示す工程と同様
の方法で作製できる電気特性及び信頼性の高いトランジスタである。ＴＦＴ６２８及びＴ
ＦＴ６２９は、酸化物半導体層をチャネル形成領域とするトランジスタである。図３２乃
至図３５では、トランジスタの一例として図１（Ｂ）に示すトランジスタと同様の方法で
作製できるトランジスタを用いる場合について説明するが、これに限定されるものではな
い。
以下、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）型の液晶表示装置について示す。
ＶＡ型とは、液晶表示パネルの液晶分子の配列を制御する方式の一種である。ＶＡ型の液
晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向
く方式である。本実施の形態では、特に画素（ピクセル）をいくつかの領域（サブピクセ
ル）に分け、それぞれ別の方向に分子を倒すよう工夫されている。これをマルチドメイン
化あるいはマルチドメイン設計という。以下の説明では、マルチドメイン設計が考慮され
た液晶表示装置について説明する。
図３３及び図３４は、それぞれ画素電極及び対向電極を示している。なお、図３３は画素
電極が形成される基板側の上面図であり、図中に示す切断線Ｅ−Ｆに対応する断面構造を
図３２に表している。また、図３４は対向電極が形成される基板側の上面図である。以下
の説明ではこれらの図を参照して説明する。
図３２は、ＴＦＴ６２８とそれに接続する画素電極６２４、及び保持容量部６３０が形成
された基板６００と、対向電極６４０等が形成される対向基板６０１とが重ね合わせられ
、液晶が注入された状態を示している。
対向基板６０１には、着色層６３６、対向電極６４０が形成され、対向電極６４０上に突
起６４４が形成されている。画素電極６２４上には配向膜６４８が形成され、同様に対向
電極６４０及び突起６４４上にも配向膜６４６が形成されている。基板６００と対向基板
６０１の間に液晶層６５０が形成されている。
基板６００上には、ＴＦＴ６２８とそれに接続する画素電極６２４、及び保持容量部６３
０が形成される。画素電極６２４は、ＴＦＴ６２８、配線６１８、及び保持容量部６３０
を覆う絶縁層６２０、絶縁層６２０を覆う第３絶縁層６２２をそれぞれ貫通するコンタク
トホール６２３で、配線６１８と接続する。ＴＦＴ６２８は実施の形態１または実施の形
態３で示すトランジスタを適宜用いることができる。また、保持容量部６３０は、ＴＦＴ
６２８のゲート配線６０２と同時に形成した第１の容量配線である容量配線６０４と、ゲ
ート絶縁層６０６と、配線６１６、６１８と同時に形成した第２の容量配線である容量配
線６１７で構成される。
画素電極６２４と液晶層６５０と対向電極６４０が重なり合うことで、液晶素子が形成さ
れている。
図３３に基板６００上の構造を示す。画素電極６２４は、酸化タングステンを含むインジ
ウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウ
ム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと
示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光
性の導電性材料を用いることができる。
また、画素電極６２４として、導電性高分子（導電性ポリマーともいう）を含む導電性組
成物を用いて形成することができる。導電性組成物を用いて形成した画素電極は、シート
抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であることが
好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下で
あることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例え
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
画素電極６２４にはスリット６２５を設ける。スリット６２５は液晶の配向を制御するた
めのものである。
図３３に示すＴＦＴ６２９とそれに接続する画素電極６２６及び保持容量部６３１は、そ
れぞれＴＦＴ６２８、画素電極６２４及び保持容量部６３０と同様に形成することができ
る。ＴＦＴ６２８とＴＦＴ６２９は共に配線６１６と接続している。この液晶表示パネル
の画素（ピクセル）は、画素電極６２４と画素電極６２６により構成されている。画素電
極６２４と画素電極６２６はサブピクセルである。
図３４に対向基板側の構造を示す。対向電極６４０は、画素電極６２４と同様の材料を用
いて形成することが好ましい。対向電極６４０上には液晶の配向を制御する突起６４４が
形成されている。
この画素構造の等価回路を図３５に示す。ＴＦＴ６２８とＴＦＴ６２９は、共にゲート配
線６０２、配線６１６と接続している。この場合、容量配線６０４と容量配線６０５の電
位を異ならせることで、液晶素子６５１と液晶素子６５２の動作を異ならせることができ
る。すなわち、容量配線６０４と容量配線６０５の電位を個別に制御することにより液晶
の配向を精密に制御して視野角を広げている。
スリット６２５を設けた画素電極６２４に電圧を印加すると、スリット６２５の近傍には
電界の歪み（斜め電界）が発生する。このスリット６２５と、対向基板６０１側の突起６
４４とを交互に咬み合うように配置することで、斜め電界が効果的に発生させて液晶の配
向を制御することで、液晶が配向する方向を場所によって異ならせている。すなわち、マ
ルチドメイン化して液晶表示パネルの視野角を広げている。
次に、上記とは異なるＶＡ型の液晶表示装置について、図３６乃至図３９を用いて説明す
る。
図３６と図３７は、ＶＡ型液晶表示パネルの画素構造を示している。図３７は基板６００
の上面図であり、図中に示す切断線Ｙ−Ｚに対応する断面構造を図３６に表している。以
下の説明ではこの両図を参照して説明する。
この画素構造は、一つの画素に複数の画素電極が有り、それぞれの画素電極にＴＦＴが接
続されている。各ＴＦＴは、異なるゲート信号で駆動されるように構成されている。すな
わち、マルチドメイン設計された画素において、個々の画素電極に印加する信号を、独立
して制御する構成を有している。
画素電極６２４はコンタクトホール６２３において、配線６１８でＴＦＴ６２８と接続し
ている。また、画素電極６２６はコンタクトホール６２７において、配線６１９でＴＦＴ
６２９と接続している。ＴＦＴ６２８のゲート配線６０２と、ＴＦＴ６２９のゲート配線
６０３には、異なるゲート信号を与えることができるように分離されている。一方、デー
タ線として機能する配線６１６は、ＴＦＴ６２８とＴＦＴ６２９で共通に用いられている
。ＴＦＴ６２８とＴＦＴ６２９は実施の形態１または実施の形態３で示すトランジスタを
適宜用いることができる。また、容量配線６９０が設けられている。
画素電極６２４と画素電極６２６の形状は異なっており、スリットによって分離されてい
る。Ｖ字型に広がる画素電極６２４の外側を囲むように画素電極６２６が形成されている
。画素電極６２４と画素電極６２６に印加する電圧のタイミングを、ＴＦＴ６２８及びＴ
ＦＴ６２９により異ならせることで、液晶の配向を制御している。この画素構造の等価回
路を図３９に示す。ＴＦＴ６２８はゲート配線６０２と接続し、ＴＦＴ６２９はゲート配
線６０３と接続している。ゲート配線６０２とゲート配線６０３は異なるゲート信号を与
えることで、ＴＦＴ６２８とＴＦＴ６２９の動作タイミングを異ならせることができる。
対向基板６０１には、着色層６３６、対向電極６４０が形成されている。また、着色層６
３６と対向電極６４０の間には平坦化層６３７が形成され、液晶の配向乱れを防いでいる
。図３８に対向基板側の構造を示す。対向電極６４０は異なる画素間で共通化されている
電極であるが、スリット６４１が形成されている。このスリット６４１と、画素電極６２
４及び画素電極６２６側のスリット６２５とを交互に咬み合うように配置することで、斜
め電界が効果的に発生させて液晶の配向を制御することができる。これにより、液晶が配
向する方向を場所によって異ならせることができ、視野角を広げている。
画素電極６２４と液晶層６５０と対向電極６４０が重なり合うことで、第１の液晶素子が
形成されている。また、画素電極６２６と液晶層６５０と対向電極６４０が重なり合うこ
とで、第２の液晶素子が形成されている。また、一画素に第１の液晶素子と第２の液晶素
子が設けられたマルチドメイン構造である。
本実施の形態では、実施の形態１または実施の形態３で示すトランジスタを有する液晶表
示装置としてＶＡ型の液晶表示装置について説明したが、ＩＰＳ型の液晶表示装置や、Ｔ
Ｎ型の液晶表示装置などについても適用可能である。
実施の形態２に示すトランジスタの作製方法を用いて上記液晶表示装置の画素部のトラン
ジスタを作製することにより、各画素のトランジスタのしきい値電圧のバラツキに起因す
る表示ムラを抑制することができる。
（実施の形態１２）
本実施の形態では、実施の形態１または実施の形態３とは異なる構成の表示装置の回路付
き基板の一形態を、図４０を用いて説明する。
表示装置に設ける画素の構成を図４０に示す。図４０は画素の積層構成を示す断面図であ
る。
断面Ａ１−Ａ２は、画素部で用いられるトランジスタ１５３の積層構造を示している。ト
ランジスタ１５３はボトムゲート構造の一態様である。
また、断面Ｂ１−Ｂ２は画素部に形成される容量部の積層構造を示している。
また、断面Ｃ１−Ｃ２はゲート配線とソース配線の交差部の積層構造を示している。
本実施の形態で例示する表示装置の回路付き基板のトランジスタは、チャネル保護層を有
している点が実施の形態１で例示する表示装置の回路付き基板となる。また、ゲート配線
とソース配線の交差部の構成が異なる。
具体的には、トランジスタ１５３の酸化物半導体層１１３ａのチャネル形成領域上にチャ
ネル保護層として機能する第４の絶縁層１１４ａが設けられている。また、ゲート配線と
ソース配線の交差部において、第１の導電層で形成されるゲート配線１１１ｃと第２の導
電層で形成されるソース配線１１５ｃの間に第４の絶縁層１１４ｂが挟まれている。
本実施の形態で例示する表示装置の回路付き基板は、実施の形態１で例示する表示装置の
回路付き基板と、第４の絶縁層１１４ａ、及び第４の絶縁層１１４ｂを設けた構成以外は
同じであるため、ここでは詳細な説明を省略する。
本実施の形態において、第４の絶縁層は酸化珪素（ＳｉＯｘ（ｘ＞０））層を用い、膜厚
は３００ｎｍとする。また、第４の絶縁層は酸化珪素の他、アルミニウム、タンタル、イ
ットリウム、またはハフニウムの酸化物、窒化物、酸化窒化物、又は窒化酸化物の一種又
はそれらの化合物を積層して用いることができる。
本実施の形態では、酸化物半導体層を高純度化した後に第４の絶縁層を形成する。第４の
絶縁層は、高純度化された酸化物半導体層を汚染しないように、水、水素等の不純物が混
入しない方法（例えばスパッタリング法など）を選択して用いる。
酸化物半導体層に接する第４の絶縁層に例えば１ｎｍ以上の膜厚の酸化珪素（ＳｉＯｘ（
ｘ＞０））層を形成する場合、珪素ターゲットが好ましい。珪素ターゲットを用いて、酸
素、及び希ガス雰囲気下でスパッタリング法により成膜した酸化珪素膜は、珪素原子また
は酸素原子の未結合手（ダングリングボンド）を多く含んでいる。
酸化物半導体層に残存する不純物は、珪素原子または酸素原子の未結合手（ダングリング
ボンド）を多く含む第４の絶縁層に拡散し、固定化される。具体的には、酸化物半導体層
に含まれる水素原子や、Ｈ２Ｏなど水素原子を含む化合物等が第４の絶縁層に拡散移動し
易くなり、第４の絶縁層に固定化される。
第４の絶縁層は、純度が６Ｎであり、柱状多結晶Ｂドープの珪素ターゲット（抵抗値０．
０１Ωｃｍ）を用い、基板とターゲットの間との距離（Ｔ−Ｓ間距離）を８９ｍｍ、圧力
０．４Ｐａ、直流（ＤＣ）電源６ｋＷ、酸素（酸素流量比率１００％）雰囲気下でパルス
ＤＣスパッタ法により成膜する。
成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃と
する。
酸化珪素膜のスパッタリング法による成膜は高純度のガスと、クライオポンプを搭載した
スパッタリング装置を用いて行う。また、希ガス（代表的にはアルゴン）雰囲気下、酸素
雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下において行うことがで
きる。なお、スパッタ法で形成した酸化物絶縁膜は特に緻密であり、接する層へ不純物が
拡散する現象を抑制する保護膜として単層であっても利用することができる。
また、ターゲットとして酸化珪素ターゲットまたは珪素ターゲットを用いることができる
。また、リン（Ｐ）や硼素（Ｂ）をドープしたターゲットを用い、酸化物絶縁膜にリン（
Ｐ）や硼素（Ｂ）を添加することもできる。
次いで、第４の絶縁層上にフォトリソグラフィ法またはインクジェット法等によりマスク
を形成し、該マスクを用いてエッチングして、第４の絶縁層１１４ａ、及び第４の絶縁層
１１４ｂを形成する。
本実施の形態では、高純度化された酸化物半導体層に酸化物絶縁層からなる第４の絶縁層
が接して形成される。酸化物半導体層に残存する不純物は、第４の絶縁層に拡散し固定化
される。また、第４の絶縁層が含む酸化物絶縁層から酸化物半導体層に酸素が供給され、
酸化物半導体層における酸素の欠損を低減できる。
また、ゲート配線とソース配線の交差部に、酸化物半導体層と酸化物絶縁膜を挟むことに
より、配線間の距離を広げ、交差部に生じる容量を低減できる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
１０ パルス出力回路
１１ 配線
１２ 配線
１３ 配線
１４ 配線
１５ 配線
１６ 配線
１７ 配線
２１ 入力端子
２２ 入力端子
２３ 入力端子
２４ 入力端子
２５ 入力端子
２６ 出力端子
２７ 出力端子
３１ トランジスタ
３２ トランジスタ
３３ トランジスタ
３４ トランジスタ
３５ トランジスタ
３６ トランジスタ
３７ トランジスタ
３８ トランジスタ
３９ トランジスタ
４０ トランジスタ
４１ トランジスタ
５１ 電源線
５２ 電源線
５３ 電源線
６１ 期間
６２ 期間
１００ 基板
１０１ 下地膜
１０２ 絶縁層
１０２ａ 絶縁層
１０２ｂ 絶縁層
１０３ 酸化物半導体膜
１０７ 絶縁層
１０７ａ 絶縁層
１０７ｂ 絶縁層
１０８ 絶縁層
１０９ 画素電極
１１１ａ ゲート電極
１１１ｂ 容量配線
１１１ｃ ゲート配線
１１３ａ 酸化物半導体層
１１３ｂ 酸化物半導体層
１１４ａ 絶縁層
１１４ｂ 絶縁層
１１５ａ 電極
１１５ｂ 電極
１１５ｃ ソース配線
１２８ コンタクトホール
１５１ トランジスタ
１５２ トランジスタ
１５３ トランジスタ
４００ 基板
４０２ 絶縁層
４０４ａ 酸化物半導体層
４０４ｂ 酸化物半導体層
４０８ コンタクトホール
４１０ａ 配線
４１０ｂ 配線
４１０ｃ 配線
４２１ａ ゲート電極
４２１ｂ ゲート電極
４２２ａ 電極
４２２ｂ 電極
４２８ 絶縁層
４４０Ａ トランジスタ
４４０Ｂ トランジスタ
４５５ａ 電極
４５５ｂ 電極
４５５ｃ 電極
４５５ｄ 電極
５８１ トランジスタ
５８５ 絶縁層
５８７ 電極層
５８８ 電極層
５８９ 球形粒子
５９０ａ 黒色領域
５９０ｂ 白色領域
５９４ キャビティ
５９５ 充填材
６００ 基板
６０１ 対向基板
６０２ ゲート配線
６０３ ゲート配線
６０４ 容量配線
６０５ 容量配線
６０６ ゲート絶縁層
６１６ 配線
６１７ 容量配線
６１８ 配線
６１９ 配線
６２０ 絶縁層
６２２ 絶縁層
６２３ コンタクトホール
６２４ 画素電極
６２５ スリット
６２６ 画素電極
６２７ コンタクトホール
６２８ ＴＦＴ
６２９ ＴＦＴ
６３０ 保持容量部
６３１ 保持容量部
６３６ 着色層
６３７ 平坦化層
６４０ 対向電極
６４１ スリット
６４４ 突起
６４６ 配向膜
６４８ 配向膜
６５０ 液晶層
６５１ 液晶素子
６５２ 液晶素子
６９０ 容量配線
１０００ 携帯電話機
１００１ 筐体
１００２ 表示部
１００３ 操作ボタン
１００４ 外部接続ポート
１００５ スピーカ
１００６ マイク
２６００ ＴＦＴ基板
２６０１ 対向基板
２６０２ シール材
２６０３ 画素部
２６０４ 表示素子
２６０５ 着色層
２６０６ 偏光板
２６０７ 偏光板
２６０８ 配線回路部
２６０９ フレキシブル配線基板
２６１０ 冷陰極管
２６１１ 反射板
２６１２ 回路基板
２６１３ 拡散板
２６３１ ポスター
２６３２ 車内広告
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカ
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ トランジスタ
４０１１ トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２０ 絶縁層
４０２１ 絶縁層
４０３０ 画素電極層
４０３１ 対向電極層
４０３２ 絶縁層
４０４０ 導電層
４５０１ 基板
４５０２ 画素部
４５０３ａ 信号線駆動回路
４５０４ａ 走査線駆動回路
４５０５ シール材
４５０６ 基板
４５０７ 充填材
４５０９ トランジスタ
４５１０ トランジスタ
４５１１ 発光素子
４５１２ 電界発光層
４５１３ 電極層
４５１５ 接続端子電極
４５１６ 端子電極
４５１７ 電極層
４５１８ａ ＦＰＣ
４５１９ 異方性導電膜
４５２０ 隔壁
４５４０ 導電層
４５４４ 絶縁層
５３００ 基板
５３０１ 画素部
５３０２ 走査線駆動回路
５３０３ 走査線駆動回路
５３０４ 信号線駆動回路
５３０５ タイミング制御回路
５６０１ シフトレジスタ
５６０２ スイッチング回路
５６０３ トランジスタ
５６０４ 配線
５６０５ 配線
６４００ 画素
６４０１ スイッチング用トランジスタ
６４０２ 駆動用トランジスタ
６４０３ 容量素子
６４０４ 発光素子
６４０５ 信号線
６４０６ 走査線
６４０７ 電源線
６４０８ 共通電極
７００１ 駆動用ＴＦＴ
７００２ 発光素子
７００３ 電極
７００４ ＥＬ層
７００５ 電極
７００８ 電極
７００９ 隔壁
７０１０ 基板
７０１１ 駆動用ＴＦＴ
７０１２ 発光素子
７０１３ 電極
７０１４ ＥＬ層
７０１５ 電極
７０１６ 遮蔽膜
７０１７ 導電膜
７０１９ 隔壁
７０２０ 基板
７０２１ 駆動用ＴＦＴ
７０２２ 発光素子
７０２３ 電極
７０２４ ＥＬ層
７０２５ 電極
７０２７ 導電膜
７０２９ 隔壁
７０３０ ゲート絶縁層
７０３２ 絶縁層
７０３３ カラーフィルタ層
７０３４ オーバーコート層
７０３５ 保護絶縁層
７０４０ ゲート絶縁層
７０４２ 絶縁層
７０４３ カラーフィルタ層
７０４４ オーバーコート層
７０４５ 保護絶縁層
７０５２ 保護絶縁層
７０５３ 平坦化絶縁層
７０５５ 絶縁層
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
９６０７ 表示部
９６０９ 操作キー
９６１０ リモコン操作機
９７００ デジタルフォトフレーム
９７０１ 筐体
９７０３ 表示部
９８８１ 筐体
９８８２ 表示部
９８８３ 表示部
９８８４ スピーカ部
９８８５ 操作キー
９８８６ 記録媒体挿入部
９８８７ 接続端子
９８８８ センサ
９８８９ マイクロフォン
９８９０ ＬＥＤランプ
９８９１ 筐体
９８９３ 連結部
９９００ スロットマシン
９９０１ 筐体
９９０３ 表示部

Claims (29)

  1. 半導体層と、
    前記半導体層の上方にあり、前記半導体層と電気的に接続する、第１の電極と、
    前記半導体層の上方にあり、前記半導体層と電気的に接続する、第２の電極と、
    前記第１の電極の上方及び前記第２の電極の上方にあり、窒化珪素を含む第１の絶縁層と、
    前記第１の絶縁層の上方の有機樹脂層と、
    前記有機樹脂層の上方にあり、前記第２の電極と電気的に接続する画素電極と、を有し、
    前記第１の電極と前記第２の電極の各々は、銅を含む導電層を有し、
    前記半導体層は、
    前記第１の電極及び前記第２の電極のいずれとも重ならない第１の領域と、
    前記第１の電極と重なる第２の領域と、
    前記第２の電極と重なる第３の領域と、を有し、
    前記半導体層の第１の領域は、前記半導体層の第２の領域と前記半導体層の第３の領域との間にあり、
    前記第１の絶縁層は、前記半導体層の第１の領域に接する領域を有し、
    前記半導体層の第１の領域は、前記半導体層の第２の領域及び前記半導体層の第３の領域よりも薄く、
    前記銅を含む導電層は、前記半導体層と接していない、半導体装置。
  2. 半導体層と、
    前記半導体層の上方にあり、前記半導体層と電気的に接続する、第１の電極と、
    前記半導体層の上方にあり、前記半導体層と電気的に接続する、第２の電極と、
    前記第１の電極の上方及び前記第２の電極の上方にあり、窒化珪素を含む第１の絶縁層と、
    前記第１の絶縁層の上方の有機樹脂層と、
    前記有機樹脂層の上方にあり、前記第２の電極と電気的に接続する画素電極と、を有し、
    前記第１の電極と前記第２の電極の各々は、
    第１のバリア層と、
    前記第１のバリア層の上面に接する領域を有し、銅を含む導電層と、を有し、
    前記半導体層は、
    前記第１の電極及び前記第２の電極のいずれとも重ならない第１の領域と、
    前記第１の電極と重なる第２の領域と、
    前記第２の電極と重なる第３の領域と、を有し、
    前記半導体層の第１の領域は、前記半導体層の第２の領域と前記半導体層の第３の領域との間にあり、
    前記第１の絶縁層は、前記半導体層の第１の領域に接する領域を有し、
    前記半導体層の第１の領域は、前記半導体層の第２の領域及び前記半導体層の第３の領域よりも薄く、
    前記銅を含む導電層は、前記半導体層と接していない、半導体装置。
  3. 半導体層と、
    前記半導体層の上方にあり、前記半導体層と電気的に接続する、第１の電極と、
    前記半導体層の上方にあり、前記半導体層と電気的に接続する、第２の電極と、
    前記第１の電極の上方及び前記第２の電極の上方にあり、窒化珪素を含む第１の絶縁層と、
    前記第１の絶縁層の上方の有機樹脂層と、
    前記有機樹脂層の上方にあり、前記第２の電極と電気的に接続する画素電極と、を有し、
    前記第１の電極と前記第２の電極の各々は、
    第１のバリア層と、
    前記第１のバリア層の上面に接する領域を有し、銅を含む導電層と、
    前記導電層の上面に接する領域を有する第２のバリア層と、を有し、
    前記半導体層は、
    前記第１の電極及び前記第２の電極のいずれとも重ならない第１の領域と、
    前記第１の電極と重なる第２の領域と、
    前記第２の電極と重なる第３の領域と、を有し、
    前記半導体層の第１の領域は、前記半導体層の第２の領域と前記半導体層の第３の領域との間にあり、
    前記第１の絶縁層は、前記半導体層の第１の領域に接する領域を有し、
    前記半導体層の第１の領域は、前記半導体層の第２の領域及び前記半導体層の第３の領域よりも薄く、
    前記第１の電極の第１のバリア層は、前記半導体層の側面の一部を覆う領域を有し、
    前記第２の電極の第１のバリア層は、前記半導体層の側面の別の一部を覆う領域を有し、
    前記銅を含む導電層は、前記半導体層と接していない、半導体装置。
  4. 半導体層と、
    前記半導体層の上方にあり、前記半導体層と電気的に接続する、第１の電極と、
    前記半導体層の上方にあり、前記半導体層と電気的に接続する、第２の電極と、
    前記第１の電極の上方及び前記第２の電極の上方にあり、窒化珪素を含む第１の絶縁層と、
    前記第１の絶縁層の上方の有機樹脂層と、
    前記有機樹脂層の上方にあり、前記第２の電極と電気的に接続する画素電極と、を有し、
    前記第１の電極と前記第２の電極の各々は、
    第１のバリア層と、
    前記第１のバリア層の上面に接する領域を有し、銅を含む導電層と、
    前記導電層の上面に接する領域を有する第２のバリア層と、を有し、
    前記画素電極は、前記第２の電極の第２のバリア層の上面と接する領域を有し、
    前記半導体層は、
    前記第１の電極及び前記第２の電極のいずれとも重ならない第１の領域と、
    前記第１の電極と重なる第２の領域と、
    前記第２の電極と重なる第３の領域と、を有し、
    前記半導体層の第１の領域は、前記半導体層の第２の領域と前記半導体層の第３の領域との間にあり、
    前記第１の絶縁層は、前記半導体層の第１の領域に接する領域を有し、
    前記半導体層の第１の領域は、前記半導体層の第２の領域及び前記半導体層の第３の領域よりも薄く、
    前記第１の電極の第１のバリア層は、前記半導体層の側面の一部を覆う領域を有し、
    前記第２の電極の第１のバリア層は、前記半導体層の側面の別の一部を覆う領域を有し、
    前記銅を含む導電層は、前記半導体層と接していない、半導体装置。
  5. 請求項２乃至４のいずれか一において、
    前記第１のバリア層は、銅の拡散を抑制することが可能である、半導体装置。
  6. 請求項２乃至５のいずれか一において、
    前記第１のバリア層は、チタンを含む、半導体装置。
  7. 請求項２乃至５のいずれか一において、
    前記第１のバリア層は、金属窒化物を含む、半導体装置。
  8. 請求項１乃至７のいずれか一において、
    前記第１の電極及び前記第２の電極の各々は、前記半導体層の上面と接する領域を有する、半導体装置。
  9. 請求項１乃至８のいずれか一において、
    前記半導体層は、酸化物半導体層である、半導体装置。
  10. 請求項１乃至９のいずれか一において、
    前記第１の絶縁層は、
    酸化珪素を含む第１の層と、
    前記第１の層の上方にあり、窒化珪素を含む第２の層と、を有する、半導体装置。
  11. 請求項１乃至１０のいずれか一において、
    ゲート電極と、
    前記ゲート電極の上方の第２の絶縁層と、を有し、
    前記半導体層は、前記第２の絶縁層の上方にあり、前記ゲート電極と重なる領域を有する、半導体装置。
  12. 請求項１１において、
    前記第１の電極及び前記第２の電極の各々は、前記第２の絶縁層の上面と接する領域を有する、半導体装置。
  13. 請求項１１または１２において、
    前記第２の絶縁層は、
    窒化珪素を含む第３の層と、
    前記第３の層の上方にあり、酸化珪素を含む第４の層と、を有する、半導体装置。
  14. 半導体層を形成する工程と、
    前記半導体層の上方に第１のバリア層を形成する工程と、
    前記第１のバリア層の上面に接して、銅を含む第１の導電層を形成する工程と、
    前記第１のバリア層及び前記第１の導電層をエッチングして、前記半導体層の上方に、第１の電極及び第２の電極を形成する工程と、
    前記第１の電極の上方及び前記第２の電極の上方に、窒化珪素を含む第１の絶縁層を形成する工程と、
    前記第１の絶縁層の上方に有機樹脂層を形成する工程と、
    前記有機樹脂層の上方に画素電極を形成する工程と、を有し、
    前記第１の電極と前記第２の電極の各々は、
    第２のバリア層と、
    前記第２のバリア層の上面に接する領域を有し、銅を含む第２の導電層と、を有し、
    前記第１の電極及び前記第２の電極を形成する工程において、前記半導体層の第１の領域が、前記半導体層の第２の領域及び前記半導体層の第３の領域よりも薄くなり、
    前記半導体層の第１の領域は、前記半導体層の第２の領域と前記半導体層の第３の領域との間にあり、
    前記半導体層の第１の領域は、前記第１の電極及び前記第２の電極のいずれとも重ならず、
    前記半導体層の第２の領域は、前記第１の電極と重なり、
    前記半導体層の第３の領域は、前記第２の電極と重なり、
    前記画素電極は、前記第２の電極と電気的に接続され、
    前記第１の絶縁層は、前記半導体層の第１の領域の上面に接する領域を有し、
    前記第１の電極が有する第２のバリア層は、前記半導体層の側面の一部を覆う領域を有し、
    前記第２の電極が有する第２のバリア層は、前記半導体層の側面の別の一部を覆う領域を有し、
    前記銅を含む導電層は、前記半導体層と接していない、半導体装置の作製方法。
  15. 半導体層を形成する工程と、
    前記半導体層の上方に第１のバリア層を形成する工程と、
    前記第１のバリア層の上面に接して、銅を含む第１の導電層を形成する工程と、
    前記第１の導電層の上方に、レジストマスクを形成する工程と、
    前記レジストマスクを用いて前記第１のバリア層及び前記第１の導電層をエッチングして、前記半導体層の上方に、第１の電極及び第２の電極を形成する工程と、
    前記第１の電極の上方及び前記第２の電極の上方に、窒化珪素を含む第１の絶縁層を形成する工程と、
    前記第１の絶縁層の上方に有機樹脂層を形成する工程と、
    前記有機樹脂層の上方に、前記第２の電極と電気的に接続される画素電極を形成する工程と、を有し、
    前記第１の電極と前記第２の電極の各々は、
    第２のバリア層と、
    前記第２のバリア層の上面に接する領域を有し、銅を含む第２の導電層と、を有し、
    前記第１の電極及び前記第２の電極を形成する工程において、前記半導体層の第１の領域が、前記半導体層の第２の領域及び前記半導体層の第３の領域よりも薄くなり、 前記半導体層の第１の領域は、前記半導体層の第２の領域と前記半導体層の第３の領域との間にあり、
    前記半導体層の第１の領域は、前記第１の電極及び前記第２の電極のいずれとも重ならず、
    前記半導体層の第２の領域は、前記第１の電極と重なり、
    前記半導体層の第３の領域は、前記第２の電極と重なり、
    前記第１の電極及び前記第２の電極を形成する工程において、前記半導体層の第１の領域は、前記レジストマスクが前記第１の電極の上方及び前記第２の電極の上方にある状態でエッチングされて、前記半導体層の第２の領域及び前記半導体層の第３の領域よりも薄くなり、
    前記第１の絶縁層は、前記半導体層の第１の領域の上面に接する領域を有し、
    前記第１の電極が有する第２のバリア層は、前記半導体層の側面の一部を覆う領域を有し、
    前記第２の電極が有する第２のバリア層は、前記半導体層の側面の別の一部を覆う領域を有し、
    前記銅を含む導電層は、前記半導体層と接していない、半導体装置の作製方法。
  16. 半導体層を形成する工程と、
    前記半導体層の上方に第１のバリア層を形成する工程と、
    前記第１のバリア層の上面に接して、銅を含む第１の導電層を形成する工程と、
    前記第１の導電層の上面に接して、第２のバリア層を形成する工程と、
    前記第１のバリア層、前記第１の導電層、及び前記第２のバリア層をエッチングして、前記半導体層の上方に、第１の電極及び第２の電極を形成する工程と、
    前記第１の電極の上方及び前記第２の電極の上方に、窒化珪素を含む第１の絶縁層を形成する工程と、
    前記第１の絶縁層の上方に有機樹脂層を形成する工程と、
    前記有機樹脂層の上方に画素電極を形成する工程と、を有し、
    前記第１の電極と前記第２の電極の各々は、
    第３のバリア層と、
    前記第３のバリア層の上面に接する領域を有し、銅を含む第２の導電層と、
    前記第２の導電層の上面に接する領域を有する第４のバリア層と、を有し、
    前記第１の電極及び前記第２の電極を形成する工程において、前記半導体層の第１の領域が、前記半導体層の第２の領域及び前記半導体層の第３の領域よりも薄くなり、
    前記半導体層の第１の領域は、前記半導体層の第２の領域と前記半導体層の第３の領域との間にあり、
    前記半導体層の第１の領域は、前記第１の電極及び前記第２の電極のいずれとも重ならず、
    前記半導体層の第２の領域は、前記第１の電極と重なり、
    前記半導体層の第３の領域は、前記第２の電極と重なり、
    前記画素電極は、前記第２の電極と電気的に接続され、
    前記第１の絶縁層は、前記半導体層の第１の領域の上面に接する領域を有し、
    前記第１の電極が有する第３のバリア層は、前記半導体層の側面の一部を覆う領域を有し、
    前記第２の電極が有する第３のバリア層は、前記半導体層の側面の別の一部を覆う領域を有し、
    前記銅を含む導電層は、前記半導体層と接していない、半導体装置の作製方法。
  17. 半導体層を形成する工程と、
    前記半導体層の上方に第１のバリア層を形成する工程と、
    前記第１のバリア層の上面に接して、銅を含む第１の導電層を形成する工程と、
    前記第１の導電層の上面に接して、第２のバリア層を形成する工程と、
    前記第２のバリア層の上方に、レジストマスクを形成する工程と、
    前記レジストマスクを用いて前記第１のバリア層、前記第１の導電層、及び前記第２のバリア層をエッチングして、前記半導体層の上方に、第１の電極及び第２の電極を形成する工程と、
    前記第１の電極の上方及び前記第２の電極の上方に、窒化珪素を含む第１の絶縁層を形成する工程と、
    前記第１の絶縁層の上方に有機樹脂層を形成する工程と、
    前記有機樹脂層の上方に、前記第２の電極と電気的に接続される画素電極を形成する工程と、を有し、
    前記第１の電極と前記第２の電極の各々は、
    第３のバリア層と、
    前記第３のバリア層の上面に接する領域を有し、銅を含む第２の導電層と、
    前記第２の導電層の上面に接する領域を有する第４のバリア層と、を有し、
    前記第１の電極及び前記第２の電極を形成する工程において、前記半導体層の第１の領域が、前記半導体層の第２の領域及び前記半導体層の第３の領域よりも薄くなり、
    前記半導体層の第１の領域は、前記半導体層の第２の領域と前記半導体層の第３の領域との間にあり、
    前記半導体層の第１の領域は、前記第１の電極及び前記第２の電極のいずれとも重ならず、
    前記半導体層の第２の領域は、前記第１の電極と重なり、
    前記半導体層の第３の領域は、前記第２の電極と重なり、
    前記半導体層の第１の領域は、前記レジストマスクが前記第１の電極の上方及び前記第２の電極の上方にある状態でエッチングされて、前記半導体層の第２の領域及び前記半導体層の第３の領域よりも薄くなり、
    前記第１の絶縁層は、前記半導体層の第１の領域の上面に接する領域を有し、
    前記第１の電極が有する第３のバリア層は、前記半導体層の側面の一部を覆う領域を有し、
    前記第２の電極が有する第３のバリア層は、前記半導体層の側面の別の一部を覆う領域を有し、
    前記銅を含む導電層は、前記半導体層と接していない、半導体装置の作製方法。
  18. 半導体層を形成する工程と、
    前記半導体層の上方に第１のバリア層を形成する工程と、
    前記第１のバリア層の上面に接して、銅を含む第１の導電層を形成する工程と、
    前記第１の導電層の上面に接して、第２のバリア層を形成する工程と、
    前記第１のバリア層、前記第１の導電層、及び前記第２のバリア層をエッチングして、前記半導体層の上方に、第１の電極及び第２の電極を形成する工程と、
    前記第１の電極の上方及び前記第２の電極の上方に、窒化珪素を含む第１の絶縁層を形成する工程と、
    前記第１の絶縁層の上方に有機樹脂層を形成する工程と、
    前記有機樹脂層の上方に画素電極を形成する工程と、を有し、
    前記第１の電極と前記第２の電極の各々は、
    第３のバリア層と、
    前記第３のバリア層の上面に接する領域を有し、銅を含む第２の導電層と、
    前記第２の導電層の上面に接する領域を有する第４のバリア層と、を有し、
    前記画素電極は、前記第２の電極の第４のバリア層と接する領域を有し、
    前記第１の電極及び前記第２の電極を形成する工程において、前記半導体層の第１の領域が、前記半導体層の第２の領域及び前記半導体層の第３の領域よりも薄くなり、
    前記半導体層の第１の領域は、前記半導体層の第２の領域と前記半導体層の第３の領域との間にあり、
    前記半導体層の第１の領域は、前記第１の電極及び前記第２の電極のいずれとも重ならず、
    前記半導体層の第２の領域は、前記第１の電極と重なり、
    前記半導体層の第３の領域は、前記第２の電極と重なり、
    前記第１の絶縁層は、前記半導体層の第１の領域の上面に接する領域を有し、
    前記第１の電極が有する第３のバリア層は、前記半導体層の側面の一部を覆う領域を有し、
    前記第２の電極が有する第３のバリア層は、前記半導体層の側面の別の一部を覆う領域を有し、
    前記銅を含む導電層は、前記半導体層と接していない、半導体装置の作製方法。
  19. 半導体層を形成する工程と、
    前記半導体層の上方に第１のバリア層を形成する工程と、
    前記第１のバリア層の上面に接して、銅を含む第１の導電層を形成する工程と、
    前記第１の導電層の上面に接して、第２のバリア層を形成する工程と、
    前記第２のバリア層の上方に、レジストマスクを形成する工程と、
    前記レジストマスクを用いて前記第１のバリア層、前記第１の導電層、及び前記第２のバリア層をエッチングして、前記半導体層の上方に、第１の電極及び第２の電極を形成する工程と、
    前記第１の電極の上方及び前記第２の電極の上方に、窒化珪素を含む第１の絶縁層を形成する工程と、
    前記第１の絶縁層の上方に有機樹脂層を形成する工程と、
    前記有機樹脂層の上方に、前記第２の電極と電気的に接続される画素電極を形成する工程と、を有し、
    前記第１の電極と前記第２の電極の各々は、
    第３のバリア層と、
    前記第３のバリア層の上面に接する領域を有し、銅を含む第２の導電層と、
    前記第２の導電層の上面に接する領域を有する第４のバリア層と、を有し、
    前記画素電極は、前記第２の電極の第４のバリア層と接する領域を有し、
    前記第１の電極及び前記第２の電極を形成する工程において、前記半導体層の第１の領域が、前記半導体層の第２の領域及び前記半導体層の第３の領域よりも薄くなり、
    前記半導体層の第１の領域は、前記半導体層の第２の領域と前記半導体層の第３の領域との間にあり、
    前記半導体層の第１の領域は、前記第１の電極及び前記第２の電極のいずれとも重ならず、
    前記半導体層の第２の領域は、前記第１の電極と重なり、
    前記半導体層の第３の領域は、前記第２の電極と重なり、
    前記半導体層の第１の領域は、前記レジストマスクが前記第１の電極の上方及び前記第２の電極の上方にある状態でエッチングされて、前記半導体層の第２の領域及び前記半導体層の第３の領域よりも薄くなり、
    前記第１の絶縁層は、前記半導体層の第１の領域の上面に接する領域を有し、
    前記第１の電極が有する第３のバリア層は、前記半導体層の側面の一部を覆う領域を有し、
    前記第２の電極が有する第３のバリア層は、前記半導体層の側面の別の一部を覆う領域を有し、
    前記銅を含む導電層は、前記半導体層と接していない、半導体装置の作製方法。
  20. 請求項１４乃至１９のいずれか一において、
    前記第１のバリア層は、銅の拡散を抑制することが可能である、半導体装置の作製方法。
  21. 請求項１４乃至２０のいずれか一において、
    前記第１のバリア層は、チタンを含む、半導体装置の作製方法。
  22. 請求項１４乃至２０のいずれか一において、
    前記第１のバリア層は、金属窒化物を含む、半導体装置の作製方法。
  23. 請求項１４乃至２２のいずれか一において、
    前記第１の電極及び前記第２の電極の各々は、前記半導体層の上面と接する領域を有する、半導体装置の作製方法。
  24. 請求項１４乃至２３のいずれか一において、
    前記半導体層は、酸化物半導体層である、半導体装置の作製方法。
  25. 請求項１４乃至２４のいずれか一において、
    前記第１の絶縁層は、
    酸化珪素を含む第１の層と、
    前記第１の層の上方にあり、窒化珪素を含む第２の層と、を有する、半導体装置の作製方法。
  26. 請求項１４乃至２５のいずれか一において、
    前記第１の電極の下端部は、前記半導体層の前記第２の領域の上端部と接する領域を有し、
    前記第２の電極の下端部は、前記半導体層の前記第３の領域の上端部と接する領域を有する、半導体装置の作製方法。
  27. 請求項１４乃至２６のいずれか一において、
    ゲート電極を形成する工程と、
    前記ゲート電極の上方に第２の絶縁層を形成する工程と、を有し、
    前記半導体層は、前記第２の絶縁層の上方に形成され、且つ前記ゲート電極と重なる領域を有する、半導体装置の作製方法。
  28. 請求項２７において、
    前記第１の電極及び前記第２の電極の各々は、前記第２の絶縁層の上面と接する領域を有する、半導体装置の作製方法。
  29. 請求項２７又は２８において、
    前記第２の絶縁層は、
    窒化珪素を含む第３の層と、
    前記第３の層の上方にあり、酸化珪素を含む第４の層と、を有する半導体装置の作製方法。
JP2018211586A 2009-11-27 2018-11-09 半導体装置及びその作製方法 Active JP6611894B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009270784 2009-11-27
JP2009270784 2009-11-27

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018128240A Division JP6723294B2 (ja) 2009-11-27 2018-07-05 発光装置

Publications (2)

Publication Number Publication Date
JP2019036752A JP2019036752A (ja) 2019-03-07
JP6611894B2 true JP6611894B2 (ja) 2019-11-27

Family

ID=44066311

Family Applications (12)

Application Number Title Priority Date Filing Date
JP2010262065A Withdrawn JP2011135061A (ja) 2009-11-27 2010-11-25 半導体装置、及び半導体装置の作製方法
JP2013022959A Withdrawn JP2013093621A (ja) 2009-11-27 2013-02-08 半導体装置
JP2014020085A Withdrawn JP2014132668A (ja) 2009-11-27 2014-02-05 半導体装置
JP2015092461A Active JP6055869B2 (ja) 2009-11-27 2015-04-29 半導体装置
JP2016235773A Withdrawn JP2017059850A (ja) 2009-11-27 2016-12-05 半導体装置
JP2017049723A Active JP6234625B2 (ja) 2009-11-27 2017-03-15 半導体装置の作製方法及び液晶表示装置の作製方法
JP2018128240A Active JP6723294B2 (ja) 2009-11-27 2018-07-05 発光装置
JP2018209959A Active JP6596561B2 (ja) 2009-11-27 2018-11-07 半導体装置
JP2018211586A Active JP6611894B2 (ja) 2009-11-27 2018-11-09 半導体装置及びその作製方法
JP2019180106A Active JP6707167B2 (ja) 2009-11-27 2019-09-30 半導体装置
JP2020107653A Withdrawn JP2020174186A (ja) 2009-11-27 2020-06-23 半導体装置
JP2022118504A Pending JP2022169521A (ja) 2009-11-27 2022-07-26 半導体装置

Family Applications Before (8)

Application Number Title Priority Date Filing Date
JP2010262065A Withdrawn JP2011135061A (ja) 2009-11-27 2010-11-25 半導体装置、及び半導体装置の作製方法
JP2013022959A Withdrawn JP2013093621A (ja) 2009-11-27 2013-02-08 半導体装置
JP2014020085A Withdrawn JP2014132668A (ja) 2009-11-27 2014-02-05 半導体装置
JP2015092461A Active JP6055869B2 (ja) 2009-11-27 2015-04-29 半導体装置
JP2016235773A Withdrawn JP2017059850A (ja) 2009-11-27 2016-12-05 半導体装置
JP2017049723A Active JP6234625B2 (ja) 2009-11-27 2017-03-15 半導体装置の作製方法及び液晶表示装置の作製方法
JP2018128240A Active JP6723294B2 (ja) 2009-11-27 2018-07-05 発光装置
JP2018209959A Active JP6596561B2 (ja) 2009-11-27 2018-11-07 半導体装置

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2019180106A Active JP6707167B2 (ja) 2009-11-27 2019-09-30 半導体装置
JP2020107653A Withdrawn JP2020174186A (ja) 2009-11-27 2020-06-23 半導体装置
JP2022118504A Pending JP2022169521A (ja) 2009-11-27 2022-07-26 半導体装置

Country Status (6)

Country Link
US (7) US8471256B2 (ja)
JP (12) JP2011135061A (ja)
KR (13) KR20190093705A (ja)
CN (3) CN102640292B (ja)
TW (8) TWI691099B (ja)
WO (1) WO2011065208A1 (ja)

Families Citing this family (96)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190093705A (ko) * 2009-11-27 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
WO2011074590A1 (en) * 2009-12-17 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, measurement apparatus, and measurement method of relative permittivity
WO2011105184A1 (en) * 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8766253B2 (en) * 2010-09-10 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI492368B (zh) 2011-01-14 2015-07-11 Semiconductor Energy Lab 半導體記憶裝置
TWI520273B (zh) 2011-02-02 2016-02-01 半導體能源研究所股份有限公司 半導體儲存裝置
US9082860B2 (en) * 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101919056B1 (ko) * 2011-04-28 2018-11-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 회로
KR101934977B1 (ko) 2011-08-02 2019-03-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101323151B1 (ko) * 2011-09-09 2013-10-30 가부시키가이샤 에스에이치 카퍼프로덕츠 구리-망간합금 스퍼터링 타겟재, 그것을 사용한 박막 트랜지스터 배선 및 박막 트랜지스터
CN103022012B (zh) * 2011-09-21 2017-03-01 株式会社半导体能源研究所 半导体存储装置
JP2013093565A (ja) * 2011-10-07 2013-05-16 Semiconductor Energy Lab Co Ltd 半導体装置
JP6076038B2 (ja) * 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
KR102072244B1 (ko) * 2011-11-30 2020-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US20130207111A1 (en) 2012-02-09 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device
US9219164B2 (en) * 2012-04-20 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide semiconductor channel
US9048323B2 (en) 2012-04-30 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104285302B (zh) * 2012-05-10 2017-08-22 株式会社半导体能源研究所 半导体装置
KR102551443B1 (ko) 2012-05-10 2023-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8658444B2 (en) 2012-05-16 2014-02-25 International Business Machines Corporation Semiconductor active matrix on buried insulator
CN107591316B (zh) 2012-05-31 2021-06-08 株式会社半导体能源研究所 半导体装置
US9065077B2 (en) * 2012-06-15 2015-06-23 Apple, Inc. Back channel etch metal-oxide thin film transistor and process
KR102113160B1 (ko) 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102161077B1 (ko) 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN110581070B (zh) * 2012-06-29 2022-12-20 株式会社半导体能源研究所 半导体装置
KR20230003262A (ko) 2012-07-20 2023-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
WO2014017406A1 (ja) * 2012-07-27 2014-01-30 シャープ株式会社 半導体装置およびその製造方法
JP2014045175A (ja) * 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
JP6134598B2 (ja) 2012-08-02 2017-05-24 株式会社半導体エネルギー研究所 半導体装置
US8937307B2 (en) * 2012-08-10 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8987027B2 (en) 2012-08-31 2015-03-24 Apple Inc. Two doping regions in lightly doped drain for thin film transistors and associated doping processes
US9685557B2 (en) 2012-08-31 2017-06-20 Apple Inc. Different lightly doped drain length control for self-align light drain doping process
KR101968929B1 (ko) * 2012-09-11 2019-04-16 삼성디스플레이 주식회사 센서 기판, 이의 제조 방법 및 이를 포함하는 센싱 표시 패널
US8748320B2 (en) 2012-09-27 2014-06-10 Apple Inc. Connection to first metal layer in thin film transistor process
US8999771B2 (en) 2012-09-28 2015-04-07 Apple Inc. Protection layer for halftone process of third metal
US9201276B2 (en) 2012-10-17 2015-12-01 Apple Inc. Process architecture for color filter array in active matrix liquid crystal display
WO2014061535A1 (en) 2012-10-17 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6070073B2 (ja) * 2012-10-31 2017-02-01 凸版印刷株式会社 薄膜トランジスタアレイ
US9001297B2 (en) 2013-01-29 2015-04-07 Apple Inc. Third metal layer for thin film transistor with reduced defects in liquid crystal display
TWI611566B (zh) 2013-02-25 2018-01-11 半導體能源研究所股份有限公司 顯示裝置和電子裝置
JP2014195243A (ja) * 2013-02-28 2014-10-09 Semiconductor Energy Lab Co Ltd 半導体装置
US9088003B2 (en) 2013-03-06 2015-07-21 Apple Inc. Reducing sheet resistance for common electrode in top emission organic light emitting diode display
KR102290247B1 (ko) * 2013-03-14 2021-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
CN105164577B (zh) 2013-04-30 2018-03-27 凸版印刷株式会社 液晶显示装置及显示装置用基板
KR20150025621A (ko) * 2013-08-29 2015-03-11 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
US9425217B2 (en) * 2013-09-23 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102062353B1 (ko) * 2013-10-16 2020-01-06 엘지디스플레이 주식회사 유기전계발광소자 및 그 제조방법
US9882014B2 (en) 2013-11-29 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20150155313A1 (en) 2013-11-29 2015-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9397149B2 (en) * 2013-12-27 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6308583B2 (ja) * 2014-01-31 2018-04-11 国立研究開発法人物質・材料研究機構 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置
CN104851790A (zh) * 2014-02-13 2015-08-19 上海和辉光电有限公司 制造栅极绝缘层的方法
CN105934813B (zh) * 2014-04-16 2019-03-22 三菱电机株式会社 半导体装置
KR102238642B1 (ko) * 2014-06-27 2021-04-08 엘지디스플레이 주식회사 유기 발광 디스플레이 패널
US9299853B1 (en) * 2014-09-16 2016-03-29 Eastman Kodak Company Bottom gate TFT with multilayer passivation
US9971535B2 (en) 2014-11-05 2018-05-15 Industrial Technology Research Institute Conversion method for reducing power consumption and computing apparatus using the same
JP6259120B2 (ja) * 2014-11-28 2018-01-10 シャープ株式会社 半導体装置およびその製造方法
US20170330900A1 (en) * 2014-11-28 2017-11-16 Sharp Kabushiki Kaisha Semiconductor device and production method therefor
CN107004718B (zh) * 2014-11-28 2021-02-19 夏普株式会社 半导体装置及其制造方法
US10146346B2 (en) * 2015-01-27 2018-12-04 Innolux Corporation Touch display device with capacitor having large capacitance
KR102314488B1 (ko) * 2015-04-07 2021-10-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102338190B1 (ko) * 2015-04-10 2021-12-10 삼성디스플레이 주식회사 박막 트랜지스터 표시판, 이를 포함하는 액정 표시 장치 및 그 제조 방법
KR20220151034A (ko) * 2015-04-20 2022-11-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
JP2018032839A (ja) * 2015-12-11 2018-03-01 株式会社半導体エネルギー研究所 トランジスタ、回路、半導体装置、表示装置および電子機器
CN108475700B (zh) * 2016-01-29 2022-01-14 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
US10115741B2 (en) * 2016-02-05 2018-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US10263114B2 (en) 2016-03-04 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
CN106098786A (zh) 2016-06-13 2016-11-09 武汉华星光电技术有限公司 双栅电极氧化物薄膜晶体管及其制备方法
US10403204B2 (en) 2016-07-12 2019-09-03 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and method for driving display device
US10916430B2 (en) 2016-07-25 2021-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102550604B1 (ko) * 2016-08-03 2023-07-05 삼성디스플레이 주식회사 반도체장치 및 그 제조방법
KR102621447B1 (ko) * 2016-08-31 2024-01-08 엘지디스플레이 주식회사 액정 표시장치
KR102550007B1 (ko) * 2016-11-30 2023-07-03 서울바이오시스 주식회사 복수의 발광셀들을 가지는 발광 다이오드
KR20180066848A (ko) * 2016-12-09 2018-06-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
US10224285B2 (en) 2017-02-21 2019-03-05 Raytheon Company Nitride structure having gold-free contact and methods for forming such structures
US10096550B2 (en) 2017-02-21 2018-10-09 Raytheon Company Nitride structure having gold-free contact and methods for forming such structures
CN107293493A (zh) * 2017-06-06 2017-10-24 武汉华星光电技术有限公司 铟镓锌氧化物薄膜晶体管的制作方法
WO2019025893A1 (ja) 2017-07-31 2019-02-07 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
JP6957310B2 (ja) * 2017-10-24 2021-11-02 東京エレクトロン株式会社 半導体装置およびｃｍｏｓトランジスタ
US11049887B2 (en) * 2017-11-10 2021-06-29 Applied Materials, Inc. Layer stack for display applications
KR102063273B1 (ko) * 2017-11-30 2020-01-07 엘지디스플레이 주식회사 전계발광 표시장치
KR102059950B1 (ko) * 2017-12-15 2019-12-27 엘지디스플레이 주식회사 전계발광 표시장치
KR102107883B1 (ko) * 2017-12-21 2020-05-08 매그나칩 반도체 유한회사 대기전력 소모의 제로화를 위한 고전압 스타트업 회로와 이를 포함하는 스위칭 모드 파워 서플라이
CN108198787B (zh) * 2017-12-29 2020-12-29 Tcl华星光电技术有限公司 阵列基板及其制造方法
US11329164B2 (en) * 2018-06-06 2022-05-10 The University Of Hong Kong Metal-oxide-semiconductor field-effect transistor with a cold source
US10840249B2 (en) 2018-08-23 2020-11-17 Micron Technology, Inc. Integrated circuitry constructions
CN110911382B (zh) * 2018-09-14 2021-06-25 群创光电股份有限公司 天线装置
CN113424445A (zh) * 2019-02-26 2021-09-21 株式会社半导体能源研究所 半导体装置及半导体装置的工作方法
US10847647B2 (en) * 2019-03-14 2020-11-24 Cree, Inc. Power semiconductor devices having top-side metallization structures that include buried grain stop layers
JP6678978B1 (ja) 2019-08-30 2020-04-15 株式会社Ｍｏｇｕ ネックピロー
CN110993610A (zh) * 2019-11-26 2020-04-10 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板
CN111584426B (zh) * 2020-05-14 2023-03-28 深圳市华星光电半导体显示技术有限公司 一种显示面板的制备方法、显示面板及显示装置
TWI771244B (zh) * 2020-08-12 2022-07-11 友達光電股份有限公司 顯示裝置
KR20220034294A (ko) * 2020-09-10 2022-03-18 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN114256397B (zh) * 2020-09-11 2023-10-27 成都辰显光电有限公司 显示面板及其制备方法和显示装置
US20240047481A1 (en) * 2021-04-16 2024-02-08 Boe Technology Group Co., Ltd. Array substrate, method for manufacturing array substrate and display device

Family Cites Families (320)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3775693A (en) 1971-11-29 1973-11-27 Moskek Co Mosfet logic inverter for integrated circuits
JPS54104272A (en) 1978-02-03 1979-08-16 Oki Electric Ind Co Ltd Complementary mos logic circuit
US4242700A (en) 1979-01-22 1980-12-30 Rca Corporation Line transfer CCD imagers
US4447272A (en) 1982-11-22 1984-05-08 The United States Of America As Represented By The Secretary Of The Navy Method for fabricating MNOS structures utilizing hydrogen ion implantation
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
US4837566A (en) 1985-07-12 1989-06-06 The Cherry Corporation Drive circuit for operating electroluminescent display with enhanced contrast
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US4800303A (en) 1987-05-19 1989-01-24 Gazelle Microcircuits, Inc. TTL compatible output buffer
US5153690A (en) 1989-10-18 1992-10-06 Hitachi, Ltd. Thin-film device
KR970009491B1 (ko) 1989-11-30 1997-06-13 가부시끼가이샤 도시바 배선재료와 이를 이용한 전자장치 및 액정표시장치
US5366922A (en) 1989-12-06 1994-11-22 Seiko Instruments Inc. Method for producing CMOS transistor
US5039883A (en) 1990-02-21 1991-08-13 Nec Electronics Inc. Dual input universal logic structure
US5434520A (en) 1991-04-12 1995-07-18 Hewlett-Packard Company Clocking systems and methods for pipelined self-timed dynamic logic circuits
JPH05129760A (ja) 1991-11-06 1993-05-25 Fujitsu Ltd 導体パターンの形成方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3587537B2 (ja) 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
US5583067A (en) 1993-01-22 1996-12-10 Intel Corporation Inverse T-gate semiconductor device with self-aligned punchthrough stops and method of fabrication
JP2755890B2 (ja) 1993-06-18 1998-05-25 株式会社東芝 トランスミッション型論理回路
JP2789293B2 (ja) 1993-07-14 1998-08-20 株式会社半導体エネルギー研究所 半導体装置作製方法
US5719065A (en) 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
EP0666529B1 (en) 1994-02-02 2004-10-06 Advanced Micro Devices, Inc. Power management in an asynchronus receiver/transmitter
JPH07326756A (ja) 1994-05-30 1995-12-12 Kyocera Corp 薄膜トランジスタおよびその製造方法
JP3072000B2 (ja) 1994-06-23 2000-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
US6078194A (en) 1995-11-13 2000-06-20 Vitesse Semiconductor Corporation Logic gates for reducing power consumption of gallium arsenide integrated circuits
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US5980092A (en) 1996-11-19 1999-11-09 Unisys Corporation Method and apparatus for optimizing a gated clock structure using a standard optimization tool
KR100234700B1 (ko) 1996-11-27 1999-12-15 김영환 반도체 소자의 제조방법
JP3896624B2 (ja) 1997-02-14 2007-03-22 ソニー株式会社 薄膜半導体装置及びそれを用いた表示装置
JPH10240162A (ja) * 1997-02-28 1998-09-11 Sony Corp アクティブマトリクス表示装置
US5796650A (en) 1997-05-19 1998-08-18 Lsi Logic Corporation Memory circuit including write control unit wherein subthreshold leakage may be reduced
JPH11126491A (ja) 1997-08-20 1999-05-11 Fujitsu Ltd 半導体記憶装置
US6218219B1 (en) 1997-09-29 2001-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
EP1049660A1 (en) 1997-10-10 2000-11-08 The Trustees Of The University Of Pennsylvania Compositions and methods for inhibiting arginase activity
TWI257601B (en) 1997-11-17 2006-07-01 Semiconductor Energy Lab Picture display device and method of driving the same
JP3523093B2 (ja) 1997-11-28 2004-04-26 株式会社東芝 半導体装置およびその製造方法
US6195786B1 (en) 1997-12-23 2001-02-27 Nec Usa, Inc. Constrained register sharing technique for low power VLSI design
JPH11274504A (ja) 1998-03-20 1999-10-08 Advanced Display Inc Ｔｆｔおよびその製法
US6482684B1 (en) 1998-03-27 2002-11-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a TFT with Ge seeded amorphous Si layer
US6049883A (en) 1998-04-01 2000-04-11 Tjandrasuwita; Ignatius B. Data path clock skew management in a dynamic power management environment
US6225168B1 (en) 1998-06-04 2001-05-01 Advanced Micro Devices, Inc. Semiconductor device having metal gate electrode and titanium or tantalum nitride gate dielectric barrier layer and process of fabrication thereof
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4493741B2 (ja) 1998-09-04 2010-06-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6420988B1 (en) 1998-12-03 2002-07-16 Semiconductor Energy Laboratory Co., Ltd. Digital analog converter and electronic device using the same
US6479900B1 (en) 1998-12-22 2002-11-12 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
JP3277909B2 (ja) 1999-02-08 2002-04-22 日本電気株式会社 半導体装置及びその製造方法
EP1031873A3 (en) 1999-02-23 2005-02-23 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
JP2000353809A (ja) 1999-03-02 2000-12-19 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US7821065B2 (en) 1999-03-02 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same
US6614083B1 (en) 1999-03-17 2003-09-02 Semiconductor Energy Laboratory Co., Ltd. Wiring material and a semiconductor device having wiring using the material, and the manufacturing method
TW444257B (en) 1999-04-12 2001-07-01 Semiconductor Energy Lab Semiconductor device and method for fabricating the same
US6745336B1 (en) 1999-05-20 2004-06-01 Princeton University System and method of operand value based processor optimization by detecting a condition of pre-determined number of bits and selectively disabling pre-determined bit-fields by clock gating
US6204695B1 (en) 1999-06-18 2001-03-20 Xilinx, Inc. Clock-gating circuit for reducing power consumption
JP3974305B2 (ja) 1999-06-18 2007-09-12 エルジー フィリップス エルシーディー カンパニー リミテッド エッチング剤及びこれを用いた電子機器用基板の製造方法と電子機器
US6661096B1 (en) 1999-06-29 2003-12-09 Semiconductor Energy Laboratory Co., Ltd. Wiring material semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
JP4397511B2 (ja) 1999-07-16 2010-01-13 Ｈｏｙａ株式会社 低抵抗ｉｔｏ薄膜及びその製造方法
US6171910B1 (en) 1999-07-21 2001-01-09 Motorola Inc. Method for forming a semiconductor device
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001109014A (ja) * 1999-10-05 2001-04-20 Hitachi Ltd アクティブマトリクス型液晶表示装置
US6281710B1 (en) 1999-12-17 2001-08-28 Hewlett-Packard Company Selective latch for a domino logic gate
US6266269B1 (en) 2000-06-07 2001-07-24 Xilinx, Inc. Three terminal non-volatile memory element
US6628551B2 (en) 2000-07-14 2003-09-30 Infineon Technologies Aktiengesellschaft Reducing leakage current in memory cells
US6304122B1 (en) 2000-08-17 2001-10-16 International Business Machines Corporation Low power LSSD flip flops and a flushable single clock splitter for flip flops
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP3917355B2 (ja) 2000-09-21 2007-05-23 株式会社東芝 半導体装置およびその製造方法
JP3727838B2 (ja) 2000-09-27 2005-12-21 株式会社東芝 半導体集積回路
KR100382955B1 (ko) 2000-10-10 2003-05-09 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP4954366B2 (ja) 2000-11-28 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW525216B (en) 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
SG111923A1 (en) 2000-12-21 2005-06-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
TW465188B (en) 2001-01-02 2001-11-21 Faraday Tech Corp Clock gate buffer circuit
SG138468A1 (en) 2001-02-28 2008-01-28 Semiconductor Energy Lab A method of manufacturing a semiconductor device
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
DE10119051B4 (de) 2001-04-18 2006-12-28 Infineon Technologies Ag Schaltungsanordnung zur Freigabe eines Taktsignals in Abhängigkeit von einem Freigabesignal
US6693297B2 (en) * 2001-06-18 2004-02-17 International Business Machines Corporation Thin film transistor formed by an etching process with high anisotropy
US6822478B2 (en) 2001-07-03 2004-11-23 Texas Instruments Incorporated Data-driven clock gating for a sequential data-capture device
KR100426811B1 (ko) 2001-07-12 2004-04-08 삼성전자주식회사 셀프얼라인 콘택을 갖는 반도체 소자 및 그의 제조방법
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
KR100415617B1 (ko) * 2001-12-06 2004-01-24 엘지.필립스 엘시디 주식회사 에천트와 이를 이용한 금속배선 제조방법 및박막트랜지스터의 제조방법
JP2003188183A (ja) * 2001-12-20 2003-07-04 Fujitsu Display Technologies Corp 薄膜トランジスタ装置、その製造方法及び液晶表示装置
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
JP2003258226A (ja) 2002-02-27 2003-09-12 Canon Inc 放射線検出装置及びその製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
JP2005530172A (ja) 2002-06-21 2005-10-06 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 非同期的に動作する構成要素を有する電子回路
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
KR100866976B1 (ko) 2002-09-03 2008-11-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
US7327169B2 (en) 2002-09-25 2008-02-05 Semiconductor Energy Laboratory Co., Ltd. Clocked inverter, NAND, NOR and shift register
US6882010B2 (en) 2002-10-03 2005-04-19 Micron Technology, Inc. High performance three-dimensional TFT-based CMOS inverters, and computer systems utilizing such novel CMOS inverters
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
KR100883769B1 (ko) 2002-11-08 2009-02-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
TWI303909B (en) 2002-11-25 2008-12-01 Nichia Corp Ridge waveguide semiconductor laser diode
JP4266656B2 (ja) 2003-02-14 2009-05-20 キヤノン株式会社 固体撮像装置及び放射線撮像装置
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP4906106B2 (ja) 2003-07-14 2012-03-28 株式会社半導体エネルギー研究所 発光装置
TWI368774B (en) 2003-07-14 2012-07-21 Semiconductor Energy Lab Light-emitting device
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
TW200511589A (en) * 2003-07-25 2005-03-16 Hewlett Packard Development Co Transistor including a deposited channel region having a doped portion
US7076748B2 (en) 2003-08-01 2006-07-11 Atrenta Inc. Identification and implementation of clock gating in the design of integrated circuits
US6987059B1 (en) 2003-08-14 2006-01-17 Lsi Logic Corporation Method and structure for creating ultra low resistance damascene copper wiring
US7495644B2 (en) 2003-12-26 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP2006121197A (ja) 2004-10-19 2006-05-11 Matsushita Electric Ind Co Ltd レジスタ回路、レジスタ回路を含む同期式集積回路
JP2006148050A (ja) * 2004-10-21 2006-06-08 Seiko Epson Corp 薄膜トランジスタ、電気光学装置、及び電子機器
KR101219038B1 (ko) 2004-10-26 2013-01-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
AU2005302964B2 (en) 2004-11-10 2010-11-04 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US8003449B2 (en) 2004-11-26 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a reverse staggered thin film transistor
JP5036173B2 (ja) 2004-11-26 2012-09-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20060064264A (ko) * 2004-12-08 2006-06-13 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US7256622B2 (en) 2004-12-08 2007-08-14 Naveen Dronavalli AND, OR, NAND, and NOR logical gates
KR100654569B1 (ko) * 2004-12-30 2006-12-05 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR101090258B1 (ko) 2005-01-03 2011-12-06 삼성전자주식회사 플라스틱 기판을 이용한 박막 트랜지스터 표시판의 제조방법
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
KR100704784B1 (ko) 2005-03-07 2007-04-10 삼성전자주식회사 적층된 반도체 장치 및 그 제조방법
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
CN101243178A (zh) * 2005-06-16 2008-08-13 特拉维夫大学拉莫特有限公司 用于治疗cns疾病的分离细胞和包含这种细胞的细胞群
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
US7323909B2 (en) 2005-07-29 2008-01-29 Sequence Design, Inc. Automatic extension of clock gating technique to fine-grained power gating
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5006598B2 (ja) 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP4793679B2 (ja) 2005-11-10 2011-10-12 富士電機株式会社 薄膜トランジスタ
KR101112652B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
US7615495B2 (en) 2005-11-17 2009-11-10 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same
JP2007165860A (ja) * 2005-11-17 2007-06-28 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
JP5376750B2 (ja) * 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
US20070115219A1 (en) 2005-11-22 2007-05-24 Matsushita Electric Industrial Co., Ltd. Apparatus for driving plasma display panel and plasma display
US20090237000A1 (en) 2005-11-22 2009-09-24 Matsushita Electric Industrial Co., Ltd. Pdp driving apparatus and plasma display
TWI290372B (en) * 2005-11-24 2007-11-21 Au Optronics Corp A method of manufacturing a thin film transistor matrix substrate
JP5250929B2 (ja) 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
JP2007157916A (ja) 2005-12-02 2007-06-21 Idemitsu Kosan Co Ltd Ｔｆｔ基板及びｔｆｔ基板の製造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
KR101348757B1 (ko) * 2006-02-03 2014-01-07 주식회사 동진쎄미켐 유기 절연막용 수지 조성물 및 그 제조 방법, 상기 수지조성물을 포함하는 표시판
KR100714401B1 (ko) 2006-02-08 2007-05-04 삼성전자주식회사 적층된 트랜지스터를 구비하는 반도체 장치 및 그 형성방법
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
WO2007108406A1 (ja) 2006-03-23 2007-09-27 National University Corporation Chiba University エラートレラント方法及びその方法を実現可能な半導体集積回路
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR101206033B1 (ko) 2006-04-18 2012-11-28 삼성전자주식회사 ＺｎＯ 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JPWO2007148601A1 (ja) 2006-06-19 2009-11-19 パナソニック株式会社 薄膜トランジスタおよびその製造方法ならびにそれを用いた電子機器
US8222076B2 (en) 2006-08-02 2012-07-17 Xerox Corporation Fabricating amorphous zinc oxide semiconductor layer
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
CN100463193C (zh) * 2006-11-03 2009-02-18 北京京东方光电科技有限公司 一种tft阵列结构及其制造方法
JP5116290B2 (ja) 2006-11-21 2013-01-09 キヤノン株式会社 薄膜トランジスタの製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101146574B1 (ko) 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
US7576582B2 (en) 2006-12-05 2009-08-18 Electronics And Telecommunications Research Institute Low-power clock gating circuit
KR100937173B1 (ko) 2006-12-26 2010-01-15 엘지디스플레이 주식회사 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US9710095B2 (en) 2007-01-05 2017-07-18 Apple Inc. Touch screen stack-ups
KR20080068240A (ko) * 2007-01-18 2008-07-23 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
EP1950804A2 (en) 2007-01-26 2008-07-30 Samsung Electronics Co., Ltd. Display device and manufacturing method of the same
KR20080070313A (ko) * 2007-01-26 2008-07-30 삼성전자주식회사 표시 장치와 그 제조방법
TWI478347B (zh) 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
KR101410926B1 (ko) 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100885916B1 (ko) 2007-02-28 2009-02-26 삼성전자주식회사 클럭 게이티드 회로
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4727684B2 (ja) 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR100982395B1 (ko) 2007-04-25 2010-09-14 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
JPWO2008136505A1 (ja) 2007-05-08 2010-07-29 出光興産株式会社 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
KR20080099084A (ko) 2007-05-08 2008-11-12 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
JP4496237B2 (ja) * 2007-05-14 2010-07-07 株式会社 日立ディスプレイズ 液晶表示装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101415561B1 (ko) 2007-06-14 2014-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
KR101376073B1 (ko) 2007-06-14 2014-03-21 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 어레이 기판 및 이의 제조방법
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
JP5272342B2 (ja) * 2007-07-13 2013-08-28 凸版印刷株式会社 薄膜トランジスタ基板の製造方法及び画像表示装置
JP5414161B2 (ja) 2007-08-10 2014-02-12 キヤノン株式会社 薄膜トランジスタ回路、発光表示装置と及びそれらの駆動方法
TWI351765B (en) 2007-08-29 2011-11-01 Au Optronics Corp Display element and method of manufacturing the sa
TWI453915B (zh) * 2007-09-10 2014-09-21 Idemitsu Kosan Co Thin film transistor
JP2009070881A (ja) 2007-09-11 2009-04-02 Mitsubishi Materials Corp 薄膜トランジスター
KR101296657B1 (ko) * 2007-09-13 2013-08-14 엘지디스플레이 주식회사 유기전계발광소자 및 그 제조방법
US8927970B2 (en) 2007-09-13 2015-01-06 Lg Display Co., Ltd. Organic electroluminescence device and method for manufacturing the same
JP2009105390A (ja) 2007-10-05 2009-05-14 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2009099887A (ja) * 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
US7824939B2 (en) 2007-10-23 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device comprising separated and electrically connected source wiring layers
TWI481029B (zh) * 2007-12-03 2015-04-11 半導體能源研究所股份有限公司 半導體裝置
JP5377940B2 (ja) 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
JP5213421B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 酸化物半導体薄膜トランジスタ
JPWO2009075281A1 (ja) 2007-12-13 2011-04-28 出光興産株式会社 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
TWI413257B (zh) 2008-01-03 2013-10-21 Au Optronics Corp 薄膜電晶體、主動元件陣列基板以及液晶顯示面板
KR101425131B1 (ko) * 2008-01-15 2014-07-31 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
US20100295042A1 (en) 2008-01-23 2010-11-25 Idemitsu Kosan Co., Ltd. Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
KR101442147B1 (ko) 2008-01-30 2014-11-03 삼성디스플레이 주식회사 액정 표시 장치
JP4956461B2 (ja) * 2008-02-20 2012-06-20 株式会社 日立ディスプレイズ 液晶表示装置及びその製造方法
CN102132398B (zh) * 2008-03-21 2015-01-28 哈佛学院院长等 用于互连的自对准阻挡层
JP2009231664A (ja) 2008-03-25 2009-10-08 Idemitsu Kosan Co Ltd 電界効果トランジスタ及びその製造方法
JP5349822B2 (ja) 2008-03-26 2013-11-20 Ｄｏｗａエコシステム株式会社 有機ハロゲン化合物の分解剤及びその製造方法、並びに該分解剤を用いた浄化方法
JP2009253204A (ja) * 2008-04-10 2009-10-29 Idemitsu Kosan Co Ltd 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
US9041202B2 (en) * 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
TWI622175B (zh) 2008-07-31 2018-04-21 半導體能源研究所股份有限公司 半導體裝置
TWI500159B (zh) 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
KR101499239B1 (ko) 2008-08-26 2015-03-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP2010108957A (ja) * 2008-10-28 2010-05-13 Hitachi Displays Ltd 表示装置およびその製造方法
JP4844617B2 (ja) * 2008-11-05 2011-12-28 ソニー株式会社 薄膜トランジスタ基板および表示装置
TWI540647B (zh) 2008-12-26 2016-07-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101627728B1 (ko) * 2008-12-30 2016-06-08 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101575750B1 (ko) * 2009-06-03 2015-12-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101900653B1 (ko) 2009-07-10 2018-09-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101739154B1 (ko) 2009-07-17 2017-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011010545A1 (en) 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011010542A1 (en) 2009-07-23 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI559501B (zh) 2009-08-07 2016-11-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
TWI596741B (zh) 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
EP2284891B1 (en) 2009-08-07 2019-07-24 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
WO2011027649A1 (en) 2009-09-02 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a transistor, and manufacturing method of semiconductor device
KR102221207B1 (ko) 2009-09-04 2021-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
WO2011027676A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20120071398A (ko) 2009-09-16 2012-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101519893B1 (ko) 2009-09-16 2015-05-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
KR20130026404A (ko) * 2009-09-24 2013-03-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
KR101707260B1 (ko) 2009-09-24 2017-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI512997B (zh) 2009-09-24 2015-12-11 Semiconductor Energy Lab 半導體裝置，電源電路，和半導體裝置的製造方法
WO2011036999A1 (en) 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP2011077116A (ja) 2009-09-29 2011-04-14 Sharp Corp 配線構造およびそれを備えた表示装置
KR102596694B1 (ko) 2009-10-08 2023-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2011043176A1 (en) 2009-10-08 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor layer and semiconductor device
KR20170085148A (ko) 2009-10-09 2017-07-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011043162A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
WO2011043164A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
KR102142835B1 (ko) 2009-10-09 2020-08-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011043194A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101779349B1 (ko) 2009-10-14 2017-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101872229B1 (ko) 2009-10-21 2018-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20170143023A (ko) 2009-10-21 2017-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
KR101629194B1 (ko) 2009-10-30 2016-06-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로 및 반도체 장치
KR20230007544A (ko) 2009-11-06 2023-01-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101818265B1 (ko) 2009-11-06 2018-01-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2497115A4 (en) 2009-11-06 2015-09-02 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
KR101895561B1 (ko) 2009-11-13 2018-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
EP2502272B1 (en) 2009-11-20 2015-04-15 Semiconductor Energy Laboratory Co. Ltd. Nonvolatile latch circuit and logic circuit, and semiconductor device using the same
KR20190093705A (ko) * 2009-11-27 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
CN105206514B (zh) 2009-11-28 2018-04-10 株式会社半导体能源研究所 层叠的氧化物材料、半导体器件、以及用于制造该半导体器件的方法
KR101824124B1 (ko) 2009-11-28 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011065210A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
WO2011065243A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20170100065A (ko) 2009-12-04 2017-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR20210043743A (ko) 2009-12-04 2021-04-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011070900A1 (en) 2009-12-08 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101830195B1 (ko) 2009-12-18 2018-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그것의 제작 방법
KR101768433B1 (ko) 2009-12-18 2017-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
KR101436120B1 (ko) 2009-12-28 2014-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR102065973B1 (ko) * 2013-07-12 2020-01-15 삼성전자 주식회사 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR101802406B1 (ko) 2017-11-28
KR102345456B1 (ko) 2021-12-29
TW201909448A (zh) 2019-03-01
KR102008769B1 (ko) 2019-08-09
TWI540730B (zh) 2016-07-01
KR101506304B1 (ko) 2015-03-26
TWI664749B (zh) 2019-07-01
JP6723294B2 (ja) 2020-07-15
TW201445743A (zh) 2014-12-01
TW201135934A (en) 2011-10-16
KR20130091792A (ko) 2013-08-19
CN103400857A (zh) 2013-11-20
US20110127524A1 (en) 2011-06-02
WO2011065208A1 (en) 2011-06-03
JP6707167B2 (ja) 2020-06-10
CN102640292B (zh) 2015-11-25
US20170352777A1 (en) 2017-12-07
JP2020174186A (ja) 2020-10-22
JP2017123484A (ja) 2017-07-13
TWI455313B (zh) 2014-10-01
TW201909447A (zh) 2019-03-01
KR20200133009A (ko) 2020-11-25
TWI691099B (zh) 2020-04-11
KR20220130273A (ko) 2022-09-26
KR101517944B1 (ko) 2015-05-06
TWI633682B (zh) 2018-08-21
KR20170131727A (ko) 2017-11-29
KR20120102723A (ko) 2012-09-18
US9748436B2 (en) 2017-08-29
KR20130092632A (ko) 2013-08-20
US20230057493A1 (en) 2023-02-23
JP2018166214A (ja) 2018-10-25
US20130248854A1 (en) 2013-09-26
JP2014132668A (ja) 2014-07-17
TWI690092B (zh) 2020-04-01
CN102640292A (zh) 2012-08-15
JP2013093621A (ja) 2013-05-16
JP6596561B2 (ja) 2019-10-23
JP2020014015A (ja) 2020-01-23
KR20220002708A (ko) 2022-01-06
KR20200090939A (ko) 2020-07-29
KR102446585B1 (ko) 2022-09-22
US20190109259A1 (en) 2019-04-11
KR20180127530A (ko) 2018-11-28
KR20190093705A (ko) 2019-08-09
TW202027299A (zh) 2020-07-16
US8471256B2 (en) 2013-06-25
KR102007134B1 (ko) 2019-08-02
JP2019033288A (ja) 2019-02-28
JP6234625B2 (ja) 2017-11-22
CN103400857B (zh) 2016-12-28
JP2019036752A (ja) 2019-03-07
US20240154056A1 (en) 2024-05-09
KR101844972B1 (ko) 2018-04-03
JP2022169521A (ja) 2022-11-09
JP2015173278A (ja) 2015-10-01
TWI781382B (zh) 2022-10-21
JP2017059850A (ja) 2017-03-23
TW201627739A (zh) 2016-08-01
TW201834266A (zh) 2018-09-16
US20190157499A1 (en) 2019-05-23
KR102614462B1 (ko) 2023-12-14
KR20180035242A (ko) 2018-04-05
KR20180127531A (ko) 2018-11-28
KR102183102B1 (ko) 2020-11-25
CN103426935A (zh) 2013-12-04
US11894486B2 (en) 2024-02-06
US10396236B2 (en) 2019-08-27
JP6055869B2 (ja) 2016-12-27
KR20230172618A (ko) 2023-12-22
TWI582505B (zh) 2017-05-11
TW201733160A (zh) 2017-09-16
JP2011135061A (ja) 2011-07-07
KR101943051B1 (ko) 2019-01-28

Similar Documents

Publication Publication Date Title
JP6611894B2 (ja) 半導体装置及びその作製方法
JP5917630B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181115

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181115

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20181115

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20181212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190115

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191023

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191029

R150 Certificate of patent or registration of utility model

Ref document number: 6611894

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250