KR101768433B1 - 반도체 장치 제작 방법 - Google Patents

반도체 장치 제작 방법 Download PDF

Info

Publication number
KR101768433B1
KR101768433B1 KR1020127018562A KR20127018562A KR101768433B1 KR 101768433 B1 KR101768433 B1 KR 101768433B1 KR 1020127018562 A KR1020127018562 A KR 1020127018562A KR 20127018562 A KR20127018562 A KR 20127018562A KR 101768433 B1 KR101768433 B1 KR 101768433B1
Authority
KR
South Korea
Prior art keywords
oxide semiconductor
layer
semiconductor layer
oxide
insulating layer
Prior art date
Application number
KR1020127018562A
Other languages
English (en)
Other versions
KR20120094513A (ko
Inventor
순페이 야마자키
호타카 마루야마
요시아키 오이카와
가츠아키 도치바야시
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20120094513A publication Critical patent/KR20120094513A/ko
Application granted granted Critical
Publication of KR101768433B1 publication Critical patent/KR101768433B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Recrystallisation Techniques (AREA)
  • Electroluminescent Light Sources (AREA)
  • Dram (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Physical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

우수한 결정성을 가진 산화물 반도체층이 대형 표시 장치, 고성능 반도체 장치 등의 실제 응용을 위해 우수한 전기 특성들을 가진 트랜지스터들의 제작를 가능하게 하도록 형성된다. 제 1 열 처리에 의해, 제 1 산화물 반도체층이 결정화된다. 제 2 산화물 반도체층이 상기 제 1 산화물 반도체층 위에 형성된다. 제 2 열 처리에 의해, 표면에 실질적으로 수직으로 배향된 c-축을 가진 결정 영역을 포함하는 산화물 반도체층이 효율적으로 형성되고 산소 결손들이 효율적으로 채워진다. 산화물 절연층이 상기 산화물 반도체층 위에서 그와 접하여 형성된다. 제 3 열 처리에 의해, 산소가 상기 산화물 반도체층에 다시 공급된다. 수소를 함유한 질화물 절연층이 상기 산화물 절연층 위에 형성된다. 제 4 열 처리에 의해, 수소가 상기 제 2 산화물 반도체층과 상기 산화물 절연층 사이의 계면에 공급된다.

Description

반도체 장치 제작 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 트랜지스터와 같은 반도체 소자를 적어도 하나의 소자로서 포함하는 회로를 구비한 반도체 장치 및 그 제작 방법에 관한 것이다. 예를 들면, 본 발명은 전원 회로 상에 장착된 파워 디바이스; 메모리, 사이리스터(thyristor), 컨버터, 화상 센서 등을 포함하는 반도체 집적 회로; 및 액정 표시 패널에 의해 대표되는 전기-광학 장치 또는 유기 발광 재료를 포함하는 발광 표시 장치가 부품으로서 장착된 전자 기기에 관한 것이다.
이 명세서에서의 상기 반도체 장치는 반도체 특성들을 이용하여 동작할 수 있는 모든 장치들을 나타내고, 전기-광학 장치, 반도체 회로 및 전자 기기는 모두 반도체 장치들임을 유념한다.
액정 표시 장치로 대표되는 바와 같이, 유리 기판 등 위에 형성된 트랜지스터가 비정질 실리콘, 다결정 실리콘 등을 이용하여 형성된다. 비정질 실리콘을 포함하는 트랜지스터들이 낮은 전계-효과 이동도를 가지지만, 이들은 대면적화 유리 기판 위에 형성될 수 있다. 대조적으로, 다결정 실리콘을 포함하는 트랜지스터들은 높은 전계-효과 이동도를 가지지만, 이들은 대면적화 유리 기판에 적합하지 않다는 단점을 가진다.
실리콘을 이용하여 제작되는 상기 트랜지스터들과 대조적으로, 트랜지스터가 산화물 반도체를 이용하여 제작되고 전자 디바이스 또는 광학 장치에 적용되는 기술이 주목받고 있다. 예를 들면, 특허 문헌 1 및 특허 문헌 2는 트랜지스터가 산화 아연 또는 In-Ga-Zn-O-계 산화물을 산화물 반도체로서 이용하여 제작되고 화상 표시 장치의 화소의 스위칭 소자 등으로서 이용되는 기술을 개시한다.
일본 공개 특허 출원 제2007-123861호 일본 공개 특허 출원 제2007-96055호
또한, 대형 표시 장치들이 보급되었다. 40인치급 내지 50인치급의 대각선 치수를 가진 표시 화면을 구비한 텔레비전들이 가정용 텔레비전들로서 보급되기 시작했다.
산화물 반도체를 포함하는 절연 게이트형 트랜지스터는 10cm2/Vs 내지 20cm2/Vs의 전계-효과 이동도를 가진다. 비정질 실리콘을 포함하는 절연 게이트형 트랜지스터의 전계-효과 이동도의 10배 이상의 전계-효과 이동도를 가지므로, 산화물 반도체를 포함하는 상기 절연 게이트형 트랜지스터는 대형 표시 장치에서도 화소의 스위칭 소자로서 만족하고 있다.
그러나, 반도체 장치의 구동기 소자, 예를 들면 대형 표시 장치 등의 구동 회로의 소자로서 산화물 반도체를 포함하는 절연 게이트형 트랜지스터의 이용에 관한 제약이 존재한다. 따라서, 더 높은 이동도를 가진 소자들이 필요하다.
본 발명의 일 실시형태의 목적은 대형 표시 장치, 고성능 반도체 장치 등의 실용화가 실현될 수 있도록 기판의 크기를 증가시킬 뿐만 아니라, 우수한 결정성을 가진 산화물 반도체층을 포함하고 높은 전계-효과 이동도를 가진 트랜지스터들을 제작하는 것이다.
트랜지스터의 상기 전계-효과 이동도를 증가시키기 위한 일 방법으로서, 산화물 반도체층의 결정화가 이용된다. 제 1 산화물 반도체층이 형성된 후에, 결정화를 위해 열 처리가 수행된다. 제 2 산화물 반도체층이 그 위에 형성된다. 그 후에, 상기 제 1 산화물 반도체층과 상기 제 2 산화물 반도체층 사이의 계면으로부터 상기 제 2 산화물 반도체층의 표면 쪽으로 상기 제 2 산화물 반도체층의 결정 성장이 유발된다. 상기 제 1 산화물 반도체층에서의 결정층(제 1 결정층)은 상기 제 2 산화물 반도체층에 대한 시드 결정이다. 상기 제 1 산화물 반도체층 위에 상기 제 2 산화물 반도체층을 결정층(제 2 결정층)으로서 형성하는 것이 중요하다. 상기 제 1 결정층 및 상기 제 2 결정층을 형성하기 위한 방법은 육각형 결정들을 가진 모든 산화물 반도체들에 효과적이다. 상기 제 1 결정층 및 상기 제 2 결정층이 판형 결정들(또한 공동-성장(CG) 결정들이라고 칭해짐)을 가짐을 유념한다. 이들은, 각각의 결정의 a-축 및 b-축이 채널 형성 영역에서의 표면에 평행하게 배향되고 각각의 결정의 c-축이 상기 산화물 반도체층의 표면에 실질적으로 수직으로 배향되는 비-단일 결정들이다.
또한, 트랜지스터의 상기 전계-효과 이동도를 증가시키기 위한 다른 방법으로서, 상기 산화물 반도체층은 결정화 단계와 동일한 단계 또는 상이한 단계에서 고순도화되고 그 품질이 개선된다. 특히, 산화물 반도체에서 도너의 역할을 하는 수소를 함유한 수산기, 습기 등이 제거되고, 상기 산화물 반도체층의 주성분인 산소가 충분히 공급되어 산소 결손들을 보충하고, 그에 의해 상기 산화물 반도체층은 고순도화되고 개선된 품질을 가진다.
상기 산화물 반도체층에 산소를 공급하기 위한 다른 방법으로서, 예를 들면, 산소를 함유한 분위기에서 상기 산화물 반도체층에 대한 열 처리, 상기 산화물 반도체층과 접하여 산화물 절연층의 형성, 또는 상기 산화물 절연층의 상기 형성 후의 열 처리가 이용된다.
그 다음, 산소가 상기 산화물 반도체층에 공급된 후에, 수소 원자들을 함유한 질화물 절연층이 상기 산화물 반도체층 위에 층간 막으로서 형성된다. 수소 원자들은 가열하여 상기 질화물 절연막으로부터 상기 산화물 반도체층의 계면(특히, SiOx층과의 계면)으로 또는 상기 막으로 확산되어 특성들을 개선한다. 가열에 의해, 상기 질화물 절연층으로부터 확산된 수소 원자들은 상기 산화물 반도체층과 SiOx층 사이의 계면에서의 Si의 미결합수들, 상기 산화물 반도체에서 산소 등의 미결합수들 등을 종단한다. 본 발명의 일 실시형태에 따라, 수소 원자들의 적합한 양이 결함 준위를 제거하기 위해 결정화에 의해 c-축 배향되는 산화물 반도체층에 의도적으로 첨가된다. 이 명세서에서, "수소 원자들을 함유(containing hydrogen atoms)"는 산화물 반도체층과 접하는 다른 절연층보다 많이 수소 원자들을 함유하는 것을 의미함을 유념한다. 예를 들면, 상기 막의 수소 농도는 1 × 1021atoms/cm3 이상, 바람직하게 1 × 1022atoms/cm3, 더욱 바람직하게 1 × 1023atoms/cm3 이다.
이 명세서에 개시된 본 발명에 따른 일 실시형태는: 절연 표면을 갖는 기판 위에 제 1 산화물 반도체층을 형성하는 단계; 상기 제 1 산화물 반도체층의 표면으로부터 내부 쪽으로 성장되는 결정 영역을 형성하기 위해 상기 제 1 산화물 반도체층을 포함하는 구조체에 대한 제 1 열 처리를 수행하는 단계로서, 상기 결정 영역은 c-축이 상기 제 1 산화물 반도체층의 상기 표면에 실질적으로 수직인 방향으로 배향되는, 상기 제 1 열 처리 수행 단계; 상기 결정 영역을 포함하는 상기 제 1 산화물 반도체층 위에 제 2 산화물 반도체층을 형성하는 단계; 시드로서 상기 결정 영역을 사용하여 상기 제 2 산화물 반도체층에서 c-축 배향된 결정들이 성장하고, 상기 제 1 및 상기 제 2 산화물 반도체층에 산소를 공급하도록, 산소를 포함하는 분위기에서 일정 온도로 상기 제 1 및 상기 제 2 산화물 반도체층을 포함하는 구조체에 대한 제 2 열 처리를 수행하는 단계; 상기 제 2 열 처리가 수행되는 상기 제 2 산화물 반도체층 위에 도전층을 형성하는 단계; 상기 도전층을 선택적으로 에칭함으로써 소스 전극층 및 드레인 전극층을 형성하는 단계; 상기 소스 전극층, 상기 드레인 전극층 및 상기 제 2 산화물 반도체층을 피복하도록 산화물 절연층을 형성하는 단계; 상기 제 2 산화물 반도체층에 산소를 공급하기 위해 상기 산화물 절연층을 포함하는 구조체에 대한 제 3 열 처리를 수행하는 단계; 상기 산화물 절연층의 산소가 공급되는 상기 제 2 산화물 반도체층과 중첩하는 영역에 게이트 전극층을 형성하는 단계; 상기 게이트 전극층 및 상기 산화물 절연층 위에 수소를 포함하는 질화물 절연층을 형성하는 단계; 및 미결합수들을 수소 종단하기 위해 상기 질화물 절연층을 포함하는 구조체에 대한 제 4 열 처리를 수행하는 단계로서, 상기 미결합수들은 적어도 상기 제 1 및 상기 제 2 산화물 반도체층과, 상기 제 1 및 제 2 산화물 반도체층과 상기 제 1 및 제 2 산화물 반도체층과 접하는 상기 산화물 절연층 사이의 계면에 존재하는, 상기 제 4 열 처리 수행 단계를 포함하는, 반도체 장치 제작 방법이다.
이 명세서에 개시된 본 발명에 따른 다른 실시형태는: 절연 표면을 가진 기판 위에 게이트 전극층을 형성하는 단계; 상기 게이트 전극층을 덮도록 제 1 산화물 절연층을 형성하는 단계; 상기 게이트 전극층 및 상기 제 1 산화물 절연층 위에 제 1 산화물 반도체층을 형성하는 단계; 상기 제 1 산화물 반도체층의 표면으로부터 내부 쪽으로 성장되는 결정 영역을 형성하기 위해 상기 제 1 산화물 반도체층을 포함하는 구조체에 대한 제 1 열 처리를 수행하는 단계로서, 상기 결정 영역은 c-축이 상기 제 1 산화물 반도체층의 상기 표면에 실질적으로 수직인 방향으로 배향되는, 상기 제 1 열 처리 수행 단계; 상기 결정 영역을 포함하는 상기 제 1 산화물 반도체층 위에 제 2 산화물 반도체층을 형성하는 단계; 시드로서 상기 결정 영역을 사용하여 상기 제 2 산화물 반도체층에서 c-축 배향된 결정들이 성장하고, 상기 제 1 및 상기 제 2 산화물 반도체층에 산소를 공급하도록, 산소를 포함하는 분위기에서 일정 온도로 상기 제 1 및 상기 제 2 산화물 반도체층에 대한 제 2 열 처리를 수행하는 단계; 상기 제 2 열 처리가 수행되는 상기 제 2 산화물 반도체층 위에 도전층을 형성하는 단계; 상기 도전층을 선택적으로 에칭함으로써 소스 전극층 및 드레인 전극층을 형성하는 단계; 상기 소스 전극층, 상기 드레인 전극층 및 상기 제 2 산화물 반도체층을 피복하도록 제 2 산화물 절연층을 형성하는 단계; 상기 제 2 산화물 반도체층에 산소를 공급하기 위해 상기 제 2 산화물 절연층을 포함하는 구조체에 대한 제 3 열 처리를 수행하는 단계; 상기 제 3 열 처리가 수행되는 상기 제 2 산화물 절연층 위에 수소를 포함하는 질화물 절연층을 형성하는 단계; 및 미결합수들을 수소 종단하기 위해 상기 질화물 절연층을 포함하는 구조체에 대한 제 4 열 처리를 수행하는 단계로서, 상기 미결합수들은 적어도 상기 제 1 및 상기 제 2 산화물 반도체층과, 상기 제 1 산화물 절연층과 상기 제 1 및 제 2 산화물 반도체층 사이 및 상기 제 2 산화물 절연층과 상기 제 1 및 제 2 산화물 반도체층 사이의 계면들에 존재하는, 상기 제 4 열 처리 수행 단계를 포함하는, 반도체 장치 제작 방법이다.
상기 제 2 열 처리에 대한 조건은 중요한 특성들 중 하나인 일정한 온도, 및 산소를 함유한 분위기를 포함한다. 예를 들면, 결정화 및 탈수화 또는 탈수소화가 제 1 단계에서 질소 분위기에서 고온으로 수행될 수 있고, 그 후에 제 2 단계에서 산소를 함유한 분위기에서 일정한 온도로 열 처리에 의해 산소 결손들을 채우기 위해 상기 산화물 반도체에 산소가 공급될 수 있다. 대안적으로, 상기 제 2 열 처리에 대한 조건은 산소를 함유한 분위기만을 포함할 수 있다. 여기서, "탈수화 또는 탈수소화(dehydration or dehydrogenation)"는 편의를 위해 열 처리에 의해 H2O 또는 H2의 방출뿐만 아니라, H, OH 등의 방출을 나타낸다. 또한, "일정한 온도(constant temperature)"는 상기 장치가 제어할 수 없는 온도 변화를 허용한다. 또한, 상기 장치는 상기 온도를 적절하게 변화시키도록 제어될 수 있고, 이러한 경우의 온도도 또한 "일정한 온도"라고 칭해질 수 있다.
상기 방법 중 어느 것에 의해 제작되는 상기 게이트 절연형 트랜지스터들은 높은 전계-효과 이동도 뿐만 아니라 전기 특성들의 적은 변동을 가질 수 있다.
높은 전계-효과 이동도 및 전기 특성들의 적은 변동을 가진 상기 게이트-절연형 트랜지스터들은 대형 표시 장치, 고성능 반도체 장치 등을 실현하도록 제작된다.
도 1은 본 발명의 일 실시형태의 단면도.
도 2a 내지 도 2e는 본 발명의 일 실시형태의 단계들을 도시한 단면도들.
도 3a 내지 도 3d는 본 발명의 일 실시형태의 단계들을 도시한 단면도들.
도 4a 내지 도 4e는 본 발명의 일 실시형태의 단계들을 도시한 단면도들.
도 5a 및 도 5b는 본 발명의 일 실시형태의 단계들을 도시한 단면도들.
도 6은 본 발명의 일 실시형태의 단면도.
도 7은 본 발명의 일 실시형태의 단면도.
도 8은 본 발명의 일 실시형태의 등가 회로도.
도 9a 및 도 9b는 본 발명의 일 실시형태의 각각 상면도 및 단면도.
도 10a 및 도 10b는 본 발명의 일 실시형태의 각각 상면도 및 단면도.
도 11은 본 발명의 일 실시형태의 단면도.
도 12a 내지 도 12e는 전자 기기들의 예들을 도시한 도면들.
도 13은 전자 기기의 예를 도시한 도면.
이후, 본 발명의 실시형태들은 첨부 도면들을 참조하여 상세히 기술될 것이다. 본 발명은 다음의 기술에 제한되지 않고 본 기술분야의 통상의 기술자들은 모드들 및 상세들이 다양한 방식들로 변형될 수 있다는 것을 쉽게 알 것임을 유념한다. 따라서, 본 발명은 하기에 주어질 실시형태들의 기술에 제한되는 것으로서 해석되어서는 안 된다.
(실시형태 1)
이 실시형태에서, 본 발명의 일 실시형태에 따른 반도체 장치의 구조 및 제작 방법은 도 1, 도 2a 내지 도 2e, 도 3a 내지 도 3d, 및 도 4a 내지 도 4e를 참조하여 기술될 것이다.
도 1은 반도체 장치의 구조예인 톱-게이트형 트랜지스터(150)를 도시한 단면도이다. 본 명세서에 기술된 상기 트랜지스터(150)가 그 캐리어들이 전자들인 n-채널 게이트-절연형 트랜지스터(또한 절연형 게이트 전계-효과 트랜지스터(IGFET)라고 칭해짐)이지만, 상기 트랜지스터(150)는 p-채널 게이트-절연형 트랜지스터라는 것을 주의한다.
상기 트랜지스터(150)를 제작하기 위한 방법이 도 2a 내지 도 2e 및 도 3a 내지 도 3d를 참조하여 기술될 것이다.
먼저, 절연층(102)이 기판(100) 위에 형성된다. 다음에, 제 1 산화물 반도체층이 상기 절연층(102) 위에 형성되고, 제 1 열 처리가 적어도 상기 제 1 산화물 반도체층의 표면을 포함하는 영역을 결정화하도록 수행되고, 그에 의해 제 1 산화물 반도체층(104)이 형성된다(도 2a 참조).
유리 기판과 같은 절연 표면을 가진 임의의 기판이 상기 기판(100)으로서 이용될 수 있다. 특히, 본 발명의 일 실시형태에 따른 반도체 장치들이 저비용으로 대량 생산될 수 있기 때문에, 대형 유리 기판이 이용되는 것이 바람직하다. 또한, 상기 유리 기판이 무알칼리 유리 기판인 것이 바람직하다. 상기 무알칼리 유리 기판의 재료로서, 알루미노실리케이트 유리, 알루미노보로실리케이트 유리, 바륨보로실리케이트 유리 등과 같은 유리 재료가 예로서 이용된다. 대안적으로, 상기 기판(100)으로서, 다음의 기판들이 이용될 수 있다: 석영 기판 또는 사파이어 기판과 같은 절연체를 이용하여 형성된 절연 기판, 실리콘과 같은 반도체 재료를 이용하여 형성되고 그 표면이 절연 재료로 피복되는 반도체 기판, 또는 금속 또는 스테인리스 스틸과 같은 도전체를 이용하여 형성되고 그 표면이 절연 재료로 피복되는 도전 기판.
상기 절연층(102)은 하지의 역할을 하고, CVD법, 스퍼터링법 등에 의해 형성될 수 있다. 상기 절연층(102)은 산화 실리콘, 질화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 산화 알루미늄, 산화 하프늄, 산화 탄탈 등을 이용하여 형성되는 것이 바람직하다. 상기 절연층(102)은 단층 구조 또는 적층 구조를 가질 수 있음을 유념한다. 상기 절연층(102)의 두께에 관한 특정 제약이 존재하지 않는다; 예를 들면, 상기 절연층(102)은 10nm 이상 500nm 이하의 두께를 가질 수 있다. 상기 절연층(102)은 필수적인 구성요소가 아니고 생략될 수 있음을 유념한다.
상기 절연층(102) 위에 형성된 상기 제 1 산화물 반도체는 3원계 금속 산화물이고 In-MX-ZnY-OZ(Y = 0.5 내지 5)에 의해 표현되는 산화물 반도체 재료를 이용하여 형성될 수 있다. 여기서, M은 갈륨(Ga), 알루미늄(Al) 및 붕소(B)와 같은 13족 원소들로부터 선택된 하나 이상 종류들의 원소들을 표현한다. In, M, Zn 및 O의 임의의 양이 함유될 수 있고, 상기 M 함유량은 0이 될 수 있음(즉, x = 0)을 유념한다. 즉, 상기 In 함유량 및 상기 Zn 함유량의 각각은 영이 아니다. 즉, 상기 표현은 In-Ga-Zn-O, In-Zn-O 등을 표현할 수 있다.
상기 제 1 산화물 반도체층은, 4원계 산화물인 In-Sn-Ga-Zn-O-계 금속 산화물; 3원계 금속 산화물인 In-Ga-Zn-O-계 금속 산화물, In-Sn-Zn-O-계 금속 산화물, In-Al-Zn-O-계 금속 산화물, Sn-Ga-Zn-O-계 금속 산화물, Al-Ga-Zn-O-계 금속 산화물 또는 Sn-Al-Zn-O-계 금속 산화물; 2원계 금속 산화물인 In-Zn-O-계 금속 산화물, In-Ga-O-계 금속 산화물, Sn-Zn-O-계 금속 산화물, Al-Zn-O-계 금속 산화물, Zn-Mg-O-계 금속 산화물, Sn-Mg-O-계 금속 산화물 또는 In-Mg-O-계 금속 산화물; 또는 In-O-계 금속 산화물, Sn-O-계 금속 산화물, Zn-O-계 금속 산화물 등을 이용하여 형성될 수 있다.
이 실시형태에서, 상기 제 1 산화물 반도체층은 In-Ga-Zn-O-계 산화물 반도체 타겟을 이용하여 스퍼터링법에 의해 형성된다.
스퍼터링법에 의해 상기 제 1 산화물 반도체층을 형성하기 위한 타겟은 예를 들면, In2O3, Ga2O3 및 ZnO를 1 대 1 대 1의 조성비(몰수비)로 함유한 금속 산화물 타겟이다. 대안적으로, 금속 산화물 타겟은 In2O3, Ga2O3 및 ZnO를 1 대 1 대 2의 조성비(몰수비)로 함유할 수 있다. 이 실시형태에서, 상기 형성된 산화물 반도체층이 나중 단계에서 의도적 결정화를 위해 열 처리를 받기 때문에, 그 조성비가 결정들의 생성을 용이하게 하는 산화물 반도체 타겟을 이용하는 것이 바람직하다.
상기 산화물 반도체 타겟의 상기 산화물 반도체의 상대 밀도는 80% 이상, 바람직하게는 95% 이상, 더욱 바람직하게는 99.9% 이상인 것이 바람직하다. 높은 상대 밀도를 가진 산화물 반도체 타겟을 이용하여, 조밀한 제 1 산화물 반도체층이 형성될 수 있다.
상기 제 1 산화물 반도체층의 형성을 위한 스퍼터링 가스는 희가스(통상적으로, 아르곤), 산소, 또는 희가스(통상적으로, 아르곤)와 산소의 혼합 가스가 바람직하다. 또한, 수소, 수분, 수산기 또는 수소화물과 같은 불순물들이, 그 농도가 단위 ppm(바람직하게 ppb)에 의해 표현될 수 있는 정도로 감소되는 고순도 가스를 이용하는 것이 바람직하다.
상기 제 1 산화물 반도체층의 형성시, 예를 들면, 상기 기판은 감압 하에서 유지되는 처리 챔버에 배치되고, 상기 기판 온도는 100℃ 이상 600℃ 이하, 바람직하게는 200℃ 이상 400℃ 이하이다. 상기 처리 챔버 내의 잔여 습기가 제거되는 동안, 수소 및 수분이 제거된 스퍼터링 가스가 도입되어 금속 산화물을 타겟으로서 이용하여 상기 산화물 반도체층을 형성한다. 상기 제 1 산화물 반도체층이 형성되는 동안 상기 기판이 가열되고, 그에 의해 제 1 산화물 반도체막의 상기 불순물들이 제거될 수 있다. 또한, 스퍼터링으로 인한 막 손상이 감소된다. 스퍼터링 장치에 남아있는 습기 등이 상기 제 1 산화물 반도체층의 성막 전, 동안 및/또는 후에 제거되는 것이 바람직하다. 상기 처리 챔버의 잔여 습기를 제거하기 위해, 흡착형 진공 펌프가 이용되는 것이 바람직하다. 예를 들면, 크라이오 펌프, 이온 펌프 또는 티타늄 서블리메이션 펌프가 이용될 수 있다. 냉각 트랩이 구비된 터보 펌프가 이용될 수 있다. 수소, 습기 등이 이들 펌프들로 배기된 상기 처리 챔버에서 제거되기 때문에, 상기 산화물 반도체층의 상기 불순물 농도가 감소될 수 있다.
상기 스퍼터링 장치에 남아있는 습기 등을 제거하기 위해 예열 처리가 상기 제 1 산화물 반도체층의 성막 전에 수행될 수 있음을 유념한다. 상기 예열 처리를 위해, 상기 처리 챔버의 내부가 감압 하에서 200℃ 이상 600℃ 이하로 가열되는 방법, 상기 처리 챔버의 상기 내부가 가열되는 동안 질소 또는 불활성 가스의 도입 및 배기가 반복되는 방법 등이 주어질 수 있다. 상기 예열 처리 후에, 상기 기판 또는 상기 스퍼터링 장치가 냉각된다. 그 후에, 상기 산화물 반도체층이 대기에 노출되지 않고 형성된다. 이 경우, 물이 아닌 오일 등이 상기 타겟을 위한 냉매로서 이용될 수 있다. 질소의 도입 및 배기가 가열 없이 반복될 때 특정한 정도의 효과가 얻어질 수 있지만, 처리 챔버의 내부를 가열하여 상기 처리를 수행하는 것이 바람직하다.
상기 제 1 산화물 반도체층은 예를 들면 다음의 조건들 하에서 형성될 수 있다: 기판과 타겟 사이의 거리는 170mm이다; 압력은 0.4Pa이다; 직류(DC) 전력은 0.5kW이다; 그리고 분위기는 산소 분위기이다(산소 유량비는 100%이다). 먼지(막 형성시 형성되는 가루 또는 조각형 물질)가 감소될 수 있고 막 두께가 균일해질 수 있기 때문에 펄스형 직류(DC) 전원이 이용되는 것이 바람직함을 유념한다. 상기 제 1 산화물 반도체층의 두께는 3nm 이상 15nm 이하가 바람직하고, 이 실시형태의 예에서는 5nm이다. 적합한 두께는 산화물 반도체 재료, 용도 등에 의존하여 상이하고, 두께는 상기 재료, 상기 용도 등에 따라 적합하게 설정될 수 있음을 유념한다.
다음에, 적어도 상기 제 1 산화물 반도체층의 표면을 포함하는 영역을 결정화하기 위해 제 1 열 처리가 상기 제 1 산화물 반도체층에 대해 수행되고, 그에 의해, 상기 제 1 산화물 반도체층(104)이 형성된다. 상기 제 1 산화물 반도체층의 수분(수산기를 포함), 수소 등이 상기 제 1 열 처리에 의해 제거될 수 있다. 상기 제 1 열 처리는 질소, 희가스, 산소, 질소 또는 희가스 및 산소의 혼합 가스, 및 건조 공기로부터 선택된 분위기에서 수행된다. 상기 제 1 열 처리는 400℃ 이상 800℃ 이하, 바람직하게 550℃ 이상 750℃ 이하에서 수행된다. 가열 시간은 1분 이상 24시간 이하이다. 이 실시형태에서, 상기 제 1 열 처리로서, 탈수화 또는 탈수소화가 1시간 동안 질소 분위기에서 700℃로의 가열 처리에 의해 수행된 후에, 분위기는 상기 제 1 산화물 반도체층으로 산소를 공급하기 위해 산소 분위기로 변경된다.
상기 제 1 열 처리에서, 수분, 수소 등이 질소, 산소, 또는 헬륨, 네온 또는 아르곤과 같은 희가스에 함유되지 않는 것이 바람직함을 유념한다. 또한, 열 처리 장치에 도입되는 질소, 산소, 또는 헬륨, 네온 또는 아르곤과 같은 희가스는 6N(99.9999%) 이상, 더욱 바람직하게는 7N(99.99999%) 이상의 순도를 가진다(즉, 불순물들의 농도는 1ppm 이하, 바람직하게는 0.1ppm 이하이다). 상기 제 1 열 처리는 20ppm 이하의 수분 농도의 초건조 공기에서, 더욱 바람직하게는 1ppm 이하의 수분 농도의 초건조 공기에서 수행될 수 있다. 상기 제 1 산화물 반도체층(104)에서 수분(수산기를 포함), 수소 등은 상기 제 1 열 처리에 의해 제거될 수 있다.
상기 제 1 열 처리에 의해, 적어도 상기 제 1 산화물 반도체층(104)의 표면을 포함하는 상기 제 1 산화물 반도체층(104)의 영역이 결정 영역이 된다. 상기 표면을 포함하는 상기 영역에 형성된 상기 결정 영역은 표면에서 내부 쪽으로의 결정 성장에 의해 형성된다. 상기 결정 영역은 그 평균 두께가 2nm 이상 10nm 이하인 판형 결정들을 포함한다. 상기 결정 영역은 상기 표면에 실질적으로 수직으로 배향된 c-축을 가진 결정들을 포함하는 영역이다. 여기서, 용어, "실질적으로 수직(substantially perpendicular)"은 상기 수직 방향으로부터 -10° 이상 +10° 이하 내의 편차들을 포함한다.
상기 제 1 열 처리를 위한 열 처리 장치는 특별히 제한되지 않고, 상기 장치에는 저항 발열체와 같은 발열체로부터 열전도 또는 열복사에 의해 대상을 가열하기 위한 장치가 구비될 수 있음을 유념한다. 예를 들면, 전기로, 또는 LRTA(lamp rapid thermal annealing) 장치나 GRTA(gas rapid thermal annealing) 장치와 같은 RTA(rapid thermal annealing) 장치가 이용될 수 있다. LRTA 장치는 할로겐 램프, 메탈 할라이드 램프, 크세논 아크 램프, 탄소 아크 램프, 고압 나트륨 램프, 또는 고압 수은 램프와 같은 램프로부터 방출된 광(전자파)의 복사에 의해 대상을 가열하기 위한 장치이다. GRTA 장치는 고온 가스를 이용하여 열 처리를 수행하는 장치이다.
다음에, 제 2 산화물 반도체층(105)이 적어도 상기 표면을 포함하는 상기 영역에 상기 결정 영역을 포함하는 상기 제 1 산화물 반도체층(104) 위에 형성된다(도 2b 참조).
상기 제 2 산화물 반도체층(105)에 대해, 상기 제 1 산화물 반도체층에 대한 재료와 유사한 재료가 이용될 수 있다. 예를 들면, 상기 제 2 산화물 반도체층은 4원계 금속 산화물인 In-Sn-Ga-Zn-O; 3원계 금속 산화물인 In-Ga-Zn-O, In-Sn-Zn-O, In-Al-Zn-O, Sn-Ga-Zn-O, Al-Ga-Zn-O 또는 Sn-Al-Zn-O; 2원계 금속 산화물인 In-Zn-O, Sn-Zn-O, Al-Zn-O, Zn-Mg-O, Sn-Mg-O 또는 In-Mg-O; 또는 In-O, Sn-O, Zn-O 등을 이용하여 형성될 수 있다.
상기 제 1 산화물 반도체층(104) 및 상기 제 2 산화물 반도체층(105)이 동일한 주성분을 포함하는 재료들을 이용하여 형성되는 것이 바람직함을 유념한다. 그러나, 상기 제 1 산화물 반도체층(104) 및 상기 제 2 산화물 반도체층(105)은 이들이 동일한 결정 구조 및 근접한 격자 상수들을 가진다면(격자 상수 미스매치가 1% 이하) 상이한 주성분들을 이용하여 형성될 수 있다.
동일한 주성분을 포함하는 재료들을 이용하는 경우에, 상기 제 1 산화물 반도체층(104)의 상기 결정 영역이 시드의 역할을 하기 때문에, 결정 성장은 상기 제 2 산화물 반도체층(105)의 나중 결정화에서 쉽게 유발된다. 또한, 동일한 주성분을 포함하는 재료들의 사용은 막의 유효 두께가 증가될 수 있기 때문에 전력 장치들 등에 대한 응용에 적합하다. 또한, 부착성과 같은 양호한 계면 특성들 또는 양호한 전기 특성들이 얻어질 수 있다.
이 실시형태에서, 상기 제 2 산화물 반도체층(105)은 In-Ga-Zn-O-계 금속 산화물 타겟을 이용하여 스퍼터링법에 의해 형성된다. 스퍼터링법에 의한 상기 제 2 산화물 반도체층(105)의 성막은 스퍼터링법에 의한 제 1 산화물 반도체층의 상기 성막과 유사한 방식으로 행해질 수 있다. 상기 제 2 산화물 반도체층(105)의 두께는 상기 제 1 산화물 반도체층(104)의 두께보다 큰 것이 바람직함을 유념한다. 예를 들면, 상기 제 2 산화물 반도체층(105)은 상기 제 1 산화물 반도체층(104) 및 상기 제 2 산화물 반도체층(105)의 총 두께들이 3nm 이상 50nm 이하일 수 있도록 형성되는 것이 바람직하다. 적합한 두께는 산화물 반도체 재료, 용도 등에 의존하여 상이하고, 두께는 상기 재료, 상기 용도 등에 따라 적합하게 설정될 수 있음을 유념한다.
다음에, 상기 제 1 산화물 반도체층(104)의 상기 결정 영역을 시드로서 이용하여 결정 성장을 유발하기 위해 상기 제 2 산화물 반도체층(105)에 대해 제 2 열 처리가 수행된다. 따라서, 제 2 산화물 반도체층(106)이 형성된다(도 2c 참조).
상기 제 2 열 처리는, 온도가 400℃ 이상 800℃ 이하에서 선택되고 분위기가 질소, 희가스, 산소, 질소 또는 희가스와 산소의 혼합 분위기, 및 건조 공기에서 선택되는 온도 및 분위기의 하나 이상의 조합들을 포함하는 조건 하에서 수행된다. 상기 제 2 산화물 반도체층의 결정화를 위한 가열 시간은 1분 이상 24시간 이하이다. 전기로와 같은 열 처리 장치가 이용되는 경우, 상기 가열 시간은 5시간 이상 20시간 이하가 바람직하고, 통상적으로는 10시간이다. RTA 장치와 같은 급속 열 어닐링 장치가 이용되는 경우, 상기 가열 시간은 1분 이상 30분 이하, 또는 바람직하게 1분 이상 10분 이하이고, 통상적으로는 5분이다.
이 실시형태에서, 상기 제 2 열 처리는 2개의 단계들을 포함한다: 상기 제 2 산화물 반도체층(106)의 결정화 및 탈수화 또는 탈수소화를 촉진하기 위한 제 1 단계, 및 상기 결정화된 제 2 산화물 반도체층(106)에서 산소 결손들을 채우기 위한 제 2 단계. 이 경우, 상기 제 1 단계의 온도는 550℃ 이상 800℃ 이하가 바람직하고, 600℃ 이상 750℃ 이하가 더욱 바람직하다; 상기 제 2 단계의 온도는 400℃ 이상 600℃ 이하가 바람직하고, 450℃ 이상 550℃ 이하가 더욱 바람직하다.
상기 제 1 단계에서, RTA 장치로 6분 동안 650℃의 온도로 질소 분위기에서 열 처리가 수행된다. 상기 제 2 단계에서, 60분 동안 450℃로 산소와 질소의 혼합 가스 분위기에서 열 처리가 수행된다. 단계들의 수는 2개에 제한되지 않고, 적합하게 조정될 수 있는 조건들에 따라 증가될 수 있다. 예를 들면, 상기 제 1 단계를 위한 조건 및 상기 제 2 단계를 위한 조건이 반복적으로 이용될 수 있다. 질소 또는 희가스 분위기 하의 고온 열 처리가 산소 결손들의 증가를 유발할 수 있기 때문에, 상기 제 2 열 처리는 산소를 함유한 분위기를 포함하는 열 처리 조건 하에서 종단되는 것이 바람직함을 유념한다. 또한, 산소를 함유한 분위기의 상기 열 처리에서, 분위기의 산소 농도는 열 처리 시간에 걸쳐 증가될 수 있다. 또한, 결정화 및 탈수화 또는 탈수소화를 촉진할 뿐만 아니라, 산소 결손들을 채우기 위해, 산소를 함유한 가스가 상기 제 1 단계의 분위기로서 이용될 수 있다; 이 경우, 상기 제 2 및 나중 단계들은 생략될 수 있다.
이렇게 산소를 함유한 분위기에서 일정한 온도로 열 처리를 수행함으로써, 상기 산화물 반도체에서 산소 결손들을 채우도록 산소가 충분히 공급되고, 그에 의해 전기 특성들의 변동이 억제될 수 있다.
또한 상기 제 2 열 처리에서, 수분, 수소 등이 질소, 산소, 또는 헬륨, 네온 또는 아르곤과 같은 희가스에 함유되지 않는 것이 바람직함을 유념한다. 또한, 열 처리 장치에 도입되는 질소, 산소, 또는 헬륨, 네온 또는 아르곤과 같은 희가스는 6N 이상, 더욱 바람직하게 7N 이상의 순도를 가지는 것이 바람직하다. 상기 제 2 열 처리는 20ppm 이하의 수분 농도의 초건조 공기에서, 더욱 바람직하게 1ppm 이하의 수분 농도의 초건조 공기에서 수행될 수 있다. 상기 제 2 산화물 반도체층(106)에서의 수분(수산기를 포함), 수소 등은 상기 제 2 열 처리에 의해 제거될 수 있다. 따라서, 불순물들의 감소에 의해 고순도화되고 i형 또는 실질적으로 i형 산화물 반도체층들로 되는 상기 제 1 산화물 반도체층(104) 및 상기 제 2 산화물 반도체층(106)이 형성될 수 있다.
또한, 상기 제 2 열 처리는 노의 분위기가 상기 온도가 증가되고 분위기가 산소일 때 질소 분위기, 또는 상기 온도가 감소될 때 산소를 함유한 분위기인 방식으로 수행될 수 있다. 질소 분위기에서 결정화 및 탈수화 또는 탈수소화 후에 분위기를 산소 분위기로 변경함으로써, 산소가 상기 제 2 산화물 반도체층(106)에 공급될 수 있다.
이러한 방식으로, 상기 제 2 열 처리는 상기 제 1 산화물 반도체층(104)을 시드 결정으로서 이용하여 전체 상기 제 2 산화물 반도체층(105)을 결정화할 수 있고, 그에 의해 상기 제 2 산화물 반도체층(106)이 형성될 수 있다. 또한, 상기 제 2 열 처리에 의해, 상기 제 1 산화물 반도체층(104)이 높은 배향을 가진 결정층이 될 수 있다.
예를 들면, In-Ga-Zn-O-계 산화물 반도체 재료가 상기 제 2 산화물 반도체층(106)에 이용되는 경우에, 상기 제 2 산화물 반도체층(106)은 In2Ga2ZnO7(In : Ga : Zn : O = 2 : 2 : 1 : 7) 등에 의해 표현되는 결정을 포함할 수 있다. 상기 제 2 열 처리로 인해, 이러한 결정들의 c-축은 상기 산화물 반도체층(106)의 상기 표면에 실질적으로 수직인 방향으로 배향된다.
여기서, 상기 결정은 In, Ga 및 Zn 중 어느 것을 포함하고, a-축 및 b-축에 평행한 층들의 적층 구조를 가지는 것으로 간주될 수 있다. 특히, 상기 결정은 In을 포함하는 층, In을 포함하지 않는 층(Ga 또는 Zn을 포함하는 층)이 상기 c-축 방향으로 적층되는 구조를 가진다.
In-Ga-Zn-O-계 산화물 반도체 결정에서, 상기 In을 포함하는 층의 도전성은 상기 a-축 및 상기 b-축에 평행한 방향이 양호하다. 이것은 전기 도전성이 상기 In-Ga-Zn-O-계 산화물 반도체 결정에 의해 주로 결정되는 사실 및 하나의 In 원자의 5s 궤도와 인접한 In 원자의 5s 궤도와 중첩하는 사실에 기인되고, 따라서 캐리어 경로가 형성된다.
상기 제 1 산화물 반도체층(104)이 상기 절연층(102)과의 계면 주변에서 비정질 영역을 포함하는 경우에, 상기 제 2 열 처리는 상기 제 1 산화물 반도체층(104)의 상기 표면 상에 형성된 상기 결정 영역에서 상기 제 1 산화물 반도체층의 하부 표면 쪽으로의 결정 성장을 유발할 수 있고, 일부 경우들에서 상기 비정질 영역을 결정화할 수 있다. 상기 절연층(102)을 형성하기 위한 상기 재료들 또는 열 처리 조건들에 의존하여, 상기 비정질 영역이 남아 있을 수 있음을 유념한다.
상기 제 1 산화물 반도체층(104) 및 상기 제 2 산화물 반도체층(105)이 동일한 주성분을 포함하는 산화물 반도체 재료들을 이용하여 형성되는 경우에, 도 2c에 도시된 바와 같이, 상기 제 1 산화물 반도체층(104)을 시드 결정으로서 이용하여 상기 제 2 산화물 반도체층(105)의 상기 표면 위쪽으로 결정 성장이 발생하고, 그에 의해 상기 제 2 산화물 반도체층(106)이 형성된다. 이렇게 상기 제 1 산화물 반도체층(104) 및 상기 제 2 산화물 반도체층(106)은 동일한 결정 구조를 가진다. 상기 제 1 산화물 반도체층(104)과 상기 제 2 산화물 반도체층(106) 사이의 경계가 도 2c에서 점선으로 표시되지만, 때때로 동일하지 않을 수 있고, 상기 제 1 산화물 반도체층(104) 및 상기 제 2 산화물 반도체층(106)은 때때로 하나의 층으로서 간주될 수 있다.
상기 제 2 열 처리에 이용된 상기 열 처리 장치는 상기 제 1 열 처리 장치의 조건들과 유사한 조건들 하에서 이용될 수 있음을 유념한다.
그 후에, 상기 제 1 산화물 반도체층(104) 및 상기 제 2 산화물 반도체층(106)은 포토레지스트 마스크를 이용하여 에칭과 같은 방법에 의해 가공되고, 그에 의해 섬형상 제 1 산화물 반도체층(104a) 및 섬형상 제 2 산화물 반도체층(106a)이 형성된다(도 2d 참조).
상기 산화물 반도체층을 에칭하기 위해, 건식 에칭 또는 습식 에칭이 이용될 수 있다. 말할 필요도 없이, 건식 에칭 및 습식 에칭이 조합하여 이용될 수 있다. 상기 에칭 조건들(에천트, 에칭 시간 및 온도와 같이)은 상기 산화물 반도체층을 원하는 형상으로 에칭될 수 있도록 상기 재료에 의존하여 적합하게 설정된다.
건식 에칭에 이용될 수 있는 에칭 가스의 예들은, 염소를 함유한 가스(염소(Cl2), 삼염화 붕소(BCl3), 사염화 규소(SiCl4), 또는 사염화 탄소(CCl4)와 같은 염소계 가스)를 포함한다. 대안적으로, 불소를 함유한 가스(사불화 탄소(CF4), 육불화 유황(SF6), 삼불화 질소(NF3), 또는 트리플루오로메탄(CHF3)과 같은 불소계 가스), 브롬화 수소(HBr), 산소(O2), 헬륨(He) 또는 아르곤(Ar)과 같은 희가스가 첨가되는 이들 가스들 중 어느 하나 등이 이용될 수 있다.
습식 에칭에 이용될 수 있는 에천트의 예들은 인산, 아세트산 및 질산의 혼합 용액; 및 암모니아 과수(31wt%의 과산화 수소수 : 28wt%의 암모니아 용액 : 물 = 5 : 2 : 2)이다. 대안적으로, ITO-07N(KANTO CHEMICAL CO., INC.에 의해 생산됨)과 같은 에천트가 이용될 수 있다.
그 후에, 도전층(108)이 상기 제 2 산화물 반도체층(106a)과 접하여 형성된다(도 2e 참조).
상기 도전층(108)은 스퍼터링법과 같은 PVD법, 플라즈마 CVD법과 같은 CVD법에 의해 형성될 수 있다. 상기 도전층(108)은, 알루미늄, 크롬, 구리, 탄탈, 티타늄, 몰리브덴 및 텅스텐으로부터 선택된 원소, 상기 원소들 중 어느 것을 구성성분으로 함유한 합금 등을 이용하여 형성될 수 있다. 상기 도전층(108)은, 망간, 마그네슘, 지르코늄 및 베릴륨 중 하나 이상을 포함하는 재료를 이용하여 형성될 수 있다. 또한, 티타늄, 탄탈, 텅스텐, 몰리브덴, 크롬, 네오디뮴 및 스칸듐으로부터 선택된 원소들 중 하나 이상과 알루미늄을 포함하는 재료가 이용될 수 있다. 상기 도전층(108)의 다른 재료로서, 질화 티타늄 또는 질화 탄탈과 같이 높은 배리어성을 가진 재료가 이용될 수 있다. 상기 제 2 산화물 반도체층(106a)과 접한 부분에서 티타늄 질화막 또는 탄탈 질화막과 같이 높은 배리어성을 가진 재료의 이용은, 상기 제 2 산화물 반도체층(106a)으로의 불순물들의 혼입을 억제하고 트랜지스터 특성들에 대한 악영향을 방지할 수 있다.
대안적으로, 상기 도전층(108)은 도전성 금속 산화물을 이용하여 형성될 수 있다. 도전성 금속 산화물의 예들은 산화 인듐, 산화 주석, 산화 아연, 인듐 주석 산화물(ITO로 축약될 수 있음), 인듐 아연 산화물, 및 실리콘 또는 산화 실리콘을 함유한 이들 금속 산화물 재료들 중 어느 것을 포함한다.
상기 도전층(108)은 티타늄층, 알루미늄층 및 티타늄층이 이 순서로 적층된 3층 구조를 가지는 것이 바람직하다. 대안적으로, 상기 도전층(108)은 알루미늄층 및 텅스텐층이 적층된 2층 구조, 구리층 및 텅스텐층이 적층되는 2층 구조, 또는 알루미늄층 및 몰리브덴층이 적층되는 2층 구조를 가질 수 있다. 말할 필요도 없이, 상기 도전층(108)은 단층 구조 또는 4개 이상의 층들을 포함하는 적층 구조를 가질 수 있다. 여기서, 단층 티타늄막이 이용될 수 있다. 상기 단층 티타늄막을 이용한 경우에, 양호한 테이퍼 형상이 나중에 수행될 에칭에 의해 획득될 수 있다.
그 후에, 상기 도전층(108)은 소스 전극층(108a) 및 드레인 전극층(108b)을 형성하도록 선택적으로 에칭된다(도 3a 참조).
자외선, KrF 레이저 광 또는 ArF 레이저 광이 상기 에칭을 위한 포토레지스트 마스크를 형성하기 위한 노광에 이용되는 것이 바람직하다. 특히, 25nm 미만의 상기 채널 길이(L)를 위해 노광이 수행될 때, 수 나노미터 내지 수십 나노미터의 극히 단파장들을 가진 초자외선이 상기 마스크를 형성하기 위한 노광에 이용되는 것이 바람직하다. 초자외선으로의 노광은 고해상도 및 큰 초점 깊이를 유발한다. 따라서, 나중에 형성될 상기 트랜지스터의 상기 채널 길이(L)는 10nm 이상 1000nm(1㎛) 이하일 수 있다. 이렇게 상기 채널 길이를 감소시킴으로써, 동작 속도가 개선될 수 있다. 또한, 상술된 산화물 반도체를 포함하는 트랜지스터의 오프-상태 전류가 극히 작다; 따라서 소형화로 인한 전력 소비의 증가가 억제될 수 있다.
상기 도전층(108) 및 상기 제 2 산화물 반도체층(106a)의 재료들 및 에칭 조건들은, 상기 도전층(108)의 에칭시 상기 제 2 산화물 반도체층(106a)이 제거되는 것이 방지될 수 있도록 적합하게 조정된다. 일부 경우들에서, 상기 제 2 산화물 반도체층(106a)은 상기 재료들 및 에칭 조건들에 의존하여 홈부(오목 부분)를 가진 산화물 반도체층이 되도록 이 단계에서 부분적으로 에칭됨을 유념한다.
또한, 상기 소스 전극층(108a) 및 상기 드레인 전극층(108b)과 접한 상기 결정층은 일부 경우들에서 상기 제 1 산화물 반도체층(104a) 및 상기 제 2 산화물 반도체층(106a)의 측면들의 주변에 비정질 상태에 있을 수 있다.
다음에, 게이트 절연층(112)은 상기 제 2 산화물 반도체층(106a)의 일부와 접하여 형성된다(도 3b 참조). 상기 게이트 절연층(112)은 플라즈마 CVD법, 스퍼터링법 등에 의해 형성될 수 있다. 상기 게이트 절연층(112)은 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 산화 알루미늄, 산화 하프늄, 산화 탄탈 등을 이용하여 형성되는 것이 바람직하다. 상기 게이트 절연층(112)은 단층 구조 또는 적층 구조를 가질 수 있음을 유념한다. 적층 구조가 이용되는 경우에, 상기 재료들 중 어느 것이 상기 산화물 반도체와 접한 층에 이용되고, 질화 실리콘막이 그 위에 형성될 수 있다. 상기 게이트 절연층(112)의 두께에 관한 특정 제약은 존재하지 않는다; 상기 게이트 절연층(112)은 예를 들면 10nm 이상 500nm 이하, 바람직하게 50nm 이상 200nm 이하의 두께를 가질 수 있다.
이 실시형태에서, 산화 실리콘막이 상기 게이트 절연층(112)을 형성하도록 산소 분위기에서 스퍼터링법에 의해 형성된다. 상기 게이트 절연층(112)의 형성시 상기 제 2 산화물 반도체층(106a)의 일부에 산소가 공급될 수 있다.
또한, 높은 브레이크다운 전압을 가진 조밀하고 고품질인 게이트 절연층이 1 × 1011/cm3 이상의 플라즈마 밀도를 실현할 수 있는 고밀도 플라즈마 장치로 상기 게이트 절연층(112)으로서 형성될 수 있다.
그 후에, 제 3 열 처리가 불활성 분위기 또는 산소 분위기에서 수행되는 것이 바람직하다. 상기 제 3 열 처리는 200℃ 이상 450℃ 이하, 바람직하게 250℃ 이상 350℃ 이하로 수행된다. 예를 들면, 상기 제 3 열 처리는 산소를 함유한 분위기에서 1시간 동안 250℃로 수행될 수 있다. 상기 제 3 열 처리에 의해, 상기 제 2 산화물 반도체층(106a)에 산소가 공급되고 상기 제 2 산화물 반도체층(106a)에서의 산소 결손들이 더욱 감소될 수 있다.
그 후에, 게이트 전극층(114)은 상기 제 1 산화물 반도체층(104a) 및 상기 제 2 산화물 반도체층(106a)과 중첩하는 상기 게이트 절연층(112)의 영역 위에 형성된다(도 3c 참조). 상기 게이트 전극층(114)은 상기 게이트 절연층(112) 위에 도전층을 형성한 후에 상기 도전층을 선택적으로 패터닝함으로써 형성될 수 있다.
상기 도전층은 스퍼터링법과 같은 PVD법 또는 플라즈마 CVD법과 같은 CVD법에 의해 형성될 수 있다. 상기 도전층은 알루미늄, 크롬, 구리, 탄탈, 티타늄, 몰리브덴 및 텅스텐으로부터 선택된 원소, 이들의 합금 등을 이용하여 형성될 수 있다. 또한, 질화 티타늄 또는 질화 탄탈과 같은 이들 원소들의 질화물이 이용될 수 있다. 또한, 망간, 마그네슘, 지르코늄 및 베릴륨의 하나 이상을 포함하는 재료가 이용될 수 있다. 또한, 티타늄, 탄탈, 텅스텐, 몰리브덴, 크롬, 네오디뮴 및 스칸듐으로부터 선택된 하나 이상의 원소들과 알루미늄을 포함하는 재료가 이용될 수 있다.
수소를 함유한 층간 절연층(116)이 상기 게이트 절연층(112) 및 상기 게이트 전극층(114) 위에 형성된 후에, 제 4 열 처리가 수행된다(도 3d 참조). 수소를 함유한 상기 층간 절연층(116)은 플라즈마 CVD법 등에 의해 형성될 수 있다. 이 실시형태에서, 플라즈마 CVD법에 의해 획득된 질화물 절연층들 중 하나인 질화 실리콘막이 이용된다.
상기 제 4 열 처리는 150℃ 이상 450℃ 이하, 바람직하게 250℃ 이상 440℃ 이하에서 질소 분위기에서 수행된다. 상기 제 4 열 처리는 질소 분위기에 대한 제한 없이 산소 분위기, 희가스 분위기, 또는 건조 공기 분위기에서 수행될 수 있다.
수소를 함유한 상기 층간 절연층(116)의 형성 후 상기 제 4 열 처리는 상기 층간 절연층(116)에 함유된 수소가 내부 및 상기 제 1 산화물 반도체층(104a) 및 상기 제 2 산화물 반도체층(106a)의 계면에서 결함들(예를 들면, 상기 산화물 절연층과 상기 산화물 반도체층들 사이의 계면에서 Si의 미결합수들, 또는 상기 산화물 반도체에서의 산소 등의 미결합수들)을 종단하기 위해 확산된다. 산화 실리콘막으로 형성된 절연막(상기 게이트 절연층(112))의 존재에 상관없이, 상기 제 1 산화물 반도체층(104a) 및 상기 제 2 산화물 반도체층(106a), 또는 이들 산화물 반도체층들과 상기 산화물 절연층 사이의 계면으로 수소가 확산될 수 있다.
상술된 바와 같이, 상기 제 1 산화물 반도체층(104a), 및 상기 제 1 산화물 반도체층(104a)에서의 상기 결정 영역으로부터의 결정 성장에 의해 형성되는 상기 제 2 산화물 반도체층(106a)은 채널 형성 영역의 역할을 하고, 상기 층들 사이의 상기 계면 및 상기 산화물 반도체의 결함들이 상기 층간 절연층(116)으로부터 확산된 수소에 의해 종단된다. 따라서, 상기 트랜지스터(150)가 완성된다.
그 후에, 층간 절연층(118)은 상기 층간 절연층(116) 위에 형성된다. 도 1에 도시된 단면 구조가 획득된다. 상기 층간 절연층(118)은 산화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 하프늄, 산화 알루미늄 또는 산화 탄탈과 같은 무기 절연 재료를 이용한 재료를 이용하여 PVD법, CVD법 등에 의해 형성된다. 또한, 폴리이미드, 아크릴, 벤조사이클로부텐, 폴리아미드 또는 에폭시와 같은 유기 수지가 상기 층간 절연층(118)의 재료에 이용될 수 있다. 상기 층간 절연층들(116 및 118)의 적층 구조가 이 실시형태에서 이용되지만, 본 발명의 실시형태는 이 예에 제한되지 않음을 유념한다. 단층 구조 또는 3개층 이상을 포함하는 적층 구조가 또한 이용될 수 있다.
상기 층간 절연층(118)은 평탄한 표면을 가지도록 형성되는 것이 바람직함을 유념한다. 이것은 상기 층간 절연층(118)이 평탄한 표면을 가지도록 형성될 때, 상기 층간 절연층(118) 위에 전극, 배선 등이 형성되는 것이 양호하기 때문이다.
도 1에 도시된 상기 트랜지스터(150)는 상기 절연층(102)을 개재하여 상기 기판(100) 위에 제공된 상기 제 1 산화물 반도체층(104a); 상기 제 1 산화물 반도체층(104a) 위에 제공된 상기 제 2 산화물 반도체층(106a); 상기 제 2 산화물 반도체층(106a)에 전기적으로 접속된 상기 소스 전극층(108a) 및 상기 드레인 전극층(108b); 상기 제 2 산화물 반도체층(106a)과 접하는 상기 게이트 절연층(112); 및 상기 게이트 절연층(112) 위의 상기 게이트 전극층(114)을 포함한다.
상기 제 1 산화물 반도체층(104a) 및 상기 제 2 산화물 반도체층(106a)에서, 캐리어 농도는 일반적인 실리콘 웨이퍼의 캐리어 농도(대략, 1 × 1014/cm3)에 비해 상당히 낮다(예를 들면, 1 × 1012/cm3 미만, 바람직하게 1.45 × 1010/cm3 미만). 상기 채널 길이가 10㎛이고, 상기 산화물 반도체층들의 총 두께가 30nm인 경우에, 1V 내지 10V의 범위의 드레인 전압에서, 상기 오프-상태 전류(상기 게이트-소스 전압이 0V 이하일 때 상기 소스와 상기 드레인 사이에서 흐르는 전류)는 1 × 10-13A 이하거나, 또는 상기 오프-상태 전류 밀도(트랜지스터의 채널 폭으로 오프-상태 전류를 나눔으로써 얻어진 값)가 10aA/㎛("a"는 "아토(atto)"를 표현하고 10-18 배를 표시함) 이하, 바람직하게 1aA/㎛ 이하, 더욱 바람직하게 100zA/㎛ 이하("z"는 "젭토(zepto)"를 표현하고 10-21 배를 표시함)이다. 상기 트랜지스터가 오프일 때의 저항(오프-상태 저항 R)은 상기 오프-상태 전류 및 상기 드레인 전압으로부터 옴의 법칙을 이용하여 계산될 수 있음을 유념한다. 또한, 상기 오프-상태 저항률 ρ는 수학식을 이용하여 계산될 수 있다: 상기 채널 형성 영역의 단면적 A 및 상기 채널 길이 L로부터, ρ = RA/L(R은 상기 오프-상태 저항임). 상기 오프-상태 저항률은 1 × 109Ω·m 이상(또는 1 × 1010Ω·m)이다. 여기서, 상기 단면적 A는 수학식 A = dW에 따라 얻어질 수 있으며, d는 상기 채널 형성 영역의 두께이고 W는 채널 폭이다.
상기 층간 절연층(116)에 함유된 수소가 가열에 의해 상기 제 1 산화물 반도체층(104a) 및 상기 제 2 산화물 반도체층(106a)으로 확산되기 때문에, 캐리어 농도는 상기 확산된 수소량에 의존하여 1× 1014/cm3 이상 1× 1018/cm3 이하일 수 있다.
비정질 실리콘을 포함하는 트랜지스터의 상기 오프-상태 전류는 대략 10-12A인 반면, 산화물 반도체를 포함하는 트랜지스터의 상기 오프-상태 전류는 비정질 실리콘을 포함하는 상기 트랜지스터의 오프-상태 전류의 1/10000 이하이다. 극히 우수한 오프-상태 전류 특성들을 가진 상기 트랜지스터(150)는 따라서 넓은 대역 갭 및 개선된 품질을 가진 산화물 반도체를 이용하여 획득될 수 있다.
상기 제 1 산화물 반도체층(104a) 및 상기 제 2 산화물 반도체층(106a)이 동일한 재료를 이용하여 형성되는 경우에(즉, 호모에피택셜 성장의 경우에), 경계가 도 1에는 점선으로 도시되지만, 상기 제 1 산화물 반도체층(104a) 및 상기 제 2 산화물 반도체층(106a) 사이의 경계는 식별되지 않는다. 그 경우, 상기 제 1 산화물 반도체층(104a) 및 상기 제 2 산화물 반도체층(106a)은 하나의 층으로 간주될 수 있다. 또한, 상기 제 1 산화물 반도체층(104a) 및 상기 제 2 산화물 반도체층(106a) 둘다는 비-단일-결정층들이다.
상기 제 1 산화물 반도체층(104a) 및 상기 제 2 산화물 반도체층(106a)은 상이한 재료들을 이용하여 형성될 수 있다. 상기 제 1 산화물 반도체층(104a) 및 상기 제 2 산화물 반도체층(106a)이 상이한 재료들을 이용하여 형성되는 경우에(즉, 헤테로 에피택셜 성장의 경우에), 예를 들면, 상기 제 1 산화물 반도체층(104a)은 2원계 금속 산화물인 In-Zn-O를 이용하여 형성될 수 있고, 상기 제 2 산화물 반도체층(106a)은 3원계 금속 산화물인 In-Ga-Zn-O를 이용하여 형성될 수 있다.
상기 산화물 반도체층에서 채널 형성 영역의 역할을 하는 영역은 적어도 평탄한 표면을 가지는 것이 바람직하다. 또한, 상기 제 1 산화물 반도체층 및 상기 제 2 산화물 반도체층은 c-축 배향된 비-단결정층들이다. 상기 제 2 산화물 반도체층의 상기 표면의 높이의 변동은 상기 게이트 전극층(상기 채널 형성 영역)과 중첩한 영역에서 1nm 이하가 바람직함(더 바람직하게 0.2nm 이하)을 유념한다.
이 실시형태는 다른 실시형태들에 기술된 임의의 구조와 조합하여 적합하게 구현될 수 있다.
(실시형태 2)
톱-게이트형 트랜지스터를 제작하는 예가 실시형태 1에 기술되었지만, 보텀-게이트형 트랜지스터를 제작하기 위한 예가 이 실시형태에 기술될 것이다.
먼저, 절연 표면을 가진 기판 위에 도전막이 형성되고, 그 후에 게이트 전극층(401)이 포토마스크를 이용하여 포토리소그래피 단계에 의해 형성된다.
기판(400)으로서, 알루미노실리케이트 유리, 알루미노보로실리케이트 유리 또는 바륨보로실리케이트 유리, 실리콘 기판, 석영 기판 등이 이용된다.
이 실시형태에서, 유리 기판이 상기 기판(400)으로서 이용되고, 형성될 산화물 반도체층의 결정화를 위해 열 처리가 나중에 수행될 것이기 때문에, 6분 동안 650℃의 열 처리가 상기 기판(400)에 대해 두 번 수행된다. 막 형성 전에 상기 기판을 가열함으로써, 상기 기판의 수축으로 인한 포토레지스트 마스크의 부정합 또는 막 필링이 억제될 수 있다.
하지층의 역할을 하는 절연층은 상기 기판(400)과 상기 게이트 전극층(401) 사이에 제공될 수 있다. 상기 하지층은 상기 기판(400)으로부터 불순물 원소의 확산을 방지하는 기능을 가지고, 질화 실리콘층, 산화 실리콘층, 질화산화 실리콘층 및 산화질화 실리콘층 중 하나 이상을 포함하는 단층 또는 적층 구조를 가지도록 형성될 수 있다.
금속층은 상기 게이트 전극층(401)으로서 이용될 수 있다. 상기 금속층의 재료로서, 알루미늄, 크롬, 구리, 탄탈, 티타늄, 몰리브덴 및 텅스텐으로부터 선택된 원소, 이들 원소들 중 어느 것을 구성성분으로서 함유한 합금, 이들 구성요소들 중 어느 것을 조합하여 함유한 합금 등이 이용되는 것이 바람직하다. 예를 들면, 상기 금속층은 티타늄층, 알루미늄층 및 티타늄층이 이 순서로 적층되는 3층 구조를 가지는 것이 바람직하다. 말할 필요도 없이, 상기 금속층은 단층, 2층, 또는 4개 이상의 층들을 포함하는 적층 구조를 가질 수 있다. 열 처리가 나중에 수행되는 경우에, 상기 열 처리의 온도를 견딜 수 있는 재료가 상기 게이트 전극층(401)에 대해 선택되는 것이 바람직하다.
다음에, 게이트 절연층(402)이 상기 게이트 전극층(401) 위에 형성된다. 상기 게이트 절연층(402)은 산화 실리콘층, 질화 실리콘층, 산화 하프늄층, 산화질화 실리콘층, 또는 질화산화 실리콘층의 단층 또는 적층 구조를 가지도록 CVD법, 스퍼터링법 등에 의해 형성될 수 있다. 예를 들면, 질화 실리콘막 및 산화 실리콘막을 포함하는 적층이 이용된다. 상기 게이트 절연층(402)의 막 두께는 50nm 이상 200nm 이하이다.
이 실시형태에서, 상기 게이트 절연층(402)은 고밀도 플라즈마 장치로 형성된다. 여기서, 고밀도 플라즈마 장치는 1 × 1011/cm3 이상의 플라즈마 밀도를 실현할 수 있는 장치를 나타낸다. 예를 들면, 플라즈마는 상기 절연막의 형성을 위해 3kW 내지 6kW의 마이크로파 전력을 인가함으로써 생성된다.
모노실란 가스(SiH4), 아산화질소(N2O) 및 희가스가 원료 가스로서 챔버에 도입되고, 고밀도 플라즈마가 유리 기판과 같은 절연 표면을 가진 기판 위에 절연막을 형성하기 위해 10Pa 이상 30Pa 이하의 압력으로 생성된다. 그 후에, 모노실란 가스의 공급이 중단되고 아산화질소(N2O) 및 희가스가 대기에 노출되지 않고 도입되고, 따라서 플라즈마 처리가 상기 절연막의 표면에 대해 수행될 수 있다. 적어도 아산화질소(N2O) 및 희가스를 도입함으로써 상기 절연막의 상기 표면에 대해 수행된 상기 플라즈마 처리는 상기 절연막이 형성된 후에 수행된다. 상기 처리 절차를 통해 형성된 상기 절연막은 예를 들면 100nm 미만의 두께를 가지더라도 신뢰성을 가진다.
이 실시형태에서, 고밀도 플라즈마 장치로 형성된 100nm 두께를 가진 산화질화 실리콘막(또한, SiOxNy라고 칭해짐, 여기서 x > y > 0임)이 상기 게이트 절연층(402)으로서 이용된다.
그 후에, 2nm 이상 15nm 이하의 두께를 가진 제 1 산화물 반도체층이 상기 게이트 절연층(402) 위에 형성된다. 상기 제 1 산화물 반도체층은 희가스(통상적으로, 아르곤) 분위기, 산소 분위기, 또는 희가스(통상적으로, 아르곤)와 산소의 혼합 분위기에서 스퍼터링법에 의해 형성될 수 있다. 이 실시형태에서, 상기 형성된 산화물 반도체층은 나중 단계에서 의도적 결정화를 위한 열 처리를 받기 때문에, 그 조성비가 결정들의 생성을 용이하게 하는 산화물 반도체 타겟을 이용하는 것이 바람직하다.
그 후에, 상기 제 1 산화물 반도체층은 상기 제 1 산화물 반도체층의 적어도 일부를 결정화하기 위해 제 1 열 처리를 받는다. 상기 제 1 열 처리의 온도는 400℃ 이상 800℃ 이하이다. 가열 시간은 1분 이상 24시간 이하이다. 상기 제 1 열 처리는 질소, 희가스, 산소, 질소 또는 희가스와 산소의 혼합 가스 및 건조 공기로부터 선택된 분위기에서 수행된다. 상기 제 1 열 처리에 의해, 표면으로부터 진행하는 결정 성장에 의해 획득되는 결정층인 제 1 산화물 반도체층(404)이 형성된다(도 4a 참조). 상기 표면에서 형성된 상기 결정층은 상기 표면에 실질적으로 수직인 방향으로 c-축 배향되었다.
상기 제 1 열 처리에서, 수분, 수소 등이 질소, 산소, 또는 헬륨, 네온 또는 아르곤과 같은 희가스에 함유되지 않는 것이 바람직함을 유념한다. 또한, 열 처리 장치에 도입되는 질소, 산소, 또는 헬륨, 네온 또는 아르곤과 같은 희가스는 6N 이상, 더욱 바람직하게는 7N 이상의 순도를 가지는 것이 바람직하다. 또한, 상기 제 1 열 처리는 20ppm 이하의 수분 농도의 초건조 공기에서 수행될 수 있다.
또한, 상기 제 1 열 처리는, 전기로의 분위기가 상기 온도가 증가될 때 질소 분위기이고 분위기가 상기 온도가 감소될 때 산소 분위기로 변경되는 방식으로 수행될 수 있다. 질소 분위기에서 탈수화 또는 탈수소화 후에 분위기를 산소 분위기로 변경함으로써, 상기 제 1 산화물 반도체층이 i형 도전성을 가질 수 있도록 산소가 상기 제 1 산화물 반도체층에 공급될 수 있다.
그 후에, 두께가 적어도 상기 제 1 산화물 반도체층(404)의 두께보다 큰 제 2 산화물 반도체층이 판형 결정을 가진 상기 제 1 산화물 반도체층(404) 위에 형성된다. 상기 제 2 산화물 반도체층의 두께는 형성될 원하는 장치에 따라 전문가에 의해 적합하게 결정될 수 있음을 유념한다. 예를 들면, 보텀-게이트형 트랜지스터를 제작하는 경우에, 상기 제 1 산화물 반도체층(404) 및 상기 제 2 산화물 반도체층의 총 두께는 10nm 이상 200nm 이하이다.
상기 제 1 산화물 반도체층 및 상기 제 2 산화물 반도체층이 동일한 주성분을 포함하는 재료들을 이용하여 형성되는 것과 이들이 동일한 결정 구조 및 근접한 격자 상수(1% 이하의 격자 상수 미스매치)를 가지는 것이 바람직함을 유념한다. 상기 동일한 주성분을 포함하는 재료들을 이용하는 경우에, 상기 제 1 산화물 반도체층에서의 상기 판형 결정이 시드의 역할을 하기 때문에 결정 성장은 나중의 결정화에서 용이하게 유발된다. 또한, 상기 재료들이 동일한 성분들을 가질 때, 접착성과 같은 계면 특성들 또는 양호한 전기 특성들이 획득될 수 있다.
그 후에, 상기 제 1 산화물 반도체층에서의 상기 결정층을 시드 결정으로서 이용하여 결정 성장을 위한 상기 제 2 열 처리가 수행된다. 상기 제 2 열 처리는 온도가 400℃ 이상 800℃ 이하에서 선택되고, 분위기가 질소, 희가스, 산소, 질소 또는 희가스와 산소의 혼합 가스, 및 건조 공기에서 선택되는 온도 및 분위기의 하나 이상의 조합들을 포함한 조건 하에서 수행된다. 상기 제 2 산화물 반도체층의 결정화를 위한 가열 시간은 1분 이상 24시간 이하이다. 전기로와 같은 열 처리 장치가 이용되는 경우, 상기 가열 시간은 5시간 이상 20시간 이하가 바람직하고, 통상적으로 10시간이다. RTA 장치와 같은 급속 열 어닐링 장치가 이용되는 경우, 상기 가열 시간은 1분 이상 30분 이하, 바람직하게 1분 이상 10분 이하이고, 통상적으로는 5분이다. 따라서, 결정화된 제 2 산화물 반도체층(406)이 획득될 수 있다(도 4b 참조).
이 실시형태에서, 상기 제 2 열 처리는 2개의 단계들을 포함한다: 상기 제 2 산화물 반도체층의 결정화 및 탈수화 또는 탈수소화를 촉진하기 위한 제 1 단계, 및 상기 결정화된 제 2 산화물 반도체층(406)에서 산소 결손들을 채우기 위한 제 2 단계. 이 경우, 상기 제 1 단계의 온도는 550℃ 이상 800℃ 이하가 바람직하고, 600℃ 이상 750℃ 이하가 더욱 바람직하다; 상기 제 2 단계의 온도는 400℃ 이상 600℃ 이하가 바람직하고, 450℃ 이상 550℃ 이하가 더욱 바람직하다.
상기 제 1 단계에서, RTA 장치로 6분 동안 650℃의 온도로 질소 분위기에서 열 처리가 수행된다. 상기 제 2 단계에서, 60분 동안 450℃로 산소와 질소의 혼합 가스 분위기에서 열 처리가 수행된다. 단계들의 수는 2개에 제한되지 않고, 적합하게 조정될 수 있는 조건들에 따라 증가될 수 있다. 예를 들면, 상기 제 1 단계를 위한 조건 및 상기 제 2 단계를 위한 조건이 반복적으로 이용될 수 있다. 질소 또는 희가스 분위기 하의 고온 열 처리가 산소 결손들의 증가를 유발할 수 있기 때문에, 상기 제 2 열 처리는 산소를 함유한 분위기를 포함하는 열 처리 조건 하에서 종단되는 것이 바람직함을 유념한다. 또한, 산소를 함유한 분위기의 상기 열 처리에서, 분위기의 산소 농도는 열 처리 시간에 걸쳐 증가될 수 있다. 또한, 결정화 및 탈수화 또는 탈수소화를 촉진할 뿐만 아니라, 산소 결손들을 채우기 위해, 산소를 함유한 가스가 상기 제 1 단계의 분위기로서 이용될 수 있다; 이 경우, 상기 제 2 및 나중 단계들은 생략될 수 있다.
이렇게 산소를 함유한 분위기에서 일정한 온도로 열 처리를 수행함으로써, 상기 산화물 반도체에서 산소 결손들을 채우도록 산소가 충분히 공급되고, 그에 의해 전기 특성들의 변동이 억제될 수 있다.
그 후에, 상기 제 1 산화물 반도체층(404) 및 상기 제 2 산화물 반도체층(406)으로 형성된 산화물 반도체층이 포토리소그래피 단계 및 에칭 단계를 통해, 섬형상 제 1 산화물 반도체층(404a) 및 섬형상 제 2 산화물 반도체층(406a)으로 가공된다. 그 후에, 금속 도전막이 스퍼터링법 등에 의해 상기 게이트 절연층(402), 상기 제 1 산화물 반도체층(404a) 및 상기 제 2 산화물 반도체층(406a) 위에 형성된다. 그 후에, 포토리소그래피 단계가 수행되고, 그에 의해 레지스트 마스크가 형성되고 선택적인 에칭이 수행되어, 소스 전극층 및 드레인 전극층의 역할을 하는 금속 전극층이 형성된다.
상기 금속 전극층(및 동일층을 이용하여 형성되는 배선층)이 되는 금속 도전막의 재료로서, 알루미늄, 크롬, 구리, 탄탈, 티타늄, 몰리브덴 또는 텅스텐과 같은 금속 재료, 이들 금속 재료들 중 어느 것을 구성성분으로 함유한 합금 재료가 이용된다. 또한, 실리콘, 티타늄, 탄탈, 텅스텐, 몰리브덴, 크롬, 네오디뮴, 스칸듐 또는 이트륨과 같이, 알루미늄막에서 힐록들 및 위스커들을 방지하는 원소가 첨가된 알루미늄 재료가 이용될 때, 내열성이 증가될 수 있다.
예를 들면, 상기 금속막은 티타늄층, 알루미늄층 및 티타늄층이 이 순서로 적층된 3층 구조를 가지는 것이 바람직하다. 대안적으로, 상기 금속막은 알루미늄층 및 텅스텐층이 적층된 2층 구조, 구리층 및 텅스텐층이 적층된 2층 구조, 또는 알루미늄층 및 몰리브덴층이 적층된 2층 구조를 가질 수 있다. 말할 필요도 없이, 상기 금속막은 단층 구조 또는 4개 이상의 층들을 포함하는 적층 구조를 가질 수 있다.
그 후에, 상기 레지스트 마스크가 제거되고, 포토리소그래피 단계에 의해, 레지스트 마스크가 형성되어 선택적인 에칭이 수행된다; 따라서, 소스 전극층(408a) 및 드레인 전극층(408b)이 형성된다. 그 후에, 상기 레지스트 마스크가 제거된다. 이 포토리소그래피 단계에서, 상기 섬형상 제 2 산화물 반도체층(406a)이 홈부(오목 부분)를 가진 산화물 반도체층이 되도록 일부 경우들에서 부분적으로 에칭될 수 있음을 유념한다.
또한, 상기 포토리소그래피 단계들에서 이용된 포토마스크들의 수를 감소시키고 공정 단계들의 수를 감소시키기 위해, 광이 복수의 세기들을 가지도록 투과되는 노광 마스크인 다계조 마스크를 이용하여 에칭 단계가 수행될 수 있다. 다계조 마스크를 이용하여 형성된 레지스트 마스크는 복수의 두께들을 가지고 형상이 변경될 수 있고, 따라서 상이한 패턴들을 제공하기 위해 복수의 에칭 단계들에서 이용될 수 있다. 따라서, 상이한 패턴들의 적어도 2 종류들에 대응하는 레지스트 마스크가 하나의 다계조 마스크를 이용하여 형성될 수 있다. 따라서, 노광 마스크들의 수가 감소될 수 있고, 대응하는 포토리소그래피 단계들의 수도 또한 감소될 수 있고, 그에 의해 공정이 간단해질 수 있다.
그 후, 보호 절연막의 역할을 하는 산화물 절연층(412)이 상기 산화물 반도체층의 일부와 접하여 형성된 후에, 제 3 열 처리가 수행된다(도 4c 참조).
이 실시형태에서, 300nm 두께의 산화 실리콘막이 상기 산화물 절연층(412)으로서 스퍼터링법에 의해 형성된다. 상기 막 형성시 기판 온도는 실내 온도 이상 300℃ 이하일 수 있다. 이 실시형태에서, 상기 기판 온도는 100℃이다. 스퍼터링법에 의한 상기 산화 실리콘막의 형성은 희가스(통상적으로, 아르곤) 분위기, 산소 분위기, 또는 희가스(통상적으로, 아르곤)와 산소의 혼합 분위기에서 수행될 수 있다. 타겟으로서, 산화 실리콘 타겟 또는 실리콘 타겟이 이용될 수 있다. 예를 들면, 실리콘 타겟을 이용하여, 산화 실리콘이 산소와 질소의 분위기에서 스퍼터링법에 의해 성막될 수 있다. 결정화된 상기 섬형상 제 1 산화물 반도체층(404a) 및 상기 섬형상 제 2 산화물 반도체층(406a)과 접하여 형성된 상기 산화물 절연층(412)이 10nm 이상 500nm 이하의 두께를 가지고, 통상적으로 산화 실리콘막, 질화산화 실리콘막, 산화 알루미늄막, 산화질화 알루미늄막 등이다.
상기 제 3 열 처리는 200℃ 이상 450℃ 이하, 바람직하게 250℃ 이상 350℃ 이하에서 수행된다. 예를 들면, 상기 제 3 열 처리는 산소를 함유한 분위기에서 1시간 동안 250℃로 수행될 수 있다. 상기 제 3 열 처리를 통해, 산소 결손들을 더욱 감소시키기 위해, 상기 섬형상 제 1 산화물 반도체층(404a) 및 상기 섬형상 제 2 산화물 반도체층(406a)에 산소가 공급된다.
수소를 함유하는 층간 절연층(416)이 상기 산화물 절연층(412) 위에 형성된 후에, 제 4 열 처리가 수행된다(도 4d 참조). 수소를 함유하는 상기 층간 절연층(416)은 플라즈마 CVD법 등에 의해 형성될 수 있다. 이 실시형태에서, 플라즈마 CVD법에 의해 획득되는 수소를 함유한 질화물 절연층들 중 하나인 질화 실리콘막이 이용된다.
상기 제 4 열 처리가 150℃ 이상 450℃ 이하, 바람직하게 250℃ 이상 440℃ 이하에서 질소 분위기에서 수행된다. 상기 제 4 열 처리는 질소 분위기에 제한되지 않고, 산소 분위기, 희가스 분위기 또는 건조 공기 분위기에서 수행될 수 있다.
수소를 함유하는 상기 층간 절연층(416)의 형성 후의 상기 제 4 열 처리는 상기 층간 절연층(416)에 함유된 수소가 상기 제 1 산화물 반도체층(404a) 및 상기 제 2 산화물 반도체층(406a)의 결함들을 종단하도록 확산되는 단계이다. 수소는 산화 실리콘막으로 이루어진 상기 절연막(상기 산화물 절연층(412))의 존재에 상관없이 상기 제 1 산화물 반도체층(404a) 및 상기 제 2 산화물 반도체층(406a)에 또는 이들 산화물 반도체층들과 상기 산화물 절연층 사이의 계면으로 확산될 수 있다.
상술된 바와 같이, 상기 제 1 산화물 반도체층(404a), 및 상기 제 1 산화물 반도체층(404a)에서의 상기 결정 영역으로부터의 결정 성장에 의해 형성된 상기 제 2 산화물 반도체층(406a)은 채널 형성 영역의 역할을 하고, 상기 층들 사이의 상기 계면 및 상기 산화물 반도체의 결함들은 상기 층간 절연층(416)으로부터 확산된 수소에 의해 종단된다. 따라서, 상기 트랜지스터(450)가 완성된다.
그 후에, 층간 절연층(418)은 상기 층간 절연층(416) 위에 형성된다. 도 4e에 도시된 단면 구조가 획득된다. 상기 층간 절연층(418)은 PVD법, CVD법 등에 의해 산화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 하프늄, 산화 알루미늄 또는 산화 탄탈과 같은 무기 절연 재료를 포함하는 재료를 이용하여 형성된다. 또한, 아크릴과 같은 유기 수지가 상기 층간 절연층(418)의 재료에 이용될 수 있다. 상기 층간 절연층들(416 및 418)의 적층 구조가 이 실시형태에서 이용되지만, 본 발명의 실시형태는 이 예에 제한되지 않음을 유념한다. 단층 구조 또는 3개 이상의 층들을 포함하는 적층 구조가 또한 이용될 수 있다.
도 4e에 도시된 바와 같이, 상기 게이트 전극층(401)은 상기 소스 전극층(408a)(또는 상기 드레인 전극층(408b))과 중첩하는 영역을 포함한다. 상기 소스 전극층(408a)의 에지부와 상기 게이트 절연층(402)의 단계 사이의 영역(도 4e에서 LOV 영역), 즉, 상기 소스 전극층(408a)의 에지부와 평탄 표면이 상기 단면도에서 테이퍼형 표면으로 변경되는 상기 게이트 절연층의 지점 사이의 영역이 포함된다. 상기 LOV 영역은 캐리어들이 상기 게이트 전극층의 상기 에지부에서 생성되는 결정 입자 경계로 흐르는 것을 방지하는데 중요하다.
또한, 백 게이트의 역할을 하는 전극층이 상기 산화물 절연층(412) 위에 형성될 수 있다. 도 5a 및 도 5b는 그러한 경우의 제작 예를 도시한다. 도 4c의 상태가 획득된 후에, 상기 게이트 전극층(401)에 도달하는 콘택트 홀이 형성되고 전극층(414)이 상기 산화물 절연층(412) 위에 형성된다(도 5a 참조). 그 후에, 수소를 함유한 상기 층간 절연층(416)이 상기 전극층(414) 및 상기 산화물 절연층(412) 위에 형성된다. 그 후에, 상기 제 4 열 처리가 수행되고, 도 5b에 도시된 트랜지스터(451)가 획득될 수 있다. 상기 전극층(414)은 상기 산화물 반도체층에서의 상기 채널 형성 영역과 중첩하는 위치에 제공되고, 그에 의해 BT 시험(바이어스-열 스트레스 시험) 전과 후 사이의 상기 트랜지스터(451)의 임계 전압의 변화량이 감소될 수 있다. 상기 전극층(414)은 상기 트랜지스터(451)의 상기 게이트 전극층(401)과 상이한 전위를 가질 수 있다. 대안적으로, 상기 전극층(414)의 상기 전위는 GND 또는 0V일 수 있거나, 상기 전극층(414)은 플로팅 상태에 있을 수 있다.
(실시형태 3)
이 실시형태에서, 채널-보호형 트랜지스터의 예가 도 6을 참조하여 기술된다.
이 실시형태가 실시형태 2와 부분적으로만 상이하기 때문에, 상세한 기술은 여기서 생략된다.
공정이 하기에 기술될 것이다. 실시형태 2와 유사하게, 게이트 전극층(501) 및 게이트 절연층(502)이 기판(500) 위에 형성된다. 그 후에, 실시형태 2와 유사하게, 제 1 산화물 반도체층이 형성되어 결정화되도록 제 1 열 처리를 받는다; 제 2 산화물 반도체층이 형성되어 결정화되도록 제 2 열 처리를 받는다.
다음에, 산화물 절연층이 형성되고 제 3 열처리가 수행된다. 상기 산화물 절연층은 실시형태 2에 기술된 상기 산화물 절연층(412)의 재료와 동일한 재료를 이용하여 형성된다. 또한, 상기 제 3 열 처리의 조건들은 실시형태 2에 기술된 상기 제 3 열 처리의 조건들과 동일하고, 상기 제 1 산화물 반도체층 및 상기 제 2 산화물 반도체층에서 산소 결손들을 감소시키기 위해 상기 제 1 산화물 반도체층 및 상기 제 2 산화물 반도체층에 산소가 공급된다.
그 후에, 포토리소그래피 단계가 수행되고, 그에 의해, 레지스트 마스크가 상기 산화물 절연층 위에 형성되고 선택적인 에칭이 수행되어, 섬형상 제 1 산화물 반도체층(504a) 및 섬형상 제 2 산화물 반도체층(506a)을 형성한다.
그 후에, 상기 레지스트 마스크가 제거된다. 그 후에, 포토리소그래피 단계가 수행되고, 그에 의해 레지스트 마스크가 형성되고 선택적인 에칭이 수행되어, 섬형상 산화물 절연층(520)을 형성한다.
금속 도전막이 스퍼터링법 등에 의해 상기 섬형상 산화물 절연층(520), 상기 섬형상 제 1 산화물 반도체층(504a) 및 상기 섬형상 제 2 산화물 반도체층(506a) 위에 형성된다. 그 후에, 포토리소그래피 단계가 수행되고, 그에 의해 레지스트 마스크가 형성되고 선택적인 에칭이 수행되어, 소스 전극층(508a) 및 드레인 전극층(508b)을 형성한다.
그 후에, 수소를 함유한 층간 절연층(516)이 상기 섬형상 산화물 절연층(520), 상기 소스 전극층(508a) 및 상기 드레인 전극층(508b) 위에 형성되고, 그 후에 제 4 열 처리가 수행된다. 상기 제 4 열 처리의 조건들은 실시형태 2에 기술된 상기 제 4 열 처리의 조건들과 동일하고, 상기 제 1 산화물 반도체층 및 상기 제 2 산화물 반도체층에서 결핍들을 감소시키기 위해 상기 제 1 산화물 반도체층 및 상기 제 2 산화물 반도체층에 수소가 공급된다.
상술된 바와 같이, 상기 제 2 산화물 반도체층(506a)은 상기 제 1 산화물 반도체층(504a)에서의 상기 결정 영역으로부터의 결정 성장에 의해 형성되고, 상기 층간 절연층(516)에 함유된 수소가 결함들을 종단하기 위해 확산된다. 따라서, 채널-보호형 트랜지스터(550)가 완성된다.
그 후에, 평탄화를 위한 층간 절연층(518)이 상기 층간 절연층(516) 위에 형성된다. 도 6에 도시된 단면 구조가 이렇게 획득될 수 있다.
이 실시형태는 다른 실시형태들에 기술된 임의의 구조와 조합하여 적합하게 구현될 수 있다.
(실시형태 4)
이 실시형태에서, 상기 실시형태들 중 어느 것에 기술된 상기 반도체 장치를 포함하는 반도체 집적 회로의 예로서, 또한 다른 반도체 재료를 이용한 반도체 장치를 포함하는 적층 구조를 가진 반도체 장치가 도 7을 참조하여 기술될 것이다.
도 7은 이 실시형태에 따른 반도체 장치의 구조예를 도시한 단면도이다. 도 7에 도시된 상기 반도체 장치는 산화물 반도체(예를 들면, 실리콘) 이외의 재료를 포함하는 트랜지스터(250)를 하부에, 및 산화물 반도체를 포함하는 상기 트랜지스터(150)를 상부에 포함한다. 산화물 반도체를 포함하는 상기 트랜지스터(150)는 도 1에 도시된 상기 트랜지스터(150)이다. 여기서 상기 트랜지스터들(250 및 150)이 n-채널 트랜지스터들이지만, p-채널 트랜지스터들이 이용될 수 있다. 특히, p-채널 트랜지스터를 상기 트랜지스터(250)로서 이용하는 것이 용이하다.
상기 트랜지스터(250)는 반도체 재료를 함유하는 기판(200)에 제공되는 채널 형성 영역(216), 상기 채널 형성 영역(216)을 개재한 불순물 영역들(214) 및 고농도 불순물 영역들(220)(또한 집합적으로 불순물 영역들이라고 칭해짐), 상기 채널 형성 영역(216) 위에 제공된 게이트 절연층(208a), 상기 게이트 절연층(208a) 위에 제공된 게이트 전극층(210a), 및 상기 불순물 영역들(214)에 전기적으로 접속되는 소스 또는 드레인 전극층(230a) 및 소스 또는 드레인 전극층(230b)을 포함한다(도 7 참조).
여기서, 측벽 절연층들(218)이 상기 게이트 전극(210a)의 측면들 상에 제공된다. 또한, 상기 기판(200)의 주 표면에 수직인 방향에서 볼 때, 상기 측벽 절연층들(218)과 중첩하지 않는 상기 기판(200)의 영역들에 상기 고농도 불순물 영역들(220)이 제공되고, 금속 화합물 영역들(224)이 상기 고농도 불순물 영역들(220)과 접하여 제공된다. 상기 트랜지스터(250)를 둘러싸도록 소자 분리 절연층(206)이 상기 기판(200) 위에 제공된다. 층간 절연층(226) 및 층간 절연층(228)이 상기 트랜지스터(250)를 피복하기 위해 제공된다. 상기 소스 또는 드레인 전극(230a) 및 상기 소스 또는 드레인 전극(230b)은 상기 층간 절연층들(226 및 228)에 형성된 개구부들을 통해 상기 금속 화합물 영역들(224)에 전기적으로 접속된다. 즉, 상기 소스 또는 드레인 전극(230a) 및 상기 소스 또는 드레인 전극(230b)은 상기 금속 화합물 영역들(224)을 통해 상기 고농도 불순물 영역(220) 및 상기 불순물 영역들(214)에 전기적으로 접속된다.
상기 트랜지스터(150)는: 상기 절연층(102) 위에 제공된 상기 제 1 산화물 반도체층(104a) 및 상기 제 2 산화물 반도체층(106a); 상기 제 1 산화물 반도체층(104a) 및 상기 제 2 산화물 반도체층(106a) 위에 제공되고 상기 제 1 산화물 반도체층(104a) 및 상기 제 2 산화물 반도체층(106a)에 전기적으로 접속된 상기 소스 전극층(108a) 및 상기 드레인 전극층(108b); 상기 제 1 산화물 반도체층(104a), 상기 제 2 산화물 반도체층(106a), 상기 소스 전극층(108a) 및 상기 드레인 전극층(108b)을 피복하기 위해 제공된 상기 게이트 절연층(112); 및 상기 제 2 산화물 반도체층(106a)과 중첩한 영역에서 상기 게이트 절연층(112) 위에 제공된 상기 게이트 전극층(114)을 포함한다(도 7 참조).
또한, 상기 층간 절연층(116) 및 상기 층간 절연층(118)이 상기 트랜지스터(150) 위에 제공된다. 여기서, 상기 소스 전극층(108a) 및 상기 드레인 전극층(108b)에 도달하는 개구부들이 상기 게이트 절연층(112), 상기 층간 절연층(116) 및 상기 층간 절연층(118)에 제공된다. 상기 개구부들을 통해, 전극(254d) 및 전극(254e)이 상기 소스 전극층(108a) 및 상기 드레인 전극층(108b)과 접하여 각각 형성된다. 상기 전극들(254d 및 254e)과 유사하게, 전극(254a), 전극(254b) 및 전극(254c)이 상기 게이트 절연층(112), 상기 층간 절연층(116) 및 상기 층간 절연층(118)에 제공된 개구부들을 통해, 전극(236a), 전극(236b) 및 전극(236c)과 각각 접하여 형성된다.
절연층(256)이 상기 층간 절연층(118) 위에 제공된다. 전극(258a), 전극(258b), 전극(258c) 및 전극(258d)이 상기 절연층(256)에 임베딩되도록 제공된다. 여기서, 상기 전극(258a)은 상기 전극(254a)과 접하고; 상기 전극(258b)은 상기 전극(254b)과 접하고; 상기 전극(258c)은 상기 전극(254c) 및 상기 전극(254d)과 접하고; 상기 전극(258d)은 상기 전극(254e)과 접한다.
즉, 상기 트랜지스터(150)의 상기 소스 전극층(108a) 또는 상기 드레인 전극층(108b)은 전극(230c), 상기 전극(236c), 상기 전극(254c), 상기 전극(258c) 및 상기 전극(254d)을 통해 다른 소자(산화물 반도체 이외의 재료를 포함하는 상기 트랜지스터와 같은)에 전기적으로 접속된다(도 7 참조). 또한, 상기 트랜지스터(150)의 상기 소스 전극층(108a) 또는 상기 드레인 전극층(108b)은 상기 전극(254e) 및 상기 전극(258d)을 통해 다른 소자에 전기적으로 접속된다. 접속 전극들(상기 전극(230c), 상기 전극(236c), 상기 전극(254c), 상기 전극(258c) 및 상기 전극(254d))의 구조는 상기 구조에 제한되지 않고, 적합한 추가, 생략 등이 가능함을 유념한다.
상기 전극들의 일부(예를 들면, 상기 전극(258a), 상기 전극(258b), 상기 전극(258c) 및 상기 전극(258d))에 대해; 구리를 함유한 재료가 이용되는 것이 바람직함을 유념한다. 구리를 함유한 재료가 상기 전극들의 일부에 이용될 때, 도전성이 개선될 수 있다. 구리를 함유한 배선 또는 전극은 소위 다마신 공정 등에 의해 형성될 수 있다.
상술된 바와 같이, 이 실시형태에서, 적층 구조를 가진 상기 반도체 장치의 통상적인 예가 기술된다; 그러나, 본 발명의 일 실시형태는 이에 제한되지 않는다. 예를 들면, 트랜지스터의 구조, 절연층들의 수 및 그 배열, 전극들 및 배선들의 수 및 그 접속 관계 등이 적합하게 변경될 수 있다. 전극들 사이의 접속 관계의 예로서, 상기 트랜지스터(250)의 상기 게이트 전극층(210a) 및 상기 트랜지스터(150)의 상기 소스 전극층(108a) 또는 상기 드레인 전극층(108b)이 서로 전기적으로 접속되는 구조가 이용될 수 있다.
상술된 바와 같이, 산화물 반도체를 포함하는 트랜지스터의 전기 특성들과 상이한 전기 특성들을 가진 반도체 장치가 산화물 반도체 이외의 재료를 포함하는 트랜지스터 및 산화물 반도체를 포함하는 트랜지스터의 조합에 의해 실현될 수 있다.
이 실시형태에 기술된 구조들, 방법들 등은 다른 실시형태들에 기술된 구조들, 방법들 등 중 어느 것과 적합하게 조합될 수 있다.
(실시형태 5)
이 실시형태에서, 메모리 장치로서 기능하는 반도체 장치의 구조예가 본 발명의 일 실시형태에 따른 반도체 장치의 특정예로서 기술된다. 산화물 반도체를 포함하는 트랜지스터 및 산화물 반도체 이외의 재료(예를 들면, 실리콘)를 포함하는 트랜지스터를 포함하는 반도체 장치가 여기서 기술됨을 유념한다.
도 8의 상기 반도체 장치에서, 트랜지스터(300)의 게이트 전극 및 트랜지스터(302)의 소스 전극과 드레인 전극 중 하나가 서로 전기적으로 접속된다. 제 1 배선(1st line, 또한 소스선이라고 칭해짐)이 상기 트랜지스터(300)의 소스 전극에 전기적으로 접속된다. 제 2 배선(2nd line, 또한 비트선이라고 칭해짐)이 상기 트랜지스터(300)의 드레인 전극에 전기적으로 접속된다. 제 3 배선(3rd line, 또한 제 1 신호선이라고 칭해짐)이 상기 트랜지스터(302)의 상기 소스 전극 및 상기 드레인 전극 중 다른 하나에 전기적으로 접속된다. 제 4 배선(4th line, 또한 제 2 신호선이라고 칭해짐)이 상기 트랜지스터(302)의 게이트 전극에 전기적으로 접속된다. 여기서, 산화물 반도체 이외의 재료(예를 들면, 실리콘)가 상기 트랜지스터(300)에 이용되고, 산화물 반도체 재료가 상기 트랜지스터(302)에 이용된다.
산화물 반도체 이외의 재료를 포함하는 상기 트랜지스터(300)는 충분히 고속으로 동작할 수 있고, 저장된 데이터는 상기 트랜지스터(300)를 이용함으로써 고속으로 판독될 수 있다. 또한, 산화물 반도체를 포함하는 상기 트랜지스터(302)는 극히 낮은 오프-상태 전류를 가진다. 그러한 이유로, 상기 트랜지스터(302)가 오프 상태에 있을 때 상기 트랜지스터(300)의 상기 게이트 전극의 전위가 극히 장시간 동안 유지될 수 있다.
상기 트랜지스터(302)의 상기 소스 전극 또는 상기 드레인 전극은 상기 트랜지스터(300)의 상기 게이트 전극에 전기적으로 접속되고, 그에 의해 비휘발성 메모리 소자에서 플로팅 게이트 트랜지스터의 플로팅 게이트와 유사한 효과를 가진다. 따라서, 이 실시형태에서, 상기 트랜지스터(302)의 상기 소스 전극 또는 상기 드레인 전극이 상기 트랜지스터(300)의 상기 게이트 전극에 전기적으로 접속된 부분은 플로팅 게이트부 FG라고 칭해진다. 상기 플로팅 게이트부 FG는 절연체에 임베딩되고 따라서 전하를 저장할 수 있다. 상기 트랜지스터(302)의 상기 오프-상태 전류는 실리콘 반도체를 이용하여 형성된 상기 트랜지스터(300)보다 1/100000 이하이고, 따라서, 상기 트랜지스터(302)의 누설로 인한 상기 플로팅 게이트부 FG에 저장된 전하의 손실은 무시될 수 있다.
이러한 구조로, 통상적인 플로팅 게이트 트랜지스터의 문제였던 게이트 절연막(터널 절연막)의 열화가 회피될 수 있다. 즉, 이 구조는 전자들이 플로팅 게이트에 주입될 때 생성되는 터널링 전류로 인해 게이트 절연막이 열화되는 문제를 해결할 수 있다. 그러한 이유로, 도 8에 도시된 상기 반도체 장치들에서 기록들의 수에 관한 제약이 이론상 존재하지 않는다.
커패시터가 상기 플로팅 게이트부 FG에 추가될 수 있음을 유념한다. 상기 플로팅 게이트부 FG로의 커패시터의 추가는 배선들의 전위 변화로 인한 상기 플로팅 게이트부 FG의 전위 변화의 억제 및 전하의 유지를 용이하게 함을 유념한다.
도 8의 상기 반도체 장치는 상기 트랜지스터(300)의 상기 게이트 전극의 상기 전위가 유지될 수 있고, 그에 의해 하기에 기술되는 바와 같이 데이터를 기록, 유지 및 판독할 수 있다는 이점을 이용한다.
첫째, 데이터의 기록 및 유지가 기술될 것이다. 먼저, 상기 제 4 배선의 전위는, 상기 트랜지스터(302)가 온 상태인 전위로 설정되어, 상기 트랜지스터(302)가 턴 온된다. 따라서, 상기 제 3 배선의 전위가 상기 트랜지스터(300)의 상기 게이트 전극에 공급된다(기록). 그 후에, 상기 제 4 배선의 상기 전위는 상기 트랜지스터(302)가 오프 상태인 전위로 설정되어, 상기 트랜지스터(1302)가 턴 오프되고, 그에 의해 상기 트랜지스터(300)의 상기 게이트 전극의 상기 전위가 유지된다(홀딩).
상기 트랜지스터(302)의 상기 오프-상태 전류가 극히 낮기 때문에, 상기 트랜지스터(300)의 상기 게이트 전극의 상기 전위는 장시간 동안 유지된다. 예를 들면, 상기 트랜지스터(300)의 상기 게이트 전극의 상기 전위가 상기 트랜지스터(300)가 온 상태인 전위일 때, 상기 트랜지스터(300)의 온 상태가 장시간 동안 유지된다. 상기 트랜지스터(300)의 상기 게이트 전극의 상기 전위가 상기 트랜지스터(300)가 오프 상태인 전위일 때, 상기 트랜지스터(300)의 오프 상태가 장시간 동안 유지된다.
둘째, 데이터의 판독이 기술될 것이다. 상기 트랜지스터(300)의 상기 온 상태 또는 상기 오프 상태가 상술된 바와 같이 유지되는 상태에서 미리 결정된 전위(저전위)가 상기 제 1 배선에 공급될 때, 상기 트랜지스터(300)가 온 또는 오프인지에 의존하여 상기 제 2 배선의 전위가 변한다. 예를 들면, 상기 트랜지스터(300)가 온일 때, 상기 제 2 배선의 상기 전위는 상기 제 1 배선의 상기 전위보다 낮아진다. 대조적으로, 상기 트랜지스터(300)가 오프일 때, 상기 제 2 배선의 상기 전위는 변하지 않는다.
이러한 방식으로, 데이터가 유지된 상태에서, 상기 제 1 배선의 상기 전위 및 상기 제 2 배선의 상기 전위는 서로 비교되고, 그에 의해 상기 데이터가 판독될 수 있다.
셋째, 데이터의 재기록이 기술될 것이다. 데이터의 재기록은 데이터의 상기 기록 및 유지 방식과 유사한 방식으로 수행된다. 즉, 상기 제 4 배선의 상기 전위는 상기 트랜지스터(302)가 턴 온되는 전위로 설정되어, 상기 트랜지스터(302)가 턴 온된다. 따라서, 상기 제 3 배선의 전위(새로운 데이터를 위한 전위)가 상기 트랜지스터(300)의 상기 게이트 전극에 공급된다. 그 후에, 상기 제 4 배선의 상기 전위는 상기 트랜지스터(302)가 턴 오프되는 전위로 설정되어, 상기 트랜지스터(302)가 턴 오프되고, 그에 의해 상기 새로운 데이터가 유지된다.
본 발명의 일 실시형태에 따른 상기 반도체 장치에서, 데이터는 상술된 바와 같이 데이터를 다시 기록함으로써 직접 재기록될 수 있다. 그러한 이유로, 플래시 메모리 등에 필요한 소거 동작이 요구되지 않고, 그에 의해 소거 동작으로 인한 동작 속도의 감소가 방지될 수 있다. 즉, 상기 반도체 장치의 고속 동작이 실현될 수 있다.
이 실시형태에 따른 상기 반도체 장치는 상기 트랜지스터(302)가 낮은 오프-상태 전류를 가지기 때문에 극히 장시간 동안 데이터를 저장할 수 있다. 즉, DRAM 등에서 필수적인 리프레시 동작이 요구되지 않고, 그에 의해 전력 소비가 억제될 수 있다. 또한, 이 실시형태에 따른 상기 반도체 장치는 실질적으로 비휘발성 반도체 장치로서 이용될 수 있다.
또한, 데이터 기록 등이 상기 트랜지스터(302)의 스위칭 동작에 의해 수행되기 때문에, 고전압이 필요하지 않고 상기 소자의 열화가 발생하지 않는다. 또한, 상기 트랜지스터를 턴 온 및 오프함으로써 데이터가 기록 및 소거되고, 그에 의해 고속 동작이 쉽게 실현될 수 있다.
산화물 반도체 이외의 재료를 포함하는 트랜지스터가 충분히 고속으로 동작할 수 있기 때문에, 산화물 반도체 이외의 재료를 포함하는 상기 트랜지스터에 의해 저장된 데이터가 고속으로 판독될 수 있다.
전자들이 다수 캐리어들인 n형 트랜지스터(n-채널 트랜지스터)가 상기 기술에서 이용되었지만, 말할 필요도 없이 정공들이 다수 캐리어들인 p형 트랜지스터가 상기 n형 트랜지스터 대신에 이용될 수 있음을 유념한다.
이 실시형태에 따른 상기 반도체 장치는 예를 들면, 실시형태 4에 기술된 상기 트랜지스터의 적층 구조로 형성될 수 있다. 개시된 발명은 트랜지스터들의 적층 구조에 제한될 필요가 없음은 말할 필요가 없다. 예를 들면, 상기 트랜지스터(300) 및 상기 트랜지스터(302)가 동일 표면 상에 형성될 수 있다. 또한, 이 실시형태에 따른 상기 반도체 장치가 상기 트랜지스터(302)의 낮은 오프-상태 전류를 이용하기 때문에, 상기 트랜지스터(300)에 관한 특정 제약은 존재하지 않는다. 예를 들면, 상기 트랜지스터(300)가 이 실시형태에서 산화물 반도체 이외의 재료를 이용하여 형성되지만, 상기 트랜지스터(300)는 산화물 반도체를 이용하여 형성될 수 있다.
이 실시형태에서, 최소 단위의 상기 반도체 장치가 간략화를 위해 기술되지만, 상기 반도체 장치의 구조는 이에 제한되지 않는다. 더욱 진보된 반도체 장치가 복수의 반도체 장치들을 적합하게 접속하여 형성될 수 있다. 예를 들면, NAND형 또는 NOR형 반도체 장치가 복수의 상기 반도체 장치들을 이용하여 형성될 수 있다. 상기 배선들의 구조는 도 8에 도시된 구조에 제한되지 않고 적합하게 변경될 수 있다.
이 실시형태에 기술된 구조들, 방법들 등은 다른 실시형태들에 기술된 구조들, 방법들 등 중 어느 것과 적합하게 조합될 수 있다.
(실시형태 6)
이 실시형태에서, c-축 배향된 산화물 반도체층을 포함하는 트랜지스터들이 제작되고, 화소부 및 또한 구동 회로에 상기 트랜지스터들을 이용함으로써, 표시 기능을 가진 반도체 장치(또한 표시 장치라고 칭해짐)가 제작된다. 또한, 상기 구동 회로들의 일부 또는 전부가 시스템-온-패널을 제공하기 위해 상기 화소부와 동일한 기판 위에 형성될 수 있다.
이 실시형태에서, 액정 표시 장치의 예가 본 발명의 일 실시형태인 반도체 장치로서 기술될 것이다. 먼저, 반도체 장치의 일 실시형태인 액정 표시 패널의 외관 및 단면이 도 9a 및 도 9b를 참조하여 기술될 것이다. 도 9a는 제 1 기판(4001) 위에 형성되는 c-축 배향된 산화물 반도체층을 포함하는 트랜지스터들(4010 및 4011) 및 액정 소자(4013)이 상기 제 1 기판(4001)과 제 2 기판(4006) 사이에 씰재(4005)로 밀봉되는 패널의 단면도이다. 도 9b는 도 9a의 라인 M-N을 따라 취해진 단면도이다.
상기 씰재(4005)는 상기 제 1 기판(4001) 위에 제공되는 화소부(4002), 신호선 구동 회로(4003) 및 주사선 구동 회로(4004)를 둘러싸도록 제공된다. 상기 제 2 기판(4006)은 상기 화소부(4002), 상기 신호선 구동 회로(4003) 및 상기 주사선 구동 회로(4004) 위에 제공된다. 결과적으로, 상기 화소부(4002), 상기 신호선 구동 회로(4003) 및 상기 주사선 구동 회로(4004)는 상기 제 1 기판(4001), 상기 씰재(4005) 및 상기 제 2 기판(4006)에 의해 액정층(4008)과 함께 밀봉된다.
상기 제 1 기판(4001) 위에 제공되는 상기 화소부(4002), 상기 신호선 구동 회로(4003) 및 상기 주사선 구동 회로(4004)는 복수의 트랜지스터들을 포함한다. 도 9b는 예를 들면 상기 화소부(4002)에 포함된 상기 트랜지스터(4010), 및 상기 주사선 구동 회로(4004)에 포함된 상기 트랜지스터(4011)를 포함한다. 절연층들(4020, 4014 및 4021)은 상기 트랜지스터들(4010 및 4011) 위에 제공된다.
상기 트랜지스터들(4010 및 4011)에 대해, 실시형태 2의 c-축 배향된 산화물 반도체층을 포함하는 상기 트랜지스터가 이용될 수 있다. 이 실시형태에서, 상기 트랜지스터들(4010 및 4011)이 n-채널 트랜지스터들이다.
상기 구동 회로에 대한 상기 트랜지스터(4011)의 상기 산화물 반도체층에서 채널 형성 영역과 중첩하는 상기 절연층(4021)의 일부 위에 도전층(4040)이 제공된다. 상기 도전층(4040)은 상기 산화물 반도체층의 상기 채널 형성 영역과 중첩하도록 제공되고, 그에 의해 상기 BT 시험 전과 후 사이의 상기 트랜지스터(4011) 임계 전압의 변동량이 감소될 수 있다. 상기 도전층(4040)의 전위가 상기 트랜지스터(4011)의 게이트 전극층의 전위와 동일하거나 상이할 수 있다. 상기 도전층(4040)은 또한 제 2 게이트 전극층의 역할을 할 수 있다. 대안적으로, 상기 도전층(4040)의 상기 전위는 GND 또는 0V일 수 있거나, 상기 도전층(4040)은 플로팅 상태에 있을 수 있다.
상기 액정 소자(4013)에 포함된 화소 전극층(4030)은 상기 트랜지스터(4010)에 전기적으로 접속된다. 상기 액정 소자(4013)의 대향 전극층(4031)은 상기 제 2 기판(4006) 상에 제공된다. 상기 화소 전극층(4030), 상기 대향 전극층(4031) 및 상기 액정층(4008)이 서로 중첩하는 부분은 상기 액정 소자(4013)에 대응한다. 상기 화소 전극층(4030) 및 상기 대향 전극층(4031)에는 배향막들의 역할을 하는 절연층(4032) 및 절연층(4033)이 각각 구비되고, 상기 액정층(4008)과 상기 화소 전극층(4030) 사이 및 상기 액정층(4008)과 상기 대향 전극층(4031) 사이에 각각 제공되는 상기 절연층들(4032 및 4033) 사이에 상기 액정층(4008)이 개재됨을 유념한다.
유리 또는 플라스틱들이 상기 제 2 기판(4006)으로서 이용될 수 있음을 유념한다.
참조 번호(4035)는 절연층의 선택적인 에칭에 의해 획득되고 상기 화소 전극층(4030)과 상기 대향 전극층(4031) 사이의 거리(셀 갭)를 제어하기 위해 제공되는 원주형 스페이서(columnar spacer)를 표시한다. 대안적으로, 구형 스페이서가 이용될 수 있다. 상기 대향 전극층(4031)은 상기 트랜지스터(4010)가 형성되는 상기 절연 기판 위에 형성된 공통 전위선에 전기적으로 접속된다. 또한, 상기 공통 접속부를 이용하여, 상기 대향 전극층(4031) 및 상기 공통 전위선이 한 쌍의 기판들 사이에 제공된 도전 입자들을 통해 서로 전기적으로 접속될 수 있다. 상기 도전 입자들은 상기 씰재(4005)에 포함됨을 유념한다.
대안적으로, 배향막이 불필요한 블루 상을 나타내는 액정이 이용될 수 있다. 블루 상은 액정 상들 중 하나이고, 이것은 콜레스테릭 액정의 온도가 증가될 때 콜레스테릭 상이 등방성 상으로 변하기 직전에 생성된다. 상기 블루 상이 협소한 범위의 온도 내에서만 생성되기 때문에, 5wt% 이상의 키랄제를 함유한 액정 조성물이 상기 온도 범위를 개선하기 위해 이용된다. 키랄제 및 블루 상을 나타내는 액정을 포함하는 상기 액정 조성물은 1msec 이하의 짧은 응답 시간을 가지고 광학적으로 등방성이다; 따라서, 배향 처리가 필요하지 않고 시야각 의존도가 작다.
블루 상을 나타내는 액정이 이용될 때, 배향막에 대한 러빙 처리가 불필요하다; 따라서, 상기 러빙 처리에 의해 유발되는 정전 방전 손상이 방지될 수 있고, 제작 공정에서 상기 액정 표시 장치의 결함들 및 손상이 감소될 수 있다. 따라서, 상기 액정 표시 장치의 생산성이 증가될 수 있다. 산화물 반도체층을 포함하는 트랜지스터는 특히 상기 트랜지스터의 전기 특성들이 설계 범위로부터의 벗어남 및 정전기의 영향에 의해 상당히 변할 수 있는 가능성을 가진다. 따라서, 산화물 반도체층을 포함하는 트랜지스터를 포함하는 액정 표시 장치에 대한 블루 상 액정 재료를 이용하는 것이 더욱 효과적이다. 블루 상이 이용되는 경우에, 본 발명의 실시형태는 도 9a 및 도 9b의 구조에 제한되지 않고, 소위 수평 전계 모드의 구조가 이용될 수 있으며, 여기서 상기 대향 전극층(4031)에 대응하는 전극층이 상기 화소 전극층(4030)과 동일한 기판측 상에 형성됨을 유념한다.
투과형 액정 표시 장치가 이 실시형태에서 기술되었지만, 본 발명의 실시형태는 반사형 액정 표시 장치 또는 반투과형 액정 표시 장치에도 또한 적용될 수 있다.
이 실시형태의 상기 액정 표시 장치의 예에서 편광판이 상기 기판의 외면상(뷰어측상)에 제공되고 표시 소자에 이용된 착색층 및 전극층이 상기 기판의 내면에서부터 이 순서로 제공되지만, 상기 편광판은 상기 기판의 상기 내면 상에 제공될 수 있다. 상기 편광판 및 상기 착색층의 적층 구조가 이 실시형태의 구조에 제한되지 않고, 상기 편광판 및 상기 착색층의 재료들 또는 상기 제작 공정의 조건들에 의존하여 적합하게 설정될 수 있다. 또한, 블랙 매트릭스의 역할을 하는 차광층이 필요시 제공될 수 있다.
이 실시형태에서, 상기 트랜지스터들의 표면 요철을 감소시키고 상기 트랜지스터들의 신뢰도를 개선하기 위해, 상기 트랜지스터들은 평탄화 절연층들의 역할을 하는 보호층 또는 절연층들(상기 절연층(4020), 절연층(4014) 및 상기 절연층(4021))로 피복된다. 상기 보호층은 유기 물질, 금속 물질 또는 공기 중에 부유하는 습기와 같은 오염 불순물들의 혼입을 방지하기 위해 제공되고, 조밀한 막이 바람직함을 유념한다. 상기 보호층은 산화 실리콘층, 질화 실리콘층, 산화질화 실리콘층, 질화산화 실리콘층, 산화 알루미늄층, 질화 알루미늄층, 산화질화 알루미늄층 및 질화산화 알루미늄층 중 어느 것을 포함하는 단층 구조 또는 적층 구조를 가지도록 스퍼터링법에 의해 형성될 수 있다.
여기서, 적층된 구조를 가진 절연층이 상기 보호층으로서 형성된다. 예를 들면, 제 1 층인 상기 절연층(4020)으로서, 산화 실리콘층이 스퍼터링법에 의해 형성된다. 산화 실리콘층이 보호층으로서 이용될 때, 상기 보호층과 접하는 상기 산화물 반도체층에 산소가 첨가되고, 그에 의해 산소 결손들이 감소될 수 있다.
여기서, 상기 절연층(4014)의 제 2 층으로서, 수소를 함유한 질화물 절연층들의 하나인 질화 실리콘층이 플라즈마 CVD법에 의해 형성되고, 그 후에 열 처리가 수행되어 수소가 상기 산화물 반도체층으로 확산된다. 상기 보호층으로서 상기 질화 실리콘층의 이용은 나트륨 이온들과 같은 이온들이 반도체 영역에 혼입되는 것을 방지할 수 있고, 그에 의해 상기 트랜지스터들의 전기 특성들의 변동들이 억제될 수 있다.
상기 절연층(4021)은 상기 평탄화 절연층으로서 형성된다. 상기 절연층(4021)으로서, 아크릴과 같은 유기 재료가 이용될 수 있다. 이러한 유기 재료에 대한 대안으로서, 저-유전율 상수 재료(low-k 재료), 실록산-계 수지, 인실리케이트 유리(PSG), 인붕소실리케이트 유리(BPSG) 등을 이용하는 것이 가능하다. 상기 절연층(4021)이 이들 재료들로 구성된 복수의 절연층들을 적층함으로써 형성될 수 있음을 유념한다.
상기 화소 전극층(4030) 및 상기 대향 전극층(4031)이 산화 텅스텐을 함유한 인듐 산화물, 산화 텅스텐을 함유한 인듐 아연 산화물, 산화 티타늄을 함유한 인듐 산화물, 산화 티타늄을 함유한 인듐 주석 산화물, 인듐 주석 산화물(이후, ITO라고 칭해짐), 인듐 아연 산화물, 또는 산화 실리콘이 첨가된 인듐 주석 산화물과 같은 투광성 도전 재료를 이용하여 형성될 수 있다.
또한, 다양한 신호들 및 전위들이 FPC(4018)를 통해 동일한 기판 위에 형성되는 상기 신호선 구동 회로(4003), 상기 주사선 구동 회로(4004), 또는 상기 화소부(4002)에 공급된다.
이 실시형태에서, 접속 단자 전극(4015)이 상기 액정 소자(4013)에 포함된 상기 화소 전극층(4030)과 동일한 도전층을 이용하여 형성된다. 상기 트랜지스터들(4010 및 4011)에 포함된 상기 소스 및 드레인 전극층들과 동일한 도전층을 이용하여 단자 전극(4016)이 형성된다.
상기 접속 단자 전극(4015)은 이방성 도전층(4019)을 통해 상기 FPC(4018)에 포함된 단자에 전기적으로 접속된다.
또한, 필요시, 컬러 필터가 각각의 화소에 제공된다. 또한, 편광판 또는 확산판이 상기 제 1 기판(4001) 및 상기 제 2 기판(4006)의 외측 상에 제공된다. 백라이트의 광원은 냉음극관 또는 LED를 포함한다. 따라서, 액정 표시 모듈이 획득된다.
상기 액정 표시 모듈에 대해, TN(twisted nematic) 모드, IPS(in-plane-switching) 모드, FFS(fringe field switching) 모드, MVA(multi-domain vertical alignment) 모드, PVA(patterned vertical alignment) 모드, ASM(axially symmetric aligned micro-cell) 모드, OCB(optical compensated birefringence) 모드, FLC(ferroelectric liquid crystal) 모드, AFLC(antiferroelectric liquid crystal) 모드 등이 이용될 수 있다.
상기 공정을 통해, 액정 표시 장치가 제작될 수 있다.
실시형태 2에 도시된 c-축 배향된 산화물 반도체층을 포함하는 상기 트랜지스터는 우수한 결정성을 가진 산화물 반도체층을 포함하고 높은 전계-효과 이동도를 가진다. 액정 표시 장치가 이 실시형태에서와 같은 트랜지스터를 이용하여 제작될 때, 우수한 표시 특성들을 가진 액정 표시 장치가 실현된다.
이 실시형태는 다른 실시형태들에 기술된 임의의 구조와 적합하게 조합하여 구현될 수 있다.
(실시형태 7)
반도체 장치의 일 실시형태인 발광 표시 패널(또한 발광 패널이라고 칭해짐)의 외관 및 단면이 도 10a 및 도 10b를 참조하여 기술될 것이다. 도 10a는 제 1 기판 위에 형성된 c-축-배향된 산화물 반도체층을 포함하는 트랜지스터 및 발광 소자가 상기 제 1 기판과 제 2 기판 사이에 씰재로 밀봉되는 패널의 평면도이다. 도 10b는 도 10a의 라인 H-I를 따라 취해진 단면도이다.
상기 씰재(4505)는 제 1 기판(4501) 위에 제공되는 화소부(4502), 신호선 구동 회로들(4503a 및 4503b) 및 주사선 구동 회로들(4504a 및 4504b)을 둘러싸도록 제공된다. 제 2 기판(4506)이 상기 화소부(4502), 상기 신호선 구동 회로들(4503a 및 4503b) 및 상기 주사선 구동 회로들(4504a 및 4504b) 위에 제공된다. 결과적으로, 상기 화소부(4502), 상기 신호선 구동 회로들(4503a 및 4503b) 및 상기 주사선 구동 회로들(4504a 및 4504b)은 상기 제 1 기판(4501), 상기 씰재(4505) 및 상기 제 2 기판(4506)에 의해 충전제(4507)와 함께 밀봉된다. 상기 화소부(4502), 상기 신호선 구동 회로들(4503a 및 4503b) 및 상기 주사선 구동 회로들(4504a 및 4504b)이 대기에 노출되지 않도록, 따라서 패널이 기밀성이 높고 탈기가 적은 피복 재료 또는 보호막으로 패키징(밀봉)되는 것이 바람직하다.
상기 제 1 기판(4501) 위에 제공되는 상기 화소부(4502), 상기 신호선 구동 회로들(4503a 및 4503b) 및 상기 주사선 구동 회로들(4504a 및 4504b)은 복수의 트랜지스터들을 포함한다. 도 10b는 예를 들면 상기 화소부(4502)에 포함된 트랜지스터(4510) 및 상기 신호선 구동 회로(4503a)에 포함된 트랜지스터(4509)를 도시한다.
상기 트랜지스터들(4509 및 4510)에 대해, 실시형태 2의 c-축-배향된 산화물 반도체층을 포함하는 높은 이동도를 가진 상기 트랜지스터가 이용될 수 있다. 이 실시형태에서, 상기 트랜지스터들(4509 및 4510)은 n-채널 트랜지스터들이다.
도전층(4540)이 상기 절연층(4544)의 일부 위에 제공되고, 상기 구동 회로에 대한 상기 트랜지스터(4509)의 산화물 반도체층에서 채널 형성 영역과 중첩한다. 상기 도전층(4540)의 전위는 상기 트랜지스터(4509)의 게이트 전극층의 전위와 동일하거나 상이할 수 있다. 상기 도전층(4540)은 또한 제 2 게이트 전극층의 역할을 할 수 있다. 대안적으로, 상기 도전층(4540)의 상기 전위는 GND 또는 0V일 수 있거나, 상기 도전층(4540)은 플로팅 상태에 있을 수 있다.
상기 트랜지스터(4509)에서, 절연층(4541)이 보호 절연층으로서 상기 채널 형성 영역을 포함하는 상기 반도체층과 접하여 형성된다. 상기 절연층(4541)은 실시형태 2에 기술된 상기 산화물 절연층(412)의 재료 및 방법과 유사한 재료 및 방법을 이용하여 형성될 수 있다. 또한, 보호 절연층(4514)은 상기 절연층(4541) 위에 형성된다. 상기 보호 절연층(4514)은 실시형태 2에 기술된 상기 층간 절연층(416)의 재료 및 방법과 유사한 재료 및 방법을 이용하여 형성될 수 있다. 여기서, 질화 실리콘층이 상기 보호 절연층(4514)으로서 PCVD법에 의해 형성된다.
또한, 상기 트랜지스터의 표면 거칠기를 감소시키는 평탄화 절연층의 역할을 하는 절연층(4544)이 상기 보호 절연층(4514) 위에 형성된다. 상기 절연층(4544)은 실시형태 6에 기술된 상기 절연층(4021)의 재료 및 방법과 유사한 재료 및 방법을 이용하여 형성될 수 있다. 여기서, 아크릴이 상기 절연층(4544)에 이용된다.
또한, 참조 번호(4511)는 발광 소자를 표시한다. 상기 발광 소자(4511)에 포함된 화소 전극인 제 1 전극층(4517)이 상기 트랜지스터(4510)의 소스 또는 드레인 전극층에 전기적으로 접속된다. 상기 발광 소자(4511)가 상기 제 1 전극층(4517), 전계발광층(4512) 및 제 2 전극층(4513)을 포함하는 적층 구조를 가지지만, 상기 발광 소자(4511)의 구조는 이에 제한되지 않음을 유념한다. 상기 발광 소자(4511)의 상기 구조는 예를 들면, 광이 상기 발광 소자(4511)로부터 추출되는 방향에 의존하여 적합하게 변경될 수 있다.
상기 파티션(4520)이 유기 수지층 또는 무기 절연층을 이용하여 형성된다. 상기 파티션은 감광성 재료를 이용하여 형성되고, 개구부가 상기 제 1 도전층(4517) 위에 형성되고, 상기 개구부의 측벽이 연속 곡률을 가진 기울어진 측면을 가지는 것이 특히 바람직하다.
상기 전계발광층(4512)은 단층 또는 복수층들의 적층을 이용하여 형성될 수 있다.
상기 발광 소자(4511)로의 산소, 수소, 습기, 이산화탄소 등의 혼입을 방지하기 위해, 보호층이 상기 제 2 전극층(4513) 및 상기 파티션(4520) 위에 형성될 수 있다. 상기 보호층으로서, 질화 실리콘층, 질화산화 실리콘층, DLC층 등이 형성될 수 있다.
또한, 다양한 신호들 및 전위들이 상기 신호선 구동 회로들(4503a 및 4503b), 상기 주사선 구동 회로들(4504a 및 4504b), 또는 상기 화소부(4502)에 FPC들(4518a 및 4518b)을 통해 공급된다.
접속 단자 전극(4515)이 상기 발광 소자(4511)에 포함된 상기 제 1 전극층(4517)과 동일한 도전층을 이용하여 형성된다. 상기 트랜지스터들(4509 및 4510)에 포함된 소스 및 드레인 전극층들과 동일한 도전층을 이용하여 단자 전극(4516)이 형성된다.
상기 접속 단자 전극(4515)은 이방성 도전층(4519)을 통해 FPC(4518a)에 포함된 단자에 전기적으로 접속된다.
상기 발광 소자(4511)로부터 광이 추출되는 방향에 배치되는 상기 제 2 기판은 투광성을 가져야 한다. 그 경우, 유리판, 플라스틱판, 폴리에스테르막 또는 아크릴 수지막과 같은 투광성 재료가 이용된다.
상기 충전제(4507)로서, 질소 또는 아르곤과 같은 불활성 기체 외에도, 자외선 경화성 수지 또는 열경화성 수지가 이용되고, 아크릴, 에폭시 수지 등이 이용될 수 있다. 예를 들면, 질소가 상기 충전제로서 이용될 수 있다.
또한, 필요시, 편광판, 원형 편광판(타원 편광판을 포함), 위상차판(λ/4판 또는 λ/2판)과 같은 광학 막 또는 컬러 필터가 상기 발광 소자의 방출 표면 상에 적합하게 제공될 수 있다.
상기 공정을 통해, 발광 표시 장치(표시 패널) 액체가 제작될 수 있다.
실시형태 2에 기술된 c-축-배향된 산화물 반도체층을 포함하는 상기 트랜지스터는 우수한 결정성을 가진 산화물 반도체층을 포함하고, 높은 전계-효과 이동도를 가진다. 발광 표시 장치가 이 실시형태에서와 같은 트랜지스터를 이용하여 제작될 때, 우수한 표시 특성들을 가진 발광 표시 장치가 실현된다.
이 실시형태는 다른 실시형태들에 기술된 임의의 구조와 적합하게 조합하여 구현될 수 있다.
(실시형태 8)
이 실시형태에서, 전자 페이퍼가 반도체 장치의 예로서 기술될 것이다.
실시형태 1 내지 실시형태 3에 기술된 방법에 의해 획득되는 c-축-배향된 산화물 반도체층을 포함하는 트랜지스터가, 전자 잉크가 스위칭 소자에 전기적으로 접속된 소자에 의해 구동되는 전자 페이퍼에 이용될 수 있다. 상기 전자 페이퍼는 또한 전기영동 표시 장치(전기영동 디스플레이)라고 칭해지고, 일반 종이와 동일한 판독성 수준을 가지고, 다른 표시 장치들보다 낮은 전력 소비를 가지고, 얇고 경량으로 만들 수 있다는 이점이 있다.
전기영동 디스플레이들은 다양한 모드들을 가질 수 있다. 예를 들면, 전기영동 디스플레이들은, 용매 또는 용질에 분산된 복수의 마이크로캡슐들을 포함하고, 각각의 마이크로캡슐은 양의 전하를 가진 제 1 입자들 및 음의 전하를 가진 제 2 입자들을 포함한다. 상기 마이크로캡슐들에 전계의 인가에 의해, 상기 마이크로캡슐들의 상기 입자들은 서로 반대 방향들로 이동하고, 한 측면 상에 모인 상기 입자들의 컬러만이 표시된다. 상기 제 1 입자들 또는 상기 제 2 입자들 각각은 안료를 포함하고, 전계 없이 이동하지 않음을 유념한다. 상기 제 1 입자들 및 상기 제 2 입자들은 상이한 컬러들을 가진다(무색을 포함할 수 있다).
따라서, 전기영동 디스플레이는 높은 유전 상수를 가진 물질이 높은 전계를 가진 영역으로 이동하는 소위 유전영동적 효과를 이용한다.
상기 마이크로캡슐들이 용매에서 분산된 용액은 전자 잉크라고 칭해진다. 전자 잉크는 유리, 플라스틱, 섬유, 종이 등의 표면 상에 인쇄될 수 있다. 또한, 안료를 가지는 입자들 또는 컬러 필터의 이용에 의해 컬러 표시가 또한 달성될 수 있다.
또한, 복수의 상기 마이크로캡슐들이 2개의 전극들 사이에 개재되도록 액티브 매트릭스 기판 위에 적합하게 배열되는 경우, 액티브 매트릭스 표시 장치가 완성될 수 있고, 상기 마이크로캡슐들로의 전계의 인가에 의해 화상들이 표시될 수 있다. 예를 들면, 실시형태 2에 기술된 c-축-배향된 산화물 반도체층을 포함하는 상기 트랜지스터들을 이용하여 형성되는 액티브 매트릭스 기판이 이용될 수 있다.
상기 마이크로캡슐들의 상기 제 1 입자들 및 상기 제 2 입자들은 도전 재료, 절연 재료, 반도체 재료, 자기 재료, 액정 재료, 강유전성 재료, 전계발광 재료, 일렉트로크로믹 재료 및 자기영동 재료 중 어느 하나로부터 형성될 수 있거나, 그 복합 재료로부터 형성될 수 있음을 유념한다.
도 11은 반도체 장치의 예로서 액티브 매트릭스 전자 페이퍼를 도시한다. 상기 반도체 장치의 트랜지스터(581)는 실시형태 2에 기술된 상기 트랜지스터의 방식과 유사한 방식으로 제작될 수 있고, c-축-배향된 산화물 반도체층을 포함하는 높은 이동도를 가진 트랜지스터이다. 또한, 절연층(584)은 수소를 함유한 질화물 절연층이고 수소를 상기 c-축-배향된 산화물 반도체층에 공급하기 위해 제공된다.
도 11의 상기 전자 페이퍼는 트위스팅 볼 표시 시스템이 이용되는 표시 장치의 예이다. 상기 트위스팅 볼 표시 시스템은 흑색 및 백색으로 채색된 구형 입자들 각각이 표시 소자에 이용된 전극층들인 제 1 전극층과 제 2 전극층 사이에 배열되고, 상기 구형 입자들의 배향을 제어하기 위해 상기 제 1 전극층과 상기 제 2 전극층 사이에 전위차가 생성되어, 표시가 수행되는 방법을 나타낸다.
제 1 기판(580) 위에 형성된 상기 트랜지스터(581)는 보텀-게이트형 트랜지스터이고, 그 소스 또는 드레인 전극층이 절연층(585)에 형성된 개구부를 통해 제 1 전극층(587)과 접하고, 그에 의해 상기 트랜지스터(581)가 상기 제 1 전극층(587)에 전기적으로 접속된다. 상기 제 1 전극층(587)과 제 2 기판(596) 상에 제공되는 상기 제 2 전극층(588) 사이에, 구형 입자들(589)이 제공된다. 상기 구형 입자들(589)은 수지와 같은 재료로 이루어진 충전제(595)에 의해 둘러싸인다. 상기 구형 입자들(589)에서의 캐비티(594)가 액체로 채워지고, 또한 흑색 영역(590a) 및 백색 영역(590b)을 가진 입자를 포함한다.
상기 제 1 전극층(587)은 화소 전극에 대응하고, 상기 제 2 전극층(588)은 공통 전극에 대응한다. 상기 제 2 전극층(588)은 상기 트랜지스터(581)와 동일한 절연 기판 위에 제공된 공통 전위선에 전기적으로 접속된다. 공통 접속부의 이용으로, 상기 제 2 전극층(588)은 한 쌍의 기판들 사이에 제공된 도전성 입자들을 통해 상기 공통 전위선에 전기적으로 접속될 수 있다.
또한, 상기 트위스팅 볼 대신에, 전기영동 소자가 이용될 수 있다. 투명 액체, 양으로 대전된 백색 마이크로입자들 및 음으로 대전된 흑색 마이크로입자들이 캡슐화되는 약 10㎛ 내지 200㎛의 직경을 가진 마이크로캡슐이 이용된다. 상기 제 1 전극층과 상기 제 2 전극층 사이에 제공되는 상기 마이크로캡슐들에서, 상기 제 1 전극층 및 상기 제 2 전극층에 의해 전계가 인가될 때, 상기 백색 마이크로입자들 및 상기 흑색 마이크로입자들이 서로 반대측들로 이동하여, 백색 또는 흑색이 표시될 수 있다. 이 원리를 이용한 표시 소자가 전기영동 표시 소자이고, 일반적으로 전자 페이퍼라고 칭해진다.
상기 공정을 통해, 전자 페이퍼가 제작될 수 있다.
이 실시형태에서, 실시형태 2에 기술된 c-축-배향된 산화물 반도체층을 포함하는 상기 트랜지스터의 이용으로, 소위 전자 페이퍼가 제작된다. 상기 트랜지스터는 우수한 결정성을 가진 산화물 반도체층을 포함하고 높은 전계-효과 이동도를 가진다. 전자 페이퍼가 상기 트랜지스터를 이용하여 제작될 때, 우수한 표시 특성들을 가진 전자 페이퍼가 실현될 수 있다.
이 실시형태는 다른 실시형태들에 기술된 임의의 구조와 적합하게 조합하여 구현될 수 있다.
(실시형태 9)
이 명세서에 개시된 상기 반도체 장치는 다양한 전자 기기들(게임기들을 포함)에 적용될 수 있다. 이러한 전자 기기들의 예들은 텔레비전 장치(또한 텔레비전 또는 텔레비전 수신기라고 칭해짐), 컴퓨터 등의 모니터, 디지털 카메라, 디지털 비디오 카메라, 디지털 포토 프레임, 휴대 전화 세트(또한 휴대 전화 또는 휴대 전화 장치라고 칭해짐), 휴대용 게임 콘솔, 휴대 정보 단말기, 오디오 재생 장치, 핀볼 머신과 같은 대형 게임기 등이다.
이 실시형태에서, 실시형태 6 내지 실시형태 8 중 어느 것에서 획득될 수 있는 표시 장치를 포함하는 전자 기기의 예들이 도 12a 내지 도 12e 및 도 13을 참조하여 기술될 것이다.
도 12a는 적어도 표시 장치를 구성요소로서 포함하고 또한 본체(3001), 하우징(3002), 표시부(3003), 키보드(3004) 등을 포함하는 노트북 개인용 컴퓨터를 도시한다. 이 노트북 개인용 컴퓨터는 실시형태 6에 기술된 상기 액정 표시 장치를 포함함을 유념한다.
도 12b는 적어도 표시 장치를 구성요소로서 포함하는 휴대 정보 단말기(개인용 휴대 정보 단말기, PDA)를 도시한다. 본체(3021)에는 표시부(3023), 외부 인터페이스(3025), 조작 버튼(3024) 등이 구비된다. 또한, 스타일러스(3022)가 조작을 위한 액세서리로서 제공된다. 이 휴대 정보 단말 장치는 실시형태 7에 기술된 발광 표시 장치를 포함함을 유념한다.
도 12c는 실시형태 8에 기술된 상기 전자 페이퍼를 구성요소로서 포함하는 전자 서적이다. 도 12c는 전자 서적의 예를 도시한다. 예를 들면, 상기 전자 서적(2700)은 2개의 하우징들, 하우징(2701) 및 하우징(2703)을 포함한다. 상기 하우징(2701) 및 상기 하우징(2703)은 상기 전자 서적(2700)이 힌지(2711)로 개폐될 수 있도록 상기 힌지(2711)와 결합된다. 이러한 구조로, 상기 전자 서적(2700)은 종이 서적처럼 다루어질 수 있다.
표시부(2705) 및 표시부(2707)가 상기 하우징(2701) 및 상기 하우징(2703)에 각각 내장된다. 상기 표시부(2705) 및 상기 표시부(2707)는 하나의 화상 또는 상이한 화상들을 표시할 수 있다. 상기 표시부(2705) 및 상기 표시부(2707) 상에 상이한 화상들이 표시될 때, 우측 표시부(도 12c의 상기 표시부(2705))가 텍스트를 표시할 수 있고, 좌측 표시부(도 12c의 상기 표시부(2707))가 화상들을 표시할 수 있다.
도 12c는 하우징(2701)에 조작부 등이 구비되는 예를 도시한다. 예를 들면, 상기 하우징(2701)에는 전력 스위치(2721), 조작 키들(2723), 스피커(2725) 등이 구비된다. 페이지들은 상기 조작 키들(2723)로 넘겨질 수 있다. 키보드, 포인팅 디바이스 등이 또한 상기 하우징의 상기 표시부와 동일한 표면 상에 제공될 수 있음을 유념한다. 또한, 외부 접속 단자(예를 들면 이어폰 단자 또는 USB 단자), 저장 매체 삽입부 등이 상기 하우징의 후면 또는 측면 상에 제공될 수 있다. 또한, 상기 전자 서적(2700)은 전자 사전의 기능을 가질 수 있다.
상기 전자 서적(2700)은 데이터를 무선으로 송수신하도록 구성될 수 있다. 무선 통신을 통해, 전자 서적 서버로부터 원하는 도서 데이터 등이 구매될 수 있거나 다운로드될 수 있다.
도 12d는 적어도 표시 장치를 구성요소로서 포함하고 2개의 하우징들 하우징(2800) 및 하우징(2801)을 포함하는 휴대 전화를 도시한다. 상기 하우징(2801)은 표시 패널(2802), 스피커(2803), 마이크로폰(2804), 포인팅 디바이스(2806), 카메라(2807), 외부 접속 단자(2808) 등을 포함한다. 상기 하우징(2800)에는 상기 휴대 전화를 충전하기 위한 태양 전지(2810), 외부 메모리 슬롯(2811) 등이 구비된다. 또한, 안테나가 상기 하우징(2801)에 내장된다.
또한, 상기 표시 패널(2802)에는 터치 스크린이 구비된다. 표시되는 복수의 조작 키들(2805)이 도 12d에서 점선으로 표시된다. 승압 회로가 각각의 회로에 요구된 전압으로 상기 태양 전지(2810)로부터의 출력 전압을 승압하기 위해 장착됨을 유념한다.
상기 표시 패널(2802)에서, 표시 배향이 사용 모드에 의존하여 적합하게 변경될 수 있다. 또한, 상기 카메라(2807)는 상기 표시 패널(2802)과 동일한 평면에 제공되고, 따라서 상기 휴대 전화가 비디오폰 호출들에 이용될 수 있다. 상기 스피커(2803) 및 상기 마이크로폰(2804)은 음성 호출들에 제한되지 않고, 비디오폰 호출들, 기록 및 사운드 재생 등에 이용될 수 있다. 또한, 도 12d에 전개된 하우징들(2800 및 2801)은 하나가 다른 하나 위에 겹치도록 슬라이딩될 수 있고, 따라서 상기 휴대 정보 단말기의 크기가 감소될 수 있고, 이것은 휴대 전화가 휴대하기에 적합하게 한다.
상기 외부 접속 단자(2808)는 AC 어댑터 및 USB 케이블과 같은 다양한 종류들의 케이블들에 접속될 수 있어서, 상기 개인용 컴퓨터 등의 충전 및 이와의 데이터 통신이 가능하다. 또한, 대용량의 데이터가 저장될 수 있고 상기 외부 메모리 슬롯(2811)으로 삽입되는 저장 매체로 이동될 수 있다.
상기 기능들 외에도, 상기 휴대 전화는 적외선 통신 기능, 텔레비전 수신 기능 등을 가질 수 있다.
도 12e는 적어도 표시 장치를 구성요소로서 포함하고, 본체(3051), 표시부(A)(3057), 접안부(3053), 조작 스위치(3054), 표시부(B)(3055), 배터리(3056) 등을 포함하는 디지털 카메라를 도시한다.
도 13은 텔레비전 세트의 예를 도시한다. 상기 텔레비전 세트(9600)에서, 표시부(9603)가 하우징(9601)에 내장된다. 상기 표시부(9603)는 화상들을 표시할 수 있다. 여기서, 상기 하우징(9601)은 스탠드(9605)에 의해 지지된다.
상기 텔레비전 세트(9600)는 하우징(9601)의 조작 스위치 또는 별도의 원격 제어기(9610)에 의해 조작될 수 있다. 상기 원격 제어기(9610)의 조작 키들(9609)로 채널들이 스위칭될 수 있고 볼륨이 제어될 수 있고, 그에 의해 상기 표시부(9603) 상에 표시된 화상이 제어될 수 있다. 또한, 상기 원격 제어기(9610)에는 상기 원격 제어기(9610)로부터 출력된 데이터를 표시하기 위한 표시부(9607)가 구비될 수 있다.
상기 텔레비전 세트(9600)에는 수신기, 모뎀 등이 구비됨을 유념한다. 일반 텔레비전 방송들이 상기 수신기로 수신될 수 있다. 또한, 상기 표시 장치가 상기 모뎀을 통해 유선 또는 무선으로 통신 네트워크에 접속될 때, 일방향(송신기에서 수신기로) 또는 양방향(송신기와 수신기 사이 및 수신기들 사이) 정보 통신이 수행될 수 있다.
상기 표시부(9603)에서, 실시형태 2에 기술된 복수의 트랜지스터들이 화소들의 스위칭 소자들로서 제공된다. 상기 표시부(9603)와 동일한 절연 기판 위에 형성된 구동 회로에서, 실시형태 2에 기술된 높은 이동도를 가진 트랜지스터가 제공된다.
이 실시형태는 다른 실시형태들에 기술된 임의의 구조와 적합하게 조합하여 구현될 수 있다.
이 출원은 2009년 12월 18일 일본 특허청에 출원된 일본 특허 출원 일련번호 제2009-288245호에 기초하고, 그 전체 내용들은 본 명세서에 참조로서 포함된다.
100: 기판, 102: 절연층, 104: 산화물 반도체층, 105: 산화물 반도체층, 106: 산화물 반도체층, 108: 도전층, 112: 게이트 절연층, 114: 게이트 전극층, 116: 층간 절연층, 118: 층간 절연층, 150: 트랜지스터, 200: 기판, 206: 소자 분리 절연층, 214: 불순물 영역, 216: 채널 형성 영역, 218: 측벽 절연층, 220: 고농도 불순물 영역, 224: 금속 화합물 영역, 226: 층간 절연층, 228: 층간 절연층, 234: 절연층, 250: 트랜지스터, 256: 절연층, 300: 트랜지스터, 302: 트랜지스터, 400: 기판, 401: 게이트 전극층, 402: 게이트 절연층, 404: 산화물 반도체층, 406: 산화물 반도체층, 412: 산화물 절연층, 414: 전극층, 416: 층간 절연층, 418: 층간 절연층, 450: 트랜지스터, 451: 트랜지스터, 500: 기판, 501: 게이트 전극층, 502: 게이트 절연층, 516: 층간 절연층, 518: 층간 절연층, 520: 산화물 절연층, 550: 트랜지스터, 581: 트랜지스터, 583: 절연층, 584: 절연층, 587: 전극층, 588: 전극층, 594: 캐비티, 595: 충전제, 104a: 제 1 산화물 반도체층, 106a: 제 2 산화물 반도체층, 108a: 소스 전극층, 108b: 드레인 전극층, 208a: 게이트 절연층, 210a: 게이트 전극층, 230a: 드레인 전극층, 230b: 드레인 전극층, 230c: 전극, 236a: 전극, 236b: 전극, 236c: 전극, 254a: 전극, 254b: 전극, 254c: 전극, 254d: 전극, 254e: 전극, 258a: 전극, 258b: 전극, 258c: 전극, 258d: 전극, 404a: 제 1 산화물 반도체층, 406a: 제 2 산화물 반도체층, 408a: 소스 전극층, 408b: 드레인 전극층, 504a: 제 1 산화물 반도체층, 506a: 제 2 산화물 반도체층, 508a: 소스 전극층, 508b: 드레인 전극층, 590a: 흑색 영역, 590b: 백색 영역, 2700: 전자 서적, 2701: 하우징, 2703: 하우징, 2705: 표시부, 2707: 표시부, 2711: 힌지, 2721: 전력 스위치, 2723: 조작 키, 2725: 스피커, 2800: 하우징, 2801: 하우징, 2802: 표시 패널, 2803: 스피커, 2804: 마이크로폰, 2805: 조작 키, 2806: 포인팅 디바이스, 2807: 카메라, 2808: 외부 접속 단자, 2810: 태양 전지, 2811: 외부 메모리 슬롯, 3001: 본체, 3002: 하우징, 3003: 표시부, 3004: 키보드, 3021: 본체, 3022: 스타일러스, 3023: 표시부, 3024: 조작 버튼, 3025: 외부 인터페이스, 3051: 본체, 3053: 접안부, 3054: 조작 스위치, 3055: 표시부(B), 3056: 배터리, 3057: 표시부(A), 4001: 제 1 기판, 4002: 화소부, 4003: 신호선 구동 회로, 4004: 주사선 구동 회로, 4005: 씰재, 4006: 제 2 기판, 4008: 액정층, 4010: 트랜지스터, 4011: 트랜지스터, 4013: 액정 소자, 4014: 절연층, 4015: 접속 단자 전극, 4016: 단자 전극, 4018: FPC, 4019: 이방성 도전층, 4020: 절연층, 4021: 절연층, 4030: 화소 전극층, 4031: 대향 전극층, 4032: 절연층, 4040: 도전층, 4501: 기판, 4502: 화소부, 4505: 씰재, 4506: 기판, 4507: 충전제, 4509: 트랜지스터, 4510: 트랜지스터, 4511: 발광 소자, 4512: 전계발광층, 4513: 전극층, 4514: 보호 절연층, 4515: 접속 단자 전극, 4516: 단자 전극, 4517: 전극층, 4519: 이방성 도전층, 4520: 파티션, 4540: 도전층, 4541: 절연층, 4544: 절연층, 4503a: 신호선 구동 회로, 4504a: 주사선 구동 회로, 4518a: FPC, 9600: 텔레비전 장치, 9601: 하우징, 9603: 표시부, 9605: 스탠드, 9607: 표시부, 9609: 조작 키, 9610: 원격 제어

Claims (24)

  1. 반도체 장치 제작 방법에 있어서:
    제 1 산화물 반도체층을 형성하는 단계;
    표면으로부터 상기 제 1 산화물 반도체층의 내부 쪽으로 성장되는 결정 영역을 형성하기 위해 상기 제 1 산화물 반도체층에 대한 제 1 열 처리를 수행하는 단계로서, 상기 결정 영역은 c-축이 상기 제 1 산화물 반도체층의 상기 표면에 실질적으로 수직인 방향으로 배향되는 결정들을 포함하는, 상기 제 1 열 처리 수행 단계;
    상기 결정 영역을 포함하는 상기 제 1 산화물 반도체층 위에 제 2 산화물 반도체층을 형성하는 단계;
    상기 제 2 산화물 반도체층에서 상기 결정 영역으로부터 성장된 c-축 배향된 결정들을 형성하고, 상기 제 1 산화물 반도체층 및 상기 제 2 산화물 반도체층에 산소를 공급하도록, 산소를 포함하는 분위기에서 일정 온도로 상기 제 1 산화물 반도체층 및 상기 제 2 산화물 반도체층에 대한 제 2 열 처리를 수행하는 단계;
    상기 제 2 열 처리가 수행되는 상기 제 2 산화물 반도체층 위에 도전층을 형성하는 단계;
    상기 도전층을 선택적으로 에칭함으로써 소스 전극층 및 드레인 전극층을 형성하는 단계;
    상기 소스 전극층, 상기 드레인 전극층, 및 상기 제 2 산화물 반도체층을 피복하도록 산화물 절연층을 형성하는 단계로서, 상기 산화물 절연층은 상기 제 2 산화물 반도체층과 접하는, 상기 산화물 절연층 형성 단계;
    상기 제 2 산화물 반도체층에 산소를 공급하기 위해 상기 산화물 절연층에 대한 제 3 열 처리를 수행하는 단계;
    상기 산화물 절연층 위에 게이트 전극층을 형성하는 단계로서, 상기 게이트 전극층은 산소가 공급되는 상기 제 2 산화물 반도체층과 중첩하는, 상기 게이트 전극층 형성 단계;
    상기 게이트 전극층 및 상기 산화물 절연층 위에 수소를 포함하는 질화물 절연층을 형성하는 단계; 및
    미결합수들(dangling bonds)을 수소 종단하기 위해 상기 질화물 절연층에 대한 제 4 열 처리를 수행하는 단계로서, 상기 미결합수들은 적어도 상기 제 1 산화물 반도체층 및 상기 제 2 산화물 반도체층과, 상기 제 2 산화물 반도체층과 상기 산화물 절연층 사이의 계면에 존재하는, 상기 제 4 열 처리 수행 단계를 포함하는, 반도체 장치 제작 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 반도체 장치 제작 방법에 있어서:
    게이트 전극층을 형성하는 단계;
    상기 게이트 전극층 위에 제 1 산화물 절연층을 형성하는 단계;
    상기 게이트 전극층 및 상기 제 1 산화물 절연층 위에 제 1 산화물 반도체층을 형성하는 단계;
    표면으로부터 상기 제 1 산화물 반도체층의 내부 쪽으로 성장되는 결정 영역을 형성하기 위해 상기 제 1 산화물 반도체층에 대한 제 1 열 처리를 수행하는 단계로서, 상기 결정 영역은 c-축이 상기 제 1 산화물 반도체층의 상기 표면에 실질적으로 수직인 방향으로 배향되는 결정들을 포함하는, 상기 제 1 열 처리 수행 단계;
    상기 결정 영역을 포함하는 상기 제 1 산화물 반도체층 위에 제 2 산화물 반도체층을 형성하는 단계;
    상기 제 2 산화물 반도체층에서 상기 결정 영역으로부터 성장된 c-축 배향된 결정들을 형성하고, 상기 제 1 산화물 반도체층 및 상기 제 2 산화물 반도체층에 산소를 공급하도록, 산소를 포함하는 분위기에서 일정 온도로 상기 제 1 산화물 반도체층 및 상기 제 2 산화물 반도체층에 대한 제 2 열 처리를 수행하는 단계;
    상기 제 2 열 처리가 수행되는 상기 제 2 산화물 반도체층 위에 도전층을 형성하는 단계;
    상기 도전층을 선택적으로 에칭함으로써 소스 전극층 및 드레인 전극층을 형성하는 단계;
    상기 소스 전극층, 상기 드레인 전극층, 및 상기 제 2 산화물 반도체층을 피복하도록 제 2 산화물 절연층을 형성하는 단계로서, 상기 제 2 산화물 절연층은 상기 제 2 산화물 반도체층과 접하는, 상기 제 2 산화물 절연층 형성 단계;
    상기 제 2 산화물 반도체층에 산소를 공급하기 위해 상기 제 2 산화물 절연층에 대한 제 3 열 처리를 수행하는 단계;
    상기 제 3 열 처리가 수행되는 상기 제 2 산화물 절연층 위에 수소를 포함하는 질화물 절연층을 형성하는 단계; 및
    미결합수들을 수소 종단하기 위해 상기 질화물 절연층에 대한 제 4 열 처리를 수행하는 단계로서, 상기 미결합수들은 적어도 상기 제 1 산화물 반도체층 및 상기 제 2 산화물 반도체층과, 상기 제 1 산화물 절연층과 상기 제 1 산화물 반도체층 사이 및 상기 제 2 산화물 절연층과 상기 제 2 산화물 반도체층 사이의 계면들에 존재하는, 상기 제 4 열 처리 수행 단계를 포함하는, 반도체 장치 제작 방법.
  9. 제 1 항 또는 제 8 항에 있어서,
    상기 제 1 열 처리는 질소, 희가스, 산소, 질소 및 희가스 중 하나와 산소의 혼합 가스, 및 건조 공기로부터 선택된 분위기에서 400℃ 이상 800℃ 이하의 온도로 수행되는, 반도체 장치 제작 방법.
  10. 제 1 항 또는 제 8 항에 있어서,
    상기 제 2 열 처리는 질소, 희가스, 산소, 질소 및 희가스 중 하나와 산소의 혼합 가스, 및 건조 공기로부터 선택된 분위기에서 400℃ 이상 800℃ 이하의 온도로 수행되는, 반도체 장치 제작 방법.
  11. 제 1 항 또는 제 8 항에 있어서,
    상기 제 2 열 처리는 산소를 포함하는 분위기에서 종단되는, 반도체 장치 제작 방법.
  12. 제 11 항에 있어서,
    상기 분위기의 산소 농도는 열 처리 시간에 걸쳐 증가되는, 반도체 장치 제작 방법.
  13. 제 1 항 또는 제 8 항에 있어서,
    상기 제 3 열 처리는 200℃ 이상 450℃ 이하의 온도로 수행되는, 반도체 장치 제작 방법.
  14. 제 1 항 또는 제 8 항에 있어서,
    상기 제 4 열 처리는 150℃ 이상 450℃ 이하의 온도로 수행되는, 반도체 장치 제작 방법.
  15. 반도체 장치 제작 방법에 있어서:
    제 1 산화물 반도체층을 형성하는 단계;
    상기 제 1 산화물 반도체층에서 상기 제 1 산화물 반도체층의 표면으로부터 성장되는 결정 영역을 형성하기 위해 제 1 열 처리를 수행하는 단계;
    상기 결정 영역을 포함하는 상기 제 1 산화물 반도체층 위에 제 2 산화물 반도체층을 형성하는 단계;
    상기 제 2 산화물 반도체층에서 상기 결정 영역으로부터 성장된 결정들을 형성하기 위해, 산소를 포함하는 분위기에서 제 2 열 처리를 수행하는 단계;
    상기 제 2 열 처리를 수행한 후에, 상기 제 2 산화물 반도체층 위에 수소를 포함하는 층간 절연층을 형성하는 단계; 및
    상기 층간 절연층에 대한 제 3 열 처리를 수행하는 단계를 포함하는, 반도체 장치 제작 방법.
  16. 제 15 항에 있어서,
    게이트 전극층을 형성하는 단계; 및
    상기 게이트 전극층 위에 산화물 절연층을 형성하는 단계를 더 포함하고,
    상기 제 1 산화물 반도체층은 상기 산화물 절연층 위에 형성되는, 반도체 장치 제작 방법.
  17. 제 15 항에 있어서,
    상기 제 2 산화물 반도체층 위에 산화물 절연층을 형성하는 단계; 및
    상기 산화물 절연층 위에 게이트 전극층을 형성하는 단계를 더 포함하고,
    상기 층간 절연층은 상기 게이트 전극층 위에 제공되는, 반도체 장치 제작 방법.
  18. 제 15 항에 있어서,
    상기 제 2 산화물 반도체층은 In : Ga : Zn = 1 : x : y의 조성비를 가진 타겟을 이용하여 스퍼터링법에 의해 형성되고,
    x는 0 이상 2 이하이고, y는 1 이상 5 이하인, 반도체 장치 제작 방법.
  19. 제 18 항에 있어서,
    x는 1이고 y는 1인, 반도체 장치 제작 방법.
  20. 제 15 항에 있어서,
    상기 제 2 산화물 반도체층의 캐리어 농도는 1 × 1012cm-3 미만인, 반도체 장치 제작 방법.
  21. 제 15 항에 있어서,
    상기 제 2 열 처리는 400℃ 이상 800℃ 이하의 온도로 수행되는, 반도체 장치 제작 방법.
  22. 제 15 항에 있어서,
    상기 제 1 산화물 반도체층은 In-Zn-O를 포함하고,
    상기 제 2 산화물 반도체층은 In-Ga-Zn-O를 포함하는, 반도체 장치 제작 방법.
  23. 제 15 항에 있어서,
    게이트 전극층을 형성하는 단계; 및
    상기 제 2 산화물 반도체층 위에 소스 전극층 및 드레인 전극층을 형성하는 단계를 더 포함하고,
    상기 게이트 전극층은 상기 소스 전극층 및 상기 드레인 전극층과 중첩하는, 반도체 장치 제작 방법.
  24. 제 15 항에 있어서,
    상기 제 3 열 처리는 미결합수들을 수소 종단하도록 수행되고, 상기 미결합수들은 적어도 상기 제 1 산화물 반도체층 및 상기 제 2 산화물 반도체층에 존재하는, 반도체 장치 제작 방법.
KR1020127018562A 2009-12-18 2010-11-24 반도체 장치 제작 방법 KR101768433B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009288245 2009-12-18
JPJP-P-2009-288245 2009-12-18
PCT/JP2010/071422 WO2011074409A1 (en) 2009-12-18 2010-11-24 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
KR20120094513A KR20120094513A (ko) 2012-08-24
KR101768433B1 true KR101768433B1 (ko) 2017-08-16

Family

ID=44151685

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127018562A KR101768433B1 (ko) 2009-12-18 2010-11-24 반도체 장치 제작 방법

Country Status (5)

Country Link
US (2) US8664036B2 (ko)
JP (4) JP5134070B2 (ko)
KR (1) KR101768433B1 (ko)
TW (1) TWI509703B (ko)
WO (1) WO2011074409A1 (ko)

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101629194B1 (ko) 2009-10-30 2016-06-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로 및 반도체 장치
KR101844972B1 (ko) 2009-11-27 2018-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR101945171B1 (ko) 2009-12-08 2019-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102903758B (zh) 2009-12-28 2015-06-03 株式会社半导体能源研究所 半导体装置
WO2011089844A1 (en) 2010-01-24 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI621184B (zh) 2010-08-16 2018-04-11 半導體能源研究所股份有限公司 半導體裝置之製造方法
US8883555B2 (en) 2010-08-25 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Electronic device, manufacturing method of electronic device, and sputtering target
KR101932576B1 (ko) 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8823092B2 (en) 2010-11-30 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI562379B (en) 2010-11-30 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing semiconductor device
US8629496B2 (en) 2010-11-30 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8809852B2 (en) 2010-11-30 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor element, semiconductor device, and method for manufacturing the same
JP5897910B2 (ja) * 2011-01-20 2016-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8809854B2 (en) 2011-04-22 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8916868B2 (en) 2011-04-22 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8878288B2 (en) 2011-04-22 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8932913B2 (en) 2011-04-22 2015-01-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8847233B2 (en) 2011-05-12 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a trenched insulating layer coated with an oxide semiconductor film
WO2012169449A1 (en) 2011-06-08 2012-12-13 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, method for manufacturing sputtering target, and method for forming thin film
JP4982620B1 (ja) 2011-07-29 2012-07-25 富士フイルム株式会社 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ
US8994019B2 (en) * 2011-08-05 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5695535B2 (ja) 2011-09-27 2015-04-08 株式会社東芝 表示装置の製造方法
CN103843145B (zh) 2011-09-29 2017-03-29 株式会社半导体能源研究所 半导体装置
US8716708B2 (en) 2011-09-29 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20140074384A (ko) * 2011-10-14 2014-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2013058226A1 (ja) * 2011-10-21 2013-04-25 シャープ株式会社 半導体装置およびその製造方法
KR20130046357A (ko) * 2011-10-27 2013-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6122275B2 (ja) * 2011-11-11 2017-04-26 株式会社半導体エネルギー研究所 表示装置
US9057126B2 (en) * 2011-11-29 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing sputtering target and method for manufacturing semiconductor device
KR102072244B1 (ko) * 2011-11-30 2020-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI556319B (zh) 2011-11-30 2016-11-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
WO2013089115A1 (en) * 2011-12-15 2013-06-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6053490B2 (ja) * 2011-12-23 2016-12-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8956912B2 (en) * 2012-01-26 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9196741B2 (en) * 2012-02-03 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102479944B1 (ko) 2012-04-13 2022-12-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8860022B2 (en) 2012-04-27 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
DE112013002407B4 (de) 2012-05-10 2024-05-08 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
JP5795551B2 (ja) * 2012-05-14 2015-10-14 富士フイルム株式会社 電界効果型トランジスタの製造方法
CN104335332B (zh) * 2012-05-28 2017-09-05 夏普株式会社 半导体装置及其制造方法
US9059219B2 (en) * 2012-06-27 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR20150029000A (ko) * 2012-06-29 2015-03-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9885108B2 (en) 2012-08-07 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Method for forming sputtering target
JP2014082388A (ja) * 2012-10-17 2014-05-08 Semiconductor Energy Lab Co Ltd 半導体装置
US9166021B2 (en) * 2012-10-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6021586B2 (ja) 2012-10-17 2016-11-09 株式会社半導体エネルギー研究所 半導体装置
JP6059501B2 (ja) * 2012-10-17 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6204145B2 (ja) 2012-10-23 2017-09-27 株式会社半導体エネルギー研究所 半導体装置
WO2014065343A1 (en) 2012-10-24 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20140151095A1 (en) * 2012-12-05 2014-06-05 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method for manufacturing the same
KR20230023050A (ko) 2012-12-28 2023-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP6370048B2 (ja) * 2013-01-21 2018-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9190527B2 (en) * 2013-02-13 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
TWI611566B (zh) * 2013-02-25 2018-01-11 半導體能源研究所股份有限公司 顯示裝置和電子裝置
JP6141777B2 (ja) 2013-02-28 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI664731B (zh) * 2013-05-20 2019-07-01 半導體能源研究所股份有限公司 半導體裝置
JP2015119174A (ja) * 2013-11-15 2015-06-25 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP2016027597A (ja) * 2013-12-06 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
CN103676356B (zh) 2013-12-10 2016-04-27 京东方科技集团股份有限公司 显示装置
US20150287831A1 (en) * 2014-04-08 2015-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device including semiconductor device
JP6537341B2 (ja) * 2014-05-07 2019-07-03 株式会社半導体エネルギー研究所 半導体装置
TWI663726B (zh) 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
CN104319262B (zh) * 2014-11-13 2017-02-01 京东方科技集团股份有限公司 一种多晶氧化物薄膜晶体管阵列基板及其制备方法
KR102334986B1 (ko) * 2014-12-09 2021-12-06 엘지디스플레이 주식회사 산화물 반도체층의 결정화 방법, 이를 적용한 반도체 장치 및 이의 제조 방법
JP6705663B2 (ja) * 2015-03-06 2020-06-03 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9806200B2 (en) 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
CN108780818B (zh) 2016-03-04 2023-01-31 株式会社半导体能源研究所 半导体装置、该半导体装置的制造方法以及包括该半导体装置的显示装置
WO2017153882A1 (en) 2016-03-11 2017-09-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device including the semiconductor device
KR102506007B1 (ko) 2016-04-13 2023-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터의 제작 방법
TWI730017B (zh) * 2016-08-09 2021-06-11 日商半導體能源研究所股份有限公司 顯示裝置的製造方法、顯示裝置、顯示模組及電子裝置
KR102652448B1 (ko) 2018-03-13 2024-03-29 삼성디스플레이 주식회사 디스플레이 장치
KR102591811B1 (ko) 2018-05-18 2023-10-23 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
US10340249B1 (en) 2018-06-25 2019-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
KR20230123128A (ko) 2022-02-16 2023-08-23 광주과학기술원 비탄소 소재를 이용한 산화물 반도체층의 저온 결정화 방법, 이를 적용한 반도체 장치 및 이의 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080303020A1 (en) 2007-05-29 2008-12-11 Hyun-Soo Shin Thin film transistor, flat panel display device having the same, and associated methods
JP2009167087A (ja) 2007-12-17 2009-07-30 Fujifilm Corp 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2009272427A (ja) 2008-05-07 2009-11-19 Canon Inc 薄膜トランジスタ及びその製造方法

Family Cites Families (141)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US5858819A (en) * 1994-06-15 1999-01-12 Seiko Epson Corporation Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP2000026119A (ja) 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2001053164A (ja) 1999-08-04 2001-02-23 Sony Corp 半導体記憶装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) * 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003298062A (ja) * 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7189992B2 (en) 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
TW594884B (en) * 2003-05-29 2004-06-21 Univ Nat Chiao Tung Laser re-crystallization method of low temperature polysilicon thin film transistor
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
TWI231046B (en) * 2004-06-10 2005-04-11 Univ Nat Chiao Tung Laser recrystallization method of active layer for LTPS-TFTs
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP2006128506A (ja) * 2004-10-29 2006-05-18 Sharp Corp トレンチ型ｍｏｓｆｅｔ及びその製造方法
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2585190A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI481024B (zh) 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
US7875959B2 (en) 2005-08-31 2011-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having selective silicide-induced stress and a method of producing same
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
EP1998373A3 (en) * 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
US7524713B2 (en) * 2005-11-09 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN101283444B (zh) 2005-11-15 2011-01-26 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US20070287221A1 (en) * 2006-06-12 2007-12-13 Xerox Corporation Fabrication process for crystalline zinc oxide semiconductor layer
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
US8058675B2 (en) * 2006-12-27 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device using the same
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI478347B (zh) 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR20080099084A (ko) 2007-05-08 2008-11-12 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP4759598B2 (ja) 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP2009099847A (ja) * 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
US8384077B2 (en) * 2007-12-13 2013-02-26 Idemitsu Kosan Co., Ltd Field effect transistor using oxide semicondutor and method for manufacturing the same
WO2009081862A1 (ja) * 2007-12-26 2009-07-02 Konica Minolta Holdings, Inc. 金属酸化物半導体およびその製造方法、半導体素子、薄膜トランジスタ
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
US8106474B2 (en) * 2008-04-18 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5331382B2 (ja) * 2008-05-30 2013-10-30 富士フイルム株式会社 半導体素子の製造方法
US8314765B2 (en) * 2008-06-17 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
KR100963026B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5345456B2 (ja) * 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
US8129718B2 (en) * 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI536577B (zh) * 2008-11-13 2016-06-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2010153802A (ja) * 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
EP2515337B1 (en) * 2008-12-24 2016-02-24 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
US8367486B2 (en) * 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
WO2010114529A1 (en) * 2009-03-31 2010-10-07 Hewlett-Packard Development Company, L.P. Thin-film transistor (tft) with a bi-layer channel
TWI397184B (zh) * 2009-04-29 2013-05-21 Ind Tech Res Inst 氧化物半導體薄膜電晶體
JP2010280294A (ja) * 2009-06-04 2010-12-16 Toyota Motor Corp 燃料電池車両
JP4571221B1 (ja) * 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
TWI380455B (en) * 2009-09-09 2012-12-21 Univ Nat Taiwan Thin film transistor
KR101945171B1 (ko) * 2009-12-08 2019-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080303020A1 (en) 2007-05-29 2008-12-11 Hyun-Soo Shin Thin film transistor, flat panel display device having the same, and associated methods
JP2009167087A (ja) 2007-12-17 2009-07-30 Fujifilm Corp 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2009272427A (ja) 2008-05-07 2009-11-19 Canon Inc 薄膜トランジスタ及びその製造方法

Also Published As

Publication number Publication date
WO2011074409A1 (en) 2011-06-23
JP2011146697A (ja) 2011-07-28
US9391095B2 (en) 2016-07-12
US20140099752A1 (en) 2014-04-10
JP6216420B2 (ja) 2017-10-18
JP2016219826A (ja) 2016-12-22
US8664036B2 (en) 2014-03-04
KR20120094513A (ko) 2012-08-24
TW201137991A (en) 2011-11-01
JP5759959B2 (ja) 2015-08-05
JP5134070B2 (ja) 2013-01-30
JP5985697B2 (ja) 2016-09-06
US20110151618A1 (en) 2011-06-23
JP2013070070A (ja) 2013-04-18
JP2015159314A (ja) 2015-09-03
TWI509703B (zh) 2015-11-21

Similar Documents

Publication Publication Date Title
KR101768433B1 (ko) 반도체 장치 제작 방법
JP6302584B2 (ja) 半導体装置
WO2011070892A1 (en) Semiconductor device and manufacturing method thereof
KR20130091785A (ko) 반도체 장치의 제작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
GRNT Written decision to grant