KR101296657B1 - 유기전계발광소자 및 그 제조방법 - Google Patents

유기전계발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR101296657B1
KR101296657B1 KR1020080080687A KR20080080687A KR101296657B1 KR 101296657 B1 KR101296657 B1 KR 101296657B1 KR 1020080080687 A KR1020080080687 A KR 1020080080687A KR 20080080687 A KR20080080687 A KR 20080080687A KR 101296657 B1 KR101296657 B1 KR 101296657B1
Authority
KR
South Korea
Prior art keywords
layer
electrode
light emitting
drain
region
Prior art date
Application number
KR1020080080687A
Other languages
English (en)
Other versions
KR20090028409A (ko
Inventor
허준영
정연식
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to CN2008101496032A priority Critical patent/CN101388404B/zh
Priority to US12/209,760 priority patent/US8927970B2/en
Priority to TW097135196A priority patent/TWI455302B/zh
Publication of KR20090028409A publication Critical patent/KR20090028409A/ko
Application granted granted Critical
Publication of KR101296657B1 publication Critical patent/KR101296657B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 애노드와 발광층 및 캐소드의 증착 공정에서 X-ray 등으로부터 박막 트랜지스터를 보호하고, 소오스 및 드레인 전극의 계면 특성을 향상시킬 수 있는 유기전계발광소자 및 그 제조방법에 관한 것으로, 본 발명에 따른 유기전계발광소자는, 투명 기판; 소오스 영역, 채널 영역 및 드레인 영역을 구비한 반도체층; 상기 소오스 영역 및 드레인 영역상에 제 1 콘택홀을 갖고, 상기 반도체층을 포함한 상기 기판 상에 형성된 게이트 절연막; 상기 채널 영역 상측의 게이트 절연막위에 형성되는 게이트 전극; 상기 소오스 영역 및 드레인 영역상에 제 2 콘택홀을 갖고,상기 게이트 전극을 포함한 게이트 절연막 전면에 형성되는 층간 절연막; 및 상기 제 1, 제 2 콘택홀을 통해 소오스 영역 및 드레인 영역에 전기적으로 연결되도록 상기 층간 절연막위에 형성되는 소오스 전극 및 드레인 전극을 포함하여 이루어지고, 상기 소오스 전극 및 드레인 전극 중 적어도 하나는 상기 반도체층을 커버하도록 형성된 것이다.
소오스 전극, 드레인 전극, 3층 구조

Description

유기전계발광소자 및 그 제조방법{Organic electroluminescence device and method for manufacturing the same}
본 발명은 유기전계발광소자에 관한 것으로서, 특히 구동 스위치 역할을 하는 유기전계발광소자의 박막트랜지스터의 전극 구조 및 제조 방법에 관한 것이다.
멀티 미디어 시대의 도래와 함께 더 세밀하고, 더 크고, 더욱 자연색에 가까운 색을 표현해줄 수 있는 디스플레이 장치의 등장이 요구되고 있다. 그런데, 40인치 이상의 큰 화면을 구성하기에는 현재의 CRT(Cathode Ray Tube)는 한계가 있어서, 유기전계발광소자(Organic electroluminescence device), LCD(Liquid Crystal Display Devivce), PDP(Plasma Display Panel) 및 프로젝션 TV(Television) 등이 고화질 영상의 분야로 용도확대를 위해 급속도로 발전하고 있다.
그 중, 상기 유기전계발광소자는 음극과 양극 사이에 형성된 유기막에 전하를 주입하면, 전자와 정공이 쌍을 이룬 후 소멸하면서 빛을 내는 소자이다. 따라서, 유기전계발광소자는 플라스틱과 같이 유연한 투명 기판 상에 소자를 형성할 수 있다. 또한, 플라즈마 디스플레이 패널이나 무기전계발광소자에 비하여 낮은 전압(약 10V 이하)에서 구동이 가능하다. 또한, 유기전계발광소자는 전력소모가 비교적 적고 색감이 뛰어나다는 장점이 있어서, 차세대 디스플레이로 주목받고 있다. 그리고, 낮은 전압에서 구동하기 위하여 유기막의 총 두께는 100~200 나노미터 정도로 매우 얇고, 균일하면서도, 소자의 안정성을 유지하는 것이 중요하다.
상기 유기전계발광소자는 서브 픽셀을 구동하는 방식에 따라 전기 신호의 스위치 컨트롤로 구동하는 방식인 패시브 매트릭스(Passive matrix)형 유기전계발광소자와 박막트랜지스터(TFT)를 이용하여 구동하는 방식인 액티브 매트릭스(Active matrix)형 유기전계발광소자로 나뉘어진다.
종래의 액티브 매트릭스형 유기전계발광소자를 설명하면 다음과 같다.
종래의 액티브 매트릭스형 유기전계발광소자는 투명 기판 상에 박막트랜지스터와 층간 절연막 및 게이트 절연막이 형성되어 있다. 여기서, 박막트랜지스터는 소오스 영역과 드레인 영역 및 채널 영역을 포함하여 이루어진다. 그리고, 박막트랜지스터는 층간 절연막 및 게이트 절연막에 형성된 컨택홀을 통하여 소오스 전극 및 드레인 전극과 접촉한다.
그리고, 게이트 절연막 및 금속 전극 상에는 평탄화막이 유기물로 형성되어 있다. 그리고, 상기 평탄화막 상에는 애노드 전극이 금속 전극과 전기적으로 연결되도록 형성되어 있다. 또한, 박막트랜지스터부가 구비된 위치 및 애노드 전극의 끝단 일부를 포함하는 영역 상에 절연막이 형성되어 있다. 상기 절연막 상에는 유기 발광층이 형성되어 있고, 유기 발광층 상에는 캐소드 전극이 형성되어 있다. 이 때, 유기 발광층은 정공 수송층과 레드, 그린 및 블루 발광층 및 전자 수송층으로 이루어져 있다.
여기서, 정공 수송층은 정공 주입층과 정공 전달층으로 이루어져 있고, 전자 수송층은 전자 전달층과 전자 주입층으로 이루어져 있다.
그러나, 상술한 종래의 유기전계발광소자는 다음과 같은 문제점이 있다.
종래의 액티브 매트릭스형 유기전계발광소자에서, 박막 트랜지스터는 애노드와 발광층 및 캐소드의 증착 공정에서 X-ray 등에 노출될 수 있다. 따라서, 박막 트랜지스터에 손상이 발생할 수 있다. 그리고, 소오스/드레인 전극층 간의 전기 접촉도가 저하되는 문제점도 있다.
본 발명은 이와 같은 종래의 문제점을 해결하기 위한 것으로, 액티브 매트릭스형 유기전계발광소자에서, 애노드와 발광층 및 캐소드의 증착 공정에서 X-ray 등으로부터 박막 트랜지스터를 보호하고, 소오스 및 드레인 전극의 계면 특성을 향상시킬 수 있는 유기전계발광소자 및 그 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 유기전계발광소자는, 투명 기판; 소오스 영역, 채널 영역 및 드레인 영역을 구비한 반도체층; 상기 소오스 영역 및 드레인 영역상에 제 1 콘택홀을 갖고, 상기 반도체층을 포함한 상기 기판 상에 형성된 게이트 절연막; 상기 채널 영역 상측의 게이트 절연막위에 형성되는 게이트 전극; 상기 소오스 영역 및 드레인 영역상에 제 2 콘택홀을 갖고,상기 게이트 전극을 포함한 게이트 절연막 전면에 형성되는 층간 절연막; 및 상기 제 1, 제 2 콘택홀을 통해 소오스 영역 및 드레인 영역에 전기적으로 연결되도록 상기 층간 절연막위에 형성되는 소오스 전극 및 드레인 전극을 포함하여 이루어지고, 상기 소오스 전극 및 드레인 전극 중 적어도 하나는 상기 반도체층을 커버하도록 형성됨에 그 특징이 있다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 유기전계발광소자의 제조 방법은, 기판 상에 소오스 영역, 채널 영역 및 드레인 영역을 구비한 반도체층을 형성하는 단계; 상기 반도체층을 포함한 상기 기판 상에 게이트 절연막을 형성하는 단계; 상기 채널 영역 상측의 게이트 절연막위에 게이트 전극을 형성하는 단계; 상기 게이트 전극을 포함한 게이트 절연막 전면에 층간 절연막을 형성하는 단계; 상기 소오스 영역 및 드레인 영역이 노출되도록 상기 게이트 절연막 및 층간 절연막에 제 1 콘택홀을 형성하고, 상기 제 2 콘택홀을 통해 상기 소오스 영역 및 드레인 영역에 전기적으로 연결되도록 상기 층간 절연막위에 소오스 전극 및 드레인 전극을 형성하는 단계를 포함하여 이루어지고, 상기 소오스 전극 및 드레인 전극 중 적어도 하나는 상기 반도체층을 커버하도록 형성함에 그 특징이 있다.
본 발명에 따른 유기전계발광소자 및 그 제조방법에 있어서는 다음과 같은 효과를 갖는다.
즉, 액티브 매트릭스형 유기전계발광소자에서, 소오스 전극, 게이트 전극 및 드레인 전극에 의해 박막트랜지스터의 활성층이 커버되므로, 애노드 전극, 유기 발광층 및 캐소드 전극 증착 공정에서 X-ray 등에 의한 상기 박막 트랜지스터의 활성층이 손상됨을 방지할 수 있다.
또한, 소오스 전극과 드레인 전극의 3층 구조로 형성되므로, 상기 소오스 전극 및 드레인 전극의 계면 특성을 향상시켜서 전기 접촉도를 증가시킬 수 있다.
상기와 같은 특징을 갖는 본 발명에 따른 유기전계발광소자 및 그 제조방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
첨부된 도면에서는 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확 대하여 나타냈으며, 도면에 나타난 각 층간의 두께 비가 실제 두께 비를 나타내는 것은 아니다. 한편, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 형성 또는 위치한다고 할 때, 이는 다른 부분의 바로 위에 형성되어 직접 접촉하는 경우뿐만 아니라 그 중간에 또 다른 부분이 존재하는 경우도 포함하는 것을 이해하여야 한다.
도 1는 본 발명에 따른 유기전계발광소자의 일실시예의 단면도이고, 도 2는 도 1의 소오스 및 드레인 전극의 단면을 나타낸 도면이며, 도 3은 본 발명의 다른 실시예의 유기전계발광소자의 일실시예의 단면도이다. 도 1 내지 도 3을 참조하여 본 발명에 따른 유기전계발광소자의 일실시예를 설명하면 다음과 같다.
본 발명의 실시예에 따른 액티브 매트릭스형 유기전계발광소자는 도 1 내지 도 3에 도시된 바와 같이, 투명 기판(100) 상에 박막 트랜지스터(110)가 형성된다.
여기서, 투명 기판(100)은 유리, 석영 또는 사파이어 등으로 이루어질 수 있다. 그리고, 상기 투명 기판(100)과 박막 트랜지스터(110)의 사이에, 도면에는 도시되지 않았지만, 상기 투명 기판 내의 각종 불순물들이 상기 박막트랜지스터쪽으로 침투하는 것을 방지하기 위하여 절연막을 더 형성할 수 있다.
상기 박막트랜지스터(110)의 구성을 보다 구체적으로 설명하면 다음과 같다. 즉, 상기 투명 기판(100)위에 소오스 영역(111), 드레인 영역(112) 및 채널 영역(113)으로 구분되어지는 반도체층이 섬 모양으로 형성된다. 상기 소오스 영역(111), 드레인 영역(112) 및 채널 영역(113)으로 구분되어지는 반도체층을 포함한 기판 전면에 게이트 절연막(120)이 형성되고, 상기 채널 영역(113) 상측의 상기 게이트 절연막(120)위에 게이트 전극(114)이 형성된다. 상기 게이트 전극(114)을 포함한 기판 전면에 층간 절연막(130)이 형성되고, 상기 소오스 영역(111) 및 드레인 영역(112)이 노출되도록 상기 게이트 절연막(120) 및 층간 절연막(130)에 콘택홀이 형성되고, 상기 콘택홀을 통해 상기 소오스 영역(111) 및 드레인 영역(112)에 전기적으로 연결되도록 상기 층간 절연막(130)위에 소오스 전극(115) 및 드레인 전극(116)이 형성된다.
여기서, 상기 게이트 전극(114), 소오스 전극(115) 및 드레인 전극(116) 중 적어도 하나는 도 2에 도시된 것과 같이 3층 구조를 갖는다. 즉, 상기 3층 구조의 구성은, 계면 활성층(115a)과 도전층(115b) 및 보호층(115c)이 적층된 구조를 갖는다.
여기서, 계면 활성층(115a)은 Ti(티타늄) 또는 Mo(몰리브덴) 등으로 이루어지고, 30~100 나노미터의 두께를 갖는다.
상기 도전층(115b)은 Cr(크롬), Cu(구리), Au(금) , Ni(니켈), Ag(은), Ta(탄타룸), Al(알루미늄) 및 AlNd(알미네리윰)으로 구성되는 군으로부터 선택되는 물질로 이루어지고, 200~500 나노미터의 두께를 갖는다.
상기 보호층은(115c)은 Ti(티타늄) 또는 W(텅스텐) 등으로 이루어지고 30~100 나노미터의 두께를 갖고, 0.001 ~ 1.0 %의 X-선 투과율을 갖는다.
여기서, 상기 보호층(115c)은, 이후 형성되는 애노드 전극, 발광층 및 캐소드 전극 등을 형성할 때, 발생되는 X-선 등으로부터 상기 트랜지스터가 데미지(damage)를 입지 않도록 보호하는 역할을 한다. 따라서, X-선을 완벽히 차단하면 이상적이나, 현실적으로는 상술한 범위를 갖는 물질 및 두께로 보호층(115c)을 구 성한다.
여기서, 전기 전도도의 확보와 부피 및 중량을 고려하여 상기 도전층(115b)의 두께를 200~500 나노미터로 한다. 그리고, 상기 계면 활성층(115a)와 보호층(115c)은 모두 유기전계발광소자의 증착 공정에서 X-선 등으로부터 도전층(115b)이 손상되는 것을 방지할 수 있다. 그리고, 계면 활성층(115a)은 소오스 전극의 계면 접착력 등을 고려하여 Ti 외에 Mo 으로 이루어질 수도 있다.
X-선 투과율은 200 나노미터 두께의 Mo의 경우 0.22%이고, 400 나노미터 두께의 Mo의 경우 0.0005%를 나타낸다. 여기서, 계면 활성층(115a)의 두께가 상술한 바와 같이 30~100 나노미터이면, X-선 투과율은 0.1~0.5%를 나타내게 된다.그러나,상기 계면 활성층(115a) 또는 보호층(115c)을 두껍게 형성하면 X-선 차폐효과는 크나, 소자의 부피와 중량이 커지는 문제점이 있으므로 이를 감안하여 상기에서 언급한 두께로 형성한다.
그리고, Pb(납) 등의 물질은 X-선 차폐 효과는 크나, 계면 접착력이 떨어지므로 이를 고려하여 Mo 등을 사용하면 상술한 범위의 X-선 차폐 효과를 갖는 계면 활성층(115a)을 구성할 수 있다. 상기 계면 활성층(115a)과 도전층(115c)은 다른 물질로 대체될 수 있으나, 이 때 X-선의 차단과 계면 접착력의 향상을 위한 재료이어야 함은 당연하다. 그리고, 상술한 재료로 이루어진 계면 활성층(115a)과 보호층(115c)은 X-선 등의 충분한 차단과 부피 및 등을 고려하면 30~100 나노미터의 두께를 갖는 것이 바람직하다. 그리고, 상술한 구조의 소오스 전극(115) 또는 드레인 전극(116) 전체의 X-선 투과율은 0.001~0.1%를 나타내게 되어, X-선 차폐효과와 트 랜지스터의 보호를 기하면서도, 중량과 부피 간소화를 이룰 수 있다. 만약, 보호층과 계면 활성층 중 하나만을 두껍게 형성하면, X-선 차폐 효과는 충분할 수 있으나, 트랜지스터와의 계면 접착력에 문제가 생길 수 있다.
상기에서 설명한 바와 같이 3층 구조를 갖는 소오스 전극(115) 또는 드레인 전극(116) 중 적어도 하나는, 도 1에 도시한 바와 같이, 상기 소오스 영역(111), 드레인 영역(112) 및 채널 영역(113)을 구비한 상기 박막트랜지스터의 반도체층을 커버하도록 형성된다.
또한, 다른 실시예로, 상기에서 설명한 바와 같이 3층 구조를 갖는 게이트 전극(114), 소오스 전극(115) 및 드레인 전극(116)이, 도 3에 도시한 바와 같이, 상기 소오스 영역(111), 드레인 영역(112) 및 채널 영역(113)을 구비한 상기 박막트랜지스터의 반도체층을 커버하도록 형성된다.
그리고, 상기 박막트랜지스터(110)를 포함한 기판 전면에, 화소 영역의 평탄화를 위하여, 평탄화막(140)이 형성된다. 여기서, 상기 평탄화막(140)은 아크릴(acryl)계 유기화합물, 폴리이미드(polyimide), BCB(Benzo Cyclo Butene) 또는 PFCB 등과 같은 유기 절연물질로 이루어질 수 있으며, 실리콘 질화물과 같은 무기 절연물질로 이루어질 수도 있다.
그리고, 상기 평탄화막(140)에 상기 드레인 전극(116)의 소정 부분이 노출되도록 콘택홀이 형성되고, 상기 콘택홀을 통해 상기 드레인 전극(116)에 전기적으로 연결되도록 상기 평탄화막(140)위의 화소 영영역 애노드 전극(150)이 형성된다.여기서, 애노드 전극(150)은, ITO(Indium-Tin-Oxide) 또는 IZO(Indium-Zinc-Oxide) 등과 같이 빛을 투과하는 투명 도전막으로 이루어진다.
상기 각 화소 영역 사이의 상기 평탄화막(140)위에 화소 분리막(155)이 형성된다. 여기서, 화소 분리막(155)은 실리콘 질화막(Sinx) 또는 실리콘 산화막(SiO2) 등의 무기 절연물질로 이루어질 수 있다.
상기 화소 분리막(155)과 상기 애노드 전극(150) 상에는 유기 발광층과 캐소드 전극(190)이 차례로 형성된다.
상기 유기 발광층은, 정공 주입층(hole injection layer, 160), 정공 수송층(hole transfer layer, 165), 발광층(emitting layer, 170), 전자 수송층(electron transfer layer, 180) 및 전자 주입층(electron injection layer, 185)이 차례로 적층되어 이루어진다. 그리고, 상기 유기 발광층상에 상기 유기전계발광소자의 캐소드 전극(190)이 적층된다.
여기서, 상기 전자 수송층(180)이 상기 발광층(170)과 캐소드 전극(190)의 사이에 구비되어, 상기 캐소드 전극(190)으로부터 발광층(170)으로 주입된 전자의 대부분은 정공과 재결합하기 위하여 애노드 전극(150) 쪽으로 이동하게 된다. 그리고, 정공 수송층(160)이 상기 애노드 전극(150)과 발광층(170) 사이에 구비되어, 발광층(170)에 주입된 전자는 상기 정공 수송층(160)과의 계면에 막혀 더 이상 애노드 전극(150) 쪽으로 이동하지 못하고 발광층(170)에만 존재하므로 재결합 효율이 향상될 수 있다.
이와 같이 구성되는 본 발명에 따른 유기전계발광소자의 제조 방법을 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.
도 4a 내지 4e는 본 발명에 따른 유기전계발광소자의 제조방법의 일실시예를 나타낸 도면이다.
도 4a에 도시한 바와 같이, 유리, 석영 또는 사파이어 등으로 이루어진 투명 기판(100)을 준비한다. 상기 투명 기판(100) 상에 비정질 실리콘막을, 저압 화학 기상 증착법(low pressure chemical vapor deposition) 또는 플라즈마 화학 기상 증착법(plasma enhanced chemical vapor deposition) 등에 의하여, 약 200~800 옹스트롱(Å)의 두께로 형성한다. 그리고, 레이저 어닐링(laser annealing) 등의 방법으로 상기 비정질 실리콘막을 다결정 실리콘으로 결정화시킨다. 물론, 비정질 실리콘막 대신에 바로 다결정 실리콘막을 증착할 수도 있다.
이어서, 사진 식각 공정 등의 방법으로 상기 다결정 실리콘을 패터닝하여, 단위 화소 내의 박막 트랜지스터의 활성층(113a)을 형성한다. 그리고, 상기 활성층(113a)를 포함한 기판 전면에 게이트 절연막(120)을 증착한다.
도 4b에 도시한 바와 같이, 상기 활성층(113a) 상측의 상기 게이트 절연막(120)위에 게이트 전극(114)을 형성한다. 즉, 상기 게이트 절연막(120)위에 알루미늄-네오디늄(AlNd) 등을 스퍼터링법으로 약 1500~5000 옹스트롱의 두께로 증착한 후, 사진 식각 공정으로 상기 알루미늄-네오디늄(AlNd)을 패터닝하여 게이트 전극(114)을 형성한다.
상기 게이트 전극(114)을 마스크로 이용하여, 상기 활성층(113a)에 불순물 이온을 주입하고, 주입된 불순물 이온을 활성화시켜 박막 트랜지스터의 소오스 영 역(111) 및 드레인 영역(112)을 형성한다. 이 때, 게이트 전극(114) 하측의 상기 활성층(113a)에는 불순물 이온이 주입되지 않아 자연적으로 채널 영역(113)이 형성된다.
그리고, 상기 게이트 전극(114)를 포함한 기판 전면에 실리곤 산화막 또는 실리콘 질화막 등으로 층간 절연막(130)을 형성한다.
도 4c에 도시한 바와 같이, 상기 소오스 영역(111) 및 드레인 영역(112)이 노출되도록 상기 게이트 절연막(120) 및 층간 절연막(130)을 선택적으로 제거하여 콘택 홀을 형성한다.
그리고, 상기 층간 절연막(130)위에 적어도 한층의 금속층(예를들면,3층)을 증착하고 사진 식각 공정으로 상기 금속층을 제거하여 상기 소오스 영역(111) 및 드레인 영역(112)에 전기적으로 연결되는 소오스 전극(115) 및 드레인 전극(116)을 형성한다.
상기 소오스 전극(115)과 드레인 전극(116)을 형성하는 공정을 상세히 설명하면 다음과 같다.
즉, Ti(티타늄) 또는 Mo(몰리브덴) 등을 30~100 나노미터의 두께로 증착하여 계면 활성층(115a)을 형성하고, 상기 계면 활성층(115a)위에 Cr(크롬), Cu(구리), Au(금) , Ni(니켈), Ag(은), Ta(탄타룸), Al(알루미늄) 및 AlNd(알미네리윰)으로 구성되는 군으로부터 선택되는 물질을 200~500 나노미터의 두께로 증착하여 도전층(115b)을 형성한다. 이어서, 상기 도전층(115b)위에 Ti(티타늄) 또는 W(텅스텐) 등을 30~100 나노미터의 두께로 증착하여 보호층(115c)을 형성한다.
여기서, 상기 계면 활성층(115a)은 0.1~0.5%의 X-선 투과율을 갖게 되고, 보호층(115c)은 0.2~1.0의 X-선 투과율을 나타낸다.
그리고, 상기 계면 활성층(115a), 도전층(115b) 및 보호층(115c)을 선택적으로 제거하여 소오스 전극(115) 및 드레인 전극(116)을 형성한다. 상기 계면 활성층(115a)은 소오스 전극의 계면 접착력 등을 향상하여 소자의 안정성 확보에 기여할 수 있고, 소오스 전극(115) 및 드레인 전극(116)은 각각 0.001~0.1%의 X-선 투과율을 갖도록 형성된다.
이 때, 상기 소오스 전극(115) 또는 드레인 전극(116) 중 적어도 하나는, 상기 소오스 영역(111), 드레인 영역(112) 및 채널 영역(113)을 구비한 상기 박막트랜지스터의 활성층을 커버하도록 형성한다.
또한, 다른 실시예로, 상기 도 3에서 설명한 바와 같이, 상기 게이트 전극(114), 소오스 전극(115) 및 드레인 전극(116)에 의해, 상기 소오스 영역(111), 드레인 영역(112) 및 채널 영역(113)을 구비한 상기 박막트랜지스터의 활성층을 커버하도록 형성한다.
그리고, 상기 게이트 전극(114)도, 상기 소오스 전극(115) 및 드레인 전극(116)과 같이, 3층 구조로 형성하여도 된다.
도 4d에 도시한 바와 같이, 상기 박막 트랜지스터(110)를 포함한 층간 절연막(130) 전면에 평탄화막(140)을 형성한다. 여기서, 평탄화막(140)은 애노드 전극의 평탄화를 위한 것이며, 유기 또는 무기 절연물질을 약 1000~5000 옹스트롱의 두께로 증착하여 형성한다.
사진식각 공정으로 상기 평탄화막(140)을 식각하여 상기 소오스 전극(115) 및 드레인 전극(116) 중 하나를 노출시키는 콘택 홀을 형성한다 (도면에서는 드레인 전극(116)에 콘택홀을 형성함을 도시함).
상기 콘택 홀을 포함한 상기 평탄화막(140)상에 ITO 또는 IZO 등의 투명 도전막을 증착하고, 사진식각 공정으로 패터닝하여, 상기 콘택홀을 통해 드레인 전극(116)과 전기적으로 연결되도록 화소 영역에 애노드 전극(150)을 형성한다.
그리고, 상기 결과물의 전체 상부면에 실리콘 질화막 또는 실리콘 산화막 등으로 이루어진 무기 절연막을 약 1000~2000 옹스트롱의 두께로 증착하고, 화소 영역의 주변부에만 남도록 패터닝하여, 화소 분리막(155)을 형성한다.
도 4e에 도시한 바와 같이, 상기 애노드 전극(150)을 포함한 기판 전면에 정공 주입층(160), 정공 수송층(165), 발광층(170), 전자 수송층(180) 및 전자 주입층(185)을 순차적으로 적층하여 유기 발광층을 형성한다. 이어서, 상기 결과물의 전체 상부면에 소정 두께의 유기전계발광소자의 캐소드 전극(190)을 형성한다.
여기서, 정공 주입층(160)은 구리 프탈로시아닌(copper phthalocyanine(CuPC))을 10~30 나노미터의 두께로 증착하여 형성한다. 그리고, 정공 수송층(165)은 4,4'-qltm[N-(1-나프틸)-N-페닐아미노]바이페닐(4,4'-bis[N-(1-naphthyl)-N-phenthylamino]-biphenyl(NPB)을 30~60 나노미터의 두께로 증착하여 형성한다. 그리고, 발광층(170)은 적색과 녹색 및 청색 픽셀에 따라 유기 발광 물질을 사용하며, 필요에 따라 도펀트를 첨가하여 형성된다.
여기서, 애노드 전극과 유기발광층 및 캐소드 전극의 형성 공정 중 적어도 한 공정은 전자 빔(X-ray)을 이용하여 증착한다.
상기 전자 빔을 이용하여 애노드 전극, 유기 발광층 및 캐소드 전극을 형성하는 이유는, 동일 챔버에서 상기 공정을 진행하여 유기 발광층의 발광 특성을 향상시키기 위한 것이다. 즉, 유기 발광층을 증착하고, 스퍼터링 장비로 이동하여 캐소드 전극을 스퍼터링법으로 증착하게 되면, 상기 유기 발광층이 대기중에 노출되어 발광 특성이 저하되거나, 증착 공정이 복잡해 진다.
이와 같이 애노드 전극,유기 발광층 및 캐소드 전극 형성 공정 시, 전자 빔을 이용하여도, 상기 소오스 전극(115) 및 드레인 전극(116)에 의해 박막트랜지스터의 활성층이 커버되므로, X-선에 의한 상기 박막트랜지스터의 활성층의 손상을 방지할 수 있다.
본 발명은 상술한 실시예에 한정되지 않으며, 첨부된 청구범위에서 알 수 있는 바와 같이 본 발명이 속한 분야의 통상의 지식을 가진 자에 의해 변형이 가능해도 이러한 변형은 본 발명의 범위에 속한다.
본 발명에 따른 유기전계발광소자 및 그 제조방법은, 소오스 전극과 드레인 전극의 계면 특성을 향상시키고, 특히, X-선에 의한 상기 박막트랜지스터의 활성층의 손상을 방지할 수 있으므로, 유기전계발광소자의 성능 향상과 수명 연장에 기여할 수 있다.
도 1는 본 발명의 일 실시예에 따른 유기전계발광소자의 단면도
도 2는 도 1의 소오스 및 드레인 전극의 단면도
도 3은 본 발명의 다른 실시예에 따른 유기전계발광소자의 단면도
도 4a 내지 4e는 본 발명에 따른 유기전계발광소자의 공정 단면도
<도면의 주요 부분에 대한 부호의 설명>
100 : 투명 기판 110 : 박막 트랜지스터
111 : 소오스 영역 112 : 드레인 영역
113 : 채널 영역 113a : 활성층
114 : 게이트 전극 115 : 소오스 전극
115a : 계면 활성층 115b : 도전층
115c : 보호층 116 : 드레인 전극
120 : 게이트 절연막 130 : 층간 절연막
140 : 평탄화막 150 : 애노드 전극
155 : 화소 분리막 160 : 정공 주입층
165 : 정공 수송층 170 : 발광층
180 : 전자 전달층 185 : 전자 수송층
190 : 캐소드 전극

Claims (17)

  1. 투명 기판;
    소오스 영역, 채널 영역 및 드레인 영역을 구비한 반도체층;
    상기 소오스 영역 및 드레인 영역상에 제 1 콘택홀을 갖고, 상기 반도체층을 포함한 상기 기판 상에 형성된 게이트 절연막;
    상기 채널 영역 상측의 게이트 절연막위에 형성되는 게이트 전극;
    상기 소오스 영역 및 드레인 영역상에 제 2 콘택홀을 갖고,상기 게이트 전극을 포함한 게이트 절연막 전면에 형성되는 층간 절연막;
    상기 제 1, 제 2 콘택홀을 통해 소오스 영역 및 드레인 영역에 전기적으로 연결되도록 상기 층간 절연막위에 형성되는 소오스 전극 및 드레인 전극;
    상기 드레인 전극상에 제 3 콘택홀을 갖고 상기 소오스 전극 및 드레인 전극을 포함한 기판 전면에 형성되는 평탄화막;
    상기 제 3 콘택홀을 통해 상기 드레인 전극에 전기적으로 연결되도록 상기 평탄화막위의 화소 영역에 형성되는 애노드 전극;
    상기 애노드 전극상에 형성되는 유기 발광층;
    상기 유기 발광층위에 형성되는 캐소드 전극; 그리고
    상기 화소 영역 사이의 상기 평탄화막상에 형성되는 화소 분리막을 포함하여 이루어지고,
    상기 소오스 전극 및 드레인 전극 중 적어도 하나는 상기 반도체층을 커버하고, 상기 소오스 전극 및 드레인 전극 중 적어도 하나는 0.001 내지 0.1%의 X-선 투과율을 갖고, 그리고 3층 구조로 형성되며,
    상기 3층 구조는,
    Ti 또는 Mo(몰리브덴)으로 이루어지는 계면 활성층과,
    Cr(크롬), Cu(구리), Au(금), Ni(니켈), Ag(은), Ta(탄타룸), Al(알루미늄) 및 AlNd(알미네리윰)으로 구성되는 군으로부터 선택되는 물질로 상기 계면 활성층위에 형성되는 도전층과,
    Ti(티타늄) 또는 W(텅스텐)으로 이루어져 상기 도전층위에 형성되는 보호층을 구비하여 구성됨을 특징으로 하는 유기전계발광소자.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 도전층은, 200~500 나노미터 두께로 형성됨을 특징으로 하는 유기전계발광소자.
  5. 제 1 항에 있어서,
    상기 보호층은, 두께가 30~100 나노미터이고, X-선 투과율이 0.2~1.0%인 것을 특징으로 하는 유기전계발광소자.
  6. 제 1 항에 있어서,
    상기 계면 활성층은, 두께가 30~100 나노미터이고, X-선 투과율이 0.1~0.5%인 것을 특징으로 하는 유기전계발광소자.
  7. 제 1 항에 있어서,
    상기 반도체층은 게이트 전극, 소오스 전극 및 드레인 전극에 의해 커버됨을 특징으로 하는 유기전계발광소자.
  8. 삭제
  9. 기판 상에 소오스 영역, 채널 영역 및 드레인 영역을 구비한 반도체층을 형성하는 단계;
    상기 반도체층을 포함한 상기 기판 상에 게이트 절연막을 형성하는 단계;
    상기 채널 영역 상측의 게이트 절연막위에 게이트 전극을 형성하는 단계;
    상기 게이트 전극을 포함한 게이트 절연막 전면에 층간 절연막을 형성하는 단계;
    상기 소오스 영역 및 드레인 영역이 노출되도록 상기 게이트 절연막 및 층간 절연막에 제 1 콘택홀을 형성하고, 상기 제 2 콘택홀을 통해 상기 소오스 영역 및 드레인 영역에 전기적으로 연결되도록 상기 층간 절연막위에 소오스 전극 및 드레인 전극을 형성하는 단계;
    상기 소오스 전극 및 드레인 전극을 포함한 기판 전면에 평탄화막을 형성하는 단계;
    상기 드레인 전극이 노출되도록 상기 평탄화막에 제 2 콘택홀을 형성하고, 상기 제 2 콘택홀을 통해 상기 드레인 전극에 전기적으로 연결되도록 상기 평탄화막위의 화소 영역에 애노드 전극을 형성하는 단계;
    상기 화소 영역 사이의 상기 평탄화막위에 화소 분리막을 형성하는 단계;
    상기 애노드 전극상에 유기 발광층을 형성하는 단계; 그리고
    상기 유기 발광층위에 캐소드 전극을 형성하는 단계를 포함하여 이루어지고,
    상기 소오스 전극 및 드레인 전극 중 적어도 하나는 상기 반도체층을 커버하고, 상기 소오스 전극 및 드레인 전극 중 적어도 하나는 0.001 내지 0.1%의 X-선 투과율을 갖고, 그리고 3층 구조로 형성되며,
    상기 3층 구조는,
    Ti 또는 Mo(몰리브덴)으로 이루어지는 계면 활성층과,
    Cr(크롬), Cu(구리), Au(금) , Ni(니켈), Ag(은), Ta(탄타룸), Al(알루미늄) 및 AlNd(알미네리윰)으로 구성되는 군으로부터 선택되는 물질로 상기 계면 활성층위에 형성되는 도전층과,
    Ti(티타늄) 또는 W(텅스텐)으로 이루어져 상기 도전층위에 형성되는 보호층을 구비하여 구성함을 특징으로 하는 유기전계발광소자의 제조 방법.
  10. 삭제
  11. 삭제
  12. 제 9 항에 있어서,
    상기 도전층은, 200~500 나노미터 두께로 형성함을 특징으로 하는 유기전계발광소자의 제조 방법.
  13. 제 9 항에 있어서,
    상기 보호층은, X-선 투과율이 0.2~1.0%이 되도록 30~100 나노미터 두께로 형성함을 특징으로 하는 유기전계발광소자의 제조 방법.
  14. 제 9 항에 있어서,
    상기 계면 활성층은, X-선 투과율이 0.1~0.5%가 되도록 30~100 나노미터 두께로 형성함을 특징으로 하는 유기전계발광소자의 제조 방법.
  15. 제 9 항에 있어서,
    상기 반도체층은 게이트 전극, 소오스 전극 및 드레인 전극에 의해 커버됨을 특징으로 하는 유기전계발광소자의 제조 방법.
  16. 삭제
  17. 제 9 항에 있어서,
    상기 애노드 전극, 유기 발광층 및 캐소드 전극 중 적어도 하나는 전자빔 증착법으로 형성함을 특징으로 하는 유기전계발광소자의 제조 방법.
KR1020080080687A 2007-09-13 2008-08-19 유기전계발광소자 및 그 제조방법 KR101296657B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2008101496032A CN101388404B (zh) 2007-09-13 2008-09-11 有机电致发光器件及其制造方法
US12/209,760 US8927970B2 (en) 2007-09-13 2008-09-12 Organic electroluminescence device and method for manufacturing the same
TW097135196A TWI455302B (zh) 2007-09-13 2008-09-12 有機電激發光裝置及其製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070093077 2007-09-13
KR20070093077 2007-09-13

Publications (2)

Publication Number Publication Date
KR20090028409A KR20090028409A (ko) 2009-03-18
KR101296657B1 true KR101296657B1 (ko) 2013-08-14

Family

ID=40477691

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080080687A KR101296657B1 (ko) 2007-09-13 2008-08-19 유기전계발광소자 및 그 제조방법

Country Status (3)

Country Link
KR (1) KR101296657B1 (ko)
CN (1) CN101388404B (ko)
TW (1) TWI455302B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101802406B1 (ko) 2009-11-27 2017-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
US9214533B2 (en) * 2012-01-31 2015-12-15 Sharp Kabushiki Kaisha Semiconductor device having transparent electrodes
CN108615799B (zh) * 2016-12-09 2020-07-28 清华大学 光调制的半导体场效应晶体管和集成电路
CN106711233B (zh) * 2016-12-09 2020-07-24 清华大学 光调制的二极管和功率电路
CN110858629B (zh) * 2018-08-23 2023-06-16 上海新微技术研发中心有限公司 一种有机发光二极管结构及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030201716A1 (en) 2002-04-26 2003-10-30 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method of the same
US20070159565A1 (en) * 2006-01-11 2007-07-12 Sanyo Epson Imaging Devices Corp. Display device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4071652B2 (ja) * 2002-03-04 2008-04-02 株式会社 日立ディスプレイズ 有機ｅｌ発光表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030201716A1 (en) 2002-04-26 2003-10-30 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method of the same
JP2003317971A (ja) * 2002-04-26 2003-11-07 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
US20070159565A1 (en) * 2006-01-11 2007-07-12 Sanyo Epson Imaging Devices Corp. Display device
KR20070075316A (ko) * 2006-01-11 2007-07-18 엡슨 이미징 디바이스 가부시키가이샤 표시 장치

Also Published As

Publication number Publication date
CN101388404B (zh) 2010-09-08
TW200913257A (en) 2009-03-16
CN101388404A (zh) 2009-03-18
TWI455302B (zh) 2014-10-01
KR20090028409A (ko) 2009-03-18

Similar Documents

Publication Publication Date Title
KR101779475B1 (ko) 유기전계발광소자 및 이의 제조방법
EP2216840B1 (en) Organic light emitting diode display
JP6262276B2 (ja) 酸化物薄膜トランジスタ及びその製造方法
KR101747737B1 (ko) 발광 표시 패널 및 그의 제조 방법
US8455893B2 (en) Light-emitting apparatus and production method thereof
US11056509B2 (en) Display device having a plurality of thin-film transistors with different semiconductors
US20110204369A1 (en) Organic Light-Emitting Display Device
JP5794830B2 (ja) 有機発光ディスプレイ装置及びその製造方法
US20090091254A1 (en) Organic electroluminescence device and method for manufacturing the same
KR20050028561A (ko) 능동 매트릭스 유기전계발광표시장치
KR20160091529A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20150126509A (ko) 유기발광다이오드 표시장치 및 그 제조방법
JP4315902B2 (ja) 有機電界発光装置
JP4488557B2 (ja) Ｅｌ表示装置
KR102177587B1 (ko) 유기전계 발광소자 및 이의 제조 방법
KR101296657B1 (ko) 유기전계발광소자 및 그 제조방법
KR20190091395A (ko) 유기 발광 표시 장치
JP2004111361A (ja) アクティブ・マトリクス型有機電界発光素子及びその製造方法
KR101308466B1 (ko) 유기전계발광소자 및 그 제조방법
US8927970B2 (en) Organic electroluminescence device and method for manufacturing the same
KR101429908B1 (ko) 유기전계발광소자
KR101319343B1 (ko) 유기전계발광소자 및 그 제조방법
KR20110061419A (ko) 산화물 박막 트랜지스터의 제조방법
KR20210004356A (ko) 산화물 반도체 패턴을 포함하는 디스플레이 장치
KR20050010334A (ko) 유기 전계 발광 표시 장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190723

Year of fee payment: 7