JP4844617B2 - 薄膜トランジスタ基板および表示装置 - Google Patents

薄膜トランジスタ基板および表示装置 Download PDF

Info

Publication number
JP4844617B2
JP4844617B2 JP2008284621A JP2008284621A JP4844617B2 JP 4844617 B2 JP4844617 B2 JP 4844617B2 JP 2008284621 A JP2008284621 A JP 2008284621A JP 2008284621 A JP2008284621 A JP 2008284621A JP 4844617 B2 JP4844617 B2 JP 4844617B2
Authority
JP
Japan
Prior art keywords
electrode
capacitor
layer
oxide semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008284621A
Other languages
English (en)
Other versions
JP2010114213A (ja
Inventor
俊明 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008284621A priority Critical patent/JP4844617B2/ja
Priority to US12/607,190 priority patent/US8237162B2/en
Priority to CN2009102088482A priority patent/CN101740564B/zh
Publication of JP2010114213A publication Critical patent/JP2010114213A/ja
Application granted granted Critical
Publication of JP4844617B2 publication Critical patent/JP4844617B2/ja
Priority to US13/550,995 priority patent/US8426862B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Dram (AREA)

Description

本発明は、基板に薄膜トランジスタ(TFT;Thin Film Transistor)およびキャパシタを形成した薄膜トランジスタ基板およびこれを備えた表示装置に関する。
現在、表示装置の主流になってきたフラットパネル型表示装置には、液晶表示装置,プラズマ表示装置および有機EL(Electro Luminescence)表示装置などがある。これらには、基板にTFTを含む駆動回路を形成した薄膜トランジスタ基板(以下、「TFT基板」ともいう。)を用いたものがある。TFT基板は、主にガラス板よりなる基板に、スパッタまたはCVD(Chemical Vapor Deposition ;化学気相成長)により配線層や半導体層を成膜し、これをフォトリソグラフィによりパターニングしてTFT回路および配線のパターンを形成したものである。
特開2006−207094号公報
TFT基板の製造工程では、ダストと呼ばれる異物に起因して、パターンの欠落または余分な残留が生じることがある。このようなパターンの欠落(オープン欠陥)または余分な残留(ショート欠陥)は、総じて欠陥と呼ばれ、回路の断線や短絡の原因となってしまう。特に、有機EL表示装置用のTFT基板には、各画素に均一な電流を流せるよう、各画素に複雑な補正回路を形成する必要があり、この複雑な補正回路のために欠陥が増え歩留まりが低下することが大きな問題になっていた。このような欠陥の一つに、キャパシタの層間ショート欠陥があった。これは、キャパシタの絶縁膜中に存在する異物に起因して上層電極と下層電極とが短絡してしまうものである。
ちなみに、従来では、キャパシタの上層電極をアモルファスシリコン(a−Si)により構成すると共に櫛歯形状とすることが提案されている(例えば、特許文献1参照。)。通常は、アモルファスシリコンを上部電極にしても、導電性が低いのでキャパシタとしての機能は得られないが、特許文献1では、アモルファスシリコン層上に開口面積の小さい櫛歯状の電極を設け、ゲート電圧を適切に制御することにより実効キャパシタ面積を変化させて可変容量として使用している。
本発明はかかる問題点に鑑みてなされたもので、その目的は、キャパシタの層間ショート欠陥を低減することが可能な薄膜トランジスタ基板およびこれを備えた表示装置を提供することにある。
本発明による薄膜トランジスタ基板は、基板と、基板上に、ゲート電極、ゲート絶縁膜、酸化物半導体層およびソース・ドレイン電極を順に有する薄膜トランジスタと、基板上に、下層電極、キャパシタ絶縁膜および酸化物半導体の単層膜よりなる上層電極を順に有し、上層電極は薄膜トランジスタの酸化物半導体層と同層に設けられたキャパシタとを備え、上層電極は酸化物半導体の単層膜にソース・ドレイン電極が積層されたコンタクト領域を有し、上層電極のコンタクト領域以外の領域は酸化物半導体の単層膜のみにより構成されているものである。
本発明による表示装置は、薄膜トランジスタ基板に表示素子を備えたものであって、薄膜トランジスタ基板が、上記本発明の薄膜トランジスタ基板により構成されたものである。
本発明の薄膜トランジスタ基板では、キャパシタの上層電極が酸化物半導体の単層膜により構成されているので、キャパシタの絶縁膜中に異物が存在しても層間ショート欠陥の発生が抑制される。また、酸化物半導体はアモルファスシリコンに比べて高い導電性を持たせることが可能であり、キャパシタの上層電極として十分な機能が得られる。更に、上層電極は酸化物半導体の単層膜にソース・ドレイン電極が積層されたコンタクト領域を有し、上層電極のコンタクト領域以外の領域は酸化物半導体の単層膜のみにより構成されているので、キャパシタ絶縁膜中に存在する異物に起因した層間ショートの発生が大幅に抑制される。よって、本発明の薄膜トランジスタ基板を用いて表示装置を構成すれば、層間ショート欠陥に起因する各種表示異常が低減される。
本発明の薄膜トランジスタ基板によれば、キャパシタの上層電極を酸化物半導体の単層膜により構成するようにしたので、キャパシタの絶縁膜中に異物が存在しても層間ショート欠陥の発生を抑えることができる。また、上層電極に、酸化物半導体の単層膜にソース・ドレイン電極を積層したコンタクト領域を設け、上層電極のコンタクト領域以外の領域を酸化物半導体の単層膜のみにより構成するようにしたので、キャパシタ絶縁膜中に存在する異物に起因した層間ショートの発生を大幅に抑制することが可能となる。よって、この本発明の薄膜トランジスタ基板を用いて構成した本発明の表示装置によれば、キャパシタの層間ショート欠陥に起因する各種表示異常の低減が可能となり、高い表示品質を実現することができる。
以下、本発明の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
1.第1の実施の形態(キャパシタにかかる電位を常に正電位とする例)
2.変形例(パッシベーション膜形成前にキャパシタの水素処理を行う例)
3.第2の実施の形態(パッシベーション膜に開口部を設けてキャパシタの水素処理を行う例)
(第1の実施の形態)
図1は、本発明の第1の実施の形態に係る表示装置の構成を表すものである。この表示装置は、極薄型の有機発光カラーディスプレイ装置などとして用いられるものであり、例えば、TFT基板1に、画素PXLCがm行×n列のマトリクス状に配置されてなる表示領域110が形成されたものである。表示領域110の周辺には、駆動部として、信号部(信号セレクタ)である水平セレクタ(HSEL)121と、スキャナ部であるライトスキャナ(WSCN)131および電源スキャナ(DSCN)132とが形成されている。
表示領域110において、列方向には信号線DTL101〜10nが配置され、行方向には走査線WSL101〜10mおよび電源線DSL101〜10mが配置されている。各信号線DTLと各走査線WSLとの交差する部分に、画素PXLCすなわち画素回路140が設けられている。各信号線DTLは、水平セレクタ121に接続され、この水平セレクタ121から信号線DTLに映像信号が供給される。各走査線WSLは、ライトスキャナ131に接続されている。各電源線DSLは、電源スキャナ132に接続されている。
図2は、画素回路140の一例を表したものである。画素回路140は、サンプリング用トランジスタ3Aおよび駆動用トランジスタ3Bと、保持容量3Cと、表示素子として有機発光素子10R,10G、10Bのいずれか一つよりなる発光素子3Dとを有するアクティブ型の駆動回路である。サンプリング用トランジスタ3Aは、そのゲートが対応する走査線WSL101に接続され、そのソースおよびドレインの一方が対応する信号線DTL101に接続され、他方が駆動用トランジスタ3Bのゲートgに接続されている。駆動用トランジスタ3Bは、そのドレインdが対応する電源線DSL101に接続され、ソースsが発光素子3Dのアノードに接続されている。発光素子3Dのカソードは接地配線3Hに接続されている。なお、この接地配線3Hは全ての画素PXLCに対して共通に配線されている。保持容量3Cは、駆動用トランジスタ3Bのソースsとゲートgとの間に接続されている。
サンプリングトランジスタ3Aは、走査線WSL101から供給される制御信号に応じて導通し、信号線DTL101から供給された映像信号の信号電位をサンプリングして保持容量3Cに保持するものである。駆動用トランジスタ3Bは、電源線DSL101から電流の供給を受け、保持容量3Cに保持された信号電位に応じて駆動電流を発光素子3Dに供給するものである。発光素子3Dは、供給された駆動電流により、映像信号の信号電位に応じた輝度で発光するようになっている。
図3は、TFT基板1の画素回路140の一部(図2の駆動用トランジスタ3Bおよび保持容量3Cに相当する部分)の平面構成を表したものである。TFT基板1は、例えば、ガラス等の基板10上に、上述した駆動用トランジスタ3Bを構成するTFT20と、上述した保持容量3Cを構成するキャパシタ30とを形成したものである。なお、図3では省略したが、図2のサンプリング用トランジスタ3Aも、TFT20と同様に構成されている。
図4は、図3に示したTFT20およびキャパシタ30の断面構造を表したものである。TFT20は、例えば、基板10上に、ゲート電極21、ゲート絶縁膜22、酸化物半導体層23、チャネル保護層24およびソース・ドレイン電極25を順に有する酸化物半導体トランジスタである。ここで酸化物半導体とは、亜鉛,インジウム,ガリウム,スズまたはそれらを主成分とした混合物の酸化物をいい、優れた半導体特性を示すことが知られている。図5は、例えば亜鉛,インジウムおよびガリウムの混合酸化物(酸化インジウムガリウム亜鉛、IGZO)による酸化物半導体TFTの電流電圧特性を表したものである。酸化物半導体は、従来半導体として使用されてきたアモルファスシリコンの10倍から100倍の電子移動度を示し、かつ良好なオフ特性を示す。また、酸化物半導体は、従来のアモルファスシリコンに比べて抵抗率が10分の1から100分の1になっており、閾値電圧も容易に低く、例えば0V以下に設定することも可能である。
ゲート電極21は、TFT20に印加されるゲート電圧により酸化物半導体層23中の電子密度を制御するものであり、例えば、厚みが50nmのモリブデン(Mo)層と、厚みが400nmのアルミニウム(Al)層またはアルミニウム合金層との二層構造を有している。
絶縁膜22は、例えば、厚みが200nmのシリコン酸化膜と、厚みが200nmのシリコン窒化膜との二層構造を有している。
酸化物半導体層23は、例えば、厚みが50nmであり、酸化インジウムガリウム亜鉛(IGZO)により構成されている。なお、図3では、酸化物半導体層23には網掛けを付して表している。
チャネル保護層24は、酸化物半導体層23からの酸素の脱離が少なく、また水素のようなドナーの供給が少ないことが望ましく、例えば、厚みが200nmであり、シリコン酸化膜により構成されている。また、チャネル保護層24は、シリコン酸化膜のほか、シリコン酸窒化膜、シリコン窒化膜または酸化アルミニウム膜、あるいはそれらの積層膜により構成されていてもよい。
ソース・ドレイン電極25は、例えば、厚みが50nmのチタン層25A、厚みが900nmのアルミニウム層25Bおよび厚みが50nmのチタン層25Cの積層構造を有している。
キャパシタ30は、例えば、基板10上に、ゲート電極21と同層に形成された下層電極31、ゲート絶縁膜22と同層に形成されたキャパシタ絶縁膜32および酸化物半導体よりなる上層電極33を順に有している。具体的には、上層電極33は、TFT20の酸化物半導体層23と同層に形成されたものである。これにより、この表示装置では、キャパシタ30の層間ショート欠陥を低減することができるようになっている。
従来の液晶表示装置では、キャパシタは有機EL表示装置の場合に比べて十分に小型である。また、多くの場合、キャパシタの上層電極は、画素電極と同様にITO(Indium Tin Oxide)により構成される場合が多い。画素電極は光の透過性が求められるため薄く、反応性スパッタ法にて形成されるためステップカバレージが悪く、安定な酸化物であるため後工程で溶解しにくい。よって、キャパシタの絶縁膜中に異物が存在しても、下層電極と上層電極との間で層間ショートが発生しにくい。
図6は、従来の有機EL表示装置のTFT基板の平面構成を表したものであり、図7は、図6に示したTFTおよびキャパシタの断面構造を表したものである。なお、図6および図7では、図3および図4に対応する構成要素には900番台の同一の符号を付している。有機EL表示装置では、キャパシタ930のサイズが液晶表示装置の場合に比べて大きい。また、有機発光素子で発生した光をTFT基板とは反対側から取り出す上面発光(トップエミッション)の場合には、有機発光素子は平坦化膜の上に形成されているので、有機発光素子の電極をキャパシタの上層電極と共通化することは難しい。よって、キャパシタ930の上層電極933は、ソース・ドレイン電極925により構成されることになる。ソース・ドレイン電極925は、大電流を流すために低抵抗金属により構成されると共に厚みが大きくなっている。そのため、図8に示したように、キャパシタ930の絶縁膜932中に異物934が存在すると、異物934の近傍に形成される絶縁膜932の空隙932Aに金属あるいはその化合物からなる導電性物質が侵入するため、下層電極931と上層電極933との間で層間ショートが発生しやすい。これを回避するためには、キャパシタ930の上層電極933のみを薄層かつ安定なITOにより構成することも考えられるが、余分な成膜工程・フォトリソグラフィ工程が必要になり、コスト上昇を招くおそれがある。
一方、本実施の形態では、上層電極33が、TFT20の酸化物半導体層23と同層に形成されているので、上層電極33が薄く、ステップカバレージが悪い。よって、図9に示したように、キャパシタ絶縁膜32中に異物34が存在しても、キャパシタ絶縁膜32の空隙32Aは上層電極33で埋めきれず、パッシベーション膜40で埋め込まれる。従って、下層電極31と上層電極33との間で層間ショートが発生しにくくすることができる。また、酸化物半導体はアモルファスシリコンに比べて導電性が高いので、櫛歯状などの複雑な形状にする必要はなく、上層電極33の全面をキャパシタ電極として機能させることが可能である。
図4に示した上層電極33は、図2に示したように、駆動用トランジスタ3Bのソースおよびドレインの一方に接続されている。すなわち、上層電極33は、駆動用トランジスタ3Bを構成するTFT20のソース・ドレイン電極25とのコンタクト領域33Aを有している。上層電極33のコンタクト領域33A以外の領域には、ソース・ドレイン電極25が形成されていないことが好ましい。これにより、キャパシタ絶縁膜32中に存在する異物に起因した層間ショートの発生を大幅に抑制することができる。
一方、図4に示した下層電極31は、図2に示したように、駆動用トランジスタ3Bのゲートに接続されている。これにより、キャパシタ30への電位書き込み時間および保持時間に、キャパシタ30の下層電極31にかかる電位は常に正電位となる。従って、酸化物半導体よりなる上層電極33に対して常に導電体様の特性を維持させることができる。
図4に示したTFT20およびキャパシタ30は、例えば、共通のパッシベーション膜40により覆われている。パッシベーション膜40は、例えば、厚みが200nmであり、シリコン窒化膜により構成されている。
図10は、表示領域110の断面構成を表したものである。表示領域110には、赤色の光を発生する有機発光素子10Rと、緑色の光を発生する有機発光素子10Gと、青色の光を発生する有機発光素子10Bとが、順に全体としてマトリクス状に形成されている。なお、有機発光素子10R,10G,10Bは短冊形の平面形状を有し、隣り合う有機発光素子10R,10G,10Bの組み合わせが一つの画素(ピクセル)を構成している。
有機発光素子10R,10G,10Bは、それぞれ、TFT基板1上に、平坦化絶縁膜51を間にして、アノード(陽極)52、電極間絶縁膜53、後述する発光層を含む有機層54、およびカソード(陰極)55がこの順に積層された構成を有している。
このような有機発光素子10R,10G,10Bは、必要に応じて、窒化ケイ素(SiN)または酸化ケイ素(SiO)などの保護膜56により被覆され、更にこの保護膜55上に、熱硬化型樹脂または紫外線硬化型樹脂などの接着層60を間にしてガラスなどよりなる封止用基板71が全面にわたって貼り合わされることにより封止されている。封止用基板71には、必要に応じてカラーフィルタ72およびブラックマトリクスとしての光遮蔽膜(図示せず)が設けられていてもよい。
平坦化絶縁膜51は、画素回路140が形成されたTFT基板1の表面を平坦化するためのものであり、微細な接続孔51Aが形成されるためパターン精度が良い材料により構成されていることが好ましい。平坦化絶縁膜51の構成材料としては、例えば、ポリイミド等の有機材料、あるいは酸化シリコン(SiO2 )などの無機材料が挙げられる。図2に示した駆動トランジスタ3Bは、平坦化絶縁膜51に設けられた接続孔51Aを介してアノード52に電気的に接続されている。また、図10では省略したが、保持容量3Cを構成するキャパシタ30の上層電極33も、平坦化絶縁膜51に設けられた接続孔(図示せず)を介してアノード52に電気的に接続されている(図2参照。)。
アノード52は、有機発光素子10R,10G,10Bの各々に対応して形成されている。また、アノード52は、発光層で発生した光を反射させる反射電極としての機能を有しており、できるだけ高い反射率を有するようにすることが発光効率を高める上で望ましい。アノード52は、例えば、厚みが100nm以上1000nm以下であり、銀(Ag),アルミニウム(Al),クロム(Cr),チタン(Ti),鉄(Fe),コバルト(Co),ニッケル(Ni),モリブデン(Mo),銅(Cu),タンタル(Ta),タングステン(W),白金(Pt)あるいは金(Au)などの金属元素の単体または合金により構成されている。
電極間絶縁膜53は、例えば、ポリイミドなどの有機材料、または酸化シリコン(SiO2 )などの無機絶縁材料により構成されている。電極間絶縁膜53は、アノード52の発光領域に対応して開口部を有している。なお、有機層54およびカソード55は、発光領域だけでなく電極間絶縁膜53の上にも連続して設けられていてもよいが、発光が生じるのは電極間絶縁膜53の開口部だけである。
有機層54は、例えば、アノード52の側から順に、正孔注入層,正孔輸送層,発光層および電子輸送層(いずれも図示せず)を積層した構成を有するが、これらのうち発光層以外の層は必要に応じて設ければよい。また、有機層54は、有機発光素子10R,10G,10Bの発光色によってそれぞれ構成が異なっていてもよい。正孔注入層は、正孔注入効率を高めるためのものであると共に、リークを防止するためのバッファ層である。正孔輸送層は、発光層への正孔輸送効率を高めるためのものである。発光層は、電界をかけることにより電子と正孔との再結合が起こり、光を発生するものである。電子輸送層は、発光層への電子輸送効率を高めるためのものである。なお、有機層54の構成材料は、一般的な低分子または高分子有機材料であればよく、特に限定されない。
カソード55は、例えば、厚みが5nm以上50nm以下であり、アルミニウム(Al),マグネシウム(Mg),カルシウム(Ca),ナトリウム(Na)などの金属元素の単体または合金により構成されている。中でも、マグネシウムと銀との合金(MgAg合金)、またはアルミニウム(Al)とリチウム(Li)との合金(AlLi合金)が好ましい。また、カソード55は、ITO(インジウム・スズ複合酸化物)またはIZO(インジウム・亜鉛複合酸化物)により構成されていてもよい。
この表示装置は、例えば次のようにして製造することができる。
(TFT基板1を形成する工程)
まず、ガラスよりなる基板10上に、例えばスパッタリング法により、例えば、厚みが50nmのモリブデン(Mo)層と、厚みが400nmのアルミニウム(Al)層またはアルミニウム合金層との二層構造を形成する。次いで、この二層構造に対して、フォトリソグラフィおよびエッチングを施すことにより、図11に示したように、ゲート電極21およびキャパシタ30の下層電極31を形成する。
続いて、基板10の全面に、例えばCVD(Chemical Vapor Deposition ;化学気相成長)法により、厚みが200nmのシリコン酸化膜と、厚みが200nmのシリコン窒化膜との二層構造を形成する。これにより、図12に示したように、ゲート絶縁膜22およびキャパシタ絶縁膜32が形成される。
そののち、例えばスパッタリング法により、酸化インジウムガリウム亜鉛(IGZO)膜を50nmの厚みで形成し、フォトリソグラフィおよびエッチングにより所定の形状に成形する。これにより、図13に示したように、酸化物半導体層23およびキャパシタ30の上層電極33が形成される。
このとき、上層電極33を、TFT20の酸化物半導体層23と同層に形成するようにしたので、上層電極33が薄くなり、ステップカバレージが悪くなる。また、上層電極33は洗浄工程で使用する水やフォトリソグラフィ工程で使用するレジスト剥離液のようなケミカルに対して安定である。よって、図9に示したように、キャパシタ絶縁膜32中に異物34が存在しても、下層電極31と上層電極33との間で層間ショートが発生しにくくなる。
酸化物半導体層23および上層電極33を形成したのち、例えばスパッタリング法またはCVD(Chemical Vapor Deposition ;化学気相成長)法により、シリコン酸化膜を200nmの厚みで形成する。なお、シリコン酸化膜を形成する前に、例えば一酸化二窒素プラズマ,酸素プラズマなど、酸化物半導体層23に対して酸素を供給するプロセスを導入してもよい。
また、スパッタリング法またはCVD法によるシリコン酸化膜に代えて、スパッタリング法によるシリコン酸窒化膜、シリコン窒化膜あるいは酸化アルミニウム膜、原子層成膜(ALD)法による酸化アルミニウム膜、またはそれらの積層膜を形成するようにしてもよい。
続いて、シリコン酸化膜に対して、フォトリソグラフィおよびエッチングを施すことにより所定の形状に成形し、図14に示したように、チャネル保護層24を形成する。なお、この工程において、酸化物半導体層23が存在しない領域に、ゲート電極21へのコンタクトホールを設けるようにしてもよい。
チャネル保護層を形成したのち、例えばスパッタリング法により、厚みが50nmのチタン層25A、厚みが900nmのアルミニウム層25Bおよび厚みが50nmのチタン層25Cを形成し、フォトリソグラフィおよびエッチングにより所定の形状に成形する。これにより、図15に示したように、ソース・ドレイン電極25を形成する。このとき、ソース・ドレイン電極25をキャパシタ30の上層電極33の上に延在させ、コンタクト領域33Aを形成するが、上層電極33のコンタクト領域33A以外の領域には、ソース・ドレイン電極25を形成しないことが好ましい。
ソース・ドレイン電極25を形成したのち、図16に示したように、例えばCVD法により、TFT20およびキャパシタ30の上に、シリコン窒化膜よりなるパッシベーション膜40を、200nmの厚みで形成する。以上により、図3および図4に示したTFT基板1が形成される。
(有機発光素子10R,10G,10Bを形成する工程)
まず、TFT基板1の全面に感光性樹脂を塗布し、露光および現像することにより、平坦化絶縁膜51および接続孔51Aを形成し、焼成する。次いで、例えば直流スパッタリングにより、上述した材料よりなるアノード52を成膜し、例えばリソグラフィ技術を用いて選択的にエッチングし、所定の形状にパターニングする。続いて、感光性樹脂を塗布して上述した材料よりなる電極間絶縁膜53を形成し、例えばリソグラフィ技術を用いて開口部を形成する。そののち、例えば蒸着法により、上述した材料よりなる有機層54およびカソード55を順次成膜し、有機発光素子10R,10G,10Bを形成する。続いて、有機発光素子10R,10G,10Bを、カソード55及び上述した材料よりなる保護膜56で覆う。
そののち、保護膜56の上に、接着層60を形成する。そののち、カラーフィルタ72が設けられ、上述した材料よりなる封止用基板71を用意し、TFT基板1と封止用基板71とを接着層60を間にして貼り合わせる。以上により、図10に示した表示装置が完成する。
この表示装置では、走査線WSLから供給される制御信号に応じてサンプリング用トランジスタ3Aが導通し、信号線DTLから供給された映像信号の信号電位がサンプリングされて保持容量3Cに保持される。また、第1電位にある電源線DSLから駆動用トランジスタ3Bに電流が供給され、保持容量3Cに保持された信号電位に応じて、駆動電流が発光素子3D(有機発光素子10R,10G,10B)に供給される。発光素子3D(有機発光素子10R,10G,10B)は、供給された駆動電流により、映像信号の信号電位に応じた輝度で発光する。この光は、カソード55,カラーフィルタ72および封止用基板71を透過して取り出される。
ここでは、上層電極33が、TFT20の酸化物半導体層23と同層に形成されているので、上層電極33が薄く、ステップカバレージが悪くなっている。よって、図9に示したように、キャパシタ絶縁膜32中の異物34に起因した層間ショート欠陥が低減されている。よって、層間ショート欠陥に起因する各種表示異常が低減され、表示品質が向上する。
また、酸化物半導体はアモルファスシリコンに比べて導電性が高いので、櫛歯状などの複雑な形状にする必要はなく、上層電極33の全面がキャパシタ電極として機能することが可能である。特に、下層電極31は、駆動用トランジスタ3Bのゲートに接続されている(図2参照。)ので、キャパシタ30への電位書き込み時間および保持時間において、キャパシタ30の下層電極31にかかる電位は常に正電位となる。よって、酸化物半導体よりなる上層電極33は、常に導電体様の特性を維持する。
このように本実施の形態では、キャパシタ30の上層電極33を酸化物半導体により構成するようにしたので、キャパシタ絶縁膜32中に異物が存在しても層間ショート欠陥の発生を抑えることができる。よって、キャパシタ30の層間ショート欠陥に起因する各種表示異常の低減が可能となり、高い表示品質を実現することができる。
(変形例)
なお、上記実施の形態では、図2に示したように、保持容量3C(キャパシタ30)を駆動用トランジスタ3Bのゲートに接続し、キャパシタ30への電位書き込み時間および保持時間において、キャパシタ30の下層電極31に対して常に正電位がかかるように構成することにより、上層電極33が常に導電体様の特性を維持するようにした場合について説明した。しかしながら、例えば、パッシべーション膜40を形成する前に、キャパシタ30の上部電極33を構成する酸化物導電体の導電率を上げるため、例えば水素プラズマ処理を行うようにすれば、キャパシタ30にかける電圧によらずとも、上層電極33が導電体様の動作をするようにすることが可能である。
すなわち、酸化物半導体は耐熱性が十分でなく、TFT製造プロセス中の熱処理やプラズマ処理などにより酸素が脱離し格子欠陥を形成する。この格子欠陥は、電気的には浅い不純物準位を形成し、酸化物半導体の低抵抗化を引き起こす。また、酸化物半導体に水素プラズマを照射するとドナーとしての水素の導入により格子欠陥と同様の準位が形成され、酸化物半導体の低抵抗化を引き起こす。そのため、酸化物半導体をTFTの活性層に用いた場合、欠陥準位の増大とともに、閾値電圧が小さくなり、リーク電流が増大し、ゲート電流を印加しなくてもドレイン電流が流れるデプレッション型の動作となる。十分に欠陥準位が増大すると、図17に示したように、トランジスタ動作をしなくなり、導電体動作へと移行する。
従って、キャパシタ30の上層電極33に対しても、パッシベーション膜40を形成する前に例えば水素プラズマ処理を行い、表面に露出する酸化物半導体部位の導電性を高めるようにすれば、画素回路140の構成によらず、上層電極33に導電体様の動作をさせることが可能である。ここでは水素プラズマ処理を挙げるが、上部電極33の導電性が高まる処理であれば、酸素を脱離させる処理でも他のドナーを注入する処理でも構わない。
(第2の実施の形態)
図18は、本発明の第2の実施の形態に係るTFT基板1の画素回路140の一部(図2の駆動用トランジスタ3Bおよび保持容量3Cに相当する部分)の平面構成を表したものであり、図19は、図18に示したTFT20およびキャパシタ30の断面構造を表したものである。本実施の形態は、TFT20およびキャパシタ30を覆うパッシべーション膜40の構成が異なることを除いては、上記第1の実施の形態と全く同一である。よって、対応する構成要素には同一の符号を付して説明する。なお、図18では、パッシベーション膜40が形成されている領域に斜線を付して表している。
パッシべーション膜40は、キャパシタ30の上層電極33に対応して開口部40Aを有している。これにより、本実施の形態では、製造工程においてパッシベーション膜40の開口部40Aを介して上層電極33のみに水素プラズマ処理を行うことが可能となる。上記変形例で述べたパッシベーション膜40の形成前に水素プラズマ処理を行う手法の場合、ソース・ドレイン電極25、とりわけチャネル近傍の導電性はTFT特性に敏感に影響するため、安定な特性を得るためには基板内・基板間を通じて均一な処理を行わなければならないという課題があった。しかしながら本実施の形態では、パッシベーション膜40形成時にTFT特性の安定性は確保されており、TFT20の特性を損なうことなく、上層電極33の導電性を更に高めることができる。従って、画素回路140の構成によらず、上層電極33に導電体様の動作を上記変形例以上に安定にさせることが可能である。
なお、平坦化絶縁膜51が開口部40Aに露出した酸化物半導体よりなる上層電極33の導電性を維持できる機能を有していない場合は、図20に示したように、少なくともパッシベーション膜40の開口部40Aに、第2パッシベーション膜41が設けられていることが好ましい。第2パッシベーション膜41は、例えば、厚みが50nmであり、シリコン窒化膜により構成されている。ただし、平坦化絶縁膜51が開口部40Aに露出した酸化物半導体よりなる上層電極33の導電性を維持できる機能を有していれば、第2パッシベーション膜41は無くてもよい。
この表示装置は、例えば次のようにして製造することができる。
(TFT基板1を形成する工程)
まず、第1の実施の形態と同様にして、図11に示した工程により、ガラスよりなる基板10上に、ゲート電極21およびキャパシタ30の下層電極31を形成する。
次いで、第1の実施の形態と同様にして、図12に示した工程により、基板10の全面にゲート絶縁膜22およびキャパシタ絶縁膜32を形成する。
続いて、第1の実施の形態と同様にして、図13に示した工程により、酸化物半導体層23およびキャパシタ30の上層電極33を形成する。上層電極33は、第1の実施の形態と同様に、TFT20の酸化物半導体層23と同層に形成することが好ましい。
そののち、第1の実施の形態と同様にして、図14に示した工程により、チャネル保護層24を形成する。
チャネル保護層を形成したのち、第1の実施の形態と同様にして、図15に示した工程により、ソース・ドレイン電極25を形成する。このとき、第1の実施の形態と同様に、上層電極33のコンタクト領域33A以外の領域には、ソース・ドレイン電極25を形成しないことが好ましい。
ソース・ドレイン電極25を形成したのち、第1の実施の形態と同様にして、図16に示した工程により、TFT20およびキャパシタ30の上に、シリコン窒化膜よりなるパッシベーション膜40を、200nmの厚みで形成する。続いて、図19に示したように、例えばエッチングにより、パッシベーション膜40に、キャパシタ30の上層電極33に対応して開口部40Aを設け、この開口部40Aに露出した上部電極33に対して例えば水素プラズマ処理を行う。これにより、TFT20の酸化物半導体層23に水素が導入されてしまいTFT20の特性が損なわれることがなく、上層電極33の導電性を更に高めることができる。以上により、図18および図19に示したTFT基板1が形成される。
なお、図20に示したような第2パッシベーション膜41を形成する場合は、先の開口部40Aに露出した上部電極33の導電性を高めることを目的とした水素プラズマ処理を行ったのち、例えばCVD法により、TFT20およびキャパシタ30の上に、第2パッシベーション膜41を形成する。
(有機発光素子10R,10G,10Bを形成する工程)
TFT基板1を形成したのち、TFT基板1の全面に感光性樹脂を塗布して平坦化絶縁膜51を形成し、露光および現像を行い焼成する。その際、第2パッシベーション膜41を形成した場合には、第2パッシベーション膜41をエッチングして接続孔51Aを形成する。次いで、例えば直流スパッタリングにより、上述した材料よりなるアノード52を成膜し、例えばリソグラフィ技術を用いて選択的にエッチングし、所定の形状にパターニングする。続いて、感光性樹脂を塗布して電極間絶縁膜53を形成し、露光、現像、および焼成を行い開口部を形成する。そののち、上述した材料よりなる有機層54およびカソード55を順次成膜して、有機発光素子10R,10G,10Bを形成し、表示装置を形成することができる。
この表示装置の作用および効果は、第1の実施の形態と同様である。
(モジュールおよび適用例)
以下、上記実施の形態で説明した表示装置の適用例について説明する。上記実施の形態の表示装置は、テレビジョン装置,デジタルカメラ,ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
(モジュール)
上記実施の形態の表示装置は、例えば、図21に示したようなモジュールとして、後述する適用例1〜5などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板11の一辺に、封止用基板71および接着層60から露出した領域210を設け、この露出した領域210に、信号線駆動回路120および走査線駆動回路130の配線を延長して外部接続端子(図示せず)を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板(FPC;Flexible Printed Circuit)220が設けられていてもよい。
(適用例1)
図22は、上記実施の形態の表示装置が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有しており、この映像表示画面部300は、上記各実施の形態に係る表示装置により構成されている。
(適用例2)
図23は、上記実施の形態の表示装置が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有しており、その表示部420は、上記各実施の形態に係る表示装置により構成されている。
(適用例3)
図24は、上記実施の形態の表示装置が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有しており、その表示部530は、上記各実施の形態に係る表示装置により構成されている。
(適用例4)
図25は、上記実施の形態の表示装置が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有しており、その表示部640は、上記各実施の形態に係る表示装置により構成されている。
(適用例5)
図26は、上記実施の形態の表示装置が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部(ヒンジ部)730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。そのディスプレイ740またはサブディスプレイ750は、上記各実施の形態に係る表示装置により構成されている。
以上、実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定されるものではなく、種々変形が可能である。例えば、キャパシタ30の上層電極33の導電率が不足する場合には、その一部にソース・ドレイン電極25の配線を敷設することも有効である。
また、上記実施の形態では、有機発光素子10R,10G,10Bが、TFT基板1上に、アノード52、発光層を含む有機層54およびカソード55がこの順に積層された構成を有している場合について説明したが、有機発光素子10R,10G,10Bは、アノード52およびカソード55の間に発光層を含む有機層54を有していれば、それらの積層順序は限定されない。例えば、有機発光素子10R,10G,10Bは、TFT基板1上に、カソード55、発光層を含む有機層54およびアノード52がこの順に積層された構成を有していてもよい。
更に、上記実施の形態では、キャパシタ30の上層電極33がアノード52に接続されている場合について説明したが、画素回路140の構成によっては、キャパシタ30の上層電極33がカソード55に接続されていてもよい。
また、例えば、上記実施の形態において説明した各層の材料および厚み、または成膜方法および成膜条件などは限定されるものではなく、他の材料および厚みとしてもよく、または他の成膜方法および成膜条件としてもよい。
更に、上記実施の形態では、有機発光素子10R,10B,10Gの構成を具体的に挙げて説明したが、全ての層を備える必要はなく、また、他の層を更に備えていてもよい。
加えて、本発明は、有機発光素子のほか、液晶表示素子、無機エレクトロルミネッセンス素子、またはエレクトロデポジション型もしくエレクトロクロミック型の表示素子などの他の表示素子を用いた表示装置にも適用可能である。
本発明の第1の実施の形態に係る表示装置の構成を表す図である。 図1に示した画素駆動回路の一例を表す等価回路図である。 図2に示したTFT基板の画素駆動回路の一部の構成を表す平面図である。 図3に示したTFTおよびキャパシタの構成を表す断面図である。 酸化物半導体を用いたTFTの特性を表す図である。 従来の液晶表示装置のキャパシタに対する異物の影響を説明するための図である。 従来の有機EL表示装置のTFT基板の構成を説明するための平面図である。 図7に示したキャパシタに対する異物の影響を説明するための図である。 図4に示したキャパシタに対する異物の影響を説明するための図である。 図1に示した表示領域の構成を表す断面図である。 図1に示した表示装置の製造方法を工程順に表す断面図である。 図11に続く工程を表す断面図である。 図12に続く工程を表す断面図である。 図13に続く工程を表す断面図である。 図14に続く工程を表す断面図である。 図15に続く工程を表す断面図である。 酸化物半導体の酸素の脱離によるTFT動作への影響を説明するための図である。 本発明の第2の実施の形態に係るTFT基板の画素駆動回路の一部の構成を表す平面図である。 図18に示したTFTおよびキャパシタの構成を表す断面図である。 図18に示したTFTおよびキャパシタの変形例を表す断面図である。 上記実施の形態の表示装置を含むモジュールの概略構成を表す平面図である。 上記実施の形態の表示装置の適用例1の外観を表す斜視図である。 (A)は適用例2の表側から見た外観を表す斜視図であり、(B)は裏側から見た外観を表す斜視図である。 適用例3の外観を表す斜視図である。 適用例4の外観を表す斜視図である。 (A)は適用例5の開いた状態の正面図、(B)はその側面図、(C)は閉じた状態の正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。
符号の説明
1…TFT基板、3A…サンプリング用トランジスタ、3B…駆動用トランジスタ、3C…保持容量、3D…発光素子、10…基板、10R,10G,10B…有機発光素子、20…TFT、21…ゲート電極、22…ゲート絶縁膜、23…酸化物半導体層、24…チャネル保護層、25…ソース・ドレイン電極、30…キャパシタ、31…下層電極、32…キャパシタ絶縁膜、33…上層電極、40…パッシベーション膜、40A…開口部、41…第2パッシベーション膜、51…平坦化絶縁膜、52…アノード、53…電極間絶縁膜、54…有機層、55…カソード、56…保護膜、60…接着層、71…封止用基板、110…表示領域、140…画素回路

Claims (5)

  1. 基板と、
    前記基板上に、ゲート電極、ゲート絶縁膜、酸化物半導体層およびソース・ドレイン電極を順に有する薄膜トランジスタと、
    前記基板上に、下層電極、キャパシタ絶縁膜および酸化物半導体の単層膜よりなる上層電極を順に有し、前記上層電極は前記薄膜トランジスタの酸化物半導体層と同層に設けられたキャパシタと
    を備え、
    前記上層電極は前記酸化物半導体の単層膜に前記ソース・ドレイン電極が積層されたコンタクト領域を有し、前記上層電極のコンタクト領域以外の領域は前記酸化物半導体の単層膜のみにより構成されている
    膜トランジスタ基板。
  2. 前記薄膜トランジスタおよび前記キャパシタを覆うパッシベーション膜を有し、前記パッシベーション膜は前記キャパシタの上層電極に対応して開口部を有する
    請求項1記載の薄膜トランジスタ基板。
  3. 薄膜トランジスタ基板に表示素子を備えた表示装置であって、
    前記薄膜トランジスタ基板は、
    基板と、
    前記基板上に、ゲート電極、ゲート絶縁膜、酸化物半導体層およびソース・ドレイン電極を順に有する薄膜トランジスタと、
    前記基板上に、下層電極、キャパシタ絶縁膜および酸化物半導体の単層膜よりなる上層電極を順に有し、前記上層電極は前記薄膜トランジスタの酸化物半導体層と同層に設けられたキャパシタと
    を備え、
    前記上層電極は前記酸化物半導体の単層膜に前記ソース・ドレイン電極が積層されたコンタクト領域を有し、前記上層電極のコンタクト領域以外の領域は前記酸化物半導体の単層膜のみにより構成されている
    示装置。
  4. 前記表示素子は、アノードおよびカソードの間に、発光層を含む有機層を有する有機発光素子であり、
    前記キャパシタの上層電極が、前記アノードまたは前記カソードに接続されている
    請求項記載の表示装置。
  5. 前記表示素子を備えた表示領域と、駆動部とを備え、
    前記表示領域は、行状の走査線と、列状の信号線と、両者が交差する部分に配置された前記表示素子よりなる画素と、前記画素の各行に対応して配された電源線とを備え、
    前記駆動部は、前記走査線に順次制御信号を供給して前記画素を行単位で線順次走査するライトスキャナと、前記線順次走査に合わせて前記電源線に電源電圧を供給する電源スキャナと、前記線順次走査に合わせて前記信号線に映像信号となる信号電位を供給する信号セレクタとを備え、
    前記画素は、前記表示素子と、前記薄膜トランジスタよりなるサンプリング用トランジスタと、前記薄膜トランジスタよりなる駆動用トランジスタと、前記キャパシタよりなる保持容量とを含み、
    前記サンプリング用トランジスタは、そのゲートが前記走査線に接続され、そのソースおよびドレインの一方が前記信号線に接続され、他方が前記駆動用トランジスタのゲートに接続され、
    前記駆動用トランジスタは、そのソースおよびドレインの一方が前記表示素子に接続され、他方が前記電源線に接続され、
    前記保持容量を構成するキャパシタの下層電極が、前記駆動トランジスタのゲートに接続されている
    請求項3または4記載の表示装置。
JP2008284621A 2008-11-05 2008-11-05 薄膜トランジスタ基板および表示装置 Active JP4844617B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008284621A JP4844617B2 (ja) 2008-11-05 2008-11-05 薄膜トランジスタ基板および表示装置
US12/607,190 US8237162B2 (en) 2008-11-05 2009-10-28 Thin film transistor substrate and display device
CN2009102088482A CN101740564B (zh) 2008-11-05 2009-11-05 薄膜晶体管衬底和显示装置
US13/550,995 US8426862B2 (en) 2008-11-05 2012-07-17 Thin film transistor substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008284621A JP4844617B2 (ja) 2008-11-05 2008-11-05 薄膜トランジスタ基板および表示装置

Publications (2)

Publication Number Publication Date
JP2010114213A JP2010114213A (ja) 2010-05-20
JP4844617B2 true JP4844617B2 (ja) 2011-12-28

Family

ID=42130301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008284621A Active JP4844617B2 (ja) 2008-11-05 2008-11-05 薄膜トランジスタ基板および表示装置

Country Status (3)

Country Link
US (2) US8237162B2 (ja)
JP (1) JP4844617B2 (ja)
CN (1) CN101740564B (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056075A (ja) * 2008-07-29 2010-03-11 Sony Corp 発光素子及び有機エレクトロルミネッセンス表示装置
JP4844617B2 (ja) * 2008-11-05 2011-12-28 ソニー株式会社 薄膜トランジスタ基板および表示装置
CN102576169B (zh) * 2009-09-30 2014-12-03 夏普株式会社 电子装置、显示面板
KR101752518B1 (ko) 2009-10-30 2017-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101802406B1 (ko) 2009-11-27 2017-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
EP2579237A4 (en) * 2010-05-24 2017-10-11 Sharp Kabushiki Kaisha Thin film transistor substrate and method for producing same
WO2011162104A1 (en) * 2010-06-25 2011-12-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
US8766253B2 (en) * 2010-09-10 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9230994B2 (en) 2010-09-15 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8957468B2 (en) * 2010-11-05 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Variable capacitor and liquid crystal display device
TWI432865B (zh) 2010-12-01 2014-04-01 Au Optronics Corp 畫素結構及其製作方法
US9035298B2 (en) * 2010-12-01 2015-05-19 Sharp Kabushiki Kaisha Semiconductor device, TFT substrate, and method for manufacturing semiconductor device and TFT substrate
JP5707914B2 (ja) * 2010-12-13 2015-04-30 ソニー株式会社 酸化物半導体を用いる装置、表示装置、及び、電子機器
TWI562142B (en) * 2011-01-05 2016-12-11 Semiconductor Energy Lab Co Ltd Storage element, storage device, and signal processing circuit
JP5794879B2 (ja) 2011-09-29 2015-10-14 ルネサスエレクトロニクス株式会社 半導体装置及びそれを用いたSiPデバイス
US9236494B2 (en) * 2011-12-13 2016-01-12 E Ink Holdings Inc. Field effect transistor
TWI463670B (zh) 2012-03-28 2014-12-01 E Ink Holdings Inc 主動元件
US20140014948A1 (en) * 2012-07-12 2014-01-16 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
JP2014199899A (ja) * 2012-08-10 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
TWI575663B (zh) 2012-08-31 2017-03-21 半導體能源研究所股份有限公司 半導體裝置
KR101942489B1 (ko) * 2012-10-17 2019-01-28 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 유기 발광 표시 장치
KR101682320B1 (ko) * 2012-10-31 2016-12-05 샤프 가부시키가이샤 일렉트로루미네센스 기판 및 그 제조 방법, 일렉트로루미네센스 표시 패널, 일렉트로루미네센스 표시 장치
US9905585B2 (en) * 2012-12-25 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising capacitor
US9704894B2 (en) * 2013-05-10 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Display device including pixel electrode including oxide
JP6475424B2 (ja) * 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
US10008513B2 (en) * 2013-09-05 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102294507B1 (ko) * 2013-09-06 2021-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6330220B2 (ja) * 2014-03-27 2018-05-30 株式会社Joled 表示装置、電子機器および基板
CN105097710A (zh) * 2014-04-25 2015-11-25 上海和辉光电有限公司 薄膜晶体管阵列基板及其制造方法
CN110707096A (zh) * 2019-09-18 2020-01-17 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006207094A (ja) 2005-01-31 2006-08-10 Starlite Co Ltd ドクタ−ナイフ
JP2008134625A (ja) * 2006-10-26 2008-06-12 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置及び電子機器
JP2008129314A (ja) * 2006-11-21 2008-06-05 Hitachi Displays Ltd 画像表示装置およびその製造方法
JP2008233123A (ja) * 2007-03-16 2008-10-02 Sony Corp 表示装置
JP4844617B2 (ja) * 2008-11-05 2011-12-28 ソニー株式会社 薄膜トランジスタ基板および表示装置

Also Published As

Publication number Publication date
CN101740564A (zh) 2010-06-16
US20100109004A1 (en) 2010-05-06
CN101740564B (zh) 2012-09-26
US20120280241A1 (en) 2012-11-08
JP2010114213A (ja) 2010-05-20
US8237162B2 (en) 2012-08-07
US8426862B2 (en) 2013-04-23

Similar Documents

Publication Publication Date Title
JP4844617B2 (ja) 薄膜トランジスタ基板および表示装置
JP4752925B2 (ja) 薄膜トランジスタおよび表示装置
JP5515281B2 (ja) 薄膜トランジスタ、表示装置、電子機器および薄膜トランジスタの製造方法
JP4752927B2 (ja) 薄膜トランジスタおよび表示装置
JP5552753B2 (ja) 薄膜トランジスタおよび表示装置
US8426851B2 (en) Thin film transistor and display device
JP2010205987A (ja) 薄膜トランジスタおよびその製造方法並びに表示装置
US9324741B2 (en) Display device, manufacturing method of display device and electronic equipment
US9711576B2 (en) Display, method of manufacturing display and electronic device
JP2014032817A (ja) 表示装置およびその製造方法、並びに電子機器の製造方法
JP6019330B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置および電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110913

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110926

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4844617

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S303 Written request for registration of pledge or change of pledge

Free format text: JAPANESE INTERMEDIATE CODE: R316303

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S803 Written request for registration of cancellation of provisional registration

Free format text: JAPANESE INTERMEDIATE CODE: R316803

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113