JPWO2008136505A1 - 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法 - Google Patents
半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法 Download PDFInfo
- Publication number
- JPWO2008136505A1 JPWO2008136505A1 JP2009513024A JP2009513024A JPWO2008136505A1 JP WO2008136505 A1 JPWO2008136505 A1 JP WO2008136505A1 JP 2009513024 A JP2009513024 A JP 2009513024A JP 2009513024 A JP2009513024 A JP 2009513024A JP WO2008136505 A1 JPWO2008136505 A1 JP WO2008136505A1
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- thin film
- predetermined material
- electrode
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 371
- 239000004065 semiconductor Substances 0.000 title claims abstract description 358
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 351
- 239000000463 material Substances 0.000 claims abstract description 365
- 239000004020 conductor Substances 0.000 claims abstract description 167
- 238000000034 method Methods 0.000 claims abstract description 160
- 239000000203 mixture Substances 0.000 claims abstract description 54
- 239000010410 layer Substances 0.000 claims description 463
- 239000010408 film Substances 0.000 claims description 250
- 150000004706 metal oxides Chemical class 0.000 claims description 171
- 229910044991 metal oxide Inorganic materials 0.000 claims description 169
- 229910052751 metal Inorganic materials 0.000 claims description 116
- 239000000758 substrate Substances 0.000 claims description 112
- 239000002184 metal Substances 0.000 claims description 107
- 239000011241 protective layer Substances 0.000 claims description 83
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 78
- 238000009832 plasma treatment Methods 0.000 claims description 67
- 239000005300 metallic glass Substances 0.000 claims description 46
- 239000011787 zinc oxide Substances 0.000 claims description 42
- 238000005530 etching Methods 0.000 claims description 40
- 230000008569 process Effects 0.000 claims description 40
- 238000002425 crystallisation Methods 0.000 claims description 39
- 229910003437 indium oxide Inorganic materials 0.000 claims description 37
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 claims description 37
- 230000008025 crystallization Effects 0.000 claims description 36
- 238000012545 processing Methods 0.000 claims description 14
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 claims description 13
- 229910001887 tin oxide Inorganic materials 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 6
- 238000000206 photolithography Methods 0.000 description 77
- 239000011521 glass Substances 0.000 description 61
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 50
- 239000001301 oxygen Substances 0.000 description 50
- 229910052760 oxygen Inorganic materials 0.000 description 50
- 238000004544 sputter deposition Methods 0.000 description 48
- 239000007789 gas Substances 0.000 description 47
- 239000011701 zinc Substances 0.000 description 46
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 38
- 230000015572 biosynthetic process Effects 0.000 description 36
- 238000005229 chemical vapour deposition Methods 0.000 description 36
- 239000000969 carrier Substances 0.000 description 33
- 229910004205 SiNX Inorganic materials 0.000 description 31
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 24
- 239000013078 crystal Substances 0.000 description 23
- 230000006870 function Effects 0.000 description 22
- 229910052719 titanium Inorganic materials 0.000 description 21
- 239000010936 titanium Substances 0.000 description 21
- 108091006149 Electron carriers Proteins 0.000 description 20
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 19
- 229910052786 argon Inorganic materials 0.000 description 19
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical group [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 19
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 18
- 229910052738 indium Inorganic materials 0.000 description 17
- 238000005259 measurement Methods 0.000 description 17
- 239000004973 liquid crystal related substance Substances 0.000 description 16
- 230000000694 effects Effects 0.000 description 15
- 229910052725 zinc Inorganic materials 0.000 description 14
- 206010021143 Hypoxia Diseases 0.000 description 13
- 229910001195 gallium oxide Inorganic materials 0.000 description 13
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 12
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 12
- 229910052757 nitrogen Inorganic materials 0.000 description 12
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 11
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 11
- VQCBHWLJZDBHOS-UHFFFAOYSA-N erbium(iii) oxide Chemical compound O=[Er]O[Er]=O VQCBHWLJZDBHOS-UHFFFAOYSA-N 0.000 description 10
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 10
- PLDDOISOJJCEMH-UHFFFAOYSA-N neodymium(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Nd+3].[Nd+3] PLDDOISOJJCEMH-UHFFFAOYSA-N 0.000 description 10
- ZIKATJAYWZUJPY-UHFFFAOYSA-N thulium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[Tm+3].[Tm+3] ZIKATJAYWZUJPY-UHFFFAOYSA-N 0.000 description 10
- 238000002441 X-ray diffraction Methods 0.000 description 9
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 9
- 239000000395 magnesium oxide Substances 0.000 description 9
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 9
- 230000000087 stabilizing effect Effects 0.000 description 9
- 238000001312 dry etching Methods 0.000 description 8
- 229910052733 gallium Inorganic materials 0.000 description 8
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 7
- 239000005751 Copper oxide Substances 0.000 description 7
- 229910052810 boron oxide Inorganic materials 0.000 description 7
- BRPQOXSCLDDYGP-UHFFFAOYSA-N calcium oxide Chemical compound [O-2].[Ca+2] BRPQOXSCLDDYGP-UHFFFAOYSA-N 0.000 description 7
- ODINCKMPIJJUCX-UHFFFAOYSA-N calcium oxide Inorganic materials [Ca]=O ODINCKMPIJJUCX-UHFFFAOYSA-N 0.000 description 7
- 239000000292 calcium oxide Substances 0.000 description 7
- 229910000431 copper oxide Inorganic materials 0.000 description 7
- JKWMSGQKBLHBQQ-UHFFFAOYSA-N diboron trioxide Chemical compound O=BOB=O JKWMSGQKBLHBQQ-UHFFFAOYSA-N 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 7
- 238000005224 laser annealing Methods 0.000 description 7
- 229910000480 nickel oxide Inorganic materials 0.000 description 7
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 7
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 7
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 7
- 239000012071 phase Substances 0.000 description 7
- 230000009467 reduction Effects 0.000 description 7
- HYXGAEYDKFCVMU-UHFFFAOYSA-N scandium oxide Chemical compound O=[Sc]O[Sc]=O HYXGAEYDKFCVMU-UHFFFAOYSA-N 0.000 description 7
- UQSXHKLRYXJYBZ-UHFFFAOYSA-N Iron oxide Chemical compound [Fe]=O UQSXHKLRYXJYBZ-UHFFFAOYSA-N 0.000 description 6
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 6
- 238000004380 ashing Methods 0.000 description 6
- 230000005764 inhibitory process Effects 0.000 description 6
- 229910017604 nitric acid Inorganic materials 0.000 description 6
- UZLYXNNZYFBAQO-UHFFFAOYSA-N oxygen(2-);ytterbium(3+) Chemical compound [O-2].[O-2].[O-2].[Yb+3].[Yb+3] UZLYXNNZYFBAQO-UHFFFAOYSA-N 0.000 description 6
- NDVLTYZPCACLMA-UHFFFAOYSA-N silver oxide Chemical compound [O-2].[Ag+].[Ag+] NDVLTYZPCACLMA-UHFFFAOYSA-N 0.000 description 6
- 229910003454 ytterbium oxide Inorganic materials 0.000 description 6
- 229940075624 ytterbium oxide Drugs 0.000 description 6
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical group [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 5
- 125000004429 atom Chemical group 0.000 description 5
- 239000002178 crystalline material Substances 0.000 description 5
- 229910003440 dysprosium oxide Inorganic materials 0.000 description 5
- NLQFUUYNQFMIJW-UHFFFAOYSA-N dysprosium(iii) oxide Chemical compound O=[Dy]O[Dy]=O NLQFUUYNQFMIJW-UHFFFAOYSA-N 0.000 description 5
- 238000005401 electroluminescence Methods 0.000 description 5
- 229910001940 europium oxide Inorganic materials 0.000 description 5
- 229940075616 europium oxide Drugs 0.000 description 5
- AEBZCFFCDTZXHP-UHFFFAOYSA-N europium(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Eu+3].[Eu+3] AEBZCFFCDTZXHP-UHFFFAOYSA-N 0.000 description 5
- 229910001938 gadolinium oxide Inorganic materials 0.000 description 5
- 229940075613 gadolinium oxide Drugs 0.000 description 5
- CMIHHWBVHJVIGI-UHFFFAOYSA-N gadolinium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[Gd+3].[Gd+3] CMIHHWBVHJVIGI-UHFFFAOYSA-N 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 230000001678 irradiating effect Effects 0.000 description 5
- 230000007774 longterm Effects 0.000 description 5
- 229910003443 lutetium oxide Inorganic materials 0.000 description 5
- MPARYNQUYZOBJM-UHFFFAOYSA-N oxo(oxolutetiooxy)lutetium Chemical compound O=[Lu]O[Lu]=O MPARYNQUYZOBJM-UHFFFAOYSA-N 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 229910001954 samarium oxide Inorganic materials 0.000 description 5
- 229940075630 samarium oxide Drugs 0.000 description 5
- FKTOIHSPIPYAPE-UHFFFAOYSA-N samarium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[Sm+3].[Sm+3] FKTOIHSPIPYAPE-UHFFFAOYSA-N 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 230000001629 suppression Effects 0.000 description 5
- 229910003451 terbium oxide Inorganic materials 0.000 description 5
- SCRZPWWVSXWCMC-UHFFFAOYSA-N terbium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[Tb+3].[Tb+3] SCRZPWWVSXWCMC-UHFFFAOYSA-N 0.000 description 5
- 229910052779 Neodymium Inorganic materials 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 4
- JYTUFVYWTIKZGR-UHFFFAOYSA-N holmium oxide Inorganic materials [O][Ho]O[Ho][O] JYTUFVYWTIKZGR-UHFFFAOYSA-N 0.000 description 4
- OWCYYNSBGXMRQN-UHFFFAOYSA-N holmium(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ho+3].[Ho+3] OWCYYNSBGXMRQN-UHFFFAOYSA-N 0.000 description 4
- 229910052747 lanthanoid Inorganic materials 0.000 description 4
- 150000002602 lanthanoids Chemical class 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 235000006408 oxalic acid Nutrition 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- 229910052689 Holmium Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052769 Ytterbium Inorganic materials 0.000 description 3
- 239000002253 acid Substances 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 239000011149 active material Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000007864 aqueous solution Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 229910000428 cobalt oxide Inorganic materials 0.000 description 3
- IVMYJDGYRUAWML-UHFFFAOYSA-N cobalt(ii) oxide Chemical compound [Co]=O IVMYJDGYRUAWML-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- HTQFLGOZHIEYJZ-UHFFFAOYSA-N indium(3+) oxygen(2-) ytterbium(3+) Chemical compound [O-2].[In+3].[O-2].[Yb+3] HTQFLGOZHIEYJZ-UHFFFAOYSA-N 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- MUMZUERVLWJKNR-UHFFFAOYSA-N oxoplatinum Chemical compound [Pt]=O MUMZUERVLWJKNR-UHFFFAOYSA-N 0.000 description 3
- WKMKTIVRRLOHAJ-UHFFFAOYSA-N oxygen(2-);thallium(1+) Chemical compound [O-2].[Tl+].[Tl+] WKMKTIVRRLOHAJ-UHFFFAOYSA-N 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910003446 platinum oxide Inorganic materials 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910001923 silver oxide Inorganic materials 0.000 description 3
- 229910003438 thallium oxide Inorganic materials 0.000 description 3
- 229910052692 Dysprosium Inorganic materials 0.000 description 2
- 229910052691 Erbium Inorganic materials 0.000 description 2
- 229910052693 Europium Inorganic materials 0.000 description 2
- 229910052688 Gadolinium Inorganic materials 0.000 description 2
- 230000005355 Hall effect Effects 0.000 description 2
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 2
- 229910052765 Lutetium Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052772 Samarium Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910052775 Thulium Inorganic materials 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012769 display material Substances 0.000 description 2
- 125000005843 halogen group Chemical group 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052746 lanthanum Inorganic materials 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 238000005477 sputtering target Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- NAWDYIZEMPQZHO-UHFFFAOYSA-N ytterbium Chemical group [Yb] NAWDYIZEMPQZHO-UHFFFAOYSA-N 0.000 description 2
- OYQCBJZGELKKPM-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O-2].[Zn+2].[O-2].[In+3] OYQCBJZGELKKPM-UHFFFAOYSA-N 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-O Ammonium Chemical compound [NH4+] QGZKDVFQNNGYKY-UHFFFAOYSA-O 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910002651 NO3 Inorganic materials 0.000 description 1
- NHNBFGGVMKEFGY-UHFFFAOYSA-N Nitrate Chemical compound [O-][N+]([O-])=O NHNBFGGVMKEFGY-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000012876 carrier material Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- KJZYNXUDTRRSPN-UHFFFAOYSA-N holmium atom Chemical compound [Ho] KJZYNXUDTRRSPN-UHFFFAOYSA-N 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02551—Group 12/16 materials
- H01L21/02554—Oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Electrodes Of Semiconductors (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
Description
さて、このTFT基板の製造法としては、通常、5枚のマスクを使用する5枚マスクプロセスや、ハーフトーン露光技術を利用してマスクを4枚に減らした4枚マスクプロセス等が知られている。
ところで、このようなTFT基板の製造法は、5枚ないし4枚のマスクを使用することから、その製造プロセスは工程数が多くなりがちである。たとえば、4枚マスクプロセスの場合でも35ステップ(工程)、5枚マスクプロセスの場合では、40ステップ(工程)を超える工程が必要であることが知られている。このように工程数が多くなると、製造歩留りが低下する恐れがある。また、工程数が多いと、工程が複雑となりがちであり、製造コストが増大する恐れもある。
図41は、従来例にかかるTFT基板の製造方法を説明するための概略図であり、(a)はゲート電極が形成された断面図を、(b)はエッチストッパーが形成された断面図を、(c)はソース電極及びドレイン電極が形成された断面図を、(d)は層間絶縁膜が形成された断面図を、(e)は透明電極が形成された断面図を示している。
図41(a)において、ガラス基板210上に、第一のマスク(図示せず)を用いて、ゲート電極212が形成されている。すなわち、まず、ガラス基板210上に、スパッタリングによって金属(たとえば、Al(アルミニウム)などの)を堆積させ、その後、第一のマスクを用いてホトリソグラフィー法によりレジストを形成し、所望形状にエッチングすることによってゲート電極212を形成し、レジストをアッシングする。
このように、本従来例によるTFT基板の製造方法によれば、5枚のマスクが必要である。
上記従来の技術を改良する技術として、マスクの数を(例えば、5枚から3枚に)減らし、より製造工程を削減した方法でTFT基板を製造する技術が種々提案されている。たとえば、下記特許文献1〜7には、3枚のマスクを用いたTFT基板の製造方法が記載されている。
また、上記特許文献1〜7に記載された3枚のマスクを用いたTFT基板の製造方法は、ゲート絶縁膜の陽極酸化工程が付加されているなど、非常に煩雑な製造プロセスであり、実用に供することが困難な技術であるといった問題があった。
さらに、上記特許文献8〜14に記載された非晶質酸化物からなる半導体の技術では、上記のように生産性を向上させることはできない。
このようにすると、材料の共用化を図ることができ、管理コストを低減することができる。
なお、半導体デバイスとは、半導体素子、半導体部品、半導体装置、集積回路などをいう。
このようにすると、結晶質の所定の材料が半導体特性を有し、非晶質の所定の材料が導電性を有することができる。また、半導体が結晶質であるので、安定して作動することができる。
さらに好ましくは、前記所定の材料が、正二価の金属酸化物及び/又は正三価の金属酸化物を含有しているとよい。
このようにすると、所定の材料の状態、例えば、非晶質であるか結晶質であるかによって、導電体として機能したり、あるいは、半導体として機能したりすることができる。
このようにすると、材料の共用化を図ることができ、管理コストを低減することができる。
このようにすると、半導体層と導電体層をともに成膜(一括成膜)し、ともにエッチング(一括形成)することによって、生産性を向上させることができる。すなわち、製造工程を削減して製造原価のコストダウンを図ることができる。
このようにすると、半導体と導電体を確実に電気的に接続させることができる。
さらに好ましくは、前記所定の材料が、正二価の金属酸化物及び/又は正三価の金属酸化物を含有しているとよい。
このようにすると、所定の材料の状態、例えば、非晶質であるか結晶質であるかによって、導電体として機能したり、あるいは、半導体として機能したりすることができる。
このようにすると、材料の共用化を図ることができ、管理コストを低減することができる。
このようにすると、結晶質の所定の材料が半導体特性を有し、非晶質の所定の材料が導電性を有することができる。また、半導体が結晶質であるので、安定して作動することができる。
さらに好ましくは、前記所定の材料が、正二価の金属酸化物及び/又は正三価の金属酸化物を含有しているとよい。
このようにすると、所定の材料の状態、例えば、非晶質であるか結晶質であるかによって、導電体として機能したり、あるいは、半導体として機能したりすることができる。
このようにすると、材料の共用化を図ることができ、管理コストを低減することができる。また、様々な薄膜トランジスタに本発明を適用することができる。
このようにすると、半導体層と導電体層の一括成膜及び一括形成によって、生産性を向上させることができる。すなわち、製造工程を削減して製造原価のコストダウンを図ることができる。また、様々な薄膜トランジスタに本発明を適用することができる。
このようにすると、ボトムゲート型の薄膜トランジスタの製造方法において、材料の共用化を図ることができ、管理コストを低減することができる。また、ソース電極、ドレイン電極及び画素電極の一括成膜及び一括形成により、製造工程を削減して製造原価のコストダウンを図ることができる。
このようにすると、ボトムゲート型の薄膜トランジスタの製造方法において、半導体と導電体の一括成膜及び一括形成によって、生産性を向上させることができる。すなわち、製造工程を削減して製造原価のコストダウンを図ることができる。
このようにすると、トップゲート型の薄膜トランジスタの製造方法において、材料の共用化を図ることができ、管理コストを低減することができる。また、ソース電極、ドレイン電極及び画素電極の一括成膜及び一括形成により、製造工程を削減して製造原価のコストダウンを図ることができる。
このようにすると、トップゲート型の薄膜トランジスタの製造方法において、半導体層と導電体層の一括成膜及び一括形成することによって、生産性を向上させることができる。すなわち、製造工程を削減して製造原価のコストダウンを図ることができる。
このようにすると、半導体と導電体を確実に電気的に接続させることができる。
このようにすると、液晶表示装置などに用いられる薄膜トランジスタとすることができる。
さらに好ましくは、前記所定の材料が、正二価の金属酸化物及び/又は正三価の金属酸化物を含有しているとよい。
このようにすると、所定の材料の状態、例えば、非晶質であるか結晶質であるかによって、導電体として機能したり、あるいは、半導体として機能したりすることができる。
このようにすると、材料の共用化を図ることができ、管理コストを低減することができる。また、半導体は、所定の材料からなる導電体の一部にプラズマ処理を行うことにより得られる半導体でもよく、また、導電体とは別に形成された所定の材料からなる薄膜にプラズマ処理を行うことにより得られる半導体でもよい。
なお、半導体デバイスとは、半導体素子、半導体部品、半導体装置、集積回路などをいう。
非晶質金属酸化物は、酸素欠損によりキャリアを発生している。したがって、プラズマ処理により酸素欠損を制御することによって、キャリア濃度を容易に制御することができる。すなわち、所定の材料を用いた薄膜の性質を自在に制御でき、例えば、所定の材料を用いて導電体と半導体を設けることができたり、あるいは、導電体の導電性や半導体の特性などを容易に設定することができる。
さらに好ましくは、前記非晶質金属酸化物が、正二価の金属酸化物、正三価の金属酸化物及び正四価の金属酸化物のうち少なくとも一つを含有しているとよい。このようにすると、効果的に薄膜トランジスタの特性を安定化することができる。
このようにすると、材料の共用化を図ることができ、管理コストを低減することができる。
このようにすると、半導体となる被処理体と導電体をともに成膜(一括成膜)し、被処理体と導電体をともにエッチング(一括形成)することによって、生産性を向上させることができる。すなわち、製造工程を削減して製造原価のコストダウンを図ることができる。
このようにすると、半導体となる被処理体と導電体をともに成膜(一括成膜)し、半導体と導電体をともにエッチング(一括形成)することによって、生産性を向上させることができる。すなわち、製造工程を削減して製造原価のコストダウンを図ることができる。
このようにすると、半導体の形状や配置などを任意に形成することができる。
なお、開口部の形状、数量、配置などは特に限定されるものではない。
このようにすると、材料の共用化を図ることができ、管理コストを低減することができる。
このようにすると、材料の共用化を図ることができ、管理コストを低減することができる。
このようにすると、半導体となる被処理体と導電体をともに成膜(一括成膜)し、被処理体と導電体をともにエッチング(一括形成)することによって、生産性を向上させることができる。すなわち、製造工程を削減して製造原価のコストダウンを図ることができる。
このようにすると、半導体となる被処理体と導電体をともに成膜(一括成膜)し、半導体と導電体をともにエッチング(一括形成)することによって、生産性を向上させることができる。すなわち、製造工程を削減して製造原価のコストダウンを図ることができる。
このようにすると、液晶表示装置などに用いられる薄膜トランジスタとすることができる。
図1は、本発明の第一実施形態に係る薄膜トランジスタの製造方法を説明するための概略フローチャート図を示している。
また、図2は、本発明の第一実施形態に係る薄膜トランジスタの製造方法を説明するための要部の概略図であり、(a)はゲート電極及びゲート配線の形成された平面図を示しており、(b)は(a)の断面図を示しており、(c)はゲート絶縁膜、活性層、ソース配線、ソース電極、ドレイン電極、ドレイン配線及び画素電極の形成された平面図を示しており、(d)は(c)の断面図を示している。
図1、図2(a)及び図2(b)において、まず、透明なガラス基板1010が用意され、このガラス基板1010上に、第一のマスク(図示せず)を用いたフォトリソグラフィー法により、金属薄膜よりなる所望の形状のゲート電極1021及びゲート配線1022を形成する(ステップS1001)。
なお、基板は、ガラス基板1010に限定されるものではなく、薄膜トランジスタ1001の用途に応じて様々な材料からなる基板を用いることができる。たとえば、可撓性を有する樹脂製のフィルム基板などを用いてもよい。
この活性層1041は、所定の材料からなり、結晶質とすることによって半導体としての特性を有する。なお、活性層1041の材料の組成などについては、後述する。
ここで、活性層1041は、スパッタ法などにより結晶質の状態で成膜され、第二のマスク(図示せず)を用いたフォトリソグラフィー法により形成される。ただし、これに限定されるものではなく、たとえば、非晶質の状態で成膜し、その後に結晶化してもよい。
また、活性層1041における電子キャリア濃度の下限値は、トランジスタの活性層として適用できれば特に限定されるものではない。したがって、本発明においては、活性層1041となる結晶質酸化物の材料、組成比、製造条件、後処理条件などを制御して、例えば、電子キャリア濃度を、1010/cm3以上1018/cm3未満とする。また、好ましくは1011/cm3以上1017/cm3以下、さらに好ましくは、1012/cm3以上1016/cm3以下の範囲にするとよい。このようにすると、所定の大きさの電子移動度を有し、on−off比を十分に大きくすることができる。また、ノーマリーオフの薄膜トランジスタが歩留まり良く得られる。
なお、本発明に係る結晶質酸化物の電子キャリア濃度は、室温で測定する場合の値である。室温とは、例えば25℃であり、具体的には約0〜40℃程度の範囲から適宜選択される温度である。
なお、薄膜に含ませる結晶質は、単結晶又は多結晶(エピタキシャル膜を含む。)のいずれであってもよいが、工業的に製造が容易で、大面積化が可能な多結晶膜が好ましい。また、単結晶は、製造プロセスや使用時における屈曲や衝撃でクラックが発生するおそれがあるため、このことからも多結晶が好ましい。
また、本発明において、結晶質酸化物とは、X線回折スペクトルにおいて、特定の回折線を示す酸化物をいう。一方、非晶質酸化物とは、ハローパターンが観測され、特定の回折線を示さない酸化物をいう。
このようにすると、off電流を小さくすることができ、on/off比を大きくすることができる。
このソース配線1052、ソース電極1051、ドレイン電極1053、ドレイン配線1054及び画素電極1055は、活性層1041の所定の材料と同じ組成の材料からなり、非晶質とすることによって、導電体としての特性を有する。なお、この導電体としての特性などについては、後述する。
ここで、ソース電極1051、ソース配線1052、ドレイン電極1053、ドレイン配線1054及び画素電極1055は、スパッタ法などにより非晶質の状態で一括成膜され、第三のマスク(図示せず)を用いたフォトリソグラフィー法により一括エッチングされることによって形成される。これにより、製造工程を削減して製造原価のコストダウンを図ることができる。
また、この際、活性層1041は結晶化されており、通常、PAN耐性(燐酸、酢酸及び硝酸からなる混酸に溶解しない性質)を有しているので、PAN系エッチング液により選択エッチングが可能となる。すなわち、活性層1041にダメージを与えることなく、ソース電極1051やドレイン電極1053などを形成することができる。
次に、図3に示すように、ゲート絶縁膜1030、ソース配線1052、ソース電極1051、活性層1041、ドレイン電極1053、ドレイン配線1054及び画素電極1055上に、保護層1060としてのSiNx膜をCVDにより形成する(ステップS1005)。
ここで、成膜された保護層1060は、第四のマスク(図示せず)を用いたフォトリソグラフィー法によりドライエッチングされ、画素電極1055が露出する。また、開口部1023及び開口部1056が形成され、それぞれゲート配線1022及びソース配線1052の一部が露出する。
このように、本実施形態によれば、保護層1060を備えた薄膜トランジスタ1001を、4枚のマスクを用いた製造プロセスにより製造することができる。
なお、図示してないが、ソース配線1052、ドレイン配線1054及び画素電極1055とゲート絶縁膜1030との間にも、活性層1041を形成する場合には、1枚のハーフトーンマスクを用いて、活性層1041、ソース電極1051、ソース配線1052、ドレイン電極1053、ドレイン配線1054及び画素電極1055を形成することができる。
上記所定の材料は、酸化インジウムを主成分とする材料である。この材料は、結晶質とすることによって、半導体としての特性を有し、活性層1041として用いられる。また、この材料は、非晶質の状態では、透明な導電体としての特性を有し、ソース電極1051、ソース配線1052、ドレイン電極1053、ドレイン配線1054及び画素電極1055として用いられる。
すなわち、非晶質の上記材料は、非晶質に伴う酸素欠損によりキャリア(電子)が発生し、導電性に優れた透明電極などとして機能する。一方、結晶化した上記材料は、酸素欠損に伴うキャリア(電子)の発生が抑制され、薄膜トランジスタの活性層として有効に機能する。
なお、「酸化インジウムを主成分とする」とは、その材料の全金属酸化物中の金属成分(金属の総原子数)において、インジウムの原子数が50原子%以上であることをいう。
正二価の金属酸化物を含有することにより、結晶化した場合には、酸化インジウムを主成分とする薄膜トランジスタの活性層のキャリア発生を効率良く抑制することができ、長期にわたる駆動でも安定に作動するようになる。正二価の金属酸化物としては、酸化亜鉛、酸化マグネシウム、酸化カルシウム、酸化ニッケル、酸化銅などが有効である。これらは、酸素欠損により発生したキャリアを有効に抑制することができ、薄膜トランジスタの活性層が長期にわたる駆動でも安定に作動するようになる。
また、非晶質の場合には、非晶質を安定化させる効果(製造プロセス中での結晶化の阻害や、酸素との反応による酸素欠損の減少によるキャリアの低下など)によりキャリアの発生を安定化させ、かつ、長期にわたる駆動でも安定に作動するようになる。
正三価の金属酸化物を含有することにより、結晶化した場合には、酸化インジウムを主成分とする薄膜トランジスタの活性層のキャリア発生を効率良く抑制することができ、長期にわたる駆動でも安定に作動するようになる。正三価の金属酸化物としては、酸化ホウ素、酸化アルミニウム、酸化ガリウム、酸化スカンジウム、酸化イットリウム、酸化ランタノイド系酸化物などが有効である。酸化ランタノイド系酸化物としては、La、Nd、Sm、Eu、Gd、Dy、Ho、Er、Tm、Yb、Luなどの酸化物が有用である。これらは、酸素との結合力が強く、結晶化したときに、酸素欠損の発生を抑え、それによるキャリアの発生を有効に抑えることができる。
また、非晶質の場合には、非晶質を安定化させる効果(製造プロセス中での結晶化の阻害や、酸素との反応による酸素欠損の減少によるキャリアの低下など)によりキャリアの発生を安定化させ、かつ、長期にわたる駆動でも安定に作動するようになる。
正二価の金属酸化物及び正三価の金属酸化物を含有することにより、結晶化した場合には、酸化インジウムを主成分とする薄膜トランジスタの活性層のキャリア発生を効率良く抑制することができ、長期にわたる駆動でも安定に作動するようになる。正二価の金属酸化物としては、酸化亜鉛、酸化マグネシウム、酸化カルシウム、酸化ニッケル、酸化銅などが有効である。正三価の金属酸化物としては、酸化ホウ素、酸化アルミニウム、酸化ガリウム、酸化スカンジウム、酸化イットリウム、酸化ランタノイド系酸化物などが有効である。酸化ランタノイド系酸化物としては、La、Nd、Sm、Eu、Gd、Dy、Ho、Er、Tm、Yb、Luなどの酸化物が有用である。正二価の金属酸化物は、酸素欠損により発生したキャリアを有効に抑制することができ、薄膜トランジスタの活性層が長期にわたる駆動でも安定に作動するようになる。また、正三価の金属酸化物は、酸素との結合力が強く、結晶化したときに、酸素欠損によるキャリアの発生を有効に抑えることができる。このように、正二価の金属酸化物及び正三価の金属酸化物を含有することにより、効果的に薄膜トランジスタの活性を安定化することができる。
また、非晶質の場合には、非晶質を安定化させる効果(製造プロセス中での結晶化の阻害や、酸素との反応による酸素欠損の減少によるキャリアの低下など)によりキャリアの発生を安定化させ、かつ、長期にわたる駆動でも安定に作動するようになる。
なお、正二価の金属酸化物及び正三価の金属酸化物の添加量は、薄膜を構成した段階では、非晶質であり、その後の熱処理(例えば、レーザアニール、プラズマ処理、ランプ加熱)などにより結晶化を阻害しない範囲で添加することができる。
すなわち、本発明では、同じ組成の所定の材料を、結晶化させることにより活性層1041(半導体)とし、非晶質の状態のまま用いることにより導電体としているので、材料の共用化を図ることができ、管理コストを低減することができる。
また、ソース電極1051、ソース配線1052、ドレイン電極1053、ドレイン配線1054及び画素電極1055は、非晶質の状態で一括成膜され、さらに、一括エッチングされることによって形成されるので、製造工程を削減して製造原価のコストダウンを図ることができる。
また、上記実施形態における薄膜トランジスタ1001は、薄膜トランジスタの発明としても有効である。
薄膜トランジスタ1001は、上記所定の材料からなり、半導体としての活性層1041と、上記所定の材料と同じ組成の材料からなり、導電体としてのソース電極1051、ソース配線1052、ドレイン電極1053、ドレイン配線1054及び画素電極1055を備えた構成としてある(図3参照)。
このように、本実施形態の薄膜トランジスタ1001は、材料の共用化を図ることができ、管理コストを低減することができる。また、ソース電極1051、ソース配線1052、ドレイン電極1053、ドレイン配線1054及び画素電極1055は、非晶質の状態で一括成膜され、さらに、一括エッチングされることによって形成されるので、製造工程を削減して製造原価のコストダウンを図ることができる。
図4は、本発明の第二実施形態に係る薄膜トランジスタの製造方法を説明するための概略フローチャート図を示している。
また、図5は、本発明の第二実施形態に係る薄膜トランジスタの製造方法を説明するための要部の概略図であり、(a)はゲート電極、ゲート配線、ゲート絶縁膜、活性層、ソース配線、ソース電極、ドレイン電極、ドレイン配線及び画素電極の形成された平面図を示しており、(b)は(a)の断面図を示しており、(c)は保護層の形成された平面図を示しており、(d)は(c)の断面図を示している。
図4及び図5において、本実施形態の薄膜トランジスタの製造方法は、上述した第一実施形態と比べて、ステップS1003、S1004(図1参照)の代わりに、活性層1041となる被処理体、ソース電極1051、ソース配線1052、ドレイン電極1053、ドレイン配線1054及び画素電極1055を形成し(ステップS1013)、続いて、被処理体を結晶化し活性層1041とする(ステップS1014)点が相違する。他の方法は第一実施形態とほぼ同様としてある。
すなわち、図5(a)及び図5(b)に示すように、活性層1041となる被処理体、ソース電極1051、ソース配線1052、ドレイン電極1053、ドレイン配線1054及び画素電極1055は、上述した所定の材料からなり、スパッタ法などにより非晶質の状態で一括成膜され、第二のマスク(図示せず)を用いたフォトリソグラフィー法により一括エッチングされることによって形成される。これにより、製造工程を削減して製造原価のコストダウンを図ることができる。
ここで、活性層1041(薄膜トランジスタ)となる部分は、レーザーアニール法やプラズマによるラピッドサーマルアニーリング法等によって結晶化される。また、局所的に結晶化させて、半導体化させる形状は、図6に示すように、ゲート電極長よりゲート長が短く、かつ、ゲート電極幅よりゲート幅を小さくするとよい。このようにすると、活性層1041が、ゲート電極1021に電圧が印加された影響を効果的に受けることができ、トランジスタ特性を向上させることができる。
また、活性層1041における電子キャリア濃度の下限値は、トランジスタの活性層として適用できれば特に限定されるものではない。したがって、本発明においては、結晶酸化物の材料、組成比、製造条件、後処理条件などを制御して、例えば、電子キャリア濃度を、1010/cm3以上1018/cm3未満とする。また、好ましくは1011/cm3以上1017/cm3以下、さらに好ましくは、1012/cm3以上1016/cm3以下の範囲にするとよい。このようにすると、所定の大きさの電子移動度を有し、on−off比を十分に大きくすることができる。また、ノーマリーオフの薄膜トランジスタが歩留まり良く得られる。
また、電子キャリア濃度の測定は、ホール効果測定により求める。約1017/cm3未満の電子キャリア濃度の測定は、ACホール測定で行うことが好ましい。この理由は、DCホール測定では測定値のばらつきが大きく、測定の信頼性が低くなるおそれがあるからである。
この場合のスパッタリング用ガスとしては、アルゴンガスが好ましい。このようにすることにより、ソース電極1051、ソース配線1052、ドレイン電極1053、ドレイン配線1054及び画素電極1055の抵抗を下げることができる。また、上記非晶質酸化物層は、基板温度が室温の状態にて成膜される。このように低温で成膜することにより、非晶質の酸化物層を形成することができる。この非晶質酸化物層は、非晶質構造による酸素欠損によってキャリアを発生し、導電性と透明性に優れるものである。キャリア濃度の制限はないが、1019/cm3以上1021/cm3未満、好ましくは1020/cm3以上1021/cm3未満がよい。
また、スパッタリング用ガスは、100%のアルゴンガスに限定されるものではなく、たとえば、酸素、窒素などを微量含有するアルゴンガスでもよい。このように酸素、窒素などを含有するアルゴンガスの雰囲気中にて成膜することにより、非晶質状態では安定した透明電極として作動し、また、結晶化すると酸素欠損を低減し、半導体としての性能(キャリア濃度)の安定化に効果がある。
ここで、成膜された保護層1060は、第三のマスク(図示せず)を用いたフォトリソグラフィー法によりドライエッチングされ、画素電極1055が露出する。また、開口部1023及び開口部1056が形成され、それぞれゲート配線1022及びソース配線1052の一部が露出し、各配線パッドとなる。
このように、本実施形態によれば、保護層1060を備えた薄膜トランジスタ1002を、3枚のマスクを用いた製造プロセスにより製造することができる。
すなわち、非晶質の所定の材料からなる薄膜を、一括成膜しさらに一括エッチングし、この薄膜の一部を局所的に結晶化させることにより活性層1041(半導体)とし、残りの部分を非晶質の状態のまま用いることにより導電体としているので、製造工程を削減して製造原価のコストダウンを図ることができる。
また、材料の共用化を図ることができるので、管理コストを低減することができる。
なお、例えば、従来の液晶パネル駆動用のシリコン系TFTでは、トランジスタの材料が液晶駆動用の透明電極(画素電極)の材料と異なるために、同一層として、活性層や画素電極を構成することはできなかった。本発明では、液晶駆動用の透明電極と薄膜トランジスタ(活性層)を構成する材料を同一とし、電極部分を非晶質構造とし、活性層部分を結晶質構造とすることにより、大幅に製造工程を削減することができる。
また、上記実施形態における薄膜トランジスタ1002は、薄膜トランジスタの発明としても有効である。
薄膜トランジスタ1002は、上記所定の材料からなり、半導体としての活性層1041と、上記所定の材料と同じ組成の材料からなり、導電体としてのソース電極1051、ソース配線1052、ドレイン電極1053、ドレイン配線1054及び画素電極1055を備えた構成としてある(図5参照)。
このように、本実施形態の薄膜トランジスタ1002は、材料の共用化を図ることができ、管理コストを低減することができる。また、活性層1041となる被処理体、ソース電極1051、ソース配線1052、ドレイン電極1053、ドレイン配線1054及び画素電極1055は、非晶質の状態で一括成膜され、さらに、一括エッチングされることによって形成されるので、製造工程を削減して製造原価のコストダウンを図ることができる。
また、上記薄膜トランジスタの製造方法の第二実施形態及び薄膜トランジスタの第二実施形態は、様々な応用例を有している。
次に、第一応用例について、図面を参照して説明する。
図7は、本発明の第二実施形態に係る薄膜トランジスタの製造方法の第一応用例を説明するための概略フローチャート図を示している。
また、図8は、本発明の第二実施形態に係る薄膜トランジスタの製造方法の第一応用例を説明するための要部の概略図であり、(a)はゲート電極、ゲート配線、ゲート絶縁膜、活性層、ソース配線、ソース電極、ドレイン電極、ドレイン配線、画素電極及び金属層の形成された平面図を示しており、(b)は(a)の断面図を示しており、(c)は保護層の形成された平面図を示しており、(d)は(c)の断面図を示している。
図7及び図8において、本応用例の薄膜トランジスタ1002aの製造方法は、上述した第二実施形態と比べて、ステップS1013とS1014(図4参照)の間に、金属層からなる、ソース電極1051a、ソース配線1052a、ドレイン電極1053a及びドレイン配線1054aを形成する(ステップS1024)点が相違する。他の方法は第二実施形態とほぼ同様としてある。
そして、第二のハーフトーンマスク(図示せず)を用いてフォトリソグラフィー法により、ゲート絶縁膜1030上に、活性層1041となる被処理体、ソース電極1051、ソース配線1052、ドレイン電極1053、ドレイン配線1054及び画素電極1055を形成する(ステップS1023)。
続いて、図8(b)に示すように、第二実施形態とほぼ同様にして、ゲート電極1021の上方に位置する被処理体を、局所的に結晶化させて活性層1041とする(ステップS1025)。
ここで、成膜された保護層1060は、第三のマスク(図示せず)を用いたフォトリソグラフィー法によりドライエッチングされ、画素電極1055が露出する。また、開口部1023及び開口部1056が形成され、それぞれゲート配線1022及びソース配線1052aの一部が露出し、各配線パッドとなる。
このように、本応用例によれば、保護層1060を備えた薄膜トランジスタ1002aを、3枚のマスクを用いた製造プロセスにより製造することができる。
また、本応用例における薄膜トランジスタ1002aは、薄膜トランジスタの発明としても有効である。
なお、上記応用例では、保護層1060を成膜する前に活性層1041の結晶化を行っているが、これに限定されるものではなく、たとえば、保護層1060の形成後に、ガラス面側からレーザーアニール法等により結晶化を行ってもよい。
また、上記応用例では、再形成されたレジスト(図示せず)を用いて金属層をパターニングした後に、活性層1041の結晶化を行っているが、これに限定されるものではなく、たとえば、非晶質酸化物層をパターニングした後に、活性層1041の結晶化を行い、その後に、金属層をパターニングしてもよい。
次に、第二応用例について、図面を参照して説明する。
図9は、本発明の第二実施形態に係る薄膜トランジスタの製造方法の第二応用例を説明するための概略フローチャート図を示している。
また、図10は、本発明の第二実施形態に係る薄膜トランジスタの製造方法の第二応用例を説明するための要部の概略図であり、(a)はゲート電極、ゲート配線、ゲート絶縁膜、金属層及び開口部の形成された平面図を示しており、(b)は(a)の断面図を示しており、(c)はソース電極、ソース配線、活性層、ドレイン電極、ドレイン配線、画素電極及びゲート配線パッドの形成された平面図を示しており、(d)は(c)の断面図を示している。
図9及び図10において、本応用例の薄膜トランジスタ1002bの製造方法は、上述した第二実施形態と比べて、ステップS1012とS1013(図4参照)の間に、金属層からなる、ソース電極1051a、ソース配線1052a、ドレイン電極1053a及びドレイン配線1054aを形成する(ステップS1033)点、及び、保護層1060を形成しない点などが相違する。他の方法は第二実施形態とほぼ同様としてある。
ここで、ソース電極1051a及びドレイン電極1053aは、活性層1041と良好に接続する。
このように、本応用例によれば、薄膜トランジスタ1002bを、4枚のマスクを用いた製造プロセスにより製造することができる。
また、本応用例における薄膜トランジスタ1002bは、薄膜トランジスタの発明としても有効である。
図11は、本発明の第三実施形態に係る薄膜トランジスタの製造方法を説明するための概略フローチャート図を示している。
また、図12は、本発明の第三実施形態に係る薄膜トランジスタの製造方法を説明するための要部の概略図であり、(a)は活性層の形成された平面図を示しており、(b)は(a)の断面図を示しており、(c)はソース配線、ソース電極、ドレイン電極、ドレイン配線及び画素電極の形成された平面図を示しており、(d)は(c)の断面図を示している。
図11、図12(a)及び図12(b)において、まず、透明なガラス基板1010が用意され、このガラス基板1010上に、第一のマスク(図示せず)を用いたフォトリソグラフィー法により、活性層1041を形成する(ステップS1041)。この活性層1041は、上記所定の材料からなり、結晶質とすることにより半導体としての特性を有する。
ここで、活性層1041は、スパッタ法などにより結晶質の状態で成膜され、第一のマスク(図示せず)を用いたフォトリソグラフィー法により形成される。ただし、これに限定されるものではなく、たとえば、非晶質の状態で成膜し、第一のマスク(図示せず)を用いたフォトリソグラフィー法により形成した後に、結晶化してもよい。
このソース電極1051、ソース配線1052、ドレイン電極1053、ドレイン配線1054及び画素電極1055は、活性層1041の所定の材料と同じ組成の材料からなり、非晶質とすることにより、導電体としての特性を有する。
ここで、ソース電極1051、ソース配線1052、ドレイン電極1053、ドレイン配線1054及び画素電極1055は、スパッタ法などにより非晶質の状態で一括成膜され、第二のマスク(図示せず)を用いたフォトリソグラフィー法により一括エッチングされることによって形成される。これにより、製造工程を削減して製造原価のコストダウンを図ることができる。
また、この際、活性層1041は結晶化されており、通常、PAN耐性を有しているので、PAN系エッチング液により選択エッチングが可能となる。すなわち、活性層1041にダメージを与えることなく、ソース電極1051やドレイン電極1053などを形成することができる。
次に、図11、図13(a)及び図13(b)に示すように、ガラス基板1010、ソース配線1052、ソース電極1051、活性層1041、ドレイン電極1053、ドレイン配線1054及び画素電極1055上に、ゲート絶縁膜1030としてのSiNx膜をCVD(化学気相成長法)により形成する(ステップS1043)。
続いて、ゲート絶縁膜1030上に、金属薄膜よりなる所望の形状のゲート電極1021及びゲート配線1022を形成する(ステップS1044)。
ここで、成膜された保護層1060は、第四のマスク(図示せず)を用いたフォトリソグラフィー法によりドライエッチングされ、画素電極1055が露出する。また、開口部1023及び開口部1056が形成され、それぞれゲート配線1022及びソース配線1052の一部が露出し、各配線パッドとなる。
このように、本実施形態によれば、保護層1060を備えたトップゲート型の薄膜トランジスタ1003を、4枚のマスクを用いた製造プロセスにより製造することができる。
すなわち、本発明では、同じ組成の所定の材料を、結晶化させることにより活性層1041(半導体)とし、非晶質の状態のまま用いることにより導電体としているので、材料の共用化を図ることができ、管理コストを低減することができる。
また、ソース電極1051、ソース配線1052、ドレイン電極1053、ドレイン配線1054及び画素電極1055は、非晶質の状態で一括成膜され、さらに、一括エッチングされることによって形成されるので、製造工程を削減して製造原価のコストダウンを図ることができる。
また、上記実施形態における薄膜トランジスタ1003は、薄膜トランジスタの発明としても有効である。
薄膜トランジスタ1003は、上記所定の材料からなり、半導体としての活性層1041と、上記所定の材料と同じ組成の材料からなり、導電体としてのソース電極1051、ソース配線1052、ドレイン電極1053、ドレイン配線1054及び画素電極1055を備えた構成としてある(図13参照)。
このように、本実施形態の薄膜トランジスタ1003は、材料の共用化を図ることができ、管理コストを低減することができる。また、ソース電極1051、ソース配線1052、ドレイン電極1053、ドレイン配線1054及び画素電極1055は、非晶質の状態で一括成膜され、さらに、一括エッチングされることによって形成されるので、製造工程を削減して製造原価のコストダウンを図ることができる。
図14は、本発明の第四実施形態に係る薄膜トランジスタの製造方法を説明するための概略フローチャート図を示している。
また、図15は、本発明の第四実施形態に係る薄膜トランジスタの製造方法を説明するための要部の概略図であり、(a)は活性層、ソース配線、ソース電極、ドレイン電極、ドレイン配線及び画素電極の形成された平面図を示しており、(b)は(a)の断面図を示しており、(c)はゲート絶縁膜、ゲート電極、ゲート配線及び保護層の形成された平面図を示しており、(d)は(c)の断面図を示している。
図14及び図15において、本実施形態の薄膜トランジスタの製造方法は、上述した第三実施形態と比べて、ステップS1041及びS1042(図11参照)の代わりに、活性層1041となる被処理体、ソース電極1051、ソース配線1052、ドレイン電極1053、ドレイン配線1054及び画素電極1055を形成し(ステップS1051)、続いて、被処理体を結晶化し活性層1041とする(ステップS1052)点が相違する。他の方法は第三実施形態とほぼ同様としてある。
すなわち、図15(b)に示すように、活性層1041となる被処理体、ソース電極1051、ソース配線1052、ドレイン電極1053、ドレイン配線1054及び画素電極1055は、上述した所定の材料からなり、スパッタ法などにより非晶質の状態で一括成膜され、第一のマスク(図示せず)を用いたフォトリソグラフィー法により一括エッチングされることによって形成される。これにより、製造工程を削減して製造原価のコストダウンを図ることができる。
また、第二実施形態とほぼ同様にして、活性層1041(薄膜トランジスタ)となる部分をレーザーアニール法やプラズマによるラピッドサーマルアニーリング法等により結晶化させる。
続いて、第二のマスク(図示せず)を用いたフォトリソグラフィー法により、ゲート絶縁膜1030上に、金属薄膜よりなる所望の形状のゲート電極1021及びゲート配線1022を形成する(ステップS1054)。
ここで、成膜された保護層1060は、第三のマスク(図示せず)を用いたフォトリソグラフィー法によりドライエッチングされ、画素電極1055が露出する。また、開口部1023及び開口部1056が形成され、それぞれゲート配線1022及びソース配線1052の一部が露出し、各配線パッドとなる。
このように、本実施形態によれば、保護層1060を備えたトップゲート型の薄膜トランジスタ1004を、3枚のマスクを用いた製造プロセスにより製造することができる。
すなわち、非晶質の所定の材料からなる薄膜を、一括成膜しさらに一括エッチングし、この薄膜の一部を局所的に結晶化させることにより活性層1041(半導体)とし、残りの部分を非晶質の状態のまま用いることにより導電体としているので、製造工程を削減して製造原価のコストダウンを図ることができる。また、材料の共用化を図ることができるので、管理コストを低減することができる。
また、上記実施形態における薄膜トランジスタ1004は、薄膜トランジスタの発明としても有効である。
薄膜トランジスタ1004は、上記所定の材料からなり、半導体としての活性層1041と、上記所定の材料と同じ組成の材料からなり、導電体としてのソース電極1051、ソース配線1052、ドレイン電極1053、ドレイン配線1054及び画素電極1055を備えた構成としてある(図15参照)。
このように、本実施形態の薄膜トランジスタ1004は、材料の共用化を図ることができ、管理コストを低減することができる。また、活性層1041となる被処理体、ソース電極1051、ソース配線1052、ドレイン電極1053、ドレイン配線1054及び画素電極1055は、非晶質の状態で一括成膜され、さらに、一括エッチングされることによって形成されるので、製造工程を削減して製造原価のコストダウンを図ることができる。
また、上記薄膜トランジスタの製造方法の第四実施形態及び薄膜トランジスタの第四実施形態は、様々な応用例を有している。
次に、第三応用例について、図面を参照して説明する。
図16は、本発明の第四実施形態に係る薄膜トランジスタの製造方法の第三応用例を説明するための概略フローチャート図を示している。
また、図17は、本発明の第四実施形態に係る薄膜トランジスタの製造方法の第三応用例を説明するための要部の概略図であり、(a)はゲート電極、ゲート配線、ゲート絶縁膜、活性層、ソース配線、ソース電極、ドレイン電極、ドレイン配線、画素電極及び金属層の形成された平面図を示しており、(b)は(a)の断面図を示しており、(c)は保護層の形成された平面図を示しており、(d)は(c)の断面図を示している。
図16及び図17において、本応用例の薄膜トランジスタ1004aの製造方法は、上述した第四実施形態と比べて、ステップS1051とS1052(図14参照)の間に、金属層からなる、ソース電極1051a、ソース配線1052a、ドレイン電極1053a及びドレイン配線1054aを形成する(ステップS1062)点が相違する。他の方法は第四実施形態とほぼ同様としてある。
そして、第一のハーフトーンマスク(図示せず)を用いてフォトリソグラフィー法により、ガラス基板1010上に、活性層1041となる被処理体、ソース電極1051、ソース配線1052、ドレイン電極1053、ドレイン配線1054及び画素電極1055を形成する(ステップS1061)。
続いて、図17(b)に示すように、第四実施形態とほぼ同様にして、被処理体を、局所的に結晶化させて活性層1041とする(ステップS1063)。
続いて、第二のマスク(図示せず)を用いてフォトリソグラフィー法により、ゲート絶縁膜1030上に、金属薄膜よりなる所望の形状のゲート電極1021及びゲート配線1022を形成する(ステップS1065)。
ここで、成膜された保護層1060は、第三のマスク(図示せず)を用いたフォトリソグラフィー法によりドライエッチングされ、画素電極1055が露出する。また、開口部1023及び開口部1056が形成され、それぞれゲート配線1022及びソース配線1052aの一部が露出し、各配線パッドとなる。
このように、本応用例によれば、保護層1060を備えたトップゲート型の薄膜トランジスタ1004aを、3枚のマスクを用いた製造プロセスにより製造することができる。
また、本応用例における薄膜トランジスタ1004aは、薄膜トランジスタの発明としても有効である。
なお、上記応用例では、保護層1060を成膜する前に活性層1041の結晶化を行っているが、これに限定されるものではなく、たとえば、保護層1060の形成後に、ガラス面側からレーザーアニール法等により結晶化を行ってもよい。
また、上記応用例では、再形成されたレジスト(図示せず)を用いて金属層をパターニングした後に、活性層1041の結晶化を行っているが、これに限定されるものではなく、たとえば、非晶質酸化物層をパターニングした後に、活性層1041の結晶化を行い、その後に、金属層をパターニングしてもよい。
次に、上記実施形態や応用例における実施例について、説明する。
本実施例は、上記第二実施形態の第二応用例に対応する実施例である。
まず、図9、図2(a)及び図2(b)に示すように、透明なガラス基板1010上に、モリブデンを200nmの厚さにスパッタリング法により成膜し、第一のマスク(図示せず)を用いてフォトリソグラフィー法によって、ゲート電極1021及びゲート配線1022を形成した(ステップS1031)。
続いて、モリブデンを100nmの厚さに成膜し、第二のマスク(図示せず)を用いてフォトリソグラフィー法により、ソース電極1051a、ソース配線1052a、ドレイン電極1053a及びドレイン配線1054aを形成した(ステップS1033)。
さらに、第三のマスク(図示せず)を用いたフォトリソグラフィー法により、ゲート配線1022の一部の上方に開口部1023を形成した。すなわち、開口部1023に対応するゲート絶縁膜1030(SiNx膜)を、CHF3ガスなどを用いたドライエッチングにより除去した。
続いて、活性層1041となる被処理体に、レーザー光を集光して照射し、結晶化させて活性層1041とした(ステップS1035)。このように、レーザー光を用いることにより、薄膜半導体になるべき部分のみ結晶化することができた。
次に、上記ソース配線1052、ソース電極1051、ドレイン電極1053、ドレイン配線1054及び画素電極1055となる非晶質酸化物、並びに、活性層41となる結晶質酸化物について、説明する。
(1)スパッタリングターゲットの製造及び評価
1.ターゲットの製造
原料として、平均粒径が約3.4μmの酸化インジウムと、平均粒径が約0.6μmの酸化亜鉛とを、インジウムの原子%(=[In]/([In]+[Zn]) ここで、[In]はインジウムの原子数、[Zn]は亜鉛の原子数である。)が0.95、亜鉛の原子%(=[Zn]/([In]+[Zn]))が0.05となるように混合して、これを湿式ボールミルに供給し、約72時間混合粉砕して原料微粉末を得た。
得られた原料微粉末を造粒した後、直径約10cm、厚さ約5mmの寸法にプレス成形して、これを焼成炉に入れ、約1400℃,約48時間の条件で焼成して、焼結体(ターゲット)を得た。このとき、昇温速度は、約3℃/分であった。
2.ターゲットの評価
得られたターゲットにつき、密度、バルク抵抗値を測定した。その結果、理論相対密度は約99%であり、四端子法により測定したバルク抵抗値は、約80mΩであった。
上記(1)で得られたスパッタリングターゲットを、DCスパッタ法の一つであるDCマグネトロンスパッタリング法の成膜装置に装着し、ガラス基板10(コーニング1737)のゲート絶縁膜30上に酸化物を成膜した。
ここでのスパッタ条件としては、基板温度;約25℃、到達圧力;約1×10−3Pa、雰囲気ガス;Ar約100%、スパッタ圧力(全圧);約4×10−1Pa、投入電力約100W、成膜時間約10分間、S−T距離約95mmとした。
この結果、ガラス基板上に、膜厚が約50nmの酸化物の薄膜が形成された。
なお、得られた膜組成をICP法で分析したところ、インジウムの原子%が約0.95、亜鉛の原子%が約0.05であった。
上記非晶質酸化物のキャリア濃度(電子キャリア濃度)、及びホール移動度(電子移動度)をホール測定装置により測定した。キャリア濃度が約3×1020cm−3、ホール移動度は約35cm2/Vsであった。四端子法により測定した比抵抗の値は、約0.0006Ωcmであった。また、薄膜の組成分析を行ったところ、Li及びNaの濃度は1ppm以下であった。
[ホール測定装置]
東陽テクニカ製:Resi Test8310
[測定条件]
室温(約25℃)、約0.5[T]、約10−4〜10−12A、AC磁場ホール測定。
PANによるエッチング速度が約10nm/分以上のものを×とし、それ以外のものを○とした。PAN耐性は×であった。
ここで、PAN耐性の評価には、約45℃のPANエッチング液(リン酸約91.4wt%、硝酸約3.3wt%、酢酸約5.3wt%)を用いた。なお、一般的に、PANエッチング液(リン酸、硝酸、酢酸を含むエッチング液)は、通常リン酸が約20〜95wt%、硝酸約0.5〜5wt%、酢酸約3〜50wt%の範囲にあるものが用いられる。
すなわち、上述した非晶質酸化物は、透明な導電体であった。
上記(2)で得られた非晶質酸化物の一部(活性層1041となる被処理体)に、大気中(酸素存在下)で、レーザー光を集光して照射し、結晶化させて活性層1041とした。すなわち、X線結晶構造解析により多結晶であることが確認され、XFAS測定によりInとZnは同様の局所構造をとっている(少なくとも一部の亜鉛Znが酸化インジウムのビックスバイト型結晶のインジウムサイトを置き換えている)ことが確認できた。
上記(3)で得られた結晶質酸化物のキャリア濃度(電子キャリア濃度)、及びホール移動度(電子移動度)をホール測定装置により測定した。キャリア濃度は約6×1014cm−3、ホール移動度は約5cm2/Vsであった。また、四端子法により測定した比抵抗の値は、約2100Ωcmであった。また、薄膜の組成分析を行ったところ、Li及びNaの濃度は1ppm以下であった。
また、PAN耐性は、良好(○)であった。
すなわち、上述した結晶質酸化物は、優れた透明半導体薄膜としての特性を有していた。
正二価の金属酸化物の添加量としては、例えば、全金属元素中に占める正二価の金属の含有量は、15原子%以下、好ましくは10原子%以下、である。この理由は、15原子%超では、結晶化温度が上がりすぎ、結晶化工程が高価になる場合があるからである。
本実施例は、上記第四実施形態の第三応用例に対応する実施例である。
まず、図16、図17(a)及び図17(b)に示すように、透明なガラス基板1010上に、酸化インジウム―酸化イッテリビウムのターゲットを用いて、基板温度を室温としてスパッタリング法により、厚さ40nmの非晶質の薄膜(非晶質酸化物層)を成膜し、次に、金属層としてのチタンを200nmの厚さにスパッタリング法により成膜した。
なお、酸化インジウム―酸化イッテリビウムのターゲットは、上記非晶質酸化物及び結晶質酸化物の作製例とほぼ同様に作製し、インジウムの原子%(=[In]/([In]+[Yb]) ここで、[In]はインジウムの原子数、[Yb]はイッテリビウムの原子数である。)が0.95、イッテリビウムの原子%(=[Yb]/([In]+[Yb]))が0.05となるように混合した。
続いて、第一のハーフトーンマスクにより形成されたレジストを再形成し、この再形成されたレジスト(図示せず)を用いてフォトリソグラフィー法により、金属層からなるソース電極1051a、ソース配線1052a、ドレイン電極1053a及びドレイン配線1054aを形成した(ステップS1062)。すなわち、被処理体及び画素電極1055上の金属層(チタン)を、SF6ガスなどを用いて除去した。これにより、活性層1041及び画素電極1055の表面が露出した。すなわち、薄膜トランジスタ1004aのソース電極、ソース配線、ドレイン電極及びドレイン配線は、非晶質酸化物層と金属層の積層構造となり、活性層1041(薄膜トランジスタ部)及び画素電極1055は、非晶質酸化物層のみからなる構造とした。
正三価の金属酸化物の添加量としては、例えば、全金属元素中に占める正三価の金属の含有量は、20原子%以下、好ましくは10原子%以下、より好ましくは5原子%以下である。この理由は、20原子%超では、結晶化温度が上がりすぎ、結晶化工程が高価になる場合があるからである。また、正二価の金属酸化物とともに添加することもできる。
本実施例は、上記第二実施形態の第一応用例に対応する実施例である。
まず、図7、図8(a)及び図8(b)に示すように、透明なガラス基板1010上に、アルミ合金(Al−Nd−Ni(98:1:1wt%))を200nmの厚さにスパッタリング法により成膜し、第一のマスク(図示せず)を用いたフォトリソグラフィー法により、所望のゲート電極1021及びゲート配線1022を形成した(ステップS1021)。続いて、ゲート絶縁膜1030として、SiNx膜を250nmの厚さに、ケミカル・ベーパー・デポジション(CVD)法により成膜した(ステップS1022)。
なお、酸化インジウム−酸化ガリウム−酸化亜鉛膜のターゲットは、上記非晶質酸化物及び結晶質酸化物の作製例とほぼ同様に作製し、インジウムの原子%(=[In]/([In]+[Ga]+[Zn]) ここで、[In]はインジウムの原子数、[Ga]はガリウムの原子数、[Zn]は亜鉛の原子数である。)が0.94、ガリウムの原子%(=[Ga]/([In]+[Ga]+[Zn]))が0.03、亜鉛の原子%(=[Zn]/([In]+[Ga]+[Zn]))が0.03となるように混合した。
続いて、第二のハーフトーンマスクにより形成されたレジストを再形成し、この再形成されたレジスト(図示せず)を用いてフォトリソグラフィー法により、活性層1041及び画素電極1055の上方のチタンを除去し、チタンからなるソース配線1052a、ソース電極1051a、ドレイン電極1053a及びドレイン配線1054aを形成した(ステップS1024)。なお、チタンのエッチングには、SF6やCF4などの反応性イオンエッチングを用い、酸化インジウム−酸化ガリウム−酸化亜鉛層は蓚酸水溶液によりエッチングした。
なお、本実施例では、薄膜トランジスタの活性層1041、ソース電極1051、ソース配線1052、ドレイン電極1053、ドレイン配線1054及び画素電極1055を形成する材料として、酸化インジウム−酸化ガリウム−酸化亜鉛のターゲットを用いたが、結晶性を上げることにより半導体としての性能が向上する。したがって、レーザー光による結晶化の際に、レーザー光のパワーを上げたり、光の照射回数を複数回行ったり、また、酸素含有中の雰囲気でレーザー光を照射する方法も有効である。
正二価の金属酸化物の添加量としては、例えば、全金属元素中に占める正二価の金属の含有量は、15原子%以下、好ましくは10原子%以下、である。この理由は、15原子%超では、結晶化温度が上がりすぎ、結晶化工程が高価になる場合があるからである。
添加する量に制限はないが、レーザー光などによる結晶化を阻害する金属酸化物の場合には、結晶化領域まで、添加量を制限する必要がある。この結晶化により出現する結晶は酸化インジウムのビックスバイト構造である。他の結晶相を含有していても、キャリアの抑制に影響がなければ、問題はない。結晶構造の決定には、X線回折により行うことができる。
正三価の金属酸化物の添加量としては、例えば、全金属元素中に占める正三価の金属の含有量は、20原子%以下、好ましくは10原子%以下、より好ましくは5原子%以下である。この理由は、20原子%超では、結晶化温度が上がりすぎ、結晶化工程が高価になる場合があるからである。
また、作製した薄膜トランジスタに可視光を照射して同様の測定を行ったが、トランジスタ特性の変化は認められなかった。すなわち、各実施例によれば、電子キャリア濃度が小さく、したがって、電気抵抗率が高く、かつ、電子移動度が大きい活性層を有する薄膜トランジスタを実現できた。
次に、半導体デバイス及びその製造方法の各実施形態について、図面を参照して説明する。
図18は、本発明の第一実施形態にかかる半導体デバイスである、ショットキーダイオードの要部の概略断面図を示している。
図18において、ショットキーダイオード1005は、ガラス基板1010と、ガラス基板1010上に形成されたN型半導体1042と、N型半導体1042の上面両端部にそれぞれ形成された電極1043および電極1044とを備えている。
本実施形態の半導体デバイスは、ショットキーダイオード1005としてあり、上述した活性層1041と同じ結晶質酸化物が電子伝導体(N型半導体1042)として用いられている。
また、電極1043は、N型半導体1042の材料と同じ組成の材料からなり、非晶質としてあり、導電体として機能する。また、この電極1043は、N型半導体1042とオーミックコンタクトする。
また、電極1044の材料として、N型半導体1042のフェルミ準位の絶対値よりも大きな仕事関数を持つ材料、例えば、Ptが用いられる。この仕事関数の違いによって、N型半導体1042にキャリアの少ない障壁層が形成される。
また、本実施形態は、ショットキーダイオード1005の製造方法の発明としても有効であり、所定の材料からなるN型半導体1042と、所定の材料と同じ組成の材料からなる導電体(電極1043)を備えたショットキーダイオード1005の製造方法であって、結晶質のN型半導体1042を形成し、この後工程にて、非晶質の導電体(電極1043)を形成する工程を有する方法としてある。このようにすると、材料の共用化を図ることができ、管理コストを低減することができる。
図19は、本発明の第二実施形態にかかる半導体デバイスである、ショットキーダイオードの要部の概略断面図を示している。
図19において、ショットキーダイオード1005aは、ガラス基板1010と、ガラス基板1010上に形成されたN型半導体1042と、N型半導体1042の上面両端部に形成された電極1043および電極1044とを備えている。
また、本実施形態の半導体デバイスは、ショットキーダイオード1005aとしてあり、上述したショットキーダイオード1005と比べて、N型半導体1042となる被処理体と電極1043がともに成膜(一括成膜)され、さらに、ともに形成(一括形成)され、その後、被処理体が結晶化されN型半導体1042となる点が相違する。なお、その他の構成は、ほぼショットキーダイオード1005と同様としてある。
すなわち、非晶質の所定の材料からなる薄膜を、一括成膜しさらに一括エッチングし、この薄膜の一部を局所的に結晶化させることによりN型半導体1042とし、残りの部分を非晶質の状態のまま用いることにより導電体(電極1043)としているので、製造工程を削減して製造原価のコストダウンを図ることができる。
また、材料の共用化を図ることができるので、管理コストを低減することができる。
図20は、本発明の第三実施形態にかかる半導体デバイスである、ショットキーダイオードの要部の概略断面図を示している。
図20において、ショットキーダイオード1005bは、ガラス基板1010と、ガラス基板1010上に形成されたN型半導体1042と、N型半導体1042の上面両端部に形成された電極1043および電極1044とを備え、さらに、N型半導体1042と電極1043を接続する、金属層からなる電極1043aと、N型半導体1042と電極1044を接続する、金属層からなる電極1044aとを備えている。
また、本実施形態の半導体デバイスは、ショットキーダイオード1005bとしてあり、上述したショットキーダイオード1005aと比べて、電極1043a、1044aを備えた点が相違する。なお、その他の構成は、ほぼショットキーダイオード1005aと同様としてある。
また、本実施形態は、ショットキーダイオード1005bの製造方法の発明としても有効であり、N型半導体1042と導電体(電極1043)を接続する金属層(電極1043a)を形成する工程を有する方法としてある。このようにすると、N型半導体1042と電極1043とを確実に接続することができる。
図21は、本発明の第五実施形態に係る薄膜トランジスタの製造方法を説明するための概略フローチャート図を示している。
また、図22は、本発明の第五実施形態に係る薄膜トランジスタの製造方法を説明するための要部の概略図であり、(a)はゲート電極及びゲート配線の形成された平面図を示しており、(b)は(a)の断面図を示しており、(c)はゲート絶縁膜、活性層、ソース配線、ソース電極、ドレイン電極、ドレイン配線及び画素電極の形成された平面図を示しており、(d)は(c)の断面図を示している。
図21、図22(a)及び図22(b)において、まず、透明なガラス基板2010が用意され、このガラス基板2010上に、第一のマスク(図示せず)を用いたフォトリソグラフィー法により、金属薄膜よりなる所望の形状のゲート電極2021及びゲート配線2022を形成する(ステップS2001)。
なお、基板は、ガラス基板2010に限定されるものではなく、薄膜トランジスタ2001の用途に応じて様々な材料からなる基板を用いることができる。たとえば、可撓性を有する樹脂製のフィルム基板などを用いてもよい。
この活性層2041は、所定の材料を基材としてあり、プラズマ処理によって半導体としての特性を有する。なお、活性層2041の材料の組成などについては、後述する。
ここで、活性層2041は、まず、スパッタ法などにより非晶質の状態で成膜され、次に、第二のマスク(図示せず)を用いたフォトリソグラフィー法により形成される。続いて、プラズマ処理により半導体化される。ただし、これに限定されるものではなく、たとえば、非晶質の状態で成膜し、次に、プラズマ処理を行い、続いて、所定の形状に形成してもよい。
なお、本発明において、非晶質の状態とは、X線回折スペクトルにおいて、ハローパターンが観測され、特定の回折線を示さない状態をいう。一方、結晶質の状態とは、特定の回折線を示す状態をいう。
なお、酸素含有中の雰囲気でプラズマを照射する方法が最も有効的に薄膜トランジスタの活性層2041を活性化できる。
なお、本発明に係る電子キャリア濃度は、室温で測定する場合の値である。室温とは、例えば25℃であり、具体的には約0〜40℃程度の範囲から適宜選択される温度である。また、電子キャリア濃度の測定は、ホール効果測定により求める。約1017/cm3未満の電子キャリア濃度の測定は、ACホール測定で行うことが好ましい。この理由は、DCホール測定では測定値のばらつきが大きく、測定の信頼性が低くなるおそれがあるからである。
また、プラズマ処理は、通常、XRD(X線回折)で結晶ピークが出ない条件で行われる。ただし、これに限定されるものではなく、たとえば、プラズマ処理によって、結晶ピークが出てもよい。
このようにすると、off電流を小さくすることができ、on/off比を大きくすることができる。
このソース配線2052、ソース電極2051、ドレイン電極2053、ドレイン配線2054及び画素電極2055は、活性層2041となった基材(所定の材料)と同じ組成の材料からなり、非晶質とすることによって、導電体としての特性を有する。なお、この導電体としての特性などについては、後述する。
ここで、ソース電極2051、ソース配線2052、ドレイン電極2053、ドレイン配線2054及び画素電極2055は、スパッタ法などにより非晶質の状態でまとめて成膜され、第三のマスク(図示せず)を用いたフォトリソグラフィー法によりまとめてエッチングされることによって形成される。これにより、製造工程を削減して製造原価のコストダウンを図ることができる。
次に、図23に示すように、ゲート絶縁膜2030、ソース配線2052、ソース電極2051、活性層2041、ドレイン電極2053、ドレイン配線2054及び画素電極2055上に、保護層2060としてのSiNx膜をCVDにより形成する(ステップS2005)。
ここで、成膜された保護層2060は、第四のマスク(図示せず)を用いたフォトリソグラフィー法によりドライエッチングされ、画素電極2055が露出する。また、開口部2023及び開口部2056が形成され、それぞれゲート配線2022及びソース配線2052の一部が露出する。
このように、本実施形態によれば、保護層2060を備えた薄膜トランジスタ2001を、4枚のマスクを用いた製造プロセスにより製造することができる。
まず、ソース電極2051などに用いられる所定の材料と、活性層2041の基材として用いられる所定の材料は、同じである。これにより、材料の共用化を図ることができ、管理コストを低減することができる。
たとえば、非晶質金属酸化物として、酸化インジウムと酸化亜鉛からなる非晶質薄膜を用いることにより、安定した導電性と安定した半導体特性を両立できる。酸化インジウムと酸化亜鉛の組成比としては、[In]/([In]+[Zn])=0.2〜1.0(0.2以上1.0以下)である。好ましくは、[In]/([In]+[Zn])=0.5〜0.95(0.5以上0.95以下)であり、より好ましくは、[In]/([In]+[Zn])=0.6〜0.9(0.6以上0.9以下)である。なお、[In]はインジウムの原子数であり、[Zn]は亜鉛の原子数である。
また、たとえば、非晶質金属酸化物として、酸化錫と酸化亜鉛からなる非晶質薄膜を用いることにより、安定した導電性と安定した半導体特性を両立できる。酸化錫と酸化亜鉛の組成比としては、[Sn]/([Sn]+[Zn])=0.2〜0.95(0.2以上0.95以下)である。好ましくは、[Sn]/([Sn]+[Zn])=0.4〜0.90(0.4以上0.90以下)であり、より好ましくは、[Sn]/([Sn]+[Zn])=0.5〜0.6(0.5以上0.6以下)である。なお、[Sn]は錫の原子数である。
たとえば、上記非晶質金属酸化物が、正二価の金属酸化物を含有しているとよい。このように正二価の金属酸化物を含有することにより、プラズマ処理によって活性層2041のキャリア発生を効率良く抑制することができ、長期にわたる駆動でも安定に作動するようになる。正二価の金属酸化物としては、酸化マグネシウム、酸化カルシウム、酸化ニッケル、酸化銅などが有用である。これらは、酸素との結合力が強く、酸素欠損によるキャリアの発生を有効に抑えることができる。このように、正二価の金属酸化物を含有することにより、効果的に薄膜トランジスタの特性を安定化することができる。
また、正二価の金属酸化物を含有することにより非晶質を安定化させる効果(製造プロセス中での結晶化の阻害など)によりキャリアの発生を安定化させ、かつ、長期にわたる駆動でも安定に作動するようになる。
正二価の金属酸化物の添加量は、透明導電膜(ソース電極2051など)の導電性に影響しない程度にとどめるのがよい。添加量が多すぎると、透明導電膜の導電性を損なう恐れがある。添加量としては、全金属元素に対して、40原子%以下、好ましくは20原子%以下にするのがよい。
また、正三価の金属酸化物を含有することにより非晶質を安定化させる効果(製造プロセス中での結晶化の阻害など)によりキャリアの発生を安定化させ、かつ、長期にわたる駆動でも安定に作動する。
正三価の金属酸化物の添加量は、透明導電膜の導電性に影響しない程度にとどめるのがよい。添加量が多すぎると、透明導電性の導電性を損なう恐れがある。添加量としては、全金属元素に対して、40原子%以下、好ましくは20原子%以下にするのがよい。
また、正二価の金属酸化物及び正三価の金属酸化物を含有することにより非晶質を安定化させる効果(製造プロセス中での結晶化の阻害など)によりキャリアの発生を安定化させ、かつ、長期にわたる駆動でも安定に作動する。
正二価の金属酸化物及び正三価の金属酸化物の添加量は、透明導電膜の導電性に影響しない程度にとどめるのがよい。添加量が多すぎると、透明導電性の導電性を損なう恐れがある。添加量としては、全金属元素に対して、40原子%以下、好ましくは20原子%以下にするのがよい。
なお、正二価の金属酸化物とは、イオン状態での価数として正二価を取りうる金属酸化物をいい、また、正三価の金属酸化物とは、イオン状態での価数として正三価を取りうる金属酸化物をいい、さらに、正四価の金属酸化物とは、イオン状態での価数として正四価を取りうる金属酸化物をいう。
すなわち、本発明では、同じ組成の所定の材料を、プラズマ処理することにより活性層2041(半導体)とし、非晶質の状態のまま用いることにより導電体としているので、材料の共用化を図ることができ、管理コストを低減することができる。
また、ソース電極2051、ソース配線2052、ドレイン電極2053、ドレイン配線2054及び画素電極2055は、非晶質の状態でまとめて成膜され、さらに、まとめてエッチングされることによって形成されるので、製造工程を削減して製造原価のコストダウンを図ることができる。
また、上記実施形態における薄膜トランジスタ2001は、薄膜トランジスタの発明としても有効である。
薄膜トランジスタ2001は、上記所定の材料からなり、ソース電極2051、ソース配線2052、ドレイン電極2053、ドレイン配線2054及び画素電極2055となる導電体と、この所定の材料にプラズマ処理を行うことによって半導体化された活性層2041とを備えた構成としてある(図23参照)。
このように、本実施形態の薄膜トランジスタ2001は、材料の共用化を図ることができ、管理コストを低減することができる。また、ソース電極2051、ソース配線2052、ドレイン電極2053、ドレイン配線2054及び画素電極2055は、非晶質の状態でまとめて成膜され、さらに、まとめてエッチングされることによって形成されるので、製造工程を削減して製造原価のコストダウンを図ることができる。
図24は、本発明の第六実施形態に係る薄膜トランジスタの製造方法を説明するための概略フローチャート図を示している。
また、図25は、本発明の第六実施形態に係る薄膜トランジスタの製造方法を説明するための要部の概略図であり、(a)はゲート電極、ゲート配線、ゲート絶縁膜、活性層、ソース配線、ソース電極、ドレイン電極、ドレイン配線及び画素電極の形成された平面図を示しており、(b)は(a)の断面図を示しており、(c)は保護層の形成された平面図を示しており、(d)は(c)の断面図を示している。
図24及び図25において、本実施形態の薄膜トランジスタの製造方法は、上述した第五実施形態と比べて、ステップS2003、S2004(図21参照)の代わりに、活性層2041となる被処理体、ソース電極2051、ソース配線2052、ドレイン電極2053、ドレイン配線2054及び画素電極2055を形成し(ステップS2013)、続いて、プラズマ処理により被処理体を活性層2041とする(ステップS2014)点が相違する。他の方法は第五実施形態とほぼ同様としてある。
すなわち、図25(a)及び図25(b)に示すように、活性層2041となる被処理体、ソース電極2051、ソース配線2052、ドレイン電極2053、ドレイン配線2054及び画素電極2055は、上述した所定の材料からなり、スパッタ法などにより非晶質の状態でまとめて成膜され、第二のハーフトーンマスク(図示せず)を用いたフォトリソグラフィー法によりまとめてエッチングされることによって形成される。これにより、製造工程を削減して製造原価のコストダウンを図ることができる。
また、上記第二のハーフトーンマスクによって形成されたレジストは、ソース電極2051、ソース配線2052、ドレイン電極2053、ドレイン配線2054及び画素電極2055を覆う部分が、活性層2041となる被処理体を覆う部分より厚い形状としてある。
続いて、この再形成されたレジスト(図示せず)を用いて、プラズマ処理を行うと、被処理体が半導体化され活性層2041となる(ステップS2014)。すなわち、再形成されたレジストが、ソース電極2051などの導電体とする領域を覆い、かつ、半導体化させる領域(被処理体)にプラズマを接触させるための開口部を有する遮蔽層として機能する。これにより、活性層2041の形状や配置などを任意に形成することができる。また、第五実施形態と比べて、活性層2041を形成するための専用のマスクを必要としないので、製造工程を削減して製造原価のコストダウンを図ることができる。
また、局所的にプラズマ処理を行い活性層2041とする形状は、図26に示すように、ゲート電極長よりゲート長が短く、かつ、ゲート電極幅よりゲート幅を小さくするとよい。このようにすると、活性層2041が、ゲート電極2021に電圧が印加された影響を効果的に受けることができ、トランジスタ特性を向上させることができる。
この場合のスパッタリング用ガスとしては、アルゴンガスが好ましい。このようにすることにより、ソース電極2051、ソース配線2052、ドレイン電極2053、ドレイン配線2054及び画素電極2055の抵抗を下げることができる。また、上記非晶質金属酸化物層は、基板温度が室温の状態にて成膜される。このように低温で成膜することにより、非晶質の金属酸化物層を形成することができる。この非晶質金属酸化物層は、非晶質構造による酸素欠損によってキャリアを発生し、導電性と透明性に優れるものである。
また、スパッタリング用ガスは、100%のアルゴンガスに限定されるものではなく、たとえば、酸素、窒素などを微量含有するアルゴンガスでもよい。このように酸素、窒素などを含有するアルゴンガスの雰囲気中にて成膜することにより、非晶質状態では安定した透明電極として作動し、また、プラズマ処理すると酸素欠損を低減し、半導体としての性能(キャリア濃度)の安定化に効果がある。
このように、本実施形態では、一つの薄膜から、透明導電膜と半導体膜を得ることができ、生産性を大幅に向上させることができる。
ここで、成膜された保護層2060は、第三のマスク(図示せず)を用いたフォトリソグラフィー法によりドライエッチングされ、画素電極2055が露出する。また、開口部2023及び開口部2056が形成され、それぞれゲート配線2022及びソース配線2052の一部が露出し、各配線パッドとなる。
このように、本実施形態によれば、保護層2060を備えた薄膜トランジスタ2002を、3枚のマスクを用いた製造プロセスにより製造することができる。
また、材料の共用化を図ることができるので、管理コストを低減することができる。
なお、例えば、従来の液晶パネル駆動用のシリコン系TFTでは、トランジスタの材料が液晶駆動用の透明電極(画素電極)の材料と異なるために、同一層として、活性層や画素電極を構成することはできなかった。本発明では、液晶駆動用の透明電極と薄膜トランジスタ(活性層)を構成する材料を同一とし、電極部分を非晶質構造とし、活性層部分にプラズマ処理を行うことにより、大幅に製造工程を削減することができる。
また、上記実施形態における薄膜トランジスタ2002は、薄膜トランジスタの発明としても有効である。
薄膜トランジスタ2002は、上記所定の材料からなり、ソース電極2051、ソース配線2052、ドレイン電極2053、ドレイン配線2054及び画素電極2055となる導電体と、この導電体と同じ層であり、かつ、この所定の材料にプラズマ処理を行うことによって半導体化された活性層2041とを備えた構成としてある(図26参照)。
このように、本実施形態の薄膜トランジスタ2002は、材料の共用化を図ることができ、管理コストを低減することができる。また、活性層2041となる被処理体、ソース電極2051、ソース配線2052、ドレイン電極2053、ドレイン配線2054及び画素電極2055は、非晶質の状態でまとめて成膜され、さらに、まとめてエッチングされることによって形成されるので、製造工程を削減して製造原価のコストダウンを図ることができる。
また、上記薄膜トランジスタの製造方法の第六実施形態及び薄膜トランジスタの第六実施形態は、様々な応用例を有している。
次に、第四応用例について、図面を参照して説明する。
図27は、本発明の第六実施形態に係る薄膜トランジスタの製造方法の第四応用例を説明するための概略フローチャート図を示している。
また、図28は、本発明の第六実施形態に係る薄膜トランジスタの製造方法の第四応用例を説明するための要部の概略図であり、(a)はゲート電極、ゲート配線、ゲート絶縁膜、活性層、ソース配線、ソース電極、ドレイン電極、ドレイン配線、画素電極及び金属層の形成された平面図を示しており、(b)は(a)の断面図を示しており、(c)は保護層の形成された平面図を示しており、(d)は(c)の断面図を示している。
図27及び図28において、本応用例の薄膜トランジスタ2002aの製造方法は、上述した第六実施形態と比べて、ステップS2013とS2014(図24参照)の間に、金属層からなる、ソース電極2051a、ソース配線2052a、ドレイン電極2053a、ドレイン配線2054a及び画素電極2055aを形成する(ステップS2024)点が相違する。他の方法は第六実施形態とほぼ同様としてある。
そして、第二のハーフトーンマスク(図示せず)を用いてフォトリソグラフィー法により、ゲート絶縁膜2030上に、活性層2041となる被処理体、ソース電極2051、ソース配線2052、ドレイン電極2053、ドレイン配線2054及び画素電極2055を形成する(ステップS2023)。この際、金属層からなるソース配線2052a、ドレイン配線2054a及び画素電極2055aも形成される。
また、上記第二のハーフトーンマスクによって形成されたレジストは、ソース電極2051、ソース配線2052、ドレイン電極2053、ドレイン配線2054及び画素電極2055の上方の部分が、活性層2041となる被処理体の上方の部分より厚い形状としてある。
なお、本応用例では、プラズマ処理が行われる前に、再形成されたレジストが、除去されるが、これに限定されるものではない。たとえば、再形成されたレジストを、プラズマアッシング装置にて除去する際、このプラズマアッシング装置を用いて、被処理体を半導体化し活性層2041としてもよい。このようにすると、一つの工程で、再形成されたレジストを除去するとともに、被処理体を活性層2041とすることができ、生産性を向上させることができる。
また、遮蔽層は、レジストや金属層(導電体層)に限定されるものではなく、たとえば、絶縁層などでもよく、プラズマを遮蔽可能な材料を用いることができる。
ここで、成膜された保護層2060は、第三のマスク(図示せず)を用いたフォトリソグラフィー法によりドライエッチングされ、画素電極2055aが露出する。また、開口部2023及び開口部2056が形成され、それぞれゲート配線2022及びソース配線2052aの一部が露出し、各配線パッドとなる。
このように、本応用例によれば、保護層2060を備えた薄膜トランジスタ2002を、3枚のマスクを用いた製造プロセスにより製造することができる。
また、本応用例における薄膜トランジスタ2002aは、薄膜トランジスタの発明としても有効である。
次に、第五応用例について、図面を参照して説明する。
図29は、本発明の第六実施形態に係る薄膜トランジスタの製造方法の第五応用例を説明するための概略フローチャート図を示している。
また、図30は、本発明の第六実施形態に係る薄膜トランジスタの製造方法の第五応用例を説明するための要部の概略図であり、(a)はゲート電極、ゲート配線、ゲート絶縁膜、金属層及び開口部の形成された平面図を示しており、(b)は(a)の断面図を示しており、(c)はソース電極、ソース配線、活性層、ドレイン電極、ドレイン配線、画素電極及びゲート配線パッドの形成された平面図を示しており、(d)は(c)の断面図を示している。
図29及び図30において、本応用例の薄膜トランジスタ2002bの製造方法は、上述した第六実施形態と比べて、ステップS2012とS2013(図24参照)の間に、金属層からなる、ソース電極2051a、ソース配線2052a、ドレイン電極2053a及びドレイン配線2054aを形成する(ステップS2033)点、及び、保護層2060を形成しない点などが相違する。他の方法は第六実施形態とほぼ同様としてある。
続いて、第四のハーフトーンマスク(図示せず)を用いたフォトリソグラフィー法により、活性層2041となる被処理体、ソース電極2051、ソース配線2052、ドレイン電極2053、ドレイン配線2054、画素電極2055及びゲート配線パッド2024をまとめて形成する(ステップS2034)。
また、上記第四のハーフトーンマスクによって形成されたレジストは、ソース電極2051、ソース配線2052、ドレイン電極2053、ドレイン配線2054、画素電極2055及びゲート配線パッド2024を覆う部分が、活性層2041となる被処理体を覆う部分より厚い形状としてある。
続いて、この再形成されたレジスト(図示せず)を用いて、プラズマ処理を行うと、被処理体が半導体化され活性層2041となる(ステップS2035)。すなわち、再形成されたレジストが、ソース電極2051などの導電体とする領域を覆い、かつ、半導体化させる領域(被処理体)にプラズマを接触させるための開口部を有する遮蔽層として機能する。これにより、活性層2041の形状や配置などを任意に形成することができる。
このように、本応用例によれば、薄膜トランジスタ2002bを、4枚のマスクを用いた製造プロセスにより製造することができる。
また、本応用例における薄膜トランジスタ2002bは、薄膜トランジスタの発明としても有効である。
図31は、本発明の第七実施形態に係る薄膜トランジスタの製造方法を説明するための概略フローチャート図を示している。
また、図32は、本発明の第七実施形態に係る薄膜トランジスタの製造方法を説明するための要部の概略図であり、(a)は活性層の形成された平面図を示しており、(b)は(a)の断面図を示しており、(c)はソース配線、ソース電極、ドレイン電極、ドレイン配線及び画素電極の形成された平面図を示しており、(d)は(c)の断面図を示している。
図31、図32(a)及び図32(b)において、まず、透明なガラス基板2010が用意され、このガラス基板2010上に、第一のマスク(図示せず)を用いたフォトリソグラフィー法により、活性層2041を形成する(ステップS2041)。この活性層2041は、上記所定の材料を基材とし、プラズマ処理とすることによって半導体としての特性を有する。
ここで、活性層2041は、まず、スパッタ法などにより非晶質の状態で成膜され、次に、第一のマスク(図示せず)を用いたフォトリソグラフィー法により形成され、続いて、プラズマ処理により半導体化される。ただし、これに限定されるものではなく、たとえば、まず、非晶質の状態で成膜し、次に、プラズマ処理により半導体化し、続いて、第一のマスク(図示せず)を用いたフォトリソグラフィー法により形成してもよい。
このソース電極2051、ソース配線2052、ドレイン電極2053、ドレイン配線2054及び画素電極2055は、活性層2041となる所定の材料と同じ材料からなり、非晶質とすることにより、導電体としての特性を有する。
ここで、ソース電極2051、ソース配線2052、ドレイン電極2053、ドレイン配線2054及び画素電極2055は、スパッタ法などにより非晶質の状態でまとめて成膜され、第二のマスク(図示せず)を用いたフォトリソグラフィー法によりまとめてエッチングされることによって形成される。これにより、製造工程を削減して製造原価のコストダウンを図ることができる。
次に、図31、図33(a)及び図33(b)に示すように、ガラス基板2010、ソース配線2052、ソース電極2051、活性層2041、ドレイン電極2053、ドレイン配線2054及び画素電極2055上に、ゲート絶縁膜2030としてのSiNx膜をCVD(化学気相成長法)により形成する(ステップS2043)。
続いて、ゲート絶縁膜2030上に、金属薄膜よりなる所望の形状のゲート電極2021及びゲート配線2022を形成する(ステップS2044)。
ここで、成膜された保護層2060は、第四のマスク(図示せず)を用いたフォトリソグラフィー法によりドライエッチングされ、画素電極2055が露出する。また、開口部2023及び開口部2056が形成され、それぞれゲート配線2022及びソース配線2052の一部が露出し、各配線パッドとなる。
このように、本実施形態によれば、保護層2060を備えたトップゲート型の薄膜トランジスタ2003を、4枚のマスクを用いた製造プロセスにより製造することができる。
すなわち、本発明では、同じ組成の所定の材料を、プラズマ処理することにより活性層2041(半導体)とし、非晶質の状態のまま用いることにより導電体としているので、材料の共用化を図ることができ、管理コストを低減することができる。
また、ソース電極2051、ソース配線2052、ドレイン電極2053、ドレイン配線2054及び画素電極2055は、非晶質の状態で一括成膜され、さらに、一括エッチングされることによって形成されるので、製造工程を削減して製造原価のコストダウンを図ることができる。
また、上記実施形態における薄膜トランジスタ2003は、薄膜トランジスタの発明としても有効である。
薄膜トランジスタ2003は、上記所定の材料からなり、半導体としての活性層2041と、上記所定の材料と同じ組成の材料からなり、導電体としてのソース電極2051、ソース配線2052、ドレイン電極2053、ドレイン配線2054及び画素電極2055を備えた構成としてある(図33参照)。
このように、本実施形態の薄膜トランジスタ2003は、材料の共用化を図ることができ、管理コストを低減することができる。また、ソース電極2051、ソース配線2052、ドレイン電極2053、ドレイン配線2054及び画素電極2055は、非晶質の状態でまとめて成膜され、さらに、まとめてエッチングされることによって形成されるので、製造工程を削減して製造原価のコストダウンを図ることができる。
図34は、本発明の第八実施形態に係る薄膜トランジスタの製造方法を説明するための概略フローチャート図を示している。
また、図35は、本発明の第八実施形態に係る薄膜トランジスタの製造方法を説明するための要部の概略図であり、(a)は活性層、ソース配線、ソース電極、ドレイン電極、ドレイン配線及び画素電極の形成された平面図を示しており、(b)は(a)の断面図を示しており、(c)はゲート絶縁膜、ゲート電極、ゲート配線及び保護層の形成された平面図を示しており、(d)は(c)の断面図を示している。
図34及び図35において、本実施形態の薄膜トランジスタの製造方法は、上述した第七実施形態と比べて、ステップS2041及びS2042(図31参照)の代わりに、活性層2041となる被処理体、ソース電極2051、ソース配線2052、ドレイン電極2053、ドレイン配線2054及び画素電極2055を形成し(ステップS2051)、続いて、プラズマ処理により被処理体を活性層2041とする(ステップS2052)点が相違する。他の方法は第七実施形態とほぼ同様としてある。
すなわち、図35(a)及び図35(b)に示すように、活性層2041となる被処理体、ソース電極2051、ソース配線2052、ドレイン電極2053、ドレイン配線2054及び画素電極2055は、上述した所定の材料からなり、スパッタ法などにより非晶質の状態でまとめて成膜され、第一のハーフトーンマスク(図示せず)を用いたフォトリソグラフィー法によりまとめて形成される。これにより、製造工程を削減して製造原価のコストダウンを図ることができる。
また、上記第一のハーフトーンマスクによって形成されたレジストは、ソース電極2051、ソース配線2052、ドレイン電極2053、ドレイン配線2054及び画素電極2055を覆う部分が、活性層2041となる被処理体を覆う部分より厚い形状としてある。
続いて、この再形成されたレジスト(図示せず)を用いて、プラズマ処理を行うと、被処理体が半導体化され活性層2041となる(ステップS2052)。すなわち、再形成されたレジストが、ソース電極2051などの導電体とする領域を覆い、かつ、半導体化させる領域(被処理体)にプラズマを接触させるための開口部を有する遮蔽層として機能する。これにより、活性層2041の形状や配置などを任意に形成することができる。また、第七実施形態と比べて、活性層2041を形成するための専用のマスクを必要としないので、製造工程を削減して製造原価のコストダウンを図ることができる。
この場合のスパッタリング用ガスとしては、アルゴンガスが好ましい。このようにすることにより、ソース電極2051、ソース配線2052、ドレイン電極2053、ドレイン配線2054及び画素電極2055の抵抗を下げることができる。また、上記非晶質金属酸化物層は、基板温度が室温の状態にて成膜される。このように低温で成膜することにより、非晶質の金属酸化物層を形成することができる。この非晶質金属酸化物層は、非晶質構造による酸素欠損によってキャリアを発生し、導電性と透明性に優れるものである。
また、スパッタリング用ガスは、100%のアルゴンガスに限定されるものではなく、たとえば、酸素、窒素などを微量含有するアルゴンガスでもよい。このように酸素、窒素などを含有するアルゴンガスの雰囲気中にて成膜することにより、非晶質状態では安定した透明電極として作動し、また、プラズマ処理すると酸素欠損を低減し、半導体としての性能(キャリア濃度)の安定化に効果がある。
このように、本実施形態では、一つの薄膜から、透明導電膜と半導体膜を得ることができ、生産性を大幅に向上させることができる。
続いて、第二のマスク(図示せず)を用いたフォトリソグラフィー法により、ゲート絶縁膜2030上に、金属薄膜よりなる所望の形状のゲート電極2021及びゲート配線2022を形成する(ステップS2054)。
ここで、成膜された保護層2060は、第三のマスク(図示せず)を用いたフォトリソグラフィー法によりドライエッチングされ、画素電極2055が露出する。また、開口部2023及び開口部2056が形成され、それぞれゲート配線2022及びソース配線2052の一部が露出し、各配線パッドとなる。
このように、本実施形態によれば、保護層2060を備えたトップゲート型の薄膜トランジスタ2004を、3枚のマスクを用いた製造プロセスにより製造することができる。
また、材料の共用化を図ることができるので、管理コストを低減することができる。
なお、例えば、従来の液晶パネル駆動用のシリコン系TFTでは、トランジスタの材料が液晶駆動用の透明電極(画素電極)の材料と異なるために、同一層として、活性層や画素電極を構成することはできなかった。本発明では、液晶駆動用の透明電極と薄膜トランジスタ(活性層)を構成する材料を同一とし、電極部分を非晶質構造とし、活性層部分にプラズマ処理を行うことにより、大幅に製造工程を削減することができる。
また、上記実施形態における薄膜トランジスタ2004は、薄膜トランジスタの発明としても有効である。
薄膜トランジスタ2004は、上記所定の材料からなり、半導体としての活性層2041と、上記所定の材料と同じ組成の材料からなり、導電体としてのソース電極2051、ソース配線2052、ドレイン電極2053、ドレイン配線2054及び画素電極2055を備えた構成としてある(図35参照)。
このように、本実施形態の薄膜トランジスタ2004は、材料の共用化を図ることができ、管理コストを低減することができる。また、活性層2041となる被処理体、ソース電極2051、ソース配線2052、ドレイン電極2053、ドレイン配線2054及び画素電極2055は、非晶質の状態でまとめて成膜され、さらに、まとめてエッチングされることによって形成されるので、製造工程を削減して製造原価のコストダウンを図ることができる。
また、上記薄膜トランジスタの製造方法の第八実施形態及び薄膜トランジスタの第八実施形態は、様々な応用例を有している。
次に、第六応用例について、図面を参照して説明する。
図36は、本発明の第八実施形態に係る薄膜トランジスタの製造方法の第六応用例を説明するための概略フローチャート図を示している。
また、図37は、本発明の第八実施形態に係る薄膜トランジスタの製造方法の第六応用例を説明するための要部の概略図であり、(a)は活性層、ソース配線、ソース電極、ドレイン電極、ドレイン配線、画素電極及び金属層の形成された平面図を示しており、(b)は(a)の断面図を示しており、(c)はゲート絶縁膜、ゲート電極、ゲート配線及び保護層の形成された平面図を示しており、(d)は(c)の断面図を示している。
図36及び図37において、本応用例の薄膜トランジスタ2004aの製造方法は、上述した第八実施形態と比べて、ステップS2051とS2052(図34参照)の間に、金属層からなる、ソース電極2051a、ソース配線2052a、ドレイン電極2053a、ドレイン配線2054a及び画素電極2055aを形成する(ステップS2062)点が相違する。他の方法は第八実施形態とほぼ同様としてある。
そして、第一のハーフトーンマスク(図示せず)を用いてフォトリソグラフィー法により、ガラス基板2010上に、活性層2041となる被処理体、ソース電極2051、ソース配線2052、ドレイン電極2053、ドレイン配線2054及び画素電極2055を形成する(ステップS2061)。この際、金属層からなるソース配線2052a、ドレイン配線2054a及び画素電極2055aも形成される。
また、上記第一のハーフトーンマスクによって形成されたレジストは、ソース電極2051、ソース配線2052、ドレイン電極2053、ドレイン配線2054及び画素電極2055の上方の部分が、活性層2041となる被処理体の上方の部分より厚い形状としてある。
続いて、第二のマスク(図示せず)を用いてフォトリソグラフィー法により、ゲート絶縁膜2030上に、金属薄膜よりなる所望の形状のゲート電極2021及びゲート配線2022を形成する(ステップS2065)。
ここで、成膜された保護層2060は、第三のマスク(図示せず)を用いたフォトリソグラフィー法によりドライエッチングされ、画素電極2055aが露出する。また、開口部2023及び開口部2056が形成され、それぞれゲート配線2022及びソース配線2052aの一部が露出し、各配線パッドとなる。
このように、本応用例によれば、保護層2060を備えたトップゲート型の薄膜トランジスタ2004を、3枚のマスクを用いた製造プロセスにより製造することができる。
また、本応用例における薄膜トランジスタ2004aは、薄膜トランジスタの発明としても有効である。
また、上記応用例では、再形成されたレジスト(図示せず)を除去した後に、プラズマ処理を行っているが、これに限定されるものではない。たとえば、再形成されたレジストを遮蔽層として、プラズマ処理を行った後に、再形成されたレジストを除去してもよい。
次に、第七応用例について、図面を参照して説明する。
図38は、本発明の第八実施形態に係る薄膜トランジスタの製造方法の第七応用例を説明するための概略フローチャート図を示している。
また、図39は、本発明の第八実施形態に係る薄膜トランジスタの製造方法の第七応用例を説明するための要部の概略図であり、(a)は活性層、ソース配線、ソース電極、ドレイン電極、ドレイン配線、画素電極、金属層、ゲート絶縁膜、ゲート電極及びゲート配線の形成された平面図を示しており、(b)は(a)の断面図を示しており、(c)は保護層が形成され、金属層の一部がエッチングされた平面図を示しており、(d)は(c)の断面図を示している。
図38及び図39において、本応用例の薄膜トランジスタ2004bの製造方法は、上述した第六応用例と比べて、ステップS2066(図36参照)の代わりに、金属層の一部(画素電極2055a及び開口部2056内のソース配線2052a)をエッチングし、保護層2060を形成する(ステップS2067)点が相違する。他の方法は第六応用例とほぼ同様としてある。
続いて、第二のマスク(図示せず)を用いてフォトリソグラフィー法により、ゲート絶縁膜2030上に、金属薄膜よりなる所望の形状のゲート電極2021及びゲート配線2022を形成する(ステップS2065)。
すなわち、まず、第三のハーフトーンマスク(図示せず)を用いたフォトリソグラフィー法により、画素電極2055a上の保護層2060及びゲート絶縁膜2030、並びに、開口部2056となる領域の保護層2060及びゲート絶縁膜2030をドライエッチング(エッチングガスは、CHF3など)し、続いて、画素電極2055a及び開口部2056内のソース配線2052aをドライエッチング(エッチングガスは、SF6など)する。次に、再形成されたレジストを用いて、保護層2060をドライエッチング(エッチングガスは、CHF3など)し、開口部2023が形成される。このようにすると、ゲート配線2022及びソース配線2052の一部が露出し、各配線パッドとすることができる。また、非晶質金属酸化物のみからなる画素電極2055を得ることができ、透光性を向上させることができる。
このように、本応用例によれば、保護層2060を備えたトップゲート型の薄膜トランジスタ2004を、3枚のマスクを用いた製造プロセスにより製造することができる。
また、本応用例における薄膜トランジスタ2004bは、薄膜トランジスタの発明としても有効である。
次に、上記実施形態や応用例における実施例について、説明する。
本実施例は、上記の第七応用例に対応する実施例である。
まず、図38、図39(a)及び図39(b)に示すように、透明なガラス基板2010上に、酸化インジウム−酸化ガリウム−酸化亜鉛のターゲットを用いて、基板温度を室温としてスパッタリング法により、厚さ40nmの非晶質の薄膜を成膜した。ここで、上記ターゲットは、酸化インジウム、酸化ガリウム及び酸化亜鉛からなっている。インジウムの原子%(=[In]/([In]+[Ga]+[Zn]) ここで、[In]はインジウムの原子数であり、[Ga]はガリウムの原子数であり、[Zn]は亜鉛の原子数である。)は、45%であった。また、ガリウムの原子%(=[Ga]/([In]+[Ga]+[Zn]))は、30%であった。さらに、亜鉛の原子%(=[Zn]/([In]+[Ga]+[Zn]))は、25%であった。
続いて、チタンを200nmの厚さにスパッタリング法により成膜した。
また、上記第一のハーフトーンマスクによって形成されたレジストは、ソース電極2051、ソース配線2052、ドレイン電極2053、ドレイン配線2054及び画素電極2055の上方の部分が、活性層2041となる被処理体の上方の部分より厚い形状であった。
続いて、レジストを除去するプラズマアッシング装置を用いて、再形成されたレジストを除去するとともに、プラズマ処理により被処理体を活性化し、活性層2041とした(ステップS2063)。
酸素プラズマの場合、ガス圧としては、100Pa以上、2000Pa以下がよい。好ましくは、300Pa以上、1000Pa以下である。また、処理時間としては、0.1〜10分、好ましくは0.5〜5分である。さらに、プラズマの出力は、50〜1000W、好ましくは100〜800W、より好ましくは、300〜500Wである。
また、窒素、アルゴンガス、及び、酸素との混合ガスを用いた場合にも、ほぼ、上記の条件で、被処理体を活性化することができる。
さらに、被処理体を活性化とは、薄膜トランジスタにおける活性層2041の電子キャリア濃度の制御を意味する。電子キャリア濃度の下限に制限はないが、電子キャリア濃度を、1010/cm3以上1018/cm3未満とする。また、好ましくは1011/cm3以上1017/cm3以下、さらに好ましくは、1012/cm3以上1016/cm3以下の範囲にするとよい。このようにすることにより、本実施例の薄膜トランジスタは、ノーマリーオフであり、かつ、on−off比を十分に大きくすることができた。
続いて、ゲート絶縁膜2030上に、チタンを200nmの厚さに成膜し、第二のマスク(図示せず)を用いてフォトリソグラフィー法により、チタン薄膜よりなる所望の形状のゲート電極2021及びゲート配線2022を形成した(ステップS2065)。
すなわち、まず、第三のハーフトーンマスク(図示せず)を用いたフォトリソグラフィー法により、画素電極2055a上の保護層2060及びゲート絶縁膜2030、並びに、開口部2056となる領域の保護層2060及びゲート絶縁膜2030を、CHF3ガスなどを用いたドライエッチングにより除去した。続いて、SF6ガスなどを用いたドライエッチングにより、画素電極2055a及び開口部2056内のソース配線2052aを除去した。次に、再形成されたレジストを用いて、保護層2060をドライエッチング(エッチングガスは、CHF3など)し、開口部2023を形成した。このようにすると、ゲート配線2022及びソース配線2052の一部が露出し、各配線パッドとすることができた。また、非晶質金属酸化物のみからなる画素電極2055を得ることができ、透光性を向上させることができた。
また、本実施例における薄膜トランジスタは、ノーマリーオフであり、かつ、on−off比がを十分に大きくすることができた。
また、酸化亜鉛の一部を他の正二価の金属酸化物に置き換えることもできる。この場合、酸化亜鉛と正二価の金属酸化物の比は、酸化亜鉛を主成分とする。主成分とは、酸化亜鉛の含有量が、添加する正二価の金属酸化物より多いことを意味する。いずれにせよ、酸化インジウム又は酸化亜鉛を主成分とすることが重要である。
なお、添加する量に制限はないが、プラズマ処理などによる活性化を阻害する金属酸化物の場合には、活性化する領域まで、添加量を制限する必要がある。この活性化により、キャリアの抑制に影響がなければ、特に問題はない。非晶質構造の決定には、X線回折によりピークが観察されないことにより行うことができる。
また、スパッタリング用ガスとしては、酸素や窒素を微量含有するアルゴンガスを用いてもよい。このように酸素、窒素を含有するアルゴンにて成膜することにより、非晶質状態では安定した透明電極として作動し、プラズマ処理を行うと酸素欠損を低減し、半導体としての性能(電子キャリア濃度)の安定化に効果がある場合がある。
本実施例は、上記の第七応用例に対応する実施例である。
また、第四実施例と比べて、酸化インジウム−酸化ガリウム−酸化亜鉛のターゲットの代わりに、酸化錫−酸化亜鉛−酸化ガリウムのターゲットを用いた点が相違した。その他は、ほぼ同様とした。
続いて、チタンを200nmの厚さにスパッタリング法により成膜した。
また、上記第一のハーフトーンマスクによって形成されたレジストは、ソース電極2051、ソース配線2052、ドレイン電極2053、ドレイン配線2054及び画素電極2055の上方の部分が、活性層2041となる被処理体の上方の部分より厚い形状であった。
続いて、レジストを除去するプラズマアッシング装置を用いて、再形成されたレジストを除去するとともに、プラズマ処理により被処理体を活性化し、活性層2041とした(ステップS2063)。また、第四実施例と同様に、本実施例の薄膜トランジスタは、ノーマリーオフであり、かつ、on−off比がを十分に大きくすることができた。
続いて、ゲート絶縁膜2030上に、チタンを200nmの厚さに成膜し、第二のマスク(図示せず)を用いてフォトリソグラフィー法により、チタン薄膜よりなる所望の形状のゲート電極2021及びゲート配線2022を形成した(ステップS2065)。
また、本実施例における薄膜トランジスタは、ノーマリーオフであり、かつ、on−off比がを十分に大きくすることができた。
また、酸化亜鉛の一部を他の正二価の金属酸化物に置き換えることもできる。この場合、酸化亜鉛と正二価の金属酸化物の比は、酸化亜鉛を主成分とする。主成分とは、酸化亜鉛の含有量が、添加する正二価の金属酸化物より多いことを意味する。いずれにせよ、酸化錫又は酸化亜鉛を主成分とすることが重要である。
また、酸化錫と酸化亜鉛の含有量を適宜選択することにより、蓚酸でのエッチングを可能にしたり、燐酸、酢酸及び硝酸の混合酸によってもエッチングできるようになったり、選択エッチング性(例えば、蓚酸でエッチングでき、燐酸、酢酸及び硝酸の混合酸には耐性のあること)を付与することもできる。
また、透明導電膜(画素電極2055)の性能に影響しない範囲で、正二価の金属酸化物とともに添加することもできる。
次に、半導体デバイス及びその製造方法の各実施形態について、図面を参照して説明する。
図40は、本発明の第四実施形態にかかる半導体デバイスである、ショットキーダイオードの要部の概略断面図を示している。
図40において、ショットキーダイオード2005は、ガラス基板2010と、N型半導体2042と、電極2043と、電極2044とを備えている。
図40において、本実施形態の半導体デバイスは、ショットキーダイオード2005としてあり、上述した活性層2041と同じ、プラズマ処理された非晶質金属酸化物が電子伝導体(N型半導体2042)として用いられている。
まず、透明なガラス基板2010が用意され、このガラス基板2010上に、第一のマスク(図示せず)を用いたフォトリソグラフィー法により、金属薄膜よりなる所望の形状の電極2044を形成する。また、電極2044の材料として、N型半導体2042のフェルミ準位の絶対値よりも大きな仕事関数を持つ材料、例えば、白金が用いられる。この仕事関数の違いによって、N型半導体2042にキャリアの少ない障壁層が形成される。
また、上記第二のハーフトーンマスクによって形成されたレジストは、電極2043を覆う部分が、N型半導体2042となる被処理体を覆う部分より厚い形状としてある。
続いて、この再形成されたレジスト(図示せず)を用いて、プラズマ処理を行うと、被処理体が半導体化されN型半導体2042となる。すなわち、再形成されたレジストが、電極2043の導電体とする領域を覆い、かつ、半導体化させる領域(被処理体)にプラズマを接触させるための開口部を有する遮蔽層として機能する。これにより、N型半導体2042の形状や配置などを任意に形成することができる。
また、電極2043は、N型半導体2042の基材と同じ材料からなり、非晶質としてあり、導電体として機能する。また、この電極2043は、N型半導体2042とオーミックコンタクトする。
また、本実施形態は、ショットキーダイオード2005の製造方法の発明としても有効であり、所定の材料からなる導電体(電極2043)と、所定の材料を基材とした半導体(N型半導体2042)を備えたショットキーダイオード2005の製造方法であって、所定の材料を成膜し、N型半導体2042となる被処理体及び導電体(電極2043)を形成する工程と、被処理体をプラズマ処理により半導体化し、半導体(N型半導体2042)とする工程とを有する方法としてある。このようにすると、材料の共用化を図ることができ、管理コストを低減することができる。
また、図示してないが、電極2043とN型半導体2042を別々に成膜し形成する場合と比べると、マスク数を削減できるので、製造工程を削減して製造原価のコストダウンを図ることができる。
たとえば、図示してないが、所定の材料を成膜し、続いて、第二のハーフトーンマスク(図示せず)を用いて、レジストを形成する。このレジストは、N型半導体2042となる被処理体が露出する開口部を有し、電極2043を覆う部分が、他の部部より厚い形状としてある。このレジストを遮蔽層として、プラズマ処理を行い、被処理体を半導体化してN型半導体2042とする。次に、第二のハーフトーンマスクにより形成されたレジストを再形成すると、電極2043を覆う形状のレジストとなる。続いて、この再形成されたレジスト(図示せず)を用いて、電極2043及びN型半導体2042を形成してもよい。このようにすると、材料の共用化を図ることができ、管理コストを低減することができる。また、製造工程を削減して製造原価のコストダウンを図ることができる。
例えば、非晶質酸化物層を局所的に結晶化させる方法は、上述したレーザアニール、プラズマ処理、ランプ加熱などの方法に限定されるものではなく、様々な結晶化方法を用いることができる。
また、本発明の薄膜トランジスタ及び薄膜トランジスタの製造方法は、TFT基板(薄膜トランジスタ基板)の発明としても有効である。
Claims (46)
- 所定の材料からなる半導体を備えた半導体デバイスであって、
前記所定の材料と同じ組成の材料からなる導電体を備えたことを特徴とする半導体デバイス。 - 前記半導体が、結晶質の前記所定の材料からなり、かつ、前記導電体が、非晶質の前記所定の材料からなることを特徴とする請求項1に記載の半導体デバイス。
- 前記所定の材料が、酸化インジウムを主成分とすることを特徴とする請求項1又は2に記載の半導体デバイス。
- 前記所定の材料が、正二価の金属酸化物及び/又は正三価の金属酸化物を含有していることを特徴とする請求項3に記載の半導体デバイス。
- 所定の材料からなる半導体と、前記所定の材料と同じ組成の材料からなる導電体を備えた半導体デバイスの製造方法であって、
結晶質の前記半導体を形成し、この後工程にて、非晶質の前記導電体を形成する工程、又は、非晶質の前記導電体を形成し、この後工程にて、結晶質の前記半導体を形成する工程
を有することを特徴とする半導体デバイスの製造方法。 - 所定の材料からなる半導体と、前記所定の材料と同じ組成の材料からなる導電体を備えた半導体デバイスの製造方法であって、
非晶質の前記所定の材料からなる被処理体及び前記導電体を一括成膜し、さらに一括形成する工程と、
形成された前記被処理体を結晶化させて前記半導体とする工程と
を有することを特徴とする半導体デバイスの製造方法。 - 前記半導体と前記導電体を接続する金属層を形成する工程を有することを特徴とする請求項6に記載の半導体デバイスの製造方法。
- 前記所定の材料が、酸化インジウムを主成分とすることを特徴とする請求項5〜7のいずれか一項に記載の半導体デバイスの製造方法。
- 前記所定の材料が、正二価の金属酸化物及び/又は正三価の金属酸化物を含有していることを特徴とする請求項8に記載の半導体デバイスの製造方法。
- ゲート電極、ゲート絶縁膜、活性層、ソース電極、ドレイン電極、及び、画素電極を備えた薄膜トランジスタであって、
所定の材料からなり、前記活性層となる半導体と、
前記所定の材料と同じ組成の材料からなり、前記ソース電極、ドレイン電極及び画素電極の少なくとも一つとなる導電体と
を備えたことを特徴とする薄膜トランジスタ。 - 前記半導体が、結晶質の前記所定の材料からなり、かつ、前記導電体が、非晶質の前記所定の材料からなることを特徴とする請求項10に記載の薄膜トランジスタ。
- 前記所定の材料が、酸化インジウムを主成分とすることを特徴とする請求項10又は11に記載の薄膜トランジスタ。
- 前記所定の材料が、正二価の金属酸化物及び/又は正三価の金属酸化物を含有していることを特徴とする請求項12に記載の薄膜トランジスタ。
- 所定の材料からなり、活性層となる半導体と、前記所定の材料と同じ組成の材料からなり、ソース電極、ドレイン電極及び画素電極の少なくとも一つとなる導電体とを備えた薄膜トランジスタの製造方法であって、
結晶質の前記半導体を形成し、この後工程にて、非晶質の前記導電体を形成する工程、又は、非晶質の前記導電体を形成し、この後工程にて、結晶質の前記半導体を形成する工程
を有することを特徴とする薄膜トランジスタの製造方法。 - 所定の材料からなり、活性層となる半導体と、前記所定の材料と同じ組成の材料からなり、ソース電極、ドレイン電極及び画素電極の少なくとも一つとなる導電体とを備えた薄膜トランジスタの製造方法であって、
非晶質の前記所定の材料からなる被処理体及び前記導電体を一括成膜し、さらに一括形成する工程と、
形成された前記被処理体を結晶化させて前記半導体とする工程と
を有することを特徴とする薄膜トランジスタの製造方法。 - 所定の材料からなり、活性層となる半導体と、前記所定の材料と同じ組成の材料からなり、ソース電極、ドレイン電極及び画素電極となる導電体とを備えた薄膜トランジスタの製造方法であって、
基板の上方に、ゲート電極を形成する工程と、
前記基板及びゲート電極の上方に、ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の上方に、結晶質の前記半導体を形成し、この後工程にて、非晶質の前記導電体を形成する工程、又は、非晶質の前記導電体を形成し、この後工程にて、結晶質の前記半導体を形成する工程と
を有することを特徴とする薄膜トランジスタの製造方法。 - 所定の材料からなり、活性層となる半導体と、前記所定の材料と同じ組成の材料からなり、ソース電極、ドレイン電極及び画素電極となる導電体とを備えた薄膜トランジスタの製造方法であって、
基板の上方に、ゲート電極を形成する工程と、
前記基板及びゲート電極の上方に、ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の上方に、非晶質の前記所定の材料からなり、前記活性層となる被処理体、及び、前記導電体を一括成膜し、さらに一括形成する工程と、
形成された前記被処理体を結晶化させて前記半導体とする工程と
を有することを特徴とする薄膜トランジスタの製造方法。 - 所定の材料からなり、活性層となる半導体と、前記所定の材料と同じ組成の材料からなり、ソース電極、ドレイン電極及び画素電極となる導電体とを備えた薄膜トランジスタの製造方法であって、
基板の上方に、結晶質の前記半導体を形成し、この後工程にて、非晶質の前記導電体を形成する工程、又は、非晶質の前記導電体を形成し、この後工程にて、結晶質の前記半導体を形成する工程と、
前記基板、半導体及び導電体の上方に、ゲート絶縁膜を形成する工程と、
前記半導体の上方の、前記ゲート絶縁膜の上方にゲート電極を形成する工程と、
を有することを特徴とする薄膜トランジスタの製造方法。 - 所定の材料からなり、活性層となる半導体と、前記所定の材料と同じ組成の材料からなり、ソース電極、ドレイン電極及び画素電極となる導電体とを備えた薄膜トランジスタの製造方法であって、
基板の上方に、非晶質の前記所定の材料からなり、前記活性層となる被処理体、及び、前記導電体を一括成膜し、さらに一括形成する工程と、
形成された前記被処理体を結晶化させて前記半導体とする工程と、
前記基板、半導体及び導電体の上方に、ゲート絶縁膜を形成する工程と、
前記半導体の上方の、前記ゲート絶縁膜の上方にゲート電極を形成する工程と、
を有することを特徴とする薄膜トランジスタの製造方法。 - 前記半導体と前記導電体を接続する金属層を形成する工程を有することを特徴とする請求項17又は19に記載の薄膜トランジスタの製造方法。
- 保護層を形成する工程を有することを特徴とする請求項14〜20のいずれか一項に記載の薄膜トランジスタの製造方法。
- 前記所定の材料が、酸化インジウムを主成分とすることを特徴とする請求項14〜21のいずれか一項に記載の薄膜トランジスタの製造方法。
- 前記所定の材料が、正二価の金属酸化物及び/又は正三価の金属酸化物を含有していることを特徴とする請求項22に記載の薄膜トランジスタの製造方法。
- 所定の材料からなる導電体を備えた半導体デバイスであって、
前記所定の材料にプラズマ処理を行うことによって半導体化された半導体を備えたことを特徴とする半導体デバイス。 - 前記所定の材料が、非晶質金属酸化物であることを特徴とする請求項24に記載の半導体デバイス。
- 前記非晶質金属酸化物が、酸化インジウム、酸化亜鉛及び酸化錫のうち少なくとも一つを含有することを特徴とする請求項25に記載の半導体デバイス。
- 前記非晶質金属酸化物が、正二価の金属酸化物、正三価の金属酸化物及び正四価の金属酸化物のうち少なくとも一つを含有していることを特徴とする請求項26に記載の半導体デバイス。
- 所定の材料からなる導電体と、前記所定の材料を基材とした半導体を備えた半導体デバイスの製造方法であって、
前記所定の材料をプラズマ処理により半導体化し、前記半導体とする工程を有することを特徴とする半導体デバイスの製造方法。 - 所定の材料からなる導電体と、前記所定の材料を基材とした半導体を備えた半導体デバイスの製造方法であって、
前記所定の材料を成膜し、被処理体及び前記導電体を形成する工程と、
前記被処理体をプラズマ処理により半導体化し、前記半導体とする工程と
を有することを特徴とする半導体デバイスの製造方法。 - 所定の材料からなる導電体と、前記所定の材料を基材とした半導体を備えた半導体デバイスの製造方法であって、
前記所定の材料を成膜する工程と、
成膜された前記所定の材料の一部をプラズマ処理により半導体化する工程と、
成膜された前記所定の材料をエッチングして、前記導電体及び半導体を形成する工程と
を有することを特徴とする半導体デバイスの製造方法。 - 前記プラズマ処理により半導体化する際、前記導電体とする領域を覆い、かつ、半導体化させる領域にプラズマを接触させるための開口部を有する遮蔽層を用いることを特徴とする請求項29又は30に記載の半導体デバイスの製造方法。
- 前記所定の材料が、非晶質金属酸化物であることを特徴とする請求項28〜31のいずれか一項に記載の半導体デバイスの製造方法。
- 前記非晶質金属酸化物が、酸化インジウム、酸化亜鉛及び酸化錫のうち少なくとも一つを含有することを特徴とする請求項32に記載の半導体デバイスの製造方法。
- 前記非晶質金属酸化物が、正二価の金属酸化物、正三価の金属酸化物及び正四価の金属酸化物のうち少なくとも一つを含有していることを特徴とする請求項33に記載の半導体デバイスの製造方法。
- ゲート電極、ゲート絶縁膜、活性層、ソース電極、ドレイン電極、及び、画素電極を備えた薄膜トランジスタであって、
所定の材料からなり、前記ソース電極、ドレイン電極及び画素電極の少なくとも一つとなる導電体と、
前記所定の材料にプラズマ処理を行うことによって半導体化された前記活性層と
を備えたことを特徴とする薄膜トランジスタ。 - 前記所定の材料が、非晶質金属酸化物であることを特徴とする請求項35に記載の薄膜トランジスタ。
- 前記非晶質金属酸化物が、酸化インジウム、酸化亜鉛及び酸化錫のうち少なくとも一つを含有することを特徴とする請求項36に記載の薄膜トランジスタ。
- 前記非晶質金属酸化物が、正二価の金属酸化物、正三価の金属酸化物及び正四価の金属酸化物のうち少なくとも一つを含有していることを特徴とする請求項37に記載の薄膜トランジスタ。
- 所定の材料からなり、ソース電極、ドレイン電極及び画素電極の少なくとも一つとなる導電体と、前記所定の材料を基材とし、活性層となる半導体とを備えた薄膜トランジスタの製造方法であって、
前記所定の材料をプラズマ処理により半導体化し、前記半導体とする工程を有することを特徴とする薄膜トランジスタの製造方法。 - 所定の材料からなり、ソース電極、ドレイン電極及び画素電極の少なくとも一つとなる導電体と、前記所定の材料を基材とし、活性層となる半導体とを備えた薄膜トランジスタの製造方法であって、
前記所定の材料を成膜し、被処理体及び前記導電体を形成する工程と、
前記被処理体をプラズマ処理により半導体化し、前記半導体とする工程と
を有することを特徴とする薄膜トランジスタの製造方法。 - 所定の材料からなり、ソース電極、ドレイン電極及び画素電極の少なくとも一つとなる導電体と、前記所定の材料を基材とし、活性層となる半導体とを備えた薄膜トランジスタの製造方法であって、
前記所定の材料を成膜する工程と、
成膜された前記所定の材料の一部をプラズマ処理により半導体化する工程と、
成膜された前記所定の材料をエッチングして、前記導電体及び半導体を形成する工程と
を有することを特徴とする半導体デバイスの製造方法。 - 前記プラズマ処理により半導体化する際、前記導電体とする領域を覆い、かつ、半導体化させる領域にプラズマを接触させるための開口部を有する遮蔽層を用いることを特徴とする請求項40又は41に記載の半導体デバイスの製造方法。
- 保護層を形成する工程を有することを特徴とする請求項39〜42のいずれか一項に記載の薄膜トランジスタの製造方法。
- 前記所定の材料が、非晶質金属酸化物であることを特徴とする請求項39〜43のいずれか一項に記載の薄膜トランジスタの製造方法。
- 前記非晶質金属酸化物が、酸化インジウム、酸化亜鉛及び酸化錫のうち少なくとも一つを含有することを特徴とする請求項44に記載の薄膜トランジスタの製造方法。
- 前記非晶質金属酸化物が、正二価の金属酸化物、正三価の金属酸化物及び正四価の金属酸化物のうち少なくとも一つを含有していることを特徴とする請求項45に記載の薄膜トランジスタの製造方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007123776 | 2007-05-08 | ||
JP2007123776 | 2007-05-08 | ||
JP2007135831 | 2007-05-22 | ||
JP2007135831 | 2007-05-22 | ||
PCT/JP2008/058385 WO2008136505A1 (ja) | 2007-05-08 | 2008-05-01 | 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012141823A Division JP2012216863A (ja) | 2007-05-08 | 2012-06-25 | 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2008136505A1 true JPWO2008136505A1 (ja) | 2010-07-29 |
Family
ID=39943610
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009513024A Pending JPWO2008136505A1 (ja) | 2007-05-08 | 2008-05-01 | 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法 |
JP2012141823A Pending JP2012216863A (ja) | 2007-05-08 | 2012-06-25 | 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012141823A Pending JP2012216863A (ja) | 2007-05-08 | 2012-06-25 | 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8748879B2 (ja) |
JP (2) | JPWO2008136505A1 (ja) |
TW (1) | TWI512996B (ja) |
WO (1) | WO2008136505A1 (ja) |
Families Citing this family (84)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008114588A1 (ja) * | 2007-03-20 | 2008-09-25 | Idemitsu Kosan Co., Ltd. | スパッタリングターゲット、酸化物半導体膜及び半導体デバイス |
JP5319961B2 (ja) * | 2008-05-30 | 2013-10-16 | 富士フイルム株式会社 | 半導体素子の製造方法 |
JP5123141B2 (ja) | 2008-11-19 | 2013-01-16 | 株式会社東芝 | 表示装置 |
JP2010123758A (ja) * | 2008-11-19 | 2010-06-03 | Nec Corp | 薄膜デバイス及びその製造方法 |
TWI506795B (zh) | 2008-11-28 | 2015-11-01 | Semiconductor Energy Lab | 半導體裝置和其製造方法 |
US8174021B2 (en) | 2009-02-06 | 2012-05-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
US8247276B2 (en) * | 2009-02-20 | 2012-08-21 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, method for manufacturing the same, and semiconductor device |
JP5617174B2 (ja) * | 2009-02-27 | 2014-11-05 | 大日本印刷株式会社 | トランジスタ素子の製造方法 |
JP2010276829A (ja) * | 2009-05-28 | 2010-12-09 | Sumitomo Chemical Co Ltd | 表示装置 |
WO2011010545A1 (en) * | 2009-07-18 | 2011-01-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
KR20190141791A (ko) | 2009-07-31 | 2019-12-24 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
CN102891181B (zh) | 2009-09-16 | 2016-06-22 | 株式会社半导体能源研究所 | 晶体管及显示设备 |
KR101809759B1 (ko) | 2009-09-24 | 2018-01-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 소자 및 그 제조 방법 |
KR101608923B1 (ko) | 2009-09-24 | 2016-04-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 산화물 반도체막 및 반도체 장치 |
KR101832698B1 (ko) * | 2009-10-14 | 2018-02-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
KR101865546B1 (ko) * | 2009-10-16 | 2018-06-11 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시 장치 및 액정 표시 장치를 포함한 전자 기기 |
CN104992980B (zh) | 2009-10-16 | 2018-11-20 | 株式会社半导体能源研究所 | 逻辑电路和半导体器件 |
SG178895A1 (en) * | 2009-10-30 | 2012-04-27 | Semiconductor Energy Lab | Semiconductor device |
MY180559A (en) * | 2009-10-30 | 2020-12-02 | Semiconductor Energy Lab | Logic circuit and semiconductor device |
WO2011052411A1 (en) * | 2009-10-30 | 2011-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Transistor |
US8187929B2 (en) * | 2009-11-04 | 2012-05-29 | Cbrite, Inc. | Mask level reduction for MOSFET |
KR102481935B1 (ko) * | 2009-11-06 | 2022-12-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
KR101747158B1 (ko) * | 2009-11-06 | 2017-06-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치를 제작하기 위한 방법 |
WO2011058913A1 (en) * | 2009-11-13 | 2011-05-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
KR101799265B1 (ko) | 2009-11-13 | 2017-11-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
KR101752212B1 (ko) * | 2009-11-20 | 2017-06-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
MY166309A (en) | 2009-11-20 | 2018-06-25 | Semiconductor Energy Lab | Nonvolatile latch circuit and logic circuit, and semiconductor device using the same |
KR20170091760A (ko) * | 2009-11-27 | 2017-08-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
KR101802406B1 (ko) | 2009-11-27 | 2017-11-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작방법 |
KR101800038B1 (ko) * | 2009-12-04 | 2017-11-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
WO2011068028A1 (en) | 2009-12-04 | 2011-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element, semiconductor device, and method for manufacturing the same |
KR102462239B1 (ko) | 2009-12-04 | 2022-11-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
WO2011068025A1 (en) * | 2009-12-04 | 2011-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Dc converter circuit and power supply circuit |
EP2510541A4 (en) | 2009-12-11 | 2016-04-13 | Semiconductor Energy Lab | NONVOLATILE LATCH CIRCUIT, LOGIC CIRCUIT, AND SEMICONDUCTOR DEVICE USING THE SAME |
KR102046308B1 (ko) | 2009-12-11 | 2019-11-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
WO2011074590A1 (en) * | 2009-12-17 | 2011-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, measurement apparatus, and measurement method of relative permittivity |
CN102667910B (zh) | 2009-12-18 | 2015-11-25 | 株式会社半导体能源研究所 | 液晶显示设备和电子设备 |
KR101862823B1 (ko) * | 2010-02-05 | 2018-05-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 구동 방법 |
KR101830196B1 (ko) | 2010-02-12 | 2018-02-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 구동 방법 |
WO2011102183A1 (en) * | 2010-02-19 | 2011-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR20230155614A (ko) | 2010-02-26 | 2023-11-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시 장치 |
WO2011108346A1 (en) * | 2010-03-05 | 2011-09-09 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of oxide semiconductor film and manufacturing method of transistor |
KR101812467B1 (ko) * | 2010-03-08 | 2017-12-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
KR102112065B1 (ko) * | 2010-03-26 | 2020-06-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
US9196739B2 (en) * | 2010-04-02 | 2015-11-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including oxide semiconductor film and metal oxide film |
KR20220119771A (ko) | 2010-04-02 | 2022-08-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
KR20130055607A (ko) | 2010-04-23 | 2013-05-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
WO2011135987A1 (en) * | 2010-04-28 | 2011-11-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US9496405B2 (en) | 2010-05-20 | 2016-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device including step of adding cation to oxide semiconductor layer |
CN102893403B (zh) | 2010-05-21 | 2016-08-03 | 株式会社半导体能源研究所 | 半导体装置及其制造方法 |
KR101894897B1 (ko) * | 2010-06-04 | 2018-09-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
US9437454B2 (en) * | 2010-06-29 | 2016-09-06 | Semiconductor Energy Laboratory Co., Ltd. | Wiring board, semiconductor device, and manufacturing methods thereof |
JP5763474B2 (ja) * | 2010-08-27 | 2015-08-12 | 株式会社半導体エネルギー研究所 | 光センサ |
KR20130099074A (ko) * | 2010-09-03 | 2013-09-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 스퍼터링 타겟 및 반도체 장치의 제작 방법 |
US9546416B2 (en) | 2010-09-13 | 2017-01-17 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming crystalline oxide semiconductor film |
KR101357480B1 (ko) | 2010-11-17 | 2014-02-03 | 샤프 가부시키가이샤 | 박막 트랜지스터 기판 및 이를 구비한 표시장치 그리고 박막 트랜지스터 기판의 제조방법 |
WO2012090799A1 (en) * | 2010-12-28 | 2012-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
KR20190007525A (ko) * | 2011-01-27 | 2019-01-22 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
JP6091083B2 (ja) | 2011-05-20 | 2017-03-08 | 株式会社半導体エネルギー研究所 | 記憶装置 |
KR102546888B1 (ko) | 2011-06-17 | 2023-06-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 디스플레이 장치 |
JP6023994B2 (ja) * | 2011-08-15 | 2016-11-09 | Nltテクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
CN102629585B (zh) * | 2011-11-17 | 2014-07-23 | 京东方科技集团股份有限公司 | 一种显示装置、薄膜晶体管、阵列基板及其制造方法 |
TW201901972A (zh) | 2012-01-26 | 2019-01-01 | 日商半導體能源研究所股份有限公司 | 半導體裝置及半導體裝置的製造方法 |
CN102629590B (zh) * | 2012-02-23 | 2014-10-22 | 京东方科技集团股份有限公司 | 一种薄膜晶体管阵列基板及其制作方法 |
CN102709237B (zh) * | 2012-03-05 | 2014-06-25 | 京东方科技集团股份有限公司 | 薄膜场效应晶体管阵列基板及其制造方法、电子器件 |
KR101389911B1 (ko) * | 2012-06-29 | 2014-04-29 | 삼성디스플레이 주식회사 | 박막트랜지스터 및 이를 위한 산화아연계 스퍼터링 타겟 |
JP5330585B2 (ja) * | 2012-10-19 | 2013-10-30 | 株式会社東芝 | 表示装置 |
US9093335B2 (en) * | 2012-11-29 | 2015-07-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Calculating carrier concentrations in semiconductor Fins using probed resistance |
JP6141777B2 (ja) | 2013-02-28 | 2017-06-07 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
WO2014148872A1 (ko) * | 2013-03-21 | 2014-09-25 | 한양대학교 산학협력단 | 양방향 스위칭 특성을 갖는 2-단자 스위칭 소자 및 이를 포함하는 저항성 메모리 소자 크로스-포인트 어레이, 및 이들의 제조방법 |
JP5632510B2 (ja) * | 2013-06-11 | 2014-11-26 | 株式会社東芝 | 表示装置 |
CN105453272B (zh) * | 2013-08-19 | 2020-08-21 | 出光兴产株式会社 | 氧化物半导体基板及肖特基势垒二极管元件 |
CN103456742B (zh) * | 2013-08-27 | 2017-02-15 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
JP6367655B2 (ja) * | 2013-09-13 | 2018-08-01 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
KR20170023801A (ko) * | 2014-06-26 | 2017-03-06 | 스미토모 긴조쿠 고잔 가부시키가이샤 | 산화물 소결체, 스퍼터링용 타겟 및 그것을 이용하여 얻어지는 산화물 반도체 박막 |
WO2016056206A1 (ja) * | 2014-10-10 | 2016-04-14 | 株式会社Joled | 薄膜トランジスタの製造方法 |
JP6851166B2 (ja) | 2015-10-12 | 2021-03-31 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2017168572A (ja) * | 2016-03-15 | 2017-09-21 | 住友金属鉱山株式会社 | 酸化物半導体薄膜、酸化物焼結体、薄膜トランジスタ及び表示装置 |
WO2017187486A1 (ja) * | 2016-04-25 | 2017-11-02 | 堺ディスプレイプロダクト株式会社 | 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法 |
US10205008B2 (en) | 2016-08-03 | 2019-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
WO2018094596A1 (zh) * | 2016-11-23 | 2018-05-31 | 深圳市柔宇科技有限公司 | 阵列基板及其制造方法 |
JP2018098313A (ja) * | 2016-12-12 | 2018-06-21 | 株式会社ブイ・テクノロジー | 酸化物半導体装置の製造方法 |
US10692994B2 (en) | 2016-12-23 | 2020-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
CN110767745A (zh) * | 2019-09-18 | 2020-02-07 | 华南理工大学 | 复合金属氧化物半导体及薄膜晶体管与应用 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005268724A (ja) * | 2004-03-22 | 2005-09-29 | Sony Corp | 電子素子およびその製造方法 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
JP4988087B2 (ja) * | 2000-12-28 | 2012-08-01 | 株式会社ビスティ | パチンコ類遊技機の賞球払出経路 |
CN100367103C (zh) * | 2002-04-16 | 2008-02-06 | 夏普株式会社 | 基片、具有该基片的液晶显示器及其制造方法 |
US7205640B2 (en) * | 2002-05-22 | 2007-04-17 | Masashi Kawasaki | Semiconductor device and display comprising same |
JP2004235180A (ja) | 2003-01-28 | 2004-08-19 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
JP2004319655A (ja) | 2003-04-15 | 2004-11-11 | Quanta Display Japan Inc | 液晶表示装置とその製造方法 |
JP2004317685A (ja) | 2003-04-15 | 2004-11-11 | Quanta Display Japan Inc | 液晶表示装置とその製造方法 |
JP2005017669A (ja) | 2003-06-26 | 2005-01-20 | Quanta Display Japan Inc | 液晶表示装置とその製造方法 |
JP2005019664A (ja) | 2003-06-26 | 2005-01-20 | Quanta Display Japan Inc | 液晶表示装置とその製造方法 |
JP2005106881A (ja) | 2003-09-29 | 2005-04-21 | Quanta Display Japan Inc | 液晶表示装置とその製造方法 |
JP2005108912A (ja) | 2003-09-29 | 2005-04-21 | Quanta Display Japan Inc | 液晶表示装置とその製造方法 |
JP2006019479A (ja) * | 2004-07-01 | 2006-01-19 | Fuji Photo Film Co Ltd | 光電変換要素、その製造方法、カラーセンサー及びカラー撮像システム |
JP5138163B2 (ja) | 2004-11-10 | 2013-02-06 | キヤノン株式会社 | 電界効果型トランジスタ |
JP2006165530A (ja) | 2004-11-10 | 2006-06-22 | Canon Inc | センサ及び非平面撮像装置 |
JP5053537B2 (ja) | 2004-11-10 | 2012-10-17 | キヤノン株式会社 | 非晶質酸化物を利用した半導体デバイス |
KR100953596B1 (ko) | 2004-11-10 | 2010-04-21 | 캐논 가부시끼가이샤 | 발광장치 |
JP5118810B2 (ja) | 2004-11-10 | 2013-01-16 | キヤノン株式会社 | 電界効果型トランジスタ |
JP5126730B2 (ja) | 2004-11-10 | 2013-01-23 | キヤノン株式会社 | 電界効果型トランジスタの製造方法 |
JP5126729B2 (ja) | 2004-11-10 | 2013-01-23 | キヤノン株式会社 | 画像表示装置 |
KR100911698B1 (ko) | 2004-11-10 | 2009-08-10 | 캐논 가부시끼가이샤 | 비정질 산화물을 사용한 전계 효과 트랜지스터 |
KR100711890B1 (ko) * | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
JP5116225B2 (ja) * | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
EP1998374A3 (en) * | 2005-09-29 | 2012-01-18 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method thereof |
JP5328083B2 (ja) * | 2006-08-01 | 2013-10-30 | キヤノン株式会社 | 酸化物のエッチング方法 |
-
2008
- 2008-05-01 JP JP2009513024A patent/JPWO2008136505A1/ja active Pending
- 2008-05-01 US US12/599,241 patent/US8748879B2/en not_active Expired - Fee Related
- 2008-05-01 WO PCT/JP2008/058385 patent/WO2008136505A1/ja active Application Filing
- 2008-05-07 TW TW097116821A patent/TWI512996B/zh not_active IP Right Cessation
-
2012
- 2012-06-25 JP JP2012141823A patent/JP2012216863A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005268724A (ja) * | 2004-03-22 | 2005-09-29 | Sony Corp | 電子素子およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
TW200901482A (en) | 2009-01-01 |
US20110260157A1 (en) | 2011-10-27 |
US8748879B2 (en) | 2014-06-10 |
WO2008136505A1 (ja) | 2008-11-13 |
JP2012216863A (ja) | 2012-11-08 |
TWI512996B (zh) | 2015-12-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPWO2008136505A1 (ja) | 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法 | |
US9306072B2 (en) | Oxide semiconductor layer and semiconductor device | |
KR102113427B1 (ko) | 반도체 장치 | |
JP6694477B2 (ja) | 半導体装置 | |
JP5584436B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
JP5780902B2 (ja) | 半導体薄膜、薄膜トランジスタ及びその製造方法 | |
TWI427795B (zh) | Field-effect transistor and field-effect transistor manufacturing method | |
WO2012063588A1 (ja) | 配線構造 | |
US8389996B2 (en) | Method for forming semiconductor film, method for forming semiconductor device and semiconductor device | |
Park et al. | The effects of active layer thickness and annealing conditions on the electrical performance of ZnON thin-film transistors | |
JP5552440B2 (ja) | トランジスタの製造方法 | |
CN103855030B (zh) | 制造氧化物薄膜晶体管的方法 | |
JP5437776B2 (ja) | 酸化物半導体を用いた薄膜トランジスタおよびその製造方法 | |
JP2018129430A (ja) | 半導体装置 | |
JP5666616B2 (ja) | 酸化物半導体装置の製造方法 | |
WO2013042608A1 (ja) | 半導体装置およびその製造方法 | |
CN114420762A (zh) | 一种氧化物薄膜晶体管及其制作方法和显示装置 | |
KR101437779B1 (ko) | 산화물 반도체층을 갖는 박막트랜지스터 및 이의 제조방법 | |
JP7070130B2 (ja) | 酸化物半導体層、酸化物半導体層形成用スパッタリングターゲット、および薄膜トランジスタ | |
JP2024081291A (ja) | 薄膜トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110830 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120424 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120828 |