JP5562696B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP5562696B2
JP5562696B2 JP2010067633A JP2010067633A JP5562696B2 JP 5562696 B2 JP5562696 B2 JP 5562696B2 JP 2010067633 A JP2010067633 A JP 2010067633A JP 2010067633 A JP2010067633 A JP 2010067633A JP 5562696 B2 JP5562696 B2 JP 5562696B2
Authority
JP
Japan
Prior art keywords
layer
substrate
silicon
silicon carbide
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010067633A
Other languages
English (en)
Other versions
JP2010251729A (ja
JP2010251729A5 (ja
Inventor
英人 大沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2010067633A priority Critical patent/JP5562696B2/ja
Publication of JP2010251729A publication Critical patent/JP2010251729A/ja
Publication of JP2010251729A5 publication Critical patent/JP2010251729A5/ja
Application granted granted Critical
Publication of JP5562696B2 publication Critical patent/JP5562696B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66651—Lateral single gate silicon transistors with a single crystalline channel formed on the silicon substrate after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、半導体装置及びその作製方法に関し、特に比較的大きな電力を制御する半導体装置に関する。
近年、集積回路を有する製品が様々な分野で多種多様に製品化され、集積回路の大規模化、多機能化が益々進んでいる。それに伴い、一つの半導体装置を構成する集積回路に、高速動作及び／又は低電圧動作が求められる回路（制御回路）が必要とされる一方で、他方では高電圧印加時の十分な信頼性（高耐圧）が求められる回路（パワー回路）が必要とされている。
一般的に、集積回路を構成する素子は、シリコン基板を用いて形成されるが、近年、より高効率なパワー回路用の素子を作製するために、シリコンよりバンドギャップが大きい半導体基板を使用した素子が注目されている。例えば、炭化シリコン（ＳｉＣ）を電力用の素子に用いることで、シリコンを用いた場合に比べ約１０倍の絶縁破壊耐圧を持ち、インバータやコンバータなどの電力変換器として使用する場合に電力損失を大幅に低減できることから実用化が期待されている（例えば、特許文献１）。
炭化シリコンを用いたデバイスを実用化するには、炭化シリコン基板の欠陥を低減する必要がある。一般的に、昇華再結晶法で形成される炭化シリコン基板は、マイクロパイプと呼ばれる中空貫通欠陥が形成されやすく、これがトランジスタの中に一つでも含まれると、トランジスタとして機能しなくなってしまうことが問題となっている。そのため、実用化されている単結晶シリコン基板のサイズが１２インチであるのに対し、炭化シリコン基板のサイズは未だ３インチが主流である。したがって、炭化シリコン基板を用いてトランジスタ等の素子から構成される集積回路を作製する場合、集積回路の大面積化が困難となる。
また、一般的に、集積回路を構成するそれぞれの回路（制御回路、パワー回路等）に必要な素子の特性はトレードオフの関係になりやすく、１枚の半導体基板を用いて集積回路の多機能化を図ることは困難である。
特開２００３−２２９５７０号公報
本発明の一態様は、同一基板上に設けられる集積回路の多機能化を図ることを目的の一とする。又は、本発明の一態様は、炭化シリコン基板を用いて集積回路を形成する場合であっても、集積回路の大面積化を図ることを目的の一とする。
本発明の一態様は、同一基板上に第１の絶縁層を介して設けられた炭化シリコン層を有する素子と、第２の絶縁層を介して設けられたシリコン層を有する素子を設け、回路の多機能化を図るものである。
また、本発明の一態様は、基板上に第１の絶縁層を介して設けられた島状の炭化シリコン層と、炭化シリコン層上に設けられた第１のゲート絶縁層と、第１のゲート絶縁層上に設けられ且つ炭化シリコン層と重畳する第１の導電層とを有する第１のトランジスタと、基板上に第２の絶縁層を介して設けられた島状の単結晶シリコン層と、単結晶シリコン層上に設けられた第２のゲート絶縁層と、第２のゲート絶縁層上に設けられ且つ単結晶シリコン層と重畳する第２の導電層とを有する第２のトランジスタを具備し、第１のトランジスタと第２のトランジスタが電気的に接続された半導体装置を提供する。
この場合、第１のトランジスタが有する炭化シリコン層と、第２のトランジスタが有するシリコン層は、バンドギャップと絶縁破壊電界とデバイスにした際の移動度が異なるため、第１のトランジスタと第２のトランジスタをそれぞれ用いることにより、特性の異なる回路を作製することができる。
また、第１のトランジスタと第２のトランジスタをそれぞれ特性の異なる回路に適用する場合には、第１のゲート絶縁層の膜厚を第２のゲート絶縁層の膜厚より厚くすることが好ましい。また、炭化シリコン層の膜厚を単結晶シリコン層の膜厚より厚く設けることができる。
この場合、第１のトランジスタを高い耐圧を必要とするパワー回路として機能させ、第２のトランジスタを高速動作及び／又は低電圧動作する制御回路として機能させることができる。
また、本発明の一態様は、基板上に第１の絶縁層を介して設けられた第１の電極層と、第１の電極層上に設けられた島状の炭化シリコン層と、炭化シリコン層上に設けられた第２の電極層とを有するダイオードと、基板上に第２の絶縁層を介して設けられた単結晶シリコン層と、単結晶シリコン層上に設けられたゲート絶縁層と、ゲート絶縁層上に設けられ且つ単結晶シリコン層と重畳する導電層とを有するトランジスタを具備する半導体装置を提供する。
また、本発明の一態様は、基板上に第１の絶縁層を介して設けられた島状の炭化シリコン層と、炭化シリコン層に設けられたｐ型を示す不純物領域及びｎ型を示す不純物領域と、ｐ型を示す不純物領域に電気的に接続された第１の電極層と、ｎ型を示す不純物領域に電気的に接続された第２の電極層とを有するダイオードと、基板上に第２の絶縁層を介して設けられた単結晶シリコン層と、単結晶シリコン層上に設けられたゲート絶縁層と、ゲート絶縁層上に設けられ且つ単結晶シリコン層と重畳する導電層とを有するトランジスタを具備する半導体装置を提供する。
また、本発明の一態様は、炭化シリコン基板に第１のイオンを照射することにより炭化シリコン基板中に第１の脆化領域を形成する工程と、単結晶シリコン基板に第２のイオンを照射することにより単結晶シリコン基板中に第２の脆化領域を形成する工程と、第１の絶縁層を介して炭化シリコン基板とベース基板とを貼り合わせる工程と、第２の絶縁層を介して単結晶シリコン基板とベース基板とを貼り合わせる工程と、第１の脆化領域において炭化シリコン基板を分離して、ベース基板上に第１の絶縁層を介して炭化シリコン層を形成する工程と、第２の脆化領域において単結晶シリコン基板を分離して、ベース基板上に第２の絶縁層を介して単結晶シリコン層を形成する工程と、炭化シリコン層をチャネル層とする第１のトランジスタ及び単結晶シリコン層をチャネル層とする第２のトランジスタを形成する工程とを有する半導体装置の作製方法を提供する。
また、本発明の一態様は、炭化シリコン基板上に導電層を形成する工程と、炭化シリコン基板に第１のイオンを照射することにより炭化シリコン基板中に第１の脆化領域を形成する工程と、単結晶シリコン基板に第２のイオンを照射することにより単結晶シリコン基板中に第２の脆化領域を形成する工程と、導電層及び第１の絶縁層を介して炭化シリコン基板とベース基板とを貼り合わせる工程と、第２の絶縁層を介して単結晶シリコン基板とベース基板とを貼り合わせる工程と、第１の脆化領域において炭化シリコン基板を分離して、ベース基板上に導電層及び第１の絶縁層を介して炭化シリコン層を形成する工程と、第２の脆化領域において単結晶シリコン基板を分離して、ベース基板上に第２の絶縁層を介して単結晶シリコン層を形成する工程と、炭化シリコン層を有するダイオード及び単結晶シリコン層をチャネル層とするトランジスタを形成する工程とを有する半導体装置の作製方法を提供する。
また、本明細書で示すトランジスタの構成は、様々な形態をとることができ、特定の構成に限定されない。例えば、ゲート電極が２個以上のマルチゲート構造を適用することができる。マルチゲート構造にすると、チャネル領域が直列に接続されるため、複数のトランジスタが直列に接続された構成となる。マルチゲート構造により、オフ電流の低減、トランジスタの耐圧向上（信頼性の向上）を図ることができる。あるいは、マルチゲート構造により、飽和領域で動作する時に、ドレイン・ソース間電圧が変化しても、ドレイン・ソース間電流があまり変化せず、電圧・電流特性の傾きをフラットにすることができる。電圧・電流特性の傾きがフラットである特性を利用すると、理想的な電流源回路や、非常に高い抵抗値をもつ能動負荷を実現することが出来る。その結果、特性のよい差動回路やカレントミラー回路を実現することが出来る。
別の例として、チャネルの上下にゲート電極が配置されている構造を適用することができる。チャネルの上下にゲート電極が配置されている構造にすることにより、チャネル領域が増えるため、電流値の増加を図ることができる。また、チャネルの上下にゲート電極が配置されている構造にすることにより、空乏層ができやすくなるため、Ｓ値の改善を図ることができる。なお、チャネルの上下にゲート電極が配置される構成にすることにより、複数のトランジスタが並列に接続されたような構成となる。
チャネル領域の上にゲート電極が配置されている構造、チャネル領域の下にゲート電極が配置されている構造、正スタガ構造、逆スタガ構造、チャネル領域を複数の領域に分けた構造、チャネル領域を並列に接続した構造、またはチャネル領域が直列に接続する構成も適用できる。さらに、チャネル領域（もしくはその一部）にソース電極やドレイン電極が重なっている構造も適用できる。チャネル領域（もしくはその一部）にソース電極やドレイン電極が重なる構造にすることによって、チャネル領域の一部に電荷が溜まることにより動作が不安定になることを防ぐことができる。あるいは、ＬＤＤ領域を設けた構造を適用できる。ＬＤＤ領域を設けることにより、オフ電流の低減、又はトランジスタの耐圧向上（信頼性の向上）を図ることができる。あるいは、ＬＤＤ領域を設けることにより、飽和領域で動作する時に、ドレイン・ソース間電圧が変化しても、ドレイン・ソース間電流があまり変化せず、電圧・電流特性の傾きがフラットな特性にすることができる。
本明細書中において、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。ただし、酸化窒化シリコン又は窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。
本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、表示装置、半導体回路および電子機器は全て半導体装置に含まれる。
本発明の一態様によれば、同一基板上に形成された炭化シリコン層とシリコン層を用いて、高耐圧を有する素子から構成される回路と、高速動作及び／又は低電圧動作する素子から形成される回路を設けるため、集積回路の多機能化を図ることができる。
又は、本発明の一態様によれば、同一基板に炭化シリコン基板とシリコン基板を貼り合わせて一部を残して分離することにより、同一基板上に炭化シリコン層とシリコン層を形成することができる。したがって、炭化シリコン基板を用いる場合であっても、炭化シリコン基板のサイズに限定されず集積回路の大面積化を図ることができる。
半導体装置の構成の一例を示す図。 半導体装置の構成の一例を示す図。 半導体装置の作製方法の一例を示す図。 半導体装置の作製方法の一例を示す図。 半導体装置の作製方法の一例を示す図。 半導体装置の作製方法の一例を示す図。 半導体装置の作製方法の一例を示す図。 半導体装置の作製方法の一例を示す図。 半導体装置の構成の一例を示す図。 半導体装置の作製方法の一例を示す図。 半導体装置の作製方法の一例を示す図。 半導体装置の作製方法の一例を示す図。 半導体装置の構成の一例を示す図。
以下に、本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下に示す実施の形態の記載内容に限定されず、発明の趣旨から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者にとって自明である。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。また、異なる実施の形態に係る構成は、適宜組み合わせて実施することができる。また、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を用い、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、半導体装置の構成の一例について、図面を参照して説明する。
はじめに、本実施の形態で示す半導体装置について図１を用いて説明する。図１（Ａ）は、半導体装置の平面図であり、図１（Ｂ）は、図１（Ａ）におけるＡ−Ｂ間の断面の模式図を示している。
本実施の形態で示す半導体装置は、基板１００上に、高い耐圧（高耐圧）を有する素子から構成される第１の回路群１１０と、高速動作及び／又は低電圧動作する素子から構成される第２の回路群１３０を有する構成とすることができる（図１（Ａ）参照）。なお、本実施の形態では、半導体装置が第１の回路群１１０と第２の回路群１３０を有する集積回路から構成される場合を示すが、これに限られず、その他の回路群を集積回路に加えた構成とすることができる。
第１の回路群１１０は、シリコンよりバンドギャップが大きい半導体（例えば、炭化シリコン層）を有する素子で形成することができる。図１では、第１の回路群１１０に、炭化シリコン層１１４をチャネル層とするトランジスタ１１５を設ける場合を示している。この場合、半導体装置において、トランジスタ１１５を、高い耐圧を必要とするパワー回路として機能させることができる。
トランジスタ１１５は、炭化シリコン層１１４をチャネル層とするのであれば特定の構造に限定されない。一例として、トランジスタ１１５を、基板１００上に絶縁層１１２を介して設けられた島状の炭化シリコン層１１４と、炭化シリコン層１１４上に設けられた絶縁層１１６と、絶縁層１１６上に設けられ且つ炭化シリコン層１１４と重畳する導電層１１８とを有する構成とすることができる（図１（Ｂ）参照）。この場合、トランジスタ１１５において、絶縁層１１６はゲート絶縁層として機能し、導電層１１８はゲート電極として機能する。
第２の回路群１３０は、シリコンを有する素子で形成することができる。図１では、第２の回路群１３０に、シリコン層１３４ａをチャネル層とするトランジスタ１３５ａ及びシリコン層１３４ｂをチャネル層とするトランジスタ１３５ｂを設ける場合を示している。この場合、半導体装置において、トランジスタ１３５ａ及びトランジスタ１３５ｂを高速動作及び／又は低電圧動作する制御回路として機能させることができる。
トランジスタ１３５ａ、トランジスタ１３５ｂは、それぞれシリコン層１３４ａ、シリコン層１３４ｂをチャネル層とするのであれば特定の構造に限定されない。一例として、トランジスタ１３５ａを、基板１００上に絶縁層１３２を介して設けられた島状のシリコン層１３４ａと、シリコン層１３４ａ上に設けられた絶縁層１３６と、絶縁層１３６上に設けられた導電層１３８ａとを有する構成とすることができる。また、トランジスタ１３５ｂを、基板１００上に絶縁層１３２を介して設けられた島状のシリコン層１３４ｂと、シリコン層１３４ｂ上に設けられた絶縁層１３６と、絶縁層１３６上に設けられた導電層１３８ｂとを有する構成とすることができる（図１（Ｂ）参照）。この場合、トランジスタ１３５ａ、１３５ｂにおいて、絶縁層１３６はゲート絶縁層として機能し、導電層１３８ａ、１３８ｂはゲート電極として機能する。
なお、図１では、トランジスタ１１５、トランジスタ１３５ａをｎ型で設け、トランジスタ１３５ｂをｐ型で設けた場合を示しているが、これに限られない。トランジスタ１１５をｐ型で設けてもよいし、第１の回路群１１０にｎ型とｐ型のトランジスタを設けてもよい。また、トランジスタ１３５ａ、１３５ｂの双方をｎ型又はｐ型で設けてもよい。ここで、ｎ型又はｐ型とは、トランジスタの動作状態のチャネルがｎ型又はｐ型であることを指す。
図１において、同一の基板（ここでは、基板１００）上に設けられた第１の回路群１１０に設けられた素子（ここでは、トランジスタ１１５）と、第２の回路群１３０に設けられた素子（ここでは、トランジスタ１３５ａ、トランジスタ１３５ｂ）とを電気的に接続した構成とすることができる。電気的な接続は、それぞれのトランジスタのソース配線又はドレイン配線を用いて行うことができる。
また、図１（Ｂ）に示すように、絶縁層１３６の膜厚を絶縁層１１６の膜厚より薄く設けることができる。この場合、第１の回路群１１０に設けられたトランジスタ１１５の耐圧を向上させ、第２の回路群１３０に設けられたトランジスタ１３５ａ、１３５ｂの高速動作及び／又は低消費電力化を行うことができ、集積回路の高効率化を図ることができる。
もちろん、炭化シリコン層１１４を用いることにより、トランジスタ１１５の耐圧を向上できる場合には、絶縁層１３６と絶縁層１１６を同一の材料を用いて同等の膜厚で形成してもよい。この場合、絶縁層１１６と絶縁層１３６を同時に形成することができるため、作製工程を簡略化すると共に低コスト化を図ることができる。
図１に示すように、同一の基板１００上に、炭化シリコン層をチャネル層とするトランジスタ（ここでは、トランジスタ１１５）と、シリコン層をチャネル層とするトランジスタ（ここでは、トランジスタ１３５ａ、１３５ｂ）とを設けることにより、集積回路の多機能化を図ることができる。
また、同一の基板１００上に、炭化シリコン層を有する素子から構成されるパワー回路と、シリコン層を有する素子から構成される制御回路を設けることにより、異なる半導体基板上に制御回路とパワー回路を作製して電気的に接続させる場合と比較して、半導体装置の小型化を図ることができる。
また、図１に示す構造において、高耐圧化の観点からは、第１の回路群１１０を構成するトランジスタ１１５のチャネル層（ここでは、炭化シリコン層１１４）の膜厚を、第２の回路群１３０を構成するトランジスタ１３５ａ、１３５ｂのシリコン層１３４ａ、１３４ｂの膜厚より厚くなるように設けることが好ましい（図２（Ａ）参照）。
また、チャネル層を厚くすることにより、埋め込みチャネル型トランジスタの形成が容易になり、さらにオン電流を増加させることができる。
なお、本実施の形態で示す半導体装置において、第１の回路群１１０、第２の回路群１３０に設ける素子はトランジスタに限られない。例えば、第１の回路群１１０にダイオード１２０を設けた構成とすることができる（図２（Ｂ）参照）。
ダイオード１２０は、炭化シリコン層１１４を有するのであれば特定の構造に限定されない。一例として、ダイオード１２０を、基板１００上に絶縁層１１２を介して設けられた第１の電極層１２１と、第１の電極層１２１上に設けられた炭化シリコン層１１４と、炭化シリコン層１１４上に設けられた第２の電極層１２２とを有する構成とすることができる。
この場合、ダイオード１２０において、第１の電極層１２１を炭化シリコン層１１４とオーミック接続した電極として機能させ、第２の電極層１２２を炭化シリコン層１１４とショットキー接合を形成する電極として機能させることができる。
なお、図２（Ｂ）では、ダイオード１２０として、炭化シリコン層１１４と第２の電極層１２２の接触する領域におけるショットキー接合を利用したショットキーバリアダイオードを用いる場合を示したが、これに限られない。ダイオード１２０として、ＰＮ接合ダイオードを用いてもよい。
このように、同一の基板１００上に、炭化シリコン層を有するダイオード（ここでは、ダイオード１２０）と、シリコン層をチャネル層とするトランジスタ（ここでは、トランジスタ１３５ａ、１３５ｂ）を設けることにより、同一基板上で回路の多機能化を図ることができる。
（実施の形態２）
本実施の形態では、上記実施の形態１で示した半導体装置の作製方法の一例について、図面を参照して説明する。
はじめに、絶縁層上にバンドギャップが異なる複数の半導体層を有する基板の作製方法について図３を参照して説明する。
まず、バンドギャップが異なる半導体基板を準備する。ここでは、炭化シリコン基板２１０と、シリコン基板２３０を準備する（図３（Ａ）参照）。
炭化シリコン基板２１０は、市販の単結晶炭化シリコン基板を用いることができる。市販の単結晶炭化シリコン基板としては、直径３インチ（７５ｍｍ）サイズの円形のものが代表的である。なお、炭化シリコン基板２１０の形状は円形に限られず、矩形状等に加工して用いることも可能である。また、炭化シリコン基板２１０に代えて、ＧａＮ基板等を用いてもよい。他にも、シリコン基板上に炭化シリコン層が設けられた基板を用いてもよい。シリコン基板上の炭化シリコン層は、シリコン基板への炭化処理、シリコン基板上への炭化シリコンのエピタキシャル成長により形成することができる。
シリコン基板２３０は、市販の単結晶シリコン基板を用いることができる。市販の単結晶シリコン基板としては、直径５インチ（１２５ｍｍ）、直径６インチ（１５０ｍｍ）、直径８インチ（２００ｍｍ）、直径１２インチ（３００ｍｍ）、直径１６インチ（４００ｍｍ）サイズの円形のものが代表的である。なお、シリコン基板２３０の形状は円形に限られず、矩形状等に加工して用いることも可能である。
次に、炭化シリコン基板２１０上に絶縁層１１２を形成すると共に、炭化シリコン基板２１０の表面から所定の深さに結晶構造が損傷された脆化領域２１２を形成する。同様に、シリコン基板２３０上に絶縁層１３２を形成すると共に、シリコン基板２３０の表面から所定の深さに結晶構造が損傷された脆化領域２３２を形成する（図３（Ｂ）参照）。
絶縁層１１２、絶縁層１３２は、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜等の絶縁層を用いて、単層又は積層させて形成することができる。これらの膜は、熱酸化法、ＣＶＤ法又はスパッタリング法等を用いて形成することができる。
ＣＶＤ法を用いて絶縁層１１２、絶縁層１３２を形成する場合には、テトラエトキシシラン（略称；ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）等の有機シランを用いて作製される酸化シリコン膜を用いることにより、絶縁層１１２、絶縁層１３２の表面を平坦化することができる。
熱酸化処理を用いて絶縁層１１２、絶縁層１３２を形成する場合には、酸化性雰囲気中にハロゲン（フッ素、塩素等）を添加して行うことができる。
また、絶縁層１１２、絶縁層１３２として同じ材料を用いてもよい。例えば、絶縁層１１２及び絶縁層１３２として、熱酸化法により形成された酸化シリコン膜を用いることができる。この場合、炭化シリコン基板２１０とシリコン基板２３０を絶縁層１１２、絶縁層１３２を介してベース基板と貼り合わせる際に、同様の条件で貼り合わせを行うことが可能となる。
脆化領域２１２は、イオンを炭化シリコン基板２１０に添加することで形成することができる。例えば、イオン注入法又はイオンドーピング法を用いて、運動エネルギーを有する水素イオンを炭化シリコン基板２１０に照射することで、炭化シリコン基板２１０の所定の深さの領域に水素イオンと、水素イオンに起因する欠陥とが導入され、脆化領域２１２を形成することができる。また、脆化領域２３２も同様に形成することができる。
イオンを添加する領域の深さを制御することにより、後に分離される炭化シリコン層の膜厚、シリコン層の膜厚を制御することができる。また、炭化シリコン基板２１０、シリコン基板２３０を加熱しながらイオンを添加してもよい。
炭化シリコン基板２１０、シリコン基板２３０に添加する水素イオンとしては、Ｈ＋、Ｈ２ ＋、Ｈ３ ＋のうちいずれか一種類又は複数種類を用いることができる。また、炭化シリコン基板２１０、シリコン基板２３０に添加するイオンは、水素イオンに限られず、他のイオン（例えば、ヘリウムイオン等）を用いてもよい。
図３（Ｂ）において、脆化領域２１２、脆化領域２３２は、絶縁層１１２、絶縁層１３２を設ける前に形成してもよいし、絶縁層１１２、絶縁層１３２を設けた後に形成してもよい。なお、イオンの添加に伴う炭化シリコン基板２１０、シリコン基板２３０の表面の損傷を低減する観点からは、絶縁層１１２、絶縁層１３２を設けた後に脆化領域２１２、脆化領域２３２を形成することが好ましい。
次に、ベース基板１００を準備し、炭化シリコン基板２１０、シリコン基板２３０をそれぞれ絶縁層１１２、絶縁層１３２を介してベース基板１００に貼り合わせる（図３（Ｃ）参照）。
ベース基板１００としては、ガラス基板、セラミック基板、石英基板やサファイア基板等の絶縁体でなる基板、シリコン等の半導体でなる基板、金属やステンレスなどの導電体でなる基板などを用いることもできる。また、本実施の形態の作製工程における処理温度に耐えうるのであればベース基板１００としてプラスチック基板を用いてもよい。
また、ベース基板１００の表面に絶縁層を形成してもよい。絶縁層を構成する材料としては、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化ゲルマニウム、窒化ゲルマニウム、酸化窒化ゲルマニウム、窒化酸化ゲルマニウムなどの、珪素またはゲルマニウムを組成に含む絶縁材料を用いることができる。また、酸化アルミニウム、酸化タンタル、酸化ハフニウムなどの金属の酸化物、窒化アルミニウムなどの金属の窒化物、酸化窒化アルミニウムなどの金属の酸化窒化物、窒化酸化アルミニウムなどの金属の窒化酸化物を用いることもできる。
ここでは、表面に絶縁層１０２が形成されたベース基板１００を用いる場合を示している。そのため、ベース基板１００と炭化シリコン基板２１０の貼り合わせでは絶縁層１１２と絶縁層１０２が接触し、ベース基板１００とシリコン基板２３０の貼り合わせでは絶縁層１３２と絶縁層１０２が接触する。
次に、脆化領域２１２において炭化シリコン基板２１０を分離すると共に、脆化領域２３２においてシリコン基板２３０を分離する（図３（Ｄ）参照）。
その結果、ベース基板１００上に、絶縁層１１２（及び絶縁層１０２）を介して設けられた炭化シリコン層２１４と、絶縁層１３２（及び絶縁層１０２）を介して設けられたシリコン層２３４を有する基板（ハイブリッドＳＯＩ基板）が得られる（図３（Ｅ）参照）。
図３（Ｄ）において、炭化シリコン基板２１０、シリコン基板２３０を分離する前に熱処理を行うことが好ましい。熱処理を行うことで、温度上昇によって脆化領域２１２、脆化領域２３２に形成されている微小な孔に体積変化が起こり、脆化領域２１２、脆化領域２３２に亀裂が生じるので、容易に脆化領域２１２、脆化領域２３２に沿って炭化シリコン基板２１０、シリコン基板２３０を分離することができる。
熱処理は、拡散炉、抵抗加熱炉などの加熱炉、ＲＴＡ（瞬間熱アニール、Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、マイクロ波加熱装置などを用いることができる。例えば、ＲＴＡ装置を用いる場合、加熱温度５５０℃以上７３０℃以下、処理時間０．５分以上６０分以内で行うことができる。また、ここでの熱処理の温度は、ベース基板１００の歪み点を越えない温度で行えばよい。
次に、図３の工程で得られた基板を用いた半導体装置の作製方法の一例に関して図面を参照して説明する。
まず、ベース基板１００上に絶縁層１１２を介して設けられた炭化シリコン層２１４と、絶縁層１３２を介して設けられたシリコン層２３４を有する基板を準備する（図４（Ａ）参照）。なお、図４（Ａ）は、図３（Ｅ）に対応している。
また、ここでは、炭化シリコン層２１４の膜厚をシリコン層２３４の膜厚より大きくする場合を示すが、これに限られない。
次に、炭化シリコン層２１４をエッチングして素子分離を行い、島状の炭化シリコン層１１４を形成する。また、シリコン層２３４をエッチングして素子分離を行い、島状のシリコン層１３４ａ、１３４ｂを形成する（図４（Ｂ）参照）。
炭化シリコン層２１４、シリコン層２３４のエッチングを行う前に、ＴＦＴのしきい値電圧を制御するために、ホウ素、アルミニウム、ガリウムなどのｐ型不純物元素、またはリン、ヒ素などのｎ型不純物元素を炭化シリコン層２１４、シリコン層２３４の一方又は両方に添加してもよい。例えば、ｎチャネル型ＴＦＴが形成される領域にホウ素、アルミニウム、ガリウム等のｐ型不純物元素を添加し、ｐチャネル型ＴＦＴが形成される領域にリン、ヒ素等のｎ型不純物元素を添加する。
次に、炭化シリコン層１１４上に絶縁層１１６を形成し、シリコン層１３４ａ、１３４ｂ上に絶縁層１３６を形成する（図４（Ｃ）参照）。絶縁層１１６は、炭化シリコン層１１４をチャネル層とするトランジスタのゲート絶縁層として機能し、絶縁層１３６は、シリコン層１３４ａ、１３４ｂをチャネル層とするトランジスタのゲート絶縁層として機能する。
絶縁層１１６、絶縁層１３６は、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、酸化ハフニウム膜、酸化アルミニウム膜、酸化タンタル膜等の絶縁層を用いて、単層又は積層させて形成することができる。これらの膜は、ＣＶＤ法、スパッタリング法等を用いて形成することができる。
また、プラズマ処理により炭化シリコン層１１４、シリコン層１３４ａ、１３４ｂの表面を酸化又は窒化させて絶縁層１１６、絶縁層１３６を形成してもよい。
プラズマ処理は、例えば、ヘリウム、アルゴン、クリプトン、キセノンなどの希ガスと、酸素、酸化窒素、アンモニア、窒素、水素などガスの混合ガスを用いて行う。この場合、プラズマの励起をマイクロ波の導入により行うことで、低電子温度で高密度のプラズマを生成することができる。このような高密度のプラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、炭化シリコン層１１４、シリコン層１３４ａ、１３４ｂの表面を酸化または窒化することにより、１ｎｍ以上２０ｎｍ以下、望ましくは２ｎｍ以上１０ｎｍ以下の絶縁層を形成することができる。
上述したプラズマ処理による炭化シリコン層１１４、シリコン層１３４ａ、１３４ｂの酸化または窒化は固相反応であるため、絶縁層１１６と炭化シリコン層１１４との界面準位密度、絶縁層１３６とシリコン層１３４ａ、１３４ｂとの界面準位密度をきわめて低くすることができる。また、プラズマ処理により炭化シリコン層１１４、シリコン層１３４ａ、１３４ｂを直接酸化または窒化することで、形成される絶縁層の厚さのばらつきを抑えることが出来る。
また、炭化シリコン層１１４、シリコン層１３４ａ、１３４ｂを熱酸化させることで、絶縁層１１６、絶縁層１３６を形成してもよい。熱酸化を用いる場合には、ベース基板１００として、耐熱性の高い基板を用いることが好ましい。
本実施の形態では、炭化シリコン層１１４上に形成される絶縁層１１６の膜厚を、シリコン層１３４ａ、１３４ｂ上に形成される絶縁層１３６の膜厚より厚く形成する場合を示している。もちろん、絶縁層１１６と絶縁層１３６を同一の材料を用いて設けてもよい。
次に、絶縁層１１６、絶縁層１３６上に導電層１１７を形成する（図４（Ｄ）参照）。
導電層１１７は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等の材料を用いて、単層又は積層させて形成することができる。また、上記金属を主成分とする合金材料を用いてもよいし、上記金属を含む化合物を用いても良い。又は、半導体に導電性を付与する不純物元素をドーピングした多結晶珪素等の半導体材料を用いて形成してもよい。これらの材料は、ＣＶＤ法、スパッタリング法等を用いて形成することができる。
次に、導電層１１７をエッチングして、導電層１１８、導電層１３８ａ、導電層１３８ｂを形成する（図５（Ａ）参照）。
導電層１１８は、炭化シリコン層１１４をチャネル層とするトランジスタのゲート電極として機能する。導電層１３８ａは、シリコン層１３４ａをチャネル層とするトランジスタのゲート電極として機能し、導電層１３８ｂは、シリコン層１３４ｂをチャネル層とするトランジスタのゲート電極として機能する。
次に、炭化シリコン層１１４、シリコン層１３４ａ、１３４ｂに不純物元素を添加することにより、炭化シリコン層１１４に不純物領域１２４ｂ、１２４ｃを形成し、シリコン層１３４ａに不純物領域１４４ｂ、１４４ｃを形成し、シリコン層１３４ｂに不純物領域１４５ｂ、１４５ｃを形成する（図５（Ｂ）参照）。
不純物領域１２４ｂ、１２４ｃは、トランジスタ１１５のソース領域又はドレイン領域として機能し、不純物領域１２４ｂと不純物領域１２４ｃの間にチャネル形成領域１２４ａが形成される。また、不純物領域１４４ｂ、１４４ｃは、トランジスタ１３５ａのソース領域又はドレイン領域として機能し、不純物領域１４４ｂと不純物領域１４４ｃの間にチャネル形成領域１４４ａが形成される。また、不純物領域１４５ｂ、１４５ｃは、トランジスタ１３５ｂのソース領域又はドレイン領域として機能し、不純物領域１４５ｂと不純物領域１４５ｃの間にチャネル形成領域１４５ａが形成される。
不純物元素としては、ホウ素、アルミニウム、ガリウム等のｐ型を付与する不純物元素、又はリン、ヒ素等のｎ型を付与する不純物元素を添加すればよい。
ここでは、一例として、炭化シリコン層１１４、シリコン層１３４ａにｎ型を付与する不純物元素（例えば、リン）を添加し、シリコン層１３４ｂにｐ型を付与する不純物元素（例えば、ホウ素）を添加する場合を示している。
なお、不純物元素を添加した後、不純物領域の活性化（及び結晶性の回復）のための加熱処理を行うことが好ましい。
一般的に、炭化シリコンにおいては、結晶中の不純物の拡散係数が低いことから、炭化シリコン層に形成された不純物領域の活性化のためにはシリコン層に形成された不純物領域の活性化と比較して高温（１５００℃以上）の熱処理が必要となる。そのため、本実施の形態では、炭化シリコン層１１４に設けられた不純物領域１２４ｂ、１２４ｃの活性化としてレーザー光を用いることが好ましい。具体的なレーザーの種類としては、ＫｒＦエキシマレーザー（波長２４８ｎｍ）、ＡｒＦエキシマレーザー（波長１９３ｎｍ）などを用いることができる。
例えば、３００℃〜７００℃の熱処理を行った後、炭化シリコン層１１４にレーザー光を照射する。この場合、熱処理を行うことにより、シリコン層１３４ａ、１３４ｂに形成された不純物領域（ここでは、不純物領域１４４ｂ、１４４ｃ、不純物領域１４５ｂ、１４５ｃ）の活性化を行い、レーザー光の照射により炭化シリコン層１１４に形成された不純物領域（ここでは、不純物領域１２４ｂ、１２４ｃ）の活性化を行うことができる。また、炭化シリコン層１１４にレーザー光を照射した後に、３００℃〜７００℃の熱処理を行ってもよい。熱処理を行いながらレーザー光を照射することにより、レーザー光の吸収率が高まるので、効果的である。
このように、同一基板上に設けられた炭化シリコン層とシリコン層を用いてトランジスタを作製する場合であっても、熱処理とレーザー光の照射を組み合わせて行うことにより、シリコン層に設けられた不純物領域と炭化シリコン層に設けられた不純物領域の活性化を十分に行うことができる。
また、熱処理とレーザー光の照射を組み合わせて、シリコン層に設けられた不純物領域と炭化シリコン層に設けられた不純物領域の活性化を行うことにより、活性化の熱処理を低温で行うことが可能となる。その結果、ベース基板１００として耐熱性が低い基板を用いることができる。また、レーザー光の照射を全面に行うのでなく、炭化シリコン層１１４の形成領域に選択的に照射することによって、スループットを向上することができる。
レーザー光の照射において、ベース基板１００としてガラスやプラスチック等の透光性を有する基板を用いる場合には、ベース基板１００の裏面（トランジスタが形成される面と反対側の面）側からレーザー光を照射することにより、炭化シリコン層１１４の活性化を行うことができる。
なお、ベース基板１００として、耐熱性を有する基板（シリコン基板、石英基板、金属基板等）を用いる場合には、不純物領域の活性化における熱処理を４００℃〜１２００℃（一例として、８００℃）でおこなってもよい。
また、図５（Ｂ）に示すトランジスタ１１５、１３５ａ、１３５ｂの構造において、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域として機能する低濃度不純物領域を設けてもよい。例えば、チャネル形成領域１２４ａと不純物領域１２４ｂ、１２４ｃとの間に当該不純物領域１２４ｂ、１２４ｃより低濃度の不純物元素が含まれる領域を設けてもよい。また、チャネル形成領域１４４ａと不純物領域１４４ｂ、１４４ｃとの間に低濃度不純物領域を設けてもよいし、チャネル形成領域１４５ａと不純物領域１４５ｂ、１４５ｃとの間に低濃度不純物領域を設けてもよい。
次に、トランジスタ１１５、１３５ａ、１３５ｂを覆うように絶縁層１４２を形成した後、当該絶縁層１４２上に、トランジスタ１１５のソース電極又はドレイン電極として機能する導電層１２６ａ、１２６ｂ、トランジスタ１３５ａのソース電極又はドレイン電極として機能する導電層１４６ａ、１４６ｂ、トランジスタ１３５ｂのソース電極又はドレイン電極として機能する導電層１４７ａ、１４７ｂを形成する（図５（Ｃ）参照）。
絶縁層１４２としては、酸化シリコン、酸化窒化シリコン等の無機絶縁材料、又はポリイミド、アクリルなどの有機絶縁材料を用いて形成することができる。また、絶縁層１４２は、単層構造としてもよいし、複数の絶縁層を積層させて積層構造としてもよい。
導電層１２６ａ、１２６ｂ、導電層１４６ａ、１４６ｂ、導電層１４７ａ、１４７ｂとしては、スパッタ法や真空蒸着法等を用いて、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素を含む金属、上述の元素を成分とする合金又は上述の元素を成分とする窒化物等からなる材料を用いて、単層又は積層させて形成することができる。
本実施の形態で示した作製工程を用いることにより、炭化シリコン層をチャネル層とするトランジスタと、シリコン層をチャネル層とするトランジスタを同一基板上に有する半導体装置を作製することができる。
本実施の形態で示すように、同一基板上に炭化シリコン基板とシリコン基板を貼り合わせて一部を残して分離することにより、同一基板上に炭化シリコン層を有する素子とシリコン層を有する素子から構成される集積回路を形成することができる。このように、炭化シリコン基板を用いて集積回路を形成する場合であっても、他の基板上に炭化シリコン基板の一部を分離して炭化シリコン層を形成することにより、炭化シリコン基板のサイズに影響されずに集積回路の高集積化または大規模化を図ることができる。
また、炭化シリコン基板の一部を分離して炭化シリコン層が形成される基板上に、シリコン基板の一部を分離してシリコン層を設け、当該炭化シリコン層とシリコン層を有する基板を用いて素子を形成することによって、集積回路の高集積化または大規模化と共に多機能化を図ることができる。
また、同一基板上に炭化シリコン基板とシリコン基板を貼り合わせて一部を残して分離することにより、同一基板上に炭化シリコン層とシリコン層を形成することにより、炭化シリコン層を有するトランジスタとシリコン層を有するトランジスタを同一のプロセスで作製することが可能となり、作製工程を簡略化することができる。
また、炭化シリコン層を有するトランジスタと、シリコン層を有するトランジスタにおいて、ゲート電極として機能する導電層、ソース電極又はドレイン電極として機能する導電層、層間絶縁膜として機能する絶縁層等を同一のプロセスで設けることにより、作製工程を簡略化すると共に低コスト化を図ることができる。
なお、本実施の形態では、ベース基板１００に炭化シリコン基板２１０とシリコン基板２３０を貼り合わせて分離することにより、ベース基板１００上に炭化シリコン層２１４とシリコン層２３４を形成した後にトランジスタ等の素子を形成する場合をしめしたが、これに限られない。
例えば、ベース基板１００上に炭化シリコン層２１４のみ形成し、当該炭化シリコン層２１４を用いて素子を形成した後にベース基板１００にシリコン基板２３０を貼り合わせてもよい。また、ベース基板１００上にシリコン層２３４のみ形成し、当該シリコン層２３４を用いて素子を形成した後にベース基板１００に炭化シリコン基板２１０を貼り合わせてもよい。つまり、ベース基板１００への炭化シリコン基板２１０の貼り合わせとシリコン基板２３０の貼り合わせは同時に行わなくてもよい。また、炭化シリコン層２１４とシリコン層２３４は、同一平面上に形成しなくてもよい。
また、本実施の形態では、ベース基板１００上にそれぞれ１枚ずつ炭化シリコン基板とシリコン基板を貼り合わせる場合を示したが、これに限られない。例えば、ベース基板１００に炭化シリコン基板を複数枚貼り合わせてもよい。
（実施の形態３）
本実施の形態では、上記実施の形態１で示した半導体装置の作製方法の一例について、図面を参照して説明する。具体的には、上記図２（Ｂ）に示した半導体装置の作製方法の一例について説明する。
また、本実施の形態で示す作製工程（適用できる材料等）は多くの部分で上記実施の形態２と共通している。したがって、以下においては、重複する部分の説明は省略し、異なる点について詳細に説明する。
はじめに、絶縁層上にバンドギャップが異なる複数の半導体層を有する基板の作製方法について図６を参照して説明する。
まず、バンドギャップが異なる半導体基板を準備する。ここでは、炭化シリコン基板２１０と、シリコン基板２３０を準備し、炭化シリコン基板２１０上に導電層２２１を形成する。（図６（Ａ）参照）。炭化シリコン基板２１０としては、Ｐ型基板又はＮ型基板を用いることができる。
導電層２２１としては、ニッケル（Ｎｉ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、白金（Ｐｔ）から選ばれた元素を含む金属又は上述の元素を成分とする合金からなる材料を用いて、単層又は積層させて形成することができる。
なお、炭化シリコン基板２１０とこれらの材料からなる導電層をオーミック接続させる場合には、導電層２２１を形成した後、熱処理（一例として、９００℃〜１０００℃）を行うことが好ましい。また、あらかじめ炭化シリコン基板２１０の表面に不純物元素を添加してもよい。
次に、導電層２２１上に絶縁層１１２を形成すると共に、炭化シリコン基板２１０の所定の深さに結晶構造が損傷された脆化領域２１２を形成する。同様に、シリコン基板２３０上に絶縁層１３２を形成すると共に、シリコン基板２３０の所定の深さに結晶構造が損傷された脆化領域２３２を形成する（図６（Ｂ）参照）。
次に、ベース基板１００を準備し、炭化シリコン基板２１０、シリコン基板２３０をそれぞれ絶縁層１１２、絶縁層１３２を介してベース基板１００に貼り合わせる（図６（Ｃ）参照）。
ここでは、絶縁層１０２が形成されたベース基板１００を用いる場合を示している。そのため、ベース基板１００と炭化シリコン基板２１０の貼り合わせでは絶縁層１１２と絶縁層１０２が接触し、ベース基板１００とシリコン基板２３０の貼り合わせでは絶縁層１３２と絶縁層１０２が接触する。
次に、脆化領域２１２において炭化シリコン基板２１０を分離すると共に、脆化領域２３２においてシリコン基板２３０を分離する（図６（Ｄ）参照）。
その結果、ベース基板１００上に、絶縁層１１２（及び絶縁層１０２）と導電層２２１を介して設けられた炭化シリコン層２１４と、絶縁層１３２（及び絶縁層１０２）を介して設けられたシリコン層２３４を有する基板（ハイブリッドＳＯＩ基板）が得られる（図６（Ｅ）参照）。
次に、図６の工程で得られた基板を用いた半導体装置の作製方法の一例に関して図面を参照して説明する。
まず、ベース基板１００上に絶縁層１１２を介して設けられた炭化シリコン層２１４と、絶縁層１３２を介して設けられたシリコン層２３４を有する基板を準備する（図７（Ａ）参照）。なお、図７（Ａ）は、図６（Ｅ）に対応している。
また、本実施の形態では、炭化シリコン層２１４の膜厚をシリコン層２３４の膜厚より大きくする場合について示すが、これに限られない。
次に、炭化シリコン層２１４をエッチングして素子分離を行い、島状の炭化シリコン層１１４を形成する。また、シリコン層２３４をエッチングして素子分離を行い、島状のシリコン層１３４ａ、１３４ｂを形成する。また、導電層２２１をエッチングすることにより、第１の電極層１２１を形成する（図７（Ｂ）参照）。第１の電極層１２１は、炭化シリコン層１１４を有するダイオードにおいて、電極として機能する。
炭化シリコン層２１４、シリコン層２３４のエッチングを行う前に、ＴＦＴのしきい値電圧を制御するために、ホウ素、アルミニウム、ガリウムなどのｐ型不純物元素、またはリン、ヒ素などのｎ型不純物元素をシリコン層２３４に添加してもよい。例えば、ｎチャネル型ＴＦＴが形成される領域にホウ素、アルミニウム、ガリウム等のｐ型不純物元素を添加し、ｐチャネル型ＴＦＴが形成される領域にリン、ヒ素等のｎ型不純物元素を添加する。また、炭化シリコン層２１４にも、不純物元素を添加してもよい。
次に、炭化シリコン層１１４上に絶縁層１５６を形成し、シリコン層１３４ａ、１３４ｂ上に絶縁層１３６を形成する（図７（Ｃ）参照）。
絶縁層１５６は、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、酸化ハフニウム膜、酸化アルミニウム膜、酸化タンタル膜等の絶縁膜を用いて、単層又は積層させて形成することができる。これらの膜は、ＣＶＤ法、スパッタリング法等を用いて形成することができる。
また、プラズマ処理により炭化シリコン層１１４の表面を酸化又は窒化させて酸化膜又は窒化膜を形成した後、当該酸化膜又は窒化膜上にＣＶＤ法やスパッタリング法等により形成した絶縁層を形成することにより絶縁層１５６を形成してもよい。
また、炭化シリコン層１１４を熱酸化させることで、絶縁層１５６を形成してもよい。熱酸化を用いる場合には、ベース基板１００として、耐熱性の高い基板を用いることが好ましい。
次に、絶縁層１５６をエッチングすることにより、炭化シリコン層１１４を露出させる開口部１５７を形成する（図７（Ｄ）参照）。
次に、絶縁層１５６、絶縁層１３６上に導電層１１７を形成する（図８（Ａ）参照）。導電層１１７は、開口部１５７において炭化シリコン層１１４と接して形成される。
次に、導電層１１７をエッチングして、第２の電極層１２２、導電層１３８ａ、導電層１３８ｂを形成する（図８（Ｂ）参照）。第１の電極層１２１は、炭化シリコン層１１４を有するダイオードにおいて、電極として機能する。また、炭化シリコン層１１４と第２の電極層１２２との接触面でショットキー接合が形成される。
ここでは、第２の電極層１２２、導電層１３８ａ、導電層１３８ｂを同一の導電層１１７を用いて形成する場合を示したが、これに限られない。第２の電極層１２２を、導電層１３８ａ及び導電層１３８ｂと異なる材料で設けてもよい。第２の電極層１２２は、炭化シリコン層１１４との接触面でショットキー接合が形成されやすい材料を用いることが好ましく、一例として、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）を用いて、第２の電極層１２２を形成することが好ましい。もちろん、これらの材料を用いて導電層１１７を形成してもよい。
その後、シリコン層１３４ａ、１３４ｂに不純物元素を添加して不純物領域を形成し、トランジスタ１３５ａのソース電極又はドレイン電極として機能する導電層１４６ａ、１４６ｂを形成し、トランジスタ１３５ｂのソース電極又はドレイン電極として機能する導電層１４７ａ、１４７ｂを形成する。また、導電層１４６ａ、１４６ｂ、導電層１４７ａ、１４７ｂと同時に、ダイオード１２０の第２の電極層１２２と接続する導電層１２７を形成してもよい（図８（Ｃ）参照）。
導電層１２７は、配線として機能する。また、ダイオード１２０と、トランジスタ１３５ａ及び／又はトランジスタ１３５ｂとを電気的に接続する場合には、導電層１２７を用いればよい。
なお、オーミック接合を形成する炭化シリコンの接触面近傍には、炭化シリコンにｎ型導電性を有するためのドーピングを行っても良い。ドーパントとして、ＮやＰを用いることができる。ドーパントの添加は、イオン注入やイオンドーピングや熱拡散を用いることができる。ドーパント添加のタイミングは、導電層２２１とオーミック接合を形成する場合は脆化領域形成前後でもよいし、電極層１２２とオーミック接合を形成する場合は、炭化シリコン分離後から導電層１２７形成前または電極層１２２形成前に行うとよい。
本実施の形態で示した作製工程を用いることにより、炭化シリコン層を有するダイオードと、シリコン層をチャネル層とするトランジスタを同一基板上に有する半導体装置を作製することができる。
（実施の形態４）
本実施の形態では、上記実施の形態１と異なる半導体装置の構成及びその作製方法について、図面を参照して説明する。具体的には、上記図２（Ｂ）のダイオードをＰＮ接合ダイオードとする場合について説明する。また、本実施の形態で示す構成及び作製工程（適用できる材料等）は多くの部分で上記実施の形態と共通している。したがって、以下においては、重複する部分の説明は省略し、異なる点について詳細に説明する。
図９（Ａ）において、ダイオード１８０は、基板１００上に絶縁層１１２を介して設けられた炭化シリコン層１１４と、炭化シリコン層１１４に電気的に接続された第１の電極層１８６ａ及び第２の電極層１８６ｂとを有している。炭化シリコン層１１４には、ｎ型を示す不純物領域とｐ型を示す不純物領域が形成されており、第１の電極層１８６ａと第２の電極層１８６ｂは、それぞれいずれかの不純物領域に電気的に接続されている。
また、ダイオード１８０と、トランジスタ１３５ａ及び／又はトランジスタ１３５ｂは電気的に接続した構成とすることができる。
なお、図９（Ａ）及び図９（Ｂ）に示す第２の回路群１３０において、２層の絶縁層（絶縁層１０２、絶縁層１３２）を介してトランジスタ１３５ａ、１３５ｂを設ける構成を示しているが、図１に示すように、１層の絶縁層（絶縁層１０２）を介してトランジスタ１３５ａ、１３５ｂを設ける構成としてもよい。
次に、図９（Ａ）に示す半導体装置の作製方法に関して図面を参照して説明する。
まず、ベース基板１００上に絶縁層１１２を介して設けられた炭化シリコン層２１４と、絶縁層１３２を介して設けられたシリコン層２３４を有する基板を準備した後、炭化シリコン層２１４をエッチングして島状の炭化シリコン層１１４を形成すると共に、シリコン層２３４をエッチングして素子分離を行い、島状のシリコン層１３４ａ、１３４ｂを形成する（図１０（Ａ）参照）。
なお、ベース基板１００上に絶縁層１１２を介して設けられた炭化シリコン層２１４と、絶縁層１３２を介して設けられたシリコン層２３４を有する基板の作製方法は、上記図３で示した作製方法を用いることができる。
なお、炭化シリコン層２１４、シリコン層２３４のエッチングを行う前に、ＴＦＴのしきい値電圧を制御するために、ホウ素、アルミニウム、ガリウムなどのｐ型不純物元素、またはリン、ヒ素などのｎ型不純物元素をシリコン層２３４に添加してもよい。また、炭化シリコン層２１４にも、不純物元素を添加してもよい。本実施の形態では、炭化シリコン層にリンを添加することにより、低濃度のｎ型とする。ただし、これに限られない。
次に、炭化シリコン層１１４、シリコン層１３４ａ、１３４ｂ上に絶縁層１３６を形成する（図１０（Ｂ）参照）。
次に、シリコン層１３４ａの上方に導電層１３８ａを形成し、シリコン層１３４ｂの上方に導電層１３８ｂを形成する（図１０（Ｃ）参照）。
次に、炭化シリコン層１１４、シリコン層１３４ａ、１３４ｂに不純物元素を添加することにより、炭化シリコン層１１４、シリコン層１３４ａ、１３４ｂ内に不純物領域を形成する（図１０（Ｄ）参照）。
ここでは、炭化シリコン層１１４にｐ型の不純物領域１８３、ｎ型の不純物領域１８４を形成し、シリコン層１３４ａにｎ型の不純物領域１４４ｂ、１４４ｃを形成し、シリコン層１３４ｂにｐ型の不純物領域１４５ｂ、１４５ｃを形成する。
また、本実施の形態では、炭化シリコン層１１４において、ｐ型の不純物領域１８３とｎ型の不純物領域１８４の間に、ｎ型の不純物領域１８４より不純物元素の濃度が低い低濃度ｎ型不純物領域１８２が形成されている。
また、炭化シリコン層１１４のｐ型の不純物領域１８３と、シリコン層１３４ｂのｐ型の不純物領域１４５ｂ、１４５ｃを同一の工程で形成することができる。また、炭化シリコン層１１４のｎ型の不純物領域１８４と、シリコン層１３４ａのｎ型の不純物領域１４４ｂ、１４４ｃを同一の工程で形成することができる。この場合、工程を簡略化することができる。
なお、炭化シリコン層１１４、シリコン層１３４ａ、１３４ｂに不純物元素を添加した後、不純物領域の活性化（及び結晶性の回復）のための加熱処理を行うことが好ましい。不純物領域の活性化方法は、上記実施の形態２で示した方法と同様に行うことができる。
次に、絶縁層１３６、導電層１３８ａ、１３８ｂを覆うように絶縁層１４２を形成した後、当該絶縁層１４２上に、ダイオードの電極（アノード又はカソード）として機能する第１の電極層１８６ａ、第２の電極層１８６ｂ、トランジスタ１３５ａのソース電極又はドレイン電極として機能する導電層１４６ａ、１４６ｂ、トランジスタ１３５ｂのソース電極又はドレイン電極として機能する導電層１４７ａ、１４７ｂを形成する（図１１参照）。
ここでは、第１の電極層１８６ａが炭化シリコン層１１４に形成されたｐ型の不純物領域１８３に電気的に接続され、第２の電極層１８６ｂが炭化シリコン層１１４に形成されたｎ型の不純物領域１８４に電気的に接続される場合を示している。
本実施の形態で示した作製工程を用いることにより、炭化シリコン層を有するＰＮ接合ダイオードと、シリコン層をチャネル層とするトランジスタを同一基板上に有する半導体装置を作製することができる。
なお、図１０〜図１１で説明した作製工程では、ダイオード１８０の第１の電極層１８６ａ、第２の電極層１８６ｂを、トランジスタ１３５ａ、１３５ｂのソース電極、ドレイン電極と同一の工程（材料）で形成する場合を示したが、これに限られない。例えば、図９（Ｂ）に示すように、ダイオード１８１の第１の電極層１８７ａ、第２の電極層１８７ｂをトランジスタ１３５ａ、１３５ｂのゲート電極として機能する導電層１３８ａ、１３８ｂと同一の工程（材料）で作製してもよい。
（実施の形態５）
本実施の形態では、上記実施の形態と異なる半導体装置の構成及びその作製方法について、図面を参照して説明する。具体的には、シリコン基板に当該シリコン基板よりバンドギャップが大きい半導体基板を貼り合わせて設ける場合について説明する。
また、本実施の形態で示す構成及び作製工程（適用できる材料等）は多くの部分で上記実施の形態と共通している。したがって、以下においては、重複する部分の説明は省略し、異なる点について詳細に説明する。
まず、表面から所定の深さに脆化領域２１２を有し、且つ表面に絶縁層１１２が設けられた炭化シリコン基板２１０を準備する（図１２（Ａ）参照）。
次に、シリコン基板３３０を準備し、炭化シリコン基板２１０を、絶縁層１１２を介してシリコン基板３３０に貼り合わせる（図１２（Ｂ）参照）。
シリコン基板３３０は、市販の単結晶シリコン基板を用いることができる。市販の単結晶シリコン基板としては、直径５インチ（１２５ｍｍ）、直径６インチ（１５０ｍｍ）、直径８インチ（２００ｍｍ）、直径１２インチ（３００ｍｍ）、直径１６インチ（４００ｍｍ）サイズの円形のものが代表的である。なお、シリコン基板３３０の形状は円形に限られず、矩形状等に加工して用いることも可能である。
また、シリコン基板３３０の表面に絶縁層を形成してもよい。ここでは、シリコン基板３３０上に絶縁層３０２を形成し、絶縁層１１２の表面と絶縁層３０２の表面を貼り合わせる場合を示している。
絶縁層３０２は、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜等の絶縁膜を用いて、単層又は積層させて形成することができる。これらの膜は、熱酸化法、ＣＶＤ法又はスパッタリング法等を用いて形成することができる。
次に、脆化領域２１２において炭化シリコン基板２１０を分離する（図１２（Ｃ）参照）。
その結果、シリコン基板３３０上の一部の領域に、絶縁層３０２及び絶縁層１１２を介して設けられた炭化シリコン層２１４を有する基板が得られる（図１２（Ｄ）参照）。
なお、シリコン基板３３０上の炭化シリコン層２１４が設けられていない領域にシリコン層３３２を設けてもよい（図１２（Ｅ）参照）。
シリコン層３３２は、シリコン基板３３０上に設けられた絶縁層３０２の一部をエッチングした後、露出したシリコン基板３３０上にエピタキシャル成長させることにより形成することができる。
次に、図１２の工程で得られた基板を用いて形成した半導体装置の一例に関して図１３を参照して説明する。
図１２（Ｄ）で得られた基板上に、高い耐圧（高耐圧）を有する素子から構成される第１の回路群１１０と、高速動作や低電圧動作する素子から構成される第２の回路群１３０を設けることができる。図１３（Ａ）は、図１２（Ｄ）で得られた基板上に、高い耐圧（高耐圧）を有する素子から構成される第１の回路群１１０の一部と、高速動作や低電圧動作する素子から構成される第２の回路群１３０の一部を設ける場合を示している。
第１の回路群１１０は、炭化シリコン層１１４をチャネル層として用いるトランジスタ１１５を設けた構成とすることができる。
第２の回路群１３０は、シリコン基板３３０をチャネル層として用いるトランジスタ１３５を設けた構成とすることができる。ここでは、シリコン基板３３０上に設けられた絶縁層３０２の一部をエッチングした後、当該露出したシリコン基板上に絶縁層１３６を介して導電層１３８を設ける場合を示している。絶縁層１３６は、トランジスタ１３５においてゲート絶縁層として機能し、導電層１３８はゲート電極として機能する。
図１３（Ｂ）は、図１２（Ｅ）で得られた基板上に、高い耐圧（高耐圧）を有する素子から構成される第１の回路群１１０と、高速動作や低電圧動作する素子から構成される第２の回路群１３０を設ける場合を示している。
第１の回路群１１０は、炭化シリコン層１１４をチャネル層として用いるトランジスタ１１５を設けた構成とすることができる。
第２の回路群１３０は、シリコン基板３３０上に形成されたシリコン層３３２をチャネル層として用いるトランジスタ１３５を設けた構成とすることができる。
なお、図１３において、トランジスタ１１５、トランジスタ１３５の構成は、様々な形態をとることができ、特定の構成に限定されない。また、トランジスタ１１５に代えて、炭化シリコン層１１４を用いたダイオードを設けてもよい。
１００ 基板
１０２ 絶縁層
１１０ 回路群
１１２ 絶縁層
１１３ 絶縁層
１１４ 炭化シリコン層
１１５ トランジスタ
１１６ 絶縁層
１１７ 導電層
１１８ 導電層
１２０ ダイオード
１２１ 電極層
１２２ 電極層
１２７ 導電層
１３０ 回路群
１３２ 絶縁層
１３５ トランジスタ
１３６ 絶縁層
１３８ 導電層
１４２ 絶縁層
１５６ 絶縁層
１５７ 開口部
１８０ ダイオード
１８１ ダイオード
１８２ 不純物領域
１８３ 不純物領域
１８４ 不純物領域
２１０ 炭化シリコン基板
２１２ 脆化領域
２１４ 炭化シリコン層
２２１ 導電層
２３０ シリコン基板
２３２ 脆化領域
２３４ シリコン層
３３０ シリコン基板
３３２ シリコン層
３０２ 絶縁層
１２４ａ チャネル形成領域
１２４ｂ 不純物領域
１２４ｃ 不純物領域
１２６ａ 導電層
１３４ａ シリコン層
１３４ｂ シリコン層
１３５ａ トランジスタ
１３５ｂ トランジスタ
１３８ａ 導電層
１３８ｂ 導電層
１４４ａ チャネル形成領域
１４４ｂ 不純物領域
１４４ｃ 不純物領域
１４５ａ チャネル形成領域
１４５ｂ 不純物領域
１４５ｃ 不純物領域
１４６ａ 導電層
１４７ａ 導電層
１８６ａ 電極層
１８６ｂ 電極層
１８７ａ 電極層
１８７ｂ 電極層

Claims (2)

  1. 炭化シリコン基板に第１のイオンを照射して、前記炭化シリコン基板中に第１の脆化領域を形成する工程と、
    単結晶シリコン基板に第２のイオンを照射して、前記単結晶シリコン基板中に第２の脆化領域を形成する工程と、
    第１の絶縁層を介して前記炭化シリコン基板と、第２の絶縁層を介して前記単結晶シリコン基板とに、ベース基板を貼り合わせる工程と、
    前記第１の脆化領域において前記炭化シリコン基板を分離して、前記ベース基板上に前記第１の絶縁層を介して炭化シリコン層を形成する工程と、
    前記第２の脆化領域において前記単結晶シリコン基板を分離して、前記ベース基板上に前記第２の絶縁層を介して単結晶シリコン層を形成する工程と、
    前記炭化シリコン層を用いて、トランジスタ又はダイオードを形成する工程と、
    前記単結晶シリコン層を用いて、トランジスタを形成する工程と、を有することを特徴とする半導体装置の作製方法。
  2. 請求項１において、
    前記ベース基板はガラス基板であることを特徴とする半導体装置の作製方法。
JP2010067633A 2009-03-27 2010-03-24 半導体装置の作製方法 Expired - Fee Related JP5562696B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010067633A JP5562696B2 (ja) 2009-03-27 2010-03-24 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009078577 2009-03-27
JP2009078577 2009-03-27
JP2010067633A JP5562696B2 (ja) 2009-03-27 2010-03-24 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2010251729A JP2010251729A (ja) 2010-11-04
JP2010251729A5 JP2010251729A5 (ja) 2013-04-18
JP5562696B2 true JP5562696B2 (ja) 2014-07-30

Family

ID=42783000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010067633A Expired - Fee Related JP5562696B2 (ja) 2009-03-27 2010-03-24 半導体装置の作製方法

Country Status (2)

Country Link
US (1) US8198146B2 (ja)
JP (1) JP5562696B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8674374B2 (en) * 2010-04-14 2014-03-18 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method for manufacturing same
CN106783869B (zh) * 2016-09-07 2019-11-22 武汉华星光电技术有限公司 薄膜晶体管阵列基板及其制造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6709907B1 (en) * 1992-02-25 2004-03-23 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor
US6573195B1 (en) * 1999-01-26 2003-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device by performing a heat-treatment in a hydrogen atmosphere
JP2001267573A (ja) * 2000-03-22 2001-09-28 Toshiba Corp ＳｉＣを含む半導体素子
US6855584B2 (en) * 2001-03-29 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP3826828B2 (ja) 2001-11-27 2006-09-27 日産自動車株式会社 炭化珪素半導体を用いた電界効果トランジスタ
US7232714B2 (en) * 2001-11-30 2007-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2003282845A (ja) 2002-03-20 2003-10-03 Mitsubishi Electric Corp 炭化ケイ素基板の製造方法およびその製造方法により製造された炭化ケイ素基板、ならびに、ショットキーバリアダイオードおよび炭化ケイ素薄膜の製造方法
EP1516369A1 (en) * 2002-06-26 2005-03-23 Cambridge Semiconductor Limited Lateral semiconductor device
US7081704B2 (en) * 2002-08-09 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6818529B2 (en) * 2002-09-12 2004-11-16 Applied Materials, Inc. Apparatus and method for forming a silicon film across the surface of a glass substrate
AU2003288999A1 (en) * 2002-12-19 2004-07-14 Semiconductor Energy Laboratory Co., Ltd. Display unit and method of fabricating display unit
US7329923B2 (en) * 2003-06-17 2008-02-12 International Business Machines Corporation High-performance CMOS devices on hybrid crystal oriented substrates
US7384829B2 (en) * 2004-07-23 2008-06-10 International Business Machines Corporation Patterned strained semiconductor substrate and device
US7393733B2 (en) * 2004-12-01 2008-07-01 Amberwave Systems Corporation Methods of forming hybrid fin field-effect transistor structures
WO2006114999A1 (ja) * 2005-04-18 2006-11-02 Kyoto University 化合物半導体装置及び化合物半導体製造方法
JP2007027646A (ja) 2005-07-21 2007-02-01 Mitsubishi Pencil Co Ltd 単結晶炭化シリコン基板の製造方法およびその製造装置
JP4563918B2 (ja) 2005-10-31 2010-10-20 エア・ウォーター株式会社 単結晶ＳｉＣ基板の製造方法
US7691730B2 (en) * 2005-11-22 2010-04-06 Corning Incorporated Large area semiconductor on glass insulator
US7446026B2 (en) * 2006-02-08 2008-11-04 Freescale Semiconductor, Inc. Method of forming a CMOS device with stressor source/drain regions
WO2007102248A1 (ja) * 2006-03-08 2007-09-13 Sharp Kabushiki Kaisha 半導体装置及びその製造方法
TWI328877B (en) * 2006-07-20 2010-08-11 Au Optronics Corp Array substrate
US7846817B2 (en) * 2007-03-26 2010-12-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7932164B2 (en) * 2008-03-17 2011-04-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate by using monitor substrate to obtain optimal energy density for laser irradiation of single crystal semiconductor layers
US7935589B2 (en) * 2008-04-29 2011-05-03 Chartered Semiconductor Manufacturing, Ltd. Enhanced stress for transistors

Also Published As

Publication number Publication date
JP2010251729A (ja) 2010-11-04
US8198146B2 (en) 2012-06-12
US20100244051A1 (en) 2010-09-30

Similar Documents

Publication Publication Date Title
JP5777455B2 (ja) 半導体装置および半導体装置の製造方法
US9437682B2 (en) Semiconductor device and semiconductor device manufacturing method
US8653536B2 (en) Method for manufacturing semiconductor substrate, and semiconductor device
JP4291875B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6120525B2 (ja) 炭化珪素半導体装置
WO2012036229A1 (ja) 半導体装置およびその製造方法
WO2013145022A1 (ja) 炭化珪素半導体装置の製造方法
US20200185517A1 (en) Semiconductor device
TWI502741B (zh) 具有高性能通道之半導體裝置
US8043937B2 (en) Method for manufacturing semiconductor substrate
WO2017138221A1 (ja) 炭化珪素半導体装置およびその製造方法
JP6814965B2 (ja) 半導体エピタキシャルウェハ、半導体素子、および半導体素子の製造方法
JP7047250B2 (ja) 炭化珪素半導体素子の製造方法
JP7054853B2 (ja) 炭化珪素半導体素子およびその製造方法
JP6250230B2 (ja) 炭化珪素半導体装置の製造方法
JP2006324517A (ja) 半導体装置及びその製造方法
JP5562696B2 (ja) 半導体装置の作製方法
JP2004111910A (ja) コンタクト形成方法および半導体装置
JP5995701B2 (ja) 炭化珪素半導体装置及びその製造方法
JP2017147471A (ja) 半導体装置
WO2011027525A1 (ja) 半導体素子およびその製造方法
JP2024080136A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2016015439A (ja) 半導体装置及びその製造方法
JP2010129628A (ja) 炭化珪素半導体装置の製造方法
JP2004335899A (ja) 炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130305

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140306

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140415

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140502

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140527

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140611

R150 Certificate of patent or registration of utility model

Ref document number: 5562696

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees