JP2004335899A - 炭化珪素半導体装置の製造方法 - Google Patents
炭化珪素半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004335899A JP2004335899A JP2003132307A JP2003132307A JP2004335899A JP 2004335899 A JP2004335899 A JP 2004335899A JP 2003132307 A JP2003132307 A JP 2003132307A JP 2003132307 A JP2003132307 A JP 2003132307A JP 2004335899 A JP2004335899 A JP 2004335899A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon carbide
- film
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
【課題】イオン注入法によりトレンチ側壁部に炭化珪素からなる導電層を形成する場合であれ、その導電層としての機能を適正に維持可能とする炭化珪素半導体装置の製造方法を提供する。
【解決手段】基板１およびドリフト層２、そして第１のゲート層３、並びにソース層４からなる炭化珪素基板に、ドリフト層２に達するようなトレンチ（溝）５を形成した後、このトレンチ５の内壁面にＮ型のチャネル層６を形成する。その後、このチャネル層６の表面にイオン注入法によってＰ型の第２のゲート層７を形成する。そして、この第２のゲート層７の表面に半導体膜ＴＦを堆積形成した後、第２のゲート電極１０ａおよび１０ｂを成膜し、この第２のゲート電極に対して所要の熱処理を施すことにより炭化珪素半導体装置を製造する。
【選択図】 図６
【解決手段】基板１およびドリフト層２、そして第１のゲート層３、並びにソース層４からなる炭化珪素基板に、ドリフト層２に達するようなトレンチ（溝）５を形成した後、このトレンチ５の内壁面にＮ型のチャネル層６を形成する。その後、このチャネル層６の表面にイオン注入法によってＰ型の第２のゲート層７を形成する。そして、この第２のゲート層７の表面に半導体膜ＴＦを堆積形成した後、第２のゲート電極１０ａおよび１０ｂを成膜し、この第２のゲート電極に対して所要の熱処理を施すことにより炭化珪素半導体装置を製造する。
【選択図】 図６
Description
【０００１】
【発明の属する技術分野】
この発明は、トレンチ（溝）構造を有する炭化珪素（ＳｉＣ）半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来、この種の炭化珪素（ＳｉＣ）半導体装置としては、例えば特許文献１に記載された半導体装置がある。この半導体装置は、例えばインバータのスイッチング素子等に用いられるものであり、図７に、この炭化珪素半導体装置の概略構造を模式的に示す。
【０００３】
この炭化珪素半導体装置は、同図７に示されるように、Ｎ型の４Ｈ−ＳｉＣ等、炭化珪素（ＳｉＣ）からなる基板１の上に、Ｎ型のＳｉＣよりなるドリフト層２と、Ｐ型のＳｉＣよりなる第１のゲート層３と、Ｎ型のＳｉＣよりなるソース層４とが順に積層形成されている。なお、大きくは、これら基板１およびドリフト層２、そして第１のゲート層３、並びにソース層４によって炭化珪素基板が形成されている。
【０００４】
またこの装置には、上記ソース層４および第１のゲート層３とを貫通してドリフト層２に達するトレンチ（溝）５が形成されており、このトレンチ５の側壁面は上記ソース層４に対してほぼ垂直になっている。そして、上記トレンチ５の側壁部および底部には、Ｎ型のＳｉＣよりなるチャネル層（Ｎ型の炭化珪素層）６が形成されるとともに、その表面に、Ｐ型のＳｉＣよりなる第２のゲート層（Ｐ型の炭化珪素層）７が形成されている。なお、上記基板１およびソース層４は、上記ドリフト層２およびチャネル層６よりも高い濃度の不純物を有して形成されている。
【０００５】
さらに、上記各層２〜４の露出した部分は例えばシリコン酸化膜等からなる絶縁膜８によって覆われており、この絶縁膜８を選択的にエッチング除去して形成されたコンタクトホール内、あるいは基板１の裏面に、当該半導体装置の駆動のために各種の配線と電気的に接続される各種の電極が形成されている。
【０００６】
具体的には、ソース層４の上には例えばニッケル等からなるソース電極１１、基板１の裏面（下面）には例えばニッケル等からなるドレイン電極１２が全面に形成されている。他方、上記第２のゲート層７の上には、第２ゲート電極１０ａおよび１０ｂが形成されており、上記第１のゲート層３の上には、ソース層４の一部を除去して第１のゲート層３を露出させた部分において、第１ゲート電極９ａおよび９ｂが形成されている。より具体的には、第１および第２のゲート電極は、例えばアルミニウム等からなる電極９ａおよび１０ａの上に、例えばニッケル等からなる電極９ｂおよび１０ｂが積層されるかたちで形成されており、電極９ａおよび１０ａは、電極９ｂおよび１０ｂよりも薄い膜厚にて形成されている。なお、例えば電極接触面が十分に高い濃度の不純物を有するｐ型半導体で形成されている場合など、電極９ｂおよび１０ｂと第１のゲート層３および第２のゲート層７との間にオーミック接触が形成される場合には、電極９ａおよび１０ａは不要となる。
【０００７】
次に、上記炭化珪素半導体装置の動作について説明する。
図７中の端子Ｇ１、Ｇ２およびＳ、Ｄは、それぞれ上記第１のゲート電極９ａおよび９ｂ、第２のゲート電極１０ａおよび１０ｂ、そしてソース電極１１、ドレイン電極１２に電気的に接続された端子である。具体的には、上記端子Ｇ１およびＧ２は、上記第１のゲート電極９ａおよび９ｂ、第２のゲート電極１０ａおよび１０ｂを介して、上記第１のゲート層３および第２のゲート層７に電位を与えるための端子である。他方、上記端子Ｓはソース層４を、上記端子Ｄは上記基板１およびドリフト層２を介してチャネル層６と電気的に接続されており、上記端子Ｄから上記端子Ｓへ流れるドレイン電流は上記チャネル層６を通って流れることとなる。
【０００８】
また、上記チャネル層６は、上記両ゲート層３および７との接合部における空乏層によりキャリアの通過することができる領域の幅（チャネル幅）が狭くなっている。そして、その膜厚は、上記端子Ｄおよび端子Ｓの間に順方向の電圧が印加されている状態においても、上記端子Ｇ１およびＧ２に電位（電荷）が与えられなければドレイン電流はほとんど流れないように設計されている。
【０００９】
ここで、上記空乏層を形成しているＰ型の両ゲート層３および７とＮ型のチャネル層６との間に順方向の電圧を与えることにより、該空乏層を狭めることは可能である。すなわち、キャリアの通り道となるチャネル幅を広くすることができる。そして、この炭化珪素半導体装置では、上記端子ＤおよびＳ間に電圧が印加された状態で上記端子Ｇ１およびＧ２に電位（電荷）を与えることにより、上記端子Ｄから上記端子Ｓに流れるドレイン電流を制御することとなる。より具体的には、上記端子Ｇ１およびＧ２に与える電位（電荷）によって上記空乏層の幅を調整し、上記チャネル層６内においてキャリアの通過することができる領域の幅（チャネル幅）を変化させることによりドレイン電流の制御を行う。なお、上記端子Ｇ１およびＧ２間の電圧は、両ゲート層３および７とチャネル層６との間に電流が流れない領域で与えるものとする。
【００１０】
以上のように、この炭化珪素半導体装置は、いわゆるノーマリオフ型の接合形電界効果トランジスタとして動作する。このようなノーマリオフ型の接合形電界効果トランジスタは、故障等によってゲート電極に電位（電荷）が印加されないような状態となった場合にはドレイン電流が流れないため、ノーマリオン型のものよりも高い安全性を確保することができる。
【００１１】
【特許文献１】
特開２００３−０６８９８１号公報
【００１２】
【発明が解決しようとする課題】
ところで、上記炭化珪素半導体装置は通常、次のような方法によって製造されている。
【００１３】
図８（ａ）および（ｂ）、そして図９に、この炭化珪素半導体装置の製造方法についてその製造プロセスの一例を示す。なお、図８（ａ）は上記チャネル層６の内方にイオンを打ち込むことにより第２のゲート層７を形成する工程、図８（ｂ）は上記第２のゲート層７の上に電極を形成する工程、図９は上記電極形成後の熱処理工程を示している。
【００１４】
上記炭化珪素（ＳｉＣ）からなる半導体装置では、不純物を導入して第１および第２導電型領域を形成する工程において、シリコンと比較して不純物拡散が格段に遅い。このため、シリコン等に不純物領域を形成する方法として用いられる熱拡散法では、半導体装置として適正に動作するために必要な不純物領域の幅（厚さ）を得ることは難しい。そこで、炭化珪素に不純物を導入する方法としては、高いエネルギーで不純物イオンを打ち込む方法が用いられている。そして、このような高いエネルギーでのイオン注入によれば、シリコンほどではないにしろ、上記半導体装置が適正に動作するために必要な不純物領域の幅（厚さ）は確保される。
【００１５】
しかし、上記トレンチ構造を有する炭化珪素半導体装置において、該トレンチ５内部に形成された上記チャネル層６に対して、その側壁面に沿った方向から不純物イオンを打ち込むことにより上記第２のゲート層７を形成する場合、その不純物は、図８（ａ）中の領域ａおよびｂの部分に導入されることとなる。すなわち、イオン注入方向に垂直に対向する面には、深い（厚い）領域ａにわたって不純物が導入されるが、トレンチ側壁部のようにイオン注入方向に沿った面には、狭い（薄い）領域ｂのみに不純物が導入される。なお前述のように、これら領域ａおよびｂは、可能な限り深く（厚く）形成され、上記半導体装置として動作するために必要な幅（厚さ）は保たれているものの、その幅（厚さ）は、例えば領域ａで０．７μｍ、領域ｂで０．５μｍ以下と、極めて狭い（薄い）ものとなっている。
【００１６】
このため、特にトレンチ側壁部で十分な不純物領域の幅が得られないままに、この第２のゲート層７の上に図８（ｂ）に示される態様で上記電極１０ａおよび１０ｂが形成され、その後工程として熱処理が施されると、図９中に領域ＤＩＦ２として示される態様でそれら電極材料の拡散が進むことになる。このような電極材料の拡散により、トレンチ５側壁部の不純物領域の狭い（薄い）領域ｂにおいては、上記第２のゲート層７はさらに薄くなる。そして、このような電極材料の拡散がさらに進むと、ついには該第２のゲート層７は分離してしまう。このような第２のゲート層７はもはやその本来の機能を果せず、該第２のゲート層７と上記チャネル層６との間の空乏層が正常に形成されなかったり、リーク電流が増大したりする等の問題が生じることとなる。すなわち、このような半導体装置は、前述のようなノーマリオフ型の接合形電界効果トランジスタとして適正に動作することができなくなる。
【００１７】
この発明は、こうした実情に鑑みてなされたものであり、イオン注入法によりトレンチ側壁部に炭化珪素からなる導電層を形成する場合であれ、その導電層としての機能を適正に維持可能とする炭化珪素半導体装置の製造方法を提供することを目的とする。
【００１８】
【課題を解決するための手段】
こうした目的を達成するため、請求項１に記載の発明では、炭化珪素基板にトレンチを形成した後、イオン注入法によって少なくともトレンチ側壁に炭化珪素からなる導電層を形成する炭化珪素半導体装置の製造方法として、前記形成された導電層の表面に適宜の半導体膜を堆積形成した後、電極となる金属膜を成膜し、この成膜した金属膜に対して熱処理を施すこととする。
【００１９】
このような製造方法によれば、前記金属膜と前記導電層との間に介在する半導体膜が前記導電層の層厚を実質的に拡大するように作用することとなり、前記金属膜に対する熱処理に伴ってその金属膜の材料の拡散が進む場合であれ、該拡散によって前記導電層が必要以上に侵食されることを防ぐことができるようになる。
【００２０】
なお、前記半導体膜としては、請求項２に記載のように、エピタキシャル成長によって形成された炭化珪素膜を用いることができる。この場合、この炭化珪素膜が堆積される下地基板も炭化珪素で形成されているため、この下地基板と前記炭化珪素膜との間で、ヤング率などの機械的性質および熱膨張係数、並びに格子定数等の差異が生じることはない。このため、前記半導体膜の成膜に伴う下地基板の歪みを最小限に抑えることができるようになる。
【００２１】
また、前記半導体膜としては、請求項３に記載のように、ＣＶＤによって形成された珪素膜を用いることもできる。この珪素膜は、前記金属膜に対する熱処理により、その金属材料が拡散した領域において該金属材料と反応し、シリサイドを形成する。このシリサイドは、半導体分野において一般に知られているように、種々の電気的性質に優れ、安定な材料であることから、当該半導体装置そのものの電気的特性を好適に維持する上で有効である。
【００２２】
なお、この珪素膜としては、請求項４に記載のように、その成膜時において多結晶珪素膜および非晶質（アモルファス）珪素膜のいずれかからなるものを用いることができる。一般に、単結晶珪素膜に比べて、多結晶珪素膜および非晶質珪素膜の成膜は容易である。このため該製造方法によれば、その成膜条件、例えば成膜時の温度や下地基板の種類などに関する制約も少なくなる。
【００２３】
一方、前記半導体膜の膜厚についてはこれを、請求項５に記載のように、前記電極となる金属膜の熱処理に際して、該金属膜の材料が拡散する深さよりも薄く、且つ、同金属膜の材料が拡散する深さが少なくとも前記トレンチの側壁に形成された前記導電層の深さ未満となる膜厚に設定することが有効である。このような製造方法によれば、前記電極となる金属膜と前記導電層との間に良好なオーミック接触が得られ、当該製造対象となる半導体装置としての優れた電気的特性を実現することができるようになる。
【００２４】
また一方、前記電極となる金属膜の熱処理についてもこれを、請求項６に記載のように、該熱処理によって前記金属膜の材料が拡散する深さが、前記半導体膜の膜厚を突き抜け、且つ、少なくとも前記トレンチの側壁に形成された導電層の深さ未満となるように、その温度および時間の少なくとも一方を制御することで、上述のように、前記電極となる金属膜と前記導電層との間に良好なオーミック接触を得ることができ、ひいては優れた電気的特性を実現することができるようになる。
【００２５】
他方、前記電極となる金属膜の材料についてはこれを、請求項７に記載のように、タングステン、ニッケル、チタン、アルミニウム、タンタル、モリブデン、コバルト、白金のいずれか、およびそれらの合金、およびそれらのシリサイドのいずれかを採用することができる。これらの材料はいずれも、低抵抗かつ高融点の電極材料であり、このような材料を上記金属膜の材料として用いる当製造方法によれば、トランジスタ等を製造する工程で必要となる高温での熱処理プロセスにおいても、その電気的特性を維持することができるようになる。
【００２６】
なおこの場合、特に請求項２または請求項３に記載のように、前記半導体膜として珪素膜を用いる場合には、それら材料のシリサイド化も容易である。
また、これらの製造方法は、請求項８に記載のように、前記炭化珪素基板として、第１導電型からなる基板上に、同じく第１導電型からなってより低濃度のドリフト層、および第２導電型からなる第１のゲート層、および第１導電型からなるソース層が順に積層されたものを用いるとともに、前記トレンチが、前記ソース層と前記第１のゲート層とを貫通して前記ドリフト層に達する深さにて形成されて且つ、このトレンチの内壁面に第１導電型の炭化珪素からなるチャネル層、および第２導電型の炭化珪素からなる第２のゲート層が順に積層されるとき、該第２のゲート層を、前記イオン注入法によって前記導電層として形成する炭化珪素半導体装置の製造に適用して特に有効である。
【００２７】
前述のように、前記金属膜に対する熱処理に際し、第２のゲート層は、その前記トレンチ側壁部にある不純物領域の狭い（薄い）領域が金属材料の拡散によって侵食されて、その本来の機能が得られなくなる。そしてこれにより、前記第２のゲート層と前記チャネル層との間の空乏層が正常に形成されなかったり、リーク電流が増大したりする等の問題が生じ、トランジスタとして適正に動作することができなくなる。この点、上記製造方法によれば、イオン注入法によりトレンチ側璧部に第２のゲート層となる不純物領域を形成するとともに、その表面に電極を形成して熱処理を施す場合であれ、前記トレンチ側壁部における第２のゲート電極の幅（厚さ）は保たれ、ゲート層としての機能を適正に維持することができるようになる。
【００２８】
【発明の実施の形態】
図１〜図６に、この発明にかかる炭化珪素半導体装置の製造方法についてその一実施の形態を示す。なお、この実施の形態の製造方法において製造の対象とする炭化珪素半導体装置も、基本的には先の図７に例示した炭化珪素半導体装置と同様の構造を有している。すなわち、ここで製造の対象とする炭化珪素半導体装置も、トレンチ構造を有するいわゆるノーマリオフ型の接合形電界効果トランジスタであり、その動作態様も、先の図７を参照して前述したとおりである。
【００２９】
以下、図１〜図６を参照して、この実施の形態にかかる炭化珪素半導体装置の製造方法について詳述する。なお、これら各図において、先の図７に示した要素と同一の要素には各々同一の符号を付して示しており、それら要素についての重複する説明は割愛する。
【００３０】
この製造に際しては、まず、図１（ａ）に示すように、例えば４００μｍの厚さを有する例えばＮ型（第１導電型）の４Ｈ−ＳｉＣ等、炭化珪素からなる基板１の上に、連続エピタキシャル成長により、ドリフト層２および第１のゲート層３およびソース層４を順に積層形成する。
【００３１】
具体的には、原料ガスに例えばＳｉＨ４およびＣ３Ｈ８等を、またＮ型（第１導電型）の不純物として例えばリンまたは窒素等を用いたＣＶＤ（化学気相成長）等により、上記基板１上に、例えば膜厚が１０μｍである上記ドリフト層２を形成する。次いで、原料ガスに例えばＳｉＨ４およびＣ３Ｈ８等を、またＰ型（第２導電型）の不純物として例えばアルミニウムまたはホウ素等を用いた、同じくＣＶＤ等により、上記ドリフト層２上に、例えば膜厚が２μｍ〜３μｍである上記第１のゲート層３を形成する。さらに、この第１のゲート層３上に、原料ガスに例えばＳｉＨ４およびＣ３Ｈ８等を、またＮ型不純物として例えばリンまたは窒素等を用いた、同じくＣＶＤ等により、例えば膜厚が２μｍ〜３μｍである上記ソース層４を形成する。
【００３２】
この炭化珪素半導体装置にあっては前述のように、大きくは、これら基板１、ドリフト層２、第１のゲート層３、およびソース層４によって炭化珪素基板が構成される。
【００３３】
次に、図１（ｂ）に示すように、例えば反応ガスにフッ素系のガス等を用いたＲＩＥ（反応性イオンエッチング）等により、上記ソース層４および第１のゲート層３を貫通してドリフト層２に達する例えば深さが５μｍ〜７μｍとなるトレンチ（溝）５を形成する。そしてその後、図２（ａ）に示すように、このトレンチ５の側壁部および底部に、原料ガスに例えばＳｉＨ４およびＣ３Ｈ８等を、またＰ型不純物として例えばリンまたは窒素等を用いたＣＶＤ等によるエピタキシャル成長により、例えば膜厚が１μｍ程度となるチャネル層（Ｎ型の炭化珪素層）６を形成する。ここで、このチャネル層６および上記ドリフト層２は、基板１およびソース層４よりも不純物濃度が低くなるように形成される。
【００３４】
次に、上記トレンチ５の側壁部および底部に、該トレンチ５の側壁面に沿った方向からイオン注入を行って、アルミニウムまたはホウ素等のＰ型不純物を所定の深さにわたって導入する。この結果、図２（ｂ）に示されるように、トレンチ５の内部も含めて、上記チャネル層６の表面全域に、第２のゲート層（Ｐ型の炭化珪素層）７が積層形成される。なお、この図２（ｂ）に示される工程は、先の図８（ａ）に例示した工程に対応するものである。
【００３５】
そして、この実施の形態においては、図３（ａ）に示すように、この第２のゲート層７の上に、原料ガスに例えばＳｉＨ４等を用いたＣＶＤにより、多結晶珪素または非晶質（アモルファス）珪素からなる半導体膜ＴＦを形成する。
【００３６】
次に、図３（ｂ）および図４（ａ）に示すように、例えば反応ガスにフッ素系のガス等を用いたＲＩＥ等により、上記半導体膜ＴＦおよび第２のゲート層７およびチャネル層６、そしてソース層４を選択的に除去して、ソースコンタクト領域Ａ１および第１ゲートコンタクト領域Ａ２を順次形成する。
【００３７】
さらに、図４（ｂ）および図５（ａ）に示すように、例えば熱酸化等により絶縁膜８を形成し、次いで、反応ガスにＨＦ等を用いたＲＩＥ等により、上記絶縁膜８を選択的に除去してコンタクトホールＣＨを形成する。
【００３８】
その後、図５（ｂ）に示すように、このコンタクトホールＣＨを介して各種の電極を形成する。具体的には、上記第１および第２のゲート層３および７、そしてソース層４に電気的に接続されるように、例えばＣＶＤ等により、第１のゲート電極９ａおよび９ｂ、また金属膜としての第２のゲート電極１０ａおよび１０ｂ、そしてソース電極１１をそれぞれ形成する。また、基板１の裏面（下面）には、同じくＣＶＤ等により、ドレイン電極１２を形成する。なお、これら各電極を形成する工程は、先の図８（ｂ）に例示した工程に対応するものである。
【００３９】
そして、これら各種の電極を形成した後に、例えば温度１０００℃で１０分間ほどの熱処理を行う。この電極形成後の熱処理は、先の図９に例示した工程に対応している。この熱処理に伴い、上記多結晶珪素または非晶質珪素からなる半導体膜ＴＦの結晶化が進むとともに、イオン注入により形成された不純物領域である第２のゲート層は活性化され、上記各種の電極とのコンタクトも図られる。また、このようにして上記第２のゲート電極１０ａおよび１０ｂに対して熱処理が施されると、これら電極材料の拡散は、図６中に領域ＤＩＦ１として示される態様で進むことになる。
【００４０】
ただし、この実施の形態においては上述のように、上記電極１０ａおよび１０ｂと第２のゲート層７との間に上記半導体膜ＴＦを形成しているために、こうした電極材料の拡散が上記チャネル層６まで達することはない。すなわち、トレンチ５の側壁部においても上記第２のゲート層７の幅（厚さ）は十分に確保されることとなり、該第２のゲート層７としての機能が損なわれることはない。
【００４１】
ちなみにこの実施の形態において、上記半導体膜ＴＦの膜厚についてはこれを、上記第２のゲート電極１０ａおよび１０ｂの熱処理に際して、これら電極材料が拡散する深さよりも薄く、且つ、同電極材料が拡散する深さが少なくともトレンチ５の側壁に形成された第２のゲート層７の深さ未満となる膜厚に設定した。しかも、上記電極材料の拡散領域ＤＩＦ１においては、電極１０ａおよび１０ｂから拡散してきたアルミニウムおよびニッケルが、珪素（Ｓｉ）原子を含む半導体膜ＴＦおよび第２のゲート層７と反応して、高融点かつ低抵抗で、高温環境でも安定なシリサイドが形成されている。このため、このシリサイドを介して前記電極１０ａおよび１０ｂと第２のゲート層７との間にオーミック接触が形成され、良好な電気的特性を得ることができるようになる。なお、上記電極１０ａの膜厚は薄いため、上記電極材料の拡散は１０ｂ（ニッケル）によるものが主であり、上記シリサイドは電極１０ｂに基づくニッケルシリサイドが主となる。
【００４２】
このようにして、先の図７に例示した炭化珪素半導体装置と基本的に同様の構造を有する半導体装置が製造される。しかも、この実施の形態にかかる上記製造方法の採用により、その製造された半導体装置としても、前述したノーマリオフ型の接合形電界効果トランジスタとしての適正な動作が保証されるようになる。
【００４３】
以上説明したように、この実施の形態にかかる炭化珪素半導体装置（接合形電界効果トランジスタ）の製造方法によれば、以下のような優れた効果が得られるようになる。
【００４４】
（１）基板１およびドリフト層２、そして第１のゲート層３、並びにソース層４からなる炭化珪素基板に、前記ドリフト層２に達するようなトレンチ（溝）５を形成した後、該トレンチ５の内壁面にＮ型のチャネル層６を形成し、このチャネル層６の内方にイオン注入法によってＰ型の第２のゲート層７を形成した。そして、この第２のゲート層７の表面に半導体膜ＴＦを堆積形成した後、第２のゲート電極１０ａおよび１０ｂを成膜し、この第２のゲート電極に対して、第２のゲート層７とコンタクトをとるための熱処理を施すことにより炭化珪素半導体装置を製造するようにした。
【００４５】
このため、上記第２のゲート電極１０ａおよび１０ｂと第２のゲート層７との間に介在する半導体膜が導電層である第２のゲート層７の層厚を実質的に拡大するように作用する。このため、上記電極１０ａおよび１０ｂに対する熱処理に伴ってこれら電極材料の拡散が進む場合であれ、該第２のゲート層７が必要以上に侵食されることを防ぐことができる。
【００４６】
（２）また、上記製造方法では、斜め方向からのイオン注入などの特殊な工程を必要としないため、一般の半導体製造設備、並びに一般の半導体製造プロセスを用いて容易に上記効果を実現することができる。
【００４７】
（３）上記半導体膜ＴＦは珪素膜をＣＶＤにて形成した。この珪素膜は、第２のゲート電極１０ａおよび１０ｂに対する熱処理によりその電極材料が拡散した領域において、該電極材料と反応し、シリサイドを形成する。このシリサイドは、半導体分野において一般に知られているように、種々の電気的性質に優れ、安定な材料であるため、上記製造される炭化珪素半導体装置そのものの電気的特性を高く維持することができる。
【００４８】
（４）また、この珪素膜はその下地となる第２のゲート層７の構成元素である珪素原子からなる。そのため、半導体膜ＴＦ自体の拡散に起因する第２のゲート層７内の点欠陥等の発生も抑制されるようになる。
【００４９】
（５）そして、この珪素膜としては、その成膜時において多結晶珪素膜または非晶質珪素膜を用いた。珪素膜は半導体分野で使用されることが多い膜であり、既存の設備で形成することが可能であるため、炭化珪素膜よりも安価かつ容易に形成することができる。さらに、多結晶珪素膜および非晶質珪素膜の成膜は、単結晶珪素膜と比較して容易であり、その成膜条件、例えば成膜時の温度や下地基板の種類などに関する制約も少ない。
【００５０】
（６）前記半導体膜ＴＦの膜厚についてはこれを、前記第２のゲート電極１０ａおよび１０ｂの熱処理に際して、これら電極材料が拡散する深さよりも薄く、且つ、同電極材料が拡散する深さが少なくとも前記トレンチ５の側壁に形成された前記第２のゲート層７の深さ未満となる膜厚に設定した。このような膜厚の設定により、第２のゲート電極１０ａおよび１０ｂと第２のゲート層７との間に良好なオーミック接触が得られ、優れた電気的特性が実現される。
【００５１】
（７）前記第２のゲート電極１０ａおよび１０ｂを、アルミニウムおよびニッケルにより形成した。これらの材料は、低抵抗かつ高融点の電極材料でもあり、トランジスタ等を製造する工程で必要となる高温での熱処理プロセスにおいてもその電気的特性を維持することができる。
【００５２】
（８）しかも、この第２のゲート電極１０ａおよび１０ｂの下地には、前記珪素膜からなる半導体膜ＴＦが用いられているため、これら電極材料のシリサイドを容易に形成することができる。シリサイドが種々の電気的性質に優れ、安定な材料であることは上述のとおりである。
【００５３】
なお、本発明にかかる炭化珪素半導体装置の製造方法は上記実施の形態に限られることなく、例えば以下の形態にて実施することもできる。
・上記実施の形態においては、第２のゲート電極１０ａおよび１０ｂをアルミニウムおよびニッケルの２層構造として形成しているが、必ずしも２層である必要はなく、１層もしくは３層以上の構造を有する電極として形成することもできる。また、その電極自体の材料も金属であれば任意である。そして、この第２のゲート電極が、上記アルミニウムやニッケルも含めて、低抵抗かつ高融点であるタングステン、チタン、タンタル、モリブデン、コバルト、白金のいずれか、およびそれらの合金、およびそれらのシリサイドのいずれかからなる場合は、トランジスタ等の製造工程における高温での熱処理プロセスにおいてもその電気的特性は好適に維持される。なお、上記電極を２層以上で形成する場合は、これら材料の任意の組み合わせが採用可能であり、また上記第２のゲート電極に限らず、第１のゲート電極９ａおよび９ｂや、ソース電極１１およびドレイン電極１２についても同様のことがいえる。
【００５４】
・また、これら電極の形成方法も任意である。例えば、該電極がシリサイドからなる場合は、一般に半導体製造工程で使用されている周知の自己整合的シリサイド（サリサイド）工程を用いてそれら電極を形成することもできる。
【００５５】
・上記実施の形態においては、半導体膜ＴＦの膜厚を、第２のゲート電極１０ａおよび１０ｂの熱処理に際して、これら電極材料が拡散する深さよりも薄く、且つ、同電極材料が拡散する深さが少なくともトレンチ５の側壁に形成された前記第２のゲート層７の深さ未満となる膜厚に設定した。これに代えて、前記電極１０ａおよび１０ｂの熱処理に際しての温度や時間を制御するようにしてもよい。すなわち、該熱処理によってそれら電極材料が拡散する深さが、前記半導体膜ＴＦの膜厚を突き抜け、且つ、前記トレンチ５の内壁面に形成された第２のゲート層７の深さ未満となるようにその温度および時間の少なくとも一方を制御する。このような製造方法によっても、第２のゲート電極１０ａおよび１０ｂと第２のゲート層７との間には良好なオーミック接触が得られ、優れた電気的特性を実現することができる。
【００５６】
・上記実施の形態においては、前記半導体膜ＴＦに珪素膜用いているが、炭化珪素膜やその他の膜を用いても、第２のゲート電極１０ａおよび１０ｂに対する熱処理に伴う上記電極材料の拡散により、第２のゲート層７が必要以上に侵食されることを防ぐことができる。また、珪素膜を用いる場合であれ、上記実施の形態のように、必ずしも成膜時に多結晶珪素膜あるいは非晶質珪素膜である必要はなく、単結晶珪素膜であったとしても同様の効果を得ることはできる。他方、上記半導体膜ＴＦとして炭化珪素膜を用いる場合は、例えば原料ガスにＳｉＨ４およびＣ３Ｈ８等を用いたエピタキシャル成長によって形成する。そしてこの炭化珪素膜を用いる場合、上記第２のゲート電極に対する熱処理によりその電極材料が拡散した領域にシリサイドが形成される。またこの場合、その下地となる基板との間で熱膨張係数や格子定数等の差異が生じないため、前記半導体膜ＴＦの成膜に伴う下地基板の歪みを最小限に抑えることができるようにもなる。
【００５７】
・上記実施の形態においては、トレンチ５の底部および側壁部にチャネル層６を設けてその表面全域に第２のゲート層７を形成しているが、上記チャネル層６および第２のゲート層７はトレンチ５の側壁部のみに設けることで足りる。すなわち、極端な例ではあるが、マスク等を用いてトレンチ５の側壁部のみに上記チャネル層６設けるようにしてもよい。なお、このチャネル層６の膜厚、並びに成膜方法やエッチング方法は任意である。
【００５８】
・また、ドリフト層２および第１のゲート層３、並びにソース層４および半導体膜ＴＦの成膜方法やエッチング方法も任意である。さらには、トレンチ５の形成方法も任意であり、例えば、前述のＲＩＥを用いずに、適宜のメタルマスクを用いたスパッタリング等により形成してもよい。
【００５９】
・また、上記実施の形態においては、各膜厚についてこれを、基板１が４００μｍ、ドリフト層２が１０μｍ、第１のゲート層３が２μｍ〜３μｍ、ソース層４が２μｍ〜３μｍであるとし、トレンチ５の深さについてはこれを５μｍ〜７μｍとしている。しかし、これら各膜厚およびトレンチ５の深さは一例にすぎず、その値は、トレンチ５がソース層４および第１のゲート層３を貫通してドリフト層２に達するような範囲で任意である。また、基板１の結晶構造についても、必ずしも六方晶（４Ｈ−ＳｉＣ）のものを用いる必要はない。
【００６０】
・上記実施の形態においては、ノーマリオフ型の接合形電界効果トランジスタをその製造の対象としているが、本発明にかかる製造方法のおいて製造の対象となる炭化珪素半導体装置はこれに限らず任意である。すなわち、前記チャネル層６の幅を変化させることにより、ノーマリオン型の接合形電界効果トランジスタの製造に本発明を適用することもでき、また、設計次第では、その他の炭化珪素トランジスタやダイオード等の製造に本発明を適用することもできる。
【００６１】
・上記実施の形態においては、第１導電型をｎ型、第２導電型をｐ型としたが、逆に、第１導電型をｐ型、第２導電型をｎ型としてもよい。
【図面の簡単な説明】
【図１】（ａ）〜（ｂ）は、この発明にかかる炭化珪素半導体装置の製造方法の一実施の形態についてその製造プロセスを示す断面図。
【図２】（ａ）〜（ｂ）は、この発明にかかる炭化珪素半導体装置の製造方法の一実施の形態についてその製造プロセスを示す断面図。
【図３】（ａ）〜（ｂ）は、この発明にかかる炭化珪素半導体装置の製造方法の一実施の形態についてその製造プロセスを示す断面図。
【図４】（ａ）〜（ｂ）は、この発明にかかる炭化珪素半導体装置の製造方法の一実施の形態についてその製造プロセスを示す断面図。
【図５】（ａ）〜（ｂ）は、この発明にかかる炭化珪素半導体装置の製造方法の一実施の形態についてその製造プロセスを示す断面図。
【図６】この発明にかかる炭化珪素半導体装置の製造方法の一実施の形態についてその製造プロセスを示す断面図。
【図７】上記実施の形態の製造方法において製造の対象とする炭化珪素半導体装置の断面構造を示す断面図。
【図８】（ａ）〜（ｂ）は、従来の炭化珪素半導体装置の製造方法についてその製造プロセス例を示す断面図。
【図９】従来の炭化珪素半導体装置の製造方法についてその製造プロセス例を示す断面図。
【符号の説明】
１…基板、２…ドリフト層、３…第１のゲート層、４…ソース層、５…トレンチ、６…チャネル層、７…第２のゲート層（導電層）、ＴＦ…半導体膜、９ａ、９ｂ…第１のゲート電極、１０ａ、１０ｂ…第２のゲート電極（金属膜）、１１…ソース電極、１２…ドレイン電極。
【発明の属する技術分野】
この発明は、トレンチ（溝）構造を有する炭化珪素（ＳｉＣ）半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来、この種の炭化珪素（ＳｉＣ）半導体装置としては、例えば特許文献１に記載された半導体装置がある。この半導体装置は、例えばインバータのスイッチング素子等に用いられるものであり、図７に、この炭化珪素半導体装置の概略構造を模式的に示す。
【０００３】
この炭化珪素半導体装置は、同図７に示されるように、Ｎ型の４Ｈ−ＳｉＣ等、炭化珪素（ＳｉＣ）からなる基板１の上に、Ｎ型のＳｉＣよりなるドリフト層２と、Ｐ型のＳｉＣよりなる第１のゲート層３と、Ｎ型のＳｉＣよりなるソース層４とが順に積層形成されている。なお、大きくは、これら基板１およびドリフト層２、そして第１のゲート層３、並びにソース層４によって炭化珪素基板が形成されている。
【０００４】
またこの装置には、上記ソース層４および第１のゲート層３とを貫通してドリフト層２に達するトレンチ（溝）５が形成されており、このトレンチ５の側壁面は上記ソース層４に対してほぼ垂直になっている。そして、上記トレンチ５の側壁部および底部には、Ｎ型のＳｉＣよりなるチャネル層（Ｎ型の炭化珪素層）６が形成されるとともに、その表面に、Ｐ型のＳｉＣよりなる第２のゲート層（Ｐ型の炭化珪素層）７が形成されている。なお、上記基板１およびソース層４は、上記ドリフト層２およびチャネル層６よりも高い濃度の不純物を有して形成されている。
【０００５】
さらに、上記各層２〜４の露出した部分は例えばシリコン酸化膜等からなる絶縁膜８によって覆われており、この絶縁膜８を選択的にエッチング除去して形成されたコンタクトホール内、あるいは基板１の裏面に、当該半導体装置の駆動のために各種の配線と電気的に接続される各種の電極が形成されている。
【０００６】
具体的には、ソース層４の上には例えばニッケル等からなるソース電極１１、基板１の裏面（下面）には例えばニッケル等からなるドレイン電極１２が全面に形成されている。他方、上記第２のゲート層７の上には、第２ゲート電極１０ａおよび１０ｂが形成されており、上記第１のゲート層３の上には、ソース層４の一部を除去して第１のゲート層３を露出させた部分において、第１ゲート電極９ａおよび９ｂが形成されている。より具体的には、第１および第２のゲート電極は、例えばアルミニウム等からなる電極９ａおよび１０ａの上に、例えばニッケル等からなる電極９ｂおよび１０ｂが積層されるかたちで形成されており、電極９ａおよび１０ａは、電極９ｂおよび１０ｂよりも薄い膜厚にて形成されている。なお、例えば電極接触面が十分に高い濃度の不純物を有するｐ型半導体で形成されている場合など、電極９ｂおよび１０ｂと第１のゲート層３および第２のゲート層７との間にオーミック接触が形成される場合には、電極９ａおよび１０ａは不要となる。
【０００７】
次に、上記炭化珪素半導体装置の動作について説明する。
図７中の端子Ｇ１、Ｇ２およびＳ、Ｄは、それぞれ上記第１のゲート電極９ａおよび９ｂ、第２のゲート電極１０ａおよび１０ｂ、そしてソース電極１１、ドレイン電極１２に電気的に接続された端子である。具体的には、上記端子Ｇ１およびＧ２は、上記第１のゲート電極９ａおよび９ｂ、第２のゲート電極１０ａおよび１０ｂを介して、上記第１のゲート層３および第２のゲート層７に電位を与えるための端子である。他方、上記端子Ｓはソース層４を、上記端子Ｄは上記基板１およびドリフト層２を介してチャネル層６と電気的に接続されており、上記端子Ｄから上記端子Ｓへ流れるドレイン電流は上記チャネル層６を通って流れることとなる。
【０００８】
また、上記チャネル層６は、上記両ゲート層３および７との接合部における空乏層によりキャリアの通過することができる領域の幅（チャネル幅）が狭くなっている。そして、その膜厚は、上記端子Ｄおよび端子Ｓの間に順方向の電圧が印加されている状態においても、上記端子Ｇ１およびＧ２に電位（電荷）が与えられなければドレイン電流はほとんど流れないように設計されている。
【０００９】
ここで、上記空乏層を形成しているＰ型の両ゲート層３および７とＮ型のチャネル層６との間に順方向の電圧を与えることにより、該空乏層を狭めることは可能である。すなわち、キャリアの通り道となるチャネル幅を広くすることができる。そして、この炭化珪素半導体装置では、上記端子ＤおよびＳ間に電圧が印加された状態で上記端子Ｇ１およびＧ２に電位（電荷）を与えることにより、上記端子Ｄから上記端子Ｓに流れるドレイン電流を制御することとなる。より具体的には、上記端子Ｇ１およびＧ２に与える電位（電荷）によって上記空乏層の幅を調整し、上記チャネル層６内においてキャリアの通過することができる領域の幅（チャネル幅）を変化させることによりドレイン電流の制御を行う。なお、上記端子Ｇ１およびＧ２間の電圧は、両ゲート層３および７とチャネル層６との間に電流が流れない領域で与えるものとする。
【００１０】
以上のように、この炭化珪素半導体装置は、いわゆるノーマリオフ型の接合形電界効果トランジスタとして動作する。このようなノーマリオフ型の接合形電界効果トランジスタは、故障等によってゲート電極に電位（電荷）が印加されないような状態となった場合にはドレイン電流が流れないため、ノーマリオン型のものよりも高い安全性を確保することができる。
【００１１】
【特許文献１】
特開２００３−０６８９８１号公報
【００１２】
【発明が解決しようとする課題】
ところで、上記炭化珪素半導体装置は通常、次のような方法によって製造されている。
【００１３】
図８（ａ）および（ｂ）、そして図９に、この炭化珪素半導体装置の製造方法についてその製造プロセスの一例を示す。なお、図８（ａ）は上記チャネル層６の内方にイオンを打ち込むことにより第２のゲート層７を形成する工程、図８（ｂ）は上記第２のゲート層７の上に電極を形成する工程、図９は上記電極形成後の熱処理工程を示している。
【００１４】
上記炭化珪素（ＳｉＣ）からなる半導体装置では、不純物を導入して第１および第２導電型領域を形成する工程において、シリコンと比較して不純物拡散が格段に遅い。このため、シリコン等に不純物領域を形成する方法として用いられる熱拡散法では、半導体装置として適正に動作するために必要な不純物領域の幅（厚さ）を得ることは難しい。そこで、炭化珪素に不純物を導入する方法としては、高いエネルギーで不純物イオンを打ち込む方法が用いられている。そして、このような高いエネルギーでのイオン注入によれば、シリコンほどではないにしろ、上記半導体装置が適正に動作するために必要な不純物領域の幅（厚さ）は確保される。
【００１５】
しかし、上記トレンチ構造を有する炭化珪素半導体装置において、該トレンチ５内部に形成された上記チャネル層６に対して、その側壁面に沿った方向から不純物イオンを打ち込むことにより上記第２のゲート層７を形成する場合、その不純物は、図８（ａ）中の領域ａおよびｂの部分に導入されることとなる。すなわち、イオン注入方向に垂直に対向する面には、深い（厚い）領域ａにわたって不純物が導入されるが、トレンチ側壁部のようにイオン注入方向に沿った面には、狭い（薄い）領域ｂのみに不純物が導入される。なお前述のように、これら領域ａおよびｂは、可能な限り深く（厚く）形成され、上記半導体装置として動作するために必要な幅（厚さ）は保たれているものの、その幅（厚さ）は、例えば領域ａで０．７μｍ、領域ｂで０．５μｍ以下と、極めて狭い（薄い）ものとなっている。
【００１６】
このため、特にトレンチ側壁部で十分な不純物領域の幅が得られないままに、この第２のゲート層７の上に図８（ｂ）に示される態様で上記電極１０ａおよび１０ｂが形成され、その後工程として熱処理が施されると、図９中に領域ＤＩＦ２として示される態様でそれら電極材料の拡散が進むことになる。このような電極材料の拡散により、トレンチ５側壁部の不純物領域の狭い（薄い）領域ｂにおいては、上記第２のゲート層７はさらに薄くなる。そして、このような電極材料の拡散がさらに進むと、ついには該第２のゲート層７は分離してしまう。このような第２のゲート層７はもはやその本来の機能を果せず、該第２のゲート層７と上記チャネル層６との間の空乏層が正常に形成されなかったり、リーク電流が増大したりする等の問題が生じることとなる。すなわち、このような半導体装置は、前述のようなノーマリオフ型の接合形電界効果トランジスタとして適正に動作することができなくなる。
【００１７】
この発明は、こうした実情に鑑みてなされたものであり、イオン注入法によりトレンチ側壁部に炭化珪素からなる導電層を形成する場合であれ、その導電層としての機能を適正に維持可能とする炭化珪素半導体装置の製造方法を提供することを目的とする。
【００１８】
【課題を解決するための手段】
こうした目的を達成するため、請求項１に記載の発明では、炭化珪素基板にトレンチを形成した後、イオン注入法によって少なくともトレンチ側壁に炭化珪素からなる導電層を形成する炭化珪素半導体装置の製造方法として、前記形成された導電層の表面に適宜の半導体膜を堆積形成した後、電極となる金属膜を成膜し、この成膜した金属膜に対して熱処理を施すこととする。
【００１９】
このような製造方法によれば、前記金属膜と前記導電層との間に介在する半導体膜が前記導電層の層厚を実質的に拡大するように作用することとなり、前記金属膜に対する熱処理に伴ってその金属膜の材料の拡散が進む場合であれ、該拡散によって前記導電層が必要以上に侵食されることを防ぐことができるようになる。
【００２０】
なお、前記半導体膜としては、請求項２に記載のように、エピタキシャル成長によって形成された炭化珪素膜を用いることができる。この場合、この炭化珪素膜が堆積される下地基板も炭化珪素で形成されているため、この下地基板と前記炭化珪素膜との間で、ヤング率などの機械的性質および熱膨張係数、並びに格子定数等の差異が生じることはない。このため、前記半導体膜の成膜に伴う下地基板の歪みを最小限に抑えることができるようになる。
【００２１】
また、前記半導体膜としては、請求項３に記載のように、ＣＶＤによって形成された珪素膜を用いることもできる。この珪素膜は、前記金属膜に対する熱処理により、その金属材料が拡散した領域において該金属材料と反応し、シリサイドを形成する。このシリサイドは、半導体分野において一般に知られているように、種々の電気的性質に優れ、安定な材料であることから、当該半導体装置そのものの電気的特性を好適に維持する上で有効である。
【００２２】
なお、この珪素膜としては、請求項４に記載のように、その成膜時において多結晶珪素膜および非晶質（アモルファス）珪素膜のいずれかからなるものを用いることができる。一般に、単結晶珪素膜に比べて、多結晶珪素膜および非晶質珪素膜の成膜は容易である。このため該製造方法によれば、その成膜条件、例えば成膜時の温度や下地基板の種類などに関する制約も少なくなる。
【００２３】
一方、前記半導体膜の膜厚についてはこれを、請求項５に記載のように、前記電極となる金属膜の熱処理に際して、該金属膜の材料が拡散する深さよりも薄く、且つ、同金属膜の材料が拡散する深さが少なくとも前記トレンチの側壁に形成された前記導電層の深さ未満となる膜厚に設定することが有効である。このような製造方法によれば、前記電極となる金属膜と前記導電層との間に良好なオーミック接触が得られ、当該製造対象となる半導体装置としての優れた電気的特性を実現することができるようになる。
【００２４】
また一方、前記電極となる金属膜の熱処理についてもこれを、請求項６に記載のように、該熱処理によって前記金属膜の材料が拡散する深さが、前記半導体膜の膜厚を突き抜け、且つ、少なくとも前記トレンチの側壁に形成された導電層の深さ未満となるように、その温度および時間の少なくとも一方を制御することで、上述のように、前記電極となる金属膜と前記導電層との間に良好なオーミック接触を得ることができ、ひいては優れた電気的特性を実現することができるようになる。
【００２５】
他方、前記電極となる金属膜の材料についてはこれを、請求項７に記載のように、タングステン、ニッケル、チタン、アルミニウム、タンタル、モリブデン、コバルト、白金のいずれか、およびそれらの合金、およびそれらのシリサイドのいずれかを採用することができる。これらの材料はいずれも、低抵抗かつ高融点の電極材料であり、このような材料を上記金属膜の材料として用いる当製造方法によれば、トランジスタ等を製造する工程で必要となる高温での熱処理プロセスにおいても、その電気的特性を維持することができるようになる。
【００２６】
なおこの場合、特に請求項２または請求項３に記載のように、前記半導体膜として珪素膜を用いる場合には、それら材料のシリサイド化も容易である。
また、これらの製造方法は、請求項８に記載のように、前記炭化珪素基板として、第１導電型からなる基板上に、同じく第１導電型からなってより低濃度のドリフト層、および第２導電型からなる第１のゲート層、および第１導電型からなるソース層が順に積層されたものを用いるとともに、前記トレンチが、前記ソース層と前記第１のゲート層とを貫通して前記ドリフト層に達する深さにて形成されて且つ、このトレンチの内壁面に第１導電型の炭化珪素からなるチャネル層、および第２導電型の炭化珪素からなる第２のゲート層が順に積層されるとき、該第２のゲート層を、前記イオン注入法によって前記導電層として形成する炭化珪素半導体装置の製造に適用して特に有効である。
【００２７】
前述のように、前記金属膜に対する熱処理に際し、第２のゲート層は、その前記トレンチ側壁部にある不純物領域の狭い（薄い）領域が金属材料の拡散によって侵食されて、その本来の機能が得られなくなる。そしてこれにより、前記第２のゲート層と前記チャネル層との間の空乏層が正常に形成されなかったり、リーク電流が増大したりする等の問題が生じ、トランジスタとして適正に動作することができなくなる。この点、上記製造方法によれば、イオン注入法によりトレンチ側璧部に第２のゲート層となる不純物領域を形成するとともに、その表面に電極を形成して熱処理を施す場合であれ、前記トレンチ側壁部における第２のゲート電極の幅（厚さ）は保たれ、ゲート層としての機能を適正に維持することができるようになる。
【００２８】
【発明の実施の形態】
図１〜図６に、この発明にかかる炭化珪素半導体装置の製造方法についてその一実施の形態を示す。なお、この実施の形態の製造方法において製造の対象とする炭化珪素半導体装置も、基本的には先の図７に例示した炭化珪素半導体装置と同様の構造を有している。すなわち、ここで製造の対象とする炭化珪素半導体装置も、トレンチ構造を有するいわゆるノーマリオフ型の接合形電界効果トランジスタであり、その動作態様も、先の図７を参照して前述したとおりである。
【００２９】
以下、図１〜図６を参照して、この実施の形態にかかる炭化珪素半導体装置の製造方法について詳述する。なお、これら各図において、先の図７に示した要素と同一の要素には各々同一の符号を付して示しており、それら要素についての重複する説明は割愛する。
【００３０】
この製造に際しては、まず、図１（ａ）に示すように、例えば４００μｍの厚さを有する例えばＮ型（第１導電型）の４Ｈ−ＳｉＣ等、炭化珪素からなる基板１の上に、連続エピタキシャル成長により、ドリフト層２および第１のゲート層３およびソース層４を順に積層形成する。
【００３１】
具体的には、原料ガスに例えばＳｉＨ４およびＣ３Ｈ８等を、またＮ型（第１導電型）の不純物として例えばリンまたは窒素等を用いたＣＶＤ（化学気相成長）等により、上記基板１上に、例えば膜厚が１０μｍである上記ドリフト層２を形成する。次いで、原料ガスに例えばＳｉＨ４およびＣ３Ｈ８等を、またＰ型（第２導電型）の不純物として例えばアルミニウムまたはホウ素等を用いた、同じくＣＶＤ等により、上記ドリフト層２上に、例えば膜厚が２μｍ〜３μｍである上記第１のゲート層３を形成する。さらに、この第１のゲート層３上に、原料ガスに例えばＳｉＨ４およびＣ３Ｈ８等を、またＮ型不純物として例えばリンまたは窒素等を用いた、同じくＣＶＤ等により、例えば膜厚が２μｍ〜３μｍである上記ソース層４を形成する。
【００３２】
この炭化珪素半導体装置にあっては前述のように、大きくは、これら基板１、ドリフト層２、第１のゲート層３、およびソース層４によって炭化珪素基板が構成される。
【００３３】
次に、図１（ｂ）に示すように、例えば反応ガスにフッ素系のガス等を用いたＲＩＥ（反応性イオンエッチング）等により、上記ソース層４および第１のゲート層３を貫通してドリフト層２に達する例えば深さが５μｍ〜７μｍとなるトレンチ（溝）５を形成する。そしてその後、図２（ａ）に示すように、このトレンチ５の側壁部および底部に、原料ガスに例えばＳｉＨ４およびＣ３Ｈ８等を、またＰ型不純物として例えばリンまたは窒素等を用いたＣＶＤ等によるエピタキシャル成長により、例えば膜厚が１μｍ程度となるチャネル層（Ｎ型の炭化珪素層）６を形成する。ここで、このチャネル層６および上記ドリフト層２は、基板１およびソース層４よりも不純物濃度が低くなるように形成される。
【００３４】
次に、上記トレンチ５の側壁部および底部に、該トレンチ５の側壁面に沿った方向からイオン注入を行って、アルミニウムまたはホウ素等のＰ型不純物を所定の深さにわたって導入する。この結果、図２（ｂ）に示されるように、トレンチ５の内部も含めて、上記チャネル層６の表面全域に、第２のゲート層（Ｐ型の炭化珪素層）７が積層形成される。なお、この図２（ｂ）に示される工程は、先の図８（ａ）に例示した工程に対応するものである。
【００３５】
そして、この実施の形態においては、図３（ａ）に示すように、この第２のゲート層７の上に、原料ガスに例えばＳｉＨ４等を用いたＣＶＤにより、多結晶珪素または非晶質（アモルファス）珪素からなる半導体膜ＴＦを形成する。
【００３６】
次に、図３（ｂ）および図４（ａ）に示すように、例えば反応ガスにフッ素系のガス等を用いたＲＩＥ等により、上記半導体膜ＴＦおよび第２のゲート層７およびチャネル層６、そしてソース層４を選択的に除去して、ソースコンタクト領域Ａ１および第１ゲートコンタクト領域Ａ２を順次形成する。
【００３７】
さらに、図４（ｂ）および図５（ａ）に示すように、例えば熱酸化等により絶縁膜８を形成し、次いで、反応ガスにＨＦ等を用いたＲＩＥ等により、上記絶縁膜８を選択的に除去してコンタクトホールＣＨを形成する。
【００３８】
その後、図５（ｂ）に示すように、このコンタクトホールＣＨを介して各種の電極を形成する。具体的には、上記第１および第２のゲート層３および７、そしてソース層４に電気的に接続されるように、例えばＣＶＤ等により、第１のゲート電極９ａおよび９ｂ、また金属膜としての第２のゲート電極１０ａおよび１０ｂ、そしてソース電極１１をそれぞれ形成する。また、基板１の裏面（下面）には、同じくＣＶＤ等により、ドレイン電極１２を形成する。なお、これら各電極を形成する工程は、先の図８（ｂ）に例示した工程に対応するものである。
【００３９】
そして、これら各種の電極を形成した後に、例えば温度１０００℃で１０分間ほどの熱処理を行う。この電極形成後の熱処理は、先の図９に例示した工程に対応している。この熱処理に伴い、上記多結晶珪素または非晶質珪素からなる半導体膜ＴＦの結晶化が進むとともに、イオン注入により形成された不純物領域である第２のゲート層は活性化され、上記各種の電極とのコンタクトも図られる。また、このようにして上記第２のゲート電極１０ａおよび１０ｂに対して熱処理が施されると、これら電極材料の拡散は、図６中に領域ＤＩＦ１として示される態様で進むことになる。
【００４０】
ただし、この実施の形態においては上述のように、上記電極１０ａおよび１０ｂと第２のゲート層７との間に上記半導体膜ＴＦを形成しているために、こうした電極材料の拡散が上記チャネル層６まで達することはない。すなわち、トレンチ５の側壁部においても上記第２のゲート層７の幅（厚さ）は十分に確保されることとなり、該第２のゲート層７としての機能が損なわれることはない。
【００４１】
ちなみにこの実施の形態において、上記半導体膜ＴＦの膜厚についてはこれを、上記第２のゲート電極１０ａおよび１０ｂの熱処理に際して、これら電極材料が拡散する深さよりも薄く、且つ、同電極材料が拡散する深さが少なくともトレンチ５の側壁に形成された第２のゲート層７の深さ未満となる膜厚に設定した。しかも、上記電極材料の拡散領域ＤＩＦ１においては、電極１０ａおよび１０ｂから拡散してきたアルミニウムおよびニッケルが、珪素（Ｓｉ）原子を含む半導体膜ＴＦおよび第２のゲート層７と反応して、高融点かつ低抵抗で、高温環境でも安定なシリサイドが形成されている。このため、このシリサイドを介して前記電極１０ａおよび１０ｂと第２のゲート層７との間にオーミック接触が形成され、良好な電気的特性を得ることができるようになる。なお、上記電極１０ａの膜厚は薄いため、上記電極材料の拡散は１０ｂ（ニッケル）によるものが主であり、上記シリサイドは電極１０ｂに基づくニッケルシリサイドが主となる。
【００４２】
このようにして、先の図７に例示した炭化珪素半導体装置と基本的に同様の構造を有する半導体装置が製造される。しかも、この実施の形態にかかる上記製造方法の採用により、その製造された半導体装置としても、前述したノーマリオフ型の接合形電界効果トランジスタとしての適正な動作が保証されるようになる。
【００４３】
以上説明したように、この実施の形態にかかる炭化珪素半導体装置（接合形電界効果トランジスタ）の製造方法によれば、以下のような優れた効果が得られるようになる。
【００４４】
（１）基板１およびドリフト層２、そして第１のゲート層３、並びにソース層４からなる炭化珪素基板に、前記ドリフト層２に達するようなトレンチ（溝）５を形成した後、該トレンチ５の内壁面にＮ型のチャネル層６を形成し、このチャネル層６の内方にイオン注入法によってＰ型の第２のゲート層７を形成した。そして、この第２のゲート層７の表面に半導体膜ＴＦを堆積形成した後、第２のゲート電極１０ａおよび１０ｂを成膜し、この第２のゲート電極に対して、第２のゲート層７とコンタクトをとるための熱処理を施すことにより炭化珪素半導体装置を製造するようにした。
【００４５】
このため、上記第２のゲート電極１０ａおよび１０ｂと第２のゲート層７との間に介在する半導体膜が導電層である第２のゲート層７の層厚を実質的に拡大するように作用する。このため、上記電極１０ａおよび１０ｂに対する熱処理に伴ってこれら電極材料の拡散が進む場合であれ、該第２のゲート層７が必要以上に侵食されることを防ぐことができる。
【００４６】
（２）また、上記製造方法では、斜め方向からのイオン注入などの特殊な工程を必要としないため、一般の半導体製造設備、並びに一般の半導体製造プロセスを用いて容易に上記効果を実現することができる。
【００４７】
（３）上記半導体膜ＴＦは珪素膜をＣＶＤにて形成した。この珪素膜は、第２のゲート電極１０ａおよび１０ｂに対する熱処理によりその電極材料が拡散した領域において、該電極材料と反応し、シリサイドを形成する。このシリサイドは、半導体分野において一般に知られているように、種々の電気的性質に優れ、安定な材料であるため、上記製造される炭化珪素半導体装置そのものの電気的特性を高く維持することができる。
【００４８】
（４）また、この珪素膜はその下地となる第２のゲート層７の構成元素である珪素原子からなる。そのため、半導体膜ＴＦ自体の拡散に起因する第２のゲート層７内の点欠陥等の発生も抑制されるようになる。
【００４９】
（５）そして、この珪素膜としては、その成膜時において多結晶珪素膜または非晶質珪素膜を用いた。珪素膜は半導体分野で使用されることが多い膜であり、既存の設備で形成することが可能であるため、炭化珪素膜よりも安価かつ容易に形成することができる。さらに、多結晶珪素膜および非晶質珪素膜の成膜は、単結晶珪素膜と比較して容易であり、その成膜条件、例えば成膜時の温度や下地基板の種類などに関する制約も少ない。
【００５０】
（６）前記半導体膜ＴＦの膜厚についてはこれを、前記第２のゲート電極１０ａおよび１０ｂの熱処理に際して、これら電極材料が拡散する深さよりも薄く、且つ、同電極材料が拡散する深さが少なくとも前記トレンチ５の側壁に形成された前記第２のゲート層７の深さ未満となる膜厚に設定した。このような膜厚の設定により、第２のゲート電極１０ａおよび１０ｂと第２のゲート層７との間に良好なオーミック接触が得られ、優れた電気的特性が実現される。
【００５１】
（７）前記第２のゲート電極１０ａおよび１０ｂを、アルミニウムおよびニッケルにより形成した。これらの材料は、低抵抗かつ高融点の電極材料でもあり、トランジスタ等を製造する工程で必要となる高温での熱処理プロセスにおいてもその電気的特性を維持することができる。
【００５２】
（８）しかも、この第２のゲート電極１０ａおよび１０ｂの下地には、前記珪素膜からなる半導体膜ＴＦが用いられているため、これら電極材料のシリサイドを容易に形成することができる。シリサイドが種々の電気的性質に優れ、安定な材料であることは上述のとおりである。
【００５３】
なお、本発明にかかる炭化珪素半導体装置の製造方法は上記実施の形態に限られることなく、例えば以下の形態にて実施することもできる。
・上記実施の形態においては、第２のゲート電極１０ａおよび１０ｂをアルミニウムおよびニッケルの２層構造として形成しているが、必ずしも２層である必要はなく、１層もしくは３層以上の構造を有する電極として形成することもできる。また、その電極自体の材料も金属であれば任意である。そして、この第２のゲート電極が、上記アルミニウムやニッケルも含めて、低抵抗かつ高融点であるタングステン、チタン、タンタル、モリブデン、コバルト、白金のいずれか、およびそれらの合金、およびそれらのシリサイドのいずれかからなる場合は、トランジスタ等の製造工程における高温での熱処理プロセスにおいてもその電気的特性は好適に維持される。なお、上記電極を２層以上で形成する場合は、これら材料の任意の組み合わせが採用可能であり、また上記第２のゲート電極に限らず、第１のゲート電極９ａおよび９ｂや、ソース電極１１およびドレイン電極１２についても同様のことがいえる。
【００５４】
・また、これら電極の形成方法も任意である。例えば、該電極がシリサイドからなる場合は、一般に半導体製造工程で使用されている周知の自己整合的シリサイド（サリサイド）工程を用いてそれら電極を形成することもできる。
【００５５】
・上記実施の形態においては、半導体膜ＴＦの膜厚を、第２のゲート電極１０ａおよび１０ｂの熱処理に際して、これら電極材料が拡散する深さよりも薄く、且つ、同電極材料が拡散する深さが少なくともトレンチ５の側壁に形成された前記第２のゲート層７の深さ未満となる膜厚に設定した。これに代えて、前記電極１０ａおよび１０ｂの熱処理に際しての温度や時間を制御するようにしてもよい。すなわち、該熱処理によってそれら電極材料が拡散する深さが、前記半導体膜ＴＦの膜厚を突き抜け、且つ、前記トレンチ５の内壁面に形成された第２のゲート層７の深さ未満となるようにその温度および時間の少なくとも一方を制御する。このような製造方法によっても、第２のゲート電極１０ａおよび１０ｂと第２のゲート層７との間には良好なオーミック接触が得られ、優れた電気的特性を実現することができる。
【００５６】
・上記実施の形態においては、前記半導体膜ＴＦに珪素膜用いているが、炭化珪素膜やその他の膜を用いても、第２のゲート電極１０ａおよび１０ｂに対する熱処理に伴う上記電極材料の拡散により、第２のゲート層７が必要以上に侵食されることを防ぐことができる。また、珪素膜を用いる場合であれ、上記実施の形態のように、必ずしも成膜時に多結晶珪素膜あるいは非晶質珪素膜である必要はなく、単結晶珪素膜であったとしても同様の効果を得ることはできる。他方、上記半導体膜ＴＦとして炭化珪素膜を用いる場合は、例えば原料ガスにＳｉＨ４およびＣ３Ｈ８等を用いたエピタキシャル成長によって形成する。そしてこの炭化珪素膜を用いる場合、上記第２のゲート電極に対する熱処理によりその電極材料が拡散した領域にシリサイドが形成される。またこの場合、その下地となる基板との間で熱膨張係数や格子定数等の差異が生じないため、前記半導体膜ＴＦの成膜に伴う下地基板の歪みを最小限に抑えることができるようにもなる。
【００５７】
・上記実施の形態においては、トレンチ５の底部および側壁部にチャネル層６を設けてその表面全域に第２のゲート層７を形成しているが、上記チャネル層６および第２のゲート層７はトレンチ５の側壁部のみに設けることで足りる。すなわち、極端な例ではあるが、マスク等を用いてトレンチ５の側壁部のみに上記チャネル層６設けるようにしてもよい。なお、このチャネル層６の膜厚、並びに成膜方法やエッチング方法は任意である。
【００５８】
・また、ドリフト層２および第１のゲート層３、並びにソース層４および半導体膜ＴＦの成膜方法やエッチング方法も任意である。さらには、トレンチ５の形成方法も任意であり、例えば、前述のＲＩＥを用いずに、適宜のメタルマスクを用いたスパッタリング等により形成してもよい。
【００５９】
・また、上記実施の形態においては、各膜厚についてこれを、基板１が４００μｍ、ドリフト層２が１０μｍ、第１のゲート層３が２μｍ〜３μｍ、ソース層４が２μｍ〜３μｍであるとし、トレンチ５の深さについてはこれを５μｍ〜７μｍとしている。しかし、これら各膜厚およびトレンチ５の深さは一例にすぎず、その値は、トレンチ５がソース層４および第１のゲート層３を貫通してドリフト層２に達するような範囲で任意である。また、基板１の結晶構造についても、必ずしも六方晶（４Ｈ−ＳｉＣ）のものを用いる必要はない。
【００６０】
・上記実施の形態においては、ノーマリオフ型の接合形電界効果トランジスタをその製造の対象としているが、本発明にかかる製造方法のおいて製造の対象となる炭化珪素半導体装置はこれに限らず任意である。すなわち、前記チャネル層６の幅を変化させることにより、ノーマリオン型の接合形電界効果トランジスタの製造に本発明を適用することもでき、また、設計次第では、その他の炭化珪素トランジスタやダイオード等の製造に本発明を適用することもできる。
【００６１】
・上記実施の形態においては、第１導電型をｎ型、第２導電型をｐ型としたが、逆に、第１導電型をｐ型、第２導電型をｎ型としてもよい。
【図面の簡単な説明】
【図１】（ａ）〜（ｂ）は、この発明にかかる炭化珪素半導体装置の製造方法の一実施の形態についてその製造プロセスを示す断面図。
【図２】（ａ）〜（ｂ）は、この発明にかかる炭化珪素半導体装置の製造方法の一実施の形態についてその製造プロセスを示す断面図。
【図３】（ａ）〜（ｂ）は、この発明にかかる炭化珪素半導体装置の製造方法の一実施の形態についてその製造プロセスを示す断面図。
【図４】（ａ）〜（ｂ）は、この発明にかかる炭化珪素半導体装置の製造方法の一実施の形態についてその製造プロセスを示す断面図。
【図５】（ａ）〜（ｂ）は、この発明にかかる炭化珪素半導体装置の製造方法の一実施の形態についてその製造プロセスを示す断面図。
【図６】この発明にかかる炭化珪素半導体装置の製造方法の一実施の形態についてその製造プロセスを示す断面図。
【図７】上記実施の形態の製造方法において製造の対象とする炭化珪素半導体装置の断面構造を示す断面図。
【図８】（ａ）〜（ｂ）は、従来の炭化珪素半導体装置の製造方法についてその製造プロセス例を示す断面図。
【図９】従来の炭化珪素半導体装置の製造方法についてその製造プロセス例を示す断面図。
【符号の説明】
１…基板、２…ドリフト層、３…第１のゲート層、４…ソース層、５…トレンチ、６…チャネル層、７…第２のゲート層（導電層）、ＴＦ…半導体膜、９ａ、９ｂ…第１のゲート電極、１０ａ、１０ｂ…第２のゲート電極（金属膜）、１１…ソース電極、１２…ドレイン電極。
Claims (8)
- 炭化珪素基板にトレンチを形成した後、イオン注入法によって少なくともトレンチ側壁に炭化珪素からなる導電層を形成する炭化珪素半導体装置の製造方法において、
前記形成された導電層の表面に適宜の半導体膜を堆積形成した後、電極となる金属膜を成膜し、この成膜した金属膜に対して熱処理を施す
ことを特徴とする炭化珪素半導体装置の製造方法。 - 前記半導体膜が、エピタキシャル成長によって形成された炭化珪素膜からなる
請求項１に記載の炭化珪素半導体装置の製造方法。 - 前記半導体膜が、ＣＶＤによって形成された珪素膜からなる
請求項１に記載の炭化珪素半導体装置の製造方法。 - 前記珪素膜が、その成膜時において多結晶珪素膜および非晶質珪素膜のいずれかからなる
請求項３に記載の炭化珪素半導体装置の製造方法。 - 前記半導体膜の膜厚は、前記電極となる金属膜の熱処理に際して、該金属膜の材料が拡散する深さよりも薄く、且つ、同金属膜の材料が拡散する深さが少なくとも前記トレンチの側壁に形成された前記導電層の深さ未満となる膜厚に設定される
請求項１〜４のいずれかに記載の炭化珪素半導体装置の製造方法。 - 前記電極となる金属膜の熱処理は、該熱処理によって前記金属膜の材料が拡散する深さが、前記半導体膜の膜厚を突き抜け、且つ、少なくとも前記トレンチの側壁に形成された導電層の深さ未満となるように、その温度および時間の少なくとも一方が制御される
請求項１〜４のいずれかに記載の炭化珪素半導体装置の製造方法。 - 前記電極となる金属膜の材料が、タングステン、ニッケル、チタン、アルミニウム、タンタル、モリブデン、コバルト、白金のいずれか、およびそれらの合金、およびそれらのシリサイドのいずれかからなる
請求項１〜６のいずれかに記載の炭化珪素半導体装置の製造方法。 - 前記炭化珪素基板は、第１導電型からなる基板上に、同じく第１導電型からなってより低濃度のドリフト層、および第２導電型からなる第１のゲート層、および第１導電型からなるソース層が順に積層されてなるとともに、前記トレンチは、前記ソース層と前記第１のゲート層とを貫通して前記ドリフト層に達する深さにて形成されて且つ、このトレンチの内壁面に第１導電型の炭化珪素からなるチャネル層、および第２導電型の炭化珪素からなる第２のゲート層が順に積層されてなり、該第２のゲート層を、前記イオン注入法によって、前記導電層として形成する
請求項１〜７のいずれかに記載の炭化珪素半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003132307A JP2004335899A (ja) | 2003-05-09 | 2003-05-09 | 炭化珪素半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003132307A JP2004335899A (ja) | 2003-05-09 | 2003-05-09 | 炭化珪素半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004335899A true JP2004335899A (ja) | 2004-11-25 |
| JP2004335899A5 JP2004335899A5 (ja) | 2005-10-27 |
Family
ID=33507223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003132307A Pending JP2004335899A (ja) | 2003-05-09 | 2003-05-09 | 炭化珪素半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004335899A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011077400A (ja) * | 2009-09-30 | 2011-04-14 | Sumitomo Electric Ind Ltd | ヘテロ接合トランジスタ、及びヘテロ接合トランジスタを作製する方法 |
| US9502250B2 (en) | 2015-02-10 | 2016-11-22 | Fuji Electric Co., Ltd. | Manufacturing method of silicon carbide semiconductor apparatus |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4973083A (ja) * | 1972-11-13 | 1974-07-15 | ||
| JPS4996578A (ja) * | 1973-01-19 | 1974-09-12 | ||
| JPS4998578A (ja) * | 1973-01-22 | 1974-09-18 | ||
| JPS5326664A (en) * | 1976-08-25 | 1978-03-11 | Oki Electric Ind Co Ltd | Formation of ohmic contact |
| JPS53108278A (en) * | 1977-11-14 | 1978-09-20 | Nec Corp | Manufacture of semiconductor device |
| JPS5580219A (en) * | 1978-12-06 | 1980-06-17 | Ibm | Method of forming metallic contact |
| JPH0774169A (ja) * | 1993-06-16 | 1995-03-17 | Canon Inc | 半導体装置及びその製造方法 |
| JP2000312008A (ja) * | 1999-04-27 | 2000-11-07 | Fuji Electric Co Ltd | 炭化珪素静電誘導トランジスタおよびその製造方法 |
-
2003
- 2003-05-09 JP JP2003132307A patent/JP2004335899A/ja active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4973083A (ja) * | 1972-11-13 | 1974-07-15 | ||
| JPS4996578A (ja) * | 1973-01-19 | 1974-09-12 | ||
| JPS4998578A (ja) * | 1973-01-22 | 1974-09-18 | ||
| JPS5326664A (en) * | 1976-08-25 | 1978-03-11 | Oki Electric Ind Co Ltd | Formation of ohmic contact |
| JPS53108278A (en) * | 1977-11-14 | 1978-09-20 | Nec Corp | Manufacture of semiconductor device |
| JPS5580219A (en) * | 1978-12-06 | 1980-06-17 | Ibm | Method of forming metallic contact |
| JPH0774169A (ja) * | 1993-06-16 | 1995-03-17 | Canon Inc | 半導体装置及びその製造方法 |
| JP2000312008A (ja) * | 1999-04-27 | 2000-11-07 | Fuji Electric Co Ltd | 炭化珪素静電誘導トランジスタおよびその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011077400A (ja) * | 2009-09-30 | 2011-04-14 | Sumitomo Electric Ind Ltd | ヘテロ接合トランジスタ、及びヘテロ接合トランジスタを作製する方法 |
| US9502250B2 (en) | 2015-02-10 | 2016-11-22 | Fuji Electric Co., Ltd. | Manufacturing method of silicon carbide semiconductor apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5777455B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| WO2010110246A1 (ja) | 半導体装置 | |
| JP5995347B2 (ja) | ＳｉＣ半導体装置及びその製造方法 | |
| JP2010272766A (ja) | 半導体装置およびその製造方法 | |
| JP5745974B2 (ja) | 半導体装置およびその製造方法 | |
| JP2006135150A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP2009194127A (ja) | 半導体装置およびその製造方法 | |
| JP2013187302A (ja) | ＳｉＣ半導体装置及びその製造方法 | |
| CN108604600B (zh) | 碳化硅半导体装置及其制造方法 | |
| TW201442252A (zh) | 半導體裝置及製造半導體裝置之方法 | |
| JP2012160485A (ja) | 半導体装置とその製造方法 | |
| US11881512B2 (en) | Method of manufacturing semiconductor device with silicon carbide body | |
| TWI227509B (en) | Semiconductor device and the manufacturing method thereof | |
| JP2017175115A (ja) | 炭化珪素半導体素子および炭化珪素半導体素子の製造方法 | |
| WO2012105170A1 (ja) | 半導体装置およびその製造方法 | |
| JP2011091125A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JP7152117B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2014120641A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JP2007053226A (ja) | 半導体装置およびその製造方法 | |
| JP6705231B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JP5070935B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2004335899A (ja) | 炭化珪素半導体装置の製造方法 | |
| US9331152B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2000082810A (ja) | 炭化けい素トレンチ型ｍｏｓ半導体素子の製造方法および炭化けい素トレンチ型ｍｏｓ半導体素子 | |
| JP2005033030A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Effective date: 20050704 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A621 | Written request for application examination |
Effective date: 20050704 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Effective date: 20071108 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090421 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090619 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20091027 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20091225 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Effective date: 20100713 Free format text: JAPANESE INTERMEDIATE CODE: A02 |