JP4773716B2 - 半導体基板の製造方法 - Google Patents

半導体基板の製造方法 Download PDF

Info

Publication number
JP4773716B2
JP4773716B2 JP2004352010A JP2004352010A JP4773716B2 JP 4773716 B2 JP4773716 B2 JP 4773716B2 JP 2004352010 A JP2004352010 A JP 2004352010A JP 2004352010 A JP2004352010 A JP 2004352010A JP 4773716 B2 JP4773716 B2 JP 4773716B2
Authority
JP
Japan
Prior art keywords
trench
epitaxial film
manufacturing
semiconductor substrate
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004352010A
Other languages
English (en)
Other versions
JP2005317905A (ja
Inventor
庄一 山内
仁 山口
友厚 牧野
彰二 野上
智則 山岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Denso Corp
Original Assignee
Sumco Corp
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp, Denso Corp filed Critical Sumco Corp
Priority to JP2004352010A priority Critical patent/JP4773716B2/ja
Priority to KR1020050026803A priority patent/KR100613369B1/ko
Priority to US11/094,782 priority patent/US7601603B2/en
Priority to DE102005014722A priority patent/DE102005014722B8/de
Publication of JP2005317905A publication Critical patent/JP2005317905A/ja
Application granted granted Critical
Publication of JP4773716B2 publication Critical patent/JP4773716B2/ja
Priority to US13/271,485 priority patent/USRE44236E1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • D—TEXTILES; PAPER
    • D06—TREATMENT OF TEXTILES OR THE LIKE; LAUNDERING; FLEXIBLE MATERIALS NOT OTHERWISE PROVIDED FOR
    • D06M—TREATMENT, NOT PROVIDED FOR ELSEWHERE IN CLASS D06, OF FIBRES, THREADS, YARNS, FABRICS, FEATHERS OR FIBROUS GOODS MADE FROM SUCH MATERIALS
    • D06M15/00—Treating fibres, threads, yarns, fabrics, or fibrous goods made from such materials, with macromolecular compounds; Such treatment combined with mechanical treatment
    • D06M15/19—Treating fibres, threads, yarns, fabrics, or fibrous goods made from such materials, with macromolecular compounds; Such treatment combined with mechanical treatment with synthetic macromolecular compounds
    • D06M15/21—Macromolecular compounds obtained by reactions only involving carbon-to-carbon unsaturated bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • D—TEXTILES; PAPER
    • D06—TREATMENT OF TEXTILES OR THE LIKE; LAUNDERING; FLEXIBLE MATERIALS NOT OTHERWISE PROVIDED FOR
    • D06M—TREATMENT, NOT PROVIDED FOR ELSEWHERE IN CLASS D06, OF FIBRES, THREADS, YARNS, FABRICS, FEATHERS OR FIBROUS GOODS MADE FROM SUCH MATERIALS
    • D06M11/00—Treating fibres, threads, yarns, fabrics or fibrous goods made from such materials, with inorganic substances or complexes thereof; Such treatment combined with mechanical treatment, e.g. mercerising
    • D—TEXTILES; PAPER
    • D06—TREATMENT OF TEXTILES OR THE LIKE; LAUNDERING; FLEXIBLE MATERIALS NOT OTHERWISE PROVIDED FOR
    • D06M—TREATMENT, NOT PROVIDED FOR ELSEWHERE IN CLASS D06, OF FIBRES, THREADS, YARNS, FABRICS, FEATHERS OR FIBROUS GOODS MADE FROM SUCH MATERIALS
    • D06M13/00—Treating fibres, threads, yarns, fabrics or fibrous goods made from such materials, with non-macromolecular organic compounds; Such treatment combined with mechanical treatment
    • D—TEXTILES; PAPER
    • D06—TREATMENT OF TEXTILES OR THE LIKE; LAUNDERING; FLEXIBLE MATERIALS NOT OTHERWISE PROVIDED FOR
    • D06M—TREATMENT, NOT PROVIDED FOR ELSEWHERE IN CLASS D06, OF FIBRES, THREADS, YARNS, FABRICS, FEATHERS OR FIBROUS GOODS MADE FROM SUCH MATERIALS
    • D06M17/00—Producing multi-layer textile fabrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • D—TEXTILES; PAPER
    • D06—TREATMENT OF TEXTILES OR THE LIKE; LAUNDERING; FLEXIBLE MATERIALS NOT OTHERWISE PROVIDED FOR
    • D06M—TREATMENT, NOT PROVIDED FOR ELSEWHERE IN CLASS D06, OF FIBRES, THREADS, YARNS, FABRICS, FEATHERS OR FIBROUS GOODS MADE FROM SUCH MATERIALS
    • D06M2200/00—Functionality of the treatment composition and/or properties imparted to the textile material
    • D06M2200/30—Flame or heat resistance, fire retardancy properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Textile Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、半導体基板の製造方法に関するものである。
特許文献１においてトレンチ内にエピタキシャル膜を埋め込み、高アスペクト比の拡散層を形成する半導体基板の製造方法が開示されている。また、特許文献２においては、縦型ＭＯＳトランジスタにおいてドリフト領域をスーパージャンクション構造（ｐ／ｎコラム構造）とする場合において、トレンチ内にエピタキシャル膜を埋め込み、拡散層を形成する半導体基板の製造方法が開示されている。
特許第３４８５０８１号公報 特開２００３−１２４４６４号公報
本発明者らは、ｎ型シリコン基板のトレンチ内にｐ型シリコンを埋め込んでダイオード構造とした場合における耐圧に関するシミュレーションを行った。その結果を図２７（ａ），（ｂ）に示す。トレンチ内の埋め込みエピタキシャル膜中に埋め込み不良（ボイド）が発生していなければ電位分布およびインパクトイオン化率が図２７（ａ）に示すようになり、耐圧として２４８ボルトを確保できる。ところが、トレンチ内の埋め込みエピタキシャル膜中に埋め込み不良（ボイド）が発生していると、図２７（ｂ）に示すように、ボイドの上部においてブレークダウンが発生し、その結果、耐圧が２０１ボルトになってしまう。
このようにして、埋め込みエピタキシャル膜中の埋め込み不良発生により、素子性能が低下してしまう。詳しくは、前述のスーパージャンクション構造（ｐ／ｎコラム構造）の耐圧の低下を招いたり、埋め込み不良(ボイド)に起因する結晶欠陥の発生に伴ない耐圧・接合リーク歩留まり低下を招いたり、トレンチでの埋め込み不良箇所においてレジストが残って工程内汚染を招くといったことが発生する。
本発明は、上記課題に着目してなされたものであり、その目的は、新規な構成にてエピタキシャル膜によるトレンチ開口部での塞がりを抑制してトレンチ内の埋め込み性を向上させることができる半導体基板の製造方法を提供することにある。
請求項１に記載の発明は、シリコン基板にトレンチを形成した後に、前記トレンチの底面および側面を含めた前記シリコン基板上にエピタキシャル膜を成膜して前記トレンチの内部を前記エピタキシャル膜で埋め込む半導体基板の製造方法であって、トレンチの内部をエピタキシャル膜で埋め込む際の、少なくとも埋め込みの最終工程において、エピタキシャル膜の成膜のためにシリコン基板に供給するガスとして、シリコンソースガスとハロゲン化物ガスとの混合ガスを用い、エピタキシャル膜の成膜条件として、トレンチ側面上
に成長するエピタキシャル膜について、トレンチ開口部での成長速度を、当該トレンチ開口部よりも深い部位での成長速度よりも遅くした半導体基板の製造方法をその要旨としている。
よって、エピタキシャル膜の成膜のためにシリコン基板に供給するガスとして、シリコンソースガスとハロゲン化物ガスとの混合ガスを用いることにより、ハロゲン化物ガスがエッチングガスとして機能し、当該エッチング速度は供給律速であり、エッチング速度はトレンチ開口部の方がトレンチ内部よりも速くなる。よって、トレンチ側面上に成長するエピタキシャル膜においてトレンチ開口部での成長速度がトレンチ開口部よりも深い部位での成長速度よりも遅くなることにより、エピタキシャル膜によるトレンチ開口部での塞がりを抑制してトレンチ内の埋め込み性を向上させることができる。
請求項２に記載の発明は、シリコン基板にトレンチを形成した後に、前記トレンチの底面および側面を含めた前記シリコン基板上にエピタキシャル膜を成膜して前記トレンチの内部を前記エピタキシャル膜で埋め込む半導体基板の製造方法であって、トレンチの内部をエピタキシャル膜で埋め込む際に、トレンチ側面上に成長するエピタキシャル膜について、トレンチ開口部での成長速度を、当該トレンチ開口部よりも深い部位での成長速度よりも遅くすべく、エピタキシャル膜の成膜のためにシリコン基板に供給するガスとして、シリコンソースガスとハロゲン化物ガスとの混合ガスを用いた半導体基板の製造方法をその要旨としている。
よって、エピタキシャル膜の成膜のためにシリコン基板に供給するガスとして、シリコンソースガスとハロゲン化物ガスとの混合ガスを用いることにより、ハロゲン化物ガスがエッチングガスとして機能し、当該エッチング速度は供給律速であり、エッチング速度はトレンチ開口部の方がトレンチ内部よりも速くなる。よって、トレンチ側面上に成長するエピタキシャル膜について、トレンチ開口部での成長速度を、当該トレンチ開口部よりも深い部位での成長速度よりも遅くすることができる。これにより、エピタキシャル膜によるトレンチ開口部での塞がりを抑制してトレンチ内の埋め込み性を向上させることができる。
ここで、請求項３に記載のように、請求項１または２に記載の半導体基板の製造方法において、シリコン基板にトレンチを形成した後の前記エピタキシャル膜の成膜開始から前記トレンチの内部を前記エピタキシャル膜で埋め込むまでにおいて、前記エピタキシャル膜の成膜のためにシリコン基板に供給するガスとして、シリコンソースガスとハロゲン化物ガスとの混合ガスを用いるとよい。
請求項４に記載の発明は、請求項１または２に記載の半導体基板の製造方法において、シリコン基板にトレンチを形成した後に、前記トレンチの底面および側面を含めた前記シリコン基板上にエピタキシャル膜を成膜し、引き続き、ハロゲン化物ガスによるエッチン
グにより前記トレンチの開口部での前記エピタキシャル膜による開口部を拡大させた後に、少なくとも埋め込みの最終工程において、エピタキシャル膜の成膜のためにシリコン基板に供給するガスとして、シリコンソースガスとハロゲン化物ガスとの混合ガスを用いたことを特徴としている。
よって、シリコン基板にトレンチを形成した後においてトレンチの底面および側面を含めたシリコン基板上にエピタキシャル膜が成膜され、その後、ハロゲン化物ガスによるエッチングによりトレンチの開口部でのエピタキシャル膜による開口部が拡大させられる。これにより、エピタキシャル膜によるトレンチ開口部での塞がりを更に抑制してトレンチ内の埋め込み性を向上させることができる。
請求項５に記載の発明は、請求項１〜４のいずれか１項に記載の半導体基板の製造方法において、少なくとも埋め込みの最終工程においてエピタキシャル膜の成膜のためにシリコン基板に供給するガスとして、シリコンソースガスとハロゲン化物ガスとの混合ガスを用い、かつ、エピタキシャル膜を反応律速の条件下で成膜するようにしたことを特徴としている。よって、エピタキシャル膜を反応律速の条件下で成膜させることによって、エピタキシャル膜によるトレンチ開口部での塞がりを更に抑制してトレンチ内の埋め込み性を向上させることができる。
請求項６に記載のように、請求項５に記載の半導体基板の製造方法において、前記ハロゲン化物ガスとして、塩化水素、塩素、フッ素、三フッ化塩素、フッ化水素、臭化水素のいずれかを用いることで、トレンチ開口部においてエッチング作用を生じ成長速度を遅くする効果が得られる。
請求項７に記載のように、請求項５に記載の半導体基板の製造方法において、前記シリコンソースガスとして、モノシラン、ジシラン、ジクロロシラン、トリクロロシラン、四塩化シリコンのいずれかを用いるとよい。特に、請求項８に記載のように、請求項７に記載の半導体基板の製造方法において、前記シリコンソースガスとして、ジクロロシラン、トリクロロシラン、四塩化シリコンのいずれかを用いると、より高温の結晶性のよい条件下で反応律速にすることができる。つまり、反応律速となる温度が高温域まで広がり、結晶性の悪化を抑制することができる。
請求項７に記載の半導体基板の製造方法において、請求項９に記載のように、シリコンソースガスとしてモノシランまたはジシランを用い、かつ、成膜温度の上限を９５０℃としたり、請求項１０に記載のように、シリコンソースガスとしてジクロロシランを用い、かつ、成膜温度の上限を１１００℃としたり、請求項１１に記載のように、シリコンソースガスとしてトリクロロシランを用い、かつ、成膜温度の上限を１１５０℃としたり、請求項１２に記載のように、シリコンソースガスとして四塩化シリコンを用い、かつ、成膜温度の上限を１２００℃とする。このように、各シリコンソースガスに対して反応律速条件で成膜可能な温度上限とするとよい。また、温度の下限に関しては、請求項１３に記載のように、成膜真空度が常圧から１００Ｐａの範囲で、成膜温度の下限を８００℃としたり、請求項１４に記載のように、成膜真空度が１００Ｐａから１×１０-5Ｐａの範囲で、成膜温度の下限を６００℃とする。このような下限を設けることにより、結晶欠陥の発生を防止することが可能となる。詳しくは、結晶欠陥は成膜する減圧雰囲気の真空度の影響を受けやすく、具体的には、高真空度雰囲気ではチャンバー内に残存する残留酸素や水分が低減し、シリコン表面の酸化作用が抑制されることでエピ成膜の結晶性確保に必要な表面マイグレーション現象が妨げられにくくなる。このことから、高真空度雰囲気においては低温成膜であっても結晶欠陥の抑制が可能となる。
請求項１５に記載の発明は、請求項１〜１４のいずれか１項に記載の半導体基板の製造方法において、前記シリコン基板にトレンチを形成する際のマスクとしてシリコン基板上に形成した酸化膜を用い、トレンチ形成後のエピタキシャル膜の成膜前にマスクとして用いた酸化膜を除去するようにしたことを特徴としている。よって、トレンチ形成後のエピタキシャル膜の成膜前にマスクとして用いた酸化膜を除去しない場合には、マスクとして用いた酸化膜の上に成長した多結晶シリコン層とトレンチ内に成長したエピタキシャル膜との間の応力により結晶欠陥が発生することがあるが、本発明においてはそれを回避することができる。
請求項１６に記載の発明は、請求項１〜１５のいずれか１項に記載の半導体基板の製造方法において、前記シリコン基板におけるトレンチの底面が（１１０）面で、トレンチの側面が（１１１）面であることを特徴としている。また、請求項１７に記載の発明は、請求項１〜１５のいずれか１項に記載の半導体基板の製造方法において、前記シリコン基板におけるトレンチの底面が（１００）面で、トレンチの側面が（１００）面であることを特徴としている。
よって、シリコン基板におけるトレンチの底面が（１００）面で、トレンチの側面が（１１０）面である場合に比べ、請求項１６，１７に記載の発明によれば、エピタキシャル膜の成膜時においてトレンチ内部に比較してトレンチの開口部が塞がるのを更に抑制することができる。
請求項１８に記載の発明は、請求項１〜１７のいずれか１項に記載の半導体基板の製造方法において、前記トレンチのアスペクト比が「２」以上であることを特徴としている。よって、トレンチのアスペクト比が「２」以上の場合において請求項１〜１７の発明の効果がより発揮される。
請求項１または２に記載のように、エピタキシャル膜の成膜のためにシリコン基板に供給するガスとして、シリコンソースガスとハロゲン化物ガスとの混合ガスを用いた場合においては、ハロゲン化物を添加することで成長時に不純物を添加してエピタキシャル膜に不純物をドープする際においてウエハ面内での不純物濃度の均一化が阻害されやすい。
そこで、請求項１９，２２，２６，３２に記載のようにする。つまり、請求項１９に記載の発明は、請求項１または２に記載の半導体基板の製造方法において、シリコン基板にトレンチを形成した後に、前記トレンチの底面および側面を含めた前記シリコン基板上に不純物をドープしたエピタキシャル膜を成膜し、さらに、少なくとも埋め込みの最終工程において、エピタキシャル膜の成膜のためにシリコン基板に供給するガスとして、シリコンソースガスとハロゲン化物ガスとの混合ガスを用い、かつ、前記不純物をドープしたエピタキシャル膜よりも低濃度またはノンドープのエピタキシャル膜を成膜してトレンチ内を完全に埋め込むようにしたことを特徴としている。よって、シリコンソースガスとハロゲン化物ガスとの混合ガスを用いてエピタキシャル膜でトレンチ内を完全に埋め込む際において当該エピタキシャル膜は低濃度またはノンドープのエピタキシャル膜なので、請求項１または２に記載の発明の効果に加えて、不純物濃度の均一化が阻害されるということの影響を受けにくくすることができる。
請求項２２に記載の発明は、請求項１または２に記載の半導体基板の製造方法において、シリコン基板にトレンチを形成した後に、前記トレンチの底面および側面を含めた前記シリコン基板上にエピタキシャル膜を成膜し、さらに、気相拡散によって当該エピタキシャル膜の表面から不純物を導入して不純物をドープした領域を形成し、さらには、少なくとも埋め込みの最終工程において、エピタキシャル膜の成膜のためにシリコン基板に供給するガスとして、シリコンソースガスとハロゲン化物ガスとの混合ガスを用い、かつ、前記不純物をドープした領域よりも低濃度またはノンドープのエピタキシャル膜を成膜してトレンチ内を完全に埋め込むようにしたことを特徴としている。よって、気相拡散にて不純物を導入することにより、不純物濃度の均一化を図ることが可能となる。また、シリコンソースガスとハロゲン化物ガスとの混合ガスを用いてエピタキシャル膜でトレンチ内を完全に埋め込む際において当該エピタキシャル膜は低濃度またはノンドープのエピタキシャル膜なので、請求項１または２に記載の発明の効果に加えて、不純物濃度の均一化が阻害されるということの影響を受けにくくすることができる。
請求項２６に記載の発明は、請求項１または２に記載の半導体基板の製造方法において、シリコン基板にトレンチを形成した後に、前記トレンチの底面および側面から、気相拡散によって不純物を導入してトレンチの底面および側面に不純物を導入した領域を形成し、さらに、少なくとも埋め込みの最終工程において、エピタキシャル膜の成膜のためにシリコン基板に供給するガスとして、シリコンソースガスとハロゲン化物ガスとの混合ガスを用い、かつ、前記不純物を導入した領域よりも低濃度またはノンドープのエピタキシャル膜を成膜してトレンチ内を完全に埋め込むようにしたことを特徴としている。よって、気相拡散にて不純物を導入することにより、不純物濃度の均一化を図ることが可能となる。また、シリコンソースガスとハロゲン化物ガスとの混合ガスを用いてエピタキシャル膜でトレンチ内を完全に埋め込む際において当該エピタキシャル膜は低濃度またはノンドープのエピタキシャル膜なので、請求項１または２に記載の発明の効果に加えて、不純物濃度の均一化が阻害されるということの影響を受けにくくすることができる。
請求項３２に記載の発明は、請求項１または２に記載の半導体基板の製造方法において、シリコン基板にトレンチを形成した後に、前記トレンチの底面および側面を含めた前記シリコン基板上にエピタキシャル膜を成膜し、さらに、少なくとも埋め込みの最終工程において、エピタキシャル膜の成膜のためにシリコン基板に供給するガスとして、シリコンソースガスとハロゲン化物ガスとの混合ガスを用い、しかも、不純物をドープし、かつ、当該不純物の濃度を前記トレンチの底面および側面を含めた前記シリコン基板上に成膜するエピタキシャル膜よりも高く、かつ、成長真空度を、前記トレンチの底面および側面を含めたシリコン基板上にエピタキシャル膜を成膜する際の成長真空度よりも高くしてエピタキシャル膜を成膜してトレンチ内を完全に埋め込むようにしたことを特徴としている。よって、シリコンソースガスとハロゲン化物ガスとの混合ガスを用いて不純物をドープしたエピタキシャル膜でトレンチ内を完全に埋め込む際において高真空度とすることにより、請求項１または２に記載の発明の効果に加えて、不純物濃度の均一化を図ることが可能
となる。詳しくは、ガス流量分布の影響を抑制して分子流の状態で成膜することにより不純物濃度の均一性が向上する。
請求項２０に記載の発明は、請求項１９に記載の半導体基板の製造方法において、前記トレンチの底面および側面を含めたシリコン基板上への不純物をドープしたエピタキシャル膜の成膜、および、前記トレンチ内を完全に埋め込むための低濃度またはノンドープのエピタキシャル膜の成膜に続いて、熱処理を実施することを特徴としている。これにより、不純物濃度の均一化が図られる。また、請求項２１に記載の発明は、請求項２０に記載の半導体基板の製造方法において、前記トレンチの底面および側面を含めたシリコン基板上への不純物をドープしたエピタキシャル膜の成膜、および、前記トレンチ内を完全に埋め込むための低濃度またはノンドープのエピタキシャル膜の成膜、および、前記熱処理を、同一のエピタキシャル成膜装置内で連続して処理することを特徴としている。よって、連続工程とすることによりコスト低減を図ることができる。
請求項２３に記載の発明は、請求項２２に記載の半導体基板の製造方法において、前記気相拡散は、加熱したシリコン基板にドーパントガスを供給することによりエピタキシャル膜の表面から不純物を導入するものであることを特徴としている。よって、この手法を用いることにより気相拡散をより適切に行う（例えば、ノンドープのエピタキシャル膜の表面から拡散を行わせる等）ことができる。
請求項２４に記載の発明は、請求項２２または２３に記載の半導体基板の製造方法において、前記トレンチの底面および側面を含めたシリコン基板上へのエピタキシャル膜の成膜、および、気相拡散、および、前記トレンチ内を完全に埋め込むための低濃度またはノンドープのエピタキシャル膜の成膜に続いて、熱処理を実施することを特徴としている。これにより、不純物濃度の均一化が図られる。また、請求項２５に記載の発明は、請求項２４に記載の半導体基板の製造方法において、前記トレンチの底面および側面を含めたシリコン基板上へのエピタキシャル膜の成膜、および、気相拡散、および、前記トレンチ内を完全に埋め込むための低濃度またはノンドープのエピタキシャル膜の成膜、および、前記熱処理を、同一のエピタキシャル成膜装置内で連続して処理することを特徴としている。よって、連続工程とすることによりコスト低減を図ることができる。
請求項２７に記載の発明は、請求項２６に記載の半導体基板の製造方法において、前記気相拡散は、加熱したシリコン基板にドーパントガスを供給することによりトレンチの底面および側面から不純物を導入するものであることを特徴としている。よって、この手法を用いることにより気相拡散をより適切に行うことができる。
請求項２８に記載の発明は、請求項２６または２７に記載の半導体基板の製造方法において、前記気相拡散、および、前記トレンチ内を完全に埋め込むための低濃度またはノンドープのエピタキシャル膜の成膜に続いて、熱処理を実施することを特徴としている。これにより、不純物濃度の均一化が図られる。また、請求項２９に記載の発明は、請求項２８に記載の半導体基板の製造方法において、前記気相拡散、および、前記トレンチ内を完全に埋め込むための低濃度またはノンドープのエピタキシャル膜の成膜、及び、熱処理を、同一のエピタキシャル成膜装置内で連続して処理することを特徴としている。よって、連続工程とすることによりコスト低減を図ることができる。
請求項３０に記載の発明は、請求項１９〜２１のいずれか１項に記載の半導体基板の製造方法において、前記トレンチの底面および側面を含めたシリコン基板上に不純物をドープしたエピタキシャル膜を成膜する際の成長真空度を、前記低濃度またはノンドープのエピタキシャル膜を成膜してトレンチ内を完全に埋め込む際の成長真空度よりも高くしたことを特徴としている。よって、ガス流量分布の影響を抑制して分子流の状態で成膜することにより不純物濃度の均一性が向上する。
請求項３１に記載の発明は、請求項３０に記載の半導体基板の製造方法において、前記トレンチの底面および側面を含めたシリコン基板上に不純物をドープしたエピタキシャル膜を成膜する際の成長真空度を、１０００Ｐａから１×１０-3Ｐａの範囲としたことを特徴としている。よって、不純物濃度のバラツキを抑制しつつ高真空化による成長レートの低下を回避するという観点から好ましいものとなる。
請求項３３に記載のように、請求項３２に記載の半導体基板の製造方法において、前記トレンチの底面および側面を含めた前記シリコン基板上に成膜するエピタキシャル膜は、ノンドープエピタキシャル膜であるとよい。
請求項３４に記載の発明は、請求項３２に記載の半導体基板の製造方法において、前記トレンチ内を完全に埋め込むためのエピタキシャル膜の成膜の際の成長真空度を、１０００Ｐａから１×１０-3Ｐａの範囲としたことを特徴としている。よって、不純物濃度のバラツキを抑制しつつ高真空化による成長レートの低下を回避するという観点から好ましいものとなる。
請求項３５に記載の発明は、請求項３２に記載の半導体基板の製造方法において、前記トレンチの底面および側面を含めた前記シリコン基板上へのエピタキシャル膜の成膜、および、トレンチ内を完全に埋め込むためのエピタキシャル膜の成膜に続いて、熱処理を実施することを特徴としている。これにより、不純物濃度の均一化が図られる。また、請求項３６に記載の発明は、請求項３５に記載の半導体基板の製造方法において、前記トレンチの底面および側面を含めた前記シリコン基板上へのエピタキシャル膜の成膜、および、トレンチ内を完全に埋め込むためのエピタキシャル膜の成膜、および、前記熱処理を、同一のエピタキシャル成膜装置内で連続して処理することを特徴としている。よって、連続工程とすることによりコスト低減を図ることができる。
（第１の実施の形態）
以下、本発明を具体化した第１の実施の形態を図面に従って説明する。
図１に、本実施の形態における縦型トレンチゲートＭＯＳＦＥＴの断面図を示す。図２は、図１における素子部での要部拡大図である。
図２において、ドレイン領域となるｎ+シリコン基板１の上にエピタキシャル膜２が形成されているとともに同エピタキシャル膜２の上にエピタキシャル膜３が形成されている。下側のエピタキシャル膜２においてトレンチ４が並設され、トレンチ４はエピタキシャル膜２を貫通してｎ+シリコン基板１に達している。トレンチ４内にエピタキシャル膜５が埋め込まれている。トレンチ４内のエピタキシャル膜５の導電型はｐ型であるとともに、トレンチ４の横の領域６の導電型はｎ型である。このように横方向にｐ型領域（５）とｎ型領域６とが交互に配置され、これによりＭＯＳＦＥＴのドリフト層がｐ／ｎコラム構造の、いわゆるスーパージャンクション構造をなしている。
前述の上側のエピタキシャル膜３においてその表層部にはｐウエル層７が形成されている。エピタキシャル膜３にはゲート用トレンチ８が並設され、このトレンチ８はｐウエル層７よりも深く形成されている。トレンチ８の内面にはゲート酸化膜９が形成され、ゲート酸化膜９の内方にはポリシリコンゲート電極１０が配置されている。エピタキシャル膜３の上面においてトレンチ８と接する部位での表層部にはｎ+ソース領域１１が形成されている。また、ｐ型エピタキシャル膜３の上面での表層部にはｐ+ソースコンタクト領域１２が形成されている。さらに、エピタキシャル膜３でのｐウエル層７と前記エピタキシャル膜２（ドリフト層）との間にはｎ-バッファ領域１３がトレンチ８毎に形成され、このｎ-バッファ領域１３はトレンチ８の底面部を含み、かつ、ドリフト層でのｎ型領域６、およびｐウエル層７と接している。また、トレンチ８毎のｎ-バッファ領域１３の間はｐ-領域１４となっている。
ｎ+シリコン基板１の下面にはドレイン電極（図示略）が形成され、ドレイン電極はｎ+シリコン基板１と電気的に接続されている。また、エピタキシャル膜３の上面にはソース電極（図示略）が形成され、ソース電極はｎ+ソース領域１１およびｐ+ソースコンタクト領域１２と電気的に接続されている。
そして、ソース電圧をグランド電位、ドレイン電圧を正の電位にした状態においてゲート電位として所定の正の電圧を印加することにより、トランジスタ・オンとなる。トランジスタ・オン時においてはｐウエル層７でのゲート酸化膜９と接する部位に反転層が形成され、この反転層を通してソース・ドレイン間に電子が流れる（ｎ+ソース領域１１→ｐウエル層７→ｎ-バッファ領域１３→ｎ型領域６→ｎ+シリコン基板１）。また、逆バイアス印加時（ソース電圧をグランド電位、ドレイン電圧を正の電位にした状態）においては、ｐ型領域（５）とｎ型領域６とのｐｎ接合部、ｎ-バッファ領域１３とｐ-領域１４とのｐｎ接合部、ｎ-バッファ領域１３とｐウエル層７とのｐｎ接合部から空乏層が広がり、ｐ型領域（５）およびｎ型領域６が空乏化して高耐圧化が図られる。
一方、図１において、素子部の周りの終端部においても横方向にｎ型領域６とｐ型領域（５）とが交互に配置されている。また、エピタキシャル膜３の上面での素子部よりも外周側においてはＬＯＣＯＳ酸化膜１５が形成されている。
次に、本実施の形態における縦型トレンチゲートＭＯＳＦＥＴの製造方法を説明する。
まず、図３（ａ）に示すように、ｎ+シリコン基板１を用意し、その上にｎ型のエピタキシャル膜２を成膜する。そして、チップ外周部でのエピタキシャル膜２に複数のトレンチ２０を形成し、このトレンチ２０内にシリコン酸化膜２１を充填する。さらに、エピタキシャル膜２の上面を平坦化する。
引き続き、図３（ｂ）に示すように、ｎ型のエピタキシャル膜２の上にシリコン酸化膜２２を成膜し、このシリコン酸化膜２２に対し所定のトレンチが得られるように所定の形状にパターニングする。そして、シリコン酸化膜２２をマスクにしてｎ型のエピタキシャル膜２に対し異方性エッチング（ＲＩＥ）、または、アルカリ性異方性エッチング液（ＫＯＨ、ＴＭＡＨ等）によるウェットエッチングを行い、シリコン基板１に達するトレンチ４を形成する。このようにして、ｎ+シリコン基板１とエピタキシャル膜２よりなるシリ
コン基板にトレンチ４を形成する。
さらに、図３（ｃ）に示すように、マスクとして用いたシリコン酸化膜２２を除去する。このとき、トレンチ４のアスペクト比（＝ｄ１／Ｗ１）は「２」以上である。また、Ｓｉ（１１０）基板を用い、エピタキシャル膜２の上面が（１１０）面であるとともに、トレンチ４の側面が（１１１）面とする。あるいは、Ｓｉ（１００）基板を用い、エピタキシャル膜２の上面を（１００）面とするとともに、トレンチ４の側面を（１００）面とする。
そして、図３（ｄ）に示すように、トレンチ４の内面を含めてエピタキシャル膜２の上にエピタキシャル膜２３を成膜して同エピタキシャル膜２３によりトレンチ４内を埋め込む。このトレンチ４の内部をエピタキシャル膜２３で埋め込む工程において、エピタキシャル膜２３の成膜のためにシリコン基板に供給するガスとして、シリコンソースガスとハロゲン化物ガスとの混合ガスを用いる。具体的には、シリコンソースガスとして、モノシラン（ＳｉＨ4）、ジシラン（Ｓｉ2Ｈ6）、ジクロロシラン（ＳｉＨ2Ｃｌ2）、トリクロロシラン（ＳｉＨＣｌ3）、四塩化シリコン（ＳｉＣｌ4）のいずれかを用いる。特に、シリコンソースガスとして、ジクロロシラン（ＳｉＨ2Ｃｌ2）、トリクロロシラン（ＳｉＨＣｌ3）、四塩化シリコン（ＳｉＣｌ4）のいずれかを用いるとよい。ハロゲン化物ガスとして、塩化水素（ＨＣｌ）、塩素（Ｃｌ2）、フッ素（Ｆ2）、三フッ化塩素（ＣｌＦ3）、フッ化水素（ＨＦ）、臭化水素（ＨＢｒ）のいずれかを用いる。
また、エピタキシャル膜２３を反応律速の条件下で成膜する。特に、シリコンソースガスとしてモノシランまたはジシランを用いた場合において成膜温度の上限を９５０℃とする。シリコンソースガスとしてジクロロシランを用いた場合において成膜温度の上限を１１００℃とする。シリコンソースガスとしてトリクロロシランを用いた場合において成膜温度の上限を１１５０℃とする。シリコンソースガスとして四塩化シリコンを用いた場合において成膜温度の上限を１２００℃とする。また、成膜真空度が常圧から１００Ｐａの範囲とした場合において成膜温度の下限を８００℃とし、また、成膜真空度が１００Ｐａから１×１０-5Ｐａの範囲とした場合において成膜温度の下限を６００℃とする。このようにすることにより、結晶欠陥が発生することなくエピタキシャル成長することができることを実験的に確認している。
その後、エピタキシャル膜２３の上面側から平坦化研磨を行って図４（ａ）に示すようにエピタキシャル膜（ｎ型シリコン層）２を露出させる。これにより、横方向にｐ型領域（５）とｎ型領域６とが交互に配置される。また、チップ外周部のトレンチ２０内のシリコン酸化膜２１（図３（ｄ）参照）を除去する。
そして、図４（ｂ）に示すように、エピタキシャル膜２の上にｐ-型エピタキシャル膜２４を成膜する。さらに、図４（ｃ）に示すように、ｐ-型エピタキシャル膜２４におけるｎ型領域６に接する部分にｎ-バッファ領域１３をイオン注入にて形成する。このとき、チップ外周部に設けたトレンチ２０におけるエピタキシャル膜２４の上面には窪み２５が形成されており、この窪み２５をアライメントマークとして用いてフォトマスクと位置合わせする。
引き続き、図４（ｄ）に示すように、ｐ-型エピタキシャル膜２４の上にｐ-型エピタキシャル膜２６を成膜する。
その後、図１に示すように、ＬＯＣＯＳ酸化膜１５を形成する。また、素子部においてｐウエル層７、トレンチ８、ゲート酸化膜９、ポリシリコンゲート電極１０、ｎ+ソース領域１１、ｐ+ソースコンタクト領域１２を形成する。さらに、電極および配線を形成する。この素子部の形成において、ｎ+ソース領域１１やｐ+ソースコンタクト領域１２等をイオン注入にて形成する際に、図４（ｄ）においてチップ外周部に設けたトレンチ２０におけるエピタキシャル膜２６の上面には窪み２７が形成されており、この窪み２７をアライメントマークとして用いてフォトマスクと位置合わせする。
なお、シリコン基板（１，２）にトレンチ４を形成した後のエピタキシャル膜２３の成膜開始からトレンチ４の内部をエピタキシャル膜２３で埋め込むまでにおいて、エピタキシャル膜２３の成膜のためにシリコン基板（１，２）に供給するガスとして、シリコンソースガスとハロゲン化物ガスとの混合ガスを用いたが、広義には、トレンチ４の内部をエピタキシャル膜２３で埋め込む際の、少なくとも埋め込みの最終工程において、エピタキシャル膜２３の成膜のためにシリコン基板（１，２）に供給するガスとして、シリコンソースガスとハロゲン化物ガスとの混合ガスを用いればよい。
このような製造工程において、図３（ｃ），（ｄ）に示す埋め込みエピ成膜工程について、図５（ａ），（ｂ），（ｃ）を用いて詳しく説明する。
図５（ａ）に示すように、シリコン基板３０にトレンチ３１を形成した後に、図５（ｃ）に示すようにエピタキシャル膜３２によりトレンチ３１内を埋め込む。このとき、図５（ｂ）に示すように、エピタキシャル膜３２の成膜条件として、トレンチ側面上に成長するエピタキシャル膜３２について、トレンチ開口部での成長速度を、当該トレンチ開口部よりも深い部位での成長速度よりも遅くなることとする。つまり、トレンチ開口部での成長速度をｒｏとし、トレンチ開口部よりも深い部位での成長速度をｒｂとしたとき、ｒｏ＜ｒｂとなることとする。
このようにして、トレンチ内部に成膜するエピタキシャル膜について、トレンチ開口部の膜厚がトレンチ底部の膜厚より小さくなる条件となるように成膜する。これにより、トレンチ側面上のエピ膜に関してトレンチ底部よりトレンチ開口部の膜厚が小さくなり、ボイドレスでの成膜が可能となる。つまり、ボイドレス成膜により、スーパージャンクション構造（ｐ／ｎコラム構造）への逆バイアス印加時（ソースをグランド電位、ドレイン電位を正の電圧）の耐圧確保と接合リーク電流の抑制が可能となる。また、ボイドレス化（ボイドサイズの縮小）、耐圧歩留まりの向上、接合リーク歩留まりの向上を図ることができる。
そのために、上述したように、次の[Ａ]〜[Ｅ]のようにしている。
[Ａ]．エピタキシャル膜２３の成膜のためにシリコン基板に供給するガスとして、シリコンソースガスとハロゲン化物ガスとの混合ガスを用いる。
[Ｂ]．エピタキシャル膜２３を反応律速の条件下で成膜する。
[Ｃ]．トレンチエッチングの際のマスクとして用いた酸化膜を除去してからトレンチ埋め込みエピを行う。
[Ｄ]．トレンチの底面が（１１０）面で、トレンチの側面が（１１１）面である。あるいは、トレンチの底面が（１００）面で、トレンチの側面が（１００）面である。
[Ｅ]．トレンチのアスペクト比が「２」以上である。
以下、この[Ａ]〜[Ｅ]とすることの理由について言及する。
まず、上記[Ａ]のシリコンソースガスとハロゲン化物ガスの混合ガスを用いて成膜することについて説明する。
トレンチ開口部と、トレンチ開口部よりも深い場所（トレンチ内部）とにおけるエピ成長を考える。
埋込不良（ボイド）の発生は、トレンチ内部の成膜量に比較してトレンチ開口部付近の成膜量が相対的に大きくなることによりトレンチ開口部が先に塞がりトレンチ内部にボイドが残存することによる。トレンチ開口部の成膜量が大きくなる主要な要因は、トレンチ開口部でのシリコンソースガスの供給量がトレンチ内部でのシリコンソースガスの供給量より相対的に多いことによるものである。これに対し、シリコンソースガスとハロゲン化物ガスの混合ガスを用いる。
ハロゲン化物ガスがエッチングガスとして機能し、当該エッチング速度は供給律速であり、エッチング速度はトレンチ開口部の方がトレンチ内部よりも速くなる。つまり、ハロゲン化物によるエッチング反応がトレンチ内部に比べてトレンチ開口部ほど顕著であり、これにより、順テーパー化を図ることができる。図６を用いて説明すると、ジクロロシラン（ＳｉＨ2Ｃｌ2）を用いた場合の成長速度に比べ、ジクロロシラン（ＳｉＨ2Ｃｌ2）に塩化水素（ＨＣｌ）を混合したガスを用いることにより成長速度が下がることが分かる。また、ハロゲン化物ガスの作用としては、シリコンソースガスの分解反応に関与してより反応機構を複雑にすることで反応律速性が促進される。これを図６を用いて説明する。ジクロロシラン（ＳｉＨ2Ｃｌ2）での反応律速となる最大温度と、ジクロロシランに塩化水素ガスを混合したガスでの反応律速となる最大温度とを比較した場合、ジクロロシランに塩化水素ガスを混合したガス（シリコンソースガスにハロゲン化物ガスを混合したガス）で成膜することにより、反応律速領域を高温側にシフトすることができる。
なお、供給律速条件でトレンチ埋め込みエピを行うことも可能であり、この場合は、上述したようにトレンチ開口部ほどシリコンソースガス供給量が増加することによる膜厚分布が発生するが、ハロゲン化物ガスの混合によるエッチング作用で、逆テーパー化を回避することができる。
次に、上記[Ｂ]の反応律速条件下においてトレンチ埋め込みエピ膜を成膜することについて説明する。
反応律速成膜条件において成膜を行うことによりガス供給量分布の影響を受けにくくなり、トレンチ開口部でのシリコンソースガスの供給量がトレンチ内部でのシリコンソースガスの供給量よりも多くなることを回避して成膜時にトレンチ内部にボイドが残存しにくくすることができる。
反応律速成膜条件とするには、図７に示すように、より低い温度での成膜を行う。シリコンソースガスとして、モノシラン（ＳｉＨ4）、ジシラン（Ｓｉ2Ｈ6）、ジクロロシラン（ＳｉＨ2Ｃｌ2）、トリクロロシラン（ＳｉＨＣｌ3）、四塩化シリコン（ＳｉＣｌ4）のいずれかを用いる。このとき、より低い温度での成膜を行おうとすると結晶性の悪化が懸念される。そのために、シリコンソースガスとして、ジクロロシラン（ＳｉＨ2Ｃｌ2）、トリクロロシラン（ＳｉＨＣｌ3）、四塩化シリコン（ＳｉＣｌ4）を用いることにより、成長温度を高温側にすることができる。これにより反応律速成膜条件での最高温度をモノシラン（ＳｉＨ4）やジシラン（Ｓｉ2Ｈ6）を用いた場合に比べ、より高い温度条件下とすることができる。つまり、生成エンタルピーが４１７ｋＪ／ｍｏｌであるモノシラン（ＳｉＨ4）より、生成エンタルピーが５７８ｋＪ／ｍｏｌであるジクロロシラン（ＳｉＨ2Ｃｌ2）や生成エンタルピーが６７０ｋＪ／ｍｏｌであるトリクロロシラン（ＳｉＨＣｌ3）や生成エンタルピーが７６３ｋＪ／ｍｏｌである四塩化シリコンを用いることで、反応律速領域が高温域まで広がり、そのため、より高い温度条件下において反応律速とすることができる。その結果、結晶性の悪化を回避することができる。
また、シリコンソースガスとしてモノシランまたはジシランを用いた場合には、成膜温度の上限を９５０℃とし、シリコンソースガスとしてジクロロシランを用いた場合には、成膜温度の上限を１１００℃とし、シリコンソースガスとしてトリクロロシランを用いた場合には、成膜温度の上限を１１５０℃とし、シリコンソースガスとして四塩化シリコンを用いた場合には、成膜温度の上限を１２００℃とする。この条件を満足させることにより結晶欠陥が発生することなくエピタキシャル成長することができることを実験的に確認している。
具体例を、図９〜図１４を用いて説明する。図９〜図１４は埋め込み評価のための基板の断面ＳＥＭ像であり、図９のようにトレンチエッチングした基板にエピ成長する。このとき、基板に作り込んだトレンチの幅は、３μｍ、２μｍ、１μｍ、０．８μｍ、０．５μｍであり、トレンチ深さは全て１３μｍである。そして、成膜温度が１１００℃よりも高い温度雰囲気において基板にジクロロシランを供給して３μｍの成膜を行った結果、図１０に示すようになった。一方、同じ温度雰囲気（成膜温度が１１００℃よりも高い温度雰囲気）において、基板にジクロロシランに塩化水素を混合したガスを供給して３μｍの成膜を行った結果、図１１に示すようになった。
また、図９のトレンチを形成した後の基板に対し、成膜温度が１１００℃以下の温度雰囲気において基板にジクロロシランを供給して３μｍの成膜を行った結果、図１２に示すようになった。一方、同じ温度雰囲気（成膜温度が１１００℃以下の温度雰囲気）において、基板にジクロロシランに塩化水素を混合したガスを供給して３μｍの成膜を行った結果、図１３に示すようになった。また同じ条件で１０μｍの成膜を行った結果、図１４に示すようになった。
図１０に比べ図１１の方がトレンチ内のボイドが小さくなっており、また、図１２ではトレンチ内にボイドが存在するのに対して図１３ではトレンチ開口部の塞がりが抑制されていることが分かる。この結果は、ハロゲン化物ガスの混合による効果を示すとともに、ジクロロシランとハロゲン化物ガスの混合において、１１００℃以下にて成膜することの効果を示すものである。その結果、図１４のごとく完全なるボイドレス化が可能であることが分かる。
また、成膜真空度が常圧から１００Ｐａの範囲において成膜温度の下限を８００℃とし、成膜真空度が１００Ｐａから１×１０-5Ｐａの範囲において成膜温度の下限を６００℃とする。この条件を満足させることにより結晶欠陥が発生することなくエピタキシャル成長することができることを実験的に確認している。真空度と成膜温度は共に結晶性の決定要素になっている。真空度に関しては、高真空度雰囲気ではチャンバー内に残存する残留酸素や水分が低減し、シリコン表面の酸化作用が抑制されることでエピ成膜の結晶性確保に必要な表面マイグレーション現象が妨げられにくくなる。一方、成膜温度が低いと結晶性の悪化が懸念される。これらのことから、高真空度雰囲気においては低温成膜しても結晶性の悪化を回避することができる。その結果、低温においても良好な結晶性のエピ膜成長が可能となり、より低い温度条件での反応律速成膜が可能となる。
次に、上記[Ｃ]のトレンチエッチングの際のマスクとして用いた酸化膜を除去してから、トレンチ埋め込みエピを行うことについて説明する。
トレンチエッチングに用いたマスク酸化膜を残した状態で埋め込みエピ成長させた場合には、マスク酸化膜上に成長した多結晶シリコン膜とトレンチ内部のエピ膜との間の応力により結晶欠陥が発生する可能性がある。これに対し、マスク酸化膜を除去した後に、埋め込みエピ成膜を実施する。これにより、結晶欠陥の発生を防止することができる。
次に、上記[Ｄ]のシリコン基板の面方位（トレンチ側面・底面）について説明する。
シリコンソースガスとハロゲン化物ガスの混合ガスを用いて成膜する際に、基板およびトレンチ側面の面方位について、次のようにする。
Ｓｉ（１１０）基板を用いて、トレンチ底面の面方位を（１１０）とするとともにトレンチ側面での面方位を（１１１）とする。あるいは、Ｓｉ（１００）基板を用いてトレンチ底面での面方位を（１００）とするとともにトレンチ側面での面方位を（１００）とする。このようにすることにより、成長エピ膜によるトレンチ開口部の塞がりを抑制して埋込性が良好となる。
具体的には、一般的に用いられるＳｉ（１００）基板上に、オリエンテーションフラットの（１００）方位に対し垂直または平行にトレンチを配置した場合には、トレンチの底面はＳｉ（１００）面、側面はＳｉ（１１０）面となる。この場合、ハロゲン化物ガス（ＨＣｌ）の混入量の増加に伴ない（１１０）側面上の膜厚が増加する。そのため、（１００）底面上の膜厚が十分に得られない状態で側面上のエピ成長が進むためボイドレスで埋め込む上で不利になる。
これに対し、Ｓｉ（１１０）基板上にＳｉ（１１１）側面となるトレンチを形成した場合には、ハロゲン化物ガス（ＨＣｌ）の混合量の増加に伴ってトレンチ側面上に比較しトレンチ底面上のエピ膜の相対膜厚が増加し、それにより、良好な埋め込み性が得られる。また、この面方位のトレンチを形成する場合において、異方性のウェットエッチング処理（具体的には例えばＴＭＡＨ、ＫＯＨによるエッチング）とすることにより、エッチングダメージを少なくしてエッチング工程のスループットを良好なものにすることができる。
また、Ｓｉ（１００）基板上であってもＳｉ（１００）側面となるトレンチを形成することによって、底面と側面が同一の膜厚となり、そのため面方位に起因した相対的な膜厚差は発生しない。従って、混合したハロゲン化物の影響により順テーパー形状になる効果も含めて、Ｓｉ（１１０）側面を用いた場合に比較して埋め込み性が向上する。
次に、上記[Ｅ]のトレンチのアスペクト比を「２」より大きくすることについて説明する。
スーパージャンクション（ｐ／ｎコラム）構造のＭＯＳにより、パワーデバイスの性能指標となる規格化オン抵抗と耐圧のトレードオフ関係の打破が可能となる。
具体的には、図８に示すように、一般的なＤＭＯＳにおける限界（シリコンリミット）を越えて低オン抵抗化が可能になる。
ただし、低オン抵抗化実現のためには、ｐ／ｎコラム構造の高アスペクト化が必要であり、図８に示すようにコラム幅（トレンチ幅）を縮小することにより低オン抵抗化が進む。また、トレンチ深さについては、２μｍあたり約１０ボルトの耐圧が得られることが分かっており、高耐圧化のためにはトレンチ深さを深くすることが必要なため、一層の高アスペクト化が必要となる。
具体的には、２００ボルトの耐圧を得るためには約１０μｍのトレンチ深さが必要で、シリコンリミットを越えるためには図８でのプロット点Ｐ１よりも右側にする。図８でのプロット点Ｐ１を右側にするとは、図８においてコラム幅（トレンチ幅）を５μｍ以下にすることであり、トレンチのアスペクト比を「２」以上にすればよいことになる。２００ボルト以上の高耐圧系ではより高アスペクト化が必要であり、更に、２００ボルトより低耐圧の領域ではドリフト抵抗の寄与度が小さくなるため、スーパージャンクション（ｐ／ｎコラム）構造によるドリフト抵抗のみの低抵抗化では低オン抵抗化は不可能になる。従って、一般的なＤＭＯＳデバイス限界を超えるスーパージャンクション（ｐ／ｎコラム）−ＭＯＳを形成する上では、トレンチ構造はアスペクト比≧２の構造となる。
以上、本実施形態は下記の特徴を有している。
（イ）図３（ｃ），（ｄ）に示すように、ｎ+シリコン基板１とエピタキシャル膜２よりなるシリコン基板にトレンチ４を形成した後に、トレンチ４の底面および側面を含めたシリコン基板（１，２）上にエピタキシャル膜２３を成膜してトレンチ４の内部をエピタキシャル膜２３で埋め込むときに、トレンチ４の内部をエピタキシャル膜２３で埋め込む際の、少なくとも埋め込みの最終工程において、エピタキシャル膜２３の成膜条件として、トレンチ側面上に成長するエピタキシャル膜２３について、トレンチ開口部での成長速度を、当該トレンチ開口部よりも深い部位での成長速度よりも遅くした。よって、トレンチ側面上に成長するエピタキシャル膜２３においてトレンチ開口部での成長速度がトレンチ開口部よりも深い部位での成長速度よりも遅くなることにより、エピタキシャル膜２３によるトレンチ開口部での塞がりを抑制してトレンチ４内の埋め込み性を向上させることができる。
（ロ）ｎ+シリコン基板１とエピタキシャル膜２よりなるシリコン基板にトレンチ４を形成した後に、トレンチ４の底面および側面を含めたシリコン基板（１，２）上にエピタキシャル膜２３を成膜してトレンチ４の内部をエピタキシャル膜２３で埋め込むときに、トレンチ４の内部をエピタキシャル膜２３で埋め込む際の、少なくとも埋め込みの最終工程において、エピタキシャル膜２３の成膜のためにシリコン基板（１，２）に供給するガスとして、シリコンソースガスとハロゲン化物ガスとの混合ガスを用いた。よって、エピタキシャル膜２３の成膜のためにシリコン基板（１，２）に供給するガスとして、シリコンソースガスとハロゲン化物ガスとの混合ガスを用いることにより、ハロゲン化物ガスがエッチングガスとして機能し、当該エッチング速度は供給律速であり、エッチング速度はトレンチ開口部の方がトレンチ内部よりも速くなる。よって、トレンチ側面上に成長するエピタキシャル膜２３について、トレンチ開口部での成長速度を、当該トレンチ開口部よりも深い部位での成長速度よりも遅くすることができる。これにより、エピタキシャル膜２３によるトレンチ開口部での塞がりを抑制してトレンチ内の埋め込み性を向上させることができる。
（ハ）少なくとも埋め込みの最終工程においてエピタキシャル膜２３の成膜のためにシリコン基板（１，２）に供給するガスとして、シリコンソースガスとハロゲン化物ガスとの混合ガスを用い、かつ、エピタキシャル膜２３を反応律速の条件下で成膜するようにした。よって、エピタキシャル膜２３を反応律速の条件下で成膜させることによって、エピタキシャル膜２３によるトレンチ開口部での塞がりを更に抑制してトレンチ４内の埋め込み性を向上させることができる。
（ニ）ハロゲン化物ガスとして、塩化水素、塩素、フッ素、三フッ化塩素、フッ化水素、臭化水素のいずれかを用いた。よって、一般的なＣＶＤ設備において使用可能なガスの中で、塩化水素、塩素、フッ素、三フッ化塩素、フッ化水素、臭化水素のいずれかを用いることで、トレンチ開口部においてエッチング作用を生じ成長速度を遅くする効果が得られる。
（ホ）シリコンソースガスとして、モノシラン、ジシラン、ジクロロシラン、トリクロロシラン、四塩化シリコンのいずれかを用いた。即ち、一般的なＣＶＤ設備において使用可能なガスの中で、モノシラン、ジシラン、ジクロロシラン、トリクロロシラン、四塩化シリコンが使用可能である。特に、シリコンソースガスとして、ジクロロシラン、トリクロロシラン、四塩化シリコンのいずれかを用いると、より高温の結晶性のよい条件下で反応律速にすることができる。つまり、反応律速となる温度が高温域まで広がり、結晶性の悪化を抑制することができる。
（ヘ）シリコンソースガスとしてモノシランまたはジシランを用い、かつ、成膜温度の上限を９５０℃とした。あるいは、シリコンソースガスとしてジクロロシランを用い、かつ、成膜温度の上限を１１００℃とした。あるいは、シリコンソースガスとしてトリクロロシランを用い、かつ、成膜温度の上限を１１５０℃とした。あるいは、シリコンソースガスとして四塩化シリコンを用い、かつ、成膜温度の上限を１２００℃とした。このように、各シリコンソースガスに対して反応律速条件で成膜可能な温度上限とした。また、成膜真空度が常圧から１００Ｐａの範囲で、成膜温度の下限を８００℃とした。あるいは、成膜真空度が１００Ｐａから１×１０-5Ｐａの範囲で、成膜温度の下限を６００℃とした。このように、温度の下限に関しては結晶欠陥の発生を防止する上で限定が必要であり、結晶欠陥は成膜する減圧雰囲気の真空度の影響を受けやすい。具体的には、高真空度雰囲気ではチャンバー内に残存する残留酸素や水分が低減し、シリコン表面の酸化作用が抑制されることでエピ成膜の結晶性確保に必要な表面マイグレーション現象が妨げられにくくなることから、低温成膜であっても結晶欠陥の抑制が可能となる。このことを考慮して、上記のような真空度における成膜温度の下限とするとよい。
（ト）シリコン基板（１，２）にトレンチ４を形成する際のマスクとしてシリコン基板上に形成した酸化膜２２を用い、トレンチ形成後のエピタキシャル膜２３の成膜前にマスクとして用いた酸化膜２２を除去するようにした。よって、トレンチ形成後のエピタキシャル膜２３の成膜前にマスクとして用いた酸化膜２２を除去しない場合には、マスクとして用いた酸化膜２２の上に成長した多結晶シリコン層とトレンチ４内に成長したエピタキシャル膜２３との間の応力により結晶欠陥が発生することがあるが、本実施形態においてはそれを回避することができる。
（チ）シリコン基板（１，２）におけるトレンチ４の底面が（１１０）面で、トレンチ４の側面が（１１１）面である。あるいは、シリコン基板（１，２）におけるトレンチ４の底面が（１００）面で、トレンチ４の側面が（１００）面である。よって、シリコン基板におけるトレンチの底面が（１００）面で、トレンチの側面が（１１０）面である場合に比べ、本実施形態においては、エピタキシャル膜２３の成膜時においてトレンチ４の開口部が塞がるのを更に抑制することができる。
（リ）トレンチ４のアスペクト比が「２」以上である。よって、トレンチのアスペクト比が「２」以上の場合において（イ）〜（チ）の効果がより発揮される。
なお、トレンチ形成後にエピタキシャル膜によるトレンチ埋め込みを行うときに、途中まではエピタキシャル膜の成膜のためにシリコン基板に供給するガスとして、シリコンソースガスのみを用い、途中から（少なくとも埋め込みの最終工程において）シリコンソースガスとハロゲン化物ガスとの混合ガスを用いる場合、時間とともにハロゲン化物ガスの供給量を増加させる（シリコンソースガスの供給量は一定）ようにするとよい。さらにこのとき、直線的にハロゲン化物ガスの供給量を増加させても、指数関数的にハロゲン化物ガスの供給量を増加させてもよい。
（第２の実施の形態）
次に、第２の実施の形態を、第１の実施の形態との相違点を中心に説明する。
図１５（ａ）に示すように、シリコン基板５０にトレンチ５１を形成する。そして、図１５（ｂ）に示すように、エピタキシャル膜５２を成膜する。さらに、図１５（ｃ）に示すように、エピタキシャル膜５２に対しハロゲン化物ガスによるエッチングを実施して、トレンチ開口部の塞がりを除去する。ハロゲン化物ガスとして、塩化水素（ＨＣｌ）を用いている。
その後に、図１５（ｄ）に示すように、再度、エピタキシャル膜５３を成膜してトレンチ５１内を埋め込む。このとき、エピ成膜は、シリコンソースガスとハロゲン化物の混合ガスによるエピ成長を行う（第１の実施形態での［Ａ］の条件）。さらに、このエピ膜の成長の際に、第１の実施形態での［Ｂ］〜［Ｅ］としてもよい。
塩化水素（ＨＣｌ）のエッチング処理を付加することにより、トレンチ内部のエピタキシャル膜の順テーパー化が可能となり、埋め込み性に対して有利となる。その結果、第１の実施の形態に比べ、エピタキシャル成長条件として、ハロゲン化物ガスの混合量を低下させたり、高温条件を使用することが可能となり、高成長速度のエピタキシャル成膜が可能となる。
以上のように、シリコン基板５０にトレンチ５１を形成した後に、トレンチ５１の底面および側面を含めたシリコン基板５０上にエピタキシャル膜５２を成膜し、引き続き、ハロゲン化物ガスによるエッチングによりトレンチ５１の開口部でのエピタキシャル膜５２による開口部を拡大させた後に、少なくとも埋め込みの最終工程において、エピタキシャル膜５３の成膜のためにシリコン基板５０に供給するガスとして、シリコンソースガスとハロゲン化物ガスとの混合ガスを用いる。よって、シリコン基板５０にトレンチ５１を形成した後においてトレンチ５１の底面および側面を含めたシリコン基板５０上にエピタキシャル膜５３が成膜され、その後、ハロゲン化物ガスによるエッチングによりトレンチ５１の開口部でのエピタキシャル膜５２による開口部が拡大させられる。これにより、エピタキシャル膜５３によるトレンチ開口部での塞がりを更に抑制してトレンチ５１内の埋め込み性を向上させることができる。
（第３の実施の形態）
次に、第３の実施の形態を、第１、第２の実施の形態との相違点を中心に説明する。
図１６（ａ）〜（ｄ）には、本実施形態での半導体基板の製造工程を示す。図１７には、本実施形態での半導体基板の製造工程（処理工程）をエピタキシャル成膜装置内で連続して実施する上での各パラメータ（処理温度、シリコンソースガス流量、ハロゲン化物ガス流量、ドーパントガス流量）の関係を示す。
本実施形態は次のことを考慮している。
従来においては、スーパージャンクション構造を成立させる上では、ｐ／ｎコラム内の各チャージ量を一致させることが必要で、実用上はｐ、ｎの各コラムについて狙いの濃度に対して１０％程度以下の範囲内に制御する必要がある。また、埋込エピ工程のスループットの向上も不可欠であり、埋め込み不良の抑制を進める上でも、濃度の制御性を向上させることと、スループット向上は不可欠な課題である。
特に、第１の実施の形態において説明したように、エピタキシャル膜の成膜のためにシリコン基板に供給するガスとして、シリコンソースガスとハロゲン化物ガスとの混合ガスを用いた場合においては、ハロゲン化物を添加することで成長時に不純物を添加してエピタキシャル膜に不純物をドープする際においてウエハ面内での不純物濃度の均一化が阻害されやすい。また、ハロゲン化物を添加することで成長レートの低下も懸念される。
以下、本実施形態での半導体基板の製造工程を説明していく。
図１６（ａ）に示すように、半導体基板としてのｎ型シリコン基板６０の上面にトレンチ６１を形成する。その後、図１６（ｂ）に示すように、トレンチ６１の底面および側面を含めたシリコン基板６０上に、ドーパントとなる不純物を混入したエピタキシャル膜、詳しくは、ｐ型不純物を高濃度にドープしたｐ+エピタキシャル膜６２を成膜する（成長させる）。図１７に示す連続工程とする場合には、処理温度を高温とするとともに、シリコンソースガスを多く流し、かつ、ハロゲン化物ガスを流さずに、かつ、ドーパントガス流量を多く（高濃度）する。
この工程（ｐ+エピタキシャル膜６２の成膜において）は、トレンチ６１の底部および側面上への成膜を目的としておりトレンチ６１の内部に完全にｐ+エピタキシャル膜６２を埋め込む必要はない。そのため、第１の実施の形態に示すシリコンソースガスとハロゲン化物ガスの混合エピ成膜とは異なり、シリコンソースガスのみによるエピタキシャル膜の成膜とする。従って、混合エピ成膜においてはハロゲン化物を添加することで成長レートの低下が懸念されるが、シリコンソースガスのみでの成膜によってスループットの低下を懸念することなく成膜が可能となる。さらに、混合エピ成膜ではより効果的に埋込性を向上させようとした場合には低温での成膜が必要となるが、このｐ+エピタキシャル膜６２の成膜においては高温で高速の成膜が可能である。また、ハロゲン化物の混合によっては、ウエハ面内におけるハロゲン化物ガスの分布により大きくドーパント不純物の混入量が影響を受けて、結果的に、ウエハ面内に濃度分布の均一化が阻害される。さらに、低温条件下では反応律速によって成長が進むため、ガス流量分布の制御による濃度分布の校正が効果的でない。従って、ハロゲン化物ガスを流さず、なおかつ高温の成膜条件とすることでトレンチ６１の内部に成膜したｐ+エピタキシャル膜６２中のドーパント不純物濃度の均一性が向上する。
なお、この工程（ｐ+エピタキシャル膜６２の成膜工程）においてハロゲン化物ガスの流量をゼロとするのではなく、トレンチ６１内でのｐ+エピタキシャル膜６２の形状をコントロールすることを目的として適量（少量）流すようにしてもよい。
引き続き、図１６（ｃ）に示すように、トレンチ６１内に成膜したｐ+エピタキシャル膜（ドープエピタキシャル膜）６２の内部に、エピタキシャル膜６２の成長におけるドーパント混入量よりは少ないドーパント混入量またはノンドープのエピタキシャル膜６３を成長してトレンチ６１内を完全に埋め込む。即ち、成膜のためにシリコン基板６０に供給するガスとしてシリコンソースガスとハロゲン化物ガスとの混合ガスを用いてｐ-またはノンドープのエピタキシャル膜６３を形成してトレンチ６１の内部を完全に埋め込む。図１７に示す連続工程とする場合には、処理温度を低温とするとともに、シリコンソースガスを多く流し、かつ、ハロゲン化物ガスを多量に流し、かつ、ドーパントガス流量を少なく（低濃度）あるいはまったく流さない。
このように、ドーパント不純物を低濃度化もしくはドーパントガスを混入させない状態で、シリコンソースガスとハロゲン化物ガスの混合エピ成膜を実施し、トレンチ６１の内部を完全に埋め込む。このときの混合エピ成膜は低濃度またはノンドープのエピタキシャル膜なので、ハロゲン化物ガスの混入に伴い不純物濃度の均一化が阻害されることの影響を受けにくい。この結果、トレンチ６１の内部にはドーパント濃度均一性の高いエピタキシャル膜成長とボイドレス埋込が可能となる。
その後、図１６（ｄ）に示すように、エピタキシャル工程に引き続き熱処理を実施し、この熱処理によってｐ-またはノンドープのエピタキシャル膜６３内に不純物拡散を行って上記エピタキシャル膜６２，６３をｐエピタキシャル膜６４とする。図１７に示す連続工程とする場合には、処理温度を高温とするとともに、シリコンソースガスを流さず、かつ、ハロゲン化物ガスを流さずに、かつ、ドーパントガスを流さない。これにより、濃度均一性が高くボイドレスなｐ／ｎコラム構造が形成できる。
なお、熱処理に関してはエピタキシャル成膜装置内で成膜ガス、ドーパントガスを停止して温度を制御することで連続的に処理することも可能であるし、エピタキシャル成膜装置から搬出後に、後工程の熱酸化処理または熱処理工程によって拡散させることも可能である。また、スーパージャンクションデバイスのためにはｐ／ｎコラム構造内のチャージ量が一致することが必要であり、図１６（ｃ）のように、ｐ-またはノンドープのエピタキシャル膜６３が残存する状態であってもシリコン基板６０のｎ領域とｐ+エピタキシャル膜（埋込ｐエピ領域）６２のチャージ量が一致すればスーパージャンクション動作可能である。従って、熱処理工程を実施しない構造であっても所望のデバイス動作が可能となる。
以上のように本実施形態は、シリコン基板６０にトレンチ６１を形成した後に、トレンチ６１の底面および側面を含めたシリコン基板６０上に不純物をドープしたエピタキシャル膜６２を成膜する。さらに、少なくとも埋め込みの最終工程において、エピタキシャル膜の成膜のためにシリコン基板６０に供給するガスとして、シリコンソースガスとハロゲン化物ガスとの混合ガスを用い、かつ、不純物をドープしたエピタキシャル膜６２よりも低濃度またはノンドープのエピタキシャル膜６３を成膜してトレンチ６１内を完全に埋め込むようにした。
よって、シリコンソースガスとハロゲン化物ガスとの混合ガスを用いてエピタキシャル膜６３でトレンチ６１内を完全に埋め込む際において当該エピタキシャル膜６３は低濃度またはノンドープのエピタキシャル膜なので、不純物濃度の均一化が阻害されるということの影響を受けにくくすることができる。また、シリコンソースガスとハロゲン化物ガスの混合ガスを極力使用せずにシリコンソースガスのみでの成膜によってスループットの低下を抑制することができる（図１６においてｐ+エピタキシャル膜６２の成膜時にはハロゲン化物ガスは混入しておらず不純物濃度の均一性に優れるとともにスループットの低下を抑制できる）。
このようにして、エピタキシャル膜によるトレンチ開口部での塞がりを抑制してトレンチ内の埋め込み性を向上させることができ、なおかつ、濃度制御性、スループットの向上が可能となる。
また、トレンチ６１の底面および側面を含めたシリコン基板６０上への不純物をドープしたエピタキシャル膜６２の成膜、および、トレンチ６１内を完全に埋め込むための低濃度またはノンドープのエピタキシャル膜６３の成膜に続いて、熱処理を実施することにより、不純物濃度の均一化が図られる。特に、トレンチ６１の底面および側面を含めたシリコン基板６０上への不純物をドープしたエピタキシャル膜６２の成膜、および、トレンチ６１内を完全に埋め込むための低濃度またはノンドープのエピタキシャル膜６３の成膜、および、熱処理を、同一のエピタキシャル成膜装置内で連続して処理する。これによって、連続工程とすることによりコスト低減を図ることができる。
なお、上記の成膜工程および熱処理工程においては、シリコンソースガス、ハロゲン化物ガスおよびドーパントガスの制御に関して図面も含めて示したが、減圧雰囲気においてこれらのガスに加えてキャリアガスとして水素もしくは希ガス等の非酸窒化性のガスを装置内に導入する。
（第４の実施の形態）
次に、第４の実施の形態を、第１、第２の実施の形態との相違点を中心に説明する。
図１８（ａ）〜（ｄ）には、本実施形態での半導体基板の製造工程を示す。図１９には、本実施形態での半導体基板の製造工程（処理工程）をエピタキシャル成膜装置内で連続して実施する上での各パラメータ（処理温度、シリコンソースガス流量、ハロゲン化物ガス流量、ドーパントガス流量）の関係を示す。
本実施形態においても第３の実施形態と同様に、不純物濃度の均一化とスループットの向上を図っている。
図１８（ａ）に示すように、半導体基板としてのｎ型シリコン基板６０の上面にトレンチ６１を形成する。その後、図１８（ｂ）に示すように、トレンチ６１の底面および側面を含めたシリコン基板６０上に、ｐ型不純物を低濃度にドープあるいはノンドープのエピタキシャル膜６６を成膜する（成長させる）。図１９に示す連続工程とする場合には、処理温度を高温とするとともに、シリコンソースガスを多く流し、かつ、ハロゲン化物ガスを流さずに、かつ、ドーパントガス流量を少なく（低濃度）あるいはまったく流さない。
このエピタキシャル膜６６の成膜においては、トレンチ６１の底部および側面上に低ドーパント濃度またはノンドープのエピタキシャル膜の成膜を目的としており、トレンチ６１の内部に完全にエピタキシャル膜６６を埋め込む必要はない。そのため、第１の実施の形態に示すシリコンソースガスとハロゲン化物ガスの混合エピ成膜とは異なり、シリコンソースガスのみによるエピタキシャル膜成膜とする。
従って、第３の実施形態において説明したように混合エピ成膜においてはハロゲン化物を添加することで成長レートの低下が懸念されるが、シリコンソースガスのみでの成膜によってスループットの低下を懸念することなく成膜が可能となる。さらに、混合エピ成膜ではより効果的に埋込性を向上させようとした場合には低温での成膜が必要となるが、このエピタキシャル膜６６の成膜においては高温で高速の成膜が可能である。また、低ドーパント濃度またはノンドープのエピタキシャル膜６６を用いることによって、ドーパント濃度分布の発生等の問題は生じない。
なお、この工程（エピタキシャル膜６６の成膜工程）においてハロゲン化物ガスの流量をゼロとするのではなく、トレンチ６１内でのエピタキシャル膜６６の形状をコントロールすることを目的として適量（少量）流すようにしてもよい。
引き続き、図１８（ｃ）に示すように、気相拡散によりｐ-またはノンドープのエピタキシャル膜６６の表面から内部に不純物（ドーパント）を拡散させて（混入させて）、濃度均一性の良好な拡散領域６７を形成する。図１９に示す連続工程とする場合には、処理温度を高温とするとともに、シリコンソースガスを流さず、かつ、ハロゲン化物ガスを流さず、かつ、ドーパントガスを多量に（高濃度）に流す。このようにして、この気相拡散は、シリコン基板６０を加熱した状態でドーパントガスを混入させて行い、エピタキシャル成膜装置内でシリコンソースガスを停止した状態で高温下でドーパントガスを導入することによってｐ-またはノンドープのエピタキシャル膜６６の表面から拡散可能である。即ち、加熱したシリコン基板６０にドーパントガスを供給することによりエピタキシャル膜６６の表面から不純物を導入することができる。
その後、図１８（ｄ）に示すように、トレンチ６１内に形成した気相拡散領域６７の内部に、エピタキシャル膜６６の成長および気相拡散におけるドーパント混入量よりは少ないドーパント混入量またはノンドープのエピタキシャル膜６８でトレンチ６１内を完全に埋め込む。即ち、エピ膜の成膜のためにシリコン基板に供給するガスとしてシリコンソースガスとハロゲン化物ガスとの混合ガスを用いてｐ-またはノンドープのエピタキシャル膜６８を形成してトレンチ６１の内部を完全に埋め込む。図１９に示す連続工程とする場合には、処理温度を低温とするとともに、シリコンソースガスを多く流し、かつ、ハロゲン化物ガスを多量に流し、かつ、ドーパントガス流量を少なく（低濃度）あるいはまったく流さない。
このように、ドーパント不純物を低濃度化もしくはドーパントガスを混入させない状態で、シリコンソースガスとハロゲン化物ガスの混合エピ成膜を実施し、トレンチ６１の内部を完全に埋め込む。このときの混合エピ成膜は低濃度またはノンドープのエピタキシャル膜なので、ハロゲン化物ガスの混入に伴い不純物濃度の均一化が阻害されることの影響を受けにくい。この結果、トレンチ６１の内部にはドーパント濃度均一性の高い拡散領域６７の形成とボイドレス埋込が可能となる。
その後、図１８（ｅ）に示すように、エピタキシャル工程に引き続き熱処理を実施し、この熱処理によってｐ-またはノンドープのエピタキシャル膜６８内に不純物拡散を行って上記拡散領域６７とエピタキシャル膜６８をｐエピタキシャル層６９とする。図１９に示す連続工程とする場合には、処理温度を高温とするとともに、シリコンソースガスを流さず、かつ、ハロゲン化物ガスを流さずに、かつ、ドーパントガスを流さない。これにより、濃度均一性が高くボイドレスなｐ／ｎコラム構造が形成できる。
なお、本実施形態においても熱処理に関してはエピタキシャル成膜装置内で成膜ガス、ドーパントガスを停止して温度を制御することで連続的に処理することも可能であるし、エピタキシャル成膜装置から搬出後に、後工程の熱酸化処理または熱処理工程によって拡散させることも可能である。また、スーパージャンクションデバイスのためにはｐ／ｎコラム構造内のチャージ量が一致することが必要であり、図１８（ｄ）のように、ｐ-またはノンドープのエピタキシャル膜６８が残存する状態であってもシリコン基板６０のｎ領域とｐ型の拡散領域（埋込ｐ領域）６７のチャージ量が一致すればスーパージャンクション動作可能である。従って、熱処理工程を実施しない構造であっても所望のデバイス動作が可能となる。
以上のように、本実施形態は、シリコン基板６０にトレンチ６１を形成した後に、トレンチ６１の底面および側面を含めたシリコン基板６０上にエピタキシャル膜６６を成膜し、さらに、気相拡散によって当該エピタキシャル膜６６の表面から不純物を導入して不純物をドープした領域６７を形成する。さらには、少なくとも埋め込みの最終工程において、エピタキシャル膜の成膜のためにシリコン基板６０に供給するガスとして、シリコンソースガスとハロゲン化物ガスとの混合ガスを用い、かつ、不純物をドープした領域６７よりも低濃度またはノンドープのエピタキシャル膜６８を成膜してトレンチ６１内を完全に埋め込むようにした。よって、気相拡散にて不純物を導入することにより、不純物濃度の均一化を図ることが可能となる。また、シリコンソースガスとハロゲン化物ガスとの混合ガスを用いてエピタキシャル膜６８でトレンチ６１内を完全に埋め込む際において当該エピタキシャル膜６８は低濃度またはノンドープのエピタキシャル膜なので、不純物濃度の均一化が阻害されるということの影響を受けにくくすることができる。また、シリコンソースガスとハロゲン化物ガスの混合ガスを極力使用せずにシリコンソースガスのみでの成膜によってスループットの低下を抑制することができる（図１８においてエピタキシャル膜６６の成膜時にはハロゲン化物ガスは混入しておらずスループットの低下を抑制することができる）。
また、気相拡散は、加熱したシリコン基板６０にドーパントガスを供給することによりエピタキシャル膜６６の表面から不純物を導入するものである。よって、この手法を用いることにより気相拡散をより適切に行う（例えば、ノンドープのエピタキシャル膜の表面から拡散を行わせる等）ことができる。
また、トレンチ６１の底面および側面を含めたシリコン基板６０上へのエピタキシャル膜６６の成膜、および、気相拡散、および、トレンチ６１内を完全に埋め込むための低濃度またはノンドープのエピタキシャル膜６８の成膜に続いて、熱処理を実施することにより、不純物濃度の均一化が図られる。特に、トレンチ６１の底面および側面を含めたシリコン基板６０上へのエピタキシャル膜６６の成膜、および、気相拡散、および、トレンチ６１内を完全に埋め込むための低濃度またはノンドープのエピタキシャル膜６８の成膜、および、熱処理を、同一のエピタキシャル成膜装置内で連続して処理する。これによって、連続工程とすることによりコスト低減を図ることができる。
なお、上記の成膜工程、気相拡散工程および熱処理工程においては、シリコンソースガス、ハロゲン化物ガスおよびドーパントガスの制御に関して図面も含めて示したが、減圧雰囲気においてこれらのガスに加えてキャリアガスとして水素もしくは希ガス等の非酸窒化性のガスを装置内に導入する。
（第５の実施の形態）
次に、第５の実施の形態を、第１、第２の実施の形態との相違点を中心に説明する。
図２０（ａ）〜（ｄ）には、本実施形態での半導体基板の製造工程を示す。図２１には、本実施形態での半導体基板の製造工程（処理工程）をエピタキシャル成膜装置内で連続して実施する上での各パラメータ（処理温度、シリコンソースガス流量、ハロゲン化物ガス流量、ドーパントガス流量）の関係を示す。
本実施形態においては、第３の実施形態で説明した不純物濃度の均一化の阻害の解消を図っている。
図２０（ａ）に示すように、半導体基板としてのｎ型シリコン基板６０の上面にトレンチ６１を形成する。その後、図２０（ｂ）に示すように、トレンチ６１の内壁（トレンチ６１の底面および側面）から気相拡散により不純物ドーパントを混入させ濃度均一性の良好な拡散領域７０を形成する。図２１に示す連続工程とする場合には、処理温度を高温とするとともに、シリコンソースガスを流さず、かつ、ハロゲン化物ガスを流さず、かつ、ドーパントガスを多量に（高濃度）に流す。このようにして、この気相拡散は、シリコン基板６０を加熱した状態でドーパントガスを混入して行い、エピタキシャル成膜装置内でシリコンソースガスを停止した状態で高温下でドーパントガスを導入することによってシリコン基板６０の表面から拡散可能である。即ち、加熱したシリコン基板６０にドーパントガスを供給することによりトレンチ６１の底面および側面からドーパントを拡散させることができる。
その後、図２０（ｃ）に示すように、トレンチ６１内（気相拡散領域７０の内部）に、エピ膜の成膜のためにシリコン基板に供給するガスとしてシリコンソースガスとハロゲン化物ガスとの混合ガスを用いて、気相拡散工程におけるドーパント混入量よりは少ないドーパント量のｐ-またはノンドープのエピタキシャル膜７１を形成してトレンチ６１の内部を完全に埋め込む。図２１に示す連続工程とする場合には、処理温度を低温とするとともに、シリコンソースガスを多く流し、かつ、ハロゲン化物ガスを多量に流し、かつ、ドーパントガス流量を少なく（低濃度）あるいはまったく流さない。
このように、ドーパント不純物を低濃度化もしくはドーパントガスを混入させない状態で、エピタキシャル膜の成膜のためにシリコン基板６０に供給するガスとしてシリコンソースガスとハロゲン化物ガスとの混合ガスを用いた混合エピ成膜を実施し、トレンチ６１の内部を完全に埋め込む。このときの混合エピ成膜は低濃度またはノンドープのエピタキシャル膜なので、ハロゲン化物ガスの混入に伴い不純物濃度の均一化が阻害されることの影響を受けにくい。この結果、トレンチ６１の内部にはドーパント濃度均一性の高い拡散領域７０の形成とボイドレス埋込が可能となる。
その後、図２０（ｄ）に示すように、エピタキシャル工程に引き続き熱処理を実施し、この熱処理によってｐ-またはノンドープのエピタキシャル膜７１内に不純物拡散を行って拡散領域７０とエピタキシャル膜７１をｐ層７２とする。図２１に示す連続工程とする場合には、処理温度を高温とするとともに、シリコンソースガスを流さず、かつ、ハロゲン化物ガスを流さずに、かつ、ドーパントガスを流さない。これにより、濃度均一性が高くボイドレスなｐ／ｎコラム構造が形成できる。
なお、本実施形態においても熱処理に関してはエピタキシャル成膜装置内で成膜ガス、ドーパントガスを停止して温度を制御することで連続的に処理することも可能であるし、エピタキシャル成膜装置から搬出後に、後工程の熱酸化処理または熱処理工程によって拡散させることも可能である。
また、スーパージャンクションデバイスのためにはｐ／ｎコラム構造内のチャージ量が一致することが必要であり、図２０（ｃ）のようにｐ-またはノンドープのエピタキシャル膜７１が残存する状態であってもシリコン基板６０のｎ領域とｐ型の拡散領域（埋込ｐ領域）７０のチャージ量が一致すればスーパージャンクション動作可能である。従って、熱処理工程を実施しない構造であっても所望のデバイス動作が可能となる。
以上のように、本実施形態は、シリコン基板６０にトレンチ６１を形成した後に、トレンチ６１の底面および側面から、気相拡散によって不純物を導入してトレンチ６１の底面および側面に不純物を導入した領域７０を形成する。さらに、少なくとも埋め込みの最終工程において、エピタキシャル膜の成膜のためにシリコン基板６０に供給するガスとして、シリコンソースガスとハロゲン化物ガスとの混合ガスを用い、かつ、不純物を導入した領域７０よりも低濃度またはノンドープのエピタキシャル膜７１を成膜してトレンチ６１内を完全に埋め込むようにした。よって、気相拡散にて不純物を導入することにより、不純物濃度の均一化を図ることが可能となる。また、シリコンソースガスとハロゲン化物ガスとの混合ガスを用いてエピタキシャル膜７１でトレンチ６１内を完全に埋め込む際において当該エピタキシャル膜７１は低濃度またはノンドープのエピタキシャル膜なので、不純物濃度の均一化が阻害されるということの影響を受けにくくすることができる。
また、気相拡散は、加熱したシリコン基板６０にドーパントガスを供給することによりトレンチ６１の底面および側面から不純物を導入するものである。よって、この手法を用いることにより気相拡散をより適切に行うことができる。
また、気相拡散、および、トレンチ６１内を完全に埋め込むための低濃度またはノンドープのエピタキシャル膜７１の成膜に続いて、熱処理を実施することにより、不純物濃度の均一化が図られる。特に、気相拡散、および、トレンチ６１内を完全に埋め込むための低濃度またはノンドープのエピタキシャル膜７１の成膜、及び、熱処理を、同一のエピタキシャル成膜装置内で連続して処理することによって、連続工程とすることによりコスト低減を図ることができる。
なお、上記の成膜工程、気相拡散工程および熱処理工程においては、シリコンソースガス、ハロゲン化物ガスおよびドーパントガスの制御に関して図面も含めて示したが、減圧雰囲気においてこれらのガスに加えてキャリアガスとして水素もしくは希ガス等の非酸窒化性のガスを装置内に導入する。
（第６の実施の形態）
次に、第６の実施の形態を、第３の実施の形態との相違点を中心に説明する。
図２２（ａ）〜（ｄ）には、本実施形態での半導体基板の製造工程を示す。図２３には、本実施形態での半導体基板の製造工程（処理工程）をエピタキシャル成膜装置内で連続して実施する上での各パラメータ（真空度、処理温度、シリコンソースガス流量、ハロゲン化物ガス流量、ドーパントガス流量）の関係を示す。
本実施形態は第３の実施形態に比べ真空度をコントロールして不純物濃度のより一層の均一化を図っている。
図２２（ａ）に示すように、半導体基板としてのｎ型シリコン基板６０の上面にトレンチ６１を形成する。その後、図２２（ｂ）に示すように、トレンチ６１の底面および側面を含めたシリコン基板６０上にｐ+エピタキシャル膜７３を成膜する（成長させる）。図２３に示す連続工程とする場合には、高真空度かつ処理温度を高温とするとともに、シリコンソースガスを多く流し、かつ、ハロゲン化物ガスを流さずに、かつ、ドーパントガス流量を多く（高濃度）する。
この工程（ｐ+エピタキシャル膜７３の成膜において）は、高真空度雰囲気でのドープエピタキシャル成長を実施することによって、ガス流量分布の影響を抑制して分子流の状態で成膜することでドーパント濃度の均一性が向上する。
図２４には、真空度に対するウエハ面内の濃度バラツキの大きさを示す。図２４において、一般的にスーパージャンクションで必要と考える面内バラツキ１０％以下の濃度制御性を確保する上では、１０００Ｐａ以下の真空度が必要である。また、高真空化による成長レートの低下を考慮すれば、１×１０-3Ｐａ以上までの範囲が適当と考えられる。従って、上記の高真空度雰囲気でのドープエピタキシャル成長は１０００Ｐａから１×１０-3Ｐａの圧力範囲で実施する。
引き続き、図２２（ｃ）に示すように、トレンチ６１内に成膜したｐ+エピタキシャル膜（ドープエピタキシャル膜）７２の内部に、エピタキシャル膜７３におけるドーパント混入量よりは少ないドーパント混入量で、なおかつエピタキシャル膜７３の成長条件よりも低真空度雰囲気で、かつエピ膜の成膜のためにシリコン基板に供給するガスとしてシリコンソースガスとハロゲン化物ガスの混合ガスを用いてｐ-またはノンドープのエピタキシャル膜７４を形成してトレンチ６１の内部を完全に埋め込む。図２３に示す連続工程とする場合には、真空度を低くし、処理温度を低温とするとともに、シリコンソースガスを多く流し、かつ、ハロゲン化物ガスを多量に流し、かつ、ドーパントガス流量を少なく（低濃度）あるいはまったく流さない。
このように、ドーパント不純物を低濃度化もしくはドーパントガスを混入させない状態で、シリコンソースガスとハロゲン化物ガスの混合エピ成膜を実施し、トレンチ６１の内部を完全に埋め込む。この結果、トレンチ６１の内部にはドーパント濃度均一性の高いエピタキシャル膜成長とボイドレス埋込が可能となる。
その後、図２２（ｄ）に示すように、エピタキシャル工程に引き続き熱処理を実施し、この熱処理によってｐ-またはノンドープのエピタキシャル膜７４内に不純物拡散を行って上記エピタキシャル膜７３，７４をｐエピタキシャル層７５とする。図２３に示す連続工程とする場合には、真空度を下げた状態で処理温度を高温とするとともに、シリコンソースガスを流さず、かつ、ハロゲン化物ガスを流さずに、かつ、ドーパントガスを流さない。これにより、濃度均一性が高くボイドレスなｐ／ｎコラム構造が形成できる。
なお、熱処理に関してはエピタキシャル成膜装置内で成膜ガス、ドーパントガスを停止して温度を制御することで連続的に処理することも可能であるし、エピタキシャル成膜装置から搬出後に、後工程の熱酸化処理または熱処理工程によって拡散させることも可能である。また、スーパージャンクションデバイスのためにはｐ／ｎコラム構造内のチャージ量が一致することが必要であり、図２２（ｃ）のようにｐ-またはノンドープのエピタキシャル膜７４が残存する状態であってもシリコン基板６０のｎ領域とｐ+エピタキシャル膜（埋込ｐエピ領域）７３のチャージ量が一致すればスーパージャンクション動作可能である。従って、熱処理工程を実施しない構造であっても所望のデバイス動作が可能となる。
以上のように、本実施形態は、第３の実施形態での半導体基板の製造方法において、トレンチ６１の底面および側面を含めたシリコン基板６０上に不純物をドープしたエピタキシャル膜７３を成膜する際の成長真空度を、低濃度またはノンドープのエピタキシャル膜７４を成膜してトレンチ６１内を完全に埋め込む際の成長真空度よりも高くした。よって、ガス流量分布の影響を抑制して分子流の状態で成膜することにより不純物濃度の均一性が向上する。
また、トレンチ６１の底面および側面を含めたシリコン基板６０上に不純物をドープしたエピタキシャル膜７３を成膜する際の成長真空度を、１０００Ｐａから１×１０-3Ｐａの範囲とした。よって、不純物濃度のバラツキを抑制しつつ高真空化による成長レートの低下を回避するという観点から好ましいものとなる。
なお、上記の成膜工程および熱処理工程においては、シリコンソースガス、ハロゲン化物ガスおよびドーパントガスの制御に関して図面も含めて示したが、減圧雰囲気においてこれらのガスに加えてキャリアガスとして水素もしくは希ガス等の非酸窒化性のガスを装置内に導入する。また、真空度を制御する上ではキャリアガスの流量を適宜変更して対応したり、排気ポンプの排気能力を制御したりすることによっても達成可能である。
（第７の実施の形態）
次に、第７の実施の形態を、第１、第２の実施の形態との相違点を中心に説明する。
図２５（ａ）〜（ｄ）には、本実施形態での半導体基板の製造工程を示す。図２６には、本実施形態での半導体基板の製造工程（処理工程）をエピタキシャル成膜装置内で連続して実施する上での各パラメータ（真空度、処理温度、シリコンソースガス流量、ハロゲン化物ガス流量、ドーパントガス流量）の関係を示す。
本実施形態においても第３の実施形態と同様に、不純物濃度の均一化とスループットの向上を図っている。
図２５（ａ）に示すように、半導体基板としてのｎ型シリコン基板６０の上面にトレンチ６１を形成する。その後、図２５（ｂ）に示すように、トレンチ６１の底面および側面を含めたシリコン基板６０上に低ドーパント濃度またはノンドープのエピタキシャル膜７６を形成する（成長させる）。図２６に示す連続工程とする場合には、低真空度かつ処理温度を高温とするとともに、シリコンソースガスを多く流し、かつ、ハロゲン化物ガスを流さずに、かつ、ドーパントガス流量を少量あるいはまったく流さない。
このように、当該工程は、トレンチ底部および側面上に低ドーパント濃度またはノンドープのエピタキシャル膜７６を成膜することを目的としており、トレンチ内部に完全にエピタキシャル膜を埋め込む必要はない。そのため、第１の実施の形態に示すシリコンソースガスとハロゲン化物ガスの混合エピ成膜とは異なり、シリコンソースガスのみによるエピタキシャル膜の成膜とする。従って、混合エピ成膜においてはハロゲン化物を添加することで成長レートの低下が懸念されるが、シリコンソースガスのみでの成膜によってスループットの低下を懸念することなく成膜が可能となる。更に、混合エピ成膜ではより効果的に埋込性を向上させようとした場合には低温での成膜が必要となるが、このエピタキシャル膜７６の成膜においては高温で高速の成膜が可能である。
なお、この工程（エピタキシャル膜７６の成膜工程）においてハロゲン化物ガスの流量をゼロとするのではなく、トレンチ６１内でのエピタキシャル膜７６の形状をコントロールすることを目的として適量（少量）流すようにしてもよい。
引き続き、図２５（ｃ）に示すように、トレンチ６１内に形成したｐ-またはノンドープのエピタキシャル膜７６の内部に、エピタキシャル膜７６の成膜におけるドーパント混入量よりは多いドーパント混入量のｐ+エピタキシャル膜７７、即ち、ｐ型不純物を高濃度にドープしたｐ+エピタキシャル膜７７を成膜して当該膜７７によりトレンチ６１内を完全に埋め込む。このとき、高真空度雰囲気、かつ、エピ膜の成膜のためにシリコン基板に供給するガスとしてシリコンソースガスとハロゲン化物ガスとの混合ガスを用いて成長させる。図２６に示す連続工程とする場合には、高真空度かつ処理温度を低温とするとともに、シリコンソースガスを多く流し、かつ、ハロゲン化物ガスを多量に流し、かつ、ドーパントガス流量を多く（高濃度）する。
このようにして、高真空度雰囲気でのシリコンソースガスとハロゲン化物ガスの混合によるドープエピタキシャル成長を実施してｐ+エピタキシャル膜７７を形成する。高真空度雰囲気でのドープエピタキシャル成長を実施することによって、ガス流量分布の影響を抑制して分子流の状態で成膜することでドーパント濃度の均一性が向上する。
前述の図２４を用いて説明したように、高真空度雰囲気でのドープエピタキシャル成長は１０００Ｐａから１×１０-3Ｐａの圧力範囲で実施する。この結果、トレンチ内部にはドーパント濃度均一性の高い拡散層とボイドレス埋込が可能となる。
その後、図２５（ｄ）に示すように、エピタキシャル工程に引き続き熱処理を実施し、この熱処理によってｐ-またはノンドープのエピタキシャル膜７６内に不純物拡散を行ってエピタキシャル膜７６，７７をｐエピタキシャル層７８にする。図２６に示す連続工程とする場合には、真空度を下げた状態で処理温度を高温とするとともに、シリコンソースガスを流さず、かつ、ハロゲン化物ガスを流さずに、かつ、ドーパントガスを流さない。これにより、濃度均一性が高くボイドレスなｐ／ｎコラム構造が形成できる。
なお、熱処理に関してはエピタキシャル成膜装置内で成膜ガス、ドーパントガスを停止して温度を制御することで連続的に処理することも可能であるし、エピタキシャル成膜装置から搬出後に、後工程の熱酸化処理または熱処理工程によって拡散させることも可能である。また、スーパージャンクションデバイスのためにはｐ／ｎコラム構造内のチャージ量が一致することが必要であり、図２５（ｃ）のようにｐ-またはノンドープのエピタキシャル膜７６が残存する状態であってもシリコン基板６０のｎ領域とｐ+エピタキシャル膜（埋込ｐエピ領域）７７のチャージ量が一致すればスーパージャンクション動作可能である。従って、熱処理工程を実施しない構造であっても所望のデバイス動作が可能となる。
以上のように、本実施形態は、シリコン基板６０にトレンチ６１を形成した後に、トレンチ６１の底面および側面を含めたシリコン基板６０上にエピタキシャル膜７６を成膜し、さらに、少なくとも埋め込みの最終工程において、エピタキシャル膜の成膜のためにシリコン基板６０に供給するガスとして、シリコンソースガスとハロゲン化物ガスとの混合ガスを用い、しかも、不純物をドープし、かつ、当該不純物の濃度をトレンチ６１の底面および側面を含めたシリコン基板６０上に成膜するエピタキシャル膜７６よりも高く、かつ、成長真空度を、トレンチ６１の底面および側面を含めたシリコン基板６０上にエピタキシャル膜７６を成膜する際の成長真空度よりも高くしてエピタキシャル膜７７を成膜してトレンチ６１内を完全に埋め込むようにした。よって、シリコンソースガスとハロゲン化物ガスとの混合ガスを用いて不純物をドープしたエピタキシャル膜７７でトレンチ６１内を完全に埋め込む際において高真空度とすることにより、不純物濃度の均一化を図ることが可能となる（不純物濃度の均一性が向上する）。詳しくは、ガス流量分布の影響を抑制して分子流の状態で成膜することにより不純物濃度の均一性が向上する。また、シリコンソースガスとハロゲン化物ガスの混合ガスを極力使用せずにシリコンソースガスのみでの成膜によってスループットの低下を抑制することができる（図２５においてエピタキシャル膜７６の成膜時はハロゲン化物ガスは混入しておらずスループットの低下を抑制することができる）。
また、トレンチ６１内を完全に埋め込むためのエピタキシャル膜７７の成膜の際の成長真空度を、１０００Ｐａから１×１０-3Ｐａの範囲とした。よって、不純物濃度のバラツキを抑制しつつ高真空化による成長レートの低下を回避するという観点から好ましいものとなる。
また、トレンチ６１の底面および側面を含めたシリコン基板６０上へのエピタキシャル膜７６の成膜、および、トレンチ６１内を完全に埋め込むためのエピタキシャル膜７７の成膜に続いて、熱処理を実施することにより、不純物濃度の均一化が図られる。特に、トレンチ６１の底面および側面を含めたシリコン基板６０上へのエピタキシャル膜７６の成膜、および、トレンチ６１内を完全に埋め込むためのエピタキシャル膜７７の成膜、および、熱処理を、同一のエピタキシャル成膜装置内で連続して処理することによって、連続工程とすることによりコスト低減を図ることができる。
なお、上記の成膜工程および熱処理工程においては、シリコンソースガス、ハロゲン化物ガスおよびドーパントガスの制御に関して図面も含めて示したが、減圧雰囲気においてこれらのガスに加えてキャリアガスとして水素もしくは希ガス等の非酸窒化性のガスを装置内に導入する。また、真空度を制御する上ではキャリアガスの流量を適宜変更して対応したり、排気ポンプの排気能力を制御したりすることによっても達成可能である。
実施の形態における縦型トレンチゲートＭＯＳＦＥＴの縦断面図。 図１における素子部での要部拡大図。 （ａ），（ｂ），（ｃ），（ｄ）は製造工程を説明するための縦型トレンチゲートＭＯＳＦＥＴの断面図。 （ａ），（ｂ），（ｃ），（ｄ）は製造工程を説明するための縦型トレンチゲートＭＯＳＦＥＴの断面図。 （ａ），（ｂ），（ｃ）は製造工程を説明するための半導体基板の断面図。 塩化水素の混合の有無における成膜温度と成膜レート比の測定結果を示す図。 各種のガスにおける成膜温度と成膜レートの測定結果を示す図。 耐圧と規格化オン抵抗の測定結果を示す図。 埋め込み評価のために用いたトレンチ形成後のシリコン基板における断面ＳＥＭ像。 １１００℃より高い雰囲気でのジクロロシランによる３μｍ成膜後のシリコン基板における断面ＳＥＭ像。 １１００℃より高い雰囲気でのジクロロシランと塩化水素の混合ガスによる３μｍ成膜後のシリコン基板における断面ＳＥＭ像。 １１００℃以下の雰囲気でのジクロロシランによる３μｍ成膜後のシリコン基板における断面ＳＥＭ像。 １１００℃以下の雰囲気でのジクロロシランと塩化水素の混合ガスによる３μｍ成膜後のシリコン基板における断面ＳＥＭ像。 １１００℃以下の雰囲気でのジクロロシランと塩化水素の混合ガスによる１０μｍ成膜後のシリコン基板における断面ＳＥＭ像。 （ａ），（ｂ），（ｃ），（ｄ）は第２の実施の形態における半導体基板の製造工程を説明するための断面図。 （ａ），（ｂ），（ｃ），（ｄ）は第３の実施の形態における半導体基板の製造工程を説明するための断面図。 第３の実施の形態を説明するためのタイムチャート。 （ａ），（ｂ），（ｃ），（ｄ），（ｅ）は第４の実施の形態における半導体基板の製造工程を説明するための断面図。 第４の実施の形態を説明するためのタイムチャート。 （ａ），（ｂ），（ｃ），（ｄ）は第５の実施の形態における半導体基板の製造工程を説明するための断面図。 第５の実施の形態を説明するためのタイムチャート。 （ａ），（ｂ），（ｃ），（ｄ）は第６の実施の形態における半導体基板の製造工程を説明するための断面図。 第６の実施の形態を説明するためのタイムチャート。 真空度とエピ膜濃度バラツキとの関係を示す図。 （ａ），（ｂ），（ｃ），（ｄ）は第７の実施の形態における半導体基板の製造工程を説明するための断面図。 第７の実施の形態を説明するためのタイムチャート。 （ａ）は埋め込み不良なしの場合における電位分布とインパクトイオン化率を示す図、（ｂ）は埋め込み不良ありの場合における電位分布とインパクトイオン化率を示す図。
符号の説明
１…ｎ+シリコン基板、２…エピタキシャル膜、３…エピタキシャル膜、４…トレンチ、５…エピタキシャル膜、６…ｎ型領域、２３…エピタキシャル膜、５０…シリコン基板、５１…トレンチ、５２…エピタキシャル膜、５３…エピタキシャル膜、６０…シリコン基板、６１…トレンチ、６２…ｐ+エピタキシャル膜、６３…エピタキシャル膜、６６…エピタキシャル膜、６７…領域、６８…エピタキシャル膜、７０…領域、７１…エピタキシャル膜、７３…ｐ+エピタキシャル膜、７４…エピタキシャル膜、７６…エピタキシャル膜、７７…ｐ+エピタキシャル膜。

Claims (36)

  1. シリコン基板にトレンチを形成した後に、前記トレンチの底面および側面を含めた前記シリコン基板上にエピタキシャル膜を成膜して前記トレンチの内部を前記エピタキシャル膜で埋め込む半導体基板の製造方法であって、
    トレンチの内部をエピタキシャル膜で埋め込む際の、少なくとも埋め込みの最終工程において、エピタキシャル膜の成膜のためにシリコン基板に供給するガスとして、シリコンソースガスとハロゲン化物ガスとの混合ガスを用い、エピタキシャル膜の成膜条件として、トレンチ側面上に成長するエピタキシャル膜について、トレンチ開口部での成長速度を、当該トレンチ開口部よりも深い部位での成長速度よりも遅くしたことを特徴とする半導体基板の製造方法。
  2. シリコン基板にトレンチを形成した後に、前記トレンチの底面および側面を含めた前記シリコン基板上にエピタキシャル膜を成膜して前記トレンチの内部を前記エピタキシャル膜で埋め込む半導体基板の製造方法であって、
    トレンチの内部をエピタキシャル膜で埋め込む際に、トレンチ側面上に成長するエピタキシャル膜について、トレンチ開口部での成長速度を、当該トレンチ開口部よりも深い部位での成長速度よりも遅くすべく、エピタキシャル膜の成膜のためにシリコン基板に供給するガスとして、シリコンソースガスとハロゲン化物ガスとの混合ガスを用いたことを特徴とする半導体基板の製造方法。
  3. 請求項１または２に記載の半導体基板の製造方法において、
    シリコン基板にトレンチを形成した後の前記エピタキシャル膜の成膜開始から前記トレンチの内部を前記エピタキシャル膜で埋め込むまでにおいて、前記エピタキシャル膜の成膜のためにシリコン基板に供給するガスとして、シリコンソースガスとハロゲン化物ガスとの混合ガスを用いたことを特徴とする半導体基板の製造方法。
  4. 請求項１または２に記載の半導体基板の製造方法において、
    シリコン基板にトレンチを形成した後に、前記トレンチの底面および側面を含めた前記シリコン基板上にエピタキシャル膜を成膜し、引き続き、ハロゲン化物ガスによるエッチングにより前記トレンチの開口部での前記エピタキシャル膜による開口部を拡大させた後に、少なくとも埋め込みの最終工程において、エピタキシャル膜の成膜のためにシリコン基板に供給するガスとして、シリコンソースガスとハロゲン化物ガスとの混合ガスを用いたことを特徴とする半導体基板の製造方法。
  5. 請求項１〜４のいずれか１項に記載の半導体基板の製造方法において、
    少なくとも埋め込みの最終工程においてエピタキシャル膜の成膜のためにシリコン基板に供給するガスとして、シリコンソースガスとハロゲン化物ガスとの混合ガスを用い、かつ、エピタキシャル膜を反応律速の条件下で成膜するようにしたことを特徴とする半導体基板の製造方法。
  6. 請求項５に記載の半導体基板の製造方法において、
    前記ハロゲン化物ガスとして、塩化水素、塩素、フッ素、三フッ化塩素、フッ化水素、臭化水素のいずれかを用いたことを特徴とする半導体基板の製造方法。
  7. 請求項５に記載の半導体基板の製造方法において、
    前記シリコンソースガスとして、モノシラン、ジシラン、ジクロロシラン、トリクロロシラン、四塩化シリコンのいずれかを用いたことを特徴とする半導体基板の製造方法。
  8. 請求項７に記載の半導体基板の製造方法において、
    前記シリコンソースガスとして、ジクロロシラン、トリクロロシラン、四塩化シリコンのいずれかを用いたことを特徴とする半導体基板の製造方法。
  9. 請求項７に記載の半導体基板の製造方法において、
    前記シリコンソースガスとしてモノシランまたはジシランを用い、かつ、成膜温度の上限を９５０℃としたことを特徴とする半導体基板の製造方法。
  10. 請求項７に記載の半導体基板の製造方法において、
    前記シリコンソースガスとしてジクロロシランを用い、かつ、成膜温度の上限を１１００℃としたことを特徴とする半導体基板の製造方法。
  11. 請求項７に記載の半導体基板の製造方法において、
    前記シリコンソースガスとしてトリクロロシランを用い、かつ、成膜温度の上限を１１５０℃としたことを特徴とする半導体基板の製造方法。
  12. 請求項７に記載の半導体基板の製造方法において、
    前記シリコンソースガスとして四塩化シリコンを用い、かつ、成膜温度の上限を１２００℃としたことを特徴とする半導体基板の製造方法。
  13. 請求項７に記載の半導体基板の製造方法において、
    成膜真空度が常圧から１００Ｐａの範囲で、成膜温度の下限を８００℃としたことを特徴とする半導体基板の製造方法。
  14. 請求項７に記載の半導体基板の製造方法において、
    成膜真空度が１００Ｐａから１×１０-5Ｐａの範囲で、成膜温度の下限を６００℃としたことを特徴とする半導体基板の製造方法。
  15. 請求項１〜１４のいずれか１項に記載の半導体基板の製造方法において、
    前記シリコン基板にトレンチを形成する際のマスクとしてシリコン基板上に形成した酸化膜を用い、トレンチ形成後のエピタキシャル膜の成膜前にマスクとして用いた酸化膜を除去するようにしたことを特徴とする半導体基板の製造方法。
  16. 請求項１〜１５のいずれか１項に記載の半導体基板の製造方法において、
    前記シリコン基板におけるトレンチの底面が（１１０）面で、トレンチの側面が（１１１）面であることを特徴とする半導体基板の製造方法。
  17. 請求項１〜１５のいずれか１項に記載の半導体基板の製造方法において、
    前記シリコン基板におけるトレンチの底面が（１００）面で、トレンチの側面が（１００）面であることを特徴とする半導体基板の製造方法。
  18. 請求項１〜１７のいずれか１項に記載の半導体基板の製造方法において、
    前記トレンチのアスペクト比が「２」以上であることを特徴とする半導体基板の製造方法。
  19. 請求項１または２に記載の半導体基板の製造方法において、
    シリコン基板にトレンチを形成した後に、前記トレンチの底面および側面を含めた前記シリコン基板上に不純物をドープしたエピタキシャル膜を成膜し、さらに、少なくとも埋め込みの最終工程において、エピタキシャル膜の成膜のためにシリコン基板に供給するガスとして、シリコンソースガスとハロゲン化物ガスとの混合ガスを用い、かつ、前記不純物をドープしたエピタキシャル膜よりも低濃度またはノンドープのエピタキシャル膜を成膜してトレンチ内を完全に埋め込むようにしたことを特徴とする半導体基板の製造方法。
  20. 請求項１９に記載の半導体基板の製造方法において、
    前記トレンチの底面および側面を含めたシリコン基板上への不純物をドープしたエピタキシャル膜の成膜、および、前記トレンチ内を完全に埋め込むための低濃度またはノンドープのエピタキシャル膜の成膜に続いて、熱処理を実施することを特徴とする半導体基板の製造方法。
  21. 請求項２０に記載の半導体基板の製造方法において、
    前記トレンチの底面および側面を含めたシリコン基板上への不純物をドープしたエピタキシャル膜の成膜、および、前記トレンチ内を完全に埋め込むための低濃度またはノンドープのエピタキシャル膜の成膜、および、前記熱処理を、同一のエピタキシャル成膜装置内で連続して処理することを特徴とする半導体基板の製造方法。
  22. 請求項１または２に記載の半導体基板の製造方法において、
    シリコン基板にトレンチを形成した後に、前記トレンチの底面および側面を含めた前記シリコン基板上にエピタキシャル膜を成膜し、さらに、気相拡散によって当該エピタキシャル膜の表面から不純物を導入して不純物をドープした領域を形成し、さらには、少なくとも埋め込みの最終工程において、エピタキシャル膜の成膜のためにシリコン基板に供給するガスとして、シリコンソースガスとハロゲン化物ガスとの混合ガスを用い、かつ、前記不純物をドープした領域よりも低濃度またはノンドープのエピタキシャル膜を成膜してトレンチ内を完全に埋め込むようにしたことを特徴とする半導体基板の製造方法。
  23. 請求項２２に記載の半導体基板の製造方法において、
    前記気相拡散は、加熱したシリコン基板にドーパントガスを供給することによりエピタキシャル膜の表面から不純物を導入するものであることを特徴とする半導体基板の製造方法。
  24. 請求項２２または２３に記載の半導体基板の製造方法において、
    前記トレンチの底面および側面を含めたシリコン基板上へのエピタキシャル膜の成膜、および、気相拡散、および、前記トレンチ内を完全に埋め込むための低濃度またはノンドープのエピタキシャル膜の成膜に続いて、熱処理を実施することを特徴とする半導体基板の製造方法。
  25. 請求項２４に記載の半導体基板の製造方法において、
    前記トレンチの底面および側面を含めたシリコン基板上へのエピタキシャル膜の成膜、および、気相拡散、および、前記トレンチ内を完全に埋め込むための低濃度またはノンドープのエピタキシャル膜の成膜、および、前記熱処理を、同一のエピタキシャル成膜装置内で連続して処理することを特徴とする半導体基板の製造方法。
  26. 請求項１または２に記載の半導体基板の製造方法において、
    シリコン基板にトレンチを形成した後に、前記トレンチの底面および側面から、気相拡散によって不純物を導入してトレンチの底面および側面に不純物を導入した領域を形成し、さらに、少なくとも埋め込みの最終工程において、エピタキシャル膜の成膜のためにシリコン基板に供給するガスとして、シリコンソースガスとハロゲン化物ガスとの混合ガスを用い、かつ、前記不純物を導入した領域よりも低濃度またはノンドープのエピタキシャル膜を成膜してトレンチ内を完全に埋め込むようにしたことを特徴とする半導体基板の製造方法。
  27. 請求項２６に記載の半導体基板の製造方法において、
    前記気相拡散は、加熱したシリコン基板にドーパントガスを供給することによりトレンチの底面および側面から不純物を導入するものであることを特徴とする半導体基板の製造方法。
  28. 請求項２６または２７に記載の半導体基板の製造方法において、
    前記気相拡散、および、前記トレンチ内を完全に埋め込むための低濃度またはノンドープのエピタキシャル膜の成膜に続いて、熱処理を実施することを特徴とする半導体基板の製造方法。
  29. 請求項２８に記載の半導体基板の製造方法において、
    前記気相拡散、および、前記トレンチ内を完全に埋め込むための低濃度またはノンドープのエピタキシャル膜の成膜、及び、熱処理を、同一のエピタキシャル成膜装置内で連続して処理することを特徴とする半導体基板の製造方法。
  30. 請求項１９〜２１のいずれか１項に記載の半導体基板の製造方法において、
    前記トレンチの底面および側面を含めたシリコン基板上に不純物をドープしたエピタキシャル膜を成膜する際の成長真空度を、前記低濃度またはノンドープのエピタキシャル膜を成膜してトレンチ内を完全に埋め込む際の成長真空度よりも高くしたことを特徴とする半導体基板の製造方法。
  31. 請求項３０に記載の半導体基板の製造方法において、
    前記トレンチの底面および側面を含めたシリコン基板上に不純物をドープしたエピタキシャル膜を成膜する際の成長真空度を、１０００Ｐａから１×１０-3Ｐａの範囲としたことを特徴とする半導体基板の製造方法。
  32. 請求項１または２に記載の半導体基板の製造方法において、
    シリコン基板にトレンチを形成した後に、前記トレンチの底面および側面を含めた前記シリコン基板上にエピタキシャル膜を成膜し、さらに、少なくとも埋め込みの最終工程において、エピタキシャル膜の成膜のためにシリコン基板に供給するガスとして、シリコンソースガスとハロゲン化物ガスとの混合ガスを用い、しかも、不純物をドープし、かつ、当該不純物の濃度を前記トレンチの底面および側面を含めた前記シリコン基板上に成膜するエピタキシャル膜よりも高く、かつ、成長真空度を、前記トレンチの底面および側面を含めたシリコン基板上にエピタキシャル膜を成膜する際の成長真空度よりも高くしてエピタキシャル膜を成膜してトレンチ内を完全に埋め込むようにしたことを特徴とする半導体基板の製造方法。
  33. 請求項３２に記載の半導体基板の製造方法において、
    前記トレンチの底面および側面を含めた前記シリコン基板上に成膜するエピタキシャル膜は、ノンドープエピタキシャル膜であることを特徴とする半導体基板の製造方法。
  34. 請求項３２に記載の半導体基板の製造方法において、
    前記トレンチ内を完全に埋め込むためのエピタキシャル膜の成膜の際の成長真空度を、１０００Ｐａから１×１０-3Ｐａの範囲としたことを特徴とする半導体基板の製造方法。
  35. 請求項３２に記載の半導体基板の製造方法において、
    前記トレンチの底面および側面を含めた前記シリコン基板上へのエピタキシャル膜の成膜、および、トレンチ内を完全に埋め込むためのエピタキシャル膜の成膜に続いて、熱処理を実施することを特徴とする半導体基板の製造方法。
  36. 請求項３５に記載の半導体基板の製造方法において、
    前記トレンチの底面および側面を含めた前記シリコン基板上へのエピタキシャル膜の成膜、および、トレンチ内を完全に埋め込むためのエピタキシャル膜の成膜、および、前記熱処理を、同一のエピタキシャル成膜装置内で連続して処理することを特徴とする半導体基板の製造方法。
JP2004352010A 2004-03-31 2004-12-03 半導体基板の製造方法 Active JP4773716B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004352010A JP4773716B2 (ja) 2004-03-31 2004-12-03 半導体基板の製造方法
KR1020050026803A KR100613369B1 (ko) 2004-03-31 2005-03-30 반도체 소자의 제조 방법
US11/094,782 US7601603B2 (en) 2004-03-31 2005-03-31 Method for manufacturing semiconductor device
DE102005014722A DE102005014722B8 (de) 2004-03-31 2005-03-31 Verfahren zur Herstellung einer Halbleitervorrichtung
US13/271,485 USRE44236E1 (en) 2004-03-31 2011-10-12 Method for manufacturing semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004107859 2004-03-31
JP2004107859 2004-03-31
JP2004352010A JP4773716B2 (ja) 2004-03-31 2004-12-03 半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JP2005317905A JP2005317905A (ja) 2005-11-10
JP4773716B2 true JP4773716B2 (ja) 2011-09-14

Family

ID=35034294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004352010A Active JP4773716B2 (ja) 2004-03-31 2004-12-03 半導体基板の製造方法

Country Status (4)

Country Link
US (2) US7601603B2 (ja)
JP (1) JP4773716B2 (ja)
KR (1) KR100613369B1 (ja)
DE (1) DE102005014722B8 (ja)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7166890B2 (en) 2003-10-21 2007-01-23 Srikant Sridevan Superjunction device with improved ruggedness
JP4764999B2 (ja) * 2004-07-09 2011-09-07 富士電機株式会社 半導体素子の製造方法
EP1724822A3 (en) * 2005-05-17 2007-01-24 Sumco Corporation Semiconductor substrate and manufacturing method thereof
JP5150048B2 (ja) * 2005-09-29 2013-02-20 株式会社デンソー 半導体基板の製造方法
US7811907B2 (en) * 2005-09-29 2010-10-12 Denso Corporation Method for manufacturing semiconductor device and epitaxial growth equipment
WO2007040255A1 (ja) * 2005-10-06 2007-04-12 Sumco Corporation 半導体基板およびその製造方法
JP4788519B2 (ja) * 2006-08-07 2011-10-05 株式会社デンソー 半導体基板の製造方法
JP5072221B2 (ja) 2005-12-26 2012-11-14 株式会社東芝 半導体装置及びその製造方法
US7790549B2 (en) * 2008-08-20 2010-09-07 Alpha & Omega Semiconductor, Ltd Configurations and methods for manufacturing charge balanced devices
US7492003B2 (en) * 2006-01-24 2009-02-17 Siliconix Technology C. V. Superjunction power semiconductor device
US7659588B2 (en) * 2006-01-26 2010-02-09 Siliconix Technology C. V. Termination for a superjunction device
US8106453B2 (en) 2006-01-31 2012-01-31 Denso Corporation Semiconductor device having super junction structure
US8304311B2 (en) * 2006-04-11 2012-11-06 Stmicroelectronics S.R.L. Process for manufacturing a semiconductor power device comprising charge-balance column structures and respective device
WO2007122646A1 (en) 2006-04-21 2007-11-01 Stmicroelectronics S.R.L. Process for manufacturing a power semiconductor device and corresponding power semiconductor device
EP1873837B1 (en) * 2006-06-28 2013-03-27 STMicroelectronics Srl Semiconductor power device having an edge-termination structure and manufacturing method thereof
JP5011881B2 (ja) 2006-08-11 2012-08-29 株式会社デンソー 半導体装置の製造方法
US7510938B2 (en) * 2006-08-25 2009-03-31 Freescale Semiconductor, Inc. Semiconductor superjunction structure
JP5132123B2 (ja) * 2006-11-01 2013-01-30 株式会社東芝 電力用半導体素子
JP4848937B2 (ja) * 2006-11-22 2011-12-28 株式会社デンソー 半導体装置の製造方法
JP4539680B2 (ja) * 2007-05-14 2010-09-08 株式会社デンソー 半導体装置およびその製造方法
JP5217257B2 (ja) * 2007-06-06 2013-06-19 株式会社デンソー 半導体装置およびその製造方法
JP5380794B2 (ja) 2007-06-22 2014-01-08 富士通セミコンダクター株式会社 半導体装置の製造方法および半導体層の形成方法
JP5261641B2 (ja) * 2007-09-13 2013-08-14 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体ウエハの製造方法
JP5103118B2 (ja) * 2007-09-27 2012-12-19 オンセミコンダクター・トレーディング・リミテッド 半導体ウエハおよびその製造方法
US9484451B2 (en) 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
JP5509543B2 (ja) * 2008-06-02 2014-06-04 富士電機株式会社 半導体装置の製造方法
JP5572924B2 (ja) 2008-06-23 2014-08-20 富士電機株式会社 半導体装置の製造方法
JP5476689B2 (ja) 2008-08-01 2014-04-23 富士電機株式会社 半導体装置の製造方法
JP2010062436A (ja) * 2008-09-05 2010-03-18 Toshiba Corp 半導体装置の製造方法
US7968913B2 (en) * 2008-12-08 2011-06-28 National Semiconductor Corporation CMOS compatable fabrication of power GaN transistors on a <100> silicon substrate
JP5671779B2 (ja) * 2008-12-17 2015-02-18 住友電気工業株式会社 エピタキシャルウエハの製造方法および半導体装置の製造方法
US8501598B2 (en) 2009-03-26 2013-08-06 Sumco Corporation Semiconductor substrate, semiconductor device, and method of producing semiconductor substrate
JP2011142269A (ja) * 2010-01-08 2011-07-21 Toshiba Corp 半導体装置および半導体装置の製造方法
JP5397253B2 (ja) * 2010-02-11 2014-01-22 株式会社デンソー 半導体基板の製造方法
JP5533067B2 (ja) * 2010-03-15 2014-06-25 富士電機株式会社 超接合半導体装置の製造方法
CN102254796B (zh) * 2010-05-20 2014-05-21 上海华虹宏力半导体制造有限公司 形成交替排列的p型和n型半导体薄层的方法
EP2599107B1 (en) * 2010-07-26 2016-12-21 STMicroelectronics Srl Process for filling deep trenches in a semiconductor material body
CN102468133A (zh) * 2010-11-15 2012-05-23 上海华虹Nec电子有限公司 一种具有沟槽的半导体结构的形成方法
JP5397402B2 (ja) * 2011-03-28 2014-01-22 富士電機株式会社 半導体素子の製造方法
JP5864360B2 (ja) * 2011-06-30 2016-02-17 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
CN102320561A (zh) * 2011-09-15 2012-01-18 上海先进半导体制造股份有限公司 可提高工艺效率的薄膜制作方法
US9647059B2 (en) * 2011-09-27 2017-05-09 Alpha And Omega Semiconductor Incorporated Manufacturing methods for accurately aligned and self-balanced superjunction devices
JP5848142B2 (ja) * 2012-01-25 2016-01-27 ルネサスエレクトロニクス株式会社 縦型プレーナパワーｍｏｓｆｅｔの製造方法
JP5794949B2 (ja) 2012-05-29 2015-10-14 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
JP5812029B2 (ja) 2012-06-13 2015-11-11 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2014112594A (ja) * 2012-12-05 2014-06-19 Denso Corp スーパージャンクション構造を有する半導体装置の製造方法
JP5925704B2 (ja) * 2013-01-17 2016-05-25 東京エレクトロン株式会社 シリコン膜の形成方法およびその形成装置
JP6150724B2 (ja) * 2013-12-27 2017-06-21 東京エレクトロン株式会社 凹部を充填する方法
US9245754B2 (en) 2014-05-28 2016-01-26 Mark E. Granahan Simplified charge balance in a semiconductor device
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
JP6055795B2 (ja) 2014-06-26 2016-12-27 株式会社豊田中央研究所 半導体装置の製造方法
KR102098996B1 (ko) 2014-08-19 2020-04-08 비쉐이-실리코닉스 초접합 금속 산화물 반도체 전계 효과 트랜지스터
JP6367734B2 (ja) * 2015-02-18 2018-08-01 東京エレクトロン株式会社 凹部を充填する方法及び処理装置
JP7010095B2 (ja) * 2018-03-19 2022-01-26 株式会社豊田中央研究所 半導体装置
CN110416285B (zh) * 2019-07-31 2024-06-07 电子科技大学 一种超结功率dmos器件
US11569375B2 (en) * 2020-04-17 2023-01-31 Hrl Laboratories, Llc Vertical diamond MOSFET and method of making the same

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5621386A (en) 1979-07-28 1981-02-27 Oki Electric Ind Co Ltd Manufacture of luminous element
GB2089119A (en) * 1980-12-10 1982-06-16 Philips Electronic Associated High voltage semiconductor devices
US4466173A (en) * 1981-11-23 1984-08-21 General Electric Company Methods for fabricating vertical channel buried grid field controlled devices including field effect transistors and field controlled thyristors utilizing etch and refill techniques
JPS6148956A (ja) 1984-08-16 1986-03-10 Toshiba Corp 半導体装置の製造方法
JPH0513566A (ja) * 1991-07-01 1993-01-22 Toshiba Corp 半導体装置の製造方法
US5937323A (en) * 1997-06-03 1999-08-10 Applied Materials, Inc. Sequencing of the recipe steps for the optimal low-k HDP-CVD processing
JP3762136B2 (ja) * 1998-04-24 2006-04-05 株式会社東芝 半導体装置
JP2000340578A (ja) 1999-05-28 2000-12-08 Hitachi Ltd 半導体装置の製造方法
JP2001015591A (ja) * 1999-06-30 2001-01-19 Toshiba Corp 半導体装置の製造方法・半導体装置
JP3485081B2 (ja) * 1999-10-28 2004-01-13 株式会社デンソー 半導体基板の製造方法
JP2001127289A (ja) * 1999-10-28 2001-05-11 Denso Corp 半導体装置および半導体装置の製造方法
JP3804375B2 (ja) * 1999-12-09 2006-08-02 株式会社日立製作所 半導体装置とそれを用いたパワースイッチング駆動システム
JP4631152B2 (ja) * 2000-03-16 2011-02-16 株式会社デンソー シリコン基板を用いた半導体装置の製造方法
JP3860705B2 (ja) * 2000-03-31 2006-12-20 新電元工業株式会社 半導体装置
JP4415457B2 (ja) * 2000-06-05 2010-02-17 株式会社デンソー 半導体装置の製造方法
US6406982B2 (en) * 2000-06-05 2002-06-18 Denso Corporation Method of improving epitaxially-filled trench by smoothing trench prior to filling
JP5010774B2 (ja) 2000-12-28 2012-08-29 富士電機株式会社 半導体装置の製造方法及び半導体装置
JP3546023B2 (ja) * 2001-03-23 2004-07-21 三菱電線工業株式会社 結晶成長用基板の製造方法、およびＧａＮ系結晶の製造方法
KR100373851B1 (ko) * 2001-03-30 2003-02-26 삼성전자주식회사 소이형 반도체 장치 및 그 형성 방법
JP2002353451A (ja) 2001-05-22 2002-12-06 Fuji Electric Co Ltd 超接合半導体素子の製造方法
KR100414204B1 (ko) * 2001-05-31 2004-01-07 삼성전자주식회사 캐퍼시터 소자를 갖는 반도체 메모리 장치 및 그 형성 방법
JP4865166B2 (ja) * 2001-08-30 2012-02-01 新電元工業株式会社 トランジスタの製造方法、ダイオードの製造方法
JP3973395B2 (ja) * 2001-10-16 2007-09-12 株式会社豊田中央研究所 半導体装置とその製造方法
JP3918565B2 (ja) * 2002-01-21 2007-05-23 株式会社デンソー 半導体装置の製造方法
JP2003218037A (ja) * 2002-01-21 2003-07-31 Denso Corp 半導体基板の製造方法
JP3913564B2 (ja) 2002-01-31 2007-05-09 富士電機ホールディングス株式会社 超接合半導体素子の製造方法
US7135718B2 (en) * 2002-02-20 2006-11-14 Shindengen Electric Manufacturing Co., Ltd. Diode device and transistor device
JP3914785B2 (ja) * 2002-02-20 2007-05-16 新電元工業株式会社 ダイオード素子
JP4528997B2 (ja) 2002-02-22 2010-08-25 信越半導体株式会社 シリコンウェーハの製造方法およびシリコンウェーハ
JP2004047967A (ja) * 2002-05-22 2004-02-12 Denso Corp 半導体装置及びその製造方法
JP3743395B2 (ja) * 2002-06-03 2006-02-08 株式会社デンソー 半導体装置の製造方法及び半導体装置
JP4695824B2 (ja) * 2003-03-07 2011-06-08 富士電機ホールディングス株式会社 半導体ウエハの製造方法
JP2004311673A (ja) 2003-04-07 2004-11-04 Denso Corp 半導体装置の製造方法
JP2005019898A (ja) 2003-06-27 2005-01-20 Denso Corp 半導体基板およびその製造方法
CN1823421B (zh) 2003-08-20 2010-04-28 株式会社电装 垂直型半导体装置
JP4253558B2 (ja) 2003-10-10 2009-04-15 株式会社豊田中央研究所 半導体装置

Also Published As

Publication number Publication date
KR20060045053A (ko) 2006-05-16
JP2005317905A (ja) 2005-11-10
DE102005014722A1 (de) 2005-10-20
DE102005014722B4 (de) 2009-07-30
US7601603B2 (en) 2009-10-13
USRE44236E1 (en) 2013-05-21
KR100613369B1 (ko) 2006-08-22
US20050221547A1 (en) 2005-10-06
DE102005014722B8 (de) 2010-04-08

Similar Documents

Publication Publication Date Title
JP4773716B2 (ja) 半導体基板の製造方法
JP5150048B2 (ja) 半導体基板の製造方法
JP5217257B2 (ja) 半導体装置およびその製造方法
JP5015440B2 (ja) 半導体基板の製造方法
JP4879545B2 (ja) 半導体基板の製造方法
TWI816685B (zh) 半導體裝置及其製造方法
TWI482236B (zh) 具有密封塞子的半導體槽結構及方法
US7811907B2 (en) Method for manufacturing semiconductor device and epitaxial growth equipment
JP3918565B2 (ja) 半導体装置の製造方法
US10679855B2 (en) Method for producing a superjunction device
JP4865290B2 (ja) 半導体基板の製造方法
EP2413348B1 (en) Semiconductor substrate, semiconductor device, and method of producing semiconductor substrate
JP2006066421A (ja) 半導体装置およびその製造方法
JP2009141307A (ja) 半導体装置の製造方法
JP2018142682A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2007103747A (ja) 半導体基板の製造方法
TW201826529A (zh) 半導體裝置及半導體裝置之製造方法
JP5566987B2 (ja) 半導体基板の製造方法
CN107731890A (zh) 鳍式场效应晶体管及其形成方法
JP2011096691A (ja) 半導体装置の製造方法
JP5200604B2 (ja) スーパージャンクション構造を有する半導体素子の製造方法
JP2004311673A (ja) 半導体装置の製造方法
JP2004193205A (ja) 半導体装置および半導体装置の製造方法
JP2010062436A (ja) 半導体装置の製造方法
JP2009111020A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110531

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110624

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4773716

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250